JPWO2012111616A1 - 保護膜付複合基板、および半導体デバイスの製造方法 - Google Patents

保護膜付複合基板、および半導体デバイスの製造方法 Download PDF

Info

Publication number
JPWO2012111616A1
JPWO2012111616A1 JP2012557953A JP2012557953A JPWO2012111616A1 JP WO2012111616 A1 JPWO2012111616 A1 JP WO2012111616A1 JP 2012557953 A JP2012557953 A JP 2012557953A JP 2012557953 A JP2012557953 A JP 2012557953A JP WO2012111616 A1 JPWO2012111616 A1 JP WO2012111616A1
Authority
JP
Japan
Prior art keywords
semiconductor layer
protective film
film
composite substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012557953A
Other languages
English (en)
Inventor
一成 佐藤
一成 佐藤
吉田　浩章
浩章 吉田
喜之 山本
喜之 山本
昭広 八郷
昭広 八郷
松原　秀樹
秀樹 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JPWO2012111616A1 publication Critical patent/JPWO2012111616A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本保護膜付複合基板（２Ｑ）は、支持基板（１０）と、支持基板（１０）上に配置された酸化物膜（２０）と、酸化物膜（２０）上に配置された半導体層（３０ａ）と、酸化物膜（２０）のうち支持基板（１０）および半導体層（３０ａ）のいずれにも覆われていない部分（２０ｓ，２０ｔ）を覆うことにより酸化物膜（２０）を保護する保護膜（４０）と、を含む。本半導体デバイスの製造方法は、保護膜付複合基板（２Ｑ）を準備する工程と、保護膜付複合基板（２Ｑ）の半導体層（３０ａ）上に、半導体デバイスとしての機能を発現させる少なくとも１層の機能半導体層をエピタキシャル成長させる工程と、を含む。これにより、品質の高い機能半導体層をエピタキシャル成長させることができる有効領域が大きい保護膜付複合基板およびかかる保護膜付複合基板を用いた半導体デバイスの製造方法を提供する。

Description

本発明は、支持基板と酸化物膜と半導体層と酸化物膜を保護するための保護膜とを含む保護膜付複合基板、およびかかる保護膜付複合基板を用いた半導体デバイスの製造方法に関する。
半導体デバイスの製造に有用な複合基板の製造方法として、たとえば、特開２００７−２０１４２９号公報（特許文献１）および特開２００７−２０１４３０号公報（特許文献２）は、支持基板と半導体材料の活性層との間に介在させた少なくとも１つの薄い絶縁層を備える複合基板の作製方法を開示する。
特開２００７−２０１４２９号公報 特開２００７−２０１４３０号公報
しかし、上記の特開２００７−２０１４２９号公報（特許文献１）および特開２００７−２０１４３０号公報（特許文献２）に開示された方法により作製される複合基板は、絶縁層として酸化物層が用いられている。このため、上記の複合基板の半導体材料の活性層上に、さらに半導体層としてたとえばＩＩＩ族窒化物層をエピタキシャル成長させる場合には、歩留まりが低下するという問題点があった。
本発明者らは、この問題点について鋭意検討した結果、この問題点の原因は、［１］上記の複合基板の酸化物層（絶縁層）には、支持基板および活性層に覆われずに露出している部分（たとえば複合基板の側表面に露出している酸化物層の側表面部分、活性層の欠損により複合基板の主表面に露出している酸化物層の主表面部分など）があること、および、［２］酸化物層（絶縁層）が上記のＩＩＩ族窒化物層をエピタキシャル成長させる条件（たとえば、ＭＯＣＶＤ（有機金属化学気相堆積）法における８００℃以上１５００℃以下程度のアンモニアガス含有雰囲気条件、ＨＶＰＥ（ハイドライド気相成長）法における８００℃以上１５００℃以下程度のＩＩＩ族窒化物ガス含有雰囲気条件など）においては、酸化物層（絶縁層）が腐食されること、特に酸化物層のうち支持基板および活性層に覆われずに露出している部分から著しく腐食されること、にあることを見出した。
本発明者らは、上記の知見に基づき、上記の問題点を解決して、半導体デバイスの機能を発現させる機能半導体層を高品質でエピタキシャル成長させることができる有効領域が大きい、支持基板と酸化物膜と半導体層と酸化物膜を保護するための保護膜とを含む保護膜付複合基板、およびかかる保護膜付複合基板を用いた半導体デバイスの製造方法を提供することを目的とする。
本発明は、ある局面に従えば、支持基板と、支持基板上に配置された酸化物膜と、酸化物膜上に配置された半導体層と、酸化物膜のうち支持基板および半導体層のいずれにも覆われていない部分を覆うことにより酸化物膜を保護する保護膜と、を含む保護膜付複合基板である。
本発明にかかる保護膜付複合基板において、酸化物膜は、ＴｉＯ2膜、ＳｒＴｉＯ3膜、インジウムスズ酸化物膜、アンチモンスズ酸化物膜、ＺｎＯ膜およびＧａ2Ｏ3膜からなる群から選ばれる少なくともひとつとすることができる。また、支持基板および半導体層の少なくともひとつをＩＩＩ族窒化物で形成することができる。
また、本発明は、別の局面に従えば、上記の保護膜付複合基板を準備する工程と、保護膜付複合基板の半導体層上に、半導体デバイスとしての機能を発現させる少なくとも１層の機能半導体層をエピタキシャル成長させる工程と、を含む半導体デバイスの製造方法である。
本発明によれば、半導体デバイスの機能を発現させる機能半導体層を高品質でエピタキシャル成長させることができる有効領域が大きい、支持基板と酸化物膜と半導体層と酸化物膜を保護するための保護膜とを含む保護膜付複合基板、およびかかる保護膜付複合基板を用いた半導体デバイスの製造方法を提供することができる。
本発明にかかる保護膜付複合基板の一例を示す概略断面図である。 本発明にかかる保護膜付複合基板の別の例を示す概略断面図である。 本発明にかかる保護膜付複合基板の製造方法および半導体デバイスの製造方法の一例を示す概略断面図である。 複合基板の製造方法の一例を示す概略断面図である。
［保護膜付複合基板］
図１Ａおよび図１Ｂを参照して、本発明のある局面における実施形態である保護膜付複合基板２Ｐ，２Ｑは、支持基板１０と、支持基板１０上に配置された酸化物膜２０と、酸化物膜２０上に配置された半導体層３０ａと、酸化物膜２０のうち支持基板１０および半導体層３０ａのいずれにも覆われていない部分２０ｓ，２０ｔを覆うことにより酸化物膜２０を保護する保護膜４０と、を含む。ここで、酸化物膜２０のうち支持基板１０および半導体層３０ａのいずれにも覆われていない部分２０ｓ，２０ｔとは、たとえば、酸化物膜２０の側表面であって支持基板１０および半導体層３０ａのいずれにも覆われていない部分２０ｓ、酸化物膜２０の主表面のうち支持基板１０および半導体層３０ａのいずれにも覆われていない部分２０ｔなどを含む。
本実施形態の保護膜付複合基板２Ｐ，２Ｑは、酸化物膜２０のうち支持基板１０および半導体層３０ａのいずれにも覆われていない部分２０ｓ，２０ｔが保護膜４０により覆われているため、この保護膜付複合基板２Ｐ，２Ｑの半導体層３０ａの主表面上に、半導体デバイスとしての機能を発現させる機能半導体層を高品質でエピタキシャル成長させることができる有効領域が大きい。
ここで、図１Ａに示す保護膜付複合基板２Ｐは、酸化物膜２０のうち支持基板１０および半導体層３０ａのいずれにも覆われていない部分２０ｓ，２０ｔに加えて、半導体層３０ａの主表面も保護膜４０で覆われている形態を有する。保護膜付複合基板の半導体層３０ａ上に機能半導体層をエピタキシャル成長させる際には、保護膜４０のうち半導体層３０ａの主表面を覆っている部分を除去する必要があるが、機能半導体層をエピタキシャル成長させる前においては、上記保護膜４０により酸化物膜２０のみならず半導体層３０ａも保護できる。
また、図１Ｂに示す保護膜付複合基板２Ｑは、図１Ａに示す保護膜付複合基板２Ｐから保護膜４０のうち半導体層３０ａの主表面を覆っている部分が除去されて、半導体層３０ａの主表面が露出した形態を有する。かかる形態を有する保護膜付複合基板２Ｑは、その半導体層３０ａの主表面上に品質の高い機能半導体層をエピタキシャル成長させることができる有効領域が大きい。
（支持基板）
本実施形態の保護膜付複合基板２Ｐ，２Ｑにおける支持基板１０は、その上に酸化物膜２０を形成することができるものであれば特に制限はなく、サファイア支持基板、Ｓｉ支持基板、ＳｉＣ支持基板、ＩＩＩ族窒化物支持基板などが好適に挙げられる。支持基板１０は、半導体層３０ａとの熱膨張係数および屈折率の差が小さく整合性が高くまた導電性である観点から、半導体材料であるＩＩＩ族窒化物で形成されているＩＩＩ族窒化物支持基板が特に好ましい。また、支持基板１０は、安価でありまた光デバイスの場合は光透過性が高い観点から、透明材料であるサファイアで形成されているサファイア支持基板が特に好ましい。
ここで、保護膜付複合基板２Ｐ，２Ｑにおいて支持基板１０と半導体層３０ａとの間の熱膨張係数の差を低減する観点から、半導体層３０ａと化学組成が同一または近似の支持基板１０が好ましい。たとえば、半導体層３０ａがＳｉ層のとき支持基板１０はＳｉ支持基板が好ましく、半導体層３０ａがＩＩＩ族窒化物層のとき支持基板１０はＩＩＩ族窒化物支持基板が好ましい。
また、支持基板１０は、単結晶体であっても、非配向性多結晶体（たとえば焼結体）、配向性多結晶体などの多結晶体であっても、非結晶体であってもよいが、製造コストの低減の観点から、多結晶体、非結晶体であることが好ましい。
また、支持基板１０の厚さは、酸化物膜２０および半導体層３０ａを支持できる厚さであれば特に制限はないが、取り扱い易い観点から３００μｍ以上が好ましく、材料コストを低減する観点から１０００μｍ以下が好ましい。
（酸化物膜）
本実施形態の保護膜付複合基板２Ｐ，２Ｑにおける酸化物膜２０は、その上に半導体層３０ａを形成することができ、支持基板１０上に形成することができ、支持基板１０と半導体層３０ａとの接合強度が高いものであれば特に制限はなく、ＴｉＯ2膜、ＳｒＴｉＯ3膜、ＩＴＯ（インジウムスズ酸化物）膜、ＡＴＯ（アンチモンスズ酸化物）膜、ＺｎＯ膜、Ｇａ2Ｏ3膜、Ａｌ2Ｏ3膜などが好適に挙げられる。以下の観点から、酸化物膜２０は、ＴｉＯ2膜、ＳｒＴｉＯ3膜、ＩＴＯ膜、ＡＴＯ膜、ＺｎＯ膜およびＧａ2Ｏ3膜からなる群から選ばれる少なくともひとつであるであることが好ましい。光の透過性を高める観点から、酸化物膜２０は、屈折率が高い酸化物膜、たとえばＴｉＯ2膜（波長４００ｎｍの光の屈折率が約２．８）およびＳｒＴｉＯ3膜（波長４００ｎｍの光の屈折率が約２．４）からなる群から選ばれる少なくともひとつであることが好ましい。
また、酸化物膜２０の厚さは、支持基板１０と半導体層３０ａとの接合強度を高める厚さであれば特に制限はないが、接合強度を高める観点から５０ｎｍ以上が好ましく、成膜コストを低減する観点から１０００ｎｍ以下が好ましい。
（半導体層）
本実施形態の保護膜付複合基板２Ｐ，２Ｑにおける半導体層３０ａは、その上に目的とする半導体デバイスの機能を発現させる機能半導体層をエピタキシャル成長させることができるものであれば特に制限はなく、ＩＩＩ族窒化物層、Ｓｉ層などが好適に挙げられる。目的とする半導体デバイスが光デバイスであって機能半導体層としてＩＩＩ族窒化物層をエピタキシャル成長させる場合は、機能半導体層の品質を高める観点から、半導体層３０ａは機能半導体層と化学組成が同一または近似するＩＩＩ族窒化物で形成されているＩＩＩ族窒化物層であることが特に好ましい。
また、上記のように、支持基板１０は、導電性である観点から半導体であるＩＩＩ族窒化物から形成されていることが好ましい。したがって、支持基板１０および半導体層３０ａの少なくともひとつがＩＩＩ族窒化物で形成されていることが好ましい。
さらに、上記のように、支持基板１０と半導体層３０ａとは、両者間の熱膨張係数の差を低減する観点から、化学組成が同一または近似の支持基板１０が好ましい。したがって、支持基板１０および半導体層３０ａはいずれもＩＩＩ族窒化物で形成されていることが好ましい。
半導体層３０ａの厚さは、その上に品質の高い機能半導体層をエピタキシャル成長させることができる厚さであれば特に制限はないが、半導体層３０ａを割れることなく形成する観点から１００ｎｍ以上が好ましく、半導体層３０ａの品質およびその厚さの精度を高く維持する観点から１０００μｍ以下が好ましい。
（保護膜）
本実施形態の保護膜付複合基板２Ｐ，２Ｑにおける保護膜４０は、酸化物膜２０のうち支持基板１０および半導体層３０ａのいずれにも覆われていない部分２０ｓ，２０ｔを覆うことにより酸化物膜２０を保護するものであれば特に制限はない。
保護膜４０は、酸化物膜２０を保護する観点から、半導体層３０ａ上に機能半導体層をエピタキシャル成長させる条件において耐熱性および耐腐食性が高い膜が好ましい。保護膜４０の有する好ましい耐熱性および耐腐食性とは、たとえば、半導体層３０ａ上に機能半導体層としてＩＩＩ族窒化物層をエピタキシャル成長させる方法がＭＯＣＶＤ（有機金属化学気相堆積）法の場合は、８００℃以上１５００℃以下で１ｋＰａ以上１００ｋＰａ以下の分圧のアンモニアガスが含有される雰囲気中において耐熱性および耐腐食性を有することを意味する。また、半導体層３０ａ上に機能半導体層としてＩＩＩ族窒化物層をエピタキシャル成長させる方法がＨＶＰＥ（ハイドライド気相成長）法の場合は、８００℃以上１５００℃以下で１ｋＰａ以上１００ｋＰａ以下の分圧のＩＩＩ族塩化物ガスが含有される雰囲気中において耐熱性および耐腐食性を有することを意味する。
また、保護膜４０は、酸化物膜２０のうち支持基板１０および半導体層３０ａのいずれにも覆われていない部分２０ｓ，２０ｔを確実に覆って分離させない観点から、支持基板１０、酸化物膜２０および半導体層３０ａの少なくともひとつとの接合強度が高く、支持基板１０、酸化物膜２０および半導体層３０ａの少なくともひとつの熱膨張係数と同一または近似の熱膨張係数を有していることが好ましい。かかる観点から、保護膜４０の熱膨張係数は、支持基板１０、酸化物膜２０および半導体層３０ａの少なくともひとつの熱膨張係数との差が３×１０-6℃-1以下であることが好ましい。
上記の観点から、保護膜４０は、たとえば、ＩＩＩ族窒化物（ＩＩＩ族元素と窒素とにより形成される化合物、たとえばＩｎxＡｌyＧａ1-x-yＮ（０≦ｘ、０≦ｙ、ｘ＋ｙ≦１））、ムライト（単鎖構造を有するアルミノケイ酸塩鉱物、化学式は３Ａｌ2Ｏ3・２ＳｉＯ2〜２Ａｌ2Ｏ3・ＳｉＯ2またはＡｌ6Ｏ13Ｓｉ2）、ケイ素（Ｓｉ）、モリブデン（Ｍｏ）などの少なくともひとつにより形成されていることが好ましい。
また、保護膜４０の厚さは、酸化物膜２０を保護するのに十分な厚さであれば特に制限はないが、酸化物膜２０の保護を高める観点から１０ｎｍ以上が好ましく、酸化物膜２０中の光吸収量の低減および成膜コスト低減の観点から５００ｎｍ以下が好ましい。
また、図１Ｂに示すように、保護膜付複合基板２Ｑは、半導体層３０ａの主表面が露出していることが好ましい。かかる保護膜付複合基板２Ｑの半導体層３０ａの露出した主表面上に、目的とする半導体デバイスの機能を発現させる機能半導体層を容易にエピタキシャル成長させることができる。
［保護膜付複合基板の製造方法］
図２を参照して、本実施形態の保護膜付複合基板２Ｐ，２Ｑの製造方法は、支持基板１０と酸化物膜２０と半導体層３０ａを含む複合基板１を準備する工程（図２（Ａ））と、複合基板１上に保護膜４０を形成することにより保護膜付複合基板２Ｐを得る工程（図２（Ｂ））と、保護膜付複合基板２Ｐを加工することにより、保護膜４０のうち半導体層３０ａの主表面を覆っている部分を除去して、半導体層３０ａの主表面を露出させた保護膜付複合基板２Ｑを得る工程（図２（Ｃ））と、を含むことができる。
上記の工程により、半導体層３０ａの主表面上に品質の高い機能半導体層をエピタキシャル成長させることができる保護膜付複合基板２Ｐ，２Ｑを効率よく製造することができる。
（複合基板１の準備工程）
図２（Ａ）を参照して、本実施形態の保護膜付複合基板２Ｐ，２Ｑの製造方法は、支持基板１０と酸化物膜２０と半導体層３０ａを含む複合基板１を準備する工程（複合基板１の準備工程）を含むことができる。
ここで、図３を参照して、複合基板１の準備工程は、特に制限はないが、効率よく複合基板１を準備する観点から、支持基板１０を準備するサブ工程（図３（Ａ））、支持基板１０の主表面上に酸化物膜２０を形成するサブ工程（図３（Ａ））、半導体基板３０にその一方の主表面から一定の深さの領域にイオンＩを注入するサブ工程（図３（Ｂ））、支持基板１０の主表面上に形成された酸化物膜２０の主表面に半導体基板３０のイオン注入領域３０ｉ（イオンＩが注入された領域をいう。以下同じ。）側の主表面を貼り合わせるサブ工程（図３（Ｃ））、半導体基板３０を、そのイオン注入領域３０ｉで、半導体層３０ａと残りの半導体基板３０ｂとに分離して、支持基板１０の主表面上に形成された酸化物膜２０の主表面上に半導体層３０ａを形成するサブ工程（図３（Ｄ））と、を含むことができる。
図３（Ａ）を参照して、支持基板１０を準備するサブ工程において、支持基板１０は、その材質および形状に適した一般的な方法で準備することができる。たとえば、ＩＩＩ族窒化物支持基板は、ＨＶＰＥ（ハイドライド気相成長）法、昇華法などの気相法、フラックス法、高窒素圧溶液法などの液相法により得られたＩＩＩ族窒化物結晶体を、所定の形状に加工することにより準備することができる。また、サファイア支持基板は、サファイア結晶体を所定の形状に加工することにより準備することができる。
また、図３（Ａ）に示す支持基板１０上に酸化物膜２０を形成するサブ工程において、支持基板１０の主表面上に、酸化物膜２０を形成する方法は、その酸化物膜の形成に適している限り特に制限はなく、スパッタ法、パルスレーザ堆積法、分子線エピタキシ法、電子線蒸着法、化学気相成長法などの一般的な方法を用いることができる。
図３（Ｂ）に示す半導体基板３０にその一方の主表面から一定の深さの領域にイオンＩを注入するサブ工程において、イオンＩを注入する深さは、特に制限はないが、１００ｎｍ以上１０００μｍ以下が好ましい。イオンＩを注入する深さが、１００ｎｍより小さいと半導体基板３０をそのイオン注入領域３０ｉで分離することにより形成される半導体層３０ａが割れやすくなり、１０００μｍより大きいとイオンの分布が広くなり分離する深さを調節することが難しくなるため半導体層３０ａの厚さを調節することが難しくなる。また、注入するイオンの種類は、特に制限はないが、形成する半導体層の品質の低下を抑制する観点から、質量が小さいイオンが好ましく、たとえば、水素イオン、ヘリウムイオンなどが好ましい。こうして形成されたイオン注入領域３０ｉは、注入されたイオンにより脆化する。
図３（Ｃ）に示す支持基板１０の主表面上に形成された酸化物膜２０の主表面上に、半導体基板３０のイオン注入領域３０ｉ側の主表面を貼り合わせるサブ工程において、その貼り合わせ方法は、特に制限はないが、貼り合わせ後高温雰囲気下においても接合強度を保持できる観点から、貼り合わせる面の表面を洗浄して直接貼り合わせた後６００℃〜１２００℃程度に昇温して接合することによる直接接合法、プラズマやイオンなどで貼り合わせ面を活性化させ室温（たとえば２５℃）〜４００℃程度の低温で接合することによる表面活性化法などが好ましい。
図３（Ｄ）に示す半導体基板３０を、そのイオン注入領域３０ｉで、半導体層３０ａと残りの半導体基板３０ｂとに分離して、支持基板１０の主表面上に形成された酸化物膜２０の主表面上に半導体層３０ａを形成するサブ工程において、半導体基板３０をそのイオン注入領域３０ｉで分離する方法は、半導体基板３０のイオン注入領域３０ｉに何らかのエネルギーを与える方法であれば特に制限はなく、イオン注入領域３０ｉに、応力を加える方法、熱を加える方法、光を照射する方法、および超音波を印加する方法の少なくともひとつの方法を用いることができる。かかるイオン注入領域３０ｉは、注入されたイオンにより脆化しているため、上記エネルギーを受けることにより、半導体基板３０は、支持基板１０の主表面上に形成された酸化物膜２０上に貼り合わされた半導体層３０ａと、残りの半導体基板３０ｂと、に容易に分離される。
上記のようにして、支持基板１０の主表面上に形成された酸化物膜２０の主表面上に半導体層３０ａを形成することにより、支持基板１０と、支持基板１０の主表面上に形成されている酸化物膜２０と、酸化物膜２０の主表面上に形成されている半導体層３０ａと、を含む複合基板１が得られる。
図３（Ｄ）を参照して、こうして得られた複合基板１には、酸化物膜２０の側表面であって支持基板１０および半導体層３０ａのいずれにも覆われていない部分２０ｓが存在する。また、上記サブ工程において、酸化物膜２０を形成する際の不具合、半導体基板３０にイオン注入する際の不具合、酸化物膜２０と半導体基板３０とを貼り合わせる際の不具合などにより、半導体基板３０を半導体層３０ａと残りの半導体基板３０ｂとに分離する際に、イオン注入領域３０ｉで分離されずに半導体基板３０と酸化物膜２０との界面で分離する分離異常領域Ｒが発生する場合がある。複合基板１のかかる分離異常領域Ｒにおいては、酸化物膜２０の主表面のうち支持基板１０および半導体層３０ａのいずれにも覆われていない部分２０ｔが存在する。
上記のような酸化物膜２０のうち支持基板１０および半導体層３０ａのいずれにも覆われていない部分２０ｓ，２０ｔを有する複合基板１は、半導体層３０ａの主表面上に機能半導体層をエピタキシャル成長させる条件において酸化物膜２０の耐熱性および耐腐食性に乏しいため、上記の酸化物膜２０が上記の支持基板１０および半導体層３０ａのいずれにも覆われていない部分２０ｓ，２０ｔから著しく腐食されることにより、機能半導体層をエピタキシャル成長させて半導体デバイスを製造する際の有効領域が低下する問題点があった。
図２（Ｂ）〜（Ｃ）を参照して、上記問題点を解決するため、以下の工程により保護膜付複合基板２Ｐ，２Ｑを製造する。
（保護膜付複合基板２Ｐを得る工程）
図２（Ｂ）を参照して、本実施形態の保護膜付複合基板２Ｐ，２Ｑの製造方法は、上記の複合基板１に保護膜４０を形成することにより保護膜付複合基板２Ｐを得る工程を含むことができる。
保護膜付複合基板２Ｐを得る工程において、複合基板１に保護膜４０を形成する方法は、酸化物膜２０のうち支持基板１０および半導体層３０ａのいずれにも覆われていない部分２０ｓ，２０ｔを覆うことができる方法であれば特に制限はなく、スパッタ法、パルスレーザ堆積法、分子線エピタキシ法、電子線蒸着法、化学気相成長法、ゾルゲル法などの一般的な方法を用いることができる。
こうして得られた保護膜付複合基板２Ｐは、酸化物膜２０のうち支持基板１０および半導体層３０ａのいずれにも覆われていない部分２０ｓ，２０ｔに加えて、半導体層３０ａの主表面も、保護膜４０で覆われている形態を有するため、機能半導体層をエピタキシャル成長させる前において、上記保護膜４０により酸化物膜２０のみならず半導体層３０ａも保護できる。
（保護膜付複合基板２Ｑを得る工程）
図２（Ｃ）を参照して、本実施形態の保護膜付複合基板２Ｑの製造方法は、保護膜付複合基板２Ｐを加工することにより、保護膜４０のうち半導体層３０ａの主表面を覆っている部分を除去して、半導体層３０ａの主表面を露出させた保護膜付複合基板２Ｑを得る工程を含むことができる。
保護膜付複合基板２Ｑを得る工程において、保護膜付複合基板２Ｐを加工することにより、保護膜４０のうち半導体層３０ａの主表面を覆っている部分を除去する方法には、特に制限はなく、ＲＩＥ（反応性イオンエッチング）などのドライエッチング、酸溶液、アルカリ溶液などによるウェットエッチング、研削、機械的研磨、化学機械的研磨、化学的研磨などの一般的な方法を用いることができる。
こうして得られた保護膜付複合基板２Ｑは、酸化物膜２０のうち支持基板１０および半導体層３０ａのいずれにも覆われていない部分２０ｓ，２０ｔが保護膜４０に覆われており、半導体層３０ａの主表面が露出しているため、半導体層３０ａの主表面上に品質の高い機能半導体層をエピタキシャル成長させることができる有効領域が大きい。
すなわち、図２（Ｄ）を参照して、上記の製造方法により得られた保護膜付複合基板２Ｑは、その半導体層３０ａの主表面上に機能半導体層５０をエピタキシャル成長させる工程を加えることにより、品質の高い機能半導体層をエピタキシャル成長させることができる有効領域が大きいため、特性の高い半導体デバイスを歩留まりよく製造することができる。
［半導体デバイスの製造方法］
図２を参照して、本発明の別の局面における実施形態である半導体デバイスの製造方法は、上記の保護膜付複合基板２Ｑを準備する工程（図２（Ａ）〜（Ｃ））と、保護膜付複合基板２Ｑの半導体層３０ａ上に、半導体デバイス３としての機能を発現させる少なくとも１層の機能半導体層５０をエピタキシャル成長させる工程（図２（Ｄ））と、を含む半導体デバイスの製造方法である。
本実施形態の半導体デバイスの製造方法によれば、支持基板１０、酸化物膜２０、半導体層３０ａおよび保護膜４０を含み、酸化物膜２０のうち支持基板１０および半導体層３０ａのいずれにも覆われていない部分２０ｓ，２０ｔが保護膜４０に覆われた保護膜付複合基板２Ｑを準備し、その保護膜付複合基板２Ｑの半導体層３０ａ上に少なくとも１層の機能半導体層５０をエピタキシャル成長させることにより、エピタキシャル成長の際の高温および高腐食性の雰囲気下においても酸化物膜の腐食が抑制され、広い有効領域において品質の高い機能半導体層を成長させることができるため、特性の高い半導体デバイスを歩留まりよく製造することができる。
（保護膜付複合基板の準備工程）
図２（Ａ）〜（Ｃ）を参照して、本実施形態の半導体デバイスの製造方法は、上記の保護膜付複合基板２Ｑを準備する工程を含む。かかる保護膜付複合基板２Ｑの準備工程は、上記の複合基板１の準備工程と、保護膜付複合基板２Ｐを得る工程と、および保護膜付複合基板２Ｑを得る工程とを含む、すなわち保護膜付複合基板２Ｑの製造方法と同様である。
（機能半導体層のエピタキシャル成長工程）
図２（Ｄ）を参照して、本実施形態の半導体デバイスの製造方法は、保護膜付複合基板２Ｑの半導体層３０ａ上に、半導体デバイス３としての機能を発現させる少なくとも１層の機能半導体層５０をエピタキシャル成長させる工程を含む。
ここで、機能半導体層５０をエピタキシャル成長させる方法には、特に制限はないが、品質の高い機能半導体層５０を成長させる観点から、ＭＯＣＶＤ法、ＨＶＰＥ法、ＭＢＥ（分子線成長）法、昇華法などの気相法、フラックス法、高窒素圧溶液法などの液相法などが好ましい。
また、半導体デバイス３としての機能を発現させる少なくとも１層の機能半導体層５０は、半導体デバイスの種類により異なる。たとえば、半導体デバイスが光デバイスであれば、機能半導体層５０としてＭＱＷ（多重量子井戸）構造の発光層などが挙げられる。半導体デバイスが電子デバイスであれば、機能半導体層として電子ストップ層、電子ドリフト層などが挙げられる。
［実施例１］
（実施例１−１）
１．支持基板の準備
図３（Ａ）を参照して、ＨＶＰＥ法により成長させたＧａＮ結晶体（図示せず）から直径が５０ｍｍで厚さが５００μｍの基板を切り出して、その主表面を研磨して、ＧａＮ支持基板（支持基板１０）を準備した。
２．支持基板上への酸化物膜の形成
図３（Ａ）を参照して、スパッタ法により、ＧａＮ支持基板（支持基板１０）上に厚さ３００ｎｍのＴｉＯ2膜（酸化物膜２０）を成長させた。
３．酸化物膜上への半導体層の形成
図３（Ｂ）を参照して、ＨＶＰＥ法により成長させたＧａＮ結晶体（図示せず）から直径が５０ｍｍで厚さが５００μｍの基板を切り出して、その主表面を化学機械的研磨して、ＧａＮ基板（半導体基板３０）を準備し、その基板の一方の主表面から３００ｎｍの深さに水素イオンを注入した。
図３（Ｃ）を参照して、ＧａＮ支持基板（支持基板１０）上のＴｉＯ2膜（酸化物膜２０）の主表面と、ＧａＮ基板（半導体基板３０）のイオン注入側の主表面とを、それぞれアルゴンプラズマにより清浄化させた後、接合圧力８ＭＰａで貼り合わせた。
図３（Ｄ）および図２（Ａ）を参照して、貼り合わせた基板を、３００℃で２時間熱処理することにより、貼り合わせた基板の接合強度を高めるとともに、ＧａＮ基板（半導体基板３０）をそのイオン注入領域３０ｉで分離することにより、ＴｉＯ2膜（酸化物膜２０）上に厚さが３００ｎｍのＧａＮ層（半導体層３０ａ）を形成して、ＧａＮ支持基板（支持基板１０）、ＴｉＯ2膜（酸化物膜２０）およびＧａＮ層（半導体層３０ａ）がこの順に形成された複合基板１が得られた。
得られた複合基板１は、光学顕微鏡により観察したところ、ＴｉＯ2膜（酸化物膜２０）の側表面であってＧａＮ支持基板（支持基板１０）およびＧａＮ層（半導体層３０ａ）のいずれにも覆われていない部分２０ｓ、および、ＴｉＯ2膜（酸化物膜２０）の主表面のうち支持基板１０および半導体層３０ａのいずれにも覆われていない部分２０ｔが存在していた。
４．保護膜の形成
図２（Ｂ）を参照して、上記の複合基板１のＴｉＯ2膜（酸化物膜２０）およびＧａＮ層（半導体層３０ａ）が形成されている主表面上に、厚さ３００ｎｍのＧａＮ膜（保護膜４０）を、スパッタ法で形成することにより、保護膜付複合基板２Ｐが得られた。
得られた保護膜付複合基板２Ｐは、光学顕微鏡により観察したところ、ＴｉＯ2膜（酸化物膜２０）の側表面であってＧａＮ支持基板（支持基板１０）およびＧａＮ層（半導体層３０ａ）のいずれにも覆われていない部分２０ｓ、および、ＴｉＯ2膜（酸化物膜２０）の主表面のうち支持基板１０および半導体層３０ａのいずれにも覆われていない部分２０ｔに加えてＧａＮ層（半導体層３０ａ）の主表面および側表面も、ＧａＮ膜（保護膜４０）で覆われていた。
図２（Ｃ）を参照して、上記の保護膜付複合基板２Ｐにおいて、保護膜４０のうち半導体層３０ａの主表面を覆っている部分を化学機械的研磨（ＣＭＰ）により除去して、半導体層３０ａの主表面を露出させることにより、保護膜付複合基板２Ｑが得られた。
得られた保護膜付複合基板２Ｑは、光学顕微鏡により観察したところ、酸化物膜２０の側表面であって支持基板１０および半導体層３０ａのいずれにも覆われていない部分２０ｓ、ならびに、酸化物膜２０の主表面のうち支持基板１０および半導体層３０ａのいずれにも覆われていない部分２０ｔがＧａＮ膜（保護膜４０）で覆われていた。
５．保護膜付複合基板の透過率測定
上記の保護膜付複合基板２Ｑにおける波長５００ｎｍの光の透過率は、紫外可視分光光度計により測定したところ、５９．４％であった。
６．機能半導体層のエピタキシャル成長
上記の保護膜付複合基板２ＱのＧａＮ層（半導体層３０ａ）の主表面上に、ＭＯＣＶＤ法により、厚さ３００ｎｍのＧａＮ層（機能半導体層５０）をエピタキシャル成長させた。
７．エピタキシャル成長後の保護膜付複合基板の透過率測定
上記のようにしてＧａＮ層（機能半導体層５０）がエピタキシャル成長された後の保護膜付複合基板２Ｑにおける波長５００ｎｍの光の透過率は、紫外可視分光光度計により測定したところ、５８．８％であった。結果を表１にまとめた。
（実施例１−２）
図２を参照して、保護膜４０として厚さ３００μｍのムライト膜をスパッタ法により形成したこと以外は、実施例１−１と同様にして、図２（Ｃ）に示すような保護膜付複合基板２Ｑを得た。得られた保護膜付複合基板２Ｑにおける波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、５９．４％であった。上記の保護膜付複合基板２ＱのＧａＮ層（半導体層３０ａ）の主表面上に、厚さ３００ｎｍのＧａＮ層（機能半導体層５０）をエピタキシャル成長させた。ＧａＮ層（機能半導体層５０）がエピタキシャル成長された後の保護膜付複合基板２Ｑにおける波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、５８．８％であった。結果を表１にまとめた。
（実施例１−３）
図２を参照して、保護膜４０として厚さ３００μｍのモリブデン膜をスパッタ法により形成したこと以外は、実施例１−１と同様にして、図２（Ｃ）に示すような保護膜付複合基板２Ｑを得た。得られた保護膜付複合基板２Ｑにおける波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、５９．４％であった。上記の保護膜付複合基板２ＱのＧａＮ層（半導体層３０ａ）の主表面上に、厚さ３００ｎｍのＧａＮ層（機能半導体層５０）をエピタキシャル成長させた。ＧａＮ層（機能半導体層５０）がエピタキシャル成長された後の保護膜付複合基板２Ｑにおける波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、５８．８％であった。結果を表１にまとめた。
（比較例１）
実施例１−１と同様にして、複合基板１を得た。得られた複合基板１における波長５００ｎｍの光の透過率は、実施例１と同様に測定したところ、６２．５％であった。上記の複合基板１のＧａＮ層（半導体層）の主表面上に、実施例１−１と同様にして、厚さ３００ｎｍのＧａＮ層（機能半導体層）をエピタキシャル成長させた。ＧａＮ層（機能半導体層）がエピタキシャル成長された後の複合基板１における波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、４３．８％であった。結果を表１にまとめた。
Figure 2012111616
表１から明らかなように、比較例１の保護膜のない複合基板は、その光透過率が、機能半導体層のエピタキシャル成長により６２．５％から４３．８％と著しく低下したのに比べて、実施例１−１、１−２および１−３の保護膜付複合基板は、それらの光透過率が、機能半導体層のエピタキシャル成長によっても５９．４％から５８．８％とほとんど低下しなかった。実施例１−１、１−２、および１−３の保護膜付複合基板ならびに比較例１の保護膜のない複合基板におけるこのような光透過率の低下は、機能半導体層をエピタキシャル成長させる際のＴｉＯ２膜（酸化物膜）の熱および腐食による劣化による失透に由来するものであった。すなわち、保護膜付複合基板は、保護膜であるＧａＮ膜、ムライト膜およびモリブデン膜のひとつによってＴｉＯ２膜（酸化物膜）が保護されているため、保護膜のない複合基板に比べて、機能半導体層をエピタキシャル成長させる際の酸化物膜の劣化を極めて低減されることにより有効領域が大きく維持されるため、特性の高い半導体デバイスが歩留まりよく得られることがわかった。
［実施例２］
（実施例２−１）
図２および図３を参照して、酸化物膜２０として厚さ３００ｎｍのＳｒＴｉＯ3膜をスパッタ法により成長させたこと以外は、実施例１−１と同様にして、図２（Ｃ）に示すような保護膜付複合基板２Ｑを得た。得られた保護膜付複合基板２Ｑにおける波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、６１．１％であった。上記の保護膜付複合基板２ＱのＧａＮ層（半導体層）の主表面上に、実施例１−１と同様にして、厚さ３００ｎｍのＧａＮ層（機能半導体層）をエピタキシャル成長させた。ＧａＮ層（機能半導体層）がエピタキシャル成長された後の保護膜付複合基板２Ｑにおける波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、６０．５％であった。結果を表２にまとめた。
（実施例２−２）
図２を参照して、保護膜４０として厚さ３００μｍのムライト膜をスパッタ法により形成したこと以外は、実施例２−１と同様にして、図２（Ｃ）に示すような保護膜付複合基板２Ｑを得た。得られた保護膜付複合基板２Ｑにおける波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、６１．１％であった。上記の保護膜付複合基板２ＱのＧａＮ層（半導体層３０ａ）の主表面上に、厚さ３００ｎｍのＧａＮ層（機能半導体層５０）をエピタキシャル成長させた。ＧａＮ層（機能半導体層５０）がエピタキシャル成長された後の保護膜付複合基板２Ｑにおける波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、６０．５％であった。結果を表２にまとめた。
（実施例２−３）
図２を参照して、保護膜４０として厚さ３００μｍのモリブデン膜をスパッタ法により形成したこと以外は、実施例２−１と同様にして、図２（Ｃ）に示すような保護膜付複合基板２Ｑを得た。得られた保護膜付複合基板２Ｑにおける波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、６１．１％であった。上記の保護膜付複合基板２ＱのＧａＮ層（半導体層３０ａ）の主表面上に、厚さ３００ｎｍのＧａＮ層（機能半導体層５０）をエピタキシャル成長させた。ＧａＮ層（機能半導体層５０）がエピタキシャル成長された後の保護膜付複合基板２Ｑにおける波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、６０．５％であった。結果を表２にまとめた。
（比較例２）
図２を参照して、実施例２−１と同様にして、図２（Ａ）に示すような複合基板１を得た。得られた複合基板１における波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、６４．３％であった。上記の複合基板１のＧａＮ層（半導体層）の主表面上に、実施例１−１と同様にして、厚さ３００ｎｍのＧａＮ層（機能半導体層）をエピタキシャル成長させた。ＧａＮ層（機能半導体層）がエピタキシャル成長された後の複合基板１における波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、４５．０％であった。結果を表２にまとめた。
Figure 2012111616
表２から明らかなように、比較例２の保護膜のない複合基板は、その光透過率が、機能半導体層のエピタキシャル成長により６４．３％から４５．０％と著しく低下したのに比べて、実施例２−１、２−２および２−３の保護膜付複合基板は、それらの光透過率が、機能半導体層のエピタキシャル成長によっても６１．１％から６０．５％とほとんど低下しなかった。実施例２−１、２−２および２−３の保護膜付複合基板ならびに比較例２の保護膜のない複合基板におけるこのような光透過率の低下は、機能半導体層をエピタキシャル成長させる際のＳｒＴｉＯ3膜（酸化物膜）の熱および腐食による劣化による失透に由来するものであった。すなわち、保護膜付複合基板は、保護膜であるＧａＮ膜、ムライト膜およびモリブデン膜のひとつによってＳｒＴｉＯ3膜（酸化物膜）が保護されているため、保護膜のない複合基板に比べて、機能半導体層をエピタキシャル成長させる際の酸化物膜の劣化を極めて低減されることにより有効領域が大きく維持されるため、特性の高い半導体デバイスが歩留まりよく得られることがわかった。
［実施例３］
（実施例３−１）
図２および図３を参照して、酸化物膜２０として厚さ３００ｎｍのＩＴＯ（インジウムスズ酸化物）膜をスパッタ法により成長させたこと以外は、実施例１−１と同様にして、図２（Ｃ）に示すような保護膜付複合基板２Ｑを得た。得られた保護膜付複合基板２Ｑにおける波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、５７．３％であった。上記の保護膜付複合基板２ＱのＧａＮ層（半導体層）の主表面上に、実施例１−１と同様にして、厚さ３００ｎｍのＧａＮ層（機能半導体層）をエピタキシャル成長させた。ＧａＮ層（機能半導体層）がエピタキシャル成長された後の保護膜付複合基板２Ｑにおける波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、５６．７％であった。結果を表３にまとめた。
（実施例３−２）
図２を参照して、保護膜４０として厚さ３００μｍのムライト膜をスパッタ法により形成したこと以外は、実施例３−１と同様にして、図２（Ｃ）に示すような保護膜付複合基板２Ｑを得た。得られた保護膜付複合基板２Ｑにおける波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、５７．３％であった。上記の保護膜付複合基板２ＱのＧａＮ層（半導体層３０ａ）の主表面上に、厚さ３００ｎｍのＧａＮ層（機能半導体層５０）をエピタキシャル成長させた。ＧａＮ層（機能半導体層５０）がエピタキシャル成長された後の保護膜付複合基板２Ｑにおける波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、５６．７％であった。結果を表３にまとめた。
（実施例３−３）
図２を参照して、保護膜４０として厚さ３００μｍのモリブデン膜をスパッタ法により形成したこと以外は、実施例３−１と同様にして、図２（Ｃ）に示すような保護膜付複合基板２Ｑを得た。得られた保護膜付複合基板２Ｑにおける波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、５７．３％であった。上記の保護膜付複合基板２ＱのＧａＮ層（半導体層３０ａ）の主表面上に、厚さ３００ｎｍのＧａＮ層（機能半導体層５０）をエピタキシャル成長させた。ＧａＮ層（機能半導体層５０）がエピタキシャル成長された後の保護膜付複合基板２Ｑにおける波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、５６．７％であった。結果を表３にまとめた。
（比較例３）
図２を参照して、実施例３−１と同様にして、図２（Ａ）に示すような複合基板１を得た。得られた複合基板１における波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、６０．３％であった。上記の複合基板１のＧａＮ層（半導体層）の主表面上に、実施例１−１と同様にして、厚さ３００ｎｍのＧａＮ層（機能半導体層）をエピタキシャル成長させた。ＧａＮ層（機能半導体層）がエピタキシャル成長された後の複合基板１における波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、４２．２％であった。結果を表３にまとめた。
Figure 2012111616
表３から明らかなように、比較例３の保護膜のない複合基板は、その光透過率が、機能半導体層のエピタキシャル成長により６０．３％から４２．２％と著しく低下したのに比べて、実施例３−１、３−２および３−３の保護膜付複合基板は、それらの光透過率が、機能半導体層のエピタキシャル成長によっても５７．３％から５６．７％とほとんど低下しなかった。実施例３−１、３−２および３−３の保護膜付複合基板ならびに比較例３の保護膜のない複合基板におけるこのような光透過率の低下は、機能半導体層をエピタキシャル成長させる際のＩＴＯ膜（酸化物膜）の熱および腐食による劣化による失透に由来するものであった。すなわち、保護膜付複合基板は、保護膜であるＧａＮ膜、ムライト膜およびモリブデン膜のひとつによってＩＴＯ膜（酸化物膜）が保護されているため、保護膜のない複合基板に比べて、機能半導体層をエピタキシャル成長させる際の酸化物膜の劣化を極めて低減されることにより有効領域が大きく維持されるため、特性の高い半導体デバイスが歩留まりよく得られることがわかった。
［実施例４］
（実施例４−１）
図２および図３を参照して、酸化物膜２０として厚さ３００ｎｍのＡＴＯ（アンチモンスズ酸化物）膜をスパッタ法により成長させたこと以外は、実施例１−１と同様にして、図２（Ｃ）に示すような保護膜付複合基板２Ｑを得た。得られた保護膜付複合基板２Ｑにおける波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、５７．８％であった。上記の保護膜付複合基板２ＱのＧａＮ層（半導体層）の主表面上に、実施例１−１と同様にして、厚さ３００ｎｍのＧａＮ層（機能半導体層）をエピタキシャル成長させた。ＧａＮ層（機能半導体層）がエピタキシャル成長された後の保護膜付複合基板２Ｑにおける波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、５７．２％であった。結果を表４にまとめた。
（実施例４−２）
図２を参照して、保護膜４０として厚さ３００μｍのムライト膜をスパッタ法により形成したこと以外は、実施例４−１と同様にして、図２（Ｃ）に示すような保護膜付複合基板２Ｑを得た。得られた保護膜付複合基板２Ｑにおける波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、５７．８％であった。上記の保護膜付複合基板２ＱのＧａＮ層（半導体層３０ａ）の主表面上に、厚さ３００ｎｍのＧａＮ層（機能半導体層５０）をエピタキシャル成長させた。ＧａＮ層（機能半導体層５０）がエピタキシャル成長された後の保護膜付複合基板２Ｑにおける波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、５７．２％であった。結果を表４にまとめた。
（実施例４−３）
図２を参照して、保護膜４０として厚さ３００μｍのモリブデン膜をスパッタ法により形成したこと以外は、実施例４−１と同様にして、図２（Ｃ）に示すような保護膜付複合基板２Ｑを得た。得られた保護膜付複合基板２Ｑにおける波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、５７．８％であった。上記の保護膜付複合基板２ＱのＧａＮ層（半導体層３０ａ）の主表面上に、厚さ３００ｎｍのＧａＮ層（機能半導体層５０）をエピタキシャル成長させた。ＧａＮ層（機能半導体層５０）がエピタキシャル成長された後の保護膜付複合基板２Ｑにおける波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、５７．２％であった。結果を表４にまとめた。
（比較例４）
図２を参照して、実施例４−１と同様にして、図２（Ａ）に示すような複合基板１を得た。得られた複合基板１における波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、６０．８％であった。上記の複合基板１のＧａＮ層（半導体層）の主表面上に、実施例１−１と同様にして、厚さ３００ｎｍのＧａＮ層（機能半導体層）をエピタキシャル成長させた。ＧａＮ層（機能半導体層）がエピタキシャル成長された後の複合基板１における波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、４２．６％であった。結果を表４にまとめた。
Figure 2012111616
表４から明らかなように、比較例４の保護膜のない複合基板は、その光透過率が、機能半導体層のエピタキシャル成長により６０．８％から４２．６％と著しく低下したのに比べて、実施例４−１、４−２および４−３の保護膜付複合基板は、それらの光透過率が、機能半導体層のエピタキシャル成長によっても５７．８％から５７．２％とほとんど低下しなかった。実施例４−１、４−２および４−３の保護膜付複合基板ならびに比較例４の保護膜のない複合基板におけるこのような光透過率の低下は、機能半導体層をエピタキシャル成長させる際のＡＴＯ膜（酸化物膜）の熱および腐食による劣化による失透に由来するものであった。すなわち、保護膜付複合基板は、保護膜であるＧａＮ膜、ムライト膜およびモリブデン膜のひとつによってＡＴＯ膜（酸化物膜）が保護されているため、保護膜のない複合基板に比べて、機能半導体層をエピタキシャル成長させる際の酸化物膜の劣化を極めて低減されることにより有効領域が大きく維持されるため、特性の高い半導体デバイスが歩留まりよく得られることがわかった。
［実施例５］
（実施例５−１）
図２および図３を参照して、酸化物膜２０として厚さ３００ｎｍのＺｎＯ膜をスパッタ法により成長させたこと以外は、実施例１−１と同様にして、図２（Ｃ）に示すような保護膜付複合基板２Ｑを得た。得られた保護膜付複合基板２Ｑにおける波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、５７．１％であった。上記の保護膜付複合基板２ＱのＧａＮ層（半導体層）の主表面上に、実施例１−１と同様にして、厚さ３００ｎｍのＧａＮ層（機能半導体層）をエピタキシャル成長させた。ＧａＮ層（機能半導体層）がエピタキシャル成長された後の保護膜付複合基板２Ｑにおける波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、５６．５％であった。結果を表５にまとめた。
（実施例５−２）
図２を参照して、保護膜４０として厚さ３００μｍのムライト膜をスパッタ法により形成したこと以外は、実施例５−１と同様にして、図２（Ｃ）に示すような保護膜付複合基板２Ｑを得た。得られた保護膜付複合基板２Ｑにおける波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、５７．１％であった。上記の保護膜付複合基板２ＱのＧａＮ層（半導体層３０ａ）の主表面上に、厚さ３００ｎｍのＧａＮ層（機能半導体層５０）をエピタキシャル成長させた。ＧａＮ層（機能半導体層５０）がエピタキシャル成長された後の保護膜付複合基板２Ｑにおける波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、５６．５％であった。結果を表５にまとめた。
（実施例５−３）
図２を参照して、保護膜４０として厚さ３００μｍのモリブデン膜をスパッタ法により形成したこと以外は、実施例５−１と同様にして、図２（Ｃ）に示すような保護膜付複合基板２Ｑを得た。得られた保護膜付複合基板２Ｑにおける波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、５７．１％であった。上記の保護膜付複合基板２ＱのＧａＮ層（半導体層３０ａ）の主表面上に、厚さ３００ｎｍのＧａＮ層（機能半導体層５０）をエピタキシャル成長させた。ＧａＮ層（機能半導体層５０）がエピタキシャル成長された後の保護膜付複合基板２Ｑにおける波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、５６．５％であった。結果を表５にまとめた。
（比較例５）
図２を参照して、実施例５−１と同様にして、図２（Ａ）に示すような複合基板１を得た。得られた複合基板１における波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、６０．１％であった。上記の複合基板１のＧａＮ層（半導体層）の主表面上に、実施例１−１と同様にして、厚さ３００ｎｍのＧａＮ層（機能半導体層）をエピタキシャル成長させた。ＧａＮ層（機能半導体層）がエピタキシャル成長された後の複合基板１における波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、４２．１％であった。結果を表５にまとめた。
Figure 2012111616
表５から明らかなように、比較例５の保護膜のない複合基板は、その光透過率が、機能半導体層のエピタキシャル成長により６０．１％から４２．１％と著しく低下したのに比べて、実施例５−１、５−２および５−３の保護膜付複合基板は、それらの光透過率が、機能半導体層のエピタキシャル成長によっても５７．１％から５６．５％とほとんど低下しなかった。実施例５−１、５−２および５−３の保護膜付複合基板ならびに比較例５の保護膜のない複合基板におけるこのような光透過率の低下は、機能半導体層をエピタキシャル成長させる際のＺｎＯ膜（酸化物膜）の熱および腐食による劣化による失透に由来するものであった。すなわち、保護膜付複合基板は、保護膜であるＧａＮ膜、ムライト膜およびモリブデン膜のひとつによってＺｎＯ膜（酸化物膜）が保護されているため、保護膜のない複合基板に比べて、機能半導体層をエピタキシャル成長させる際の酸化物膜の劣化を極めて低減されることにより有効領域が大きく維持されるため、特性の高い半導体デバイスが歩留まりよく得られることがわかった。
［実施例６］
（実施例６−１）
図２および図３を参照して、酸化物膜２０として厚さ３００ｎｍのＧａ2Ｏ3膜をスパッタ法により成長させたこと以外は、実施例１−１と同様にして、図２（Ｃ）に示すような保護膜付複合基板２Ｑを得た。得られた保護膜付複合基板２Ｑにおける波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、５４．７％であった。上記の保護膜付複合基板２ＱのＧａＮ層（半導体層）の主表面上に、実施例１−１と同様にして、厚さ３００ｎｍのＧａＮ層（機能半導体層）をエピタキシャル成長させた。ＧａＮ層（機能半導体層）がエピタキシャル成長された後の保護膜付複合基板２Ｑにおける波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、５４．２％であった。結果を表６にまとめた。
（実施例６−２）
図２を参照して、保護膜４０として厚さ３００μｍのムライト膜をスパッタ法により形成したこと以外は、実施例６−１と同様にして、図２（Ｃ）に示すような保護膜付複合基板２Ｑを得た。得られた保護膜付複合基板２Ｑにおける波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、５４．７％であった。上記の保護膜付複合基板２ＱのＧａＮ層（半導体層３０ａ）の主表面上に、厚さ３００ｎｍのＧａＮ層（機能半導体層５０）をエピタキシャル成長させた。ＧａＮ層（機能半導体層５０）がエピタキシャル成長された後の保護膜付複合基板２Ｑにおける波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、５４．２％であった。結果を表６にまとめた。
（実施例６−３）
図２を参照して、保護膜４０として厚さ３００μｍのモリブデン膜をスパッタ法により形成したこと以外は、実施例６−１と同様にして、図２（Ｃ）に示すような保護膜付複合基板２Ｑを得た。得られた保護膜付複合基板２Ｑにおける波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、５４．７％であった。上記の保護膜付複合基板２ＱのＧａＮ層（半導体層３０ａ）の主表面上に、厚さ３００ｎｍのＧａＮ層（機能半導体層５０）をエピタキシャル成長させた。ＧａＮ層（機能半導体層５０）がエピタキシャル成長された後の保護膜付複合基板２Ｑにおける波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、５４．２％であった。結果を表６にまとめた。
（比較例６）
図２を参照して、実施例６−１と同様にして、図２（Ａ）に示すような複合基板１を得た。得られた複合基板１における波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、５７．６％であった。上記の複合基板１のＧａＮ層（半導体層）の主表面上に、実施例１−１と同様にして、厚さ３００ｎｍのＧａＮ層（機能半導体層）をエピタキシャル成長させた。ＧａＮ層（機能半導体層）がエピタキシャル成長された後の複合基板１における波長５００ｎｍの光の透過率は、実施例１−１と同様に測定したところ、５１．８％であった。結果を表６にまとめた。
Figure 2012111616
表６から明らかなように、比較例６の保護膜のない複合基板は、その光透過率が、機能半導体層のエピタキシャル成長により５７．６％から５１．８％と著しく低下したのに比べて、実施例６−１、６−２および６−３の保護膜付複合基板は、それらの光透過率が、機能半導体層のエピタキシャル成長によっても５４．７％から５４．２％とほとんど低下しなかった。実施例６−１、６−２および６−３の保護膜付複合基板ならびに比較例６の保護膜のない複合基板におけるこのような光透過率の低下は、機能半導体層をエピタキシャル成長させる際のＧａ2Ｏ3膜（酸化物膜）の熱および腐食による劣化による失透に由来するものであった。すなわち、保護膜付複合基板は、保護膜であるＧａＮ膜、ムライト膜およびモリブデン膜のひとつによってＧａ2Ｏ3膜（酸化物膜）が保護されているため、保護膜のない複合基板に比べて、機能半導体層をエピタキシャル成長させる際の酸化物膜の劣化を極めて低減されることにより有効領域が大きく維持されるため、特性の高い半導体デバイスが歩留まりよく得られることがわかった。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１ 複合基板、２Ｐ，２Ｑ 保護膜付複合基板、３ 半導体デバイス、１０ 支持基板、２０ 酸化物膜、２０ｓ，２０ｔ 覆われていない部分、３０ 半導体基板、３０ａ 半導体層、３０ｂ 残りの半導体基板、３０ｉ イオン注入領域、４０ 保護膜、５０ 機能半導体層。

Claims (5)

  1. 支持基板（１０）と、前記支持基板（１０）上に配置された酸化物膜（２０）と、前記酸化物膜（２０）上に配置された半導体層（３０ａ）と、前記酸化物膜（２０）のうち前記支持基板（１０）および前記半導体層（３０ａ）のいずれにも覆われていない部分（２０ｓ，２０ｔ）を覆うことにより前記酸化物膜（２０）を保護する保護膜（４０）と、を含む保護膜付複合基板。
  2. 前記酸化物膜（２０）は、ＴｉＯ2膜、ＳｒＴｉＯ3膜、インジウムスズ酸化物膜、アンチモンスズ酸化物膜、ＺｎＯ膜およびＧａ2Ｏ3膜からなる群から選ばれる少なくともひとつである請求項１に記載の保護膜付複合基板。
  3. 前記支持基板（１０）および前記半導体層（３０ａ）の少なくともひとつがＩＩＩ族窒化物で形成されている請求項２に記載の保護膜付複合基板。
  4. 前記支持基板（１０）および前記半導体層（３０ａ）の少なくともひとつがＩＩＩ族窒化物で形成されている請求項１に記載の保護膜付複合基板。
  5. 請求項１に記載の保護膜付複合基板（２Ｑ）を準備する工程と、
    前記保護膜付複合基板（２Ｑ）の前記半導体層（３０ａ）上に、半導体デバイス（３）としての機能を発現させる少なくとも１層の機能半導体層（５０）をエピタキシャル成長させる工程と、を含む半導体デバイスの製造方法。
JP2012557953A 2011-02-15 2012-02-13 保護膜付複合基板、および半導体デバイスの製造方法 Pending JPWO2012111616A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011029865 2011-02-15
JP2011029865 2011-02-15
PCT/JP2012/053279 WO2012111616A1 (ja) 2011-02-15 2012-02-13 保護膜付複合基板、および半導体デバイスの製造方法

Publications (1)

Publication Number Publication Date
JPWO2012111616A1 true JPWO2012111616A1 (ja) 2014-07-07

Family

ID=46672535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012557953A Pending JPWO2012111616A1 (ja) 2011-02-15 2012-02-13 保護膜付複合基板、および半導体デバイスの製造方法

Country Status (7)

Country Link
US (1) US20130168693A1 (ja)
EP (1) EP2677534A1 (ja)
JP (1) JPWO2012111616A1 (ja)
KR (1) KR20130141465A (ja)
CN (1) CN103155102A (ja)
TW (1) TW201241874A (ja)
WO (1) WO2012111616A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014192578A1 (ja) 2013-05-31 2014-12-04 日本碍子株式会社 酸化亜鉛自立基板及びその製造方法
JP2016048712A (ja) * 2014-08-27 2016-04-07 住友電気工業株式会社 半導体デバイスの製造方法
JP2019012826A (ja) * 2017-06-30 2019-01-24 国立研究開発法人物質・材料研究機構 ガリウム窒化物半導体基板、ガリウム窒化物半導体装置、撮像素子およびそれらの製造方法
JP6837032B2 (ja) * 2018-05-30 2021-03-03 双葉電子工業株式会社 高分子基板の製造方法及び電子装置の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04163907A (ja) * 1990-10-29 1992-06-09 Fujitsu Ltd 半導体基板
JPH04349621A (ja) * 1991-05-27 1992-12-04 Canon Inc 半導体基材の作製方法
JPH05226312A (ja) * 1992-02-14 1993-09-03 Seiko Instr Inc 半導体薄膜素子の製造方法
JPH08505010A (ja) * 1992-12-29 1996-05-28 ハネウエル・インコーポレーテッド 石英基板上の単結晶シリコン・アイランド作製方法
JP2002353466A (ja) * 2001-03-09 2002-12-06 Seiko Epson Corp 電気光学装置の製造方法および電気光学装置
JP2004247469A (ja) * 2003-02-13 2004-09-02 Seiko Epson Corp トランジスタの製造方法及びこれを用いて製造されたトランジスタ、複合基板の製造方法、電気光学装置、並びに電子機器
JP2007201430A (ja) * 2006-01-23 2007-08-09 Soi Tec Silicon On Insulator Technologies Sa 電気特性を向上させた複合基板の作製方法
JP2007201429A (ja) * 2006-01-23 2007-08-09 Soi Tec Silicon On Insulator Technologies Sa 複合基板の作製方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204452A (ja) * 1998-01-13 1999-07-30 Mitsubishi Electric Corp 半導体基板の処理方法および半導体基板
US7364974B2 (en) * 2005-03-18 2008-04-29 Translucent Inc. Double gate FET and fabrication process
US7291539B2 (en) * 2005-06-01 2007-11-06 International Business Machines Corporation Amorphization/templated recrystallization method for hybrid orientation substrates
US20070201430A1 (en) 2005-12-29 2007-08-30 Telefonaktiebolaget Lm Ericsson (Publ) Implicit secondary PDP context activation method
US8236668B2 (en) * 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5496540B2 (ja) * 2008-04-24 2014-05-21 株式会社半導体エネルギー研究所 半導体基板の作製方法
FR2941324B1 (fr) * 2009-01-22 2011-04-29 Soitec Silicon On Insulator Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant.

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04163907A (ja) * 1990-10-29 1992-06-09 Fujitsu Ltd 半導体基板
JPH04349621A (ja) * 1991-05-27 1992-12-04 Canon Inc 半導体基材の作製方法
JPH05226312A (ja) * 1992-02-14 1993-09-03 Seiko Instr Inc 半導体薄膜素子の製造方法
JPH08505010A (ja) * 1992-12-29 1996-05-28 ハネウエル・インコーポレーテッド 石英基板上の単結晶シリコン・アイランド作製方法
JP2002353466A (ja) * 2001-03-09 2002-12-06 Seiko Epson Corp 電気光学装置の製造方法および電気光学装置
JP2004247469A (ja) * 2003-02-13 2004-09-02 Seiko Epson Corp トランジスタの製造方法及びこれを用いて製造されたトランジスタ、複合基板の製造方法、電気光学装置、並びに電子機器
JP2007201430A (ja) * 2006-01-23 2007-08-09 Soi Tec Silicon On Insulator Technologies Sa 電気特性を向上させた複合基板の作製方法
JP2007201429A (ja) * 2006-01-23 2007-08-09 Soi Tec Silicon On Insulator Technologies Sa 複合基板の作製方法

Also Published As

Publication number Publication date
CN103155102A (zh) 2013-06-12
WO2012111616A1 (ja) 2012-08-23
KR20130141465A (ko) 2013-12-26
EP2677534A1 (en) 2013-12-25
WO2012111616A9 (ja) 2013-05-10
US20130168693A1 (en) 2013-07-04
TW201241874A (en) 2012-10-16

Similar Documents

Publication Publication Date Title
JP5938871B2 (ja) ＧａＮ系膜の製造方法
JP2006528593A (ja) エピタキシャル成長層の形成方法
US20140145204A1 (en) Light-emitting diode and method for preparing the same
EP2924150B1 (en) ß-GA2O3-BASED SINGLE CRYSTAL SUBSTRATE
US20130026498A1 (en) Substrate assembly for crystal growth and fabricating method for light emitting device using the same
KR20160041840A (ko) 단결정 재료 사용의 개선된 효율을 갖는 유사 기판
US20130032928A1 (en) Group iii nitride composite substrate
WO2012111616A1 (ja) 保護膜付複合基板、および半導体デバイスの製造方法
WO2009090840A1 (ja) 窒化ガリウムの結晶成長方法および窒化ガリウム基板の製造方法
EP2634294B1 (en) Method for manufacturing optical element and optical element multilayer body
KR20090115826A (ko) 그룹 3족 질화물계 반도체 소자용 버퍼층 및 그 제조 방법
KR20150092082A (ko) 질화갈륨과 금속 산화물의 복합체 기판
JP5857337B2 (ja) 酸化ガリウム基板とその製造方法
JP5439675B2 (ja) 窒化物半導体形成用基板及び窒化物半導体
Xu et al. Progress in research of GaN-based LEDs fabricated on SiC substrate
KR101209487B1 (ko) 반도체 발광소자 및 그 제조방법
EP2867177A1 (en) Glass-ceramic substrates for semiconductor processing
JP5929434B2 (ja) ＡｌＮ系膜の製造方法およびそれに用いられる複合基板
JP3652861B2 (ja) 薄膜成長用基板及びそれを用いた発光装置
JP2010192698A (ja) イオン注入ｉｉｉ族窒化物半導体基板、ｉｉｉ族窒化物半導体層接合基板およびｉｉｉ族窒化物半導体デバイスの製造方法
JP2013084900A (ja) Ｉｉｉ族窒化物複合基板
KR101118789B1 (ko) 반도체 레이저 다이오드의 거울면 형성방법
JP2013116848A (ja) ＧａＡｓ系膜の製造方法およびそれに用いられる複合基板
KR20090084533A (ko) 질화갈륨 베이스 기판 및 질화갈륨 웨이퍼 제조 방법
JP2013199389A (ja) ＩｎＰ系膜の製造方法およびそれに用いられる複合基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160419

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161206