KR20120007394A - 반도체 발광소자 및 그 제조방법 - Google Patents

반도체 발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR20120007394A
KR20120007394A KR1020100068136A KR20100068136A KR20120007394A KR 20120007394 A KR20120007394 A KR 20120007394A KR 1020100068136 A KR1020100068136 A KR 1020100068136A KR 20100068136 A KR20100068136 A KR 20100068136A KR 20120007394 A KR20120007394 A KR 20120007394A
Authority
KR
South Korea
Prior art keywords
thin film
gan
semiconductor layer
thermal expansion
sapphire substrate
Prior art date
Application number
KR1020100068136A
Other languages
English (en)
Other versions
KR101209487B1 (ko
Inventor
윤의준
안성훈
이재철
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020100068136A priority Critical patent/KR101209487B1/ko
Publication of KR20120007394A publication Critical patent/KR20120007394A/ko
Application granted granted Critical
Publication of KR101209487B1 publication Critical patent/KR101209487B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

사파이어 기판 상에 GaN계 반도체층을 성장시킬 때 열팽창 계수의 차로 인해 기판의 휨 또는 깨짐 현상이 발생하는 것을 방지하여 우수한 특성을 갖는 반도체 발광 소자를 제조 하기 위한 본 발명의 일 측면에 따른 반도체 발광 소자의 제조 방법은, 사파이어 기판; 상기 사파이어 기판의 하면에 형성된 박막; 상기 사파이어 기판의 상면 상에 형성된 제1 GaN계 반도체층; 상기 제1 GaN계 반도체층 상에 형성된 활성층; 상기 활성층 상에 형성된 제2 GaN계 반도체층; 상기 활성층 및 상기 제2 GaN계 반도체층이 형성되지 않은 상기 제1 GaN계 반도체층 상에 형성된 제1 전극; 및 상기 제2 GaN계 반도체층 상에 형성된 제2 전극을 포함한다.

Description

반도체 발광소자 및 그 제조방법{Semiconductor Light Emitting Device and Method for Manufacturing Thereof}
본 발명은 반도체 소자에 관한 것으로서 보다 상세하게는 질화물 반도체 발광소자에 관한 것이다.
질화물 반도체 발광소자는 자외선, 청색, 및 녹색 영역을 포괄하는 발광 영역을 가진다. 특히, GaN계 반도체 발광소자는 그 응용 분야에 있어서 청색/녹색 LED(Light Emitting Diode)의 광소자, MESFET (Metal Semiconductor Field Effect Transistor) 또는 HEMT (High Electron Mobility Transistors) 등의 고속 스위칭이나 고출력 소자인 전자소자에 응용되고 있다.
이러한 GaN계 반도체 발광소자는 격자 정합이 되는 기판이 존재하지 않고, 격자 상수 및 열팽창 계수의 차이가 커서 양질의 질화물 반도체 박막 성장이 어렵기 때문에, 일반적으로 GaN 반도체 박막을 성장시키기 위해 사파이어(Al2O3) 기판을 주로 사용하고 있으며, 그 외에 탄화규소(SiC) 기판 또는 GaN 단결정 기판 등을 사용한다.
그러나, 사파이어 기판 위에 GaN을 성장시키는 경우 사파이어와 GaN의 열팽창 계수의 차이로 인해 사파이어와 GaN의 계면에서 응력이 집중되면서 사파이어 기판의 변형이 발생한다는 문제점이 있다.
또한, 사파이어 기판은 현재 주로 2인치 기판이 사용되고 있으나, 수율 향상을 위해 3인치, 4인치, 6인치, 또는 8인치의 기판이 양산 혹은 개발 중에 있으며, 이와 같이 사파이어 기판의 직경이 증가함에 따라 열팽창 계수 차이로 인한 열응력에 야기되는 사파이어 기판의 변형은 더욱 심각해져 반도체 발광소자의 품질이 크게 저하될 수 있다는 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 사파이어 기판 상에 GaN계 반도체층을 성장시킬 때 사파이어와 GaN간의 열팽창 계수 차이로 인한 기판의 변형이 발생하는 것을 방지하여 우수한 특성을 갖는 반도체 발광 소자 및 그 제조 방법을 제공하는 것을 그 기술적 과제로 한다.
상술한 목적을 달성하기 위한 본 발명의 일 측면에 따른 반도체 발광 소자는, 사파이어 기판; 상기 사파이어 기판의 하면에 형성된 박막; 상기 사파이어 기판의 상면 상에 형성된 제1 GaN계 반도체층; 상기 제1 GaN계 반도체층 상에 형성된 활성층; 상기 활성층 상에 형성된 제2 GaN계 반도체층; 상기 활성층 및 상기 제2 GaN계 반도체층이 형성되지 않은 상기 제1 GaN계 반도체층 상에 형성된 제1 전극; 및 상기 제2 GaN계 반도체층 상에 형성된 제2 전극을 포함한다.
이때, 상기 박막은 상기 박막의 두께, 상기 박막이 형성되는 공정 온도, 및 상기 사파이어 기판의 변형 허용 값에 의해 결정되는 열팽창 계수를 가지는 물질로 형성되는 것을 특징으로 한다.
상술한 목적을 달성하기 위한 본 발명의 다른 측면에 따른 반도체 발광 소자의 제조 방법은, 사파이어 기판의 하면에 박막을 형성하는 단계; 상기 사파이어 기판의 상면 상에 제1 GaN계 반도체층을 형성하는 단계; 상기 제1 GaN계 반도체층 상에 활성층을 형성하는 단계; 및 상기 활성층 상에 제2 GaN계 반도체층을 형성하는 단계를 포함한다.
상기 박막은
Figure pat00001
를 만족하는 열팽창 계수를 가지는 물질로 형성하고, 여기서, CT는 열팽창 계수를 나타내고, +FD는 상기 사파이어 기판의 +방향 최대 변형 허용 값을 나타내며, -FD는 상기 사파이어 기판의 -방향 최대 변형 허용 값을 나타내고, TH는 상기 박막의 두께를 나타내며,
Figure pat00002
는 상기 박막이 형성되는 공정온도와 상온과의 차이값을 나타내고, a 내지 h는 미리 정해진 상수 값을 나타내는 것을 특징으로 한다.
상술한 목적을 달성하기 위한 본 발명의 다른 측면에 따른 반도체 발광 소자의 제조 방법은, 사파이어 기판의 상면 상에 제1 GaN계 반도체층을 형성하는 단계; 상기 사파이어 기판의 변형 여부를 판단하는 단계; 상기 사파이어 기판이 변형된 것으로 판단되면, 상기 사파이어 기판의 하면에 미리 정해진 물질을 이용하여 박막을 형성하는 단계; 상기 제1 GaN계 반도체층 상에 활성층을 형성하는 단계; 상기 활성층 상에 제2 GaN계 반도체층을 형성하는 단계; 상기 제1 GaN계 반도체층이 노출될 때까지 상기 활성층 및 상기 제2 GaN계 반도체층의 일부를 식각 하는 단계; 및 상기 활성층 및 상기 제2 GaN계 반도체층이 형성되지 않은 상기 제1 GaN계 반도체층 상에 제1 전극을 형성하고, 상기 제2 GaN계 반도체층 상에 제2 전극을 형성하는 단계를 포함한다.
본 발명에 따르면, 사파이어 기판의 상면 상에 GaN계 반도체층을 형성함에 있어서 사파이어 기판의 하면에 사파이어보다 열팽창 계수가 작은 물질을 이용하여 박막을 형성하거나 적어도 하나의 홈을 형성함으로써 GaN계 반도체층과 사파이어 기판 간의 열팽창 계수의 차로 인한 사파이어 기판의 변형 발생을 방지할 수 있고, 이로 인해 우수한 특성을 갖는 반도체 발광소자를 제조할 수 있다는 효과가 있다.
도 1은 본 발명의 제1 실시예에 따른 반도체 발광소자의 구조를 보여주는 도면.
도 2는 본 발명에 따른 박막의 열팽창 계수 변화에 따른 기판의 변위에 대한 수치해석에 이용된 온도 곡선을 보여주는 도면.
도 3 내지 도 11은 본 발명에 따른 박막의 열팽창 계수 변화에 따른 기판의 변위에 대한 수치해석 결과를 보여주는 도면.
도 12는 본 발명의 제2 실시예에 따른 반도체 발광소자의 구조를 보여주는 도면.
도 13은 본 발명의 제1 실시예에 따른 반도체 발광소자의 제조 방법을 보여주는 도면.
도 14는 본 발명의 제2 실시예에 따른 반도체 발광소자의 제조 방법을 보여주는 도면.
도 15는 본 발명에 따라 사파이어 기판의 변형 여부 판단 방법을 보여주는 도면.
이하 첨부된 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 반도체 발광소자의 구조를 보여주는 도면이다. 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체 발광소자(100)는 기판(110), 기판(110)의 하면에 형성된 박막(112), N형 GaN 반도체층(120), 활성층(130), P형 GaN 반도체층(140), 투명전극층(150), P형 전극(160), 및 N형 전극(170)을 포함한다.
기판(110)은 그 위에 성장되는 GaN계 반도체 물질의 결정과 결정구조가 동일하면서 격자정합을 이루는 상업적인 기판이 존재하지 않기 때문에 격자정합을 고려하여 사파이어 기판(Sapphire Substrate)이 사용된다.
사파이어 기판은 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 방향의 격자상수가 13.001Å, a축 방향으로는 4.765Å의 격자간 거리를 가지며, 사파이어 C(0001)면, A(1120)면, R(1102)면 등이 사용된다.
이러한 사파이어 기판의 C 면의 경우 비교적 GaN계 반도체 물질의 성장이 용이하며 고온에서 안정하기 때문에, 청색 또는 녹색 발광소자용 기판으로 사파이어 기판이 주로 사용된다.
한편, 본 발명에 따른 반도체 발광소자(100)는, 기판(110)을 구성하는 사파이어(Al2O3)와 상기 기판(110) 상에 형성되는 GaN계 반도체층(120, 140)의 열팽창 계수 차이로 인한 기판(110)의 변형을 방지하기 위해 기판(110)의 하면에 박막(112)이 형성되어 있다.
일 실시예에 있어서, 박막(112)은 상기 박막(112)이 형성되는 공정 온도, 상기 기판(110)의 변형 허용 변위, 및 상기 박막(112)의 두께를 고려하여 결정된 열팽창 계수를 가지는 물질로 형성된다.
이하에서는 상기 박막(112)을 형성하는데 이용되는 물질의 열팽창 계수를 다양한 수치해석 예가 도시된 도 2 내지 도 11을 이용하여 설명하기로 한다.
상기 수치해석의 예를 설명하기에 앞서 상기 수치해석에 이용된 재료들의 물성 및 수치해석 방법에 대해 간략히 설명한다.
먼저, 수치해석에 이용된 재료들의 물성 특성은 아래의 표 1과 같다.
Figure pat00003
본 발명의 수치해석에서는 3차원 모델을 축대칭을 이용하여 Axisymmetric하게 유한요소 모델을 정의하여 해석을 수행하였다. 온도 차이에 의해 발생하는 변위를 열응력 해석을 통해 계산하였으며, 기판(110)의 중심에서 가장자리 끝까지의 두께 방향 변위를 결과 값으로 정의하였다.
본 수치해석의 온도 곡선은 도 2와 같다. 여기서, Step 1의 초기 온도는 기판(110) 하면에 적층 되는 박막의 공정 온도에 따라 정의된다. 그리고 GaN계 반도체층은 1080℃에서 성장하며, 성장할 때는 기판(110)의 변형을 야기시키지 않는 것으로 가정하였다. 본 수치해석에서 기판(110)의 최종 변위는 Step 1에서의 변위와 Step 2에서의 변위를 더하여 산출하였다.
도 3은 기판(110)의 직경이 2인치일 때, 상기 박막(112)을 20℃의 공정온도에서 형성하는 경우 열팽창 계수의 변화에 따른 기판의 변위를 박막(112)의 두께(2㎛, 3㎛, 및 4㎛) 별로 보여주는 도면이고, 도 4는 상기 박막(112)을 260℃의 공정온도에서 형성하는 경우 열팽창 계수의 변화에 따른 기판의 변위를 박막(112)의 두께 별로 보여주는 도면이며, 도 5는 상기 박막(112)을 500℃의 공정온도에서 형성하는 경우 열팽창 계수의 변화에 따른 기판의 변위를 박막(112)의 두께 별로 보여주는 도면이다.
도 3에서, (a)는 박막(112)을 20℃의 공정온도에서 형성시킨 기판(110)이 GaN계 반도체층의 성장 온도인 1080℃로 승온할 때 발생되는 변위를 나타내고, (b)는 GaN계 반도체층이 박막(112)이 형성되지 않은 기판(110) 상에 형성된 후 상온으로 냉각될 때 발생하는 변위를 나타내는 것이며, (c) 및 (d)는 (a)와 (b)의 변위를 더해 구한 기판의 최종적인 변위를 보여주는 그래프이다.
도 3의 (a)에서 도시된 바와 같이, 박막(112)의 열팽창 계수가 2.45e-6/℃에서 9.87e-6/℃까지 증가함에 따라 기판(110)의 변위는 0에 접근하고, 열팽창 계수가 9.87e-6/℃이상이 됨에 따라 기판(110)의 변위도 점점 커진다는 것을 알 수 있다. 특히, 이러한 경향은 박막(112)의 두께가 두꺼울수록 커진다는 것을 알 수 있다.
이에 반해, 도 3의 (b)에 도시된 열팽창 계수에 따른 기판(110)의 변위는 도 3의 (a)에 도시된 것과 반대의 경향을 보인다는 것을 알 수 있고, 박막(112)의 두께에 대한 경향은 도 3의 (a)에 도시된 것과 동일하다는 것을 알 수 있다.
한편, 도 3의 (c) 및 (d)에서는 기판(110)의 최종 변위가 박막(112)의 두께와 열팽창 계수의 변화에 큰 차이를 보이지 않음을 알 수 있다. 이는 승온 온도 차이와 냉각 온도 차이가 동일하기 때문이다.
한편, 도 4의 경우 각 도면을 도 3의 각 도면들과 비교할 때, 도 3의 각 도면에 도시된 결과에 비해 기판(110) 변위의 변화량이 크다는 것을 알 수 있다.
도 5의 경우 도 3 및 도 4의 각 도면들과 비교할 때, 열팽창 계수의 변화에 따른 기판(110)의 변위뿐만 아니라 박막(112)의 두께 변화에 따른 기판(110) 변위의 변화량도 가장 크다는 것을 알 수 있다.
상기 실험 결과들을 종합하여 볼 때, 박막(112)을 주어진 공정온도에서 형성시킨 기판(110)이 GaN계 반도체층의 성장 온도인 1080℃로 승온할 때 발생되는 변위(이하, '제1 변위'라 함)는 아래의 수학식 1과 같이 정의할 수 있고, GaN계 반도체층이 박막(112)이 형성되지 않은 기판(110) 상에 형성된 후 상온으로 냉각될 때 발생하는 변위(이하, '제2 변위' 라 함)는 수학식 2와 같이 정의할 수 있다.
Figure pat00004
Figure pat00005
수학식 1에서, TH는 박막(112)의 두께를 나타내고, CT는 열팽창 계수를 나타내며, 공정온도란 상기 박막(112)이 형성되는 공정에서의 온도를 나타내며, 기준온도란 미리 정해져 있는 온도의 기준 값(예컨대, 상온)을 나타낸다.
따라서, 기판(110)의 최종적인 변위(이하, '제3 변위'라 함)는 상기 제1 변위와 상기 제2 변위의 합이므로 아래의 수학식 3과 같이 정의될 수 있고, 이를 정리하면 아래의 수학식 4와 같이 정의될 수 있다.
Figure pat00006
Figure pat00007
다음으로, 도 6은 기판(110)의 직경이 4인치일 때, 상기 박막(112)을 20℃의 공정온도에서 형성하는 경우 열팽창 계수의 변화에 따른 기판의 변위를 박막(112)의 두께(2㎛, 3㎛, 및 4㎛) 별로 보여주는 도면이고, 도 7은 상기 박막(112)을 260℃의 공정온도에서 형성하는 경우 열팽창 계수의 변화에 따른 기판의 변위를 박막(112)의 두께 별로 보여주는 도면이며, 도 8은 상기 박막(112)을 500℃의 공정온도에서 형성하는 경우 열팽창 계수의 변화에 따른 기판의 변위를 박막(112)의 두께 별로 보여주는 도면이다.
도 6 내지 도 에 도시된 실험 결과들을 종합하여 보면 제1 변위는 아래의 수학식 5와 같이 정의할 수 있고, 제2 변위는 수학식 6과 같이 정의할 수 있으며, 제3 변위는 수학식 7 및 수학식 8과 같이 정의할 수 있다.
Figure pat00008
Figure pat00009
Figure pat00010
Figure pat00011
또한, 도 9는 기판(110)의 직경이 6인치일 때, 상기 박막(112)을 20℃의 공정온도에서 형성하는 경우 열팽창 계수의 변화에 따른 기판의 변위를 박막(112)의 두께(2㎛, 3㎛, 및 4㎛) 별로 보여주는 도면이고, 도 10은 상기 박막(112)을 260℃의 공정온도에서 형성하는 경우 열팽창 계수의 변화에 따른 기판의 변위를 박막(112)의 두께 별로 보여주는 도면이며, 도 11은 상기 박막(112)을 500℃의 공정온도에서 형성하는 경우 열팽창 계수의 변화에 따른 기판의 변위를 박막(112)의 두께 별로 보여주는 도면이다.
도 9 내지 도 11에 도시된 실험 결과들을 종합하여 보면 제1 변위는 아래의 수학식 9와 같이 정의할 수 있고, 제2 변위는 수학식 10과 같이 정의할 수 있으며, 제3 변위는 수학식 11 및 수학식 12와 같이 정의할 수 있다.
Figure pat00012
Figure pat00013
Figure pat00014
Figure pat00015
한편, 상기 수학식 4에서 정의된 제3 변위의 함수 식을 열팽창 계수(CT)에 관한 식으로 다시 정리한 후, 제3 변위를 FD로 표기하고, 각 수학식에서의 상수 값을 문자(a 내지 h)로 대체하면, 아래의 수학식 13과 같이 박막(112)을 형성하는데 이용되는 물질의 열팽창 계수를 상기 박막(112)의 공정 온도, 두께, 및 기판(110)의 변형 허용 변위에 관한 함수로 정의할 수 있다.
Figure pat00016
수학식 13에서, -FD는 제3 변위의 -방향 최대 변위값이고 +FD는 제3 변위의 +방향 최대 변위값이며, TH는 상기 박막(112)의 두께를 나타내며,
Figure pat00017
는 상기 박막(112)이 형성되는 공정온도와 기준온도와의 차이값을 나타내고, a는 -7.69696e3, b는 -0.0307537, c는 7.59885e-2, d는 2.97162e-6, e는 8.4e4, f는 7.33333, g는 -0.75, h는 -0.03522를 나타낸다.
한편, 수학식 13에서 상수 값(a 내지 h)만을 조정하면 상기 수학식 8 및 수학식 12에 기재된 제3 변위도 수학식 13과 동일한 형태로 표현할 수 있다는 것을 알 수 있다.
이와 같이, 본 발명에 따른 박막(112)을 형성하는 데 이용되는 물질의 열팽창 계수를 상기 수학식 13을 이용하여 기판(110)의 직경, 박막(112)의 공정 온도, 및 박막(112)의 두께를 변화시켜가면서 산출한 값이 아래의 표 2에 도시되어 있다. 아래의 표 2에서는 제3 변위의 -방향 최대 변위값은 -0.020mm이고 제3 변위의 +방향 최대 변위값은 +0.020mm인 것으로 가정하였을 때의 결과이다.
Figure pat00018
다시 도 1을 참조하면, 본 발명에 따른 반도체 발광소자는 버퍼층(미도시) 및 도핑하지 않은 반도체층(미도시) 중 적어도 하나를 더 포함할 수 있다.
버퍼층은 기판(110)과 N형 GaN계 반도체층(120)간의 격자 상수 차이를 줄이기 위해 기판(110)과 N형 GaN계 반도체층(120) 사이에 형성되는 것으로서, 이러한 버퍼층은 저온 GaN나 AlN를 이용하여 형성될 수 있다.
도핑하지 않은 반도체층은 버퍼층 상에 형성되는 것으로서 GaN계로 형성될 수 있다. 이러한 도핑하지 않은 반도체층은 예컨대, 1100℃의 성장온도에서 버퍼층 상에 NH3와 트리메탈갈륨(TMGa)을 공급함으로써 형성할 수 있다.
N형 GaN계 반도체층(120)은 기판(110) 상에 형성되는데, 대표적인 GaN계 반도체 물질로는 GaN, AlGaN, InGaN, AlInGaN 등이 있다. N형 GaN계 반도체층(120)의 도핑에 사용되는 불순물로는 Si가 이용될 수 있다.
이러한 N형 GaN계 반도체층(120)은, 상술한 반도체 물질을 유기금속 화학기상증착법(Metal Organic Chemical Vapor Deposition: MOCVD), 분자빔 에피성장법(Molecular Beam Epitaxy: MBE), 또는 하이드라이드 기상증착법(Hydride Vapor Phase Epitaxy: HVPE)과 같은 증착공정을 사용하여 기판(110) 상에 성장시킴으로써 형성된다.
활성층(130)은 빛을 발광하기 위한 층으로서, 통상 InGaN층을 우물로 하고, (Al)GaN층을 장벽층(Barrier Layer)으로 하여 성장시켜 다중양자우물구조(MQW)를 형성함으로써 이루어진다. 청색 발광다이오드에서는 InGaN/GaN 등의 다중 양자 우물 구조, 자외선 발광다이오드에서는 GaN/AlGaN, InAlGaN/InAlGaN, 및 InGaN/AlGaN 등의 다중 양자 우물 구조가 사용되고 있다.
활성층(130)의 효율 향상과 관련하여, In 또는 Al의 조성비율을 변화시킴으로써 빛의 파장을 조절하거나, 활성층(130) 내의 양자 우물의 깊이, 활성층(130)의 수, 두께 등을 변화시킴으로써 반도체 발광소자(100)의 내부 양자 효율을 향상시킬 수 있다.
이러한 활성층(130)은 상술한 N형 GaN계 반도체층(120)과 같이 유기금속 화학기상증착법, 분자빔 에피 성장법 또는 하이드라이드 기상증착법과 같은 증착공정을 사용하여 N형 GaN계 반도체층(130) 상에 형성될 수 있다.
P형 GaN계 반도체층(140)은 활성층(130) 상에 형성되는데, 대표적인 GaN 계 반도체 물질로는 상술한 바와 같이 GaN, AlGaN, InGaN, AlInGaN 등이 있다. P형 GaN계 반도체층(140)의 도핑에 사용되는 불순물로는 Mg가 이용될 수 있다.
상술한 P형 GaN계 반도체층(140)은, 상술한 반도체 물질을 유기금속 화학기상증착법, 분자빔 에피 성장법 또는 하이드라이드 기상증착법과 같은 증착공정을 사용하여 활성층(130) 상에 성장시킴으로써 형성된다.
투명전극층(150)은 P형 GaN계 반도체층(140) 상에 형성된다. 이러한 투명전극층(150)은 비교적 높은 에너지밴드갭을 갖는 P형 GaN계 반도체층(140)과의 접촉저항을 낮추는데 적절하면서 동시에 활성층(130)에서 생성되는 광이 상부로 방출되기 위해 양호한 투광성을 갖는 물질로 형성되는 것이 바람직하다.
일반적으로 투명전극층(150)은 얇은 Ni/Au의 이중층 구조를 주로 사용하거나, 양호한 투광성을 확보하기 위해 산화인듐주석(ITO)을 재료로 사용할 수 있다. 투명전극층(150)은 화학기상증착법(Chemical Vapor Deposition: CVD) 및 전자빔 증발법(E-beam evaporator)과 같은 증착방법이나 스퍼터링(Sputtering) 등의 공정에 의해 형성될 수 있으며, 오믹(Ohmic) 접합의 특성을 향상시키기 위해서 약 400 내지 900℃의 온도에서 열처리될 수 있다.
P형 전극(160)은 투명전극층(150) 상에 형성된다. 이러한 P형 전극(160)은, 일반적으로 Au 또는 Au를 함유한 합금을 재료로 하여 전자빔 증발법과 같은 증착방법이나 스퍼터링 등의 공정에 의해 형성될 수 있다.
N형 전극(170)은 메사 식각(Mesa Etching)된 N형 GaN계 반도체층(120) 상에 Ti, Cr, Al, 및 Au로 구성된 그룹으로부터 선택된 물질로 이루어진 단일층 또는 복수층으로 형성될 수 있다. 이러한 N형 전극(170)은 전자빔 증발법과 같은 증착방법 또는 스퍼터링 등의 공정에 의해 N형 GaN계 반도체층(120) 상에 형성될 수 있다.
도 12는 본 발명의 제2 실시예에 따른 반도체 발광소자의 구조를 보여주는 도면이다. 도시된 바와 같이, 본 발명의 제2 실시예에 따른 반도체 발광소자(200)는 기판(210)에 적어도 하나의 홈(214)이 형성되어 있다는 점을 제외하고는 제1 실시예에 따른 반도체 발광소자(100)와 동일하므로, 이하에서는 이러한 차이점에 대해서만 구체적으로 설명하기로 한다.
도 12에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 반도체 발광소자(200)는 기판(210)을 구성하는 사파이어와 상기 기판(210) 상에 형성되는 GaN계 반도체층(220, 240)의 열팽창 차이로 인한 기판(210)의 변형을 방지하기 위해 기판(110)의 하면에 적어도 하나의 홈(214)이 형성되어 있고, 이러한 적어도 하나의 홈(214)을 포함하는 기판(210)의 하면 전체에 박막(212)에 형성되어 있다.
이를 통해, 기판(210)의 변형 발생을 최소화할 수 있게 된다.
상술한 제2 실시예에 따른 반도체 발광소자(200)에 있어서는, 박막(212)이 적어도 하나의 홈(214)을 포함하는 기판(210)의 하면 전체에 형성되는 것으로 기재하였지만, 변형된 실시예에 있어서는 박막(212)은 기판(210)의 하면 중 홈(214)이 형성되어 있지 않은 영역에만 형성되어 있거나, 기판(210)의 하면에는 적어도 하나의 홈(214)만이 형성되고 박막(212)은 형성되지 않을 수도 있을 것이다.
이하에서는 도 13 및 도 14를 참조하여 본 발명에 따른 반도체 발광소자의 제조방법에 대해 설명한다.
도 13a 내지 도 13e는 본 발명의 제1 실시예에 따른 반도체 발광소자의 제조방법을 보여주는 도면이다.
먼저, 도 13a를 참조하면, 기판(110)의 하면에 박막(112)을 형성한다. 이때, 박막(112)은 상기 수학식 13의해 결정되는 열팽창 계수를 가지는 물질을 이용하여 형성할 수 있다. 이러한 열팽창 계수에 대해서는 상기 도 1에 도시된 박막(112)에 관한 부분에서 이미 설명하였으므로 구체적인 설명은 생략하기로 한다.
한편, 이러한 박막(112)은 분말 야금법(Powder Metallurgy Process), 분사 방법(Spray), 또는 증착법(Deposition) 등을 포함하는 다양한 방법을 이용하여 형성할 수 있다.
이때, 분말 야금법에는 액상 소결법(Sol-Gel 방법), 고상 상태의 분말을 이용한 소결법(상압 소결법: Perssureless Sinterting), 가압 소결법(Hot Pressing), 정수압 소결법(Hot Isostatic Pressing), 방전 플라즈마 소결법(Spark Plasma Sintering), 극초단파 소결법(Microwave Sintering) 등이 있다.
또한, 분사 방법에는 플라즈마 분사법(Plasma Spray), 용사법(Thermal Spray), 레이저 클래딩(Laser Cladding), 전기 주조법(Electroforming Process), NPDS(Nano Particle Deposition System), Aerosol Deposition 등이 있다.
또한, 증착법에는 물리 증착법(Physical Vapor Deposition), 화학 증착법(Chemical Vapor Deposition), 레이저 화학 증착법(LCVD) 등이 있다.
이와 같이, 본 발명은 기판(110)의 하면에 박막(112)을 형성함으로써 기판(110) 상에 N형 GaN계 반도체층(120)의 형성으로 인해 발생되는 기판의 변형을 방지할 수 있게 된다.
한편, 상술한 실시예에 있어서는, 기판(110)의 변형을 방지하기 위해 기판(110)의 하면에 박막(112)만을 형성하는 것으로 기재하였지만, 변형된 실시예에 있어서는, 기판(110)의 변형을 보다 완벽하게 방지하기 위해 도 13b에 도시된 바와 같이 기판(110)의 하면에 적어도 하나의 홈(314)을 형성한 후 적어도 하나의 홈(314)을 포함하는 기판(110)의 하면 전체에 박막(112)을 형성할 수도 있다.
이때, 적어도 하나의 홈(314)은 드릴링 또는 밀링과 같은 기계적 가공을 이용하여 형성하거나, 에칭 또는 화확적 연마와 같은 화학적 가공을 이용하여 형성하거나, 포토 에칭과 같은 광화학적 가공을 이용하여 형성하거나, 전해연마와 같은 전기화학적 가공을 이용하여 형성하거나, 방전가공, 전자빔 가공, 이온가공, 플라즈마 아크 가공과 같은 전기적 가공을 이용하여 형성하거나, 레이저 가공과 같은 광학적 가공을 이용하여 형성할 수 있다.
다른 실시예에 있어서는, 기판(110)의 변형을 방지하기 위해 박막(112)을 형성하는 대신에 기판(110)의 하면에 적어도 하나의 홈(314)만을 형성할 수도 있을 것이다.
이하에서는 설명의 편의를 위해 기판(110)의 변형을 방지하기 위해 기판(110)의 하면에 박막(112)만이 형성된 것으로 가정하여 설명하기로 한다.
다음으로, 도 13c에 도시된 바와 같이, 하면에 박막(112)이 형성되어 있는 기판(110) 상에 N형 GaN계 반도체층(120)을 형성한다. 도 13c에서는 기판(110) 상에 N형 GaN계 반도체층(120)이 직접 형성되는 것으로 기재하였지만 변형된 실시예에 있어서는, 기판(110)과 N형 GaN계 반도체층(120) 사이에 버퍼층(미도시) 및 도핑하지 않은 반도체(미도시) 중 적어도 하나의 층이 추가로 형성될 수도 있다.
다음으로, 도 13d에 도시된 바와 같이, N형 GaN계 반도체층(120) 상에 활성층(130), P형 GaN계 반도체층(140)을 순차적으로 형성한 후, P형 GaN계 반도체층(140)의 전면에 투명전극층(150)을 도포한다.
다음으로, 도 13e에 도시된 바와 같이, N형 전극 형성을 위해 N형 GaN계 반도체층(120)까지 메사 식각(Mesa Etching)을 실시하고, 투명전극층(150) 상에는 P형 전극(160)을 형성하고, 메사 식각된 N형 GaN계 반도체층(120)상에는 N형 전극(170)을 형성한다.
상기 기판(110), 버퍼층(미도시), 도핑하지 않은 반도체층(미도시), N형 GaN계 반도체층(120), 활성층(130), 및 P형 GaN계 반도체층(140), 투명전극층(150), P형 전극(160), 및 N형 전극(170)에 대한 설명은 상술한 도 1의 설명 부분에서 상세히 설명하였으므로 구체적인 설명은 생략하기로 한다.
마지막으로, 도시하지는 않았지만, 래핑(Lapping)과 폴리싱(Polishing) 공정을 통해 기판을 박막화(Thinning)한 후, 레이저 또는 다이아몬드를 이용하여 반도체 발광소자를 절단(Scribe)함으로써 개별 칩으로 분리한다.
상술한 실시예들에서는 본 발명이 P형 전극과 N형 전극이 동일한 평면상에 형성되는 수평형 구조의 반도체 발광소자에 적용되는 것으로 설명하였지만, 본 발명은 P형 전극과 N형 전극이 수직 방향으로 형성되는 수직형 구조의 반도체 발광소자에 대해서도 적용할 수 있다. 이하에서는 본 발명이 수직형 반도체 발광소자에 대해 적용되는 실시예를 도 14를 참조하여 설명한다.
도 14a 내지 도 14g는 본 발명의 제2 실시예에 따른 반도체 발광소자의 제조방법을 보여주는 도면이다.
도 14a에 도시된 바와 같이, 기판(510)의 하면에 상기 수학식 11에서 정의된 열팽창 계수를 가지는 물질을 이용하여 박막(512)을 형성한다. 기판(510)의 하면에 박막(512)을 형성하는 방법은 상술한 도 13a에서의 설명한 방법과 동일하므로 구체적인 설명은 생략하기로 한다.
한편, 도 14b에 도시된 바와 같이 제2 실시예에 따른 반도체 발광소자 제조 방법은 상술한 도 13b에 도시된 것과 동일하게 기판(510)의 변형을 더욱 완벽하게 방지하기 위해, 기판(510)의 하면에 적어도 하나의 홈(514)을 형성한 후 적어도 하나의 홈(514)을 포함하는 기판(510)의 하면 전체에 박막(512)을 형성하거나, 박막(512)을 형성하지 않고 기판(510)의 하면에 적어도 하나의 홈(514)만을 형성할 수도 있을 것이다.
다음으로, 도 14c에 도시된 바와 같이, 기판(510)의 상면 상에 N형 GaN계 반도체층(520)을 형성한다.
이때, 기판(510)과 N형 GaN계 반도체층(520) 사이에 버퍼층(미도시)이 추가로 형성될 수도 있다.
다음으로, 도 14d에 도시된 바와 같이, N형 GaN계 반도체층(520) 상에 활성층(530) 및 P형 GaN계 반도체층(540)을 형성하고, P형 GaN계 반도체층(540) 상에 P형 전극(550)을 형성한다.
다음으로, 도 14e에 도시된 바와 같이, P형 전극(550) 상에 구조 지지층(560)을 형성한다. 이때, 구조 지지층(560)은 금속과 같은 재질로 형성될 수 있다.
다음으로, 도 14f에 도시된 바와 같이, LLO(Laser Lift OFF) 공정을 이용하여 N형 GaN계 반도체층(520)으로부터 기판(500)을 제거하여, 상기 N형 GaN계 반도체층(520)의 표면을 노출시킨다.
이후, 도 14g에 도시한 바와 같이, 노출된 N형 GaN계 반도체층(520) 상에 N형 전극(570)을 형성한다.
상술한 실시예에 있어서는, 기판의 변형 여부에 관계없이 기판의 하면에 박막을 형성하는 것으로 기재하였지만, 변형된 실시예에 있어서는 기판 상에 GaN계 반도체층의 형성으로 인해 기판의 변형이 발생하는지 여부를 판단하여 기판이 변형된 것으로 판단되는 경우에 한하여 박막을 형성할 수도 있을 것이다.
이러한 경우, 먼저, 기판 상에 반도체층을 형성한 후 기판의 변형 여부를 판단하게 되는데 이때 기판이 변형 여부는 도 15에 도시된 방법을 이용하여 판단할 수 있다.
도 15는 본 발명에 따른 기판의 변형 여부 판단 방법을 보여주는 도면이다.
도 15a에 도시된 바와 같이, N형 GaN계 반도체층(120)이 형성된 기판(110)을 기판의 변형 여부를 판단할 수 있는 스테이지(400) 상에 안착시킨 후, 스테이지(400)의 표면에서 N형 GaN계 반도체층(120)의 표면 상의 제1 지점(410)까지의 높이(H1)와 스테이지(400)의 표면에서 N형 GaN계 반도체층(120)의 표면 상의 제2 지점(420)까지의 높이(H2)를 결정한다.
이때, 높이 H1과 H2는 다음과 같은 방법으로 결정한다. 먼저 탐침(미도시)을 이용하여 스테이지(400)에 N형 GaN계 반도체층(120)이 형성된 기판(110)이 안착되지 않았을 때 스테이지(400) 표면까지의 높이를 측정하여 기준값을 설정한다.
이후, 스테이지(400)에 N형 GaN계 반도체층(120)이 형성된 기판(110)을 안착시킨 후 탐침을 이용하여 제1 지점까지의 높이(이하, '제1 값'이라 함)를 측정하여 기준값과 제1 값의 차이값을 H1으로 결정한다. 또한, 탐침을 이용하여 제2 지점까지의 높이(이하, '제2 값'이라 함)를 측정하여 기준값과 제2 값의 차이값을 H2로 결정한다.
결정된 H1과 H2를 기초로, 스테이지(400)의 표면에서 제1 지점까지의 높이 H1과 제2 지점까지의 높이 H2의 차이가 임계값 이상인 것으로 판단되면 기판(110)이 변형된 것으로 판단한다.
이때, 제1 지점(410)은 도 14b에 도시된 바와 같이, N형 GaN계 반도체층(120) 상의 중심이 될 수 있고, 제2 지점(420)은 N형 GaN계 반도체층(120) 테두리 영역 상의 지점들 중 하나가 될 수 있다.
이러한 실시예에 따르는 경우, 상기 박막(112)은 상기 수학식 11에서 정의된 열팽창 계수를 가지는 물질을 이용하여 형성할 수도 있지만, 다른 실시예에 있어서는 기판(110)을 구성하는 사파이어의 열팽창 계수 보다 작은 열팽창 계수를 가지고, GaN의 성장 온도(예컨대, 대략 1080도)에서 기판(110)과 분리 및 기화되지 않는 물질을 이용하여 형성될 수 있다. 예컨대, 이러한 물질에는 GaN, AlN, Si, SiC, Si3N4 등이 있다.
이때, 박막(112)의 두께는 유한요소법을 이용하여 계산되거나, 기판(110) 상에 형성되는 GaN계 반도체층(120, 140) 중 적어도 하나의 두께와 동일한 두께로 형성할 수도 있을 것이다.
본 발명이 속하는 기술분야의 당업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100, 200: 반도체 발광 소자 110, 210: 기판
112, 212: 박막 120, 220: N형 GaN 반도체층
130, 230: 활성층 140, 240: P형 GaN 반도체층
150, 250: 투명 전극층 160, 260: P형 전극
170, 270: N형 전극

Claims (19)

  1. 사파이어 기판;
    상기 사파이어 기판의 하면에 형성된 박막;
    상기 사파이어 기판의 상면 상에 형성된 제1 GaN계 반도체층;
    상기 제1 GaN계 반도체층 상에 형성된 활성층;
    상기 활성층 상에 형성된 제2 GaN계 반도체층;
    상기 활성층 및 상기 제2 GaN계 반도체층이 형성되지 않은 상기 제1 GaN계 반도체층 상에 형성된 제1 전극; 및
    상기 제2 GaN계 반도체층 상에 형성된 제2 전극을 포함하는 것을 특징으로 하는 반도체 발광소자.
  2. 제1항에 있어서,
    상기 박막은 상기 박막의 두께, 상기 박막이 형성되는 공정 온도, 및 상기 사파이어 기판의 변형 허용 값에 의해 결정되는 열팽창 계수를 가지는 물질로 형성되는 것을 특징으로 하는 반도체 발광소자.
  3. 제2항에 있어서,
    상기 박막은
    Figure pat00019
    를 만족하는 열팽창 계수를 가지는 물질로 형성되고,
    여기서, CT는 열팽창 계수를 나타내고, +FD는 상기 사파이어 기판의 +방향 최대 변형 허용 값을 나타내며, -FD는 상기 사파이어 기판의 -방향 최대 변형 허용 값을 나타내고, TH는 상기 박막의 두께를 나타내며,
    Figure pat00020
    는 상기 박막이 형성되는 공정온도와 기준온도와의 차이값을 나타내고, a 내지 h는 미리 정해진 상수 값을 나타내는 것을 특징으로 하는 반도체 발광소자.
  4. 제1항에 있어서, 상기 사파이어 기판의 직경이 2인치인 경우
    상기 박막의 두께가 2㎛이면, 상기 박막은 -5.54E-06≤CT≤5.80E-06 또는 2.44E-06≤CT≤7.98E-06를 만족하는 열팽창 계수를 가지는 물질을 이용하여 형성되고,
    상기 박막의 두께가 3㎛이면, 상기 박막은 -3.874E-07≤CT≤7.18E-06 또는 4.92E-06≤CT≤8.62E-06를 만족하는 열팽창 계수를 가지는 물질을 이용하여 형성되며,
    상기 박막의 두께가 4㎛이면, 상기 박막은 2.19E-06≤CT≤7.86E-06 또는 6.17E-06≤CT≤8.93E-06를 만족하는 열팽창 계수를 가지는 물질을 이용하여 형성된 것을 특징으로 하는 반도체 발광소자.
  5. 제1항에 있어서, 상기 사파이어 기판의 직경이 4인치인 경우,
    상기 박막의 두께가 2㎛이면, 상기 박막은 -2.88E-06≤CT≤3.35E-06 또는 3.59E-06≤CT≤6.66E-06를 만족하는 열팽창 계수를 가지는 물질을 이용하여 형성되고,
    상기 박막의 두께가 3㎛이면, 상기 박막은 1.35E-06≤CT≤5.53E-06 또는 5.68E-06≤CT≤7.73E-06를 만족하는 열팽창 계수를 가지는 물질을 이용하여 형성되며,
    상기 박막의 두께가 4㎛이면, 상기 박막은 3.48E-06≤CT≤6.62E-06 또는 6.72E-06≤CT≤8.27E-06를 만족하는 열팽창 계수를 가지는 물질을 이용하여 형성된 것을 특징으로 하는 반도체 발광소자.
  6. 제1항에 있어서, 상기 사파이어 기판의 직경이 6인치인 경우,
    상기 박막의 두께가 2㎛이면, 상기 박막은 -2.91E-06≤CT≤3.56E-06 또는 3.54E-06≤CT≤6.75E-06를 만족하는 열팽창 계수를 가지는 물질을 이용하여 형성되고,
    상기 박막의 두께가 3㎛이면, 상기 박막은 1.33E-06≤CT≤5.66E-06 또는 5.64E-06≤CT≤7.78E-06를 만족하는 열팽창 계수를 가지는 물질을 이용하여 형성되며,
    상기 박막의 두께가 4㎛이면, 상기 박막은 3.46E-06≤CT≤6.71E-06 또는 6.70E-06≤CT≤8.31E-06를 만족하는 열팽창 계수를 가지는 물질을 이용하여 형성된 것을 특징으로 하는 반도체 발광소자.
  7. 제1항에 있어서
    상기 사파이어 기판의 하면에는 적어도 하나의 홈이 형성되어 있는 것을 특징으로 하는 반도체 발광소자.
  8. 사파이어 기판의 하면에 박막을 형성하는 단계;
    상기 사파이어 기판의 상면 상에 제1 GaN계 반도체층을 형성하는 단계;
    상기 제1 GaN계 반도체층 상에 활성층을 형성하는 단계; 및
    상기 활성층 상에 제2 GaN계 반도체층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
  9. 제8항에 있어서, 상기 박막을 형성하는 단계에서,
    상기 박막은
    Figure pat00021
    를 만족하는 열팽창 계수를 가지는 물질로 형성하고,
    여기서, CT는 열팽창 계수를 나타내고, +FD는 상기 사파이어 기판의 +방향 최대 변형 허용 값을 나타내며, -FD는 상기 사파이어 기판의 -방향 최대 변형 허용 값을 나타내고, TH는 상기 박막의 두께를 나타내며,
    Figure pat00022
    는 상기 박막이 형성되는 공정온도와 상온과의 차이값을 나타내고, a 내지 h는 미리 정해진 상수 값을 나타내는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
  10. 제8항에 있어서, 상기 사파이어 기판의 직경이 2인치인 경우
    상기 박막의 목표 두께가 2㎛이면, 상기 박막은 -5.54E-06≤CT≤5.80E-06 또는 2.44E-06≤CT≤7.98E-06를 만족하는 열팽창 계수를 가지는 물질을 이용하여 형성하고,
    상기 박막의 목표 두께가 3㎛이면, 상기 박막은 -3.874E-07≤CT≤7.18E-06 또는 4.92E-06≤CT≤8.62E-06를 만족하는 열팽창 계수를 가지는 물질을 이용하여 형성하며,
    상기 박막의 목표 두께가 4㎛이면, 상기 박막은 2.19E-06≤CT≤7.86E-06 또는 6.17E-06≤CT≤8.93E-06를 만족하는 열팽창 계수를 가지는 물질을 이용하여 형성하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
  11. 제8항에 있어서, 상기 사파이어 기판의 직경이 4인치인 경우,
    상기 박막의 목표 두께가 2㎛이면, 상기 박막은 -2.88E-06≤CT≤3.35E-06 또는 3.59E-06≤CT≤6.66E-06를 만족하는 열팽창 계수를 가지는 물질을 이용하여 형성하고,
    상기 박막의 목표 두께가 3㎛이면, 상기 박막은 1.35E-06≤CT≤5.53E-06 또는 5.68E-06≤CT≤7.73E-06를 만족하는 열팽창 계수를 가지는 물질을 이용하여 형성하며,
    상기 박막의 목표 두께가 4㎛이면, 상기 박막은 3.48E-06≤CT≤6.62E-06 또는 6.72E-06≤CT≤8.27E-06를 만족하는 열팽창 계수를 가지는 물질을 이용하여 형성하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
  12. 제8항에 있어서, 상기 사파이어 기판의 직경이 2인치인 경우,
    상기 박막의 목표 두께가 2㎛이면, 상기 박막은 -2.91E-06≤CT≤3.56E-06 또는 3.54E-06≤CT≤6.75E-06를 만족하는 열팽창 계수를 가지는 물질을 이용하여 형성하고,
    상기 박막의 목표 두께가 3㎛이면, 상기 박막은 1.33E-06≤CT≤5.66E-06 또는 5.64E-06≤CT≤7.78E-06를 만족하는 열팽창 계수를 가지는 물질을 이용하여 형성하며,
    상기 박막의 목표 두께가 4㎛이면, 상기 박막은 3.46E-06≤CT≤6.71E-06 또는 6.70E-06≤CT≤8.31E-06를 만족하는 열팽창 계수를 가지는 물질을 이용하여 형성하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
  13. 제8항에 있어서, 상기 제2 GaN계 반도체층 형성 단계 이후에,
    상기 제1 GaN계 반도체층이 노출될 때까지 상기 활성층 및 상기 제2 GaN계 반도체층의 일부를 식각 하는 단계; 및
    상기 활성층 및 상기 제2 GaN계 반도체층이 형성되지 않은 상기 제1 GaN계 반도체층 상에 제1 전극을 형성하고, 상기 제2 GaN계 반도체층 상에 제2 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
  14. 제8항에 있어서, 상기 제2 GaN계 반도체층 형성 단계 이후에,
    상기 제2 GaN계 반도체층 상에 제1 전극을 형성하는 단계;
    상기 제1 전극 상에 금속 재질의 구조 지지층을 형성하는 단계;
    상기 제1 GaN계 반도체층으로부터 상기 사파이어 기판을 분리하여 상기 제1 GaN계 반도체층의 표면을 노출시키는 단계; 및
    상기 노출된 제1 GaN계 반도체층의 표면에 제2 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
  15. 제8항에 있어서, 상기 박막 형성 단계 이전에,
    사파이어 기판의 하면에 적어도 하나의 홈을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
  16. 사파이어 기판의 상면 상에 제1 GaN계 반도체층을 형성하는 단계;
    상기 사파이어 기판의 변형 여부를 판단하는 단계;
    상기 사파이어 기판이 변형된 것으로 판단되면, 상기 사파이어 기판의 하면에 미리 정해진 물질을 이용하여 박막을 형성하는 단계;
    상기 제1 GaN계 반도체층 상에 활성층을 형성하는 단계;
    상기 활성층 상에 제2 GaN계 반도체층을 형성하는 단계;
    상기 제1 GaN계 반도체층이 노출될 때까지 상기 활성층 및 상기 제2 GaN계 반도체층의 일부를 식각 하는 단계; 및
    상기 활성층 및 상기 제2 GaN계 반도체층이 형성되지 않은 상기 제1 GaN계 반도체층 상에 제1 전극을 형성하고, 상기 제2 GaN계 반도체층 상에 제2 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  17. 제16항에 있어서,
    상기 박막은 상기 박막은 사파이어의 열팽창 계수보다 열팽창 계수가 작은 물질로 형성되는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
  18. 제16항에 있어서, 상기 사파이어 기판의 변형 여부 판단은,
    상기 제1 GaN계 반도체층이 형성된 상기 사파이어 기판이 안착되는 스테이지의 표면에서 상기 제1 GaN계 반도체층 표면의 제1 지점까지의 높이와 상기 스테이지 표면에서 상기 제1 GaN계 반도체층 표면의 제2 지점까지의 높이의 차이값이 임계값 이상인 경우 상기 사파이어 기판이 변형된 것으로 판단하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
  19. 제16항에 있어서, 상기 사파이어 기판의 변형여부 판단 단계 이후에,
    사파이어 기판의 하면에 적어도 하나의 홈을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.
KR1020100068136A 2010-07-14 2010-07-14 반도체 발광소자 및 그 제조방법 KR101209487B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100068136A KR101209487B1 (ko) 2010-07-14 2010-07-14 반도체 발광소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100068136A KR101209487B1 (ko) 2010-07-14 2010-07-14 반도체 발광소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20120007394A true KR20120007394A (ko) 2012-01-20
KR101209487B1 KR101209487B1 (ko) 2012-12-07

Family

ID=45612755

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100068136A KR101209487B1 (ko) 2010-07-14 2010-07-14 반도체 발광소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101209487B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160033271A (ko) 2014-09-17 2016-03-28 삼성중공업 주식회사 용접부 처짐 방지용 핀지그
WO2018053269A1 (en) * 2016-09-16 2018-03-22 Ii-Vi Optoelectronic Devices, Inc. Metallic, tunable thin film stress compensation for epitaxial wafers

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101504318B1 (ko) * 2013-12-12 2015-03-20 한국광기술원 박막형 태양전지

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022283A (ja) * 1998-07-06 2000-01-21 Matsushita Electric Ind Co Ltd 半導体素子、半導体素子の製造方法及び半導体基板の製造方法
US7198671B2 (en) * 2001-07-11 2007-04-03 Matsushita Electric Industrial Co., Ltd. Layered substrates for epitaxial processing, and device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160033271A (ko) 2014-09-17 2016-03-28 삼성중공업 주식회사 용접부 처짐 방지용 핀지그
WO2018053269A1 (en) * 2016-09-16 2018-03-22 Ii-Vi Optoelectronic Devices, Inc. Metallic, tunable thin film stress compensation for epitaxial wafers
US10347591B2 (en) 2016-09-16 2019-07-09 Ii-Vi Delaware, Inc. Metallic, tunable thin film stress compensation for epitaxial wafers
GB2570057A (en) * 2016-09-16 2019-07-10 Ii Vi Optoelectronic Devices Inc Metallic, tunable thin film stress compensation for epitaxial wafers
CN110235220A (zh) * 2016-09-16 2019-09-13 Ii-Vi光电子设备有限公司 外延片的金属可调薄膜应力补偿
GB2570057B (en) * 2016-09-16 2021-12-08 Ii Vi Optoelectronic Devices Inc Metallic, tunable thin film stress compensation for epitaxial wafers

Also Published As

Publication number Publication date
KR101209487B1 (ko) 2012-12-07

Similar Documents

Publication Publication Date Title
US7728348B2 (en) Substrate having thin film of GaN joined thereon and method of fabricating the same, and a GaN-based semiconductor device and method of fabricating the same
TWI476947B (zh) An epitaxial wafer, a gallium nitride-based semiconductor device, a gallium nitride-based semiconductor device, and a gallium oxide wafer
CN102403428B (zh) Ⅲ族氮化物纳米棒发光装置及其制造方法
TW541718B (en) Indium gallium nitride smoothing structures for III-nitride devices
EP2615628B1 (en) Method of growing nitride semiconductor layer
CN103094314B (zh) 在硅衬底上生长iii-氮化物的新方法
KR102045727B1 (ko) 에피택셜 기판, 반도체 장치 및 반도체 장치의 제조방법
JP2005527988A (ja) 窒化ガリウムベース素子及び製造方法
JPH11154648A (ja) 複数の半導体チップの製造方法
US8859315B2 (en) Epitaxial wafer and manufacturing method thereof
KR101926609B1 (ko) 질화갈륨계 반도체 소자 및 그 제조방법
KR20120004159A (ko) 기판구조체 및 그 제조방법
KR20210006373A (ko) 다이오드 매트릭스를 갖는 광전자 디바이스를 제조하기 위한 프로세스
US20060124956A1 (en) Quasi group III-nitride substrates and methods of mass production of the same
CN108695341A (zh) 外延基板及其制造方法
TW201413783A (zh) 碳化矽紋層
KR101064068B1 (ko) 발광소자의 제조방법
KR100616543B1 (ko) 실리콘기판 상에 질화물 단결정성장방법, 이를 이용한질화물 반도체 발광소자 및 그 제조방법
KR101209487B1 (ko) 반도체 발광소자 및 그 제조방법
KR101459365B1 (ko) 층 수송을 위한 금속성 운반체를 포함하는 반도체 기판 및 이의 제조 방법
US20120168768A1 (en) Semiconductor structures and method for fabricating the same
KR101901932B1 (ko) 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법
WO2016002801A1 (ja) 半導体積層構造体及び半導体素子
JP5570838B2 (ja) 半導体基板、その製造方法、半導体デバイス及びその製造方法
JP2013197571A (ja) 窒化物半導体積層体

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151126

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160222

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181203

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191203

Year of fee payment: 8