KR20130141465A - 보호막 부착 복합 기판 및 반도체 디바이스의 제조 방법 - Google Patents
보호막 부착 복합 기판 및 반도체 디바이스의 제조 방법 Download PDFInfo
- Publication number
- KR20130141465A KR20130141465A KR1020137007075A KR20137007075A KR20130141465A KR 20130141465 A KR20130141465 A KR 20130141465A KR 1020137007075 A KR1020137007075 A KR 1020137007075A KR 20137007075 A KR20137007075 A KR 20137007075A KR 20130141465 A KR20130141465 A KR 20130141465A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- protective film
- composite substrate
- film
- substrate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 371
- 239000004065 semiconductor Substances 0.000 title claims abstract description 310
- 239000002131 composite material Substances 0.000 title claims abstract description 237
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 230000001681 protective effect Effects 0.000 claims abstract description 242
- 238000000034 method Methods 0.000 claims abstract description 69
- 230000008569 process Effects 0.000 claims abstract description 17
- 150000004767 nitrides Chemical class 0.000 claims description 23
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 16
- SKRWFPLZQAAQSU-UHFFFAOYSA-N stibanylidynetin;hydrate Chemical compound O.[Sn].[Sb] SKRWFPLZQAAQSU-UHFFFAOYSA-N 0.000 claims description 9
- 229910002367 SrTiO Inorganic materials 0.000 claims description 8
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 claims description 5
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 4
- 238000002834 transmittance Methods 0.000 description 70
- VZSRBBMJRBPUNF-UHFFFAOYSA-N 2-(2,3-dihydro-1H-inden-2-ylamino)-N-[3-oxo-3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)propyl]pyrimidine-5-carboxamide Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)C(=O)NCCC(N1CC2=C(CC1)NN=N2)=O VZSRBBMJRBPUNF-UHFFFAOYSA-N 0.000 description 64
- 238000004544 sputter deposition Methods 0.000 description 20
- 230000000052 comparative effect Effects 0.000 description 18
- 230000006866 deterioration Effects 0.000 description 15
- 238000005468 ion implantation Methods 0.000 description 14
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 13
- 230000007797 corrosion Effects 0.000 description 13
- 238000005260 corrosion Methods 0.000 description 13
- 229910052750 molybdenum Inorganic materials 0.000 description 13
- 239000011733 molybdenum Substances 0.000 description 13
- 230000003247 decreasing effect Effects 0.000 description 12
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 12
- 229910052863 mullite Inorganic materials 0.000 description 12
- 150000002500 ions Chemical class 0.000 description 11
- 230000003287 optical effect Effects 0.000 description 7
- 238000002360 preparation method Methods 0.000 description 7
- 230000002829 reductive effect Effects 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 238000004031 devitrification Methods 0.000 description 6
- 230000000670 limiting effect Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- HMUNWXXNJPVALC-UHFFFAOYSA-N 1-[4-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]piperazin-1-yl]-2-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)ethanone Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)N1CCN(CC1)C(CN1CC2=C(CC1)NN=N2)=O HMUNWXXNJPVALC-UHFFFAOYSA-N 0.000 description 4
- WZFUQSJFWNHZHM-UHFFFAOYSA-N 2-[4-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]piperazin-1-yl]-1-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)ethanone Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)N1CCN(CC1)CC(=O)N1CC2=C(CC1)NN=N2 WZFUQSJFWNHZHM-UHFFFAOYSA-N 0.000 description 4
- CONKBQPVFMXDOV-QHCPKHFHSA-N 6-[(5S)-5-[[4-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]piperazin-1-yl]methyl]-2-oxo-1,3-oxazolidin-3-yl]-3H-1,3-benzoxazol-2-one Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)N1CCN(CC1)C[C@H]1CN(C(O1)=O)C1=CC2=C(NC(O2)=O)C=C1 CONKBQPVFMXDOV-QHCPKHFHSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000007429 general method Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- YJLUBHOZZTYQIP-UHFFFAOYSA-N 2-[5-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]-1,3,4-oxadiazol-2-yl]-1-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)ethanone Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)C1=NN=C(O1)CC(=O)N1CC2=C(CC1)NN=N2 YJLUBHOZZTYQIP-UHFFFAOYSA-N 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 150000004678 hydrides Chemical class 0.000 description 3
- -1 hydrogen ions Chemical class 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000001947 vapour-phase growth Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000007716 flux method Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005092 sublimation method Methods 0.000 description 2
- 238000000870 ultraviolet spectroscopy Methods 0.000 description 2
- OHVLMTFVQDZYHP-UHFFFAOYSA-N 1-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)-2-[4-[2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidin-5-yl]piperazin-1-yl]ethanone Chemical compound N1N=NC=2CN(CCC=21)C(CN1CCN(CC1)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)=O OHVLMTFVQDZYHP-UHFFFAOYSA-N 0.000 description 1
- KZEVSDGEBAJOTK-UHFFFAOYSA-N 1-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)-2-[5-[2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidin-5-yl]-1,3,4-oxadiazol-2-yl]ethanone Chemical compound N1N=NC=2CN(CCC=21)C(CC=1OC(=NN=1)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)=O KZEVSDGEBAJOTK-UHFFFAOYSA-N 0.000 description 1
- LDXJRKWFNNFDSA-UHFFFAOYSA-N 2-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)-1-[4-[2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidin-5-yl]piperazin-1-yl]ethanone Chemical compound C1CN(CC2=NNN=C21)CC(=O)N3CCN(CC3)C4=CN=C(N=C4)NCC5=CC(=CC=C5)OC(F)(F)F LDXJRKWFNNFDSA-UHFFFAOYSA-N 0.000 description 1
- JQMFQLVAJGZSQS-UHFFFAOYSA-N 2-[4-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]piperazin-1-yl]-N-(2-oxo-3H-1,3-benzoxazol-6-yl)acetamide Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)N1CCN(CC1)CC(=O)NC1=CC2=C(NC(O2)=O)C=C1 JQMFQLVAJGZSQS-UHFFFAOYSA-N 0.000 description 1
- IHCCLXNEEPMSIO-UHFFFAOYSA-N 2-[4-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]piperidin-1-yl]-1-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)ethanone Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)C1CCN(CC1)CC(=O)N1CC2=C(CC1)NN=N2 IHCCLXNEEPMSIO-UHFFFAOYSA-N 0.000 description 1
- YLZOPXRUQYQQID-UHFFFAOYSA-N 3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)-1-[4-[2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidin-5-yl]piperazin-1-yl]propan-1-one Chemical compound N1N=NC=2CN(CCC=21)CCC(=O)N1CCN(CC1)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F YLZOPXRUQYQQID-UHFFFAOYSA-N 0.000 description 1
- DFGKGUXTPFWHIX-UHFFFAOYSA-N 6-[2-[4-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]piperazin-1-yl]acetyl]-3H-1,3-benzoxazol-2-one Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)N1CCN(CC1)CC(=O)C1=CC2=C(NC(O2)=O)C=C1 DFGKGUXTPFWHIX-UHFFFAOYSA-N 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- NIPNSKYNPDTRPC-UHFFFAOYSA-N N-[2-oxo-2-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)ethyl]-2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carboxamide Chemical compound O=C(CNC(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)N1CC2=C(CC1)NN=N2 NIPNSKYNPDTRPC-UHFFFAOYSA-N 0.000 description 1
- AFCARXCZXQIEQB-UHFFFAOYSA-N N-[3-oxo-3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)propyl]-2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carboxamide Chemical compound O=C(CCNC(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)N1CC2=C(CC1)NN=N2 AFCARXCZXQIEQB-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052500 inorganic mineral Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000011707 mineral Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000004549 pulsed laser deposition Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 보호막 부착 복합 기판(2Q)은, 지지 기판(10)과, 지지 기판(10) 상에 배치된 산화물막(20)과, 산화물막(20) 상에 배치된 반도체층(30a)과, 산화물막(20) 중 지지 기판(10) 및 반도체층(30a) 중 어느 것으로도 덮여 있지 않은 부분(20s, 20t)을 덮음으로써 산화물막(20)을 보호하는 보호막(40)을 포함한다. 본 반도체 디바이스의 제조 방법은, 보호막 부착 복합 기판(2Q)을 준비하는 공정과, 보호막 부착 복합 기판(2Q)의 반도체층(30a) 상에, 반도체 디바이스로서의 기능을 발현시키는 적어도 1층의 기능 반도체층을 에피택셜 성장시키는 공정을 포함한다. 이에 따라, 고품질의 기능 반도체층을 에피택셜 성장시킬 수 있는 유효 영역이 큰 보호막 부착 복합 기판, 및 이러한 보호막 부착 복합 기판을 이용한 반도체 디바이스의 제조 방법을 제공한다.
Description
본 발명은 지지 기판과 산화물막과 반도체층과 산화물막을 보호하기 위한 보호막을 포함하는 보호막 부착 복합 기판, 및 이러한 보호막 부착 복합 기판을 이용한 반도체 디바이스의 제조 방법에 관한 것이다.
반도체 디바이스의 제조에 유용한 복합 기판의 제조 방법으로서, 예컨대 일본 특허 공개 제2007-201429호 공보(특허문헌 1) 및 일본 특허 공개 제2007-201430호 공보(특허문헌 2)는 지지 기판과 반도체 재료의 활성층 사이에 개재시킨 적어도 하나의 얇은 절연층을 구비하는 복합 기판의 제작 방법을 개시한다.
그러나, 상기 일본 특허 공개 제2007-201429호 공보(특허문헌 1) 및 일본 특허 공개 제2007-201430호 공보(특허문헌2)에 개시된 방법에 의해 제작되는 복합 기판은 절연층으로서 산화물층이 이용되고 있다. 이 때문에, 상기 복합 기판의 반도체 재료의 활성층 상에, 반도체층으로서 예컨대 III족 질화물층을 더 에피택셜 성장시키는 경우에는, 수율이 저하된다고 하는 문제점이 있었다.
본 발명자들은 이러한 문제점에 대해서 예의 검토한 결과, 이러한 문제점의 원인은, [1] 상기 복합 기판의 산화물층(절연층)에는, 지지 기판 및 활성층으로 덮이지 않고 노출되어 있는 부분(예컨대, 복합 기판의 측표면에 노출되어 있는 산화물층의 측표면 부분, 활성층의 결손에 의해 복합 기판의 주표면에 노출되어 있는 산화물층의 주표면 부분 등)이 있는 것, 및 [2] 산화물층(절연층)이 상기 III족 질화물층을 에피택셜 성장시키는 조건[예컨대, MOCVD(유기 금속 화학 기상 퇴적)법에 있어서의 800℃ 이상 1500℃ 이하 정도의 암모니아 가스 함유 분위기 조건, HVPE(하이드라이드 기상 성장)법에 있어서의 800℃ 이상 1500℃ 이하 정도의 III족 질화물 가스 함유 분위기 조건 등]에 있어서는, 산화물층(절연층)이 부식되는 것, 특히 산화물층 중 지지 기판 및 활성층으로 덮이지 않고 노출되어 있는 부분에서 현저히 부식되는 것에 있는 것을 발견하였다.
본 발명자들은 상기 지견에 기초하여 상기 문제점을 해결하고, 반도체 디바이스의 기능을 발현시키는 기능 반도체층을 고품질로 에피택셜 성장시킬 수 있는 유효 영역이 큰, 지지 기판과 산화물막과 반도체층과 산화물막을 보호하기 위한 보호막을 포함하는 보호막 부착 복합 기판, 및 이러한 보호막 부착 복합 기판을 이용한 반도체 디바이스의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명은 일 국면에 따르면, 지지 기판과, 지지 기판 상에 배치된 산화물막과, 산화물막 상에 배치된 반도체층과, 산화물막 중 지지 기판 및 반도체층 중 어느 것으로도 덮여 있지 않은 부분을 덮음으로써 산화물막을 보호하는 보호막을 포함하는 보호막 부착 복합 기판이다.
본 발명에 따른 보호막 부착 복합 기판에 있어서, 산화물막은 TiO2막, SrTiO3막, 인듐 주석 산화물막, 안티몬 주석 산화물막, ZnO막 및 Ga2O3막으로 이루어진 군에서 선택되는 적어도 하나로 할 수 있다. 또한, 지지 기판 및 반도체층 중 적어도 하나를 III족 질화물로 형성할 수 있다.
또한, 본 발명은 다른 국면에 따르면, 상기 보호막 부착 복합 기판을 준비하는 공정과, 보호막 부착 복합 기판의 반도체층 상에, 반도체 디바이스로서의 기능을 발현시키는 적어도 1층의 기능 반도체층을 에피택셜 성장시키는 공정을 포함하는 반도체 디바이스의 제조 방법이다.
본 발명에 따르면, 반도체 디바이스의 기능을 발현시키는 기능 반도체층을 고품질로 에피택셜 성장시킬 수 있는 유효 영역이 큰, 지지 기판과 산화물막과 반도체층과 산화물막을 보호하기 위한 보호막을 포함하는 보호막 부착 복합 기판, 및 이러한 보호막 부착 복합 기판을 이용한 반도체 디바이스의 제조 방법을 제공할 수 있다.
도 1a은 본 발명에 따른 보호막 부착 복합 기판의 일례를 도시하는 개략 단면도이다.
도 1b는 본 발명에 따른 보호막 부착 복합 기판의 다른 예를 도시하는 개략 단면도이다.
도 2는 본 발명에 따른 보호막 부착 복합 기판의 제조 방법 및 반도체 디바이스의 제조 방법의 일례를 도시하는 개략 단면도이다.
도 3은 복합 기판의 제조 방법의 일례를 도시하는 개략 단면도이다.
도 1b는 본 발명에 따른 보호막 부착 복합 기판의 다른 예를 도시하는 개략 단면도이다.
도 2는 본 발명에 따른 보호막 부착 복합 기판의 제조 방법 및 반도체 디바이스의 제조 방법의 일례를 도시하는 개략 단면도이다.
도 3은 복합 기판의 제조 방법의 일례를 도시하는 개략 단면도이다.
[보호막 부착 복합 기판]
도 1a 및 도 1b를 참조하면, 본 발명의 일 국면에 따른 실시형태인 보호막 부착 복합 기판(2P, 2Q)은 지지 기판(10)과, 지지 기판(10) 상에 배치된 산화물막(20)과, 산화물막(20) 상에 배치된 반도체층(30a)과, 산화물막(20) 중 지지 기판(10) 및 반도체층(30a) 중 어느 것으로도 덮여 있지 않은 부분(20s, 20t)을 덮음으로써 산화물막(20)을 보호하는 보호막(40)을 포함한다. 여기서, 산화물막(20) 중 지지 기판(10) 및 반도체층(30a) 중 어느 것으로도 덮여 있지 않은 부분(20s, 20t)은, 예컨대 산화물막(20)의 측표면으로서 지지 기판(10) 및 반도체층(30a) 중 어느 것으로도 덮여 있지 않은 부분(20s), 산화물막(20)의 주표면 중 지지 기판(10) 및 반도체층(30a) 중 어느 것으로도 덮여 있지 않은 부분(20t) 등을 포함한다.
본 실시형태의 보호막 부착 복합 기판(2P, 2Q)은 산화물막(20) 중 지지 기판(10) 및 반도체층(30a) 중 어느 것으로도 덮여 있지 않은 부분(20s, 20t)이 보호막(40)에 의해 덮여 있기 때문에, 이 보호막 부착 복합 기판(2P, 2Q)의 반도체층(30a)의 주표면 상에, 반도체 디바이스로서의 기능을 발현시키는 기능 반도체층을 고품질로 에피택셜 성장시킬 수 있는 유효 영역이 크다.
여기서, 도 1a에 도시하는 보호막 부착 복합 기판(2P)은 산화물막(20) 중 지지 기판(10) 및 반도체층(30a) 중 어느 것으로도 덮여 있지 않은 부분(20s, 20t)과 함께, 반도체층(30a)의 주표면도 보호막(40)으로 덮여 있는 형태를 갖는다. 보호막 부착 복합 기판의 반도체층(30a) 상에 기능 반도체층을 에피택셜 성장시킬 때에는, 보호막(40) 중 반도체층(30a)의 주표면을 덮고 있는 부분을 제거해야 하지만, 기능 반도체층을 에피택셜 성장시키기 전에는, 상기 보호막(40)에 의해 산화물막(20)뿐만 아니라 반도체층(30a)도 보호할 수 있다.
또한, 도 1b에 도시하는 보호막 부착 복합 기판(2Q)은 도 1a에 도시하는 보호막 부착 복합 기판(2P)으로부터 보호막(40) 중 반도체층(30a)의 주표면을 덮고 있는 부분이 제거되어, 반도체층(30a)의 주표면이 노출된 형태를 갖는다. 이러한 형태를 갖는 보호막 부착 복합 기판(2Q)은 그 반도체층(30a)의 주표면 상에 고품질의 기능 반도체층을 에피택셜 성장시킬 수 있는 유효 영역이 크다.
(지지 기판)
본 실시형태의 보호막 부착 복합 기판(2P, 2Q)에 있어서의 지지 기판(10)은 그 위에 산화물막(20)을 형성할 수 있는 것이면 특별히 제한은 없고, 사파이어 지지 기판, Si 지지 기판, SiC 지지 기판, III족 질화물 지지 기판 등을 적합하게 들 수 있다. 지지 기판(10)은 반도체층(30a)과의 열팽창 계수 및 굴절률의 차가 작아 정합성이 높고 또한 도전성이라는 관점에서, 반도체 재료인 III족 질화물로 형성되는 III족 질화물 지지 기판이 특히 바람직하다. 또한, 지지 기판(10)은 염가이며 또한 광 디바이스의 경우는 광 투과성이 높은 관점에서, 투명 재료인 사파이어로 형성되는 사파이어 지지 기판이 특히 바람직하다.
여기서, 보호막 부착 복합 기판(2P, 2Q)에 있어서 지지 기판(10)과 반도체층(30a) 간의 열팽창 계수의 차를 저감하는 관점에서, 반도체층(30a)과 화학 조성이 동일하거나 또는 근사한 지지 기판(10)이 바람직하다. 예컨대, 반도체층(30a)이 Si층일 때 지지 기판(10)은 Si 지지 기판이 바람직하고, 반도체층(30a)이 III족 질화물층일 때 지지 기판(10)은 III족 질화물 지지 기판이 바람직하다.
또한, 지지 기판(10)은 단결정체여도, 비배향성 다결정체(예컨대, 소결체), 배향성 다결정체 등의 다결정체여도, 비결정체여도 좋지만, 제조 비용 저감이라는 관점에서, 다결정체, 비결정체인 것이 바람직하다.
또한, 지지 기판(10)의 두께는 산화물막(20) 및 반도체층(30a)을 지지할 수 있는 두께라면 특별히 제한은 없지만, 취급하기 쉬운 관점에서 300 ㎛ 이상이 바람직하고, 재료 비용을 저감하는 관점에서 1000 ㎛ 이하가 바람직하다.
(산화물막)
본 실시형태의 보호막 부착 복합 기판(2P, 2Q)에 있어서의 산화물막(20)은 그 위에 반도체층(30a)을 형성할 수 있고, 지지 기판(10) 상에 형성할 수 있으며, 지지 기판(10)과 반도체층(30a)과의 접합 강도가 높은 것이면 특별히 제한은 없고, TiO2막, SrTiO3막, ITO(인듐 주석 산화물)막, ATO(안티몬 주석 산화물)막, ZnO막, Ga2O3막, Al2O3막 등을 적합하게 들 수 있다. 이하의 관점에서, 산화물막(20)은 TiO2막, SrTiO3막, ITO막, ATO막, ZnO막 및 Ga2O3막으로 이루어진 군에서 선택되는 적어도 하나인 것이 바람직하다. 광의 투과성을 높이는 관점에서, 산화물막(20)은, 굴절률이 높은 산화물막, 예컨대 TiO2막(파장 400 ㎚의 광의 굴절률이 약 2.8) 및 SrTiO3막(파장 400 ㎚의 광의 굴절률이 약 2.4)으로 이루어진 군에서 선택되는 적어도 하나인 것이 바람직하다.
또한, 산화물막(20)의 두께는 지지 기판(10)과 반도체층(30a)과의 접합 강도를 높일 수 있는 두께라면 특별히 제한은 없지만, 접합 강도를 높이는 관점에서 50 ㎚ 이상이 바람직하고, 성막 비용을 저감하는 관점에서 1000 ㎚ 이하가 바람직하다.
(반도체층)
본 실시형태의 보호막 부착 복합 기판(2P, 2Q)에 있어서의 반도체층(30a)은 그 위에 목적으로 하는 반도체 디바이스의 기능을 발현시키는 기능 반도체층을 에피택셜 성장시킬 수 있는 것이면 특별히 제한은 없고, III족 질화물층, Si층 등을 적합하게 들 수 있다. 목적으로 하는 반도체 디바이스가 광 디바이스여서 기능 반도체층으로서 III족 질화물층을 에피택셜 성장시키는 경우는, 기능 반도체층의 품질을 높이는 관점에서, 반도체층(30a)은 기능 반도체층과 화학 조성이 동일하거나 또는 근사한 III족 질화물로 형성되는 III족 질화물층인 것이 특히 바람직하다.
또한, 상기한 바와 같이, 지지 기판(10)은, 도전성이라는 관점에서 반도체인 III족 질화물로 형성되는 것이 바람직하다. 따라서, 지지 기판(10) 및 반도체층(30a) 중 적어도 하나가 III족 질화물로 형성되는 것이 바람직하다.
또한, 상기한 바와 같이, 지지 기판(10)과 반도체층(30a)은 양자 간의 열팽창 계수의 차를 저감하는 관점에서, 화학 조성이 동일하거나 또는 근사한 지지 기판(10)이 바람직하다. 따라서, 지지 기판(10) 및 반도체층(30a)은 모두 III족 질화물로 형성되는 것이 바람직하다.
반도체층(30a)의 두께는 그 위에 고품질의 기능 반도체층을 에피택셜 성장시킬 수 있는 두께라면 특별히 제한은 없지만, 반도체층(30a)을 균열시키지 않고 형성하는 관점에서 100 ㎚ 이상이 바람직하고, 반도체층(30a)의 품질 및 그 두께의 정밀도를 높게 유지하는 관점에서 1000 ㎛ 이하가 바람직하다.
(보호막)
본 실시형태의 보호막 부착 복합 기판(2P, 2Q)에 있어서의 보호막(40)은, 산화물막(20) 중 지지 기판(10) 및 반도체층(30a) 중 어느 것으로도 덮여 있지 않은 부분(20s, 20t)을 덮음으로써 산화물막(20)을 보호하는 것이면 특별히 제한은 없다.
보호막(40)은 산화물막(20)을 보호하는 관점에서, 반도체층(30a) 상에 기능 반도체층을 에피택셜 성장시키는 조건에 있어서 내열성 및 내부식성이 높은 막이 바람직하다. 보호막(40)이 갖는 바람직한 내열성 및 내부식성이란, 예컨대 반도체층(30a) 상에 기능 반도체층으로서 III족 질화물층을 에피택셜 성장시키는 방법이 MOCVD(유기 금속 화학 기상 퇴적)법인 경우는 800℃ 이상 1500℃ 이하에서 1 ㎪ 이상 100 ㎪ 이하의 분압의 암모니아 가스가 함유되는 분위기 속에서 내열성 및 내부식성을 갖는 것을 의미한다. 또한, 반도체층(30a) 상에 기능 반도체층으로서 III족 질화물층을 에피택셜 성장시키는 방법이 HVPE(하이드라이드 기상 성장)법인 경우는, 800℃ 이상 1500℃ 이하에서 1 ㎪ 이상 100 ㎪ 이하의 분압의 III족 염화물 가스가 함유되는 분위기 속에서 내열성 및 내부식성을 갖는 것을 의미한다.
또한, 보호막(40)은 산화물막(20) 중 지지 기판(10) 및 반도체층(30a) 중 어느 것으로도 덮여 있지 않은 부분(20s, 20t)을 확실하게 덮어 분리시키지 않는 관점에서, 지지 기판(10), 산화물막(20) 및 반도체층(30a) 중 적어도 하나와의 접합 강도가 높고, 지지 기판(10), 산화물막(20) 및 반도체층(30a) 중 적어도 하나의 열팽창 계수와 동일하거나 또는 근사한 열팽창 계수를 갖고 있는 것이 바람직하다. 이러한 관점에서, 보호막(40)의 열팽창 계수는 지지 기판(10), 산화물막(20) 및 반도체층(30a) 중 적어도 하나의 열팽창 계수와의 차가 3×10-6 ℃-1 이하인 것이 바람직하다.
상기한 관점에서, 보호막(40)은, 예컨대 III족 질화물[III족 원소와 질소에 의해 형성되는 화합물, 예컨대 InxAlyGa1 -x-yN(0≤x, 0≤y, x+y≤1)], 멀라이트(단쇄 구조를 갖는 알루미노규산염 광물, 화학식은 3Al2O3·2SiO2 ~ 2Al2O3·SiO2 또는 Al6O13Si2), 규소(Si), 몰리브덴(Mo) 등 중 적어도 하나에 의해 형성되는 것이 바람직하다.
또한, 보호막(40)의 두께는 산화물막(20)을 보호하기에 충분한 두께라면 특별히 제한은 없지만, 산화물막(20)의 보호를 높이는 관점에서 10 ㎚ 이상이 바람직하고, 산화물막(20) 중의 광 흡수량의 저감 및 성막 비용 저감이라는 관점에서 500 ㎚ 이하가 바람직하다.
또한, 도 1b에 도시하는 바와 같이, 보호막 부착 복합 기판(2Q)은 반도체층(30a)의 주표면이 노출되어 있는 것이 바람직하다. 이러한 보호막 부착 복합 기판(2Q)의 반도체층(30a)이 노출된 주표면 상에, 목적으로 하는 반도체 디바이스의 기능을 발현시키는 기능 반도체층을 용이하게 에피택셜 성장시킬 수 있다.
[보호막 부착 복합 기판의 제조 방법]
도 2를 참조하면, 본 실시형태의 보호막 부착 복합 기판(2P, 2Q)의 제조 방법은, 지지 기판(10)과 산화물막(20)과 반도체층(30a)을 포함하는 복합 기판(1)을 준비하는 공정[도 2의 (A)]과, 복합 기판(1) 상에 보호막(40)을 형성함으로써 보호막 부착 복합 기판(2P)을 얻는 공정[도 2의 (B)]과, 보호막 부착 복합 기판(2P)을 가공함으로써, 보호막(40) 중 반도체층(30a)의 주표면을 덮고 있는 부분을 제거하여 반도체층(30a)의 주표면을 노출시킨 보호막 부착 복합 기판(2Q)을 얻는 공정[도 2의 (C)]을 포함할 수 있다.
상기 공정에 의해, 반도체층(30a)의 주표면 상에 고품질의 기능 반도체층을 에피택셜 성장시킬 수 있는 보호막 부착 복합 기판(2P, 2Q)을 효율적으로 제조할 수 있다.
[복합 기판(1)의 준비 공정]
도 2의 (A)를 참조하면, 본 실시형태의 보호막 부착 복합 기판(2P, 2Q)의 제조 방법은 지지 기판(10)과 산화물막(20)과 반도체층(30a)을 포함하는 복합 기판(1)을 준비하는 공정[복합 기판(1)의 준비 공정]을 포함할 수 있다.
여기서, 도 3을 참조하면, 복합 기판(1)의 준비 공정은 특별히 제한은 없지만, 효율적으로 복합 기판(1)을 준비하는 관점에서, 지지 기판(10)을 준비하는 서브 공정[도 3의 (A)], 지지 기판(10)의 주표면 상에 산화물막(20)을 형성하는 서브 공정[도 3의 (A)], 반도체 기판(30)에 그 한쪽 주표면으로부터 일정 깊이의 영역에 이온(I)을 주입하는 서브 공정[도 3의 (B)], 지지 기판(10)의 주표면 상에 형성된 산화물막(20)의 주표면에 반도체 기판(30)의 이온 주입 영역(30i)[이온(I)이 주입된 영역을 말함. 이하 동일함]측의 주표면을 접합시키는 서브 공정[도 3의 (C)], 반도체 기판(30)을, 그 이온 주입 영역(30i)에서, 반도체층(30a)과 나머지 반도체 기판(30b)으로 분리하여, 지지 기판(10)의 주표면 상에 형성된 산화물막(20)의 주표면 상에 반도체층(30a)을 형성하는 서브 공정[도 3의 (D)]을 포함할 수 있다.
도 3의 (A)를 참조하여, 지지 기판(10)을 준비하는 서브 공정에 있어서, 지지 기판(10)은 그 재질 및 형상에 적합한 일반적인 방법에 의해 준비될 수 있다. 예컨대, III족 질화물 지지 기판은 HVPE(하이드라이드 기상 성장)법, 승화법 등의 기상법, 플럭스법, 고질소압 용액법 등의 액상법에 의해 얻어진 III족 질화물 결정체를 정해진 형상으로 가공함으로써 준비될 수 있다. 또한, 사파이어 지지 기판은 사파이어 결정체를 정해진 형상으로 가공함으로써 준비될 수 있다.
또한, 도 3의 (A)에 도시하는 지지 기판(10) 상에 산화물막(20)을 형성하는 서브 공정에 있어서, 지지 기판(10)의 주표면 상에, 산화물막(20)을 형성하는 방법은 그 산화물막의 형성에 적합하다면 특별히 제한은 없고, 스퍼터법, 펄스 레이저 퇴적법, 분자선 에피택시법, 전자선 증착법, 화학 기상 성장법 등의 일반적인 방법을 이용할 수 있다.
도 3의 (B)에 도시하는 반도체 기판(30)에 그 한쪽 주표면으로부터 일정한 깊이의 영역에 이온(I)을 주입하는 서브 공정에 있어서, 이온(I)을 주입하는 깊이는 특별히 제한은 없지만, 100 ㎚ 이상 1000 ㎛ 이하가 바람직하다. 이온(I)을 주입하는 깊이가 100 ㎚보다 작으면 반도체 기판(30)을 그 이온 주입 영역(30i)에서 분리함으로써 형성되는 반도체층(30a)이 균열되기 쉽고, 1000 ㎛보다 크면 이온의 분포가 넓어져서 분리하는 깊이를 조절하기가 어려워지기 때문에 반도체층(30a)의 두께를 조절하는 것이 어려워진다. 또한, 주입하는 이온의 종류는 특별히 제한은 없지만, 형성하는 반도체층의 품질 저하를 억제하는 관점에서, 질량이 작은 이온이 바람직하고, 예컨대 수소 이온, 헬륨 이온 등이 바람직하다. 이렇게 해서 형성된 이온 주입 영역(30i)은 주입된 이온에 의해 취화(脆化)된다.
도 3의 (C)에 도시하는 지지 기판(10)의 주표면 상에 형성된 산화물막(20)의 주표면 상에, 반도체 기판(30)의 이온 주입 영역(30i)측의 주표면을 접합시키는 서브 공정에 있어서, 그 접합 방법은 특별히 제한은 없지만, 접합 후 고온 분위기 하에서도 접합 강도를 유지할 수 있는 관점에서, 접합되는 면의 표면을 세정하여 직접 접합시킨 후 600℃ ~ 1200℃ 정도로 승온하여 접합시키는 것에 의한 직접 접합법, 플라즈마나 이온 등으로 접합면을 활성화시켜 실온(예컨대, 25℃) ~ 400℃ 정도의 저온으로 접합시키는 것에 의한 표면 활성화법 등이 바람직하다.
도 3의 (D)에 도시하는 반도체 기판(30)을, 그 이온 주입 영역(30i)에서, 반도체층(30a)과 나머지 반도체 기판(30b)으로 분리하여 지지 기판(10)의 주표면 상에 형성된 산화물막(20)의 주표면 상에 반도체층(30a)을 형성하는 서브 공정에 있어서, 반도체 기판(30)을 그 이온 주입 영역(30i)에서 분리하는 방법은, 반도체 기판(30)의 이온 주입 영역(30i)에 어떤 에너지를 부여하는 방법이라면 특별히 제한은 없고, 이온 주입 영역(30i)에, 응력을 가하는 방법, 열을 가하는 방법, 광을 조사하는 방법, 및 초음파를 인가하는 방법 중 적어도 하나의 방법을 이용할 수 있다. 이러한 이온 주입 영역(30i)은 주입된 이온에 의해 취화되기 때문에, 상기 에너지를 받음으로써, 반도체 기판(30)은 지지 기판(10)의 주표면 상에 형성된 산화물막(20) 상에 접합된 반도체층(30a)과, 나머지 반도체 기판(30b)으로 용이하게 분리된다.
상기한 바와 같이 하여, 지지 기판(10)의 주표면 상에 형성된 산화물막(20)의 주표면 상에 반도체층(30a)을 형성함으로써, 지지 기판(10)과, 지지 기판(10)의 주표면 상에 형성되는 산화물막(20)과, 산화물막(20)의 주표면 상에 형성되는 반도체층(30a)을 포함하는 복합 기판(1)을 얻을 수 있다.
도 3의 (D)를 참조하여, 이렇게 해서 얻어진 복합 기판(1)에는, 산화물막(20)의 측표면으로서 지지 기판(10) 및 반도체층(30a) 중 어느 것으로도 덮여 있지 않은 부분(20s)이 존재한다. 또한, 상기 서브 공정에 있어서, 산화물막(20)을 형성할 때의 문제, 반도체 기판(30)에 이온 주입할 때의 문제, 산화물막(20)과 반도체 기판(30)을 접합시킬 때의 문제 등에 의해, 반도체 기판(30)을 반도체층(30a)과 나머지 반도체 기판(30b)으로 분리할 때에, 이온 주입 영역(30i)에서 분리되지 않고 반도체 기판(30)과 산화물막(20) 간의 계면에서 분리되는 분리 이상 영역(R)이 발생하는 경우가 있다. 복합 기판(1)의 이러한 분리 이상 영역(R)에서는, 산화물막(20)의 주표면 중 지지 기판(10) 및 반도체층(30a) 중 어느 것으로도 덮여 있지 않은 부분(20t)이 존재한다.
상기와 같은 산화물막(20) 중 지지 기판(10) 및 반도체층(30a) 중 어느 것으로도 덮여 있지 않은 부분(20s, 20t)을 갖는 복합 기판(1)은 반도체층(30a)의 주표면 상에 기능 반도체층을 에피택셜 성장시키는 조건에 있어서 산화물막(20)의 내열성 및 내부식성이 부족하기 때문에, 상기 산화물막(20)이 상기 지지 기판(10) 및 반도체층(30a) 중 어느 것으로도 덮여 있지 않은 부분(20s, 20t)에서 현저히 부식됨으로써, 기능 반도체층을 에피택셜 성장시켜 반도체 디바이스를 제조할 때의 유효 영역이 저하되는 문제점이 있었다.
도 2의 (B) ~ (C)를 참조하면, 상기 문제점을 해결하기 위해서 이하의 공정에 의해 보호막 부착 복합 기판(2P, 2Q)을 제조한다.
[보호막 부착 복합 기판(2P)을 얻는 공정]
도 2의 (B)를 참조하면, 본 실시형태의 보호막 부착 복합 기판(2P, 2Q)의 제조 방법은 상기 복합 기판(1)에 보호막(40)을 형성함으로써 보호막 부착 복합 기판(2P)을 얻는 공정을 포함할 수 있다.
보호막 부착 복합 기판(2P)을 얻는 공정에 있어서, 복합 기판(1)에 보호막(40)을 형성하는 방법은 산화물막(20) 중 지지 기판(10) 및 반도체층(30a) 중 어느 것으로도 덮여 있지 않은 부분(20s, 20t)을 덮을 수 있는 방법이라면 특별히 제한은 없고, 스퍼터법, 펄스 레이저 퇴적법, 분자선 에피택시법, 전자선 증착법, 화학 기상 성장법, 졸겔법 등의 일반적인 방법을 이용할 수 있다.
이렇게 해서 얻어진 보호막 부착 복합 기판(2P)은 산화물막(20) 중 지지 기판(10) 및 반도체층(30a) 중 어느 것으로도 덮여 있지 않은 부분(20s, 20t)과 함께, 반도체층(30a)의 주표면도 보호막(40)으로 덮여 있는 형태를 갖기 때문에, 기능 반도체층을 에피택셜 성장시키기 전에, 상기 보호막(40)에 의해 산화물막(20)뿐만 아니라 반도체층(30a)도 보호할 수 있다.
[보호막 부착 복합 기판(2Q)을 얻는 공정]
도 2의 (C)를 참조하면, 본 실시형태의 보호막 부착 복합 기판(2Q)의 제조 방법은 보호막 부착 복합 기판(2P)을 가공함으로써, 보호막(40) 중 반도체층(30a)의 주표면을 덮고 있는 부분을 제거하고, 반도체층(30a)의 주표면을 노출시킨 보호막 부착 복합 기판(2Q)을 얻는 공정을 포함할 수 있다.
보호막 부착 복합 기판(2Q)을 얻는 공정에 있어서, 보호막 부착 복합 기판(2P)을 가공함으로써, 보호막(40) 중 반도체층(30a)의 주표면을 덮고 있는 부분을 제거하는 방법에는, 특별히 제한은 없고, RIE(반응성 이온 에칭) 등의 드라이 에칭, 산 용액, 알칼리 용액 등에 의한 웨트 에칭, 연삭, 기계적 연마, 화학 기계적 연마, 화학적 연마 등의 일반적인 방법을 이용할 수 있다.
이렇게 해서 얻어진 보호막 부착 복합 기판(2Q)은, 산화물막(20) 중 지지 기판(10) 및 반도체층(30a) 중 어느 것으로도 덮여 있지 않은 부분(20s, 20t)이 보호막(40)으로 덮여 있고, 반도체층(30a)의 주표면이 노출되어 있기 때문에, 반도체층(30a)의 주표면 상에 고품질의 기능 반도체층을 에피택셜 성장시킬 수 있는 유효 영역이 크다.
즉, 도 2의 (D)를 참조하면, 상기 제조 방법에 의해 얻어진 보호막 부착 복합 기판(2Q)은 그 반도체층(30a)의 주표면 상에 기능 반도체층(50)을 에피택셜 성장시키는 공정을 추가함으로써, 고품질의 기능 반도체층을 에피택셜 성장시킬 수 있는 유효 영역이 크기 때문에, 특성이 높은 반도체 디바이스를 수율 좋게 제조할 수 있다.
[반도체 디바이스의 제조 방법]
도 2를 참조하면, 본 발명의 다른 국면에 따른 실시형태인 반도체 디바이스의 제조 방법은 상기 보호막 부착 복합 기판(2Q)을 준비하는 공정[도 2의 (A) ~ (C)]과, 보호막 부착 복합 기판(2Q)의 반도체층(30a) 상에, 반도체 디바이스(3)로서의 기능을 발현시키는 적어도 1층의 기능 반도체층(50)을 에피택셜 성장시키는 공정[도 2의 (D)]을 포함하는 반도체 디바이스의 제조 방법이다.
본 실시형태의 반도체 디바이스의 제조 방법에 따르면, 지지 기판(10), 산화물막(20), 반도체층(30a) 및 보호막(40)을 포함하고, 산화물막(20) 중 지지 기판(10) 및 반도체층(30a) 중 어느 것으로도 덮여 있지 않은 부분(20s, 20t)이 보호막(40)으로 덮인 보호막 부착 복합 기판(2Q)을 준비하여 그 보호막 부착 복합 기판(2Q)의 반도체층(30a) 상에 적어도 1층의 기능 반도체층(50)을 에피택셜 성장시킴으로써, 에피택셜 성장 시의 고온 및 고부식성의 분위기 하에서도 산화물막의 부식이 억제되고, 넓은 유효 영역에서 고품질의 기능 반도체층을 성장시킬 수 있기 때문에, 특성이 높은 반도체 디바이스를 수율 좋게 제조할 수 있다.
(보호막 부착 복합 기판의 준비 공정)
도 2의 (A) ~ (C)를 참조하면, 본 실시형태의 반도체 디바이스의 제조 방법은 상기 보호막 부착 복합 기판(2Q)을 준비하는 공정을 포함한다. 이러한 보호막 부착 복합 기판(2Q)의 준비 공정은 상기 복합 기판(1)의 준비 공정과, 보호막 부착 복합 기판(2P)을 얻는 공정, 및 보호막 부착 복합 기판(2Q)을 얻는 공정을 포함하는, 즉 보호막 부착 복합 기판(2Q)의 제조 방법과 동일하다.
(기능 반도체층의 에피택셜 성장 공정)
도 2의 (D)를 참조하면, 본 실시형태의 반도체 디바이스의 제조 방법은 보호막 부착 복합 기판(2Q)의 반도체층(30a) 상에, 반도체 디바이스(3)로서의 기능을 발현시키는 적어도 1층의 기능 반도체층(50)을 에피택셜 성장시키는 공정을 포함한다.
여기서, 기능 반도체층(50)을 에피택셜 성장시키는 방법에는 특별히 제한은 없지만, 고품질의 기능 반도체층(50)을 성장시키는 관점에서, MOCVD법, HVPE법, MBE(분자선 성장)법, 승화법 등의 기상법, 플럭스법, 고질소압 용액법 등의 액상법 등이 바람직하다.
또한, 반도체 디바이스(3)로서의 기능을 발현시키는 적어도 1층의 기능 반도체층(50)은 반도체 디바이스의 종류에 따라 상이하다. 예컨대, 반도체 디바이스가 광 디바이스라면, 기능 반도체층(50)으로서 MQW(다중 양자 우물) 구조의 발광층 등을 들 수 있다. 반도체 디바이스가 전자 디바이스라면, 기능 반도체층으로서 전자 스톱층, 전자 드리프트층 등을 들 수 있다.
실시예
[실시예 1]
(실시예 1-1)
1. 지지 기판의 준비
도 3의 (A)를 참조하여, HVPE법에 의해 성장시킨 GaN 결정체(도시하지 않음)로부터 직경이 50 ㎜이고 두께가 500 ㎛인 기판을 잘라내어, 그 주표면을 연마해서 GaN 지지 기판[지지 기판(10)]을 준비하였다.
2. 지지 기판 상에 산화물막 형성
도 3의 (A)를 참조하여, 스퍼터법에 의해, GaN 지지 기판[지지 기판(10)] 상에 두께 300 ㎚의 TiO2막[산화물막(20)]을 성장시켰다.
3. 산화물막 상에 반도체층 형성
도 3의 (B)를 참조하여, HVPE법에 의해 성장시킨 GaN 결정체(도시하지 않음)로부터 직경이 50 ㎜이고 두께가 500 ㎛인 기판을 잘라내어, 그 주표면을 화학 기계적 연마해서 GaN 기판[반도체 기판(30)]을 준비하고, 그 기판의 한쪽 주표면으로부터 300 ㎚의 깊이로 수소 이온을 주입하였다.
도 3의 (C)를 참조하여, GaN 지지 기판[지지 기판(10)] 상의 TiO2막[산화물막(20)]의 주표면과, GaN 기판[반도체 기판(30)]의 이온 주입측의 주표면을, 각각 아르곤 플라즈마에 의해 청정화시킨 후, 접합 압력 8 MPa로 접합시켰다.
도 3의 (D) 및 도 2의 (A)를 참조하여, 접합시킨 기판을, 300℃에서 2시간 동안 열처리함으로써, 접합시킨 기판의 접합 강도를 높이고, GaN 기판[반도체 기판(30)]을 그 이온 주입 영역(30i)에서 분리함으로써, TiO2막[산화물막(20)] 상에 두께 300 ㎚의 GaN층[반도체층(30a)]을 형성하여 GaN 지지 기판[지지 기판(10)], TiO2막[산화물막(20)] 및 GaN층[반도체층(30a)]이 이 순서로 형성된 복합 기판(1)을 얻을 수 있었다.
얻어진 복합 기판(1)은, 광학 현미경에 의해 관찰하였더니, TiO2막[산화물막(20)]의 측표면으로서 GaN 지지 기판[지지 기판(10)] 및 GaN층[반도체층(30a)] 중 어느 것으로도 덮여 있지 않은 부분(20s), 및 TiO2막[산화물막(20)]의 주표면 중 지지 기판(10) 및 반도체층(30a) 중 어느 것으로도 덮여 있지 않은 부분(20t)이 존재하였다.
4. 보호막의 형성
도 2의 (B)를 참조하여, 상기 복합 기판(1)의 TiO2막[산화물막(20)] 및 GaN층[반도체층(30a)]이 형성되는 주표면 상에, 두께 300 ㎚의 GaN막[보호막(40)]을 스퍼터법으로 형성함으로써, 보호막 부착 복합 기판(2P)을 얻을 수 있었다.
얻어진 보호막 부착 복합 기판(2P)은, 광학 현미경에 의해 관찰하였더니, TiO2막[산화물막(20)]의 측표면으로서 GaN 지지 기판[지지 기판(10)] 및 GaN층[반도체층(30a)] 중 어느 것으로도 덮여 있지 않은 부분(20s), 및 TiO2막[산화물막(20)]의 주표면 중 지지 기판(10) 및 반도체층(30a) 중 어느 것으로도 덮여 있지 않은 부분(20t)과 함께, GaN층[반도체층(30a)]의 주표면 및 측표면도 GaN막[보호막(40)]으로 덮여 있었다.
도 2의 (C)를 참조하여, 상기 보호막 부착 복합 기판(2P)에 있어서, 보호막(40) 중 반도체층(30a)의 주표면을 덮고 있는 부분을 화학 기계적 연마(CMP)에 의해 제거하여 반도체층(30a)의 주표면을 노출시킴으로써, 보호막 부착 복합 기판(2Q)을 얻을 수 있었다.
얻어진 보호막 부착 복합 기판(2Q)은, 광학 현미경에 의해 관찰하였더니, 산화물막(20)의 측표면으로서 지지 기판(10) 및 반도체층(30a) 중 어느 것으로도 덮여 있지 않은 부분(20s), 및 산화물막(20)의 주표면 중 지지 기판(10) 및 반도체층(30a) 중 어느 것으로도 덮여 있지 않은 부분(20t)이 GaN막[보호막(40)]으로 덮여 있었다.
5. 보호막 부착 복합 기판의 투과율 측정
상기 보호막 부착 복합 기판(2Q)에 있어서의 파장 500 ㎚의 광의 투과율은 자외 가시 분광 광도계에 의해 측정하였더니 59.4%였다.
6. 기능 반도체층의 에피택셜 성장
상기 보호막 부착 복합 기판(2Q)의 GaN층[반도체층(30a)]의 주표면 상에 MOCVD법에 의해 두께 300 ㎚의 GaN층[기능 반도체층(50)]을 에피택셜 성장시켰다.
7. 에피택셜 성장 후의 보호막 부착 복합 기판의 투과율 측정
상기한 바와 같이 하여 GaN층[기능 반도체층(50)]이 에피택셜 성장한 후의 보호막 부착 복합 기판(2Q)에 있어서의 파장 500 ㎚의 광의 투과율은 자외 가시 분광 광도계에 의해 측정하였더니 58.8%였다. 결과를 표 1에 정리하였다.
(실시예 1-2)
도 2를 참조하여, 보호막(40)으로서 두께 300 ㎛의 멀라이트막을 스퍼터법에 의해 형성한 것 이외에는, 실시예 1-1과 동일하게 하여 도 2의 (C)에 도시하는 바와 같은 보호막 부착 복합 기판(2Q)을 얻었다. 얻어진 보호막 부착 복합 기판(2Q)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 59.4%였다. 상기 보호막 부착 복합 기판(2Q)의 GaN층[반도체층(30a)]의 주표면 상에, 두께 300 ㎚의 GaN층[기능 반도체층(50)]을 에피택셜 성장시켰다. GaN층[기능 반도체층(50)]이 에피택셜 성장한 후의 보호막 부착 복합 기판(2Q)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 58.8%였다. 결과를 표 1에 정리하였다.
(실시예 1-3)
도 2를 참조하여, 보호막(40)으로서 두께 300 ㎛의 몰리브덴막을 스퍼터법에 의해 형성한 것 이외에는, 실시예 1-1과 동일하게 하여 도 2의 (C)에 도시하는 바와 같은 보호막 부착 복합 기판(2Q)을 얻었다. 얻어진 보호막 부착 복합 기판(2Q)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 59.4%였다. 상기 보호막 부착 복합 기판(2Q)의 GaN층[반도체층(30a)]의 주표면 상에, 두께 300 ㎚의 GaN층[기능 반도체층(50)]을 에피택셜 성장시켰다. GaN층[기능 반도체층(50)]이 에피택셜 성장한 후의 보호막 부착 복합 기판(2Q)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 58.8%였다. 결과를 표 1에 정리하였다.
(비교예 1)
실시예 1-1과 동일하게 하여 복합 기판(1)을 얻었다. 얻어진 복합 기판(1)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1과 동일하게 측정하였더니 62.5%였다. 상기 복합 기판(1)의 GaN층(반도체층)의 주표면 상에, 실시예 1-1과 동일하게 하여 두께 300 ㎚의 GaN층(기능 반도체층)을 에피택셜 성장시켰다. GaN층(기능 반도체층)이 에피택셜 성장한 후의 복합 기판(1)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 43.8%였다. 결과를 표 1에 정리하였다.
표 1로부터 밝혀진 바와 같이, 비교예 1의 보호막이 없는 복합 기판은 그 광 투과율이 기능 반도체층의 에피택셜 성장에 의해 62.5%에서 43.8%로 현저히 저하한 것에 비해, 실시예 1-1, 1-2 및 1-3의 보호막 부착 복합 기판은 이들의 광 투과율이 기능 반도체층의 에피택셜 성장에 의해서도 59.4%에서 58.8%로 거의 저하하지 않았다. 실시예 1-1, 1-2 및 1-3의 보호막 부착 복합 기판 및 비교예 1의 보호막이 없는 복합 기판에 있어서의 이러한 광 투과율의 저하는 기능 반도체층을 에피택셜 성장시킬 때의 TiO2막(산화물막)의 열 및 부식에 따른 열화에 의한 실투(失透)에서 유래하는 것이었다. 즉, 보호막 부착 복합 기판은 보호막인 GaN막, 멀라이트막 및 몰리브덴막 중 하나에 의해 TiO2막(산화물막)이 보호되므로, 보호막이 없는 복합 기판에 비해, 기능 반도체층을 에피택셜 성장시킬 때의 산화물막의 열화가 매우 저감됨으로써 유효 영역이 크게 유지되기 때문에, 특성이 높은 반도체 디바이스를 수율 좋게 얻을 수 있는 것을 알 수 있었다.
[실시예 2]
(실시예 2-1)
도 2 및 도 3을 참조하여, 산화물막(20)으로서 두께 300 ㎚의 SrTiO3막을 스퍼터법에 의해 성장시킨 것 이외에는, 실시예 1-1과 동일하게 하여 도 2의 (C)에 도시하는 바와 같은 보호막 부착 복합 기판(2Q)을 얻었다. 얻어진 보호막 부착 복합 기판(2Q)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 61.1%였다. 상기 보호막 부착 복합 기판(2Q)의 GaN층(반도체층)의 주표면 상에, 실시예 1-1과 동일하게 하여 두께 300 ㎚의 GaN층(기능 반도체층)을 에피택셜 성장시켰다. GaN층(기능 반도체층)이 에피택셜 성장한 후의 보호막 부착 복합 기판(2Q)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 60.5%였다. 결과를 표 2에 정리하였다.
(실시예 2-2)
도 2를 참조하여, 보호막(40)으로서 두께 300 ㎛의 멀라이트막을 스퍼터법에 의해 형성한 것 이외에는, 실시예 2-1과 동일하게 하여 도 2의 (C)에 도시하는 바와 같은 보호막 부착 복합 기판(2Q)을 얻었다. 얻어진 보호막 부착 복합 기판(2Q)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 61.1%였다. 상기 보호막 부착 복합 기판(2Q)의 GaN층[반도체층(30a)]의 주표면 상에, 두께 300 ㎚의 GaN층[기능 반도체층(50)]을 에피택셜 성장시켰다. GaN층[기능 반도체층(50)]이 에피택셜 성장한 후의 보호막 부착 복합 기판(2Q)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 60.5%였다. 결과를 표 2에 정리하였다.
(실시예 2-3)
도 2를 참조하여, 보호막(40)으로서 두께 300 ㎛의 몰리브덴막을 스퍼터법에 의해 형성한 것 이외에는, 실시예 2-1과 동일하게 하여 도 2의 (C)에 도시하는 바와 같은 보호막 부착 복합 기판(2Q)을 얻었다. 얻어진 보호막 부착 복합 기판(2Q)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 61.1%였다. 상기 보호막 부착 복합 기판(2Q)의 GaN층[반도체층(30a)]의 주표면 상에, 두께 300 ㎚의 GaN층[기능 반도체층(50)]을 에피택셜 성장시켰다. GaN층[기능 반도체층(50)]이 에피택셜 성장한 후의 보호막 부착 복합 기판(2Q)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 60.5%였다. 결과를 표 2에 정리하였다.
(비교예 2)
도 2를 참조해서, 실시예 2-1과 동일하게 하여 도 2의 (A)에 도시하는 바와 같은 복합 기판(1)을 얻었다. 얻어진 복합 기판(1)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 64.3%였다. 상기 복합 기판(1)의 GaN층(반도체층)의 주표면 상에, 실시예 1-1과 동일하게 하여, 두께 300 ㎚의 GaN층(기능 반도체층)을 에피택셜 성장시켰다. GaN층(기능 반도체층)이 에피택셜 성장한 후의 복합 기판(1)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 45.0%였다. 결과를 표 2에 정리하였다.
표 2로부터 밝혀진 바와 같이, 비교예 2의 보호막이 없는 복합 기판은 그 광 투과율이 기능 반도체층의 에피택셜 성장에 의해 64.3%에서 45.0%로 현저히 저하한 것에 비해, 실시예 2-1, 2-2 및 2-3의 보호막 부착 복합 기판은 이들의 광 투과율이 기능 반도체층의 에피택셜 성장에 의해서도 61.1%에서 60.5%로 거의 저하하지 않았다. 실시예 2-1, 2-2 및 2-3의 보호막 부착 복합 기판 및 비교예 2의 보호막이 없는 복합 기판에 있어서의 이러한 광 투과율의 저하는 기능 반도체층을 에피택셜 성장시킬 때의 SrTiO3막(산화물막)의 열 및 부식에 따른 열화에 의한 실투에서 유래하는 것이었다. 즉, 보호막 부착 복합 기판은 보호막인 GaN막, 멀라이트막 및 몰리브덴막 중 하나에 의해 SrTiO3막(산화물막)이 보호되므로, 보호막이 없는 복합 기판에 비해, 기능 반도체층을 에피택셜 성장시킬 때의 산화물막의 열화가 매우 저감됨으로써 유효 영역이 크게 유지되기 때문에, 특성이 높은 반도체 디바이스를 수율 좋게 얻을 수 있는 것을 알 수 있었다.
[실시예 3]
(실시예 3-1)
도 2 및 도 3을 참조하여, 산화물막(20)으로서 두께 300 ㎚의 ITO(인듐 주석 산화물)막을 스퍼터법에 의해 성장시킨 것 이외에는, 실시예 1-1과 동일하게 하여 도 2의 (C)에 도시하는 바와 같은 보호막 부착 복합 기판(2Q)을 얻었다. 얻어진 보호막 부착 복합 기판(2Q)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 57.3%였다. 상기 보호막 부착 복합 기판(2Q)의 GaN층(반도체층)의 주표면 상에, 실시예 1-1과 동일하게 하여 두께 300 ㎚의 GaN층(기능 반도체층)을 에피택셜 성장시켰다. GaN층(기능 반도체층)이 에피택셜 성장한 후의 보호막 부착 복합 기판(2Q)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 56.7%였다. 결과를 표 3에 정리하였다.
(실시예 3-2)
도 2를 참조하여, 보호막(40)으로서 두께 300 ㎛의 멀라이트막을 스퍼터법에 의해 형성한 것 이외에는, 실시예 3-1과 동일하게 하여 도 2의 (C)에 도시하는 바와 같은 보호막 부착 복합 기판(2Q)을 얻었다. 얻어진 보호막 부착 복합 기판(2Q)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 57.3%였다. 상기 보호막 부착 복합 기판(2Q)의 GaN층[반도체층(30a)]의 주표면 상에, 두께 300 ㎚의 GaN층[기능 반도체층(50)]을 에피택셜 성장시켰다. GaN층[기능 반도체층(50)]이 에피택셜 성장한 후의 보호막 부착 복합 기판(2Q)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 56.7%였다. 결과를 표 3에 정리하였다.
(실시예 3-3)
도 2를 참조하여, 보호막(40)으로서 두께 300 ㎛의 몰리브덴막을 스퍼터법에 의해 형성한 것 이외에는, 실시예 3-1과 동일하게 하여 도 2의 (C)에 도시하는 바와 같은 보호막 부착 복합 기판(2Q)을 얻었다. 얻어진 보호막 부착 복합 기판(2Q)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 57.3%였다. 상기 보호막 부착 복합 기판(2Q)의 GaN층[반도체층(30a)]의 주표면 상에, 두께 300 ㎚의 GaN층[기능 반도체층(50)]을 에피택셜 성장시켰다. GaN층[기능 반도체층(50)]이 에피택셜 성장한 후의 보호막 부착 복합 기판(2Q)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 56.7%였다. 결과를 표 3에 정리하였다.
(비교예 3)
도 2를 참조해서, 실시예 3-1과 동일하게 하여 도 2의 (A)에 도시하는 바와 같은 복합 기판(1)을 얻었다. 얻어진 복합 기판(1)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 60.3%였다. 상기 복합 기판(1)의 GaN층(반도체층)의 주표면 상에, 실시예 1-1과 동일하게 하여 두께 300 ㎚의 GaN층(기능 반도체층)을 에피택셜 성장시켰다. GaN층(기능 반도체층)이 에피택셜 성장한 후의 복합 기판(1)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 42.2%였다. 결과를 표 3에 정리하였다.
표 3으로부터 밝혀진 바와 같이, 비교예 3의 보호막이 없는 복합 기판은 그 광 투과율이 기능 반도체층의 에피택셜 성장에 의해 60.3%에서 42.2%로 현저히 저하한 것에 비해, 실시예 3-1, 3-2 및 3-3의 보호막 부착 복합 기판은 이들의 광 투과율이 기능 반도체층의 에피택셜 성장에 의해서도 57.3%에서 56.7%로 거의 저하하지 않았다. 실시예 3-1, 3-2 및 3-3의 보호막 부착 복합 기판 및 비교예 3의 보호막이 없는 복합 기판에 있어서의 이러한 광 투과율의 저하는 기능 반도체층을 에피택셜 성장시킬 때의 ITO막(산화물막)의 열 및 부식에 따른 열화에 의한 실투에서 유래하는 것이었다. 즉, 보호막 부착 복합 기판은 보호막인 GaN막, 멀라이트막 및 몰리브덴막 중 하나에 의해 ITO막(산화물막)이 보호되므로, 보호막이 없는 복합 기판에 비해, 기능 반도체층을 에피택셜 성장시킬 때의 산화물막의 열화가 매우 저감됨으로써 유효 영역이 크게 유지되기 때문에, 특성이 높은 반도체 디바이스를 수율 좋게 얻을 수 있는 것을 알 수 있었다.
[실시예 4]
(실시예 4-1)
도 2 및 도 3을 참조하여, 산화물막(20)으로서 두께 300 ㎚의 ATO(안티몬 주석 산화물)막을 스퍼터법에 의해 성장시킨 것 이외에는, 실시예 1-1과 동일하게 하여 도 2의 (C)에 도시하는 바와 같은 보호막 부착 복합 기판(2Q)을 얻었다. 얻어진 보호막 부착 복합 기판(2Q)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 57.8%였다. 상기 보호막 부착 복합 기판(2Q)의 GaN층(반도체층)의 주표면 상에, 실시예 1-1과 동일하게 하여 두께 300 ㎚의 GaN층(기능 반도체층)을 에피택셜 성장시켰다. GaN층(기능 반도체층)이 에피택셜 성장한 후의 보호막 부착 복합 기판(2Q)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 57.2%였다. 결과를 표 4에 정리하였다.
(실시예 4-2)
도 2를 참조하여, 보호막(40)으로서 두께 300 ㎛의 멀라이트막을 스퍼터법에 의해 형성한 것 이외에는, 실시예 4-1과 동일하게 하여 도 2의 (C)에 도시하는 바와 같은 보호막 부착 복합 기판(2Q)을 얻었다. 얻어진 보호막 부착 복합 기판(2Q)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 57.8%였다. 상기 보호막 부착 복합 기판(2Q)의 GaN층[반도체층(30a)]의 주표면 상에, 두께 300 ㎚의 GaN층[기능 반도체층(50)]을 에피택셜 성장시켰다. GaN층[기능 반도체층(50)]이 에피택셜 성장한 후의 보호막 부착 복합 기판(2Q)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 57.2%였다. 결과를 표 4에 정리하였다.
(실시예 4-3)
도 2를 참조하여, 보호막(40)으로서 두께 300 ㎛의 몰리브덴막을 스퍼터법에 의해 형성한 것 이외에는, 실시예 4-1과 동일하게 하여 도 2의 (C)에 도시하는 바와 같은 보호막 부착 복합 기판(2Q)을 얻었다. 얻어진 보호막 부착 복합 기판(2Q)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 57.8%였다. 상기 보호막 부착 복합 기판(2Q)의 GaN층[반도체층(30a)]의 주표면 상에, 두께 300 ㎚의 GaN층[기능 반도체층(50)]을 에피택셜 성장시켰다. GaN층[기능 반도체층(50)]이 에피택셜 성장한 후의 보호막 부착 복합 기판(2Q)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 57.2%였다. 결과를 표 4에 정리하였다.
(비교예 4)
도 2를 참조해서, 실시예 4-1과 동일하게 하여 도 2의 (A)에 도시하는 바와 같은 복합 기판(1)을 얻었다. 얻어진 복합 기판(1)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 60.8%였다. 상기 복합 기판(1)의 GaN층(반도체층)의 주표면 상에, 실시예 1-1과 동일하게 하여 두께 300 ㎚의 GaN층(기능 반도체층)을 에피택셜 성장시켰다. GaN층(기능 반도체층)이 에피택셜 성장한 후의 복합 기판(1)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 42.6%였다. 결과를 표 4에 정리하였다.
표 4로부터 밝혀진 바와 같이, 비교예 4의 보호막이 없는 복합 기판은 그 광 투과율이 기능 반도체층의 에피택셜 성장에 의해 60.8%에서 42.6%로 현저히 저하한 것에 비해, 실시예 4-1, 4-2 및 4-3의 보호막 부착 복합 기판은 이들의 광 투과율이 기능 반도체층의 에피택셜 성장에 의해서도 57.8%에서 57.2%로 거의 저하하지 않았다. 실시예 4-1, 4-2 및 4-3의 보호막 부착 복합 기판 및 비교예 4의 보호막이 없는 복합 기판에 있어서의 이러한 광 투과율의 저하는 기능 반도체층을 에피택셜 성장시킬 때의 ATO막(산화물막)의 열 및 부식에 따른 열화에 의한 실투에서 유래하는 것이었다. 즉, 보호막 부착 복합 기판은 보호막인 GaN막, 멀라이트막 및 몰리브덴막 중 하나에 의해 ATO막(산화물막)이 보호되므로, 보호막이 없는 복합 기판에 비해, 기능 반도체층을 에피택셜 성장시킬 때의 산화물막의 열화가 매우 저감됨으로써 유효 영역이 크게 유지되기 때문에, 특성이 높은 반도체 디바이스를 수율 좋게 얻을 수 있는 것을 알 수 있었다.
[실시예 5]
(실시예 5-1)
도 2 및 도 3을 참조하여, 산화물막(20)으로서 두께 300 ㎚의 ZnO막을 스퍼터법에 의해 성장시킨 것 이외에는, 실시예 1-1과 동일하게 하여 도 2의 (C)에 도시하는 바와 같은 보호막 부착 복합 기판(2Q)을 얻었다. 얻어진 보호막 부착 복합 기판(2Q)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 57.1%였다. 상기 보호막 부착 복합 기판(2Q)의 GaN층(반도체층)의 주표면 상에, 실시예 1-1과 동일하게 하여 두께 300 ㎚의 GaN층(기능 반도체층)을 에피택셜 성장시켰다. GaN층(기능 반도체층)이 에피택셜 성장한 후의 보호막 부착 복합 기판(2Q)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 56.5%였다. 결과를 표 5에 정리하였다.
(실시예 5-2)
도 2를 참조하여, 보호막(40)으로서 두께 300 ㎛의 멀라이트막을 스퍼터법에 의해 형성한 것 이외에는, 실시예 5-1과 동일하게 하여 도 2의 (C)에 도시하는 바와 같은 보호막 부착 복합 기판(2Q)을 얻었다. 얻어진 보호막 부착 복합 기판(2Q)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 57.1%였다. 상기 보호막 부착 복합 기판(2Q)의 GaN층[반도체층(30a)]의 주표면 상에, 두께 300 ㎚의 GaN층[기능 반도체층(50)]을 에피택셜 성장시켰다. GaN층[기능 반도체층(50)]이 에피택셜 성장한 후의 보호막 부착 복합 기판(2Q)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 56.5%였다. 결과를 표 5에 정리하였다.
(실시예 5-3)
도 2를 참조하여, 보호막(40)으로서 두께 300 ㎛의 몰리브덴막을 스퍼터법에 의해 형성한 것 이외에는, 실시예 5-1과 동일하게 하여 도 2의 (C)에 도시하는 바와 같은 보호막 부착 복합 기판(2Q)을 얻었다. 얻어진 보호막 부착 복합 기판(2Q)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 57.1%였다. 상기 보호막 부착 복합 기판(2Q)의 GaN층[반도체층(30a)]의 주표면 상에, 두께 300 ㎚의 GaN층[기능 반도체층(50)]을 에피택셜 성장시켰다. GaN층[기능 반도체층(50)]이 에피택셜 성장한 후의 보호막 부착 복합 기판(2Q)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 56.5%였다. 결과를 표 5에 정리하였다.
(비교예 5)
도 2를 참조해서, 실시예 5-1과 동일하게 하여 도 2의 (A)에 도시하는 바와 같은 복합 기판(1)을 얻었다. 얻어진 복합 기판(1)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 60.1%였다. 상기 복합 기판(1)의 GaN층(반도체층)의 주표면 상에, 실시예 1-1과 동일하게 하여 두께 300 ㎚의 GaN층(기능 반도체층)을 에피택셜 성장시켰다. GaN층(기능 반도체층)이 에피택셜 성장한 후의 복합 기판(1)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 42.1%였다. 결과를 표 5에 정리하였다.
표 5로부터 밝혀진 바와 같이, 비교예 5의 보호막이 없는 복합 기판은 그 광 투과율이 기능 반도체층의 에피택셜 성장에 의해 60.1%에서 42.1%로 현저히 저하한 것에 비해, 실시예 5-1, 5-2 및 5-3의 보호막 부착 복합 기판은 이들의 광 투과율이 기능 반도체층의 에피택셜 성장에 의해서도 57.1%에서 56.5%로 거의 저하하지 않았다. 실시예 5-1, 5-2 및 5-3의 보호막 부착 복합 기판 및 비교예 5의 보호막이 없는 복합 기판에 있어서의 이러한 광 투과율의 저하는 기능 반도체층을 에피택셜 성장시킬 때의 ZnO막(산화물막)의 열 및 부식에 따른 열화에 의한 실투에서 유래하는 것이었다. 즉, 보호막 부착 복합 기판은 보호막인 GaN막, 멀라이트막 및 몰리브덴막 중 하나에 의해 ZnO막(산화물막)이 보호되므로, 보호막이 없는 복합 기판에 비해, 기능 반도체층을 에피택셜 성장시킬 때의 산화물막의 열화가 매우 저감됨으로써 유효 영역이 크게 유지되기 때문에, 특성이 높은 반도체 디바이스를 수율 좋게 얻을 수 있는 것을 알 수 있었다.
[실시예 6]
(실시예 6-1)
도 2 및 도 3을 참조하여 산화물막(20)으로서 두께 300 ㎚의 Ga2O3막을 스퍼터법에 의해 성장시킨 것 이외에는, 실시예 1-1과 동일하게 하여 도 2의 (C)에 도시하는 바와 같은 보호막 부착 복합 기판(2Q)을 얻었다. 얻어진 보호막 부착 복합 기판(2Q)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 54.7%였다. 상기 보호막 부착 복합 기판(2Q)의 GaN층(반도체층)의 주표면 상에, 실시예 1-1과 동일하게 하여 두께 300 ㎚의 GaN층(기능 반도체층)을 에피택셜 성장시켰다. GaN층(기능 반도체층)이 에피택셜 성장한 후의 보호막 부착 복합 기판(2Q)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 54.2%였다. 결과를 표 6에 정리하였다.
(실시예 6-2)
도 2를 참조하여, 보호막(40)으로서 두께 300 ㎛의 멀라이트막을 스퍼터법에 의해 형성한 것 이외에는, 실시예 6-1과 동일하게 하여 도 2의 (C)에 도시하는 바와 같은 보호막 부착 복합 기판(2Q)을 얻었다. 얻어진 보호막 부착 복합 기판(2Q)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 54.7%였다. 상기 보호막 부착 복합 기판(2Q)의 GaN층[반도체층(30a)]의 주표면 상에, 두께 300 ㎚의 GaN층[기능 반도체층(50)]을 에피택셜 성장시켰다. GaN층[기능 반도체층(50)]이 에피택셜 성장한 후의 보호막 부착 복합 기판(2Q)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 54.2%였다. 결과를 표 6에 정리하였다.
(실시예 6-3)
도 2를 참조하여, 보호막(40)으로서 두께 300 ㎛의 몰리브덴막을 스퍼터법에 의해 형성한 것 이외에는, 실시예 6-1과 동일하게 하여 도 2의 (C)에 도시하는 바와 같은 보호막 부착 복합 기판(2Q)을 얻었다. 얻어진 보호막 부착 복합 기판(2Q)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 54.7%였다. 상기 보호막 부착 복합 기판(2Q)의 GaN층[반도체층(30a)]의 주표면 상에, 두께 300 ㎚의 GaN층[기능 반도체층(50)]을 에피택셜 성장시켰다. GaN층[기능 반도체층(50)]이 에피택셜 성장한 후의 보호막 부착 복합 기판(2Q)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 54.2%였다. 결과를 표 6에 정리하였다.
(비교예 6)
도 2를 참조해서, 실시예 6-1과 동일하게 하여 도 2의 (A)에 도시하는 바와 같은 복합 기판(1)을 얻었다. 얻어진 복합 기판(1)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 57.6%였다. 상기 복합 기판(1)의 GaN층(반도체층)의 주표면 상에, 실시예 1-1과 동일하게 하여 두께 300 ㎚의 GaN층(기능 반도체층)을 에피택셜 성장시켰다. GaN층(기능 반도체층)이 에피택셜 성장한 후의 복합 기판(1)에 있어서의 파장 500 ㎚의 광의 투과율은 실시예 1-1과 동일하게 측정하였더니 51.8%였다. 결과를 표 6에 정리하였다.
표 6으로부터 밝혀진 바와 같이, 비교예 6의 보호막이 없는 복합 기판은 그 광 투과율이 기능 반도체층의 에피택셜 성장에 의해 57.6%에서 51.8%로 현저히 저하한 것에 비해, 실시예 6-1, 6-2 및 6-3의 보호막 부착 복합 기판은 이들의 광 투과율이 기능 반도체층의 에피택셜 성장에 의해서도 54.7%에서 54.2%로 거의 저하하지 않았다. 실시예 6-1, 6-2 및 6-3의 보호막 부착 복합 기판 및 비교예 6의 보호막이 없는 복합 기판에 있어서의 이러한 광 투과율의 저하는 기능 반도체층을 에피택셜 성장시킬 때의 Ga2O3막(산화물막)의 열 및 부식에 따른 열화에 의한 실투에서 유래하는 것이었다. 즉, 보호막 부착 복합 기판은 보호막인 GaN막, 멀라이트막 및 몰리브덴막 중 하나에 의해 Ga2O3막(산화물막)이 보호되므로, 보호막이 없는 복합 기판에 비해, 기능 반도체층을 에피택셜 성장시킬 때의 산화물막의 열화가 매우 저감됨으로써 유효 영역이 크게 유지되기 때문에, 특성이 높은 반도체 디바이스를 수율 좋게 얻을 수 있는 것을 알 수 있었다.
이번에 개시된 실시형태 및 실시예는 모든 점에서 예시로서 제한적인 것이 아니라고 생각되어야 한다. 본 발명의 범위는 상기한 설명이 아니라 특허청구범위에 의해 정해지며, 특허청구범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.
1 : 복합 기판 2P, 2Q : 보호막 부착 복합 기판
3 : 반도체 디바이스 10 : 지지 기판
20 : 산화물막 20s, 20t : 덮여 있지 않은 부분
30 : 반도체 기판 30a : 반도체층
30b : 나머지 반도체 기판 30i : 이온 주입 영역
40 : 보호막 50 : 기능 반도체층
3 : 반도체 디바이스 10 : 지지 기판
20 : 산화물막 20s, 20t : 덮여 있지 않은 부분
30 : 반도체 기판 30a : 반도체층
30b : 나머지 반도체 기판 30i : 이온 주입 영역
40 : 보호막 50 : 기능 반도체층
Claims (5)
- 지지 기판(10)과,
상기 지지 기판(10) 상에 배치된 산화물막(20)과, 상기 산화물막(20) 상에 배치된 반도체층(30a)과,
상기 산화물막(20) 중 상기 지지 기판(10) 및 상기 반도체층(30a) 중 어느 것으로도 덮여 있지 않은 부분(20s, 20t)을 덮음으로써 상기 산화물막(20)을 보호하는 보호막(40)
을 포함하는 보호막 부착 복합 기판. - 제1항에 있어서, 상기 산화물막(20)은 TiO2막, SrTiO3막, 인듐 주석 산화물막, 안티몬 주석 산화물막, ZnO막 및 Ga2O3막으로 이루어진 군에서 선택되는 적어도 하나인 것인 보호막 부착 복합 기판.
- 제2항에 있어서, 상기 지지 기판(10) 및 상기 반도체층(30a) 중 적어도 하나는 III족 질화물로 형성되는 것인 보호막 부착 복합 기판.
- 제1항에 있어서, 상기 지지 기판(10) 및 상기 반도체층(30a) 중 적어도 하나는 III족 질화물로 형성되는 것인 보호막 부착 복합 기판.
- 제1항에 기재된 보호막 부착 복합 기판(2Q)을 준비하는 공정과,
상기 보호막 부착 복합 기판(2Q)의 상기 반도체층(30a) 상에, 반도체 디바이스(3)로서의 기능을 발현시키는 적어도 1층의 기능 반도체층(50)을 에피택셜 성장시키는 공정
을 포함하는 반도체 디바이스의 제조 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2011-029865 | 2011-02-15 | ||
| JP2011029865 | 2011-02-15 | ||
| PCT/JP2012/053279 WO2012111616A1 (ja) | 2011-02-15 | 2012-02-13 | 保護膜付複合基板、および半導体デバイスの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20130141465A true KR20130141465A (ko) | 2013-12-26 |
Family
ID=46672535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020137007075A KR20130141465A (ko) | 2011-02-15 | 2012-02-13 | 보호막 부착 복합 기판 및 반도체 디바이스의 제조 방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20130168693A1 (ko) |
| EP (1) | EP2677534A1 (ko) |
| JP (1) | JPWO2012111616A1 (ko) |
| KR (1) | KR20130141465A (ko) |
| CN (1) | CN103155102A (ko) |
| TW (1) | TW201241874A (ko) |
| WO (1) | WO2012111616A1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014192578A1 (ja) | 2013-05-31 | 2014-12-04 | 日本碍子株式会社 | 酸化亜鉛自立基板及びその製造方法 |
| JP2016048712A (ja) * | 2014-08-27 | 2016-04-07 | 住友電気工業株式会社 | 半導体デバイスの製造方法 |
| JP2019012826A (ja) * | 2017-06-30 | 2019-01-24 | 国立研究開発法人物質・材料研究機構 | ガリウム窒化物半導体基板、ガリウム窒化物半導体装置、撮像素子およびそれらの製造方法 |
| JP6837032B2 (ja) * | 2018-05-30 | 2021-03-03 | 双葉電子工業株式会社 | 高分子基板の製造方法及び電子装置の製造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04163907A (ja) * | 1990-10-29 | 1992-06-09 | Fujitsu Ltd | 半導体基板 |
| JPH04349621A (ja) * | 1991-05-27 | 1992-12-04 | Canon Inc | 半導体基材の作製方法 |
| JPH05226312A (ja) * | 1992-02-14 | 1993-09-03 | Seiko Instr Inc | 半導体薄膜素子の製造方法 |
| US5258323A (en) * | 1992-12-29 | 1993-11-02 | Honeywell Inc. | Single crystal silicon on quartz |
| JPH11204452A (ja) * | 1998-01-13 | 1999-07-30 | Mitsubishi Electric Corp | 半導体基板の処理方法および半導体基板 |
| JP2002353466A (ja) * | 2001-03-09 | 2002-12-06 | Seiko Epson Corp | 電気光学装置の製造方法および電気光学装置 |
| JP4556378B2 (ja) * | 2003-02-13 | 2010-10-06 | セイコーエプソン株式会社 | トランジスタの製造方法及び複合基板の製造方法 |
| US7364974B2 (en) * | 2005-03-18 | 2008-04-29 | Translucent Inc. | Double gate FET and fabrication process |
| US7291539B2 (en) * | 2005-06-01 | 2007-11-06 | International Business Machines Corporation | Amorphization/templated recrystallization method for hybrid orientation substrates |
| US20070201430A1 (en) | 2005-12-29 | 2007-08-30 | Telefonaktiebolaget Lm Ericsson (Publ) | Implicit secondary PDP context activation method |
| FR2896618B1 (fr) * | 2006-01-23 | 2008-05-23 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat composite |
| FR2896619B1 (fr) | 2006-01-23 | 2008-05-23 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat composite a proprietes electriques ameliorees |
| US8236668B2 (en) * | 2007-10-10 | 2012-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| JP5496540B2 (ja) * | 2008-04-24 | 2014-05-21 | 株式会社半導体エネルギー研究所 | 半導体基板の作製方法 |
| FR2941324B1 (fr) * | 2009-01-22 | 2011-04-29 | Soitec Silicon On Insulator | Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant. |
-
2012
- 2012-02-13 CN CN2012800033555A patent/CN103155102A/zh active Pending
- 2012-02-13 KR KR1020137007075A patent/KR20130141465A/ko not_active Application Discontinuation
- 2012-02-13 US US13/820,599 patent/US20130168693A1/en not_active Abandoned
- 2012-02-13 JP JP2012557953A patent/JPWO2012111616A1/ja active Pending
- 2012-02-13 WO PCT/JP2012/053279 patent/WO2012111616A1/ja active Application Filing
- 2012-02-13 EP EP12746625.8A patent/EP2677534A1/en not_active Withdrawn
- 2012-02-15 TW TW101105047A patent/TW201241874A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CN103155102A (zh) | 2013-06-12 |
| WO2012111616A1 (ja) | 2012-08-23 |
| EP2677534A1 (en) | 2013-12-25 |
| WO2012111616A9 (ja) | 2013-05-10 |
| JPWO2012111616A1 (ja) | 2014-07-07 |
| US20130168693A1 (en) | 2013-07-04 |
| TW201241874A (en) | 2012-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5031364B2 (ja) | エピタキシャル成長層の形成方法 | |
| JP5031365B2 (ja) | エピタキシャル成長層の形成方法 | |
| TWI364777B (en) | Multilayered semiconductor wafer and process for manufacturing the same | |
| TWI424500B (zh) | 生產半導體結構之方法 | |
| KR102047864B1 (ko) | 단결정 재료 사용의 개선된 효율을 갖는 유사 기판 | |
| RU2559305C2 (ru) | Светоизлучающее устройство из элементов iii-v групп, включающее в себя светоизлучающую структуру | |
| KR20130098156A (ko) | ＧａＮ계 막의 제조 방법 | |
| CN109678106B (zh) | 一种硅基异质集成4H-SiC外延薄膜结构的制备方法 | |
| KR20130129817A (ko) | Iii족 질화물 복합 기판 | |
| JP2012513113A (ja) | 歪み処理複合半導体基板及びそれを形成する方法 | |
| KR20130141465A (ko) | 보호막 부착 복합 기판 및 반도체 디바이스의 제조 방법 | |
| EP2634294B1 (en) | Method for manufacturing optical element and optical element multilayer body | |
| EP2221853A1 (en) | Relaxation and transfer of strained material layers | |
| KR101652919B1 (ko) | 금속 확산 방지 보호층을 구비한 복합기판 | |
| JP5857337B2 (ja) | 酸化ガリウム基板とその製造方法 | |
| CN102304760A (zh) | 复合衬底及其制造方法、异质外延制备单晶厚膜的方法 | |
| JP5439675B2 (ja) | 窒化物半導体形成用基板及び窒化物半導体 | |
| KR101209487B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| KR101216367B1 (ko) | 변형층들의 이완을 위한 보강층들 | |
| KR102671381B1 (ko) | 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 따라 제조된 그룹3족 질화물 반도체 템플릿 | |
| JP2010192698A (ja) | イオン注入ｉｉｉ族窒化物半導体基板、ｉｉｉ族窒化物半導体層接合基板およびｉｉｉ族窒化物半導体デバイスの製造方法 | |
| KR101118789B1 (ko) | 반도체 레이저 다이오드의 거울면 형성방법 | |
| KR101230394B1 (ko) | 반도체 소자용 박막 접합 기판 제조방법 | |
| JP2013199389A (ja) | ＩｎＰ系膜の製造方法およびそれに用いられる複合基板 | |
| KR20130040531A (ko) | 접합 기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |