CN1213843A - 半导体衬底的处理方法和半导体衬底 - Google Patents

半导体衬底的处理方法和半导体衬底 Download PDF

Info

Publication number
CN1213843A
CN1213843A CN98115981A CN98115981A CN1213843A CN 1213843 A CN1213843 A CN 1213843A CN 98115981 A CN98115981 A CN 98115981A CN 98115981 A CN98115981 A CN 98115981A CN 1213843 A CN1213843 A CN 1213843A
Authority
CN
China
Prior art keywords
film
oxide
semiconductor substrate
interarea
edge part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98115981A
Other languages
English (en)
Other versions
CN1115716C (zh
Inventor
岩松俊明
山口泰男
前田茂伸
一法师隆志
平野有一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1213843A publication Critical patent/CN1213843A/zh
Application granted granted Critical
Publication of CN1115716C publication Critical patent/CN1115716C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供防止了来自衬底边缘部的尘粒的半导体衬底的处理方法和半导体衬底。对SOI衬底10的边缘部和下主面进行氧化形成氧化膜13。在该氧化工序中将在SOI衬底10的边缘部和下主面上露出的氧化膜11作为下敷氧化膜来使用,与LOCOS(硅的局部氧化)氧化同样地进行。因而,在SOI衬底10的边缘部和下主面上氧化膜13的厚度比氧化膜11厚。

Description

半导体衬底的处理方法和半导体衬底
本发明涉及半导体衬底的处理方法和半导体衬底，特别是涉及防止了来自衬底边缘部的尘粒的半导体衬底的处理方法和半导体衬底。
在SOI(绝缘体上的硅silicon on insulator)衬底上形成了半导体元件的SOI器件具有结电容减小、元件间分离耐压提高等的与体(bulk)器件相比的优点，但也存在以下说明的那种SOI器件固有的问题。
图40示出SOI衬底10的剖面图。SOI衬底10在硅衬底1的上主面内具有按顺序层叠了埋入氧化膜2和单晶硅层(以后称为SOI层)3的结构。而且在单晶的硅衬底1的边缘部和下主面上形成了多晶硅层4。该多晶硅层4用于吸取(gettering)在晶片的制造过程或晶体管的晶片工艺中进入的重金属等的污染物质，将这样的具有多晶硅层的结构称为多晶背敷结构(PBC结构)。
在SOI衬底的制造方法中，有SIMOX(注入氧分离separation byimplanted oxygen)法及键合(bonding)法等，以下采用以SIMOX法制造的SOI衬底(SIMOX衬底)作为例子进行说明。
SIMOX法是在单晶硅衬底中，例如以0.4×1018/cm2～3×1018/cm2的剂量注入了氧离子后，通过在约1350℃的温度下进行退火来得到SOI结构。
图41中示出SOI衬底10的边缘部的局部详细图。再有，在以后的说明中，将半导体衬底区分为上主面(形成半导体元件的一侧)、其中央部(包含有源区的部分)、把中央部的周边部和侧面部合在一起的边缘部以及下主面来称呼。
图41是示出图40中示出的区域X的细节的图，其中示出了埋入氧化膜2、SOI层3和多晶硅层4相交的部分。如图41所示，由于在边缘部处成为曲率大的曲面，故在从垂直方向进行的氧离子的注入时，氧离子变为倾斜地注入，有效的注入能量降低。结果，在边缘部处埋入氧化膜2和SOI层3的厚度变薄，SOI层3成为容易剥离的结构。
除此以外，在SOI器件的制造过程中进行的SOI层3的薄膜化工序助长了SOI层3的剥离。首先，使用图42和图43说明SOI层3的薄膜化工序。
如图42所示，在衬底制造时以适当的厚度形成了SOI衬底10中的SOI层3的厚度。将SOI层3的厚度适当地减薄以符合所希望的半导体器件的规格的工序是SOI层3的薄膜化工序，通过对SOI层3进行氧化并除去被形成的氧化膜，来调整SOI层3的厚度。
图43中示出了在SOI层3上形成了氧化膜5的状态。氧化膜5的厚度一般根据SOI衬底10的中央部、即半导体元件形成区(有源区)的SOI层3的厚度来决定。这里，成为问题的是如前面所说明的那样的以下两点：在SOI衬底10的边缘部处SOI层3的厚度较薄和在SOI衬底10的边缘部处形成了多晶硅层4。这里，在图44中更详细地示出图42中示出的区域Y，在图45中更详细地示出图43中示出的区域Z，在图46中示出除去了氧化膜5的状态。
如图44所示，多晶硅层4由多个单晶粒子GP集合在一起而构成。而且，由于各个单晶粒子GP的结晶取向各自不同，在氧离子注入时，因沟道效应(channelling)的原因，注入深度不同，没有以一定的深度来形成埋入氧化膜2。
此外，由于多晶硅层4的氧化速率因单晶粒子GP的结晶取向不同而不同，故如果对多晶硅层4进行氧化，则如图45所示，对于各个单晶粒子GP，使得氧化膜5的厚度不同。
而且，由于在SOI衬底10的边缘部处SOI层3的厚度较薄，故存在因单晶粒子GP之故氧化膜5与埋入氧化膜2接触，或SOI层3完全被氧化的情况。在这种情况下，有时产生SOI层3在局部被埋入氧化膜2和氧化膜5包围的现象。例如，图45中示出的SOI层30的周围被氧化膜5和埋入氧化膜2所包围。
相对于处于这样的状态的SOI衬底10，如果为了SOI层的薄膜化而使用氢氟酸等的刻蚀液进行氧化膜5的湿法刻蚀，则如图46所示，不仅氧化膜5被刻蚀，而且埋入氧化膜2也被刻蚀，SOI层30被剥离(lift off)而成为颗粒，飘浮在刻蚀液中，根据情况，SOI层30有再次附着于SOI衬底10的中央部的可能性。如果颗粒附着于半导体元件形成区，则成为半导体元件的形成不良的原因，成为制造成品率下降的主要原因。
如以上所说明的那样，在现有的半导体衬底、特别是SOI衬底上存在衬底边缘部的SOI层剥离、成为颗粒及成为制造成品率下降的主要原因的问题。此外，对于除SOI衬底以外的半导体衬底，颗粒的产生也成为问题。
本发明是为了解决上述那样的问题而完成的，它提供防止了来自衬底边缘部的尘粒的半导体衬底的处理方法和半导体衬底。
与本发明的第1方面有关的半导体衬底的处理方法是下述的半导体衬底的处理方法，该半导体衬底具有：一个主面、其相对一侧的另一个主面和侧面部，所述一个主面中规定形成有源区的中央部，规定包含所述中央部的周边区域和所述侧面部的边缘部，所述处理方法包括：形成第1氧化膜以便覆盖所述半导体衬底的所述中央部和所述边缘部的工序(a)；在所述中央部的所述第1氧化膜的上部有选择地形成耐氧化性膜的工序(b)；以及以所述耐氧化性膜为掩模，通过进一步氧化所述半导体衬底的边缘部，在所述边缘部中形成比所述第1氧化膜厚的第2氧化膜的工序(c)。
与本发明的第2方面有关的半导体衬底的处理方法中，所述半导体衬底是用SIMOX法形成的SOI衬底，在所述一个主面的表面内具备在整个面上按顺序层叠形成的埋入氧化膜和SOI层，所述工序(c)包含形成所述第2氧化膜以便在完全地氧化延伸到所述边缘部的所述SOI层的同时，也氧化所述边缘部的剩下的部分的工序(c-1)。
与本发明的第3方面有关的半导体衬底的处理方法中，所述半导体衬底是用键合法形成的SOI衬底，在所述一个主面的表面上具备在整个面上按顺序层叠形成的埋入氧化膜和SOI层，所述工序(c)包含形成所述第2氧化膜以便在完全地氧化延伸到所述边缘部的所述SOI层的同时，也氧化所述边缘部的剩下的部分的工序(c-1)。
与本发明的第4方面有关的半导体衬底的处理方法中，所述半导体衬底是体(bulk)硅衬底，并具备在所述边缘部和所述另一个主面上形成的多晶硅层，所述工序(c)包含形成所述第2氧化膜以免完全地氧化所述多晶硅层的工序(c-1)。
与本发明的第5方面有关的半导体衬底的处理方法中，所述工序(a)包含形成所述第1氧化膜以便将所述中央部的所述SOI层的厚度减薄到适合于形成半导体元件的厚度的工序。
与本发明的第6方面有关的半导体衬底的处理方法中，所述工序(b)包含在所述中央部中与规定所述有源区的场氧化膜的图形相一致、在所述耐氧化性膜中形成图形的工序，所述工序(c)包含在所述中央部中与所述耐氧化性膜的所述图形相一致、将所述第2氧化膜作为所述场氧化膜来形成的工序。
与本发明的第7方面有关的半导体衬底的处理方法是下述的半导体衬底的处理方法，该半导体衬底具有：一个主面、其相对一侧的另一个主面和侧面部，所述一个主面中规定形成有源区的中央部，规定包含所述中央部的周边区域和所述侧面部的边缘部，所述处理方法包括：形成氧化膜以便覆盖所述半导体衬底的所述中央部和所述边缘部的工序(a)；在所述中央部以外的所述氧化膜的上部形成抗蚀剂掩模的工序(b)；以及以所述抗蚀剂掩模为刻蚀掩模，有选择地除去所述中央部的所述氧化膜并使所述SOI层露出，同时在所述边缘部中留下所述氧化膜的工序(c)。
与本发明的第8方面有关的半导体衬底的处理方法还包括在所述边缘部的所述氧化膜上形成耐氧化性膜的工序(d)。
与本发明的第9方面有关的半导体衬底的处理方法中，所述半导体衬底是用SIMOX法形成的SOI衬底，在所述一个主面的表面内具备在整个面上按顺序层叠形成的埋入氧化膜和SOI层，所述工序(a)包含形成所述氧化膜以便将所述中央部的所述SOI层的厚度减薄到适合于形成半导体元件的厚度的工序。
与本发明的第10方面有关的半导体衬底的处理方法是下述的半导体衬底的处理方法，该半导体衬底具有：一个主面、其相对一侧的另一个主面和侧面部，所述一个主面中规定形成有源区的中央部，规定包含所述中央部的周边区域和所述侧面部的边缘部，所述半导体衬底是用SIMOX法形成的SOI衬底，在所述一个主面的表面内具备在整个面上按顺序层叠形成的埋入氧化膜和SOI层，所述处理方法包括：形成第1氧化膜以便覆盖所述半导体衬底的所述中央部和所述边缘部的工序(a)；在所述中央部的所述第1氧化膜的上部有选择地形成抗蚀剂掩模的工序(b)；以所述抗蚀剂掩模为刻蚀掩模，有选择地除去所述半导体衬底的边缘部的所述第1氧化膜和所述SOI层并露出所述埋入氧化膜的工序(c)；以及进一步氧化所述抗蚀剂掩模的下部的所述第1氧化膜以形成比所述第1氧化膜厚的第2氧化膜，同时进一步加厚已露出的所述埋入氧化膜的工序(d)。
与本发明的第11方面有关的半导体衬底的处理方法是下述的半导体衬底的处理方法，该半导体衬底具有：一个主面、其相对一侧的另一个主面和侧面部，所述一个主面中规定形成有源区的中央部，规定包含所述中央部的周边区域和所述侧面部的边缘部，所述半导体衬底是用SIMOX法形成的SOI衬底，在所述一个主面的表面内具备在整个面上按顺序层叠形成的埋入氧化膜和SOI层，所述处理方法包括：形成第1氧化膜以便覆盖所述半导体衬底的所述中央部和所述边缘部的工序(a)；在所述中央部的所述第1氧化膜的上部有选择地形成抗蚀剂掩模的工序(b)；以所述抗蚀剂掩模为刻蚀掩模，利用干法刻蚀有选择地除去所述半导体衬底的边缘部的所述第1氧化膜、所述SOI层和所述埋入氧化膜并露出所述SOI层下部的基底衬底的工序(c)；以及进一步氧化所述抗蚀剂掩模的下部的所述第1氧化膜以形成比所述第1氧化膜厚的第2氧化膜，同时在已露出的所述基底衬底上形成第3氧化膜的工序(d)。
与本发明的第12方面有关的半导体衬底的处理方法中，所述工序(d)包含形成所述第2氧化膜以便将所述中央部的所述SOI层的厚度减薄到适合于形成半导体元件的厚度的工序。
与本发明的第13方面有关的半导体衬底是下述的半导体衬底，该半导体衬底具有：一个主面、其相对一侧的另一个主面和侧面部，所述一个主面中规定形成有源区的中央部，规定包含所述中央部的周边区域和所述侧面部的边缘部，在所述一个主面的表面内具备按顺序层叠形成的埋入氧化膜和SOI层，在所述边缘部处具备达到所述埋入氧化膜的厚度的氧化膜。
与本发明的第14方面有关的半导体衬底是下述的半导体衬底，该半导体衬底具有：一个主面、其相对一侧的另一个主面和侧面部，所述一个主面中规定形成有源区的中央部，规定包含所述中央部的周边区域和所述侧面部的边缘部，在所述一个主面的表面内具备按顺序层叠形成的埋入氧化膜和SOI层，在所述埋入氧化膜内包含硅岛，延伸到所述边缘部的所述埋入氧化膜内的硅岛密度比所述中央部的所述埋入氧化膜内的硅岛密度低。
与本发明的第15方面有关的半导体衬底是下述的半导体衬底，该半导体衬底具有：一个主面、其相对一侧的另一个主面和侧面部，所述一个主面中规定形成有源区的中央部，规定包含所述中央部的周边区域和所述侧面部的边缘部，在所述一个主面的表面内具备按顺序层叠形成的埋入氧化膜和SOI层，在所述埋入氧化膜内包含硅岛，在所述边缘部处没有形成所述埋入氧化膜和所述SOI层。
图1是说明与本发明有关的实施例1的半导体衬底的处理工序的剖面图。
图2是说明与本发明有关的实施例1的半导体衬底的处理工序的平面图。
图3是说明与本发明有关的实施例1的半导体衬底的处理工序的剖面图。
图4是说明与本发明有关的实施例1的半导体衬底的处理工序的剖面图。
图5是说明与本发明有关的实施例1的半导体衬底的处理工序的剖面图。
图6是说明与本发明有关的实施例1的半导体衬底的处理工序的剖面图。
图7是表示半导体衬底的最边缘部的结构的剖面图。
图8是说明与本发明有关的实施例2的半导体衬底的处理工序的剖面图。
图9是说明与本发明有关的实施例2的半导体衬底的处理工序的剖面图。
图10是说明与本发明有关的实施例2的半导体衬底的处理工序的剖面图。
图11是说明与本发明有关的实施例2的半导体衬底的处理工序的剖面图。
图12是说明与本发明有关的实施例2的变形例的半导体衬底的处理工序的剖面图。
图13是说明与本发明有关的实施例2的变形例的半导体衬底的处理工序的剖面图。
图14是说明与本发明有关的实施例2的变形例的半导体衬底的处理工序的剖面图。
图15是说明与本发明有关的实施例3的半导体衬底的处理工序的剖面图。
图16是说明与本发明有关的实施例3的半导体衬底的处理工序的剖面图。
图17是说明与本发明有关的实施例3的半导体衬底的处理工序的剖面图。
图18是说明与本发明有关的实施例3的半导体衬底的处理工序的剖面图。
图19是说明与本发明有关的实施例4的半导体衬底的处理工序的剖面图。
图20是说明与本发明有关的实施例4的半导体衬底的处理工序的剖面图。
图21是说明与本发明有关的实施例5的半导体衬底的处理工序的剖面图。
图22是说明与本发明有关的实施例5的半导体衬底的处理工序的剖面图。
图23是说明与本发明有关的实施例5的半导体衬底的处理工序的剖面图。
图24是说明与本发明有关的实施例6的半导体衬底的处理工序的剖面图。
图25是说明与本发明有关的实施例6的半导体衬底的处理工序的剖面图。
图26是说明与本发明有关的实施例6的半导体衬底的处理工序的剖面图。
图27是说明与本发明有关的实施例6的半导体衬底的处理工序的剖面图。
图28是说明与本发明有关的实施例6的半导体衬底的处理工序的剖面图。
图29是说明与本发明有关的实施例7的半导体衬底的处理工序的剖面图。
图30是说明与本发明有关的实施例7的半导体衬底的处理工序的剖面图。
图31是说明与本发明有关的实施例7的半导体衬底的处理工序的剖面图。
图32是说明与本发明有关的实施例7的半导体衬底的处理工序的剖面图。
图33是说明与本发明有关的实施例7的半导体衬底的处理工序的剖面图。
图34是说明与本发明有关的实施例7的半导体衬底的处理工序的剖面图。
图35是说明与本发明有关的实施例7的半导体衬底的处理工序的剖面图。
图36是说明与本发明有关的实施例7的半导体衬底的处理工序的剖面图。
图37是说明与本发明有关的实施例7的半导体衬底的处理工序的剖面图。
图38是说明与本发明有关的实施例7的半导体衬底的处理工序的剖面图。
图39是说明与本发明有关的实施例7的半导体衬底的处理工序的剖面图。
图40是表示SOI衬底的结构的剖面图。
图41是说明SOI衬底的现有的处理工序的剖面图。
图42是说明SOI衬底的现有的处理工序的剖面图。
图43是说明SOI衬底的现有的处理工序的剖面图。
图44是说明SOI衬底的现有的处理工序中的问题的剖面图。
图45是说明SOI衬底的现有的处理工序中的问题的剖面图。
图46是说明SOI衬底的现有的处理工序中的问题的剖面图。
<A．实施例1>
使用表示处理工序的图1～图6说明与本发明有关的半导体衬底的处理方法和半导体衬底的实施例1。再有，在以后的说明中，将半导体衬底区分为上主面(形成半导体元件的一侧)、其中央部(包含有源区的部分)、把中央部的周边部和侧面部合在一起的边缘部以及下主面来称呼。
<A-1．处理方法>
首先，如图1所示，以100～400埃的厚度形成氧化硅膜(以后称为氧化膜)11以便覆盖整个SOI衬底10。再有，氧化膜11(第1氧化膜)可通过在约700～1100℃的温度条件下对SOI衬底10进行热氧化来形成，也可在约600～850℃的温度条件下利用CVD法来形成。
这里，SOI衬底在单晶硅衬底(体硅衬底)1的上主面内具有按顺序层叠了埋入氧化膜2和单晶硅层(以后称为SOI层)3的结构。而且在单晶硅衬底1的边缘部和下主面上形成了多晶硅层4。该多晶硅层4用于吸取在晶片的制造过程中进入的重金属等的污染物质，将这样的具有多晶硅层的结构称为多晶背敷结构(PBC结构)。
以下采用以SIMOX法制造的SOI衬底(SIMOX衬底)作为例子进行说明。
首先，在约600～850℃的温度条件下利用CVD法以1000～4000埃的厚度形成氮化硅膜(以后称为氮化膜)12作为耐氧化性膜，以便覆盖整个氧化膜11。
然后，有选择地形成抗蚀剂掩模R1，以便覆盖SOI衬底10的上主面(形成有源区的面)的中央部分。在图2中示出从上主面一侧看SOI衬底10时的平面图。如图2所示，没有在SOI衬底10的边缘部形成抗蚀剂掩模R1。再有，将抗蚀剂掩模R1的形成范围设定为完全覆盖形成半导体元件的有源区。
其次，以抗蚀剂掩模R1为刻蚀掩模，利用干法刻蚀有选择地除去氮化膜12，如图3所示，只在抗蚀剂掩模R1的下部留下氮化膜12。即，在为被抗蚀剂掩模R1覆盖的SOI衬底10的边缘部处除去氮化膜12，露出氧化膜11。此外，在SOI衬底10的下主面的整个面上除去氮化膜12。再有，在除去氮化膜12时，也可使用例如用了热磷酸的湿法刻蚀。
其次，在图4中示出的工序中，对SOI衬底10的边缘部和下主面进行氧化，形成氧化膜13(第2氧化膜)。在该氧化工序中，将在SOI衬底10的边缘部和下主面上露出的氧化膜11作为下敷氧化膜来使用，与LOCOS(硅的局部氧化)氧化同样地进行。再有，该氧化工序的条件选择对氮化膜12的下部以外的全部SOI层3进行氧化的条件。例如，在氮化膜12的下部的SOI层3的厚度为2000埃的情况下，使氧化膜13的厚度为5000埃以上。
其次，在图5中示出的工序中，在除去氮化膜12后，适当地减薄氮化膜12的下部的SOI层3的厚度，使其符合于所希望的半导体器件的规格。即，通过对氧化膜11再进行氧化使其变厚，来减薄SOI层3。此时，SOI衬底10的边缘部和下主面上形成的氧化膜13的厚度也增加。再有，设定氧化条件，使得在减薄1000埃的SOI层3的厚度的情况下，氧化膜11的厚度加厚2000埃。
其次，在图6中示出的工序中，利用湿法刻蚀除去已变厚的氧化膜11。
<A-2．特征的作用和效果)
如以上所说明的那样，在SOI层3的薄膜化工序中，虽然SOI衬底10的边缘部和下主面上形成的氧化膜13的厚度也减少，但由于氧化膜13的厚度本来就比氧化膜11厚的基础上，在SOI层3的薄膜化工序中其厚度又增加，故即使在氧化膜11的刻蚀时也不会完全被除去。此外，由于这样来形成氧化膜13，使得SOI层3不留在SOI衬底10的边缘部和下主面上，故不会产生SOI层3在局部被剥离而成为颗粒、飘浮在刻蚀液中这样的问题，可防止因颗粒的存在而引起的半导体元件的形成不良，于是可提高制造成品率。
再有，通过在以后的工序中在边缘部和下主面上形成了氧化膜13的SOI衬底10的上主面的SOI层3内制成MOS晶体管及双极型晶体管等来构成DRAM及SRAM、逻辑电路等。
<A-3．变形例>
在以上的说明中，关于将本发明应用于具有PBC结构的SOI衬底的例子进行了说明，但由于存在没有PBC结构的SOI衬底中也产生颗粒的情况，故也可应用本发明。
图7示出没有PBC结构的SOI衬底100的最边缘部的剖面图。如图7所示，在硅衬底1中注入氧离子以形成埋入氧化膜2的情况下，有下述的情况：在SOI衬底100的最边缘部ME处，在本来应该是SOI层的部分注入了氧离子，形成氧化膜。此时，不是全部的最边缘部ME被氧化，而是在局部留下粒状的单晶硅区域(以后称为硅岛SI)，在氧化膜的湿法刻蚀时，有时该硅岛SI变成颗粒，流出到刻蚀液中，但如在实施例1所说明的那样，通过在边缘部和下主面上形成氧化膜13，可防止硅岛SI变成颗粒。
<B．实施例2>
在以上已说明的与本发明有关的实施例1中，关于防止SOI衬底10的边缘部的SOI层3在湿法刻蚀时在局部被剥离而成为颗粒的现象的结构进行了说明，但存在埋入氧化膜2内含有的硅岛成为颗粒源的情况。
这里，关于硅岛进行说明。如图8所示，在埋入氧化膜2的内部存在多个硅岛SI。硅岛SI是在利用离子注入形成埋入氧化膜2时产生的，是SIMOX衬底中特有的。即，通过将氧离子注入硅衬底中来形成埋入氧化膜2，但此时，没有与氧离子反应的硅原子相互间在SIMOX退火工序中结合在一起，构成硅团。该硅团变成硅岛SI。
由于在埋入氧化膜2的较深的部分存在多个该硅岛SI，故通常即使埋入氧化膜2稍微被刻蚀也不会在表面上显现出来，但如图8所示，由于在SOI衬底10的边缘部处SOI层3和埋入氧化膜的厚度薄，故该硅岛SI因刻蚀而露出，根据情况被剥离而变成颗粒。
以下，作为与本发明有关的半导体衬底的处理方法和半导体衬底的实施例2，使用图8～图11就减少起因于硅岛的颗粒的结构进行说明。
<B-1．处理方法>
首先，如图8所示，以100～400埃的厚度形成氧化膜21(第1氧化膜)以便覆盖整个SOI衬底10。再有，氧化膜21可通过在约700-1100℃的温度条件下对SOI衬底10进行热氧化来形成，也可在约600～850℃的温度条件下利用CVD法来形成。
然后，有选择地形成抗蚀剂掩模R2，以便覆盖SOI衬底10的上主面(形成有源区的面)的中央部分。再有，将抗蚀剂掩模R2的形成范围设定为完全覆盖形成半导体元件的有源区的区域。
其次，以抗蚀剂掩模R2为刻蚀掩模，利用干法刻蚀有选择地除去未被抗蚀剂掩模R2覆盖的部分的氧化膜21和SOI层3，如图9所示，只在抗蚀剂掩模R2的下部留下氧化膜21和SOI层3。即，在未被抗蚀剂掩模R2覆盖的SOI衬底10的边缘部和下主面上除去氧化膜21和SOI层3，露出埋入氧化膜2。
其次，在除去抗蚀剂掩模R2后，如图10所示，适当地减薄抗蚀剂掩模R2的下部的SOI层3的厚度，使其符合于所希望的半导体器件的规格。即，通过对氧化膜21再进行氧化形成氧化膜23(第2氧化膜)，来减薄SOI层3。再有，设定氧化条件，使得在减薄1000埃的SOI层3的厚度的情况下，氧化膜23的厚度比氧化膜21厚2000埃。此时，SOI衬底10的边缘部和下主面的埋入氧化膜2暴露于氧化剂、即氧中。而且，如果氧扩散到埋入氧化膜2中并到达硅岛SI，则由于与硅原子进行反应而形成氧化硅膜，故硅岛SI就消失了。
<B-2．特征的作用和效果>
如以上所说明的那样，在SOI层3的薄膜化工序中，如图11所示，由于即使在用湿法刻蚀除去了为SOI层3的薄膜化而形成的氧化膜23的情况下，在SOI衬底10的边缘部处硅岛SI也变少，故可防止硅岛SI被剥离而成为颗粒的情况。
再有，在以上的说明中，示出了在为SOI层3的薄膜化而对氧化膜21再进行氧化使其加厚时使硅岛SI一起消失的例子，但只要能使硅岛SI消失，也可用其它的氧化工序使硅岛SI消失。但是，不能适用于包含了在该氧化工序之前将SOI衬底10的边缘部暴露于湿法刻蚀中的工序的情况。
<B-3．处理方法的变形例>
在以上已说明的与本发明有关的实施例2中，示出了在为SOI层3的薄膜化而对氧化膜21再进行氧化使其加厚时使硅岛SI一起消失的例子，但也可通过除去SOI衬底10的边缘部的埋入氧化膜2来防止硅岛SI变成颗粒的情况。
即，如图12所示，形成氧化膜21，以便覆盖整个SOI衬底10，有选择地形成抗蚀剂掩模R2，以便覆盖SOI衬底10的上主面的中央部分。
其次，以抗蚀剂掩模R2为刻蚀掩模，通过利用干法刻蚀依次有选择地除去未被抗蚀剂掩模R2覆盖的部分的氧化膜21、SOI层3、埋入氧化膜2，如图13所示，只在抗蚀剂掩模R2的下部留下氧化膜21、SOI层3、埋入氧化膜2。然后，相对于SOI衬底10的下主面也进行该干法刻蚀，在未被抗蚀剂掩模R2覆盖的SOI衬底10的边缘部和下主面上露出硅衬底1(基底衬底)。
其次，在除去抗蚀剂掩模R2后，如图14所示，适当地减薄抗蚀剂掩模R2的下部的SOI层3的厚度，使其符合于所希望的半导体器件的规格。即，通过对氧化膜21再进行氧化以形成氧化膜23来减薄SOI层3。此时，在已露出的硅衬底1的表面上就形成氧化膜24。
这样，由于通过利用干法刻蚀除去SOI衬底10的边缘部的埋入氧化膜2，在SOI衬底10的边缘部处不存在硅岛SI，故在用湿法刻蚀除去为SOI层3的薄膜化而形成的氧化膜23时，可防止硅岛SI变成颗粒的情况。
<C．实施例3>
在以上已说明的与本发明有关的实施例1和2中，关于防止SIMOX衬底的边缘部的SOI层变成颗粒的情况、和SIMOX衬底的埋入氧化膜内的硅岛变成颗粒的情况的结构进行了说明，但存在用键合法制造的SOI衬底(键合衬底)中也产生颗粒的情况。
键合衬底是这样得到的：在硅衬底的上主面(形成半导体元件的主面)上形成氧化膜，在其上键合另一个硅衬底，通过研磨该另一个硅衬底，使其达到规定的厚度，来得到SOI结构。在图15中示出这样形成的SOI衬底200的边缘部的剖面图。
在图15中，在硅衬底1的上主面上按顺序层叠衬底上氧化膜7和硅层8，构成SOI结构。再有，衬底上氧化膜7相当于埋入氧化膜，硅层8相当于SOI层。
在这样构成的SOI衬底200中，衬底上氧化膜7和硅层8的边缘部的倒角处理是不完全的，有凹凸部沿周缘成为连续的平面视图的形状的情况，有时该凹凸部在衬底的运送中剥离而成为颗粒。
此外，由于在边缘部处衬底上氧化膜7露出，故在湿法刻蚀时刻蚀液侵入，有衬底上氧化膜7在局部被除去的情况。在图16中示出图15中示出的W区域的详细图。
在图16中，SOI层8的边缘部的衬底上氧化膜7在局部被除去，SOI层8在局部变成浮起的状态。在这种状态下，SOI层8容易剥离，成为颗粒的可能性较大。
以下，作为与本发明有关的半导体衬底的处理方法和半导体衬底的实施例3，使用图17和图18就减少键合衬底中的颗粒的结构进行说明。
<C-1．处理万法>
如图17所示，以100～400埃的厚度形成氧化膜31(第1氧化膜)以便覆盖整个SOI衬底200。再有，氧化膜31可通过在约700～1100℃的温度条件下对SOI衬底200进行热氧化来形成，也可在约600～850℃的温度条件下利用CVD法来形成。
然后，在约600～850℃的温度条件下利用CVD法以1000～4000埃的厚度形成氮化膜32(耐氧化性膜)，以便覆盖整个氧化膜31。
然后，有选择地形成抗蚀剂掩模R3，以便覆盖SOI衬底200的上主面(形成有源区的面)的中央部分。
其次，以抗蚀剂掩模R3为刻蚀掩模，利用干法刻蚀有选择地除去氮化膜32之后，通过除去抗蚀剂掩模R3，只在上主面的中央部分留下氮化膜32。即，在从未被抗蚀剂掩模R3覆盖的SOI层8的边缘部起直到硅衬底1的边缘部和下主面除去氮化膜32，露出氧化膜31。此外，在SOI衬底200的下主面的整个面上除去氮化膜32。再有，在除去氮化膜32时，也可使用例如用了热磷酸的湿法刻蚀。
然后，在图18中示出的工序中，从SOI层8的边缘部起对硅衬底1的边缘部和下主面进行氧化，形成氧化膜33(第2氧化膜)。在该氧化工序中，从SOI层8的边缘部起将硅衬底1的边缘部和下主面上露出的氧化膜31作为下敷氧化膜来使用，与LOCOS氧化同样地进行。再有，该氧化工序的条件选择对氮化膜32的下部以外的全部SOI层8进行氧化的条件。
再有，在除去氮化膜32后，适当地减薄氮化膜32的下部的SOI层8的厚度使其符合于所希望的半导体器件的规格的薄膜化工序与实施例1中使用图5和图6已说明的工序相同，故省略其说明。
<C-2．特征的作用和效果>
如以上所说明的那样，由于在键合衬底、即SOI衬底200中从SOI层8的边缘部起直到硅衬底1的边缘部和下主面形成了氧化膜33，故可防止在SOI衬底200的运送中及由于SOI层8的薄膜化工序中的湿法刻蚀，衬底上氧化膜7和硅层8的边缘部剥离而产生颗粒的情况。
<D．实施例4>
在以上已说明的与本发明有关的实施例1～3中，就减少SOI衬底中的颗粒进行了说明，但即使是体硅衬底，在有PBC结构的情况下，也有多晶硅层剥离而产生颗粒的情况。即，如使用图44已说明的那样，多晶硅层由多个单晶粒子集合在一起而构成，但存在下述情况：在氧化多晶硅层时，氧化剂、即氧侵入到单晶粒子的边界处，以包围单晶粒子的方式形成氧化膜。在这种状况下，如果利用湿法刻蚀除去氧化膜，则单晶粒子被剥离而成为颗粒的可能性较大。
以下，作为与本发明有关的半导体衬底的处理方法和半导体衬底的实施例4，使用图19和图20就减少体硅衬底中的颗粒的结构进行说明。
<D-1．处理方法>
在图19中，在单晶硅衬底(体硅衬底)1的边缘部和下主面上形成了多晶硅层4。再有，将用硅衬底1和多晶硅层4构成的衬底称为硅衬底300。
如图19所示，以100～400埃的厚度形成氧化膜41(第1氧化膜)以便覆盖整个硅衬底300。再有，氧化膜41可通过在约700～1100℃的温度条件下对硅衬底300进行热氧化来形成，也可在约600～850℃的温度条件下利用CVD法来形成。
然后，在约600～850℃的温度条件下利用CVD法以1000～4000埃的厚度形成氮化膜42(耐氧化性膜)，以便覆盖整个氧化膜41。
然后，有选择地形成抗蚀剂掩模R4，以便覆盖硅衬底300的上主面(形成有源区的面)的中央部分。
其次，以抗蚀剂掩模R4为刻蚀掩模，利用干法刻蚀有选择地除去氮化膜42之后，通过除去抗蚀剂掩模R4，只在上主面的中央部分留下氮化膜42。即，在未被抗蚀剂掩模R4覆盖的硅衬底300的边缘部处除去氮化膜42，露出氧化膜41。此外，在硅衬底300的下主面的整个面上除去氮化膜42。再有，在除去氮化膜42时，也可使用例如用了热磷酸的湿法刻蚀。
其次，在图20中示出的工序中，从硅衬底300的边缘部起到下主面形成氧化膜43(第2氧化膜)。在该氧化工序中，从硅衬底300的边缘部起到下主面上露出的氧化膜41作为下敷氧化膜来使用，与LOCOS氧化同样地进行。再有，该氧化工序的条件是这样来选择的，即将氧化膜43的厚度例如选择为4000～5000埃，该厚度不会使多晶硅层4全部被氧化，而且不能用以后的工序中的湿法刻蚀简单地除去。
<D-2．特征的作用和效果>
如以上所说明的那样，由于从硅衬底300的边缘部起到下主面形成了氧化膜43，其厚度成为不能用湿法刻蚀简单地除去的厚度，故即使在氧化剂侵入到多晶硅层4的单晶粒子的边界处，以包围单晶粒子的方式形成氧化膜的情况下，也可防止在湿法刻蚀时多晶硅层4被剥离而成为颗粒的情况发生。
<E．实施例5>
<E-1．处理方法>
使用表示处理工序的图21～图23说明与本发明有关的半导体衬底的处理方法和半导体衬底的实施例5。
首先，如图21所示，形成氧化膜51以便覆盖整个SOI衬底10。再有，氧化膜51可通过在约700～1100℃的温度条件下对SOI衬底10进行热氧化来形成，也可在约600～850℃的温度条件下利用CVD法来形成。再有，在硅衬底1的边缘部和下主面上形成多晶硅层4，作成PBC结构。
其次，如图22所示，有选择地形成抗蚀剂掩模R5，以便覆盖SOI衬底10的边缘部和下主面。使抗蚀剂掩模R5不在SOI衬底10的上主面的中央部上形成，露出氧化膜51。然后利用湿法刻蚀有选择地除去已露出的氧化膜51。
然后，通过除去抗蚀剂掩模R5，如图23所示，可得到用氧化膜51覆盖硅衬底1的边缘部和下主面、并在SOI衬底10的上主面的中央部处露出SOI层3的结构。
<E-2．特征的作用和效果>
再有，由于适当地减薄已露出的SOI层3的厚度而使其符合于所希望的半导体器件的规格的薄膜化工序与实施例1中使用图5和图6已说明的工序相同，故省略其说明，但即使在SOI层3的薄膜化工序中氧化膜51也不会完全被除去，不产生氧化膜51下部的SOI层3在局部被剥离而成为颗粒并飘浮在刻蚀液中的问题，可防止因颗粒的存在而引起的半导体元件的形成不良，于是可提高制造成品率。
此外，如果将氧化膜51的厚度设定为用于对SOI层3进行薄膜化的厚度，则没有必要为了薄膜化工序而重新形成氧化膜。为此，可这样来设定氧化膜51的厚度，使SOI层3的厚度成为符合于所希望的半导体器件的规格的厚度。
<F．实施例6>
<F-1．处理方法>
使用表示处理工序的图24～图28说明与本发明有关的半导体衬底的处理方法和半导体衬底的实施例6。
首先，如图24所示，例如以1600埃的厚度形成氧化膜61(第1氧化膜)以便覆盖整个SOI衬底10。这里，将氧化膜61的厚度设定为用于对SOI层3进行薄膜化的厚度。即，这样来设定氧化膜61的厚度，使SOI层3的厚度成为符合于所希望的半导体器件的规格的厚度。在图25中示出图24中示出的区域Z的细节。
再有，氧化膜61可通过在约700～1100℃的温度条件下对SOI衬底10进行热氧化来形成，也可在约600～850℃的温度条件下利用CVD法来形成。再有，在硅衬底1的边缘部和下主面上形成多晶硅层4，作成PBC结构。
其次，如图26所示，以1000～4000埃的厚度形成氮化膜62(耐氧化性膜)，以便覆盖SOI衬底10的上主面(形成有源区的面)的中央部分。氮化膜62的形成方法是这样的：在利用CVD法形成氮化膜62使其覆盖整个SOI衬底10后，形成抗蚀剂掩模以便覆盖SOI衬底10的上主面的中央部分，将该抗蚀剂掩模作为刻蚀掩模，通过利用干法刻蚀有选择地除去氮化膜62来形成。
其次，在图27所示的工序中，对SOI衬底10的边缘部和下主面进行氧化形成氧化膜63(第2氧化膜)。在该氧化工序中，将在SOI衬底10的边缘部和下主面上露出的氧化膜61作为下敷氧化膜来使用，与LOCOS氧化同样地进行。再有，该氧化工序的条件选择使除氮化膜62的下部以外的SOI层3全部被氧化的条件。例如，在氮化膜62的下部的SOI层3的厚度为2000埃的情况下，使氧化膜63的厚度为5000埃以上。
其次，如图28所示，在除去氮化膜62后，通过除去氮化膜62下部的氧化膜61，能以符合于所希望的半导体器件的规格的厚度来得到SOI层3的厚度。
如以上所说明的那样，通过预先将基底氧化膜的厚度设定为适合于SOI层的薄膜化的厚度，可削减氧化膜的形成次数，但不用说该方法也可适用于在前面已说明的与本发明有关的实施例2、3和5。
<F-2．特征的作用和效果>
如以上说明的那样，在SOI层3的薄膜化工序中，SOI衬底10的边缘部和下主面上形成的氧化膜63的厚度虽然也减少，但由于氧化膜63的厚度本来就比氧化膜61厚，故即使在氧化膜61的刻蚀时也不会完全被除去。此外，由于形成了氧化膜63，使得SOI层3不留在SOI衬底10的边缘部和下主面上，故不产生SOI层3在局部被剥离而成为颗粒并飘浮在刻蚀液中的问题，可防止因颗粒的存在而引起的半导体元件的形成不良，于是可提高制造成品率。
此外，按照本实施例，由于形成氧化膜的工序有2次即可，故可削减工序数，同时由于与SOI层的薄膜化有关的氧化工序有1次即可，故SOI层的厚度的控制性变得良好。
<G．实施例7>
在以上已说明的实施例1～6中，只关于单独地进行SOI衬底或体硅衬底的边缘部的处理的情况进行了说明。但是，不用说也可以在与边缘部的处理工序的同时，进行SOI衬底或体硅衬底的上主面(形成有源区的面)的中央部分的半导体元件的制造工序。
以下，使用图29～图32说明在进行与实施例6中的SOI衬底的处理工序的同时，在中央部分进行半导体元件的制造工序的例子，使用图33～图39说明在进行将实施例5和实施例6组合起来的SOI衬底的处理工序的同时，在中央部分进行半导体元件的制造工序的例子。
再有，在以下的说明中，对于与实施例5和6中已说明的结构相同的结构附以相同的符号，省略重复的说明。
<G-1．实施例6的变形例>
首先，如图29所示，以例如1600埃的厚度形成氧化膜61以便覆盖整个SOI衬底10。再有，在硅衬底1的边缘部和下主面上形成多晶硅层4，作成PBC结构。而且，以1000～4000埃的厚度形成氮化膜62，以便覆盖整个氧化膜61。
此外，在SOI衬底10的上主面的中央部分上有选择地形成抗蚀剂掩模R6。
其次，将该抗蚀剂掩模R6作为刻蚀掩模，利用干法刻蚀有选择地除去氮化膜62，只在抗蚀剂掩模R6的下部留下氮化膜62。
其次，在图30所示的工序中，对SOI衬底10的边缘部和下主面进行氧化形成氧化膜63。在该氧化工序中，将在SOI衬底10的上主面的中央部、边缘部和下主面上露出的氧化膜61作为下敷氧化膜来使用，与LOCOS氧化同样地进行。再有，该氧化工序的条件选择使除氮化膜62的下部以外的SOI层3全部被氧化的条件。例如，在氮化膜62的下部的SOI层3的厚度为2000埃的情况下，使氧化膜63的厚度为5000埃以上。再有，在SOI衬底10的上主面的中央部上氧化膜63成为场氧化膜(LOCOS氧化膜)。
其次，在图31中示出的工序中，在除去了氮化膜62后，通过除去氮化膜62下部的氧化膜61，能以符合于所希望的半导体器件的规格的厚度来得到SOI层3的厚度。此时，SOI衬底10的边缘部和下主面上形成的氧化膜63的厚度虽然也减少，但由于氧化膜63的厚度本来就比氧化膜61厚，故即使在氧化膜61的刻蚀时也不会完全被除去。
再有，在图32中示出从上主面一侧看SOI衬底10时的平面图。如图32所示，在SOI衬底10的边缘部处形成了氧化膜63，在中央部处形成了有源区AR。
其后，在SOI衬底10的上主面的中央部中，在用场氧化膜规定的有源区AR上分别制成半导体元件，而此时SOI衬底10的边缘部和下主面被氧化膜63所覆盖，此外，由于形成了氧化膜63，使得SOI层3不留在SOI衬底10的边缘部和下主面上，故不产生SOI层3在局部被剥离而成为颗粒并飘浮在刻蚀液中的问题，可防止因颗粒的存在而引起的半导体元件的形成不良，于是可提高制造成品率。
<G-2．实施例5和6的组合的变形例>
首先，如图33所示，以例如1600埃的厚度形成氧化膜61以便覆盖整个SOI衬底10。再有，在硅衬底1的边缘部和下主面上形成多晶硅层4，作成PBC结构。而且，以1000～4000埃的厚度形成氮化膜62，以便覆盖整个氧化膜61。
其次，如图34所示，有选择地形成抗蚀剂掩模R7，以便覆盖氮化膜62的边缘部和下主面。在SOI衬底10的上主面的中央部上不形成抗蚀剂掩模R7，露出氮化膜62。然后，将已露出的氮化膜62用干法刻蚀来除去，通过用湿法刻蚀除去其下的氧化膜61，就露出SOI层3。
其次，如图35所示，在上主面的中央部上以例如300埃的厚度形成氧化膜71。再有，氧化膜71可通过在约700-1100℃的温度条件下对SOI衬底10进行热氧化来形成，也可在约600～850℃的温度条件下利用CVD法来形成。接着，以例如1500埃的厚度形成氮化膜72(耐氧化性膜)，以便覆盖整个SOI衬底10。此外，在SOI衬底10的上主面的中央部分上有选择地形成抗蚀剂掩模R8。
其次，以抗蚀剂掩模R8为刻蚀掩模，通过利用干法刻蚀有选择地除去氮化膜72，如图36所示，只在抗蚀剂掩模R8的下部留下氮化膜72。再有，在SOI衬底10的边缘部处除去氮化膜72，但在其下部留下氮化膜62。
其次，在图37中示出的工序中，对SOI衬底10的边缘部和下主面进行氧化形成氧化膜73。在该氧化工序中，将在SOI衬底10的上主面的中央部、边缘部和下主面上露出的氧化膜71作为下敷氧化膜来使用，与LOCOS氧化同样地进行。再有，该氧化工序的条件选择使除氮化膜72的下部以外的SOI层3全部被氧化的条件。例如，在氮化膜72的下部的SOI层3的厚度为2000埃的情况下，使氧化膜73的厚度为5000埃以上。再有，在SOI衬底10的上主面的中央部上氧化膜73成为场氧化膜(LOCOS氧化膜)。此外，在边缘部处氧化膜73与氧化膜61合成一体。
其次，在图38中示出的工序中利用干法刻蚀除去氮化膜72。此时在SOI衬底10的边缘部处氮化膜62也被刻蚀，但由于氮化膜62比氮化膜72形成得厚，故不会完全被除去。
在图39中，示出在SOI衬底10的有源区中形成了MOS晶体管的例子。在图39中，在有源区中形成了MOS晶体管MT后，用层间绝缘膜IL覆盖SOI衬底10的上主面，在其上有选择地形成抗蚀剂掩模R9。然后，以抗蚀剂掩模R9为掩模有选择地除去层间绝缘膜IL，但由于边缘部和下主面被氮化膜62所覆盖，故不产生SOI层3在局部被剥离而成为颗粒并飘浮在刻蚀液中的问题。
再有，在以上的说明中，在SOI衬底10的边缘部处构成氧化膜和氮化膜的2层结构，但也可作成氧化膜、氮化膜、氧化膜的3层结构。通过这样做，在LOCOS氧化后除去氮化膜时，由于最上层的氧化膜成为对于氮化膜进行刻蚀的掩模，故可防止边缘部处的氮化膜被刻蚀。
在以上已说明的实施例1～7中，示出了在防止氧化的部分形成了氮化膜的结构，但只要是起到防止氧化的掩模的功能的膜，就不限定于氮化膜。即，只要是不使氧化剂、即氧透过的、本身也不被氧化的耐氧化性膜，什么样的膜都可以。
按照与本发明的第1方面有关的半导体衬底的处理方法，由于在边缘部形成比较厚的第2氧化膜，故即使在边缘部和另一个主面上存在用湿法刻蚀容易剥离的层时，由于第2氧化膜起到保护膜的功能，因此也不产生上述容易剥离的层在局部剥离下来而成为颗粒、飘浮在刻蚀液中的问题，可防止因颗粒的存在而引起的半导体元件的形成不良，于是可提高制造成品率。
按照与本发明的第2方面有关的半导体衬底的处理方法，由于在用SIMOX法形成的SOI衬底的边缘部处完全地氧化了延伸到边缘部的SOI层，同时形成第2氧化膜以便对边缘部的剩下的部分进行氧化，故对用湿法刻蚀容易剥离的SOI层进行保护，故不产生SOI层剥离下来而成为颗粒并飘浮在刻蚀液中的问题，可防止因颗粒的存在而引起的半导体元件的形成不良，于是可提高制造成品率。
按照与本发明的第3方面有关的半导体衬底的处理方法，由于在用键合法形成的SOI衬底的边缘部处完全地氧化了延伸到边缘部的SOI层，同时形成第2氧化膜以便对边缘部的剩下的部分进行氧化，故即使在衬底上氧化膜7和SOI层的边缘部的倒角处理是不完全的、凹凸部沿周缘成为连续的平面视图的形状的情况下，也可防止该部分发生剥离，同时可防止衬底上氧化膜7的边缘部在湿法刻蚀时在局部被除去这样的情况。
按照与本发明的第4方面有关的半导体衬底的处理方法，由于即使在体硅衬底的边缘部和另一个主面上具备多晶硅层情况下，也在边缘部形成第2氧化膜，以免完全地氧化多晶硅层，故在湿法刻蚀时可防止因多晶硅层特有的结构引起的多晶硅层的剥离。
按照与本发明的第5方面有关的半导体衬底的处理方法，由于以适合于SOI层的薄膜化的厚度来制成第1氧化膜，故在以后的工序中没有必要进行SOI层的薄膜化，可简化半导体衬底的处理工序。
按照与本发明的第6方面有关的半导体衬底的处理方法，由于可以同时进行第2氧化膜的形成和场氧化膜的形成，故可简化半导体衬底的处理工序。
按照与本发明的第7方面有关的半导体衬底的处理方法，由于能使在半导体衬底的边缘部处形成氧化膜这一点变得简便，故可大幅度简化处理工序，可谋求降低处理成本。
按照与本发明的第8方面有关的半导体衬底的处理方法，可用氧化膜和第1耐氧化性膜更牢固地保护半导体衬底的边缘部。
按照与本发明的第9方面有关的半导体衬底的处理方法，由于以适合于SOI层的薄膜化的厚度来制成氧化膜，故在以后的工序中没有必要进行SOI层的薄膜化，可简化半导体衬底的处理工序。
按照与本发明的第10方面有关的半导体衬底的处理方法，由于在工序(d)中SOI衬底的边缘部的已露出的上述埋入氧化膜暴露于氧化剂、即氧中，故如果氧扩散到埋入氧化膜中，并到达用SIMOX形成的SOI衬底的埋入氧化膜中固有地存在的硅岛的话，由于与硅原子发生反应并形成氧化硅膜，故硅岛消失。结果，在SOI衬底的边缘部的上述埋入氧化膜中硅岛变少，即使在用湿法刻蚀除去埋入氧化膜那样的情况下，也可防止硅岛被剥离而成为颗粒的情况。
按照与本发明的第11方面有关的半导体衬底的处理方法，由于利用干法刻蚀有选择地除去半导体衬底上的边缘部的第1氧化膜、SOI层、埋入氧化膜，故在半导体衬底的边缘部处用SIMOX形成的SOI衬底的埋入氧化膜中固有地存在的硅岛就变得不存在，可防止在湿法刻蚀时硅岛被剥离而成为颗粒的情况。
按照与本发明的第12方面有关的半导体衬底的处理方法，由于以适合于SOI层的薄膜化的厚度来制成第2氧化膜，故在以后的工序中没有必要进行SOI层的薄膜化，可简化半导体衬底的处理工序。
按照与本发明的第13方面有关的半导体衬底，由于在半导体衬底的边缘部具有达到埋入氧化膜的厚度的氧化膜，故可保护因湿法刻蚀而容易剥离的SOI层，不产生SOI层剥离下来而成为颗粒并飘浮在刻蚀液中的问题，可防止因颗粒的存在而引起的半导体元件的形成不良，于是可提高制造成品率。
按照与本发明的第14方面有关的半导体衬底，由于在半导体衬底的边缘部的埋入氧化膜内的硅岛密度比一个主面的中央部的埋入氧化膜内的硅岛密度低，故即使在用湿法刻蚀除去埋入氧化膜那样的情况下，也可得到防止了硅岛剥离下来成为颗粒的半导体衬底。
按照与本发明的第15方面有关的半导体衬底，由于在半导体衬底的边缘部处没有形成埋入氧化膜和SOI层，故可得到在湿法刻蚀时防止了硅岛剥离下来成为颗粒的半导体衬底。

Claims (15)

1．一种半导体衬底的处理方法，该半导体衬底具有：一个主面、其相对一侧的另一个主面和侧面部，所述一个主面中规定形成有源区的中央部，规定包含所述中央部的周边区域和所述侧面部的边缘部，所述处理方法的特征在于包括：
(a)形成第1氧化膜以便覆盖所述半导体衬底的所述中央部和所述边缘部的工序；
(b)在所述中央部的所述第1氧化膜的上部有选择地形成耐氧化性膜的工序；以及
(c)以所述耐氧化性膜为掩模，通过进一步氧化所述半导体衬底的边缘部，在所述边缘部上形成比所述第1氧化膜厚的第2氧化膜的工序。
2．如权利要求1所述的半导体衬底的处理方法，其特征在于：
所述半导体衬底是用SIMOX法形成的SOI衬底，
在所述一个主面的表面内具备在整个面上按顺序层叠形成的埋入氧化膜和SOI层，
所述工序(c)包含工序(c-1)，在该工序(c-1)中形成所述第2氧化膜，以便在完全地氧化延伸到所述边缘部的所述SOI层的同时，也氧化所述边缘部的剩下的部分。
3．如权利要求1所述的半导体衬底的处理方法，其特征在于：
所述半导体衬底是用键合法形成的SOI衬底，
在所述一个主面的表面上具备在整个面上按顺序层叠形成的埋入氧化膜和SOI层，
所述工序(c)包含工序(c-1)，在该工序(c-1)中形成所述第2氧化膜，以便在完全地氧化延伸到所述边缘部的所述SOI层的同时，也氧化所述边缘部的剩下的部分。
4．如权利要求1所述的半导体衬底的处理方法，其特征在于：
所述半导体衬底是体硅衬底，
具备在所述边缘部和所述另一个主面上形成的多晶硅层，
所述工序(c)包含工序(c-1)，在该工序(c-1)中形成所述第2氧化膜以免完全地氧化所述多晶硅层。
5．如权利要求2或权利要求3所述的半导体衬底的处理方法，其特征在于：
所述工序(a)包含形成所述第1氧化膜以便将所述中央部的所述SOI层的厚度减薄到适合于形成半导体元件的厚度的工序。
6．如权利要求5所述的半导体衬底的处理方法，其特征在于：
所述工序(b)包含在所述中央部与规定所述有源区的场氧化膜的图形相一致在所述耐氧化性膜中形成图形的工序，
所述工序(c)包含在所述中央部与所述耐氧化性膜的所述图形相一致将所述第2氧化膜作为所述场氧化膜来形成的工序。
7．一种半导体衬底的处理方法，该半导体衬底具有：一个主面、其相对一侧的另一个主面和侧面部，所述一个主面中规定形成有源区的中央部，规定包含所述中央部的周边区域和所述侧面部的边缘部，所述处理方法的特征在于包括：
(a)形成氧化膜以便覆盖所述半导体衬底的所述中央部和所述边缘部的工序；
(b)在除所述中央部以外的所述氧化膜的上部形成抗蚀剂掩模的工序；以及
(c)以所述抗蚀剂掩模为刻蚀掩模，有选择地除去所述中央部的所述氧化膜并使所述SOI层露出，同时在所述边缘部留下所述氧化膜的工序。
8．如权利要求7所述的半导体衬底的处理方法，其特征在于：
还包括：(d)在所述边缘部的所述氧化膜上形成耐氧化性膜的工序。
9．如权利要求7或权利要求8所述的半导体衬底的处理方法，其特征在于：
所述半导体衬底是用SIMOX法形成的SOI衬底，
在所述一个主面的表面内具备在整个面上按顺序层叠形成的埋入氧化膜和SOI层，
所述工序(a)包含形成所述氧化膜以便将所述中央部的所述SOI层的厚度减薄到适合于形成半导体元件的厚度的工序。
10．一种半导体衬底的处理方法，该半导体衬底具有：一个主面、其相对一侧的另一个主面和侧面部，所述一个主面中规定形成有源区的中央部，规定包含所述中央部的周边区域和所述侧面部的边缘部，所述半导体衬底是用SIMOX法形成的SOI衬底，在所述一个主面的表面内具备在整个面上按顺序层叠形成的埋入氧化膜和SOI层，所述处理方法的特征在于包括：
(a)形成第1氧化膜以便覆盖所述半导体衬底的所述中央部和所述边缘部的工序；
(b)在所述中央部的所述第1氧化膜的上部有选择地形成抗蚀剂掩模的工序；
(c)以所述抗蚀剂掩模为刻蚀掩模，有选择地除去所述半导体衬底的边缘部的所述第1氧化膜和所述SOI层并露出所述埋入氧化膜的工序；以及
(d)进一步氧化所述抗蚀剂掩模的下部的所述第1氧化膜以形成比所述第1氧化膜厚的第2氧化膜，同时进一步加厚已露出的所述埋入氧化膜的工序。
11．一种半导体衬底的处理方法，该半导体衬底具有：一个主面、其相对一侧的另一个主面和侧面部，所述一个主面中规定形成有源区的中央部，规定包含所述中央部的周边区域和所述侧面部的边缘部，所述半导体衬底是用SIMOX法形成的SOI衬底，在所述一个主面的表面内具备在整个面上按顺序层叠形成的埋入氧化膜和SOI层，所述处理方法的特征在于包括：
(a)形成第1氧化膜以便覆盖所述半导体衬底的所述中央部和所述边缘部的工序；
(b)在所述中央部的所述第1氧化膜的上部有选择地形成抗蚀剂掩模的工序；
(c)以所述抗蚀剂掩模为刻蚀掩模，利用干法刻蚀有选择地除去所述半导体衬底的边缘部的所述第1氧化膜、所述SOI层和所述埋入氧化膜并露出所述SOI层下部的基底衬底的工序；以及
(d)进一步氧化所述抗蚀剂掩模的下部的所述第1氧化膜以形成比所述第1氧化膜厚的第2氧化膜，同时在已露出的基底衬底上形成第3氧化膜的工序。
12．如权利要求10或权利要求11所述的半导体衬底的处理方法，其特征在于：
所述工序(d)包含：形成所述第2氧化膜以便将所述中央部的所述SOI层的厚度减薄到适合于形成半导体元件的厚度的工序。
13．一种半导体衬底，该半导体衬底具有：一个主面、其相对一侧的另一个主面和侧面部，所述一个主面中规定形成有源区的中央部，规定包含所述中央部的周边区域和所述侧面部的边缘部，其特征在于：
在所述一个主面的表面内具备按顺序层叠形成的埋入氧化膜和SOI层，
在所述边缘部处具备达到所述埋入氧化膜的厚度的氧化膜。
14．一种半导体衬底，该半导体衬底具有：一个主面、其相对一侧的另一个主面和侧面部，所述一个主面中规定形成有源区的中央部，规定包含所述中央部的周边区域和所述侧面部的边缘部，其特征在于：
在所述一个主面的表面内具备按顺序层叠形成的埋入氧化膜和SOI层，
在所述埋入氧化膜内包含硅岛，
延伸到所述边缘部的所述埋入氧化膜内的硅岛密度比所述中央部的所述埋入氧化膜内的硅岛密度低。
15．一种半导体衬底，该半导体衬底具有：一个主面、其相对一侧的另一个主面和侧面部，所述一个主面中规定形成有源区的中央部，规定包含所述中央部的周边区域和所述侧面部的边缘部，其特征在于：
在所述一个主面的表面内具备按顺序层叠形成的埋入氧化膜和SOI层，
在所述埋入氧化膜内包含硅岛，
在所述边缘部处没有形成所述埋入氧化膜和所述SOI层。
CN98115981A 1997-10-06 1998-07-15 半导体衬底的处理方法和半导体衬底 Expired - Fee Related CN1115716C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP272541/1997 1997-10-06
JP27254197A JP3875375B2 (ja) 1997-10-06 1997-10-06 半導体装置の製造方法および半導体基板
JP272541/97 1997-10-06

Publications (2)

Publication Number Publication Date
CN1213843A true CN1213843A (zh) 1999-04-14
CN1115716C CN1115716C (zh) 2003-07-23

Family

ID=17515344

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98115981A Expired - Fee Related CN1115716C (zh) 1997-10-06 1998-07-15 半导体衬底的处理方法和半导体衬底

Country Status (7)

Country Link
US (2) US6150696A (zh)
JP (1) JP3875375B2 (zh)
KR (1) KR100269667B1 (zh)
CN (1) CN1115716C (zh)
DE (1) DE19824207A1 (zh)
FR (1) FR2769406B1 (zh)
TW (1) TW393680B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3594779B2 (ja) 1997-06-24 2004-12-02 株式会社ルネサステクノロジ 半導体装置の製造方法
JPH11204452A (ja) 1998-01-13 1999-07-30 Mitsubishi Electric Corp 半導体基板の処理方法および半導体基板
US6482749B1 (en) * 2000-08-10 2002-11-19 Seh America, Inc. Method for etching a wafer edge using a potassium-based chemical oxidizer in the presence of hydrofluoric acid
JP2002313757A (ja) * 2001-04-17 2002-10-25 Hitachi Ltd 半導体集積回路装置の製造方法
US20030183915A1 (en) * 2002-04-02 2003-10-02 Motorola, Inc. Encapsulated organic semiconductor device and method
FR2852143B1 (fr) * 2003-03-04 2005-10-14 Soitec Silicon On Insulator Procede de traitement preventif de la couronne d'une tranche multicouche
DE10326273B4 (de) 2003-06-11 2008-06-12 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Reduzierung der Scheibenkontaminierung durch Entfernen von Metallisierungsunterlagenschichten am Scheibenrand
JP4004448B2 (ja) * 2003-09-24 2007-11-07 富士通株式会社 半導体装置およびその製造方法
JP2005129676A (ja) * 2003-10-23 2005-05-19 Sumitomo Mitsubishi Silicon Corp Ｓｏｉ基板用シリコン基板、ｓｏｉ基板、及びそのｓｏｉ基板の製造方法
US7838387B2 (en) * 2006-01-13 2010-11-23 Sumco Corporation Method for manufacturing SOI wafer
KR100870602B1 (ko) * 2007-08-24 2008-11-25 주식회사 동부하이텍 반도체 다이의 제조 방법
KR20130128227A (ko) * 2012-05-16 2013-11-26 삼성전자주식회사 전자소자 탑재용 기판의 제조방법
FR3003395B1 (fr) * 2013-03-15 2015-05-29 Commissariat Energie Atomique Procede et realisation d'un substrat muni d'une protection de bord
US10245393B2 (en) 2014-08-13 2019-04-02 Elwha Llc Methods, systems, and devices related to a supplemental inhaler
US10765817B2 (en) 2014-08-13 2020-09-08 Elwha, Llc Methods, systems, and devices related to delivery of alcohol with an inhaler
US10987048B2 (en) 2014-08-13 2021-04-27 Elwha Llc Systems, methods, and devices to incentivize inhaler use
WO2016147529A1 (ja) * 2015-03-16 2016-09-22 富士電機株式会社 半導体装置の製造方法
JP6676365B2 (ja) * 2015-12-21 2020-04-08 キヤノン株式会社 撮像装置の製造方法
KR102625567B1 (ko) 2018-08-20 2024-01-16 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN111640798B (zh) * 2019-03-01 2023-04-07 世界先进积体电路股份有限公司 半导体装置及其制造方法
US10840328B1 (en) * 2019-05-16 2020-11-17 Vanguard International Semiconductor Corporation Semiconductor devices having charge-absorbing structure disposed over substrate and methods for forming the semiconductor devices

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4700461A (en) * 1986-09-29 1987-10-20 Massachusetts Institute Of Technology Process for making junction field-effect transistors
US5116771A (en) * 1989-03-20 1992-05-26 Massachusetts Institute Of Technology Thick contacts for ultra-thin silicon on insulator films
JPH04163907A (ja) * 1990-10-29 1992-06-09 Fujitsu Ltd 半導体基板
EP0706203A1 (en) * 1994-09-14 1996-04-10 Nippon Telegraph And Telephone Corporation Method of manufacturing SOI substrate
US5597410A (en) * 1994-09-15 1997-01-28 Yen; Yung C. Method to make a SOI wafer for IC manufacturing
JP3078720B2 (ja) 1994-11-02 2000-08-21 三菱電機株式会社 半導体装置およびその製造方法
JP3249892B2 (ja) * 1994-11-28 2002-01-21 三菱電機株式会社 Ｓｏｉ構造を有する半導体装置の製造方法
US5668045A (en) * 1994-11-30 1997-09-16 Sibond, L.L.C. Process for stripping outer edge of BESOI wafers
US5494849A (en) * 1995-03-23 1996-02-27 Si Bond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator substrates
JPH08330553A (ja) * 1995-05-29 1996-12-13 Hitachi Ltd Ｓｏｉウエハおよびそれを用いた半導体集積回路装置の製造方法
JPH0917984A (ja) * 1995-06-29 1997-01-17 Sumitomo Sitix Corp 貼り合わせｓｏｉ基板の製造方法
JP3368726B2 (ja) * 1995-08-07 2003-01-20 ヤマハ株式会社 半導体記憶装置とその製造方法
JPH1010A (ja) 1996-06-13 1998-01-06 Shizuoka Prefecture 農事用台車等用のレール等挾持装置
US6287900B1 (en) * 1996-08-13 2001-09-11 Semiconductor Energy Laboratory Co., Ltd Semiconductor device with catalyst addition and removal
US6046477A (en) * 1998-03-17 2000-04-04 Micron Technology, Inc. Dense SOI programmable logic array structure

Also Published As

Publication number Publication date
TW393680B (en) 2000-06-11
JP3875375B2 (ja) 2007-01-31
FR2769406B1 (fr) 2004-10-22
JPH11111581A (ja) 1999-04-23
US6335267B1 (en) 2002-01-01
KR100269667B1 (ko) 2000-10-16
US6150696A (en) 2000-11-21
KR19990036492A (ko) 1999-05-25
FR2769406A1 (fr) 1999-04-09
CN1115716C (zh) 2003-07-23
DE19824207A1 (de) 1999-04-15

Similar Documents

Publication Publication Date Title
CN1115716C (zh) 半导体衬底的处理方法和半导体衬底
CN1205664C (zh) 半导体装置及其制造方法
CN1153257C (zh) 半导体衬底的处理方法和半导体衬底
CN1210780C (zh) 槽型元件分离结构
CN100342539C (zh) 半导体装置和半导体装置的制造方法
CN1187811C (zh) 半导体装置及其制造方法
CN1249816C (zh) 半导体装置及其制造方法
CN1181552C (zh) 半导体装置及其制造方法
CN101055857A (zh) 半导体器件及其制造方法
CN1303698C (zh) 半导体器件及其制造方法
CN1227745C (zh) 垂直金属－氧化物－半导体晶体管及其制造方法
CN1528009A (zh) 可拆除基片或可拆除结构及其生产方法
CN1909215A (zh) 半导体器件
CN1725511A (zh) 半导体器件及其制造方法
CN1759468A (zh) 半导体衬底和场效应晶体管以及它们的制造方法
CN1950938A (zh) 智能剥离分开后的热处理
CN1959952A (zh) 再循环外延施予晶片的方法
CN1870271A (zh) 具有凹沟道结构单元晶体管的半导体器件及其制造方法
CN1421914A (zh) 半导体装置及其制造方法
CN1722455A (zh) 固态图像传感器
CN1204147A (zh) 具有沟槽隔离结构的半导体器件及其制造方法
CN1191630C (zh) 半导体装置及半导体装置的制造方法
CN1286185C (zh) 垂直金属－氧化物－半导体晶体管
CN1507662A (zh) 半导体器件及其制造方法
CN1860604A (zh) 键合层消失的间接键合

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030723