CN1210780C - 槽型元件分离结构 - Google Patents
槽型元件分离结构 Download PDFInfo
- Publication number
- CN1210780C CN1210780C CNB021574898A CN02157489A CN1210780C CN 1210780 C CN1210780 C CN 1210780C CN B021574898 A CNB021574898 A CN B021574898A CN 02157489 A CN02157489 A CN 02157489A CN 1210780 C CN1210780 C CN 1210780C
- Authority
- CN
- China
- Prior art keywords
- film
- oxide
- groove
- mentioned
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000002955 isolation Methods 0.000 title abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 71
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 71
- 239000010703 silicon Substances 0.000 claims abstract description 71
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 238000000926 separation method Methods 0.000 claims description 89
- 230000003647 oxidation Effects 0.000 claims description 86
- 238000007254 oxidation reaction Methods 0.000 claims description 86
- 210000002421 cell wall Anatomy 0.000 claims description 5
- 238000000034 method Methods 0.000 description 145
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 79
- 229920005591 polysilicon Polymers 0.000 description 79
- 238000004519 manufacturing process Methods 0.000 description 66
- 239000010410 layer Substances 0.000 description 63
- 238000005530 etching Methods 0.000 description 52
- 229910052581 Si3N4 Inorganic materials 0.000 description 38
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 38
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 28
- 238000005229 chemical vapour deposition Methods 0.000 description 21
- 230000000694 effects Effects 0.000 description 21
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 20
- 238000001312 dry etching Methods 0.000 description 15
- 230000004888 barrier function Effects 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 239000007800 oxidant agent Substances 0.000 description 12
- 230000001590 oxidative effect Effects 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 238000001039 wet etching Methods 0.000 description 12
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 8
- 230000005684 electric field Effects 0.000 description 8
- 230000002441 reversible effect Effects 0.000 description 8
- 210000004027 cell Anatomy 0.000 description 7
- 238000005137 deposition process Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000008719 thickening Effects 0.000 description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 4
- 210000003323 beak Anatomy 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000010306 acid treatment Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
一种槽型元件分离结构，该结构在形成于硅衬底的槽内经由热氧化膜埋入了埋入氧化膜，其特征在于：上述埋入氧化膜的上表面的全部设置在所述硅衬底的上方；上述热氧化膜包括：形成在所述硅衬底的上方的第1热氧化膜部，和在上述硅衬底的下方将上述槽覆，并在上述硅衬底表面的高度与第1热氧化膜部相接的第2热氧化膜部；第1热氧化膜部和第2热氧化膜部，为使在上述槽壁垂直的方向上的膜厚在处于上述硅衬底表面的高度互相接触的部分成为最厚，分别具有在上述硅衬底的表面的高度互相接触的部分逐渐向外侧扩展的部分。
Description
本申请是申请号为98105361.0的分案申请，该母案的申请日为1998年3月2日，在先申请号为JP97-93600和JP97-192269在先申请日分别为1997年4月11日和1997年7月17日。
技术领域
本发明涉及在半导体集成电路中使用的槽型元件分离结构的制造方法以及槽型元件。
背景技术
在半导体集成电路中，为了消除工作时的元件间的电干扰，完全独立地控制各元件，在元件间进行元件分离，特别是槽型元件分离结构是在槽的内部充填绝缘物的结构，几乎不发生“鸟嘴”(bird beak)，所以在实现半导体集成电路的微细化方面是不可缺少的元件分离结构。
图13是以往的槽型元件分离结构的形成方法的工序剖面图，首先，如图13(a)所示，在硅衬底1上，依次层叠地形成下层氧化膜2、氮化硅膜3以后，以照相制版图形(未图示)为掩膜，依次对氮化硅膜3、下层氧化膜2进行图形刻蚀，在硅衬底1上形成槽。
接着，如图13(b)所示，用热氧化方法在槽的内壁上形成热氧化膜10以后，通过CVD方法全面地淀积埋入氧化膜11。
接着，如图13(c)所示，通过使用以氮化硅膜3为阻挡层的CMP方法除去在氮化硅膜3上部形成的埋入氧化膜11，仅在槽内部留下埋入氧化膜11。
接着，如图13(d)所示，在用热磷酸除去氮化硅膜3以后，用CVD方法全面地淀积CVD氧化膜20。
接着，如图13(e)所进行各向异性刻蚀，仅在埋入氧化膜11的侧壁留下CVD氧化膜20。
最后，如图13(f)所示，通过用氢氟酸除去下层氧化膜2完成槽型元件分离结构。
在槽型元件分离结构的制造方法中，最终地除去在有源区域23上形成的下层氧化膜2是不可缺少的，然而在以往结构的槽型元件分离结构中，CVD氧化膜20是用CVD法形成的氧化膜，由氢氟酸所进行的刻蚀速度比热氧化膜快，因而在如图13(f)所示的下层氧化膜2的除去工序中，CVD氧化膜20被刻蚀，不能够起到槽内埋入氧化膜11的保护膜的作用，槽内的埋入氧化膜11也在边缘部分被刻蚀，在槽内的埋入氧化膜的边缘部分上要发生凹洼21。
在集成电路中，有时如图16所示，采用在上述槽型元件分离上形成栅电极22，并且用上述栅电极22控制在有源区域23中形成的晶体管的结构，在这样的情况下，由于上述凹洼21的存在，栅电极22在槽的边缘部分上不成为光滑的形状，故成为产生电场集中、晶体管阈值电压下降的反向窄沟道效应的原因。特别是随着半导体元件的集成度的发展，有源区域23的宽度(槽和槽的间隔)越狭小，反向窄沟道效应的影响就越显著，控制晶体管的阈值电压就非常困难，并且对电路的工作带来了不利影响。
发明内容
因此，本发明的目的在于提供在槽型元件分离结构的埋入氧化膜的边缘部分中不发生凹洼的槽型元件分离结构的制造方法。
本发明者们经过精心研究的结果，发现了通过不仅在硅衬底上形成的槽内部的埋入氧化膜的周围而且在硅衬底向上方突出的埋入氧化膜的侧面也形成耐刻蚀性比CVD膜高的热氧化膜，可以防止在下层氧化膜的除去工序中在埋入氧化膜边缘部分产生凹洼，能够抑制在槽型元件分离结构上形成了栅极的晶体管的反向窄沟道效应，从而完成了本发明。
其次，本发明是在形成于硅衬底的槽内经由热氧化膜埋入了从上述硅衬底表面向上方突出的埋入氧化膜的槽型元件分离结构的制造方法，该槽型元件分离结构的制造方法的其特征在于，包括：槽形成工序，该工序在上述硅衬底上经由下层氧化膜形成非单晶硅膜以后，形成从上述非单晶硅膜的表面到上述硅衬底内的槽，使得该非单晶硅膜具有与上述硅衬底的槽壁部分连续的侧壁部；热氧化工序，该工序在包括上述槽壁部的上述槽内部的表面以及上述非单晶硅膜的上述侧壁部上形成热氧化膜；和除去工序，在工序中除去不包括上述被热氧化的侧壁部的上述非单晶硅膜，形成上述埋入氧化膜，从而在从上述硅衬底表面向上方突出的上述埋入氧化膜的侧面上也形成上述热氧化膜。
在这样的方法中，由于埋入氧化膜的周围，不仅在槽内部的硅衬底表面上而且在从硅衬底表面向上方突出部分的侧面上，也用与CVD氧化膜相比耐刻蚀性高的热氧化膜来包围，因此即使在下层氧化膜的刻蚀工序中这样的热氧化膜也难以被刻蚀。
即，在以往的方法中，在从硅衬底表面向上方突出的埋入氧化膜周围形成的CVD氧化膜在上述下层氧化膜的刻蚀工序中同时被刻蚀，因而在槽内部的埋入氧化膜的边缘部分上产生凹洼，然而由于在本方法中在从硅衬底表面向上方突出的埋入氧化膜的侧面上也形成了与CVD氧化膜相比耐刻蚀性高的热氧化膜，所以在上述下层氧化膜的刻蚀工序中难以被刻蚀，能够保护埋入氧化膜的侧面，防止在埋入氧化膜的边缘部分上发生凹洼。
这样，由于在槽型元件分离结构上形成了栅极的晶体管中在分离槽内部的埋入氧化膜上不发生凹洼，所以能够防止发生以往那样的在埋入氧化膜上形成的栅极中的电场集中，能够抑制晶体管的反向窄沟道效应。
另外，本发明的槽型元件分离结构的制造方法的特征还在于，在上述方法中，在上述热氧化工序和上述除去工序之间，还包括在上述槽内部以及上述多晶硅膜上淀积上述埋入氧化膜的淀积工序以及从上述埋入氧化膜的上表面减少膜厚直到露出上述多晶硅膜的薄膜化工序，形成上述埋入氧化膜，从上述硅衬底表面向上方突出，并且在其突出的侧壁上也被设置了上述热氧化膜。
特别是由于在本制造方法中，不包含像以往方法那样用干法刻蚀的膜的除去工序，所以能够防止发生衬底中的损伤。
还有，本发明槽型元件分离结构的制造方法的特征还在于，上述制造方法还包括在上述槽的两侧的上述多晶硅膜上形成氮化硅膜的工序，进而，在上述薄膜化工序中还包括在以上述氮化硅膜为阻挡层减少上述埋入氧化膜的膜厚，仅在上述槽内部留下上述埋入氧化膜以后除去上述氮化硅膜的工序。
在这样的方法中，在下层氧化膜的刻蚀工序中，能够防止槽内的埋入氧化膜的边缘部分中的凹洼，另外在薄膜化工序中，由于把与氧化硅膜的选择比大的氮化硅膜用作为阻挡层，所以能够高精度地控制来自硅衬底表面的埋入氧化膜的高度，能够减少埋入氧化膜的高度的离散性。
另外，本发明的槽型元件分离结构的制造方法的特征还在于，在上述制造方法中，在上述淀积工序和上述薄膜化工序之间，还包括从上述多晶硅膜的上表面到下方的预定位置，从上部开始除去上述埋入氧化膜以及上述热氧化膜的工序和在上述槽内部以及上述多晶硅膜上淀积上述埋入氧化膜的工序。
在这样的制造方法中，在下层氧化膜的刻蚀工序中，能够防止发生槽内的埋入氧化膜边缘部分的凹洼，另外在淀积工序中，当在埋入氧化膜中发生接缝(seam)时，从上部除去埋入氧化膜直到露出这样的接缝，并且淀积上层埋入氧化膜，使其盖住这样的接缝，从而能够形成没有接缝的元件分离结构。
其结果，在槽型元件分离结构上形成电极的情况下，能够防止起因于上述接缝的电极的短路等，能够谋求提高集成电路的制造成品率。
另外，本发明的槽型元件分离结构的制造方法的特征还在于，上述制造方法在上述淀积工序和上述薄膜化工序之间，还包括：从上面除去上述埋入氧化膜以及上述热氧化膜，直到上述多晶硅膜的上表面和底面之间的预定位置，使得上述多晶硅膜的至少一部分的侧面以及上表面露出来的工序；通过热氧化上述多晶硅膜的上述露出来的侧面以及上表面，加厚上述埋入氧化膜两侧的热氧化膜的前端部分的工序；和在加厚了上述热氧化膜的前端部分以后，全面地淀积上述埋入氧化膜的工序。
在这样的制造方法中，与其它的热氧化膜相比，能够更厚地形成图4(e)所示的侧壁部的A部分的氧化膜，在下层氧化膜的刻蚀工序中，A部分的热氧化膜难于被刻蚀，能够更有效地防止发生埋入氧化膜边缘部分中的凹洼。
另外，由于能够个别地加厚A部分的热氧化膜的厚度而不加厚其它的槽内部的热氧化膜的膜厚，因此即使在使用了本制造方法时，槽内的热氧化膜的膜厚没有增加，槽宽度变窄，也不会引起因纵横比(aspectratio)变高而产生的接缝。
还有，本发明的槽型元件分离结构的制造方法的特征还在于，在上述制造方法中，在上述薄膜化工序和上述除去工序之间，还包括：通过对上述非单晶硅膜的上述露出的上表面进行热氧化，把上述非单晶硅膜的侧壁部分的热氧化膜的前端部分加厚的工序；以及把上述热氧化膜的前端部分加厚以后除去上述非单晶硅膜的上表面部分的热氧化膜的工序。
在这样的制造方法中，与其它的热氧化膜相比能够更厚地形成图6(e)所示的B部分的热氧化膜，在下层氧化膜的刻蚀工序中，B部分的热氧化膜难于被刻蚀，能够更有效地防止发生埋入氧化膜边缘部分的凹洼。
还有，本发明的槽型元件分离结构的制造方法的其特征在于，上述制造方法中，在上述淀积工序和上述薄膜化工序之间，还包括：从上部除去上述埋入氧化膜以及上述热氧化膜直到上述多晶硅膜的上表面和底面之间的预定的位置，使上述多晶硅膜的侧面和上表面露出的工序；全面地淀积热氧化用的非单晶硅膜的工序；对上述热氧化用的非单晶硅膜以及上述非单晶硅膜进行热氧化形成热氧化膜的工序，以及全面地淀积上述埋入氧化膜的工序。
在这样的制造方法中，不仅在槽内的埋入氧化膜的侧壁而且在其上部也能够形成耐刻蚀性高的热氧化膜，即，由于槽内部的埋入氧化膜在其上表面上也被热氧化膜所包围，因此能够完全地防止下层氧化膜的刻蚀工序中埋入氧化膜的边缘部分处的凹洼的形成。
另外，由于与槽内其它的热氧化膜相比较更厚地形成图6(f)的C部分的热氧化膜，因此能够谋求强化在以往的下层氧化膜的刻蚀工序中最容易被刻蚀的部分。
还有，在埋入氧化膜中发生接缝的时候，从上部除去埋入氧化膜直到消除这种接缝的程度之后，通过全面地淀积热氧化用的非单晶硅膜，能够形成没有接缝的元件分离结构。
还有，本发明的槽型元件分离结构的制造方法的特征还在于，上述制造方法中，在上述热氧化膜工序之前，包括在上述槽内部以及上述非单晶硅膜的上面淀积埋入氧化膜的工序，进而，上述热氧化工序是通过在上述埋入氧化膜上面进行热氧化来形成热氧化膜的工序。
在这样的制造方法中，在下层氧化膜的刻蚀工序中，能够防止发生槽内埋入氧化膜边缘部分上的凹洼，不仅如此，由于在埋入氧化膜的淀积之后进行热氧化工序，因此埋入氧化膜在热氧化工序中被保持为高温，即所谓烧固，特别是，如图17的40所示部分那样，能够强化埋入氧化膜结合较弱部分40的结合。
从而，如图17(a)到(c)所示那样，能够防止在以往方法中所发生的埋入氧化膜中凹部的形成，能够形成分离特性良好的元件分离结构。
还有，本发明的槽型元件分离结构的制造方法的特征还在于，在上述制造方法中，在上述热氧化工序和上述除去工序之间包括从上述埋入氧化膜的上表面减少膜厚直到上述多晶硅膜露出的薄膜化工序，形成上述埋入氧化膜，使得从上述埋入氧化膜的从上述硅衬底表面向上方突出的侧面上也形成上述热氧化膜。
特别是由于本制造方法不包含以往方法那样通过干法刻蚀进行的膜的除去工序，所以能够防止发生衬底上的损伤。
还有，本发明的槽型元件分离结构的制造方法的特征还在于，在上述制造方法中，还包括在上述槽两侧的上述非单晶硅膜上形成氮化硅膜的工序，进而，在上述薄膜化工序中，还包括以上述氮化硅膜作为阻挡层减少上述埋入氧化膜的膜厚，并且仅在上述槽内部留存上述埋入氧化膜之后除去上述氮化硅膜的工序。
在这样的制造方法中，由于在薄膜化工序中把与氧化硅膜的选择比大的氮化硅膜用作为阻挡层，因此能够高精度地控制自衬底表面算起的埋入氧化膜的高度，能够减少埋入氧化膜高度的离散性。
还有，本发明的槽型元件分离结构的制造方法的特征还在于包括在上述淀积工序和上述热氧化工序之间从上述埋入氧化膜的上表面减少膜厚直到上述非单晶硅膜露出来为止的工序，进而，在上述热氧化工序和上述除去工序之间还包括除去上述非单晶硅膜的上表面部分的热氧化膜的工序。
特别是由于在这样的制造方法中，氧化物质经过埋入氧化膜的扩散距离短的非单晶硅膜的侧壁部分的氧化速度比槽底部等的氧化速度大，因此，与形成在槽底部的热氧化膜的膜厚相比能够更厚地形成在侧壁部分上形成的热氧化膜的膜厚。
还有，本发明的槽型元件分离结构的制造方法的特征还在于，在上述制造方法中，还包括在上述槽两侧的上述多晶硅膜上形成氮化硅膜的工序，进而，在上述淀积工序和上述热氧化工序之间还包括以上述氮化硅膜作为阻挡层减少上述埋入氧化膜的膜厚并且仅在上述槽内部留存上述埋入氧化膜的工序，进而，还包括在进行了热氧化以后除去上述氮化硅膜的工序。
在这样的方法中，也能够高精度地控制自衬底表面算起的埋入氧化膜的厚度，能够减少埋入氧化膜高度的离散性。
还有，本发明的一种槽型元件分离结构，该结构在形成于硅衬底的槽内经由热氧化膜埋入了埋入氧化膜，其特征在于：上述埋入氧化膜的上表面的全部设置在所述硅衬底的上方；上述热氧化膜包括：形成在所述硅衬底的上方的第1热氧化膜部，和在上述硅衬底的下方将上述槽覆，并在上述硅衬底表面的高度与第1氧氧化膜部相接的第2热氧化膜部；第1热氧化膜部和第2热氧化膜部，为使在上述槽壁垂直的方向上的膜厚在处于上述硅衬底表面的高度互相接触的部分成为最厚，分别具有在上述硅衬底的表面的高度互相接触的部分逐渐向外侧扩展的部分。
在这样的槽型元件分离结构中，不会像以往的结构那样在埋入氧化膜的边缘部分上形成凹洼而且上部平滑，进而还由于热氧化膜在衬底表面附近向外侧平滑地延伸，因此，在槽型元件分离结构上形成了具有栅电极的晶体管的情况下，特别是在衬底底面上能够平滑地形成栅电极形状，所以能够防止发生在以往结构中发生的埋入氧化膜边缘上部的栅极中的电场集中，能够抑制晶体管的反向窄沟道效应。
上述延伸出去的部分以外的上述热氧化膜的上述膜厚最好在离上述硅衬底表面的上部厚于在离上述硅衬底表面的下部的上述槽表面上形成的热氧化膜的膜厚。
上述热氧化膜的上表面进而最好用热氧化膜来覆盖。
附图说明
图1是本发明实施例1的槽型元件分离结构的制造工序剖面图。
图2是本发明实施例2的槽型元件分离结构的制造工序剖面图。
图3是本发明实施例3的槽型元件分离结构的制造工序剖面图。
图4是本发明实施例4的槽型元件分离结构的制造工序剖面图。
图5是本发明实施例5的槽型元件分离结构的制造工序剖面图。
图6是本发明实施例6的槽型元件分离结构的制造工序剖面图。
图7是本发明实施例7的槽型元件分离结构的制造工序剖面图。
图8是本发明实施例8的槽型元件分离结构的制造工序剖面图。
图9是本发明实施例9的槽型元件分离结构的制造工序剖面图。
图10是本发明实施例10的槽型元件分离结构的制造工序剖面图。
图11是根据本发明实施例1制作的槽型元件分离结构的剖面图。
图12是使用了本发明实施例11的槽型元件分离结构的DRAM结构的剖面图。
图13是以往的槽型元件分离结构的制造工序剖面图。
图14是以往的槽型元件分离结构的制造工序剖面图。
图15是以往的槽型元件分离结构的制造工序剖面图。
图16是在以往的槽型元件分离结构上形成了栅极的晶体管的剖面结构图。
图17是以往的槽型元件分离结构的制造工序剖面图。
具体实施方式
实施例1
图1中示出了本发明实施例1的槽型元件分离结构的制造工序剖面图。
首先，如图1(a)所有，在衬底1上，依次层叠地形成用热氧化法得到的5到30nm左右的氧化硅膜、即下层氧化膜2，以及100到300nm左右的多晶硅膜5作为非单晶硅膜，通过各向异性刻蚀，刻蚀元件分离形成区域的多晶硅膜5、下层氧化膜2，进而，通过对衬底1进行100到500nm左右的深度的刻蚀，在衬底内形成槽13。
由此，能够形成从多晶硅膜5的表面到硅衬底1的槽13，使得多晶硅膜5具有和硅衬底1的槽侧壁连续的侧壁部分12。
另外，作为非单晶硅膜，也能够使用多晶硅膜的以外的非晶硅膜。
接着，如图1(b)所示，通过热氧化，在槽内部形成5到50nm左右的氧化硅膜10。这时，上述多晶硅膜5的侧壁部分12以及上表面也同时被氧化。
在这样的热氧化工序中，由于O2和H2O这样的氧化剂易于在氧化膜中扩散，同时在下层氧化膜2中也扩散，所以下层氧化膜2附近的硅1、5被进一步氧化，图1(b)所示那样的热氧化膜10的膜厚成为在与下层氧化膜2相连接部分附近向外部平滑地变厚的结构。
接着，如图1(c)所示，用CVD法全面地淀积作为氧化硅膜的埋入氧化膜11。
接着，如图1(d)所示，用CMP法，从上部除去多晶硅膜5上部形成的热氧化膜10、槽内的热氧化膜10、埋入氧化膜11的一部分以及多晶硅膜5的一部分。
接着，如图1(e)所示，用干法刻蚀法，选择性地除去多晶硅膜5，最后，如图1(f)所示，通过使用了氢氟酸的湿法刻蚀除去下层氧化膜2，由此形成在从硅衬底1的表面向上方突出的埋入氧化膜11的侧面上也形成了热氧化膜的槽型元件分离结构。
这样，在本发明实施例1的方法中，在图1(f)所示的下层氧化膜2的刻蚀工序中，埋入氧化膜11、热氧化膜10也同时从上部被刻蚀，埋入氧化膜11的周围不是由以往那样用CVD法所形成的氧化膜20而是由耐刻蚀性高的热氧化膜10所包围，因此不象以往那样在槽内的埋入氧化膜11边缘部分产生凹洼。
图11是用本发明实施例1的方法所制作的槽型元件分离结构。
在这样的元件分离结构中，作为元件分离区域起作用的埋入氧化膜11的上表面比半导体衬底1的表面高，在槽内壁，由热氧化所形成的氧化膜10不仅在槽的内部形成而且在从衬底到上部的埋入氧化膜11的侧壁上形成，在埋入氧化膜11中不发生以往结构那样的凹洼。
进而，热氧化膜10在硅衬底表面附近向有源区域一侧23(外侧)平滑地延伸。
从而，在这样的槽型元件分离结构上形成了栅极的晶体管的内部，能够防止图16所示的以往结构的栅极22结构中所发生的埋入氧化膜11边缘上部的栅极中的电场集中，能够抑制晶体管的反向窄沟道效应。
实施例2
图2中示出了本发明实施例2的这种槽型元件分离结构的制造工序剖面图。
首先，如图2(a)所示，在衬底1上，依次层叠地形成由5到30nm左右膜厚的用热氧化法得到的氧化硅膜构成的下层氧化膜2，30到100nm左右膜厚的多晶硅膜5、100到300nm左右膜厚的氮化硅膜3之后，利用各向异性刻蚀对元件分离形成区域的氮化硅膜3、多晶硅膜5、下层氧化膜2进行开口，进而通过将衬底1刻蚀100到500nm左右的深度，由此在衬底内形成槽13。
接着，如图2(b)所示，用热氧化法，在槽内部形成5到50mm左右的热氧化膜10。在这样的工序中，多晶硅膜5的侧壁部分12也被氧化。
接着，如图2(c)所示，用CVD法全面地淀积氧化硅膜11。
接着，如图2(d)所示，用CMP法除去在氮化硅膜3上部形成的氧化膜11。
接着，如图2(e)所示，用热磷酸除去氮化硅膜3，然后，通过干法刻蚀法除去多晶硅膜5。
最后，如图2(f)所示，通过用氢氟酸的湿法刻蚀法除去氧化硅膜2，形成槽型元件分离结构。
在这样的制造方法中，除去上述实施例1所述的效果以外，由于使用了与氧化硅膜的选择比大的氮化硅膜3作为图2(d)所示的CMP法中的阻挡层，因此能够高精度地控制从衬底表面突出的埋入氧化膜的高度，能够减少元件间的埋入氧化膜高度的离散性。
另外，通过使用本实施例2的方法，能够和上述实施例1一样制造图11所示结构的槽型元件分离结构，能够得到和实施例1同样的效果。
实施例3
图3中示出了本发明实施例3的槽型元件分离结构的制造工序剖面图。
在伴随着元件的微细化而使得槽的宽度变窄的情况下，成为问题的是将发生图14所示那样的接缝，然而，本实施例3正是防止发生这样的接缝的实施例。
即，在用图13的以往方法把埋入氧化膜11埋入时，如果槽的纵横比变大则埋入为不完全的，如图14(a)所示将在槽内部发生接缝40。图14中，1表示衬底，2表示热氧化膜，3表示氮化硅膜。
如图14(b)，(c)所示，在存在有这样的接缝40的结构中，当用氢氟酸除去氧化硅膜2的时候，接缝将被进一步扩大，在下1个工序中，在槽上部形成的布线材料将进入到槽内，将易于发生短路。为了去掉这样的接缝40形成槽型分离，曾经考虑过使用内刻蚀法除去埋入氧化膜11直到接缝的位置，然后再次埋入氧化膜，然而如图15(a)(b)所示，在通常的干法刻蚀中，氧化硅膜和氮化硅膜的选择比小，在如图15(b)所示那样在除去接缝40的刻蚀工序中由于也除去了氮化硅膜3，所以在CMP时不能够把氮化硅膜3作为阻挡层使用。
于是，在本实施例中，首先，由于槽13的宽度狭窄，如图3(c)所示那样在槽内将产生接缝40。在图3(a)(b)的工序中，除去槽宽变窄以外，其余和实施例1相同。
接着，在图3(d)的工序中，从上部用于法刻蚀等方法除去发生了接缝40的埋入氧化膜11，直到露出预定的位置、也就是接缝40为止。
接着，如图3(e)所示，用CVD法全面地淀积上层埋入氧化膜12。在埋入上层埋入氧化膜12的工序中，由于与形成埋入氧化膜11的情况相比槽的纵横比减小，所以不发生接缝。
接着，如图3(f)到(h)所示，通过进行和实施例1的工序(d)到(f)相同的工序，完成槽型元件分离结构。
在这里，刻蚀埋入氧化膜11，直到除去一半左右的接缝40，而当第2氧化膜12淀积时即使在可能埋入的范围内留下接缝，或在埋入氧化膜11的干法刻蚀之后通过进行氢氟酸处理扩大了接缝开口部分，也能够提高第2氧化膜淀积时的接缝埋入效率。
本实施例3的方法中能够得到和实施例1同样的效果，另外，能够防止发生接缝，能够减少在槽型元件分离结构上形成了的电极时的电极短路等，能够谋求提高使用了这种槽型元件分离结构的集成电路的制造成品率。
另外，在图3(d)所示的埋入氧化膜11、热氧化膜10的干法刻蚀工序中埋入氧化膜11、热氧化膜10与多晶硅膜5的刻蚀选择比非常大，因此，多晶硅膜5不被刻蚀，仅能够刻蚀埋入氧化膜11、热氧化膜10，所以在图3(f)所示的CMP工序中作为阻挡层的多晶硅膜12在这样的工序中不会被减薄。
另外，通过使用本实施例3的方法，能够制作和图11所示的上述实施例1的相同结构的槽型元件分离结构，能够得到同样的效果。
实施例4
图4中示出了本发明实施例4的槽型元件分离结构的制造工序剖面图。
图4(a)至(b)的工序除去没有接缝40以外和实施例3所示的图3(a)至(b)的工序相同，在图4(d)的工序中通过干法刻蚀，从上部除去上述埋入氧化膜11以及上述热氧化膜10直到多晶硅膜5的上表面和底面之间的预定的位置，使得上述多晶硅膜5的至少一部分侧面以及上表面露出。
接着，如图4(e)所示，通过再次对多晶硅5露出的侧面以及上表面进行热氧化来氧化多晶硅膜5的露出的侧面以及上表面，从而加厚埋入氧化膜11两侧的热氧化膜10的前端部分。
在这样的多晶硅膜5的热氧化工序中，在槽内由于埋入氧化膜11内部氧化剂几乎不扩散，所以槽内的硅衬底几乎不被氧化。另一方面，由于在离硅衬底1的表面的上部氧化剂易于达到多晶硅膜5的表面，所以多晶硅膜5的侧壁部分12被氧化，特别是在图4的A部分中，除工序(b)外，进一步对多晶硅膜5进行氧化，所以热氧化膜的膜厚厚于其它的热氧化膜。
接着，如图4(f)所示，使用CVD法，全面地淀积上层埋入氧化膜12。
接着所进行的图4(g)至(i)的工序和图1所示实施例1的工序相同，通过进行以上那样的工序，制作出槽型元件分离结构。
特别是由于在本实施例中，能够像上述那样把图4的A部分的热氧化膜的膜厚形成得更厚，因此在图4(i)所示的下层氧化膜2的除去工序中，能够比上述实施例1到3更强化埋入氧化膜11的保护。
另外，在本实施例中，即使在被埋入到槽内的氧化硅膜11中发生了接缝40的情况下，也和实施例3的情况一样能够用埋入氧化膜12把接缝40埋住。
这样，在本实施例4的槽型元件分离结构的制造方法中，图4(e)所示的A部分的热氧化膜厚于其它的热氧化膜，在工序(i)所示下层氧化膜2的刻蚀工序中更难于被刻蚀，所以能够更有效地防止埋入氧化膜11边缘部分中凹洼的发生。
另外，由于这样的槽周围侧壁(A部分)的热氧化膜10的厚度能够个别地较厚地形成，而不加厚槽内部的热氧化膜的膜厚，所以即使在使用了本实施例这种方法的情况下，也不加厚槽内的热氧化膜10的厚度，不会引起由于槽宽度变窄而产生的接缝40。
实施例5
图5中示出了本发明实施例5的槽型元件分离结构的制造工序剖面图。
图5中，图5(a)-(d)和实施例1的图1(a)-(d)的工序相同。
接着，如图5(e)所示，通过再次把多晶硅膜5的露出的上表面进行热氧化，加厚多晶硅膜5的侧壁部分13的热氧化膜10的上端部分。
在这样的多晶硅膜5的氧化工序中，和上述实施例4相同，在槽的内部硅衬底1几乎不氧化，然而，由于在离硅衬底1表面的上部氧化剂易于达到多晶硅5的表面，所以在多晶硅膜5的上表面和侧壁部分12中进行氧化，特别是在图5(e)的B部分中，除了工序(b)以外，再进一步地氧化多晶硅膜5，因而与其它的氧化膜部分相比加厚了氧化膜的膜厚。
接着，如图5(f)所示，应用干法刻蚀，刻蚀除去在多晶硅膜5上部形成的热氧化膜10、以及槽内的热氧化膜10、埋入氧化膜11的上部。
接着，如图5(g)所示，应用干法刻蚀法除去多晶硅膜5，进而，如图5(h)所示，通过应用氢氟酸的湿法刻蚀除去下层氧化膜2，制作槽型元件分离结构。
这样，在本实施例5的槽型元件分离结构的制造方法中，图5(e)所示的B部分的热氧化膜厚于其它的热氧化膜，在工序(h)所示的下层氧化膜2的刻蚀工序中，难于被进一步地刻蚀，能够更有效地防止发生埋入氧化膜11边缘部分中的凹洼。
通过使用本实施例5的方法，能够制作和上述实施例4同样的结构的槽型元件分离结构。
实施例6
图6中示出本发明实施例6的槽型元件分离结构的制造工序剖面图。
图6(a)至(d)的工序和上述实施例4、5相同。
接着，如图6(e)所示，全面地淀积作为热氧化用的非单晶硅膜的多晶硅膜12之后，如图6(f)所示，用热氧化法氧化多晶硅膜12，形成热氧化膜15。
这里，由于在埋入氧化膜11中氧化剂几乎不扩散，所以槽内的热氧化膜的膜厚几乎不变化。与此相反，在被氧化的多晶硅膜12中氧化剂易于移动，因此在多晶硅膜5的侧壁部分13中进行热氧化，与槽内的氧化膜厚相比，加厚了图6(f)的C部分的热氧化膜的膜厚。
进而，在埋入氧化膜11的上表面部分上，通过多晶硅膜12的氧化，形成热氧化膜15。
接着，如图6(g)所示，用CVD法，全面地淀积上层埋入氧化膜16。
接着，如图6(h)所示，用CMP法，从上部减少上层埋入氧化膜16、热氧化膜15、多晶硅膜5的膜厚，直到在槽内的埋入氧化膜11上形成的热氧化膜14露出为止(或者即将露出)。
接着，如图6(i)所示，用干法刻蚀法，除去多晶硅膜5以后，如图6(j)所示通过使用依据氢氟酸的湿法刻蚀除去下层氧化膜2制作槽型元件分离结构。
这样，在本实施例6的方法中，由于不仅在埋入氧化膜11的侧壁而且在上部也形成了耐湿法刻蚀性能高的热氧化膜10，因此，在下层氧化膜2的除去工序中，埋入氧化膜11不会被刻蚀，能够完全地防止发生埋入氧化膜11边缘部分中的凹洼。
由此，能够防止在槽型元件分离结构上形成了栅电极情况下的边缘部分中的电场集中，抑制反向窄沟道效应。
另外，由于能够和槽内部的氧化膜的膜厚无关系地较厚地设定图6(f)c部分的侧壁部分13的热氧化膜10的厚度，所以即使在比较厚地形成了C部分的热氧化膜的情况下，也不加厚槽内部的热氧化膜的膜厚，即能够防止槽内的纵横比变大，能够抑制发生接缝。
另外，由于能够不像以往方法那样进行各向异性刻蚀来形成埋入氧化膜11的侧壁部分13的热氧化膜，所以还能够防止发生在有源区域23中的由各向异性刻蚀引起的损伤。
图6(j)是用本发明实施例6的方法制作的槽型元件分离结构。
这样的元件分离结构中，作为元件分离区域起作用的埋入氧化膜11的上表面从半导体衬底1的表面向上方突出，通过热氧化在槽12内壁形成的氧化膜10不仅在槽12的内部形成而且在从衬底到上部的埋入氧化膜11的侧面的范围内形成，在埋入氧化膜11中不发生以往结构的那样的凹洼。
另外，热氧化膜10在硅衬底表面附近平滑地向有源区域一侧23(外侧)延伸，从衬底1的表面到上部的热氧化膜10与槽12侧面的垂直方向上的膜厚要厚于槽12内部的热氧化膜10的膜厚。从而，在这样的槽型元件分离结构上形成了栅电极的晶体管中，能够防止发生以往那样的埋入氧化膜11边缘上部的栅电极中的电场集中，能够抑制晶体管的窄沟道效应。
实施例7
图7中示出本发明实施例7的槽型元件分离结构的制造工序剖面图。
首先，如图7(a)所示，在硅衬底1上，依次形成用热氧化法得到的5到30nm左右的下层氧化膜2，100到300nm左右的多晶硅膜5，接着，通过各向异性刻蚀，除去元件分离形成区域的多晶硅膜5、下层氧化膜2，把硅衬底1刻蚀100到500nm左右的深度，在硅衬底内形成槽12。
接着，如图7(b)所示，用CVD法全面地淀积埋入氧化膜11。
接着，如图7(c)所示，用热氧化法，在上述埋入氧化膜11上面使氧化剂扩散，在槽12内部形成5到50nm左右的热氧化膜10。这时，上述多晶硅膜5的侧壁部分13以及上表面也被氧化，但由于越靠近埋入氧化膜11的表面部分埋入氧化膜中的氧化剂的扩散速率被控制的程度越小(氧化剂更多地到达)所以易于被氧化，多晶硅膜侧壁部分13比硅槽内壁更多地被氧化。
从而，在想相对地加厚槽12内壁部分的热氧化膜10的膜厚的时候，在埋入氧化膜11的埋入工序之前预先进行槽12内部的氧化工序，同时，可以减少被埋入的埋入氧化膜11上面进行的氧化工序中的氧化量。
接着，如图7(d)所示，用CMP法减少膜厚，除去在多晶硅膜5的上部形成的氧化膜以及槽内的热氧化膜10、埋入氧化膜11的一部分。
接着，如图7(e)所示，用干法刻蚀法除去多晶硅膜5，接着如图7(f)所示，通过使用氢氟酸的湿法刻蚀法除去下层氧化膜2，形成槽型元件分离。
在槽12上部的埋入氧化膜11的侧面，热氧化时，通过氧化剂扩散经过下层氧化膜2来较厚地形成热氧化膜10，在用湿法刻蚀除去下层氧化膜2时，能够防止在槽12上部的埋入氧化膜11的侧面上丢失氧化膜。
特别是如果与下层氧化膜2的膜厚相比把槽12上部的埋入氧化膜11的侧面的热氧化膜10的膜厚增加，则在除去下层氧化膜2的时候，能够进一步防止槽12上部的埋入氧化膜11侧面的热氧化膜10的丢失，能够防止上述埋入氧化膜11边缘部分中的塌陷。
还有，通过使用本实施例7的方法，也能够制造图11所示结构的槽型元件分离结构。
另外，本实施例的方法中，在把埋入氧化膜11埋入到在硅衬底1中形成的槽内之后，为了用热氧化在上述槽内壁形成热氧化膜10，对埋入氧化膜11进行高温处理，进行所谓的烧固。
从而，在形成图17(a)所示的埋入氧化膜11时的接缝40中，产生物理和化学的组织变化，能够提高上述接缝40的结合力。
由此，能够抑制发生在以往方法中用湿法刻蚀除去埋入氧化膜11时所发生的沿接缝40的凹洼(图17(b)(c))。
该效果在使用氧化膜成为粘性流体状态的1000℃以上的温度的情况下特别大，在这样的温度下能够完全地缝合接缝40。
另外，用CVD法形成的埋入氧化膜11的使用氢氟酸的湿法刻蚀的刻蚀速度由于上述热氧化所产生的回流(reflow)效应而下降，提高了埋入氧化膜11的刻蚀的控制性，能够减少埋入氧化膜11从衬底表面向上方突出部分的高度的离散性。
实施例8
图8中示出了本发明实施例8的槽型元件分离结构的制造工序剖面图。
首先，如图8(a)所示，在硅衬底1上，顺序地形成用热氧化法得到的膜厚5到30nm左右的下层氧化膜2，膜厚30到100nm左右的多晶硅膜5，膜厚100到300nm左右的氮化硅膜3，通过各向异性刻蚀，对氮化硅膜3、多晶硅膜5、下层氧化膜2进行开口，通过把硅衬底1刻蚀100到500nm左右的深度，在硅衬底内形成槽12。
接着，如图8(b)所示，用CVD法全面地淀积埋入氧化膜11。这里，和实施例7相同，也可在形成埋入氧化膜11之前预先把槽内壁热氧化5到50nm左右的程度。
接着，如图8(c)所示，用热氧化法，在上述埋入氧化膜11上边使氧化剂进行扩散，在槽内部形成5到50nm左右的氧化膜10。这时，上述的多晶硅膜5的侧壁部分13也被热氧化。
接着，如图8(d)所示，用CMP法除去在氮化硅膜3上部形成的埋入氧化膜11以及槽内的热氧化膜10、埋入氧化膜11的一部分。
接着，如图8(e)所示，用热磷酸除去氮化硅膜3，接着用干法刻蚀法除去多晶硅膜5。
最后，如图8(f)所示，通过使用氢氟酸的湿法刻蚀除去热氧化膜2，形成槽型元件分离结构。
这样，使用本实施例8的方法，也能够制造图11所示结构的槽型元件分离结构，由此，能够得到和上述实施例7相同的效果。
特别是由于在本实施例中，把氮化硅膜3用作为CMP法中的阻挡层，因此能够和上述实施例2同样，高精度地控制从硅衬底1表面向上方突出的埋入氧化膜11的厚度，能够减少离散性。
这样，在使用了氮化硅膜3作为阻挡层的情况下，虽然增加了制造工序数，但是却能够减少埋入氧化膜11的高度的离散性。然而，由于氮化硅膜3是硬质材料，因此氧化时的应力产生将成为问题。
不过，可通过把多晶硅膜5的膜厚作成30nm左右以上来缓和应力而充分地回避该应力产生的问题。另外，通过把多晶硅膜5的膜厚作成100nm以下，能够抑制纵横比过高，进而能够防止过多地发生氧化时的“鸟嘴”。
实施例9
图9中示出本发明实施例9的槽型元件分离结构的制造工序剖面图。
首先，如图9(a)所示，在硅衬底1上依次形成用热氧化法得到的5到30nm左右的下层氧化膜2，100到300nm左右的多晶硅膜5，然后通过各向异性刻蚀，对元件分离形成区域的多晶硅膜5、下层氧化膜2进行开口，把硅衬底1刻蚀100到500nm左右的深度，由此在硅衬底1内形成槽12。
接着，如图9(b)所示，用CVD法，全面地淀积埋入氧化膜11。在此，也可和实施例7一样，在形成埋入氧化膜11之前，预先把槽壁内部热氧化5到50nm左右。
接着，如图9(c)所示，用CMP法除去淀积在多晶硅膜5上部的埋入氧化膜11以及槽内的埋入氧化膜11的一部分。
接着，如图9(d)所示，用热氧化法，使氧化剂在埋入氧化膜11上面进行扩散，在槽内部形成5到50nm左右的热氧化膜10。
在这样的情况下，也和上述一样，预先把槽12内部进行热氧化，通过把这样的热氧化膜和形成在埋入氧化膜11上面的热氧化膜组合起来使用，能够在某种程度上控制热氧化膜10膜厚的分布。
接着，如图9(e)所示，通过用氢氟酸的湿法刻蚀除去形成在多晶硅膜5上部的热氧化膜10之后，用干法刻蚀法除去多晶硅膜5。
接着，如图9(f)所示，通过用氢氟酸的湿法刻蚀除去下层氧化膜2，能够形成槽型元件分离结构。
这样，通过使用本实施例9的方法，也能够制作图11所示结构的槽型元件分离结构，能够得到和上述实施例7一样的效果。
还有，本实施例的方法中，如上述那样与槽部内壁的热氧化膜的膜厚相比，能够更加大多晶硅膜5的侧壁部分13的氧化量，在下层氧化膜2的除去工序中，能够进一步保护埋入氧化膜11的侧面，能够更有效地防止发生埋入氧化膜11边缘部分中的凹洼。
实施例10
图10中示出本发明实施例10的槽型元件分离结构的制造工序剖面图。
首先，如图10(a)所示，在硅衬底1上，依次形成用热氧化法得到的膜厚5到30nm左右的热氧化膜2，30到100nm左右的多晶硅膜5，100到300nm左右的氮化硅膜3，接着，用各向异性刻蚀，对元件分离形成区域的氮化硅膜3、多晶硅膜5、下层氧化膜2进行开口，通过把硅衬底1刻蚀100到500nm左右的深度，在硅衬底内形成槽12。
接着，如图10(b)所示，用CVD法全面地淀积埋入氧化膜11。在此，和实施例7一样，也可在形成埋入氧化膜11之前把槽部内壁热氧化5到50nm左右。
接着，如图10(c)所示，用CMP法除去把氮化硅膜3用作阻挡层而在氮化硅膜3上部形成的埋入氧化膜11以及槽12内的埋入氧化膜11的一部分。
接着，如图10(d)所示，用热氧化法，通过使氧化剂在上述埋入氧化膜11上面扩散，在槽内部形成5到50nm左右的热氧化膜10。在这样的工序中，也和上述一样，通过与在形成埋入氧化膜之前形成的热氧化膜组合起来使用，能够把多晶硅膜5侧壁的氧化量和槽部内壁的氧化量分别控制在所希望的值。
接着，如图10(e)所示，用热磷酸除去氮化硅膜3，进而，用干法刻蚀法除去多晶硅膜5。
最后，如图10(f)所示，用依据氢氟酸的湿法刻蚀除去下层氧化膜2，形成槽型元件分离结构。
这样，通过使用本实施例10的方法，也能够制作图11所示结构的槽型元件分离结构。
另外，由于使用氮化硅膜3作为CMP法中的阻挡层，因此能够减小从硅衬底1表面向上方突出的埋入氧化膜11厚度上的离散性。
实施例11
图12示出利用本发明的槽型元件分离结构制作的DRAM存储单元的剖面图。
作为这样的DRAM存储单元的制造方法，首先，用上述实施例1到10的任一种方法形成槽型元件分离区域。
接着，在形成了P型阱(未图示)以后，用热氧化法淀积10nm左右的栅氧化膜，进而，用CVD法淀积100nm左右的多晶硅膜(栅电极材料)。
接着，用照相制版，在预定区域形成抗蚀剂，以该抗蚀剂作为掩膜用各向异性刻蚀对多晶硅膜进行图形刻蚀，形成栅电极32。然后，除去抗蚀剂。
接着，以槽型分离膜以及栅极32为掩膜，应用离子注入法，在加速电压50keV、剂量5×1013/cm2的注入条件下注入As，形成n型层30(S/D区域)。
接着，用CVD法，全面地淀积100nm左右膜厚的氧化膜，通过各向异性刻蚀，形成侧壁绝缘膜31。
接着，用CVD法，全面地淀积700nm左右的氧化膜作为层间绝缘膜35以后，在预定的位置上对位线接触孔进行开口。
接着，作为位线布线材料，全面地依次淀积了100nm左右的含有杂质的多晶硅膜以及100nm左右的硅化钨膜以后，通过图形刻蚀仅在预定的区域形成布线，形成位线33。
接着，再次用CVD法，全面地淀积700nm左右的氧化膜作为层间绝缘膜35，然后，在预定的位置上对存储结点接触孔进行开口。
接着，全面地淀积800nm左右的含有杂质的多晶硅膜作为电容器下部电极材料，用图形刻蚀仅在预定的区域配置电容器下部电极材料，形成存储结点34。
接着，用CVD法，淀积7nm左右的氮氧化硅(SiON)膜36作为电容器介电膜。
接着，用CVD法，淀积50nm左右的含有杂质的多晶硅膜作为电容器上部电极，形成单元板，用图形刻蚀仅在预定的区域设置多晶硅膜，形成电容器上部电极37。
通过进行以上的工序，完成图12所示的DRAM存储单元。
在这样的DRAM存储单元中，从集成化的要求出发使用沟道宽度狭窄的晶体管，但通过使用本发明中这样的槽型元件分离结构作为元件分离膜，则即使在沟道宽度狭窄的晶体管中也能够防止反向窄沟道效应。
其结果，在图12所示那样的配置了多个存储单元的DRAM器件中，由于能够抑制每个存储单元的沟道宽度的离散性而引起的器件特性的离散性，所以可以实现器件的稳定工作和高成品率。
另外，通过使用本发明中的制造方法抑制发生接缝，能够防止相邻栅电极间的短路。
从以上的说明可知，本发明的方法中，由于不是象以往那样用CVD法形成的氧化膜而是用耐刻蚀性高的热氧化膜包围住从硅衬底表面向上方突出的埋入氧化膜的周围，因此即使在下层氧化膜的刻蚀工序中上述热氧化膜也难于被刻蚀，能够有效地保护突出的埋入氧化膜。
其结果，在这样的刻蚀工序中能够防止发生以往所发生的埋入氧化膜边缘部分的凹洼。
由此，在上述槽型元件分离结构上形成了具有栅极的晶体管的情况下，能够防止由于在上部形成上述凹洼而产生的由栅极引起的电场集中，能够抑制晶体管的反向窄沟道效应。
特别是通过比槽内部形成的热氧化膜更厚地形成从硅衬底向上部突出的埋入氧化膜侧面的热氧化膜，能够更增加上述下层氧化膜刻蚀工序中的埋入氧化膜的保护效果。
还有，通过在埋入氧化膜上部也形成热氧化膜，能够完全地防止发生上述埋入氧化膜边缘部分的凹洼。
还有，在用本发明形成的槽型元件分离结构中，由于在硅衬底表面近旁，热氧化膜平滑地向外侧延伸，上述栅极结构的底部形状也成为平滑的，由此也能够防止由栅极引起的电场集中。
还有，本发明的方法中，由于不象以往那样使用各向异性刻蚀，所以能够防止发生有源区域的损伤。
还有，通过使用本发明的方法，在埋入氧化膜内发生接缝的情况下，通过把接缝埋起来，由此能够最终地形成不发生接缝的槽型元件分离结构。
进而，在形成于硅衬底的槽内埋入了埋入氧化膜以后，通过热氧化在槽内部形成热氧化膜，对上述埋入氧化膜进行高温处理，产生所谓烧固。
由此，能够提高埋入氧化膜形成时的接缝的结合力。
特别是进行1000℃以上的热氧化工序，对提高结合力是有效的。
Claims (3)
1.一种槽型元件分离结构，该结构在形成于硅衬底的槽内经由热氧化膜埋入了埋入氧化膜，其特征在于：
上述埋入氧化膜的上表面的全部设置在所述硅衬底的上方；
上述热氧化膜包括：形成在所述硅衬底的表面的上方的第1热氧化膜部，和在上述硅衬底的表面的下方将上述槽覆盖，并在上述硅衬底表面与第1热氧化膜部相接的第2热氧化膜部；
第1热氧化膜部和第2热氧化膜部分别具有在上述硅衬底的表面互相接触的部分逐渐向外侧扩展的部分，以使在上述槽壁垂直的方向上的膜厚在处于上述硅衬底表面互相接触的部分成为最厚。
2.权利要求1记述的槽型元件分离结构，其特征在于：
第1热氧化膜部的膜厚厚于第2热氧化膜部的膜厚。
3.权利要求1或2的任一项记述的槽型元件分离结构，其特征在于：
上述埋入氧化膜的上表面进而被热氧化膜所覆盖。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9360097 | 1997-04-11 | ||
| JP93600/1997 | 1997-04-11 | ||
| JP192269/1997 | 1997-07-17 | ||
| JP19226997A JP3904676B2 (ja) | 1997-04-11 | 1997-07-17 | トレンチ型素子分離構造の製造方法およびトレンチ型素子分離構造 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB981053610A Division CN1134058C (zh) | 1997-04-11 | 1998-03-02 | 槽型元件分离结构的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1430260A CN1430260A (zh) | 2003-07-16 |
| CN1210780C true CN1210780C (zh) | 2005-07-13 |
Family
ID=26434928
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB981053610A Expired - Lifetime CN1134058C (zh) | 1997-04-11 | 1998-03-02 | 槽型元件分离结构的制造方法 |
| CNB021574898A Expired - Lifetime CN1210780C (zh) | 1997-04-11 | 2002-12-17 | 槽型元件分离结构 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB981053610A Expired - Lifetime CN1134058C (zh) | 1997-04-11 | 1998-03-02 | 槽型元件分离结构的制造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6265743B1 (zh) |
| JP (1) | JP3904676B2 (zh) |
| KR (2) | KR100283021B1 (zh) |
| CN (2) | CN1134058C (zh) |
| DE (1) | DE19748501C2 (zh) |
| TW (1) | TW354857B (zh) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4649006B2 (ja) * | 1999-07-16 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR20010038753A (ko) * | 1999-10-27 | 2001-05-15 | 박종섭 | 반도체 장치의 분리구조 제조방법 |
| US6500729B1 (en) * | 2000-06-02 | 2002-12-31 | Agere Systems Guardian Corp. | Method for reducing dishing related issues during the formation of shallow trench isolation structures |
| KR100429421B1 (ko) * | 2000-08-12 | 2004-04-29 | 김승준 | 반도체 소자 분리 공정을 위한 얕은 트렌치 형성 |
| US20020068415A1 (en) * | 2000-12-01 | 2002-06-06 | Hua-Chou Tseng | Method of fabricating a shallow trench isolation structure |
| JP4989817B2 (ja) * | 2000-12-21 | 2012-08-01 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| KR20020056664A (ko) * | 2000-12-29 | 2002-07-10 | 박종섭 | 반도체소자의 소자분리막 형성방법 |
| JP2002203894A (ja) * | 2001-01-04 | 2002-07-19 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2003017556A (ja) | 2001-06-29 | 2003-01-17 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP3418386B2 (ja) * | 2001-08-16 | 2003-06-23 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| DE10202140A1 (de) * | 2002-01-21 | 2003-08-07 | Infineon Technologies Ag | Verfahren zum Herstellen eines Hohlraums in einem monokristallinen Siliziumsubstrat und Halbleiterbaustein mit einem Hohlraum in einem monokristallinen Siliziumsubstrat mit einer epitaktischen Deckschicht |
| KR100857576B1 (ko) * | 2002-06-27 | 2008-09-09 | 매그나칩 반도체 유한회사 | 반도체소자의 스토리지 노드 형성방법 |
| KR100486111B1 (ko) * | 2002-07-10 | 2005-04-29 | 매그나칩 반도체 유한회사 | 반도체소자의 소자분리막 제조방법 |
| JP2004111429A (ja) * | 2002-09-13 | 2004-04-08 | Renesas Technology Corp | 半導体装置 |
| US7091105B2 (en) * | 2002-10-28 | 2006-08-15 | Hynix Semiconductor Inc. | Method of forming isolation films in semiconductor devices |
| JP2004172310A (ja) | 2002-11-19 | 2004-06-17 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2006525652A (ja) * | 2002-12-19 | 2006-11-09 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 半導体デバイスコーナー部の丸め程度を相異なるものとするトレンチ絶縁構造及びその製造方法 |
| US6649489B1 (en) * | 2003-02-13 | 2003-11-18 | Taiwan Semiconductor Manufacturing Company | Poly etching solution to improve silicon trench for low STI profile |
| KR100619396B1 (ko) * | 2003-12-31 | 2006-09-11 | 동부일렉트로닉스 주식회사 | 시모스 이미지 센서 및 그 제조방법 |
| US20050205963A1 (en) * | 2004-03-16 | 2005-09-22 | Johnson David A | Integrated anneal cap/ ion implant mask/ trench isolation structure for III-V devices |
| US7410864B2 (en) * | 2004-04-23 | 2008-08-12 | Infineon Technologies Ag | Trench and a trench capacitor and method for forming the same |
| US7319252B2 (en) * | 2004-06-28 | 2008-01-15 | Intel Corporation | Methods for forming semiconductor wires and resulting devices |
| US20050285160A1 (en) * | 2004-06-28 | 2005-12-29 | Chang Peter L | Methods for forming semiconductor wires and resulting devices |
| US7880223B2 (en) * | 2005-02-11 | 2011-02-01 | Alpha & Omega Semiconductor, Ltd. | Latch-up free vertical TVS diode array structure using trench isolation |
| KR100719366B1 (ko) * | 2005-06-15 | 2007-05-17 | 삼성전자주식회사 | 트렌치 소자분리막을 갖는 반도체 소자의 형성 방법 |
| US8043933B2 (en) * | 2008-11-24 | 2011-10-25 | Applied Materials, Inc. | Integration sequences with top surface profile modification |
| CN102543820B (zh) * | 2010-12-16 | 2014-11-05 | 中芯国际集成电路制造(北京)有限公司 | 浅沟槽隔离结构及其形成方法 |
| CN102543822B (zh) * | 2010-12-23 | 2014-11-05 | 无锡华润上华半导体有限公司 | 浅沟槽隔离结构的制作方法 |
| CN103824804B (zh) * | 2014-03-10 | 2017-03-01 | 杭州士兰集成电路有限公司 | 半导体沟槽结构的形成方法 |
| JP6649190B2 (ja) | 2016-06-28 | 2020-02-19 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US10546863B1 (en) * | 2018-08-02 | 2020-01-28 | Micron Technology, Inc. | Method for fabricating bit line contact |
| JP7375331B2 (ja) * | 2019-04-26 | 2023-11-08 | セイコーエプソン株式会社 | 振動デバイスおよび電子機器 |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4307180A (en) * | 1980-08-22 | 1981-12-22 | International Business Machines Corp. | Process of forming recessed dielectric regions in a monocrystalline silicon substrate |
| DE3265339D1 (en) * | 1981-03-20 | 1985-09-19 | Toshiba Kk | Method for manufacturing semiconductor device |
| JPS618945A (ja) * | 1984-06-25 | 1986-01-16 | Nec Corp | 半導体集積回路装置 |
| US4656497A (en) * | 1984-11-01 | 1987-04-07 | Ncr Corporation | Trench isolation structures |
| US4571819A (en) * | 1984-11-01 | 1986-02-25 | Ncr Corporation | Method for forming trench isolation structures |
| US4666556A (en) * | 1986-05-12 | 1987-05-19 | International Business Machines Corporation | Trench sidewall isolation by polysilicon oxidation |
| JPS6469027A (en) | 1987-09-10 | 1989-03-15 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPH01222457A (ja) | 1988-03-01 | 1989-09-05 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5059550A (en) * | 1988-10-25 | 1991-10-22 | Sharp Kabushiki Kaisha | Method of forming an element isolating portion in a semiconductor device |
| US4952524A (en) * | 1989-05-05 | 1990-08-28 | At&T Bell Laboratories | Semiconductor device manufacture including trench formation |
| CA2016449C (en) * | 1989-07-28 | 1996-06-25 | Steven J. Hillenius | Planar isolation technique for integrated circuits |
| KR920020676A (ko) * | 1991-04-09 | 1992-11-21 | 김광호 | 반도체 장치의 소자분리 방법 |
| US5229316A (en) * | 1992-04-16 | 1993-07-20 | Micron Technology, Inc. | Semiconductor processing method for forming substrate isolation trenches |
| US5433794A (en) * | 1992-12-10 | 1995-07-18 | Micron Technology, Inc. | Spacers used to form isolation trenches with improved corners |
| JP2955459B2 (ja) * | 1993-12-20 | 1999-10-04 | 株式会社東芝 | 半導体装置の製造方法 |
| JPH07193121A (ja) | 1993-12-27 | 1995-07-28 | Toshiba Corp | 半導体装置の製造方法 |
| JP3383404B2 (ja) | 1994-03-16 | 2003-03-04 | 株式会社東芝 | 半導体装置の製造方法 |
| JPH07335737A (ja) | 1994-06-03 | 1995-12-22 | Toshiba Corp | 半導体記憶装置の製造方法 |
| WO1996002070A2 (en) * | 1994-07-12 | 1996-01-25 | National Semiconductor Corporation | Integrated circuit comprising a trench isolation structure and an oxygen barrier layer and method for forming the integrated circuit |
| US5786263A (en) * | 1995-04-04 | 1998-07-28 | Motorola, Inc. | Method for forming a trench isolation structure in an integrated circuit |
| JP3092478B2 (ja) | 1995-06-16 | 2000-09-25 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6064104A (en) * | 1996-01-31 | 2000-05-16 | Advanced Micro Devices, Inc. | Trench isolation structures with oxidized silicon regions and method for making the same |
| US5763315A (en) * | 1997-01-28 | 1998-06-09 | International Business Machines Corporation | Shallow trench isolation with oxide-nitride/oxynitride liner |
| US5981356A (en) * | 1997-07-28 | 1999-11-09 | Integrated Device Technology, Inc. | Isolation trenches with protected corners |
| US6001706A (en) * | 1997-12-08 | 1999-12-14 | Chartered Semiconductor Manufacturing, Ltd. | Method for making improved shallow trench isolation for semiconductor integrated circuits |
| US6054343A (en) * | 1998-01-26 | 2000-04-25 | Texas Instruments Incorporated | Nitride trench fill process for increasing shallow trench isolation (STI) robustness |
-
1997
- 1997-07-17 JP JP19226997A patent/JP3904676B2/ja not_active Expired - Lifetime
- 1997-10-24 TW TW086115761A patent/TW354857B/zh not_active IP Right Cessation
- 1997-11-03 DE DE19748501A patent/DE19748501C2/de not_active Expired - Lifetime
- 1997-11-04 US US08/963,764 patent/US6265743B1/en not_active Expired - Lifetime
- 1997-12-30 KR KR1019970079096A patent/KR100283021B1/ko active IP Right Grant
-
1998
- 1998-03-02 CN CNB981053610A patent/CN1134058C/zh not_active Expired - Lifetime
-
2000
- 2000-08-11 KR KR1020000046645A patent/KR100308510B1/ko active IP Right Grant
-
2001
- 2001-05-21 US US09/860,505 patent/US6372604B1/en not_active Expired - Lifetime
-
2002
- 2002-12-17 CN CNB021574898A patent/CN1210780C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100283021B1 (ko) | 2001-04-02 |
| DE19748501C2 (de) | 2001-08-30 |
| TW354857B (en) | 1999-03-21 |
| KR19980079567A (ko) | 1998-11-25 |
| US6265743B1 (en) | 2001-07-24 |
| CN1430260A (zh) | 2003-07-16 |
| CN1196574A (zh) | 1998-10-21 |
| JP3904676B2 (ja) | 2007-04-11 |
| US6372604B1 (en) | 2002-04-16 |
| JPH10340950A (ja) | 1998-12-22 |
| CN1134058C (zh) | 2004-01-07 |
| DE19748501A1 (de) | 1998-10-15 |
| KR100308510B1 (ko) | 2001-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1210780C (zh) | 槽型元件分离结构 | |
| CN1205664C (zh) | 半导体装置及其制造方法 | |
| CN100336228C (zh) | 半导体器件 | |
| CN100350626C (zh) | 具有槽型结构的半导体器件 | |
| CN1237616C (zh) | 具有浮置栅的半导体存储器及其制造方法 | |
| CN1310332C (zh) | 非易失性半导体存储器 | |
| CN1303698C (zh) | 半导体器件及其制造方法 | |
| CN1192051A (zh) | 半导体器件及其制造方法 | |
| CN101075577A (zh) | 半导体装置的制造方法 | |
| CN1905213A (zh) | 非易失性半导体存储器、半导体器件和非易失性半导体存储器的制造方法 | |
| CN1421914A (zh) | 半导体装置及其制造方法 | |
| CN1227745C (zh) | 垂直金属－氧化物－半导体晶体管及其制造方法 | |
| CN1641854A (zh) | 制造半导体器件的方法 | |
| CN1184682C (zh) | 半导体集成电路器件及其制造方法 | |
| CN1617353A (zh) | 半导体器件的制造方法 | |
| CN1885561A (zh) | 绝缘栅型半导体装置、制造方法及保护电路 | |
| CN1925161A (zh) | 半导体产品及其制作方法 | |
| CN1213843A (zh) | 半导体衬底的处理方法和半导体衬底 | |
| CN101030598A (zh) | 半导体装置及其制造方法 | |
| CN1729558A (zh) | 垂直分离栅非易失性存储单元及其制造方法 | |
| CN1132248C (zh) | 半导体装置和半导体装置的制造方法 | |
| CN1244143C (zh) | 半导体器件 | |
| CN1053296C (zh) | 半导体器件及其制造方法 | |
| CN1139985C (zh) | 半导体器件及其制造方法 | |
| CN1267915A (zh) | 非易失性半导体存储装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: RENESAS ELECTRONICS CORPORATION Free format text: FORMER OWNER: MISSUBISHI ELECTRIC CORP. Effective date: 20140416 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20140416 Address after: Kawasaki, Kanagawa, Japan Patentee after: Renesas Electronics Corporation Address before: Tokyo, Japan, Japan Patentee before: Missubishi Electric Co., Ltd. |
|
| CP02 | Change in the address of a patent holder |
Address after: Tokyo, Japan, Japan Patentee after: Renesas Electronics Corporation Address before: Kawasaki, Kanagawa, Japan Patentee before: Renesas Electronics Corporation |
|
| CP02 | Change in the address of a patent holder | ||
| CX01 | Expiry of patent term |
Granted publication date: 20050713 |
|
| CX01 | Expiry of patent term |