JP2004111429A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004111429A JP2004111429A JP2002268051A JP2002268051A JP2004111429A JP 2004111429 A JP2004111429 A JP 2004111429A JP 2002268051 A JP2002268051 A JP 2002268051A JP 2002268051 A JP2002268051 A JP 2002268051A JP 2004111429 A JP2004111429 A JP 2004111429A
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- oxide film
- film
- semiconductor device
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
Abstract
【課題】素子分離に関する問題である、ボイドの発生、ドーピングされた絶縁体中の不純物の半導体基板等へ拡散、及び、シリコン窒化膜によるゲート絶縁膜の薄膜化を同時に解消する。
【解決手段】溝２内において、ドーピングされたシリコン酸化膜３１Ｄと基板１との間にオキシナイトライド膜３１ＯＮ１及びシリコン酸化膜３１Ｏ１が配置されており、ドーピングされたシリコン酸化膜３１Ｄよりも溝２の開口入り口の側にシリコン酸化膜３１ＯＮ２が配置されている。オキシナイトライド膜３１ＯＮ１はシリコン酸化膜３１Ｏ１を利用した窒化処理によって形成されている。溝２の開口入り口付近はシリコン酸化膜３１Ｏ１，３１Ｏ２及びオキシナイトライド膜３１ＯＮ１で以て占められている。
【選択図】 図２
【解決手段】溝２内において、ドーピングされたシリコン酸化膜３１Ｄと基板１との間にオキシナイトライド膜３１ＯＮ１及びシリコン酸化膜３１Ｏ１が配置されており、ドーピングされたシリコン酸化膜３１Ｄよりも溝２の開口入り口の側にシリコン酸化膜３１ＯＮ２が配置されている。オキシナイトライド膜３１ＯＮ１はシリコン酸化膜３１Ｏ１を利用した窒化処理によって形成されている。溝２の開口入り口付近はシリコン酸化膜３１Ｏ１，３１Ｏ２及びオキシナイトライド膜３１ＯＮ１で以て占められている。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、特に、素子分離に関する問題である、ボイドの発生、ドーピングされた絶縁体中の不純物の半導体基板等へ拡散、及び、シリコン窒化膜によるゲート絶縁膜の薄膜化を同時に解消するための技術に関する。
【０００２】
【従来の技術】
半導体集積回路において素子間の電気的な干渉を無くして個々の素子を完全に独立して動作させるためには、素子分離領域を有する素子分離構造を形成する必要がある。
【０００３】
素子分離領域を形成する方法の一つとして溝型分離法（トレンチ分離法）が広く知られており、数々の改良が提案されている。溝型分離法では、基板に溝（トレンチ）を形成し、当該溝内を絶縁物を充填する。溝型分離法によればバーズビークがほとんど発生しないので、半導体集積回路を微細化する上で不可欠な素子分離方法の一つであると言える。
【０００４】
図６３の断面図を参照して従来の半導体装置５００を説明する。半導体装置５００は、シリコン基板５０１と、溝型の素子分離５３１と、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）５９０と、を含んでいる。
【０００５】
基板５０１には基板主面５０１Ｓから内部に向けて溝５０２が形成されており、当該溝５０２内に素子分離５３１が配置されている。従来の素子分離５３１はシリコン酸化膜ないしは内壁酸化膜５３１ａ及びシリコン酸化膜ないしは埋め込み酸化膜５３１ｂによって構成されている。内壁酸化膜５３１ａは溝５０２の内表面全体に接し且つ当該内表面に沿って形成されている。埋め込み酸化膜５３１ｂは内壁酸化膜５３１ａに接して配置されており、溝５０２を埋めている。
【０００６】
素子分離５３１で区画された活性領域ないしは素子形成領域にＭＯＳＦＥＴ５９０が形成されている。詳細には、活性領域の基板主面５０１Ｓ内には１対のソース／ドレイン領域５９３がチャネル領域を介して形成されており、基板主面５０１Ｓ上には上記チャネル領域に対面するようにシリコン酸化膜から成るゲート絶縁膜５９２及びゲート電極５９１がこの順序で形成されている。
【０００７】
次に図６４〜図６７の断面図を参照して従来の半導体装置５００の製造方法を説明する。まず、下敷シリコン酸化膜５０５及びシリコン窒化膜５０６を基板主面５０１Ｓ上にこの順序で形成する（図６４参照）。そして、上記膜５０５，５０６及び基板５０１を写真製版技術によってパターンエッチングして、基板５０１内に溝５０２を形成する（図６４参照）。
【０００８】
続いて、溝５０２内に露出している基板５０１の内表面を熱酸化して内壁酸化膜５３１ａを形成する（図６５参照）。次に、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって全面的に埋め込み酸化膜５３１ｂを堆積し、これにより溝５０２を埋め込み酸化膜５３１ｂで充填する（図６５参照）。
【０００９】
そして、シリコン窒化膜５０６をストッパとするＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法によって、当該シリコン窒化膜５０６上の埋め込み酸化膜５３１ｂを除去し、埋め込み酸化膜５３１ｂを平坦化する（図６６参照）。その後、素子分離５３１の高さを調整するためにフッ酸によって埋め込み酸化膜５３１ｂを一部除去する。そして、シリコン窒化膜５０６を熱リン酸によって除去し、下敷シリコン酸化膜５０５をフッ酸によって除去する。これにより素子分離５３１が完成する（図６７参照）。
【００１０】
その後、ＭＯＳＦＥＴ５９０を形成する。具体的には、ウェル、チャネルカット領域、及び、しきい値を制御するためのチャネル不純物層を、イオン注入法で形成する。そして、ゲート絶縁膜５９２、ゲート電極５９１、及び、ソース／ドレイン領域５９３を形成する。これにより、図６３の半導体装置５００が完成する。
【００１１】
なお、溝型素子分離に関する技術は例えば特許文献１において紹介されている。
【００１２】
【特許文献１】
特開２０００−３３２０９９号公報
【００１３】
【発明が解決しようとする課題】
半導体装置５００の製造方法では上述のようにＣＶＤ法によって溝５０２内に埋め込み酸化膜５３１ｂを堆積するので、半導体装置５００の微細化に伴って溝５０２のアスペクト比が大きくなると埋め込み酸化膜５３１ｂ内にボイドが発生しやすくなる。このボイドはＣＭＰ後又はシリコン酸化膜５３１ｂ及び／又は５０５のフッ酸処理後に、微細な溝として素子分離５３１の表面に現れる。この微細な溝内に例えば配線層用の配線材料が埋め込まれ、当該配線材料のパターニング後にも残存すると、配線層がショートしてしまう。このようにボイドの発生は歩留まり低下を招く。
【００１４】
ボイドの発生を抑制するためには、埋め込み酸化膜５３１ｂとして、不純物がドーピングされて埋め込み特性が向上したシリコン酸化膜を用いることが有効である。しかしながら、埋め込み酸化膜５３１ｂにドーピングされた不純物は、当該膜５３１ｂの形成後の熱処理工程によって、基板５０１内や素子分離５３１上の配線層に拡散し、ＭＯＳＦＥＴ５９０の特性にばらつきを発生させる等の問題がある。具体的には、素子分離５３１と基板５０１との界面や基板５０１内へ拡散した不純物は、ＭＯＳＦＥＴ５９０のしきい値電圧を変動させたり、ゲート絶縁膜５９２の形成に際して酸化速度を変動させたりする。更に、基板５０１内へ拡散した不純物が基板５０１とゲート絶縁膜５９２との界面に界面準位を形成すると、ＭＯＳＦＥＴ５９０の特性が変動したり、リーク電流が増大したりする。また、素子分離５３１上に延在したゲート電極５９１中へ不純物が拡散すると、ゲート電極５９１の仕事関数が変動してＭＯＳＦＥＴ５９０の特性が変動する。
【００１５】
このような不純物の拡散を抑制するために内壁酸化膜５３１ａと埋め込み酸化膜５３１ｂとの間にシリコン窒化膜を堆積することによって内壁構造を２層にすることが、上記特許文献１（特開２０００−３３２０９９号公報）に提案されている。しかしながら、上記シリコン窒化膜を堆積するとその分、溝５０２のアスペクト比が大きくなるので、埋め込み酸化膜５３１ｂの形成時にボイドが発生しやすくなる。更に、上記シリコン窒化膜はゲート酸化膜５９２の形成時に酸化抑制作用を奏するので、素子分離５３１付近においてゲート絶縁膜５９３が薄くなり、ゲート絶縁膜５９３の信頼性を低下させてしまう。
【００１６】
本発明はかかる点に鑑みてなされたものであり、ボイドの発生、ドーピングされた絶縁体中の不純物の半導体基板等へ拡散、及び、シリコン窒化膜によるゲート絶縁膜の薄膜化、という素子分離に関するこれらの問題を同時に解消しうる半導体装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】
この発明に係る半導体装置は、半導体基板と、不純物がドーピングされた絶縁体と、不純物がドーピングされていない絶縁体と、第１のオキシナイトライド膜と、ＭＩＳ型トランジスタと、を含んでいる。前記半導体基板は、主面を有すると共に前記主面に開口入り口を設けて形成された溝を有している。前記不純物がドーピングされた絶縁体は前記溝内に配置されている。前記不純物がドーピングされていない絶縁体は、前記溝内において前記ドーピングされた絶縁体を介して前記溝の底面に対面するように配置されている。前記第１のオキシナイトライド膜は、前記溝内において前記ドーピングされた絶縁体と前記半導体基板との間及び前記ドーピングされていない絶縁体と前記半導体基板との間に配置されている。前記ＭＩＳ型トランジスタは、前記半導体基板の前記主面のうちで前記溝が形成されていない領域に配置されている。そして、前記ドーピングされた絶縁体は、前記ドーピングされていない絶縁体及び前記第１のオキシナイトライド膜によって、前記半導体基板と分離されている。
【００１８】
あるいは、この発明に係る半導体装置は、半導体基板と、不純物がドーピングされた絶縁体と、不純物がドーピングされていない絶縁体と、シリコン酸化膜と、オキシナイトライド膜と、ＭＩＳ型トランジスタと、を含んでいる。前記半導体基板は、主面を有すると共に前記主面に開口入り口を設けて形成された溝を有している。前記不純物がドーピングされた絶縁体は前記溝内に配置されている。前記不純物がドーピングされていない絶縁体は、前記溝内において前記ドーピングされた絶縁体を介して前記溝の底面に対面するように配置されている。前記シリコン酸化膜は、前記溝内において前記ドーピングされた絶縁体と前記半導体基板との間に配置されている。前記オキシナイトライド膜は、前記溝内において前記ドーピングされていない絶縁体と前記半導体基板との間及び前記ドーピングされていない絶縁体と前記ドーピングされた絶縁体との間に配置されている。前記ＭＩＳ型トランジスタは、前記半導体基板の前記主面のうちで前記溝が形成されていない領域に配置されている。そして、前記ドーピングされた絶縁体は、前記シリコン酸化膜、前記ドーピングされていない絶縁体、及び、前記オキシナイトライド膜によって、前記半導体基板と分離されている。
【００１９】
【発明の実施の形態】
＜実施の形態１＞
図１に実施の形態１に係る半導体装置１０１の模式的な断面図を示し、当該半導体装置１０１の溝型の素子分離３１を説明するための断面図を図２に示す。半導体装置１０１は、例えばシリコンから成る半導体基板（以下、単に「基板」とも呼ぶ）１と、素子分離３１と、半導体素子（ここでは一例としてＭＯＳＦＥＴ（ないしはＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ））９０を挙げる）と、を含んでいる。
【００２０】
具体的には、基板１には基板主面１Ｓから内部に向けて深さ１５０ｎｍ〜５００ｎｍ程度の溝２が形成されており（このとき溝２の開口入り口は基板主面１Ｓに設けられている）、当該溝２内に素子分離３１が配置されている。
【００２１】
図２に示すように、素子分離３１は、不純物がドーピングされた絶縁体（ここではフッ素がドーピングされたシリコン酸化膜を例に挙げる）３１Ｄと、不純物がドーピングされていない周辺絶縁体３１ＮＤと、に大別され、周辺絶縁体３１ＮＤはドーピングされた絶縁体３１Ｄに接し且つ当該絶縁体３１Ｄ全体を取り囲んでいる。更に、周辺絶縁体３１ＮＤは、酸化シリコンから成るオキサイド部分３１Ｏと、オキシナイトライドから成るオキシナイトライド部分３１ＯＮと、に大別され、シリコン窒化膜を含んではいない。素子分離３１では、オキサイド部分３１Ｏは２つのシリコン酸化膜３１Ｏ１，３１Ｏ２から成り、オキシナイトライド部分３１ＯＮはオキシナイトライド膜３１ＯＮ１から成る。
【００２２】
詳細には、シリコン酸化膜３１Ｏ１は溝２の内表面２Ｓ（側面２Ｗ及び底面２Ｂから成る）全体に接し且つ当該内表面２Ｓに沿って形成されており、断面視においてＵ字型をしている。シリコン酸化膜３１Ｏ１の厚さ（内表面２Ｓに垂直な方向の寸法）は５ｎｍ〜３０ｎｍ程度である。
【００２３】
更に、オキシナイトライド膜３１ＯＮ１が、溝２内においてシリコン酸化膜３１Ｏ１を介して基板１に対面するように形成されている。オキシナイトライド膜３１ＯＮ１はシリコン酸化膜３１Ｏ１に接し且つ当該膜３１Ｏ１に沿って形成されており、断面視においてＵ字型をしている。このとき、オキシナイトライド膜３１ＯＮ１はシリコン酸化膜３１Ｏ１を介して溝２の側面２Ｗに対面する部分を有している。後述のようにオキシナイトライド膜３１ＯＮ１はオキサイド部分３１Ｏのうちのシリコン酸化膜３１Ｏ１を利用した窒化処理により形成され、当該膜３１ＯＮ１の厚さ（溝２の内表面２Ｓに垂直な方向の寸法）は０．５ｎｍ〜２ｎｍ程度である。
【００２４】
そして、ドーピングされたシリコン酸化膜３１Ｄ及びオキサイド部分３１Ｏのシリコン酸化膜（ないしはドーピングされていない絶縁体）３１Ｏ２が、オキシナイトライド膜３１ＯＮ１及びシリコン酸化膜３１Ｏ１を介して基板１に対面するように、溝２内に配置されている。換言すればこのとき、オキシナイトライド膜３１ＯＮ１及びシリコン酸化膜３１Ｏ１は溝２内において、ドーピングされたシリコン酸化膜３１Ｄと基板１との間及びシリコン酸化膜３１Ｏ２と基板１との間に配置されている。また、シリコン酸化膜３１Ｏ１が溝２内においてオキシナイトライド膜３１ＯＮ１と基板１との間に配置されている。なおここでは上記両膜３１Ｄ，３１Ｏ２の厚さ（溝２の底面２Ｂ又は基板主面１Ｓに垂直な方向の寸法）は大略等しいものとする。
【００２５】
より具体的には、上記両膜３１Ｄ，３１Ｏ２は溝２内において２層構造を成している。詳細には、ドーピングされたシリコン酸化膜３１Ｄは溝２の底面２Ｂの側に配置されており、底面及び側面（溝２の底面２Ｂ及び側面２Ｗに対面する表面）がオキシナイトライド膜３１ＯＮ１に接している。他方、シリコン酸化膜３１Ｏ２はドーピングされたシリコン酸化膜３１Ｄよりも溝２の開口入り口の側に配置されており（従ってシリコン酸化膜３１Ｏ２はドーピングされたシリコン酸化膜３１Ｄを介して溝２の底面２Ｂに対面するように配置されている）、底面（溝２の底面２Ｂに対面する表面）はドーピングされたシリコン酸化膜３１Ｄに接する一方で側面（溝２の側面２Ｗに対面する表面）はオキシナイトライド膜３１ＯＮ１に接している。すなわち、ドーピングされたシリコン酸化膜３１Ｄの全表面はシリコン酸化膜３１Ｏ２及びオキシナイトライド膜３１ＯＮ１に接している。そして、ドーピングされたシリコン酸化膜３１Ｄはシリコン酸化膜３１Ｏ１，３１Ｏ２及びオキシナイトライド膜３１ＯＮ１によって基板１と分離されている。
【００２６】
このとき、溝２の開口入り口付近では溝２の側面２Ｗ又は開口入り口エッジの側から順にシリコン酸化膜３１Ｏ１、オキシナイトライド膜３１ＯＮ１及びシリコン酸化膜３１Ｏ２が並んでおり、これらの膜３１Ｏ１，３１ＯＮ１，３１Ｏ２で以て、すなわちオキサイド部分３１Ｏ及びオキシナイトライド部分３１ＯＮで以て溝２の開口入り口付近は占められている。つまり、当該開口入り口付近にはシリコン窒化膜が配置されていない。
【００２７】
更に、溝２の開口入り口付近において、シリコン酸化膜３１Ｏ１の端部は基板主面１Ｓと大略同じ高さにあり、オキシナイトライド膜３１ＯＮ１の端部は基板主面１Ｓよりも溝２の外側（上方）へ突出しており、シリコン酸化膜３１Ｏ２の上面（ドーピングされたシリコン酸化膜３１Ｄに接する表面に対向する表面）はオキシナイトライド膜３１ＯＮ１の上記端部と略同程度の高さレベルに在る。すなわち、素子分離３１は基板主面１Ｓよりも落ち込んだ（くぼんだ）部分を有していない。また、基板１において溝２の開口入り口エッジは丸められており、かかる形状に対応して開口入り口エッジ付近ではシリコン酸化膜３１Ｏ１の厚さは端部（先端）に近づくにつれてなめらかに増大している。
【００２８】
図１に戻り、素子分離３１で区画された活性領域ないしは素子形成領域には（すなわち主面１Ｓのうちで溝２が形成されていない領域には）ＭＯＳＦＥＴ９０が形成されている。詳細には、活性領域の基板主面１Ｓ内には１対のソース／ドレイン領域９３がチャネル領域を介して形成されている。なお、ソース／ドレイン領域９３は素子分離３１に接しており、又、素子分離３１よりも（ここではシリコン酸化膜３１Ｏ２よりも）浅い。そして、基板主面１Ｓ上には上記チャネル領域に対面するように例えばシリコン酸化膜から成るゲート絶縁膜９２及びゲート電極９１がこの順序で形成されている。
【００２９】
次に、図１及び図２に加えて図３〜図８の断面図を参照して、半導体装置１０１の製造方法を説明する。まず、膜厚５ｎｍ〜３０ｎｍ程度の下敷シリコン酸化膜５、及び、膜厚５０ｎｍ〜２００ｎｍ程度のシリコン窒化膜６を基板主面１Ｓ上にこの順序で形成する（図３参照）。そして、上記膜５，６及び基板１を写真製版技術によってパターンエッチングして、基板１内に至る溝２を形成する（図３参照）。なお、溝２は基板１内において深さ１５０ｎｍ〜５００ｎｍ程度に形成する。
【００３０】
続いて、溝２内に露出している基板１の内表面２Ｓを熱酸化して、膜厚５ｎｍ〜３０ｎｍ程度のシリコン酸化膜３１Ｏ１を形成する（図４参照）。このとき、シリコン酸化膜３１Ｏ１の端部は下敷シリコン酸化膜５と結合している（接している）。なお、両膜３１Ｏ１，５は互いに端部を共有しているとも捉えられる。また、当該熱酸化時に、基板１において両シリコン酸化膜３１Ｏ１，５の結合部分付近すなわち開口入り口エッジも酸化されるため、当該エッジ部分が丸められる（図２参照）。
【００３１】
次に、窒化処理を実施することにより、具体的には窒素を含む雰囲気（ガス）中でプラズマ処理を実施することにより、シリコン酸化膜３１Ｏ１を利用して当該膜３１Ｏ１の表面にオキシナイトライド膜３１ＯＮ１を形成する（図４参照）。かかる窒化処理により、オキシナイトライド膜３１ＯＮ１は、シリコン酸化膜３１Ｏ１に接して形成され、又、溝２の側面２Ｗに対面する部分を有して形成される。なおこのとき下敷シリコン酸化膜５の側面（溝２内で露出している）にもオキシナイトライド膜３１ＯＮ１の一部が形成される。
【００３２】
その後、ＨＤＰ−ＣＶＤ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ−Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって溝２内に、フッ素がドーピングされたシリコン酸化膜３１Ｄを堆積する（図５参照）。このとき、図５に示すように溝２の開口入り口付近ではオキシナイトライド膜３１ＯＮ１上にドーピングされたシリコン酸化膜３１Ｄが堆積しないように、換言すれば開口入り口付近ではオキシナイトライド膜３１ＯＮ１が露出するように、更に換言すれば溝２内の該膜３１Ｄが断面視においてＵ字型にならないように、成膜条件を選定する。なお、ドーピングされたシリコン酸化膜３１Ｄはシリコン窒化膜６の上面（下敷シリコン酸化膜５に接する表面とは対向する表面）上にも堆積され、図５には更に当該膜６の側面上にも堆積された場合を図示している。
【００３３】
次に、オキサイド部分３１Ｏを成すシリコン酸化膜３１Ｏ２をＨＤＰ−ＣＶＤ法によって全面的に堆積し（少なくとも溝２内のドーピングされたシリコン酸化膜３１Ｄを覆うように且つ溝２を充填するように堆積し）、溝２を完全に充填する（図６参照）。
【００３４】
そして、シリコン窒化膜６をストッパとするＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法によって、当該シリコン窒化膜６上の膜３１Ｄ，３１Ｏ２を除去し、シリコン酸化膜３１Ｏ２を平坦化する（図７参照）。その後、素子分離３１の高さを調整するためにフッ酸によりシリコン酸化膜３１Ｏ２を一部除去する。そして、シリコン窒化膜６を熱リン酸によって除去し、下敷シリコン酸化膜５をフッ酸によって除去する。
【００３５】
なお、下敷シリコン酸化膜５の除去時にシリコン酸化膜３１Ｏ２も一部除去されるので、このとき除去される量を考慮してシリコン窒化膜６の除去前に行うシリコン酸化膜３１Ｏ２の一部除去処理を実施する。また、シリコン窒化膜６の側面上に残っていた、ドーピングされたシリコン酸化膜３１Ｄは、シリコン酸化膜３１Ｏ２及び／又は下敷シリコン酸化膜５のエッチング時に除去する。また、上述のようにオキシナイトライド膜３１ＯＮ１はシリコン窒化膜５の側面にも形成されるので、下敷シリコン酸化膜５の除去後において、シリコン酸化膜３１Ｏ１の端部は基板主面１Ｓと略同じ高さになる一方でオキシナイトライド膜３１ＯＮ１の端部は基板主面１Ｓよりも突出することになる。
【００３６】
これにより、素子分離３１が完成する（図８参照）。かかる製造方法によれば、基板１とドーピングされたシリコン酸化膜３１Ｄとの間にシリコン酸化膜３１Ｏ１及びオキシナイトライド膜３１ＯＮ１が配置され、シリコン酸化膜３１Ｏ２が、ドーピングされたシリコン酸化膜３１Ｄよりも溝２の開口入り口の側に配置される。しかも、溝２内において基板１、シリコン酸化膜３１Ｏ１及びオキシナイトライド膜３１ＯＮ１は接して形成されると共にシリコン酸化膜３１Ｏ２は開口入り口付近において露出したオキシナイトライド膜３１ＯＮ１に接して形成されるので、開口入り口付近はシリコン酸化膜３１Ｏ１，３１Ｏ２及びオキシナイトライド膜３１ＯＮ１で以て占められる。また、シリコン酸化膜３１Ｏ１，３１Ｏ２及びオキシナイトライド膜３１ＯＮ１の形成工程によって、ドーピングされたシリコン酸化膜３１Ｄが周辺絶縁体３１ＮＤで取り囲まれる。
【００３７】
その後、ＭＯＳＦＥＴ９０を形成する。具体的には、ウェル、チャネルカット領域、及び、しきい値を制御するためのチャネル不純物層を、イオン注入法で形成する。次に、ゲート絶縁膜９２を形成し、電極材料の堆積及びパターニングによってゲート電極９１を形成する。次に、イオン注入法によってソース／ドレイン領域９３を形成する。これにより、図１の半導体装置１０１が完成する。
【００３８】
かかる半導体装置１０１及びこれの製造方法によれば、次のような効果が得られる。
【００３９】
まず、ドーピングされたシリコン酸化膜３１Ｄは溝２を埋め込む特性に優れるので、狭い溝２であってもボイドの発生を抑制可能である。更に、シリコン酸化膜３１Ｏ２よりも下にドーピングされたシリコン酸化膜３１Ｄが配置されているので、ドーピングされたシリコン酸化膜３１Ｄの形成後には溝２のアスペクト比が小さくなっている。このため、不純物がドーピングされていないシリコン酸化膜３１Ｏ２を埋め込む時にボイドの発生が抑制可能である。従って、ボイドに起因した不具合が低減できる。
【００４０】
また、周辺絶縁体３１ＮＤがドーピングされたシリコン酸化膜３１Ｄを取り囲んでいるので、上記不純物が基板１内へ及びゲート電極９１へ拡散するのが防止される。具体的には、オキシナイトライド膜３１ＯＮ１及びシリコン酸化膜３１Ｏ１によって、ドーピングされたシリコン酸化膜３１Ｄ中の不純物が基板１へ拡散するのが防止されるし、シリコン酸化膜３１ＯＮ１，３１Ｏ２及びオキシナイトライド膜３１ＯＮ１によって、上記不純物が基板主面１Ｓ付近（例えばソース／ドレイン領域９３）へ及び素子分離３１上の要素（例えばゲート電極９１）へ拡散するのが防止される。従って、上記不純物に起因した不具合、例えばＭＯＳＦＥＴ９０の特性変動やリーク電流の発生を低減することができる。このとき、オキシナイトライドは酸化シリコンに比べて不純物の拡散を阻止する能力が高いので、オキシナイトライド膜３１ＯＮ１によって基板１内（基板主面１Ｓ付近を含む）への不純物拡散をより確実に防止することができる。
【００４１】
また、オキシナイトライド膜３１ＯＮ１をシリコン酸化膜３１Ｏ１を利用した窒化処理によって形成する。かかる窒化処理によればＣＶＤ法等の堆積法に比べて薄い膜を形成できるし又溝２内であっても堆積法に比べて均一な膜厚が得られるので、溝２のアスペクト比を大幅に増大させることなくオキシナイトライド膜３１ＯＮ１を形成することができる。このため、素子分離３１中のボイドを、従ってボイドに起因した不具合を抑制できる。
【００４２】
また、オキシナイトライド部分３１ＯＮの適用により、シリコン窒化膜を用いる場合とは異なる次のような効果も得られる。すなわち、開口入り口付近はオキサイド部分３１Ｏ及びオキシナイトライド部分３１ＯＮで以て占められており、当該開口入り口付近にはシリコン窒化膜が配置されていない。既述のように、開口入り口付近にシリコン窒化膜が存在すると、基板主面１Ｓを酸化してゲート絶縁膜９２を形成する際にシリコン窒化膜がかかる酸化を抑制する働きをする。このため、ゲート絶縁膜９２が素子分離近傍で薄くなりゲート絶縁膜９２の信頼性が低下してしまう。しかしながら、半導体装置１０１では上述のように開口入り口付近にシリコン窒化膜が存在しないので、又、オキシナイトライドは窒化シリコンよりも上述のゲート絶縁膜の薄膜化を発生しにくいので、ゲート絶縁膜９２の信頼性を、従って半導体装置１０１の信頼性を向上させることができる。
【００４３】
ここで、図９〜図１２を参照して半導体装置１０１の他の製造方法を説明する。まず、上述の製造方法と同様にしてオキシナイトライド膜３１ＯＮ１まで形成する。その後、ＨＤＰ−ＣＶＤ法によって溝２内に、フッ素がドーピングされたシリコン酸化膜３１Ｄ（用の絶縁膜）を堆積する（図９参照）。このとき、完成した素子分離３１におけるドーピングされたシリコン酸化膜３１Ｄよりも厚く溝２内に該膜３１Ｄを堆積する。なお、図９に示すように、上述の製造方法とは異なり、溝２の開口入り口付近においてオキシナイトライド膜３１ＯＮ１上にドーピングされたシリコン酸化膜３１Ｄが堆積して構わない、すなわち当該膜３１Ｄが溝２内において断面視Ｕ字型になっても構わない。更に当該ドーピングされたシリコン酸化膜３１Ｄは溝２内からシリコン窒化膜６の上面上に渡って一続きに形成されていても構わない。
【００４４】
次に、堆積したシリコン酸化膜３１Ｄの一部をフッ酸で除去する（図１０参照）。より具体的には、ドーピングされたシリコン酸化膜３１Ｄの上面部分をエッチングすることによって、当該膜３１Ｄの大きさ（厚さ）を調整し、完成した素子分離３１での同シリコン酸化膜３１Ｄを溝２内に形成する。また、開口入り口付近においてオキシナイトライド膜３１ＯＮ１が露出するように、フッ酸処理を施す。更に、シリコン酸化膜３１Ｄのうちでシリコン窒化膜６の側面上の部分を除去する（完全に除去するのが望ましい）ことにより、当該部分によって狭められていた開口入り口を広げる。このとき、溝２内においてオキシナイトライド膜３１ＯＮ１がシリコン酸化膜３１Ｏ１よりもドーピングされたシリコン酸化膜３１Ｄの側に配置されているので、オキシナイトライド膜３１ＯＮ１によってシリコン酸化膜３１Ｏ１を上記フッ酸処理時にエッチングされないようにすることができる（上記フッ酸から保護することができる）。
【００４５】
その後は上述の製造方法と同様にして、シリコン酸化膜３１Ｏ２の堆積（図１１参照）、及び、ＣＭＰ処理（図１２参照）等を実施することにより、半導体装置１０１が完成する。このとき、上述のようにドーピングされたシリコン酸化膜３１Ｄのフッ酸処理によって開口入り口が広げられているので、シリコン酸化膜３１Ｏ２をボイドを抑制して良好に堆積できる。
【００４６】
＜実施の形態２＞
図１３に実施の形態２に係る半導体装置１０２の模式的な断面図を示し、当該半導体装置１０２の溝型の素子分離３２を説明するための断面図を図１４に示す。半導体装置１０２は半導体装置１０１（図１及び図２参照）において素子分離３１を素子分離３２に変えた構造を有しており、当該素子分離３２は基本的に素子分離３１（図２参照）においてシリコン酸化膜３１Ｏ１とオキシナイトライド膜３１ＯＮ１とを互いに配置位置を入れ替えた構造を有している。
【００４７】
具体的には、基板１の溝２内に素子分離３２が配置されている。図１４に示すように、素子分離３２は、不純物がドーピングされた絶縁体（ここではフッ素がドーピングされたシリコン酸化膜を例に挙げる）３２Ｄと、不純物がドーピングされていない周辺絶縁体３２ＮＤと、に大別され、周辺絶縁体３２ＮＤはドーピングされた絶縁体３２Ｄに接し且つ当該絶縁体３２Ｄ全体を取り囲んでいる。更に、周辺絶縁体３２ＮＤは、酸化シリコンから成るオキサイド部分３２Ｏと、オキシナイトライドから成るオキシナイトライド部分３２ＯＮと、に大別され、シリコン窒化膜を含んではいない。素子分離３２では、オキサイド部分３２Ｏは２つのシリコン酸化膜３２Ｏ１，３２Ｏ２から成り、オキシナイトライド部分３２ＯＮはオキシナイトライド膜３２ＯＮ１から成る。
【００４８】
詳細には、オキシナイトライド膜３２ＯＮ１は溝２の内表面２Ｓ全体に接し且つ当該内表面２Ｓに沿って形成されており、断面視においてＵ字型をしている。このとき、オキシナイトライド膜３２ＯＮ１は溝２の側面２Ｗに対面する部分を有している。後述のようにオキシナイトライド膜３２ＯＮ１はオキサイド部分３２Ｏのうちのシリコン酸化膜３２Ｏ１を利用した窒化処理により形成される。なお、オキシナイトライド膜３２ＯＮ１の厚さは既述のオキシナイトライド膜３１ＯＮ１（図２参照）と同程度である。
【００４９】
更に、シリコン酸化膜３２Ｏ１が、溝２内においてオキシナイトライド膜３２ＯＮ１を介して基板１に対面するように形成されている。シリコン酸化膜３２Ｏ１はオキシナイトライド膜３２ＯＮ１に接し且つ当該膜３２ＯＮ１に沿って形成されており、断面視においてＵ字型をしている。なお、シリコン酸化膜３２Ｏ１の厚さは既述のシリコン酸化膜３１Ｏ１（図２参照）と同程度である。
【００５０】
そして、ドーピングされたシリコン酸化膜３２Ｄ及びオキサイド部分３２Ｏのシリコン酸化膜（ないしはドーピングされていない絶縁体）３２Ｏ２が、シリコン酸化膜３２Ｏ１及びオキシナイトライド膜３２ＯＮ１を介して基板１に対面するように、溝２内に配置されている。換言すればこのとき、シリコン酸化膜３２Ｏ１及びオキシナイトライド膜３２ＯＮ１は溝２内において、ドーピングされたシリコン酸化膜３２Ｄと基板１との間及びシリコン酸化膜３２Ｏ２と基板１との間に配置されている。なおここでは上記両膜３２Ｄ，３２Ｏ２の厚さは既述の膜３１Ｄ，３１Ｏ２（図２参照）と同様、大略等しいものとする。
【００５１】
より具体的には、上記両膜３２Ｄ，３２Ｏ２は溝２内において２層構造を成している。詳細には、ドーピングされたシリコン酸化膜３２Ｄは溝２の底面２Ｂの側に配置されており、底面及び側面がシリコン酸化膜３２Ｏ１に接している。他方、シリコン酸化膜３２Ｏ２はドーピングされたシリコン酸化膜３２Ｄよりも溝２の開口入り口の側に配置されており（従ってシリコン酸化膜３２Ｏ２はドーピングされたシリコン酸化膜３２Ｄを介して溝２の底面２Ｂに対面するように配置されている）、底面はドーピングされたシリコン酸化膜３２Ｄに接する一方で側面はシリコン酸化膜３２Ｏ１に接している。すなわち、ドーピングされたシリコン酸化膜３２Ｄの全表面はシリコン酸化膜３２Ｏ１，３２Ｏ２に接している。そして、ドーピングされたシリコン酸化膜３２Ｄはシリコン酸化膜３２Ｏ１，３２Ｏ２及びオキシナイトライド膜３２ＯＮ１によって基板１と分離されている。
【００５２】
このとき、溝２の開口入り口付近では溝２の側面２Ｗ又は開口入り口エッジの側から順にオキシナイトライド膜３２ＯＮ１、シリコン酸化膜３２Ｏ１及びシリコン酸化膜３２Ｏ２が並んでおり、これらの膜３２ＯＮ１，３２Ｏ１，３２Ｏ２で以て、すなわちオキサイド部分３２Ｏ及びオキシナイトライド部分３２ＯＮで以て溝２の開口入り口付近は占められている。つまり、当該開口入り口付近にはシリコン窒化膜が配置されていない。
【００５３】
更に、溝２の開口入り口付近において、オキシナイトライド膜３２ＯＮ１及びシリコン酸化膜３２Ｏ１の端部は基板主面１Ｓと大略同じ高さにあり、シリコン酸化膜３２Ｏ２の上面は基板主面１Ｓよりも溝２の外側（上方）へ突出している。すなわち、素子分離３２は基板主面１Ｓよりも落ち込んだ部分を有していない。また、基板１において溝２の開口入り口エッジは丸められており、オキシナイトライド膜３２ＯＮ１はかかる形状に沿って形成されている（厚さは大略均一である）。他方、シリコン酸化膜３２Ｏ１の端部は上述の丸められた形状に対応して、既述のシリコン酸化膜３１Ｏ１（図２参照）と同様の形状を有している。
【００５４】
そして、半導体装置１０１（図１参照）と同様に、素子分離３２で区画された活性領域ないしは素子形成領域にＭＯＳＦＥＴ９０が形成されている。
【００５５】
次に、図１３及び図１４に加えて図１５〜図１９の断面図を参照して、半導体装置１０２の製造方法を説明する。まず、既述の半導体装置１０１の製造方法と同様にして、下敷シリコン酸化膜５及びシリコン窒化膜６を形成し、そして基板１内に至る溝２を形成する（図１５参照）。続いて、既述の半導体装置１０１の製造方法と同様に、溝２内に露出している基板１の内表面２Ｓを熱酸化してシリコン酸化膜３２Ｏ１を形成する（図１５参照）。
【００５６】
次に、窒化処理を実施することにより、具体的には窒素を含む雰囲気（ガス）中で熱処理を実施することにより、シリコン酸化膜３２Ｏ１と基板１との界面近傍に窒素を導入してオキシナイトライド膜３２ＯＮ１を形成する（図１５参照）。かかる窒化処理により、オキシナイトライド膜３２ＯＮ１は溝２の側面２Ｗに対面する部分を有して形成される。このとき、オキシナイトライド膜３２Ｏ１はシリコン酸化膜３２Ｏ１から酸素が供給されることによって及びシリコン酸化膜３２Ｏ１及び／又は基板１からシリコンが供給されることによって形成されると考えられ、従って当該オキシナイトライド膜３２Ｏ１は少なくともシリコン酸化膜３２Ｏ１を利用して形成されると考えられる。なお、オキシナイトライド膜３２ＯＮ１の端部は下敷シリコン酸化膜５に接しており、従って当該端部は基板主面１Ｓと略同じ高さに在る。
【００５７】
その後の製造方法は既述の半導体装置１０１と基本的に同様である。具体的には、ＨＤＰ−ＣＶＤ法によって溝２内に、フッ素がドーピングされたシリコン酸化膜３２Ｄを堆積する（図１６参照）。その後、オキサイド部分３２Ｏを成すシリコン酸化膜３２Ｏ２をＨＤＰ−ＣＶＤ法によって堆積し、これにより溝２を完全に充填する（図１７参照）。このとき、シリコン酸化膜３２Ｏ２は開口入り口付近において露出したシリコン酸化膜３２Ｏ１に接して形成されるので、開口入り口付近はシリコン酸化膜３２Ｏ１，３２Ｏ２及びオキシナイトライド膜３２ＯＮ１で以て占められる。そして、シリコン窒化膜６をストッパとするＣＭＰ法によって、当該シリコン窒化膜６上の膜３２Ｄ，３２Ｏ２を除去し、シリコン酸化膜３２Ｏ２を平坦化する（図１８参照）。その後、素子分離３２の高さを調整するためにフッ酸によりシリコン酸化膜３２Ｏ２を一部除去する。そして、シリコン窒化膜６及び下敷シリコン酸化膜５を順次、除去することにより、素子分離３２が完成する（図１９参照）。その後、ＭＯＳＦＥＴ９０を形成することにより、図１３の半導体装置１０２が完成する。
【００５８】
なお、上述のようにオキシナイトライド膜３２ＯＮ１の端部は基板主面１Ｓと大略同じ高さにあるので、下敷シリコン酸化膜５の除去後においてオキシナイトライド膜３２ＯＮ１及びシリコン酸化膜３２Ｏ１の両端部は基板主面１Ｓと略同じ高さになる。
【００５９】
かかる半導体装置１０２及びこれの製造方法によれば、既述の半導体装置１０１（図１及び図２参照）と同様の効果が得られる。
【００６０】
ここで、半導体装置１０１の他の製造方法（図９〜図１２参照）を用いて半導体装置１０２を製造することも可能である。
【００６１】
具体的には、上述の製造方法と同様にしてオキシナイトライド膜３２ＯＮ１まで形成する。その後、ＨＤＰ−ＣＶＤ法によって溝２内に、フッ素がドーピングされたシリコン酸化膜３２Ｄを堆積する（図２０参照）。このとき、半導体装置１０１の他の製造方法と同様に、完成した素子分離３２におけるドーピングされたシリコン酸化膜３２Ｄよりも厚く溝２内に該膜３２Ｄを堆積する。次に、堆積したシリコン酸化膜３２Ｄの一部をフッ酸で除去する（図２１参照）。かかるフッ酸処理により半導体装置１０１の他の製造方法と同様の効果が得られる。
【００６２】
その後は上述の製造方法と同様にして、シリコン酸化膜３２Ｏ２の堆積（図２２参照）、及び、ＣＭＰ処理（図２３参照）等を実施することにより、半導体装置１０２が完成する。
【００６３】
＜実施の形態３＞
図２４に実施の形態３に係る半導体装置１０３の模式的な断面図を示し、当該半導体装置１０３の溝型の素子分離３３を説明するための断面図を図２５に示す。半導体装置１０３は半導体装置１０１（図１及び図２参照）において素子分離３１を素子分離３３に変えた構造を有しており、当該素子分離３３は基本的に素子分離３１（図２参照）においてオキシナイトライド膜３１ＯＮ１の底部（溝２の底面２Ｂに対面する部分）をドーピングされたシリコン酸化膜３１Ｄとシリコン酸化膜３１Ｏ２との間に設けた構造を有している。
【００６４】
具体的には、基板１の溝２内に素子分離３３が配置されている。図２５に示すように、素子分離３３は、不純物がドーピングされた絶縁体（ここではフッ素がドーピングされたシリコン酸化膜を例に挙げる）３３Ｄと、不純物がドーピングされていない周辺絶縁体３３ＮＤと、に大別され、周辺絶縁体３３ＮＤはドーピングされた絶縁体３３Ｄに接し且つ当該絶縁体３３Ｄ全体を取り囲んでいる。更に、周辺絶縁体３３ＮＤは、酸化シリコンから成るオキサイド部分３３Ｏと、オキシナイトライドから成るオキシナイトライド部分３３ＯＮと、に大別され、シリコン窒化膜を含んではいない。素子分離３３では、オキサイド部分３３Ｏは２つのシリコン酸化膜３３Ｏ１，３３Ｏ２から成り、オキシナイトライド部分３３ＯＮはオキシナイトライド膜３３ＯＮ２から成る。
【００６５】
詳細には、シリコン酸化膜３３Ｏ１は溝２の内表面２Ｓ全体に接し且つ当該内表面２Ｓに沿って形成されており、断面視においてＵ字型をしている。なお、シリコン酸化膜３３Ｏ１の厚さは例えば、底部及び当該底部寄りの側部では既述のシリコン酸化膜３１Ｏ１（図２参照）と同程度である一方、開口入り口側の側部では上記底部よりも薄くなっている。
【００６６】
そして、ドーピングされたシリコン酸化膜３３Ｄが、シリコン酸化膜３３Ｏ１を介して基板１に対面し且つシリコン酸化膜３３Ｏ１に接して、溝２内に配置されている。換言すればこのとき、シリコン酸化膜３３Ｏ１は溝２内において、ドーピングされたシリコン酸化膜３３Ｄと基板１との間に配置されている。なおここでは、ドーピングされたシリコン酸化膜３３Ｄは既述の膜３１Ｄ，３１Ｏ２（図２参照）と同様、後述のシリコン酸化膜３３Ｏ２と同程度の厚さを有しているものとする。
【００６７】
更に、オキシナイトライド膜３３ＯＮ２が、ドーピングされたシリコン酸化膜３３Ｄの上面（溝２の底面２Ｂに対面する表面に対向する表面）及びシリコン酸化膜３３Ｏ１の上記薄い部分に接して形成されており、断面視においてＵ字型をしている。なお、かかるＵ字型のオキシナイトライド膜３３ＯＮ２は溝２の内表面２Ｓに沿って形成されているとも捉えられる。このとき、オキシナイトライド膜３３ＯＮ２はシリコン酸化膜３３Ｏ１の上記薄い部分を介して溝２の側面２Ｗに対面する部分を有している。後述のようにオキシナイトライド膜３３ＯＮ２はオキサイド部分３３Ｏのうちのシリコン酸化膜３３Ｏ１及びドーピングされたシリコン酸化膜３３Ｄを利用した窒化処理により形成される。なお、オキシナイトライド膜３３ＯＮ２の厚さは既述のオキシナイトライド膜３１ＯＮ１（図２参照）と同程度である。
【００６８】
オキシナイトライド膜３３ＯＮ２に接し且つ当該膜３３ＯＮ２が形成する断面視Ｕ字型を埋めるように、オキサイド部分３３Ｏのシリコン酸化膜（ないしはドーピングされていない絶縁体）３３Ｏ２が配置されている。すなわち、シリコン酸化膜３３Ｏ２は、オキシナイトライド膜３３ＯＮ２及びシリコン酸化膜３３Ｏ１を介して溝２の側面２Ｗに対面するように且つオキシナイトライド膜３３ＯＮ２、ドーピングされたシリコン酸化膜３３Ｄ及びシリコン酸化膜３３Ｏ１を介して溝２の底面２Ｂに対面するように、溝２内に配置されている。このとき、オキシナイトライド膜３３ＯＮ２はシリコン酸化膜３３Ｏ２と基板１との間及びシリコン酸化膜３３Ｏ２とドーピングされたシリコン酸化膜３３Ｄとの間に配置されている。ドーピングされたシリコン酸化膜３３Ｄの全表面はシリコン酸化膜３３Ｏ１及びオキシナイトライド膜３３ＯＮ２に接している。そして、ドーピングされたシリコン酸化膜３３Ｄはシリコン酸化膜３３Ｏ１，３３Ｏ２及びオキシナイトライド膜３３ＯＮ１によって基板１と分離されている。
【００６９】
溝２の開口入り口付近では溝２の側面２Ｗ又は開口入り口エッジの側から順にシリコン酸化膜３３Ｏ１、オキシナイトライド膜３３ＯＮ２及びシリコン酸化膜３３Ｏ２が並んでおり、これらの膜３３Ｏ１，３３ＯＮ２，３２Ｏ２で以て、すなわちオキサイド部分３３Ｏ及びオキシナイトライド部分３３ＯＮで以て溝２の開口入り口付近は占められている。つまり、当該開口入り口付近にはシリコン窒化膜が配置されていない。
【００７０】
更に、溝２の開口入り口付近において、シリコン酸化膜３３Ｏ１の端部は基板主面１Ｓと大略同じ高さにあり、オキシナイトライド膜３３ＯＮ２の端部は基板主面１Ｓよりも溝２の外側（上方）へ突出しており、シリコン酸化膜３３Ｏ２の上面はオキシナイトライド膜３３ＯＮ２の上記端部と略同程度の高さレベルに在る。すなわち、素子分離３３は基板主面１Ｓよりも落ち込んだ部分を有していない。また、基板１において溝２の開口入り口エッジは丸められており、かかる形状に対応してシリコン酸化膜３３Ｏ１の端部は既述のシリコン酸化膜３１Ｏ１（図２参照）と同様の形状を有している。
【００７１】
そして、半導体装置１０１（図１参照）と同様に、素子分離３３で区画された活性領域ないしは素子形成領域にＭＯＳＦＥＴ９０が形成されている。
【００７２】
次に、図２４及び図２５に加えて図２６〜図３１の断面図を参照して、半導体装置１０３の製造方法を説明する。なお、半導体装置１０３の製造方法は基本的に半導体装置１０１の製造方法においてオキシナイトライド膜３１ＯＮ１とドーピングされたシリコン酸化膜３１Ｄとの形成順序を入れ替えて成る。
【００７３】
まず、既述の半導体装置１０１の製造方法と同様にして、下敷シリコン酸化膜５及びシリコン窒化膜６を形成し、そして基板１内に至る溝２を形成する（図２６参照）。続いて、既述の半導体装置１０１の製造方法と同様に、溝２内に露出している基板１の内表面２Ｓを熱酸化してシリコン酸化膜３３Ｏ１を形成する（図２６参照）。
【００７４】
その後、既述の半導体装置１０１の製造方法と同様に、ＨＤＰ−ＣＶＤ法によって溝２内に、フッ素がドーピングされたシリコン酸化膜３３Ｄを堆積する（図２７参照）。
【００７５】
次に、窒化処理を実施することにより、具体的には窒素を含む雰囲気（ガス）中でプラズマ処理を実施することにより、シリコン酸化膜３３Ｏ１及びドーピングされたシリコン酸化膜３３Ｄを利用して当該膜３３Ｏ１，３３Ｄの露出表面にオキシナイトライド膜３３ＯＮ２を形成する（図２８参照）。かかる窒化処理により、オキシナイトライド膜３３ＯＮ２は、シリコン酸化膜３３Ｏ１に接して形成され、又、溝２の側面２Ｗに対面する部分を有して形成される。更に、オキシナイトライド膜３３ＯＮ２は、ドーピングされたシリコン酸化膜３３Ｄよりも溝２の開口入り口の側に配置される。なおこのとき下敷シリコン酸化膜５の露出表面にもオキシナイトライド膜３３ＯＮ２の一部が形成される。また、シリコン酸化膜３３Ｏ１においてオキシナイトライド３３ＯＮ２が形成される部分は当該窒化処理によって薄くなり、上述のシリコン酸化膜３３Ｏ１の薄い部分に成る。同様にかかる窒化処理によって、ドーピングされたシリコン酸化膜３３Ｄが薄くなるので、この減少分を考慮して当該膜３３Ｄを堆積しておく。
【００７６】
その後の製造方法は既述の半導体装置１０１と基本的に同様である。具体的には、オキサイド部分３３Ｏを成すシリコン酸化膜３３Ｏ２をＨＤＰ−ＣＶＤ法によって堆積し、溝２を完全に充填する（図２９参照）。そして、シリコン窒化膜６をストッパとするＣＭＰ法によって、当該シリコン窒化膜６上の膜３３Ｄ，３３ＯＮ２，３３Ｏ２を除去し、シリコン酸化膜３３Ｏ２を平坦化する（図３０参照）。その後、素子分離３３の高さを調整するためにフッ酸によりシリコン酸化膜３３Ｏ２を一部除去する。そして、シリコン窒化膜６及び下敷シリコン酸化膜５を順次、除去することにより、素子分離３３が完成する（図３１参照）。かかる製造方法によれば、オキシナイトライド膜３３ＯＮ２が、ドーピングされたシリコン酸化膜３３Ｄとシリコン窒化膜３３Ｏ２との間に配置される。また、シリコン酸化膜３３Ｏ１，３３Ｏ２及びオキシナイトライド膜３３ＯＮ２の形成工程によって、ドーピングされたシリコン酸化膜３３Ｄが周辺絶縁体３３ＮＤで取り囲まれることになる。その後、ＭＯＳＦＥＴ９０を形成することにより、図２４の半導体装置１０３が完成する。
【００７７】
なお、オキシナイトライドはフッ酸及び熱リン酸のいずれによってもエッチングされる（但し一般的に酸化シリコン及び窒化シリコンに比してエッチングレートは低い）ので、ＣＭＰ後にシリコン窒化膜６の側面に対面して残っているオキシナイトライド膜３３ＯＮ２は、シリコン酸化膜３１Ｏ２、シリコン窒化膜６、及び／又は、下敷シリコン酸化膜５のエッチング時に除去される（除去可能である）。また、シリコン酸化膜３３Ｏ１は既述のシリコン酸化膜３１Ｏ１（図２参照）と同様に形成されるので、下敷シリコン酸化膜５の除去後においてシリコン酸化膜３３Ｏ１の端部は基板主面１Ｓと略同じ高さになる。
【００７８】
かかる半導体装置１０３及びこれの製造方法によれば、既述の半導体装置１０１（図１及び図２参照）と同様の効果が得られる。このとき、オキシナイトライド膜３３ＯＮ２によって、基板主面１Ｓ付近及び素子分離３３上の要素（例えばゲート電極９１）への不純物拡散をより確実に防止することができる。
【００７９】
ここで、半導体装置１０１の他の製造方法（図９〜図１２参照）を用いて半導体装置１０３を製造することも可能である。
【００８０】
具体的には、上述の製造方法と同様にしてシリコン酸化膜３３Ｏ１まで形成する。その後、ＨＤＰ−ＣＶＤ法によって溝２内に、フッ素がドーピングされたシリコン酸化膜３３Ｄを堆積する（図３２参照）。このとき、半導体装置１０１の他の製造方法と同様に、完成した素子分離３３におけるドーピングされたシリコン酸化膜３３Ｄよりも厚く溝２内に該膜３３Ｄを堆積する。次に、堆積したシリコン酸化膜３３Ｄの一部をフッ酸で除去する（図３３参照）。このとき、オキシナイトライド膜３３ＯＮ２の形成を考慮して、完成した素子分離３３での同シリコン酸化膜３３Ｄよりも厚めに加工する。かかるフッ酸処理により半導体装置１０１の他の製造方法と同様の効果が得られる。
【００８１】
その後は上述の製造方法と同様にして、窒化処理によるオキシナイトライド膜３３ＯＮ２の形成（図３４参照）、シリコン酸化膜３３Ｏ２の堆積（図３５参照）、及び、ＣＭＰ処理（図３６参照）等を実施することにより、半導体装置１０３が完成する。
【００８２】
＜実施の形態４＞
図３７に実施の形態４に係る半導体装置１０４の模式的な断面図を示し、当該半導体装置１０４の溝型の素子分離３４を説明するための断面図を図３８に示す。半導体装置１０４は半導体装置１０１（図１及び図２参照）において素子分離３１を素子分離３４に変えた構造を有しており、当該素子分離３４は基本的に素子分離３１（図２参照）においてドーピングされたシリコン酸化膜３１Ｄとシリコン酸化膜３１Ｏ２との間に更なるオキシナイトライド膜を設けた構造を有している。
【００８３】
具体的には、基板１の溝２内に素子分離３４が配置されている。図３８に示すように、素子分離３４は、不純物がドーピングされた絶縁体（ここではフッ素がドーピングされたシリコン酸化膜を例に挙げる）３４Ｄと、不純物がドーピングされていない周辺絶縁体３４ＮＤと、に大別され、周辺絶縁体３４ＮＤはドーピングされた絶縁体３４Ｄに接し且つ当該絶縁体３４Ｄ全体を取り囲んでいる。更に、周辺絶縁体３４ＮＤは、酸化シリコンから成るオキサイド部分３４Ｏと、オキシナイトライドから成るオキシナイトライド部分３４ＯＮと、に大別され、シリコン窒化膜を含んではいない。素子分離３４では、オキサイド部分３４Ｏは２つのシリコン酸化膜３４Ｏ１，３４Ｏ２から成り、オキシナイトライド部分３４ＯＮは２つのオキシナイトライド膜３４ＯＮ１，３４ＯＮ２から成る。
【００８４】
詳細には、シリコン酸化膜３４Ｏ１は溝２の内表面２Ｓ全体に接し且つ当該内表面２Ｓに沿って形成されており、断面視においてＵ字型をしている。なお、シリコン酸化膜３４Ｏ１の厚さは既述のシリコン酸化膜３１Ｏ１（図２参照）と同程度である。
【００８５】
更に、オキシナイトライド膜３４ＯＮ１が、溝２内においてシリコン酸化膜３４Ｏ１を介して基板１に対面するように形成されている。オキシナイトライド膜３４ＯＮ１はシリコン酸化膜３４Ｏ１に接し且つ当該膜３４Ｏ１に沿って形成されており、断面視においてＵ字型をしている。このとき、オキシナイトライド膜３４ＯＮ１はシリコン酸化膜３４Ｏ１を介して溝２の側面２Ｗに対面する部分を有している。後述のようにオキシナイトライド膜３４ＯＮ１はオキサイド部分３４Ｏのうちのシリコン酸化膜３４Ｏ１を利用した窒化処理により形成され、当該膜３４ＯＮ１の厚さは既述のオキシナイトライド膜３１ＯＮ１（図２参照）と同程度である。
【００８６】
そして、ドーピングされたシリコン酸化膜３４Ｄが、オキシナイトライド膜３４ＯＮ１及びシリコン酸化膜３４Ｏ１を介して基板１に対面するように、溝２内に配置されている。換言すればこのとき、オキシナイトライド膜３４ＯＮ１及びシリコン酸化膜３４Ｏ１は溝２内において、ドーピングされたシリコン酸化膜３４Ｄと基板１との間に配置されている。なおここでは、ドーピングされたシリコン酸化膜３４Ｄは既述の膜３１Ｄ，３１Ｏ２（図２参照）と同様、後述のシリコン酸化膜３４Ｏ２と同程度の厚さを有しているものとする。
【００８７】
更に、オキシナイトライド膜３４ＯＮ２が、ドーピングされたシリコン酸化膜３４Ｄの上面全体に接して形成されており、当該オキシナイトライド膜３４ＯＮ２の端部はオキシナイトライド膜３４ＯＮ１に結合している（接している）。なお、後述のようにオキシナイトライド膜３４ＯＮ２はドーピングされたシリコン酸化膜３４Ｄを利用した窒化処理により形成される。オキシナイトライド膜３４ＯＮ２の厚さは上述のオキシナイトライド膜３４ＯＮ１及び既述のオキシナイトライド膜３３ＯＮ２（図２５参照）と同程度である。
【００８８】
オキシナイトライド膜３４ＯＮ１，３４ＯＮ２に接し且つ当該膜３４ＯＮ１，３４ＯＮ２が形成する断面視Ｕ字型を埋めるように、オキサイド部分３４Ｏのシリコン酸化膜（ないしはドーピングされていない絶縁体）３４Ｏ２が配置されている。このとき、シリコン酸化膜３４Ｏ２はオキシナイトライド膜３４ＯＮ２を介して、ドーピングされたシリコン酸化膜３４Ｄに対面しており、換言すればオキシナイトライド膜３４ＯＮ２はドーピングされたシリコン酸化膜３４Ｄとシリコン酸化膜３４Ｏ２との間に配置されている。なお、シリコン酸化膜３４Ｏ２はオキシナイトライド膜３４ＯＮ１及びシリコン酸化膜３４Ｏ１を介して溝２の側面２Ｗに対面するように且つオキシナイトライド膜３４ＯＮ２、ドーピングされたシリコン酸化膜３４Ｄ及びシリコン酸化膜３４Ｏ１を介して溝２の底面２Ｂに対面するように、溝２内に配置されている。また、オキシナイトライド膜３４ＯＮ１は溝２内においてドーピングされたシリコン酸化膜３４Ｄと基板１との間及びシリコン酸化膜３４Ｏ２と基板１との間に配置されている。このとき、ドーピングされたシリコン酸化膜３４Ｄの全表面はオキシナイトライド膜３４ＯＮ１，３４ＯＮ２に接している。そして、ドーピングされたシリコン酸化膜３４Ｄはシリコン酸化膜３４Ｏ１，３４Ｏ２及びオキシナイトライド膜３４ＯＮ１，３４ＯＮ２によって基板１と分離されている。
【００８９】
溝２の開口入り口付近では溝２の側面２Ｗ又は開口入り口エッジの側から順にシリコン酸化膜３４Ｏ１、オキシナイトライド膜３４ＯＮ１及びシリコン酸化膜３４Ｏ２が並んでおり、これらの膜３４Ｏ１，３４ＯＮ１，３４Ｏ２で以て、すなわちオキサイド部分３４Ｏ及びオキシナイトライド部分３４ＯＮで以て溝２の開口入り口付近は占められている。つまり、当該開口入り口付近にはシリコン窒化膜が配置されていない。
【００９０】
更に、溝２の開口入り口付近において、シリコン酸化膜３４Ｏ１の端部は基板主面１Ｓと大略同じ高さにあり、オキシナイトライド膜３４ＯＮ１の端部は基板主面１Ｓよりも溝２の外側（上方）へ突出しており、シリコン酸化膜３４Ｏ２の上面はオキシナイトライド膜３４ＯＮ１の上記端部と略同程度の高さレベルに在る。すなわち、素子分離３４は基板主面１Ｓよりも落ち込んだ部分を有していない。また、基板１において溝２の開口入り口エッジは丸められており、かかる形状に対応してシリコン酸化膜３４Ｏ１の端部は既述のシリコン酸化膜３１Ｏ１（図２参照）と同様の形状を有している。
【００９１】
そして、半導体装置１０１（図１参照）と同様に、素子分離３４で区画された活性領域ないしは素子形成領域にＭＯＳＦＥＴ９０が形成されている。
【００９２】
次に、図３７及び図３８に加えて図３９〜図４２の断面図を参照して、半導体装置１０４の製造方法を説明する。なお、半導体装置１０４の製造方法は基本的に半導体装置１０１，１０３の両製造方法を組み合わせて成る。
【００９３】
まず、既述の半導体装置１０１の製造方法と同様にして、下敷シリコン酸化膜５、シリコン窒化膜６、溝２、シリコン酸化膜３４Ｏ１、オキシナイトライド膜３４ＯＮ１、及び、ドーピングされたシリコン酸化膜３４Ｄを形成する（図３９参照）。具体的には、下敷シリコン酸化膜５及びシリコン窒化膜６を形成し、そして基板１内に至る溝２を形成する。続いて、溝２内に露出している基板１の内表面２Ｓを熱酸化してシリコン酸化膜３４Ｏ１を形成する。更に、窒素を含む雰囲気（ガス）中でプラズマ処理を実施することによって、シリコン酸化膜３４Ｏ１を利用して当該膜３４Ｏ１の表面にオキシナイトライド膜３４ＯＮ１を形成する。そして、ＨＤＰ−ＣＶＤ法により、ドーピングされたシリコン酸化膜３４Ｄを形成する。
【００９４】
次に、既述の半導体装置１０３の製造方法と同様に、窒素を含む雰囲気（ガス）中でプラズマ処理を実施することによって、ドーピングされたシリコン酸化膜３４Ｄを利用して当該膜３４Ｄの露出表面にオキシナイトライド膜３４ＯＮ２を形成する（図３９参照）。なお、かかる窒化処理によって、既に形成したオキシナイトライド膜３４ＯＮ１のうちの露出部分が更に成長する場合もある。
【００９５】
その後の製造方法は既述の半導体装置１０３，１０１と基本的に同様である。具体的には、オキサイド部分３４Ｏを成すシリコン酸化膜３４Ｏ２をＨＤＰ−ＣＶＤ法によって堆積して溝２を完全に充填する（図４０参照）。そして、シリコン窒化膜６をストッパとするＣＭＰ法によって、当該シリコン窒化膜６上の膜３４Ｄ，３４ＯＮ２，３４Ｏ２を除去し、シリコン酸化膜３４Ｏ２を平坦化する（図４１参照）。その後、素子分離３４の高さを調整するためにフッ酸によりシリコン酸化膜３４Ｏ２を一部除去する。そして、シリコン窒化膜６及び下敷シリコン酸化膜５を順次、除去することにより、素子分離３４が完成する（図４２参照）。このとき、シリコン酸化膜３４Ｏ１，３４Ｏ２及びオキシナイトライド膜３４ＯＮ１，３４ＯＮ２の形成工程によって、ドーピングされたシリコン酸化膜３４Ｄが周辺絶縁体３４ＮＤで取り囲まれることになる。その後、ＭＯＳＦＥＴ９０を形成することにより、図３７の半導体装置１０４が完成する。
【００９６】
かかる半導体装置１０４及びこれの製造方法によれば、既述の半導体装置１０１（図１及び図２参照）と同様の効果が得られる。このとき、オキシナイトライド膜３４ＯＮ１によって基板１内（基板主面１Ｓ付近を含む）への不純物拡散を、又、オキシナイトライド膜３４ＯＮ２によって基板主面１Ｓ付近及び素子分離３４上の要素（例えばゲート電極９１）への不純物拡散を、より確実に防止することができる。
【００９７】
ここで、半導体装置１０１の他の製造方法（図９〜図１２参照）を用いて半導体装置１０４を製造することも可能である。
【００９８】
具体的には、上述の製造方法と同様にしてオキシナイトライド膜３４ＯＮ１まで形成する。その後、ＨＤＰ−ＣＶＤ法によって溝２内に、フッ素がドーピングされたシリコン酸化膜３４Ｄを堆積する（図４３参照）。このとき、半導体装置１０１の他の製造方法と同様に、完成した素子分離３４におけるドーピングされたシリコン酸化膜３４Ｄよりも厚く溝２内に該膜３４Ｄを堆積する。次に、堆積したシリコン酸化膜３４Ｄの一部をフッ酸で除去する（図４４参照）。このとき、オキシナイトライド膜３４ＯＮ２の形成を考慮して、完成した素子分離３４での同シリコン酸化膜３４Ｄよりも厚めに加工する。かかるフッ酸処理により半導体装置１０１の他の製造方法と同様の効果が得られる。このとき、オキシナイトライド膜３４ＯＮ１によってシリコン酸化膜３４Ｏ１を上記フッ酸から保護することができる。
【００９９】
その後は上述の製造方法と同様にして、窒化処理によるオキシナイトライド膜３４ＯＮ２の形成（図４５参照）、シリコン酸化膜３４Ｏ２の堆積（図４６参照）、及び、ＣＭＰ処理（図４７参照）等を実施することにより、半導体装置１０４が完成する。
【０１００】
＜実施の形態５＞
図４８に実施の形態５に係る半導体装置１０５の模式的な断面図を示し、当該半導体装置１０５の溝型の素子分離３５を説明するための断面図を図４９に示す。半導体装置１０５は半導体装置１０１（図１及び図２参照）において素子分離３１を素子分離３５に変えた構造を有しており、当該素子分離３５は基本的に素子分離３２，３３（図１４及び図２５参照）を組み合わせた構造を有している。
【０１０１】
具体的には、基板１の溝２内に素子分離３５が配置されている。図４９に示すように、素子分離３５は、不純物がドーピングされた絶縁体（ここではフッ素がドーピングされたシリコン酸化膜を例に挙げる）３５Ｄと、不純物がドーピングされていない周辺絶縁体３５ＮＤと、に大別され、周辺絶縁体３５ＮＤはドーピングされた絶縁体３５Ｄに接し且つ当該絶縁体３５Ｄ全体を取り囲んでいる。更に、周辺絶縁体３５ＮＤは、酸化シリコンから成るオキサイド部分３５Ｏと、オキシナイトライドから成るオキシナイトライド部分３５ＯＮと、に大別され、シリコン窒化膜を含んではいない。素子分離３５では、オキサイド部分３５Ｏは２つのシリコン酸化膜３５Ｏ１，３５Ｏ２から成り、オキシナイトライド部分３５ＯＮは２つのオキシナイトライド膜３５ＯＮ１，３５ＯＮ２から成る。
【０１０２】
詳細には、オキシナイトライド膜３５ＯＮ１は溝２の内表面２Ｓ全体に接し且つ当該内表面２Ｓに沿って形成されており、断面視においてＵ字型をしている。このとき、オキシナイトライド膜３５ＯＮ１は溝２の側面２Ｗに対面する部分を有している。後述のようにオキシナイトライド膜３５ＯＮ１はオキサイド部分３５Ｏのうちのシリコン酸化膜３５Ｏ１を利用した窒化処理により形成される。なお、オキシナイトライド膜３５ＯＮ１の厚さは既述のオキシナイトライド膜３１ＯＮ１（図２参照）と同程度である。
【０１０３】
更に、シリコン酸化膜３５Ｏ１が、溝２内においてオキシナイトライド膜３５ＯＮ１を介して基板１に対面するように形成されている。シリコン酸化膜３５Ｏ１はオキシナイトライド膜３５ＯＮ１に接し且つ当該膜３５ＯＮ１に沿って形成されており、断面視においてＵ字型をしている。なお、シリコン酸化膜３５Ｏ１の厚さは例えば、底部及び当該底部寄りの側部では既述のシリコン酸化膜３１Ｏ１（図２参照）と同程度である一方、開口入り口側の側部では上記底部よりも薄くなっている。
【０１０４】
そして、ドーピングされたシリコン酸化膜３５Ｄが、シリコン酸化膜３５Ｏ１及びオキシナイトライド膜３５ＯＮ１を介して基板１に対面し且つシリコン酸化膜３５Ｏ１に接して、溝２内に配置されている。換言すればこのとき、シリコン酸化膜３５Ｏ１及びオキシナイトライド膜３５ＯＮ１は溝２内において、ドーピングされたシリコン酸化膜３５Ｄと基板１との間に配置されている。なおここでは、ドーピングされたシリコン酸化膜３５Ｄは既述の膜３１Ｄ，３１Ｏ２（図２参照）と同様、後述のシリコン酸化膜３５Ｏ２と同程度の厚さを有しているものとする。
【０１０５】
更に、オキシナイトライド膜３５ＯＮ２が、ドーピングされたシリコン酸化膜３５の上面及びシリコン酸化膜３５Ｏ１の上記薄い部分に接して形成されており、断面視においてＵ字型をしている。なお、かかるＵ字型のオキシナイトライド膜３５ＯＮ２は溝２の内表面２Ｓに沿って形成されているとも捉えられる。このとき、オキシナイトライド膜３５ＯＮ２はシリコン酸化膜３５Ｏ１の上記薄い部分を介して溝２の側面２Ｗに対面する部分を有している。後述のようにオキシナイトライド膜３５ＯＮ２はオキサイド部分３５Ｏのうちのシリコン酸化膜３５Ｏ１及びドーピングされたシリコン酸化膜３５Ｄを利用した窒化処理により形成される。なお、オキシナイトライド膜３５ＯＮ２の厚さは既述のオキシナイトライド膜３１ＯＮ１，３３ＯＮ２（図２及び図２５参照）及びオキシナイトライドと同程度である。
【０１０６】
オキシナイトライド膜３５ＯＮ２に接し且つ当該膜３５ＯＮ２が形成する断面視Ｕ字型を埋めるように、オキサイド部分３５Ｏのシリコン酸化膜（ないしはドーピングされていない絶縁体）３５Ｏ２が配置されている。すなわち、シリコン酸化膜３５Ｏ２は、オキシナイトライド膜３５ＯＮ１，３５ＯＮ２及びシリコン酸化膜３５Ｏ１を介して溝２の側面２Ｗに対面するように且つオキシナイトライド膜３５ＯＮ１，３５ＯＮ２、ドーピングされたシリコン酸化膜３５Ｄ及びシリコン酸化膜３５Ｏ１を介して溝２の底面２Ｂに対面するように、溝２内に配置されている。このとき、オキシナイトライド膜３５ＯＮ２はシリコン酸化膜３５Ｏ２と基板１との間及びシリコン酸化膜３５Ｏ２とドーピングされたシリコン酸化膜３５Ｄとの間に配置されている。ドーピングされたシリコン酸化膜３５Ｄの全表面はシリコン酸化膜３５Ｏ１及びオキシナイトライド膜３５ＯＮ２に接している。そして、ドーピングされたシリコン酸化膜３５Ｄはシリコン酸化膜３５Ｏ１，３５Ｏ２及びオキシナイトライド膜３５ＯＮ１，３５ＯＮ２によって基板１と分離されている。なお、オキシナイトライド膜３５ＯＮ１は溝２内においてドーピングされたシリコン酸化膜３５Ｄと基板１との間及びシリコン酸化膜３５Ｏ２と基板１との間に配置されている。
【０１０７】
溝２の開口入り口付近では溝２の側面２Ｗ又は開口入り口エッジの側から順にオキシナイトライド膜３５ＯＮ１、シリコン酸化膜３５Ｏ１、オキシナイトライド膜３５ＯＮ２及びシリコン酸化膜３５Ｏ２が並んでおり、これらの膜３５ＯＮ１，３５Ｏ１，３５ＯＮ２，３５Ｏ２で以て、すなわちオキサイド部分３５Ｏ及びオキシナイトライド部分３５ＯＮで以て溝２の開口入り口付近は占められている。つまり、当該開口入り口付近にはシリコン窒化膜が配置されていない。
【０１０８】
更に、溝２の開口入り口付近において、オキシナイトライド膜３５ＯＮ１及びシリコン酸化膜３５Ｏ１の両端部は基板主面１Ｓと大略同じ高さにあり、オキシナイトライド膜３５ＯＮ２の端部は基板主面１Ｓよりも溝２の外側（上方）へ突出しており、シリコン酸化膜３５Ｏ２の上面はオキシナイトライド膜３５ＯＮ２の上記端部と略同程度の高さレベルに在る。すなわち、素子分離３５は基板主面１Ｓよりも落ち込んだ部分を有していない。また、基板１において溝２の開口入り口エッジは丸められており、かかる形状に対応してオキシナイトライド膜３５ＯＮ１及びシリコン酸化膜３５Ｏ１の端部は既述のオキシナイトライド膜３２ＯＮ１及びシリコン酸化膜３２Ｏ１（図１４参照）と同様の形状を有している。
【０１０９】
そして、半導体装置１０１（図１参照）と同様に、素子分離３５で区画された活性領域ないしは素子形成領域にＭＯＳＦＥＴ９０が形成されている。
【０１１０】
次に、図４８及び図４９に加えて図５０〜図５３の断面図を参照して、半導体装置１０５の製造方法を説明する。なお、半導体装置１０５の製造方法は基本的に半導体装置１０１の製造方法をベースにした半導体装置１０２，１０３の両製造方法を組み合わせて成る。
【０１１１】
まず、既述の半導体装置１０２の製造方法と同様にして、下敷シリコン酸化膜５、シリコン窒化膜６、溝２、シリコン酸化膜３５Ｏ１、オキシナイトライド膜３５ＯＮ１、及び、ドーピングされたシリコン酸化膜３５Ｄを形成する（図５０参照）。具体的には、下敷シリコン酸化膜５及びシリコン窒化膜６を形成し、そして基板１内に至る溝２を形成する。続いて、溝２内に露出している基板１の内表面２Ｓを熱酸化してシリコン酸化膜３５Ｏ１を形成する。更に、窒素を含む雰囲気（ガス）中で熱処理を実施することによって、シリコン酸化膜３５Ｏ１を利用して当該膜３５Ｏ１と基板１との界面にオキシナイトライド膜３５ＯＮ１を形成する。そして、ＨＤＰ−ＣＶＤ法により、ドーピングされたシリコン酸化膜３５Ｄを形成する。
【０１１２】
その後の製造方法は既述の半導体装置１０３と基本的に同様である。具体的には、窒素を含む雰囲気（ガス）中でプラズマ処理を実施することにより、ドーピングされたシリコン酸化膜３５Ｄ、シリコン酸化膜３５Ｏ１及び下敷シリコン酸化膜５の露出表面にオキシナイトライド膜３５ＯＮ２を形成する（図５０参照）。次に、オキサイド部分３５Ｏを成すシリコン酸化膜３５Ｏ２をＨＤＰ−ＣＶＤ法によって堆積して溝２を完全に充填する（図５１参照）。そして、シリコン窒化膜６をストッパとするＣＭＰ法によって、当該シリコン窒化膜６上の膜３５Ｄ，３５ＯＮ２，３５Ｏ２を除去し、シリコン酸化膜３５Ｏ２を平坦化する（図５２参照）。その後、素子分離３５の高さを調整するためにフッ酸によりシリコン酸化膜３５Ｏ２を一部除去する。そして、シリコン窒化膜６及び下敷シリコン酸化膜５を順次、除去することにより、素子分離３５が完成する（図５３参照）。このとき、シリコン酸化膜３５Ｏ１，３５Ｏ２及びオキシナイトライド膜３５ＯＮ１，３５ＯＮ２の形成工程によって、ドーピングされたシリコン酸化膜３５Ｄが周辺絶縁体３５ＮＤで取り囲まれることになる。その後、ＭＯＳＦＥＴ９０を形成することにより、図４８の半導体装置１０５が完成する。
【０１１３】
かかる半導体装置１０５及びこれの製造方法によれば、既述の半導体装置１０１（図１及び図２参照）と同様の効果が得られる。このとき、オキシナイトライド膜３５ＯＮ１によって基板１内（基板主面１Ｓ付近を含む）への不純物拡散を、又、オキシナイトライド膜３５ＯＮ２によって基板主面１Ｓ付近及び素子分離３５上の要素（例えばゲート電極９１）への不純物拡散を、より確実に防止することができる。
【０１１４】
ここで、半導体装置１０１の他の製造方法（図９〜図１２参照）を用いて半導体装置１０５を製造することも可能である。
【０１１５】
具体的には、上述の製造方法と同様にしてオキシナイトライド膜３５ＯＮ１まで形成する。その後、ＨＤＰ−ＣＶＤ法によって溝２内に、フッ素がドーピングされたシリコン酸化膜３５Ｄを堆積する（図５４参照）。このとき、半導体装置１０１の他の製造方法と同様に、完成した素子分離３５におけるドーピングされたシリコン酸化膜３５Ｄよりも厚く溝２内に該膜３５Ｄを堆積する。次に、堆積したシリコン酸化膜３５Ｄの一部をフッ酸で除去する（図５５参照）。このとき、オキシナイトライド膜３５ＯＮ２の形成を考慮して、完成した素子分離３５での同シリコン酸化膜３５Ｄよりも厚めに加工する。かかるフッ酸処理により半導体装置１０１の他の製造方法と同様の効果が得られる。
【０１１６】
その後は上述の製造方法と同様にして、窒化処理によるオキシナイトライド膜３５ＯＮ２の形成（図５６参照）、シリコン酸化膜３５Ｏ２の堆積（図５７参照）、及び、ＣＭＰ処理（図５８参照）等を実施することにより、半導体装置１０５が完成する。
【０１１７】
＜実施の形態１〜５の変形例１＞
上述の半導体装置１０１〜１０５を米国特許第６，２６５，７４３号明細書（特開平１０−３４０９５０号公報が対応する）に開示の製造方法を利用して製造することも可能である。ここでは、その製造方法を半導体装置１０１を例に挙げ、図５９〜図６２の断面図を参照しつつ説明する。
【０１１８】
まず、既述の下敷シリコン酸化膜５、非単結晶シリコン膜７（厚さ１００ｎｍ〜３００ｎｍ程度）、及び、既述のシリコン窒化膜６を基板主面１Ｓ上に順次に形成する（図５９参照）。なお、非単結晶シリコン膜７は多結晶膜又はアモルファス膜のいずれでも良い。そして、既述の製造方法と同様にして、上記膜５，７，６及び基板１を写真製版技術によってパターンエッチングして、基板１内に至る溝２を形成する（図５９参照）。
【０１１９】
続いて、溝２内の露出表面を熱酸化してシリコン酸化膜３１Ｏ１を形成する（図６０参照）。このとき、基板１の露出表面のみならず非単結晶シリコン膜７の露出表面も酸化されるので、又、基板１及び非単結晶シリコン膜７の当該熱酸化部分の端部は下敷シリコン酸化膜５に結合するので、シリコン酸化膜３１Ｏ１は溝２内においてシリコン窒化膜６を除く部分全体に形成される。また、かかる熱酸化によって、基板１の開口入り口エッジ及びこれに対面する非単結晶シリコン膜のエッジも酸化され、これらのエッジが丸みを帯びる。
【０１２０】
そして、既述の製造方法と同様にして、オキシナイトライド膜３１ＯＮ１、ドーピングされたシリコン酸化膜３１Ｄ、及び、シリコン酸化膜３１Ｏ２を形成し、シリコン窒化膜６をストッパとするＣＭＰ処理を実施する（図６０参照）。その後、素子分離３１の高さを調整するためにフッ酸によってシリコン酸化膜３１Ｏ２を一部除去する。次に、シリコン窒化膜６を除去し、非単結晶シリコン膜７を例えばドライエッチングによって除去する（図６１参照）。そして、下敷シリコン酸化膜５を除去することにより、素子分離３１が完成する（図６２参照）。
【０１２１】
その後、ＭＯＳＦＥＴ９０を形成することにより、図１の半導体装置１０１が完成する。
【０１２２】
本変形例１に係る製造方法によれば、熱酸化膜（シリコン酸化膜）３１Ｏ１が非単結晶シリコン膜７及び下敷シリコン酸化膜の厚さ（基板主面１Ｓに垂直な方向の寸法）分だけ基板主面１Ｓよりも突出して形成されるので、下敷シリコン酸化膜５のエッチング時にシリコン酸化膜３１Ｏ１の端部がエッチングされてもシリコン酸化膜３１Ｏ１を基板主面１Ｓよりも突出させることが可能である。これにより、素子分離３１のエッジ部が基板主面１Ｓよりも落ち込む（くぼむ）のをより確実に抑制することができる。従って、かかる落ち込みに起因した不具合（例えば逆ナローチャネル効果）を抑制することができる。このとき、熱酸化により形成されたシリコン酸化膜３１Ｏ１はＣＶＤ法で形成したシリコン酸化膜（ＣＶＤ酸化膜）よりも耐エッチング性が高いので、シリコン酸化膜３１Ｏ１の上記突出部分をＣＶＤ法で形成する場合よりも確実に上記落ち込みを低減することができる。
【０１２３】
上述の効果は非単結晶シリコン膜７の適用に起因して得られること、及び、非単結晶シリコン膜７はシリコン酸化膜３１Ｏ２のＣＭＰ処理時にストッパとして利用可能であることに鑑みれば、シリコン窒化膜６を用いない場合にも同様の効果が得られる。なお、シリコン窒化膜６は非単結晶シリコン膜７に比べてシリコン酸化膜３１Ｏ２とのＣＭＰ選択比が高いので、ＣＭＰ処理による素子分離３１の高さ制御を精度良く行える。
【０１２４】
＜実施の形態１〜５の変形例２＞
上述の説明ではドーピングされた絶縁体（シリコン酸化膜）３１Ｄ〜３５Ｄにフッ素をドーピングする場合を例に挙げたが、フッ素の他にボロン、リン、砒素、塩素、ヨウ素、及び、臭素等のいずれかをドーピングしても、埋め込み特性を向上可能であり、ボイドを抑制することができる。また、上述のフッ素等の元素を２種類以上ドーピングしても同様の効果が得られる。
【０１２５】
＜実施の形態１〜５の変形例３＞
また、上述の説明ではドーピングされたシリコン酸化膜３１Ｄ〜３５Ｄ及びシリコン酸化膜３１Ｏ１〜３５Ｏ５をＨＤＰ−ＣＶＤ法を用いる場合を例に挙げたが、その他のＣＶＤ法やと塗布法を用いても同様の効果が得られる。
【０１２６】
＜実施の形態１〜５の変形例４＞
また、上述の説明では他の製造方法として、ドーピングされたシリコン酸化膜３１Ｄ〜３５Ｄの一部をフッ酸によるウェットエッチングで除去する場合を例に挙げたが、気相エッチングやドライエッチングを用いても同様の効果が得られる。また、例えばシリコン酸化膜３１Ｏ２〜３５Ｏ２を堆積する前に当該膜３１Ｏ２〜３５Ｏ２の成膜装置内でプラズマによって除去しても良い。
【０１２７】
＜実施の形態１〜５の変形例５＞
また、上述の説明ではオキシナイトライド膜３１ＯＮ１，３２ＯＮ１，３４ＯＮ１，３５ＯＮ１，３３ＯＮ２〜３５ＯＮ２をプラズマ窒化処理又は熱窒化処理によって形成する場合を例に挙げたが、例えばＣＶＤ法によってオキシナイトライド膜３１ＯＮ１等を堆積しても良い。堆積法によれば窒化処理に比べて溝２のアスペクト比が大きくなるのでボイドの抑制効果は低減するが、その他の効果、例えば、シリコン酸化膜３１Ｄ等中の不純物の拡散を防止するという効果やゲート絶縁膜９２の薄膜化を抑制するという効果は得ることができる。
【０１２８】
【発明の効果】
この発明によれば、ドーピングされた絶縁体は溝を埋め込む特性に優れるので、又、ドーピングされた絶縁体によって溝のアスペクト比を小さくできるので、素子分離中のボイドを抑制できる。更に、ドーピングされた絶縁体は、ドーピングされていない絶縁体及び第１のオキシナイトライド膜によって、又は、シリコン酸化膜、ドーピングされていない絶縁体、及び、オキシナイトライド膜によって、半導体基板と分離されているので、ドーピングされた絶縁体中の不純物が半導体基板内へ及び素子分離上の要素（例えばゲート電極）へ拡散するのが防止される。また、オキシナイトライド膜をオキサイド部分を利用した窒化処理（例えば熱窒化処理やプラズマ窒化処理）で形成することにより、溝のアスペクト比の大幅な増大を抑制して素子分離中のボイドを抑制できる。また、オキシナイトライド膜は、シリコン窒化膜とは異なり、ゲート絶縁膜の薄膜化を抑制して半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】実施の形態１に係る半導体装置を説明するための断面図である。
【図２】実施の形態１に係る半導体装置の溝型素子分離を説明するための断面図である。
【図３】実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図４】実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図５】実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図６】実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図７】実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図８】実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図９】実施の形態１に係る半導体装置の他の製造方法を説明するための断面図である。
【図１０】実施の形態１に係る半導体装置の他の製造方法を説明するための断面図である。
【図１１】実施の形態１に係る半導体装置の他の製造方法を説明するための断面図である。
【図１２】実施の形態１に係る半導体装置の他の製造方法を説明するための断面図である。
【図１３】実施の形態２に係る半導体装置を説明するための断面図である。
【図１４】実施の形態２に係る半導体装置の溝型素子分離を説明するための断面図である。
【図１５】実施の形態２に係る半導体装置の製造方法を説明するための断面図である。
【図１６】実施の形態２に係る半導体装置の製造方法を説明するための断面図である。
【図１７】実施の形態２に係る半導体装置の製造方法を説明するための断面図である。
【図１８】実施の形態２に係る半導体装置の製造方法を説明するための断面図である。
【図１９】実施の形態２に係る半導体装置の製造方法を説明するための断面図である。
【図２０】実施の形態２に係る半導体装置の他の製造方法を説明するための断面図である。
【図２１】実施の形態２に係る半導体装置の他の製造方法を説明するための断面図である。
【図２２】実施の形態２に係る半導体装置の他の製造方法を説明するための断面図である。
【図２３】実施の形態２に係る半導体装置の他の製造方法を説明するための断面図である。
【図２４】実施の形態３に係る半導体装置を説明するための断面図である。
【図２５】実施の形態３に係る半導体装置の溝型素子分離を説明するための断面図である。
【図２６】実施の形態３に係る半導体装置の製造方法を説明するための断面図である。
【図２７】実施の形態３に係る半導体装置の製造方法を説明するための断面図である。
【図２８】実施の形態３に係る半導体装置の製造方法を説明するための断面図である。
【図２９】実施の形態３に係る半導体装置の製造方法を説明するための断面図である。
【図３０】実施の形態３に係る半導体装置の製造方法を説明するための断面図である。
【図３１】実施の形態３に係る半導体装置の製造方法を説明するための断面図である。
【図３２】実施の形態３に係る半導体装置の他の製造方法を説明するための断面図である。
【図３３】実施の形態３に係る半導体装置の他の製造方法を説明するための断面図である。
【図３４】実施の形態３に係る半導体装置の他の製造方法を説明するための断面図である。
【図３５】実施の形態３に係る半導体装置の他の製造方法を説明するための断面図である。
【図３６】実施の形態３に係る半導体装置の他の製造方法を説明するための断面図である。
【図３７】実施の形態４に係る半導体装置を説明するための断面図である。
【図３８】実施の形態４に係る半導体装置の溝型素子分離を説明するための断面図である。
【図３９】実施の形態４に係る半導体装置の製造方法を説明するための断面図である。
【図４０】実施の形態４に係る半導体装置の製造方法を説明するための断面図である。
【図４１】実施の形態４に係る半導体装置の製造方法を説明するための断面図である。
【図４２】実施の形態４に係る半導体装置の製造方法を説明するための断面図である。
【図４３】実施の形態４に係る半導体装置の他の製造方法を説明するための断面図である。
【図４４】実施の形態４に係る半導体装置の他の製造方法を説明するための断面図である。
【図４５】実施の形態４に係る半導体装置の他の製造方法を説明するための断面図である。
【図４６】実施の形態４に係る半導体装置の他の製造方法を説明するための断面図である。
【図４７】実施の形態４に係る半導体装置の他の製造方法を説明するための断面図である。
【図４８】実施の形態５に係る半導体装置を説明するための断面図である。
【図４９】実施の形態５に係る半導体装置の溝型素子分離を説明するための断面図である。
【図５０】実施の形態５に係る半導体装置の製造方法を説明するための断面図である。
【図５１】実施の形態５に係る半導体装置の製造方法を説明するための断面図である。
【図５２】実施の形態５に係る半導体装置の製造方法を説明するための断面図である。
【図５３】実施の形態５に係る半導体装置の製造方法を説明するための断面図である。
【図５４】実施の形態５に係る半導体装置の他の製造方法を説明するための断面図である。
【図５５】実施の形態５に係る半導体装置の他の製造方法を説明するための断面図である。
【図５６】実施の形態５に係る半導体装置の他の製造方法を説明するための断面図である。
【図５７】実施の形態５に係る半導体装置の他の製造方法を説明するための断面図である。
【図５８】実施の形態５に係る半導体装置の他の製造方法を説明するための断面図である。
【図５９】実施の形態１〜５の変形例１に係る、半導体装置の製造方法を説明するための断面図である。
【図６０】実施の形態１〜５の変形例１に係る、半導体装置の製造方法を説明するための断面図である。
【図６１】実施の形態１〜５の変形例１に係る、半導体装置の製造方法を説明するための断面図である。
【図６２】実施の形態１〜５の変形例１に係る、半導体装置の製造方法を説明するための断面図である。
【図６３】従来の半導体装置を説明するための断面図である。
【図６４】従来の半導体装置の製造方法を説明するための断面図である。
【図６５】従来の半導体装置の製造方法を説明するための断面図である。
【図６６】従来の半導体装置の製造方法を説明するための断面図である。
【図６７】従来の半導体装置の製造方法を説明するための断面図である。
【符号の説明】
１ 半導体基板、１Ｓ 基板主面、２ 溝、２Ｂ 底面、３１〜３５ 溝型素子分離、３１Ｄ〜３５Ｄ ドーピングされた絶縁体、３１ＮＤ〜３５ＮＤ 周辺絶縁体、３１Ｏ１〜３５Ｏ１ シリコン酸化膜、３１Ｏ２〜３５Ｏ２ シリコン酸化膜（ドーピングされていない絶縁体）、３１ＯＮ１，３２ＯＮ１，３４ＯＮ１，３５ＯＮ１，３３ＯＮ２〜３５ＯＮ２ オキシナイトライド膜、１０１〜１０５ 半導体装置。
【発明の属する技術分野】
本発明は半導体装置に関し、特に、素子分離に関する問題である、ボイドの発生、ドーピングされた絶縁体中の不純物の半導体基板等へ拡散、及び、シリコン窒化膜によるゲート絶縁膜の薄膜化を同時に解消するための技術に関する。
【０００２】
【従来の技術】
半導体集積回路において素子間の電気的な干渉を無くして個々の素子を完全に独立して動作させるためには、素子分離領域を有する素子分離構造を形成する必要がある。
【０００３】
素子分離領域を形成する方法の一つとして溝型分離法（トレンチ分離法）が広く知られており、数々の改良が提案されている。溝型分離法では、基板に溝（トレンチ）を形成し、当該溝内を絶縁物を充填する。溝型分離法によればバーズビークがほとんど発生しないので、半導体集積回路を微細化する上で不可欠な素子分離方法の一つであると言える。
【０００４】
図６３の断面図を参照して従来の半導体装置５００を説明する。半導体装置５００は、シリコン基板５０１と、溝型の素子分離５３１と、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）５９０と、を含んでいる。
【０００５】
基板５０１には基板主面５０１Ｓから内部に向けて溝５０２が形成されており、当該溝５０２内に素子分離５３１が配置されている。従来の素子分離５３１はシリコン酸化膜ないしは内壁酸化膜５３１ａ及びシリコン酸化膜ないしは埋め込み酸化膜５３１ｂによって構成されている。内壁酸化膜５３１ａは溝５０２の内表面全体に接し且つ当該内表面に沿って形成されている。埋め込み酸化膜５３１ｂは内壁酸化膜５３１ａに接して配置されており、溝５０２を埋めている。
【０００６】
素子分離５３１で区画された活性領域ないしは素子形成領域にＭＯＳＦＥＴ５９０が形成されている。詳細には、活性領域の基板主面５０１Ｓ内には１対のソース／ドレイン領域５９３がチャネル領域を介して形成されており、基板主面５０１Ｓ上には上記チャネル領域に対面するようにシリコン酸化膜から成るゲート絶縁膜５９２及びゲート電極５９１がこの順序で形成されている。
【０００７】
次に図６４〜図６７の断面図を参照して従来の半導体装置５００の製造方法を説明する。まず、下敷シリコン酸化膜５０５及びシリコン窒化膜５０６を基板主面５０１Ｓ上にこの順序で形成する（図６４参照）。そして、上記膜５０５，５０６及び基板５０１を写真製版技術によってパターンエッチングして、基板５０１内に溝５０２を形成する（図６４参照）。
【０００８】
続いて、溝５０２内に露出している基板５０１の内表面を熱酸化して内壁酸化膜５３１ａを形成する（図６５参照）。次に、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって全面的に埋め込み酸化膜５３１ｂを堆積し、これにより溝５０２を埋め込み酸化膜５３１ｂで充填する（図６５参照）。
【０００９】
そして、シリコン窒化膜５０６をストッパとするＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法によって、当該シリコン窒化膜５０６上の埋め込み酸化膜５３１ｂを除去し、埋め込み酸化膜５３１ｂを平坦化する（図６６参照）。その後、素子分離５３１の高さを調整するためにフッ酸によって埋め込み酸化膜５３１ｂを一部除去する。そして、シリコン窒化膜５０６を熱リン酸によって除去し、下敷シリコン酸化膜５０５をフッ酸によって除去する。これにより素子分離５３１が完成する（図６７参照）。
【００１０】
その後、ＭＯＳＦＥＴ５９０を形成する。具体的には、ウェル、チャネルカット領域、及び、しきい値を制御するためのチャネル不純物層を、イオン注入法で形成する。そして、ゲート絶縁膜５９２、ゲート電極５９１、及び、ソース／ドレイン領域５９３を形成する。これにより、図６３の半導体装置５００が完成する。
【００１１】
なお、溝型素子分離に関する技術は例えば特許文献１において紹介されている。
【００１２】
【特許文献１】
特開２０００−３３２０９９号公報
【００１３】
【発明が解決しようとする課題】
半導体装置５００の製造方法では上述のようにＣＶＤ法によって溝５０２内に埋め込み酸化膜５３１ｂを堆積するので、半導体装置５００の微細化に伴って溝５０２のアスペクト比が大きくなると埋め込み酸化膜５３１ｂ内にボイドが発生しやすくなる。このボイドはＣＭＰ後又はシリコン酸化膜５３１ｂ及び／又は５０５のフッ酸処理後に、微細な溝として素子分離５３１の表面に現れる。この微細な溝内に例えば配線層用の配線材料が埋め込まれ、当該配線材料のパターニング後にも残存すると、配線層がショートしてしまう。このようにボイドの発生は歩留まり低下を招く。
【００１４】
ボイドの発生を抑制するためには、埋め込み酸化膜５３１ｂとして、不純物がドーピングされて埋め込み特性が向上したシリコン酸化膜を用いることが有効である。しかしながら、埋め込み酸化膜５３１ｂにドーピングされた不純物は、当該膜５３１ｂの形成後の熱処理工程によって、基板５０１内や素子分離５３１上の配線層に拡散し、ＭＯＳＦＥＴ５９０の特性にばらつきを発生させる等の問題がある。具体的には、素子分離５３１と基板５０１との界面や基板５０１内へ拡散した不純物は、ＭＯＳＦＥＴ５９０のしきい値電圧を変動させたり、ゲート絶縁膜５９２の形成に際して酸化速度を変動させたりする。更に、基板５０１内へ拡散した不純物が基板５０１とゲート絶縁膜５９２との界面に界面準位を形成すると、ＭＯＳＦＥＴ５９０の特性が変動したり、リーク電流が増大したりする。また、素子分離５３１上に延在したゲート電極５９１中へ不純物が拡散すると、ゲート電極５９１の仕事関数が変動してＭＯＳＦＥＴ５９０の特性が変動する。
【００１５】
このような不純物の拡散を抑制するために内壁酸化膜５３１ａと埋め込み酸化膜５３１ｂとの間にシリコン窒化膜を堆積することによって内壁構造を２層にすることが、上記特許文献１（特開２０００−３３２０９９号公報）に提案されている。しかしながら、上記シリコン窒化膜を堆積するとその分、溝５０２のアスペクト比が大きくなるので、埋め込み酸化膜５３１ｂの形成時にボイドが発生しやすくなる。更に、上記シリコン窒化膜はゲート酸化膜５９２の形成時に酸化抑制作用を奏するので、素子分離５３１付近においてゲート絶縁膜５９３が薄くなり、ゲート絶縁膜５９３の信頼性を低下させてしまう。
【００１６】
本発明はかかる点に鑑みてなされたものであり、ボイドの発生、ドーピングされた絶縁体中の不純物の半導体基板等へ拡散、及び、シリコン窒化膜によるゲート絶縁膜の薄膜化、という素子分離に関するこれらの問題を同時に解消しうる半導体装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】
この発明に係る半導体装置は、半導体基板と、不純物がドーピングされた絶縁体と、不純物がドーピングされていない絶縁体と、第１のオキシナイトライド膜と、ＭＩＳ型トランジスタと、を含んでいる。前記半導体基板は、主面を有すると共に前記主面に開口入り口を設けて形成された溝を有している。前記不純物がドーピングされた絶縁体は前記溝内に配置されている。前記不純物がドーピングされていない絶縁体は、前記溝内において前記ドーピングされた絶縁体を介して前記溝の底面に対面するように配置されている。前記第１のオキシナイトライド膜は、前記溝内において前記ドーピングされた絶縁体と前記半導体基板との間及び前記ドーピングされていない絶縁体と前記半導体基板との間に配置されている。前記ＭＩＳ型トランジスタは、前記半導体基板の前記主面のうちで前記溝が形成されていない領域に配置されている。そして、前記ドーピングされた絶縁体は、前記ドーピングされていない絶縁体及び前記第１のオキシナイトライド膜によって、前記半導体基板と分離されている。
【００１８】
あるいは、この発明に係る半導体装置は、半導体基板と、不純物がドーピングされた絶縁体と、不純物がドーピングされていない絶縁体と、シリコン酸化膜と、オキシナイトライド膜と、ＭＩＳ型トランジスタと、を含んでいる。前記半導体基板は、主面を有すると共に前記主面に開口入り口を設けて形成された溝を有している。前記不純物がドーピングされた絶縁体は前記溝内に配置されている。前記不純物がドーピングされていない絶縁体は、前記溝内において前記ドーピングされた絶縁体を介して前記溝の底面に対面するように配置されている。前記シリコン酸化膜は、前記溝内において前記ドーピングされた絶縁体と前記半導体基板との間に配置されている。前記オキシナイトライド膜は、前記溝内において前記ドーピングされていない絶縁体と前記半導体基板との間及び前記ドーピングされていない絶縁体と前記ドーピングされた絶縁体との間に配置されている。前記ＭＩＳ型トランジスタは、前記半導体基板の前記主面のうちで前記溝が形成されていない領域に配置されている。そして、前記ドーピングされた絶縁体は、前記シリコン酸化膜、前記ドーピングされていない絶縁体、及び、前記オキシナイトライド膜によって、前記半導体基板と分離されている。
【００１９】
【発明の実施の形態】
＜実施の形態１＞
図１に実施の形態１に係る半導体装置１０１の模式的な断面図を示し、当該半導体装置１０１の溝型の素子分離３１を説明するための断面図を図２に示す。半導体装置１０１は、例えばシリコンから成る半導体基板（以下、単に「基板」とも呼ぶ）１と、素子分離３１と、半導体素子（ここでは一例としてＭＯＳＦＥＴ（ないしはＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ））９０を挙げる）と、を含んでいる。
【００２０】
具体的には、基板１には基板主面１Ｓから内部に向けて深さ１５０ｎｍ〜５００ｎｍ程度の溝２が形成されており（このとき溝２の開口入り口は基板主面１Ｓに設けられている）、当該溝２内に素子分離３１が配置されている。
【００２１】
図２に示すように、素子分離３１は、不純物がドーピングされた絶縁体（ここではフッ素がドーピングされたシリコン酸化膜を例に挙げる）３１Ｄと、不純物がドーピングされていない周辺絶縁体３１ＮＤと、に大別され、周辺絶縁体３１ＮＤはドーピングされた絶縁体３１Ｄに接し且つ当該絶縁体３１Ｄ全体を取り囲んでいる。更に、周辺絶縁体３１ＮＤは、酸化シリコンから成るオキサイド部分３１Ｏと、オキシナイトライドから成るオキシナイトライド部分３１ＯＮと、に大別され、シリコン窒化膜を含んではいない。素子分離３１では、オキサイド部分３１Ｏは２つのシリコン酸化膜３１Ｏ１，３１Ｏ２から成り、オキシナイトライド部分３１ＯＮはオキシナイトライド膜３１ＯＮ１から成る。
【００２２】
詳細には、シリコン酸化膜３１Ｏ１は溝２の内表面２Ｓ（側面２Ｗ及び底面２Ｂから成る）全体に接し且つ当該内表面２Ｓに沿って形成されており、断面視においてＵ字型をしている。シリコン酸化膜３１Ｏ１の厚さ（内表面２Ｓに垂直な方向の寸法）は５ｎｍ〜３０ｎｍ程度である。
【００２３】
更に、オキシナイトライド膜３１ＯＮ１が、溝２内においてシリコン酸化膜３１Ｏ１を介して基板１に対面するように形成されている。オキシナイトライド膜３１ＯＮ１はシリコン酸化膜３１Ｏ１に接し且つ当該膜３１Ｏ１に沿って形成されており、断面視においてＵ字型をしている。このとき、オキシナイトライド膜３１ＯＮ１はシリコン酸化膜３１Ｏ１を介して溝２の側面２Ｗに対面する部分を有している。後述のようにオキシナイトライド膜３１ＯＮ１はオキサイド部分３１Ｏのうちのシリコン酸化膜３１Ｏ１を利用した窒化処理により形成され、当該膜３１ＯＮ１の厚さ（溝２の内表面２Ｓに垂直な方向の寸法）は０．５ｎｍ〜２ｎｍ程度である。
【００２４】
そして、ドーピングされたシリコン酸化膜３１Ｄ及びオキサイド部分３１Ｏのシリコン酸化膜（ないしはドーピングされていない絶縁体）３１Ｏ２が、オキシナイトライド膜３１ＯＮ１及びシリコン酸化膜３１Ｏ１を介して基板１に対面するように、溝２内に配置されている。換言すればこのとき、オキシナイトライド膜３１ＯＮ１及びシリコン酸化膜３１Ｏ１は溝２内において、ドーピングされたシリコン酸化膜３１Ｄと基板１との間及びシリコン酸化膜３１Ｏ２と基板１との間に配置されている。また、シリコン酸化膜３１Ｏ１が溝２内においてオキシナイトライド膜３１ＯＮ１と基板１との間に配置されている。なおここでは上記両膜３１Ｄ，３１Ｏ２の厚さ（溝２の底面２Ｂ又は基板主面１Ｓに垂直な方向の寸法）は大略等しいものとする。
【００２５】
より具体的には、上記両膜３１Ｄ，３１Ｏ２は溝２内において２層構造を成している。詳細には、ドーピングされたシリコン酸化膜３１Ｄは溝２の底面２Ｂの側に配置されており、底面及び側面（溝２の底面２Ｂ及び側面２Ｗに対面する表面）がオキシナイトライド膜３１ＯＮ１に接している。他方、シリコン酸化膜３１Ｏ２はドーピングされたシリコン酸化膜３１Ｄよりも溝２の開口入り口の側に配置されており（従ってシリコン酸化膜３１Ｏ２はドーピングされたシリコン酸化膜３１Ｄを介して溝２の底面２Ｂに対面するように配置されている）、底面（溝２の底面２Ｂに対面する表面）はドーピングされたシリコン酸化膜３１Ｄに接する一方で側面（溝２の側面２Ｗに対面する表面）はオキシナイトライド膜３１ＯＮ１に接している。すなわち、ドーピングされたシリコン酸化膜３１Ｄの全表面はシリコン酸化膜３１Ｏ２及びオキシナイトライド膜３１ＯＮ１に接している。そして、ドーピングされたシリコン酸化膜３１Ｄはシリコン酸化膜３１Ｏ１，３１Ｏ２及びオキシナイトライド膜３１ＯＮ１によって基板１と分離されている。
【００２６】
このとき、溝２の開口入り口付近では溝２の側面２Ｗ又は開口入り口エッジの側から順にシリコン酸化膜３１Ｏ１、オキシナイトライド膜３１ＯＮ１及びシリコン酸化膜３１Ｏ２が並んでおり、これらの膜３１Ｏ１，３１ＯＮ１，３１Ｏ２で以て、すなわちオキサイド部分３１Ｏ及びオキシナイトライド部分３１ＯＮで以て溝２の開口入り口付近は占められている。つまり、当該開口入り口付近にはシリコン窒化膜が配置されていない。
【００２７】
更に、溝２の開口入り口付近において、シリコン酸化膜３１Ｏ１の端部は基板主面１Ｓと大略同じ高さにあり、オキシナイトライド膜３１ＯＮ１の端部は基板主面１Ｓよりも溝２の外側（上方）へ突出しており、シリコン酸化膜３１Ｏ２の上面（ドーピングされたシリコン酸化膜３１Ｄに接する表面に対向する表面）はオキシナイトライド膜３１ＯＮ１の上記端部と略同程度の高さレベルに在る。すなわち、素子分離３１は基板主面１Ｓよりも落ち込んだ（くぼんだ）部分を有していない。また、基板１において溝２の開口入り口エッジは丸められており、かかる形状に対応して開口入り口エッジ付近ではシリコン酸化膜３１Ｏ１の厚さは端部（先端）に近づくにつれてなめらかに増大している。
【００２８】
図１に戻り、素子分離３１で区画された活性領域ないしは素子形成領域には（すなわち主面１Ｓのうちで溝２が形成されていない領域には）ＭＯＳＦＥＴ９０が形成されている。詳細には、活性領域の基板主面１Ｓ内には１対のソース／ドレイン領域９３がチャネル領域を介して形成されている。なお、ソース／ドレイン領域９３は素子分離３１に接しており、又、素子分離３１よりも（ここではシリコン酸化膜３１Ｏ２よりも）浅い。そして、基板主面１Ｓ上には上記チャネル領域に対面するように例えばシリコン酸化膜から成るゲート絶縁膜９２及びゲート電極９１がこの順序で形成されている。
【００２９】
次に、図１及び図２に加えて図３〜図８の断面図を参照して、半導体装置１０１の製造方法を説明する。まず、膜厚５ｎｍ〜３０ｎｍ程度の下敷シリコン酸化膜５、及び、膜厚５０ｎｍ〜２００ｎｍ程度のシリコン窒化膜６を基板主面１Ｓ上にこの順序で形成する（図３参照）。そして、上記膜５，６及び基板１を写真製版技術によってパターンエッチングして、基板１内に至る溝２を形成する（図３参照）。なお、溝２は基板１内において深さ１５０ｎｍ〜５００ｎｍ程度に形成する。
【００３０】
続いて、溝２内に露出している基板１の内表面２Ｓを熱酸化して、膜厚５ｎｍ〜３０ｎｍ程度のシリコン酸化膜３１Ｏ１を形成する（図４参照）。このとき、シリコン酸化膜３１Ｏ１の端部は下敷シリコン酸化膜５と結合している（接している）。なお、両膜３１Ｏ１，５は互いに端部を共有しているとも捉えられる。また、当該熱酸化時に、基板１において両シリコン酸化膜３１Ｏ１，５の結合部分付近すなわち開口入り口エッジも酸化されるため、当該エッジ部分が丸められる（図２参照）。
【００３１】
次に、窒化処理を実施することにより、具体的には窒素を含む雰囲気（ガス）中でプラズマ処理を実施することにより、シリコン酸化膜３１Ｏ１を利用して当該膜３１Ｏ１の表面にオキシナイトライド膜３１ＯＮ１を形成する（図４参照）。かかる窒化処理により、オキシナイトライド膜３１ＯＮ１は、シリコン酸化膜３１Ｏ１に接して形成され、又、溝２の側面２Ｗに対面する部分を有して形成される。なおこのとき下敷シリコン酸化膜５の側面（溝２内で露出している）にもオキシナイトライド膜３１ＯＮ１の一部が形成される。
【００３２】
その後、ＨＤＰ−ＣＶＤ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ−Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって溝２内に、フッ素がドーピングされたシリコン酸化膜３１Ｄを堆積する（図５参照）。このとき、図５に示すように溝２の開口入り口付近ではオキシナイトライド膜３１ＯＮ１上にドーピングされたシリコン酸化膜３１Ｄが堆積しないように、換言すれば開口入り口付近ではオキシナイトライド膜３１ＯＮ１が露出するように、更に換言すれば溝２内の該膜３１Ｄが断面視においてＵ字型にならないように、成膜条件を選定する。なお、ドーピングされたシリコン酸化膜３１Ｄはシリコン窒化膜６の上面（下敷シリコン酸化膜５に接する表面とは対向する表面）上にも堆積され、図５には更に当該膜６の側面上にも堆積された場合を図示している。
【００３３】
次に、オキサイド部分３１Ｏを成すシリコン酸化膜３１Ｏ２をＨＤＰ−ＣＶＤ法によって全面的に堆積し（少なくとも溝２内のドーピングされたシリコン酸化膜３１Ｄを覆うように且つ溝２を充填するように堆積し）、溝２を完全に充填する（図６参照）。
【００３４】
そして、シリコン窒化膜６をストッパとするＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法によって、当該シリコン窒化膜６上の膜３１Ｄ，３１Ｏ２を除去し、シリコン酸化膜３１Ｏ２を平坦化する（図７参照）。その後、素子分離３１の高さを調整するためにフッ酸によりシリコン酸化膜３１Ｏ２を一部除去する。そして、シリコン窒化膜６を熱リン酸によって除去し、下敷シリコン酸化膜５をフッ酸によって除去する。
【００３５】
なお、下敷シリコン酸化膜５の除去時にシリコン酸化膜３１Ｏ２も一部除去されるので、このとき除去される量を考慮してシリコン窒化膜６の除去前に行うシリコン酸化膜３１Ｏ２の一部除去処理を実施する。また、シリコン窒化膜６の側面上に残っていた、ドーピングされたシリコン酸化膜３１Ｄは、シリコン酸化膜３１Ｏ２及び／又は下敷シリコン酸化膜５のエッチング時に除去する。また、上述のようにオキシナイトライド膜３１ＯＮ１はシリコン窒化膜５の側面にも形成されるので、下敷シリコン酸化膜５の除去後において、シリコン酸化膜３１Ｏ１の端部は基板主面１Ｓと略同じ高さになる一方でオキシナイトライド膜３１ＯＮ１の端部は基板主面１Ｓよりも突出することになる。
【００３６】
これにより、素子分離３１が完成する（図８参照）。かかる製造方法によれば、基板１とドーピングされたシリコン酸化膜３１Ｄとの間にシリコン酸化膜３１Ｏ１及びオキシナイトライド膜３１ＯＮ１が配置され、シリコン酸化膜３１Ｏ２が、ドーピングされたシリコン酸化膜３１Ｄよりも溝２の開口入り口の側に配置される。しかも、溝２内において基板１、シリコン酸化膜３１Ｏ１及びオキシナイトライド膜３１ＯＮ１は接して形成されると共にシリコン酸化膜３１Ｏ２は開口入り口付近において露出したオキシナイトライド膜３１ＯＮ１に接して形成されるので、開口入り口付近はシリコン酸化膜３１Ｏ１，３１Ｏ２及びオキシナイトライド膜３１ＯＮ１で以て占められる。また、シリコン酸化膜３１Ｏ１，３１Ｏ２及びオキシナイトライド膜３１ＯＮ１の形成工程によって、ドーピングされたシリコン酸化膜３１Ｄが周辺絶縁体３１ＮＤで取り囲まれる。
【００３７】
その後、ＭＯＳＦＥＴ９０を形成する。具体的には、ウェル、チャネルカット領域、及び、しきい値を制御するためのチャネル不純物層を、イオン注入法で形成する。次に、ゲート絶縁膜９２を形成し、電極材料の堆積及びパターニングによってゲート電極９１を形成する。次に、イオン注入法によってソース／ドレイン領域９３を形成する。これにより、図１の半導体装置１０１が完成する。
【００３８】
かかる半導体装置１０１及びこれの製造方法によれば、次のような効果が得られる。
【００３９】
まず、ドーピングされたシリコン酸化膜３１Ｄは溝２を埋め込む特性に優れるので、狭い溝２であってもボイドの発生を抑制可能である。更に、シリコン酸化膜３１Ｏ２よりも下にドーピングされたシリコン酸化膜３１Ｄが配置されているので、ドーピングされたシリコン酸化膜３１Ｄの形成後には溝２のアスペクト比が小さくなっている。このため、不純物がドーピングされていないシリコン酸化膜３１Ｏ２を埋め込む時にボイドの発生が抑制可能である。従って、ボイドに起因した不具合が低減できる。
【００４０】
また、周辺絶縁体３１ＮＤがドーピングされたシリコン酸化膜３１Ｄを取り囲んでいるので、上記不純物が基板１内へ及びゲート電極９１へ拡散するのが防止される。具体的には、オキシナイトライド膜３１ＯＮ１及びシリコン酸化膜３１Ｏ１によって、ドーピングされたシリコン酸化膜３１Ｄ中の不純物が基板１へ拡散するのが防止されるし、シリコン酸化膜３１ＯＮ１，３１Ｏ２及びオキシナイトライド膜３１ＯＮ１によって、上記不純物が基板主面１Ｓ付近（例えばソース／ドレイン領域９３）へ及び素子分離３１上の要素（例えばゲート電極９１）へ拡散するのが防止される。従って、上記不純物に起因した不具合、例えばＭＯＳＦＥＴ９０の特性変動やリーク電流の発生を低減することができる。このとき、オキシナイトライドは酸化シリコンに比べて不純物の拡散を阻止する能力が高いので、オキシナイトライド膜３１ＯＮ１によって基板１内（基板主面１Ｓ付近を含む）への不純物拡散をより確実に防止することができる。
【００４１】
また、オキシナイトライド膜３１ＯＮ１をシリコン酸化膜３１Ｏ１を利用した窒化処理によって形成する。かかる窒化処理によればＣＶＤ法等の堆積法に比べて薄い膜を形成できるし又溝２内であっても堆積法に比べて均一な膜厚が得られるので、溝２のアスペクト比を大幅に増大させることなくオキシナイトライド膜３１ＯＮ１を形成することができる。このため、素子分離３１中のボイドを、従ってボイドに起因した不具合を抑制できる。
【００４２】
また、オキシナイトライド部分３１ＯＮの適用により、シリコン窒化膜を用いる場合とは異なる次のような効果も得られる。すなわち、開口入り口付近はオキサイド部分３１Ｏ及びオキシナイトライド部分３１ＯＮで以て占められており、当該開口入り口付近にはシリコン窒化膜が配置されていない。既述のように、開口入り口付近にシリコン窒化膜が存在すると、基板主面１Ｓを酸化してゲート絶縁膜９２を形成する際にシリコン窒化膜がかかる酸化を抑制する働きをする。このため、ゲート絶縁膜９２が素子分離近傍で薄くなりゲート絶縁膜９２の信頼性が低下してしまう。しかしながら、半導体装置１０１では上述のように開口入り口付近にシリコン窒化膜が存在しないので、又、オキシナイトライドは窒化シリコンよりも上述のゲート絶縁膜の薄膜化を発生しにくいので、ゲート絶縁膜９２の信頼性を、従って半導体装置１０１の信頼性を向上させることができる。
【００４３】
ここで、図９〜図１２を参照して半導体装置１０１の他の製造方法を説明する。まず、上述の製造方法と同様にしてオキシナイトライド膜３１ＯＮ１まで形成する。その後、ＨＤＰ−ＣＶＤ法によって溝２内に、フッ素がドーピングされたシリコン酸化膜３１Ｄ（用の絶縁膜）を堆積する（図９参照）。このとき、完成した素子分離３１におけるドーピングされたシリコン酸化膜３１Ｄよりも厚く溝２内に該膜３１Ｄを堆積する。なお、図９に示すように、上述の製造方法とは異なり、溝２の開口入り口付近においてオキシナイトライド膜３１ＯＮ１上にドーピングされたシリコン酸化膜３１Ｄが堆積して構わない、すなわち当該膜３１Ｄが溝２内において断面視Ｕ字型になっても構わない。更に当該ドーピングされたシリコン酸化膜３１Ｄは溝２内からシリコン窒化膜６の上面上に渡って一続きに形成されていても構わない。
【００４４】
次に、堆積したシリコン酸化膜３１Ｄの一部をフッ酸で除去する（図１０参照）。より具体的には、ドーピングされたシリコン酸化膜３１Ｄの上面部分をエッチングすることによって、当該膜３１Ｄの大きさ（厚さ）を調整し、完成した素子分離３１での同シリコン酸化膜３１Ｄを溝２内に形成する。また、開口入り口付近においてオキシナイトライド膜３１ＯＮ１が露出するように、フッ酸処理を施す。更に、シリコン酸化膜３１Ｄのうちでシリコン窒化膜６の側面上の部分を除去する（完全に除去するのが望ましい）ことにより、当該部分によって狭められていた開口入り口を広げる。このとき、溝２内においてオキシナイトライド膜３１ＯＮ１がシリコン酸化膜３１Ｏ１よりもドーピングされたシリコン酸化膜３１Ｄの側に配置されているので、オキシナイトライド膜３１ＯＮ１によってシリコン酸化膜３１Ｏ１を上記フッ酸処理時にエッチングされないようにすることができる（上記フッ酸から保護することができる）。
【００４５】
その後は上述の製造方法と同様にして、シリコン酸化膜３１Ｏ２の堆積（図１１参照）、及び、ＣＭＰ処理（図１２参照）等を実施することにより、半導体装置１０１が完成する。このとき、上述のようにドーピングされたシリコン酸化膜３１Ｄのフッ酸処理によって開口入り口が広げられているので、シリコン酸化膜３１Ｏ２をボイドを抑制して良好に堆積できる。
【００４６】
＜実施の形態２＞
図１３に実施の形態２に係る半導体装置１０２の模式的な断面図を示し、当該半導体装置１０２の溝型の素子分離３２を説明するための断面図を図１４に示す。半導体装置１０２は半導体装置１０１（図１及び図２参照）において素子分離３１を素子分離３２に変えた構造を有しており、当該素子分離３２は基本的に素子分離３１（図２参照）においてシリコン酸化膜３１Ｏ１とオキシナイトライド膜３１ＯＮ１とを互いに配置位置を入れ替えた構造を有している。
【００４７】
具体的には、基板１の溝２内に素子分離３２が配置されている。図１４に示すように、素子分離３２は、不純物がドーピングされた絶縁体（ここではフッ素がドーピングされたシリコン酸化膜を例に挙げる）３２Ｄと、不純物がドーピングされていない周辺絶縁体３２ＮＤと、に大別され、周辺絶縁体３２ＮＤはドーピングされた絶縁体３２Ｄに接し且つ当該絶縁体３２Ｄ全体を取り囲んでいる。更に、周辺絶縁体３２ＮＤは、酸化シリコンから成るオキサイド部分３２Ｏと、オキシナイトライドから成るオキシナイトライド部分３２ＯＮと、に大別され、シリコン窒化膜を含んではいない。素子分離３２では、オキサイド部分３２Ｏは２つのシリコン酸化膜３２Ｏ１，３２Ｏ２から成り、オキシナイトライド部分３２ＯＮはオキシナイトライド膜３２ＯＮ１から成る。
【００４８】
詳細には、オキシナイトライド膜３２ＯＮ１は溝２の内表面２Ｓ全体に接し且つ当該内表面２Ｓに沿って形成されており、断面視においてＵ字型をしている。このとき、オキシナイトライド膜３２ＯＮ１は溝２の側面２Ｗに対面する部分を有している。後述のようにオキシナイトライド膜３２ＯＮ１はオキサイド部分３２Ｏのうちのシリコン酸化膜３２Ｏ１を利用した窒化処理により形成される。なお、オキシナイトライド膜３２ＯＮ１の厚さは既述のオキシナイトライド膜３１ＯＮ１（図２参照）と同程度である。
【００４９】
更に、シリコン酸化膜３２Ｏ１が、溝２内においてオキシナイトライド膜３２ＯＮ１を介して基板１に対面するように形成されている。シリコン酸化膜３２Ｏ１はオキシナイトライド膜３２ＯＮ１に接し且つ当該膜３２ＯＮ１に沿って形成されており、断面視においてＵ字型をしている。なお、シリコン酸化膜３２Ｏ１の厚さは既述のシリコン酸化膜３１Ｏ１（図２参照）と同程度である。
【００５０】
そして、ドーピングされたシリコン酸化膜３２Ｄ及びオキサイド部分３２Ｏのシリコン酸化膜（ないしはドーピングされていない絶縁体）３２Ｏ２が、シリコン酸化膜３２Ｏ１及びオキシナイトライド膜３２ＯＮ１を介して基板１に対面するように、溝２内に配置されている。換言すればこのとき、シリコン酸化膜３２Ｏ１及びオキシナイトライド膜３２ＯＮ１は溝２内において、ドーピングされたシリコン酸化膜３２Ｄと基板１との間及びシリコン酸化膜３２Ｏ２と基板１との間に配置されている。なおここでは上記両膜３２Ｄ，３２Ｏ２の厚さは既述の膜３１Ｄ，３１Ｏ２（図２参照）と同様、大略等しいものとする。
【００５１】
より具体的には、上記両膜３２Ｄ，３２Ｏ２は溝２内において２層構造を成している。詳細には、ドーピングされたシリコン酸化膜３２Ｄは溝２の底面２Ｂの側に配置されており、底面及び側面がシリコン酸化膜３２Ｏ１に接している。他方、シリコン酸化膜３２Ｏ２はドーピングされたシリコン酸化膜３２Ｄよりも溝２の開口入り口の側に配置されており（従ってシリコン酸化膜３２Ｏ２はドーピングされたシリコン酸化膜３２Ｄを介して溝２の底面２Ｂに対面するように配置されている）、底面はドーピングされたシリコン酸化膜３２Ｄに接する一方で側面はシリコン酸化膜３２Ｏ１に接している。すなわち、ドーピングされたシリコン酸化膜３２Ｄの全表面はシリコン酸化膜３２Ｏ１，３２Ｏ２に接している。そして、ドーピングされたシリコン酸化膜３２Ｄはシリコン酸化膜３２Ｏ１，３２Ｏ２及びオキシナイトライド膜３２ＯＮ１によって基板１と分離されている。
【００５２】
このとき、溝２の開口入り口付近では溝２の側面２Ｗ又は開口入り口エッジの側から順にオキシナイトライド膜３２ＯＮ１、シリコン酸化膜３２Ｏ１及びシリコン酸化膜３２Ｏ２が並んでおり、これらの膜３２ＯＮ１，３２Ｏ１，３２Ｏ２で以て、すなわちオキサイド部分３２Ｏ及びオキシナイトライド部分３２ＯＮで以て溝２の開口入り口付近は占められている。つまり、当該開口入り口付近にはシリコン窒化膜が配置されていない。
【００５３】
更に、溝２の開口入り口付近において、オキシナイトライド膜３２ＯＮ１及びシリコン酸化膜３２Ｏ１の端部は基板主面１Ｓと大略同じ高さにあり、シリコン酸化膜３２Ｏ２の上面は基板主面１Ｓよりも溝２の外側（上方）へ突出している。すなわち、素子分離３２は基板主面１Ｓよりも落ち込んだ部分を有していない。また、基板１において溝２の開口入り口エッジは丸められており、オキシナイトライド膜３２ＯＮ１はかかる形状に沿って形成されている（厚さは大略均一である）。他方、シリコン酸化膜３２Ｏ１の端部は上述の丸められた形状に対応して、既述のシリコン酸化膜３１Ｏ１（図２参照）と同様の形状を有している。
【００５４】
そして、半導体装置１０１（図１参照）と同様に、素子分離３２で区画された活性領域ないしは素子形成領域にＭＯＳＦＥＴ９０が形成されている。
【００５５】
次に、図１３及び図１４に加えて図１５〜図１９の断面図を参照して、半導体装置１０２の製造方法を説明する。まず、既述の半導体装置１０１の製造方法と同様にして、下敷シリコン酸化膜５及びシリコン窒化膜６を形成し、そして基板１内に至る溝２を形成する（図１５参照）。続いて、既述の半導体装置１０１の製造方法と同様に、溝２内に露出している基板１の内表面２Ｓを熱酸化してシリコン酸化膜３２Ｏ１を形成する（図１５参照）。
【００５６】
次に、窒化処理を実施することにより、具体的には窒素を含む雰囲気（ガス）中で熱処理を実施することにより、シリコン酸化膜３２Ｏ１と基板１との界面近傍に窒素を導入してオキシナイトライド膜３２ＯＮ１を形成する（図１５参照）。かかる窒化処理により、オキシナイトライド膜３２ＯＮ１は溝２の側面２Ｗに対面する部分を有して形成される。このとき、オキシナイトライド膜３２Ｏ１はシリコン酸化膜３２Ｏ１から酸素が供給されることによって及びシリコン酸化膜３２Ｏ１及び／又は基板１からシリコンが供給されることによって形成されると考えられ、従って当該オキシナイトライド膜３２Ｏ１は少なくともシリコン酸化膜３２Ｏ１を利用して形成されると考えられる。なお、オキシナイトライド膜３２ＯＮ１の端部は下敷シリコン酸化膜５に接しており、従って当該端部は基板主面１Ｓと略同じ高さに在る。
【００５７】
その後の製造方法は既述の半導体装置１０１と基本的に同様である。具体的には、ＨＤＰ−ＣＶＤ法によって溝２内に、フッ素がドーピングされたシリコン酸化膜３２Ｄを堆積する（図１６参照）。その後、オキサイド部分３２Ｏを成すシリコン酸化膜３２Ｏ２をＨＤＰ−ＣＶＤ法によって堆積し、これにより溝２を完全に充填する（図１７参照）。このとき、シリコン酸化膜３２Ｏ２は開口入り口付近において露出したシリコン酸化膜３２Ｏ１に接して形成されるので、開口入り口付近はシリコン酸化膜３２Ｏ１，３２Ｏ２及びオキシナイトライド膜３２ＯＮ１で以て占められる。そして、シリコン窒化膜６をストッパとするＣＭＰ法によって、当該シリコン窒化膜６上の膜３２Ｄ，３２Ｏ２を除去し、シリコン酸化膜３２Ｏ２を平坦化する（図１８参照）。その後、素子分離３２の高さを調整するためにフッ酸によりシリコン酸化膜３２Ｏ２を一部除去する。そして、シリコン窒化膜６及び下敷シリコン酸化膜５を順次、除去することにより、素子分離３２が完成する（図１９参照）。その後、ＭＯＳＦＥＴ９０を形成することにより、図１３の半導体装置１０２が完成する。
【００５８】
なお、上述のようにオキシナイトライド膜３２ＯＮ１の端部は基板主面１Ｓと大略同じ高さにあるので、下敷シリコン酸化膜５の除去後においてオキシナイトライド膜３２ＯＮ１及びシリコン酸化膜３２Ｏ１の両端部は基板主面１Ｓと略同じ高さになる。
【００５９】
かかる半導体装置１０２及びこれの製造方法によれば、既述の半導体装置１０１（図１及び図２参照）と同様の効果が得られる。
【００６０】
ここで、半導体装置１０１の他の製造方法（図９〜図１２参照）を用いて半導体装置１０２を製造することも可能である。
【００６１】
具体的には、上述の製造方法と同様にしてオキシナイトライド膜３２ＯＮ１まで形成する。その後、ＨＤＰ−ＣＶＤ法によって溝２内に、フッ素がドーピングされたシリコン酸化膜３２Ｄを堆積する（図２０参照）。このとき、半導体装置１０１の他の製造方法と同様に、完成した素子分離３２におけるドーピングされたシリコン酸化膜３２Ｄよりも厚く溝２内に該膜３２Ｄを堆積する。次に、堆積したシリコン酸化膜３２Ｄの一部をフッ酸で除去する（図２１参照）。かかるフッ酸処理により半導体装置１０１の他の製造方法と同様の効果が得られる。
【００６２】
その後は上述の製造方法と同様にして、シリコン酸化膜３２Ｏ２の堆積（図２２参照）、及び、ＣＭＰ処理（図２３参照）等を実施することにより、半導体装置１０２が完成する。
【００６３】
＜実施の形態３＞
図２４に実施の形態３に係る半導体装置１０３の模式的な断面図を示し、当該半導体装置１０３の溝型の素子分離３３を説明するための断面図を図２５に示す。半導体装置１０３は半導体装置１０１（図１及び図２参照）において素子分離３１を素子分離３３に変えた構造を有しており、当該素子分離３３は基本的に素子分離３１（図２参照）においてオキシナイトライド膜３１ＯＮ１の底部（溝２の底面２Ｂに対面する部分）をドーピングされたシリコン酸化膜３１Ｄとシリコン酸化膜３１Ｏ２との間に設けた構造を有している。
【００６４】
具体的には、基板１の溝２内に素子分離３３が配置されている。図２５に示すように、素子分離３３は、不純物がドーピングされた絶縁体（ここではフッ素がドーピングされたシリコン酸化膜を例に挙げる）３３Ｄと、不純物がドーピングされていない周辺絶縁体３３ＮＤと、に大別され、周辺絶縁体３３ＮＤはドーピングされた絶縁体３３Ｄに接し且つ当該絶縁体３３Ｄ全体を取り囲んでいる。更に、周辺絶縁体３３ＮＤは、酸化シリコンから成るオキサイド部分３３Ｏと、オキシナイトライドから成るオキシナイトライド部分３３ＯＮと、に大別され、シリコン窒化膜を含んではいない。素子分離３３では、オキサイド部分３３Ｏは２つのシリコン酸化膜３３Ｏ１，３３Ｏ２から成り、オキシナイトライド部分３３ＯＮはオキシナイトライド膜３３ＯＮ２から成る。
【００６５】
詳細には、シリコン酸化膜３３Ｏ１は溝２の内表面２Ｓ全体に接し且つ当該内表面２Ｓに沿って形成されており、断面視においてＵ字型をしている。なお、シリコン酸化膜３３Ｏ１の厚さは例えば、底部及び当該底部寄りの側部では既述のシリコン酸化膜３１Ｏ１（図２参照）と同程度である一方、開口入り口側の側部では上記底部よりも薄くなっている。
【００６６】
そして、ドーピングされたシリコン酸化膜３３Ｄが、シリコン酸化膜３３Ｏ１を介して基板１に対面し且つシリコン酸化膜３３Ｏ１に接して、溝２内に配置されている。換言すればこのとき、シリコン酸化膜３３Ｏ１は溝２内において、ドーピングされたシリコン酸化膜３３Ｄと基板１との間に配置されている。なおここでは、ドーピングされたシリコン酸化膜３３Ｄは既述の膜３１Ｄ，３１Ｏ２（図２参照）と同様、後述のシリコン酸化膜３３Ｏ２と同程度の厚さを有しているものとする。
【００６７】
更に、オキシナイトライド膜３３ＯＮ２が、ドーピングされたシリコン酸化膜３３Ｄの上面（溝２の底面２Ｂに対面する表面に対向する表面）及びシリコン酸化膜３３Ｏ１の上記薄い部分に接して形成されており、断面視においてＵ字型をしている。なお、かかるＵ字型のオキシナイトライド膜３３ＯＮ２は溝２の内表面２Ｓに沿って形成されているとも捉えられる。このとき、オキシナイトライド膜３３ＯＮ２はシリコン酸化膜３３Ｏ１の上記薄い部分を介して溝２の側面２Ｗに対面する部分を有している。後述のようにオキシナイトライド膜３３ＯＮ２はオキサイド部分３３Ｏのうちのシリコン酸化膜３３Ｏ１及びドーピングされたシリコン酸化膜３３Ｄを利用した窒化処理により形成される。なお、オキシナイトライド膜３３ＯＮ２の厚さは既述のオキシナイトライド膜３１ＯＮ１（図２参照）と同程度である。
【００６８】
オキシナイトライド膜３３ＯＮ２に接し且つ当該膜３３ＯＮ２が形成する断面視Ｕ字型を埋めるように、オキサイド部分３３Ｏのシリコン酸化膜（ないしはドーピングされていない絶縁体）３３Ｏ２が配置されている。すなわち、シリコン酸化膜３３Ｏ２は、オキシナイトライド膜３３ＯＮ２及びシリコン酸化膜３３Ｏ１を介して溝２の側面２Ｗに対面するように且つオキシナイトライド膜３３ＯＮ２、ドーピングされたシリコン酸化膜３３Ｄ及びシリコン酸化膜３３Ｏ１を介して溝２の底面２Ｂに対面するように、溝２内に配置されている。このとき、オキシナイトライド膜３３ＯＮ２はシリコン酸化膜３３Ｏ２と基板１との間及びシリコン酸化膜３３Ｏ２とドーピングされたシリコン酸化膜３３Ｄとの間に配置されている。ドーピングされたシリコン酸化膜３３Ｄの全表面はシリコン酸化膜３３Ｏ１及びオキシナイトライド膜３３ＯＮ２に接している。そして、ドーピングされたシリコン酸化膜３３Ｄはシリコン酸化膜３３Ｏ１，３３Ｏ２及びオキシナイトライド膜３３ＯＮ１によって基板１と分離されている。
【００６９】
溝２の開口入り口付近では溝２の側面２Ｗ又は開口入り口エッジの側から順にシリコン酸化膜３３Ｏ１、オキシナイトライド膜３３ＯＮ２及びシリコン酸化膜３３Ｏ２が並んでおり、これらの膜３３Ｏ１，３３ＯＮ２，３２Ｏ２で以て、すなわちオキサイド部分３３Ｏ及びオキシナイトライド部分３３ＯＮで以て溝２の開口入り口付近は占められている。つまり、当該開口入り口付近にはシリコン窒化膜が配置されていない。
【００７０】
更に、溝２の開口入り口付近において、シリコン酸化膜３３Ｏ１の端部は基板主面１Ｓと大略同じ高さにあり、オキシナイトライド膜３３ＯＮ２の端部は基板主面１Ｓよりも溝２の外側（上方）へ突出しており、シリコン酸化膜３３Ｏ２の上面はオキシナイトライド膜３３ＯＮ２の上記端部と略同程度の高さレベルに在る。すなわち、素子分離３３は基板主面１Ｓよりも落ち込んだ部分を有していない。また、基板１において溝２の開口入り口エッジは丸められており、かかる形状に対応してシリコン酸化膜３３Ｏ１の端部は既述のシリコン酸化膜３１Ｏ１（図２参照）と同様の形状を有している。
【００７１】
そして、半導体装置１０１（図１参照）と同様に、素子分離３３で区画された活性領域ないしは素子形成領域にＭＯＳＦＥＴ９０が形成されている。
【００７２】
次に、図２４及び図２５に加えて図２６〜図３１の断面図を参照して、半導体装置１０３の製造方法を説明する。なお、半導体装置１０３の製造方法は基本的に半導体装置１０１の製造方法においてオキシナイトライド膜３１ＯＮ１とドーピングされたシリコン酸化膜３１Ｄとの形成順序を入れ替えて成る。
【００７３】
まず、既述の半導体装置１０１の製造方法と同様にして、下敷シリコン酸化膜５及びシリコン窒化膜６を形成し、そして基板１内に至る溝２を形成する（図２６参照）。続いて、既述の半導体装置１０１の製造方法と同様に、溝２内に露出している基板１の内表面２Ｓを熱酸化してシリコン酸化膜３３Ｏ１を形成する（図２６参照）。
【００７４】
その後、既述の半導体装置１０１の製造方法と同様に、ＨＤＰ−ＣＶＤ法によって溝２内に、フッ素がドーピングされたシリコン酸化膜３３Ｄを堆積する（図２７参照）。
【００７５】
次に、窒化処理を実施することにより、具体的には窒素を含む雰囲気（ガス）中でプラズマ処理を実施することにより、シリコン酸化膜３３Ｏ１及びドーピングされたシリコン酸化膜３３Ｄを利用して当該膜３３Ｏ１，３３Ｄの露出表面にオキシナイトライド膜３３ＯＮ２を形成する（図２８参照）。かかる窒化処理により、オキシナイトライド膜３３ＯＮ２は、シリコン酸化膜３３Ｏ１に接して形成され、又、溝２の側面２Ｗに対面する部分を有して形成される。更に、オキシナイトライド膜３３ＯＮ２は、ドーピングされたシリコン酸化膜３３Ｄよりも溝２の開口入り口の側に配置される。なおこのとき下敷シリコン酸化膜５の露出表面にもオキシナイトライド膜３３ＯＮ２の一部が形成される。また、シリコン酸化膜３３Ｏ１においてオキシナイトライド３３ＯＮ２が形成される部分は当該窒化処理によって薄くなり、上述のシリコン酸化膜３３Ｏ１の薄い部分に成る。同様にかかる窒化処理によって、ドーピングされたシリコン酸化膜３３Ｄが薄くなるので、この減少分を考慮して当該膜３３Ｄを堆積しておく。
【００７６】
その後の製造方法は既述の半導体装置１０１と基本的に同様である。具体的には、オキサイド部分３３Ｏを成すシリコン酸化膜３３Ｏ２をＨＤＰ−ＣＶＤ法によって堆積し、溝２を完全に充填する（図２９参照）。そして、シリコン窒化膜６をストッパとするＣＭＰ法によって、当該シリコン窒化膜６上の膜３３Ｄ，３３ＯＮ２，３３Ｏ２を除去し、シリコン酸化膜３３Ｏ２を平坦化する（図３０参照）。その後、素子分離３３の高さを調整するためにフッ酸によりシリコン酸化膜３３Ｏ２を一部除去する。そして、シリコン窒化膜６及び下敷シリコン酸化膜５を順次、除去することにより、素子分離３３が完成する（図３１参照）。かかる製造方法によれば、オキシナイトライド膜３３ＯＮ２が、ドーピングされたシリコン酸化膜３３Ｄとシリコン窒化膜３３Ｏ２との間に配置される。また、シリコン酸化膜３３Ｏ１，３３Ｏ２及びオキシナイトライド膜３３ＯＮ２の形成工程によって、ドーピングされたシリコン酸化膜３３Ｄが周辺絶縁体３３ＮＤで取り囲まれることになる。その後、ＭＯＳＦＥＴ９０を形成することにより、図２４の半導体装置１０３が完成する。
【００７７】
なお、オキシナイトライドはフッ酸及び熱リン酸のいずれによってもエッチングされる（但し一般的に酸化シリコン及び窒化シリコンに比してエッチングレートは低い）ので、ＣＭＰ後にシリコン窒化膜６の側面に対面して残っているオキシナイトライド膜３３ＯＮ２は、シリコン酸化膜３１Ｏ２、シリコン窒化膜６、及び／又は、下敷シリコン酸化膜５のエッチング時に除去される（除去可能である）。また、シリコン酸化膜３３Ｏ１は既述のシリコン酸化膜３１Ｏ１（図２参照）と同様に形成されるので、下敷シリコン酸化膜５の除去後においてシリコン酸化膜３３Ｏ１の端部は基板主面１Ｓと略同じ高さになる。
【００７８】
かかる半導体装置１０３及びこれの製造方法によれば、既述の半導体装置１０１（図１及び図２参照）と同様の効果が得られる。このとき、オキシナイトライド膜３３ＯＮ２によって、基板主面１Ｓ付近及び素子分離３３上の要素（例えばゲート電極９１）への不純物拡散をより確実に防止することができる。
【００７９】
ここで、半導体装置１０１の他の製造方法（図９〜図１２参照）を用いて半導体装置１０３を製造することも可能である。
【００８０】
具体的には、上述の製造方法と同様にしてシリコン酸化膜３３Ｏ１まで形成する。その後、ＨＤＰ−ＣＶＤ法によって溝２内に、フッ素がドーピングされたシリコン酸化膜３３Ｄを堆積する（図３２参照）。このとき、半導体装置１０１の他の製造方法と同様に、完成した素子分離３３におけるドーピングされたシリコン酸化膜３３Ｄよりも厚く溝２内に該膜３３Ｄを堆積する。次に、堆積したシリコン酸化膜３３Ｄの一部をフッ酸で除去する（図３３参照）。このとき、オキシナイトライド膜３３ＯＮ２の形成を考慮して、完成した素子分離３３での同シリコン酸化膜３３Ｄよりも厚めに加工する。かかるフッ酸処理により半導体装置１０１の他の製造方法と同様の効果が得られる。
【００８１】
その後は上述の製造方法と同様にして、窒化処理によるオキシナイトライド膜３３ＯＮ２の形成（図３４参照）、シリコン酸化膜３３Ｏ２の堆積（図３５参照）、及び、ＣＭＰ処理（図３６参照）等を実施することにより、半導体装置１０３が完成する。
【００８２】
＜実施の形態４＞
図３７に実施の形態４に係る半導体装置１０４の模式的な断面図を示し、当該半導体装置１０４の溝型の素子分離３４を説明するための断面図を図３８に示す。半導体装置１０４は半導体装置１０１（図１及び図２参照）において素子分離３１を素子分離３４に変えた構造を有しており、当該素子分離３４は基本的に素子分離３１（図２参照）においてドーピングされたシリコン酸化膜３１Ｄとシリコン酸化膜３１Ｏ２との間に更なるオキシナイトライド膜を設けた構造を有している。
【００８３】
具体的には、基板１の溝２内に素子分離３４が配置されている。図３８に示すように、素子分離３４は、不純物がドーピングされた絶縁体（ここではフッ素がドーピングされたシリコン酸化膜を例に挙げる）３４Ｄと、不純物がドーピングされていない周辺絶縁体３４ＮＤと、に大別され、周辺絶縁体３４ＮＤはドーピングされた絶縁体３４Ｄに接し且つ当該絶縁体３４Ｄ全体を取り囲んでいる。更に、周辺絶縁体３４ＮＤは、酸化シリコンから成るオキサイド部分３４Ｏと、オキシナイトライドから成るオキシナイトライド部分３４ＯＮと、に大別され、シリコン窒化膜を含んではいない。素子分離３４では、オキサイド部分３４Ｏは２つのシリコン酸化膜３４Ｏ１，３４Ｏ２から成り、オキシナイトライド部分３４ＯＮは２つのオキシナイトライド膜３４ＯＮ１，３４ＯＮ２から成る。
【００８４】
詳細には、シリコン酸化膜３４Ｏ１は溝２の内表面２Ｓ全体に接し且つ当該内表面２Ｓに沿って形成されており、断面視においてＵ字型をしている。なお、シリコン酸化膜３４Ｏ１の厚さは既述のシリコン酸化膜３１Ｏ１（図２参照）と同程度である。
【００８５】
更に、オキシナイトライド膜３４ＯＮ１が、溝２内においてシリコン酸化膜３４Ｏ１を介して基板１に対面するように形成されている。オキシナイトライド膜３４ＯＮ１はシリコン酸化膜３４Ｏ１に接し且つ当該膜３４Ｏ１に沿って形成されており、断面視においてＵ字型をしている。このとき、オキシナイトライド膜３４ＯＮ１はシリコン酸化膜３４Ｏ１を介して溝２の側面２Ｗに対面する部分を有している。後述のようにオキシナイトライド膜３４ＯＮ１はオキサイド部分３４Ｏのうちのシリコン酸化膜３４Ｏ１を利用した窒化処理により形成され、当該膜３４ＯＮ１の厚さは既述のオキシナイトライド膜３１ＯＮ１（図２参照）と同程度である。
【００８６】
そして、ドーピングされたシリコン酸化膜３４Ｄが、オキシナイトライド膜３４ＯＮ１及びシリコン酸化膜３４Ｏ１を介して基板１に対面するように、溝２内に配置されている。換言すればこのとき、オキシナイトライド膜３４ＯＮ１及びシリコン酸化膜３４Ｏ１は溝２内において、ドーピングされたシリコン酸化膜３４Ｄと基板１との間に配置されている。なおここでは、ドーピングされたシリコン酸化膜３４Ｄは既述の膜３１Ｄ，３１Ｏ２（図２参照）と同様、後述のシリコン酸化膜３４Ｏ２と同程度の厚さを有しているものとする。
【００８７】
更に、オキシナイトライド膜３４ＯＮ２が、ドーピングされたシリコン酸化膜３４Ｄの上面全体に接して形成されており、当該オキシナイトライド膜３４ＯＮ２の端部はオキシナイトライド膜３４ＯＮ１に結合している（接している）。なお、後述のようにオキシナイトライド膜３４ＯＮ２はドーピングされたシリコン酸化膜３４Ｄを利用した窒化処理により形成される。オキシナイトライド膜３４ＯＮ２の厚さは上述のオキシナイトライド膜３４ＯＮ１及び既述のオキシナイトライド膜３３ＯＮ２（図２５参照）と同程度である。
【００８８】
オキシナイトライド膜３４ＯＮ１，３４ＯＮ２に接し且つ当該膜３４ＯＮ１，３４ＯＮ２が形成する断面視Ｕ字型を埋めるように、オキサイド部分３４Ｏのシリコン酸化膜（ないしはドーピングされていない絶縁体）３４Ｏ２が配置されている。このとき、シリコン酸化膜３４Ｏ２はオキシナイトライド膜３４ＯＮ２を介して、ドーピングされたシリコン酸化膜３４Ｄに対面しており、換言すればオキシナイトライド膜３４ＯＮ２はドーピングされたシリコン酸化膜３４Ｄとシリコン酸化膜３４Ｏ２との間に配置されている。なお、シリコン酸化膜３４Ｏ２はオキシナイトライド膜３４ＯＮ１及びシリコン酸化膜３４Ｏ１を介して溝２の側面２Ｗに対面するように且つオキシナイトライド膜３４ＯＮ２、ドーピングされたシリコン酸化膜３４Ｄ及びシリコン酸化膜３４Ｏ１を介して溝２の底面２Ｂに対面するように、溝２内に配置されている。また、オキシナイトライド膜３４ＯＮ１は溝２内においてドーピングされたシリコン酸化膜３４Ｄと基板１との間及びシリコン酸化膜３４Ｏ２と基板１との間に配置されている。このとき、ドーピングされたシリコン酸化膜３４Ｄの全表面はオキシナイトライド膜３４ＯＮ１，３４ＯＮ２に接している。そして、ドーピングされたシリコン酸化膜３４Ｄはシリコン酸化膜３４Ｏ１，３４Ｏ２及びオキシナイトライド膜３４ＯＮ１，３４ＯＮ２によって基板１と分離されている。
【００８９】
溝２の開口入り口付近では溝２の側面２Ｗ又は開口入り口エッジの側から順にシリコン酸化膜３４Ｏ１、オキシナイトライド膜３４ＯＮ１及びシリコン酸化膜３４Ｏ２が並んでおり、これらの膜３４Ｏ１，３４ＯＮ１，３４Ｏ２で以て、すなわちオキサイド部分３４Ｏ及びオキシナイトライド部分３４ＯＮで以て溝２の開口入り口付近は占められている。つまり、当該開口入り口付近にはシリコン窒化膜が配置されていない。
【００９０】
更に、溝２の開口入り口付近において、シリコン酸化膜３４Ｏ１の端部は基板主面１Ｓと大略同じ高さにあり、オキシナイトライド膜３４ＯＮ１の端部は基板主面１Ｓよりも溝２の外側（上方）へ突出しており、シリコン酸化膜３４Ｏ２の上面はオキシナイトライド膜３４ＯＮ１の上記端部と略同程度の高さレベルに在る。すなわち、素子分離３４は基板主面１Ｓよりも落ち込んだ部分を有していない。また、基板１において溝２の開口入り口エッジは丸められており、かかる形状に対応してシリコン酸化膜３４Ｏ１の端部は既述のシリコン酸化膜３１Ｏ１（図２参照）と同様の形状を有している。
【００９１】
そして、半導体装置１０１（図１参照）と同様に、素子分離３４で区画された活性領域ないしは素子形成領域にＭＯＳＦＥＴ９０が形成されている。
【００９２】
次に、図３７及び図３８に加えて図３９〜図４２の断面図を参照して、半導体装置１０４の製造方法を説明する。なお、半導体装置１０４の製造方法は基本的に半導体装置１０１，１０３の両製造方法を組み合わせて成る。
【００９３】
まず、既述の半導体装置１０１の製造方法と同様にして、下敷シリコン酸化膜５、シリコン窒化膜６、溝２、シリコン酸化膜３４Ｏ１、オキシナイトライド膜３４ＯＮ１、及び、ドーピングされたシリコン酸化膜３４Ｄを形成する（図３９参照）。具体的には、下敷シリコン酸化膜５及びシリコン窒化膜６を形成し、そして基板１内に至る溝２を形成する。続いて、溝２内に露出している基板１の内表面２Ｓを熱酸化してシリコン酸化膜３４Ｏ１を形成する。更に、窒素を含む雰囲気（ガス）中でプラズマ処理を実施することによって、シリコン酸化膜３４Ｏ１を利用して当該膜３４Ｏ１の表面にオキシナイトライド膜３４ＯＮ１を形成する。そして、ＨＤＰ−ＣＶＤ法により、ドーピングされたシリコン酸化膜３４Ｄを形成する。
【００９４】
次に、既述の半導体装置１０３の製造方法と同様に、窒素を含む雰囲気（ガス）中でプラズマ処理を実施することによって、ドーピングされたシリコン酸化膜３４Ｄを利用して当該膜３４Ｄの露出表面にオキシナイトライド膜３４ＯＮ２を形成する（図３９参照）。なお、かかる窒化処理によって、既に形成したオキシナイトライド膜３４ＯＮ１のうちの露出部分が更に成長する場合もある。
【００９５】
その後の製造方法は既述の半導体装置１０３，１０１と基本的に同様である。具体的には、オキサイド部分３４Ｏを成すシリコン酸化膜３４Ｏ２をＨＤＰ−ＣＶＤ法によって堆積して溝２を完全に充填する（図４０参照）。そして、シリコン窒化膜６をストッパとするＣＭＰ法によって、当該シリコン窒化膜６上の膜３４Ｄ，３４ＯＮ２，３４Ｏ２を除去し、シリコン酸化膜３４Ｏ２を平坦化する（図４１参照）。その後、素子分離３４の高さを調整するためにフッ酸によりシリコン酸化膜３４Ｏ２を一部除去する。そして、シリコン窒化膜６及び下敷シリコン酸化膜５を順次、除去することにより、素子分離３４が完成する（図４２参照）。このとき、シリコン酸化膜３４Ｏ１，３４Ｏ２及びオキシナイトライド膜３４ＯＮ１，３４ＯＮ２の形成工程によって、ドーピングされたシリコン酸化膜３４Ｄが周辺絶縁体３４ＮＤで取り囲まれることになる。その後、ＭＯＳＦＥＴ９０を形成することにより、図３７の半導体装置１０４が完成する。
【００９６】
かかる半導体装置１０４及びこれの製造方法によれば、既述の半導体装置１０１（図１及び図２参照）と同様の効果が得られる。このとき、オキシナイトライド膜３４ＯＮ１によって基板１内（基板主面１Ｓ付近を含む）への不純物拡散を、又、オキシナイトライド膜３４ＯＮ２によって基板主面１Ｓ付近及び素子分離３４上の要素（例えばゲート電極９１）への不純物拡散を、より確実に防止することができる。
【００９７】
ここで、半導体装置１０１の他の製造方法（図９〜図１２参照）を用いて半導体装置１０４を製造することも可能である。
【００９８】
具体的には、上述の製造方法と同様にしてオキシナイトライド膜３４ＯＮ１まで形成する。その後、ＨＤＰ−ＣＶＤ法によって溝２内に、フッ素がドーピングされたシリコン酸化膜３４Ｄを堆積する（図４３参照）。このとき、半導体装置１０１の他の製造方法と同様に、完成した素子分離３４におけるドーピングされたシリコン酸化膜３４Ｄよりも厚く溝２内に該膜３４Ｄを堆積する。次に、堆積したシリコン酸化膜３４Ｄの一部をフッ酸で除去する（図４４参照）。このとき、オキシナイトライド膜３４ＯＮ２の形成を考慮して、完成した素子分離３４での同シリコン酸化膜３４Ｄよりも厚めに加工する。かかるフッ酸処理により半導体装置１０１の他の製造方法と同様の効果が得られる。このとき、オキシナイトライド膜３４ＯＮ１によってシリコン酸化膜３４Ｏ１を上記フッ酸から保護することができる。
【００９９】
その後は上述の製造方法と同様にして、窒化処理によるオキシナイトライド膜３４ＯＮ２の形成（図４５参照）、シリコン酸化膜３４Ｏ２の堆積（図４６参照）、及び、ＣＭＰ処理（図４７参照）等を実施することにより、半導体装置１０４が完成する。
【０１００】
＜実施の形態５＞
図４８に実施の形態５に係る半導体装置１０５の模式的な断面図を示し、当該半導体装置１０５の溝型の素子分離３５を説明するための断面図を図４９に示す。半導体装置１０５は半導体装置１０１（図１及び図２参照）において素子分離３１を素子分離３５に変えた構造を有しており、当該素子分離３５は基本的に素子分離３２，３３（図１４及び図２５参照）を組み合わせた構造を有している。
【０１０１】
具体的には、基板１の溝２内に素子分離３５が配置されている。図４９に示すように、素子分離３５は、不純物がドーピングされた絶縁体（ここではフッ素がドーピングされたシリコン酸化膜を例に挙げる）３５Ｄと、不純物がドーピングされていない周辺絶縁体３５ＮＤと、に大別され、周辺絶縁体３５ＮＤはドーピングされた絶縁体３５Ｄに接し且つ当該絶縁体３５Ｄ全体を取り囲んでいる。更に、周辺絶縁体３５ＮＤは、酸化シリコンから成るオキサイド部分３５Ｏと、オキシナイトライドから成るオキシナイトライド部分３５ＯＮと、に大別され、シリコン窒化膜を含んではいない。素子分離３５では、オキサイド部分３５Ｏは２つのシリコン酸化膜３５Ｏ１，３５Ｏ２から成り、オキシナイトライド部分３５ＯＮは２つのオキシナイトライド膜３５ＯＮ１，３５ＯＮ２から成る。
【０１０２】
詳細には、オキシナイトライド膜３５ＯＮ１は溝２の内表面２Ｓ全体に接し且つ当該内表面２Ｓに沿って形成されており、断面視においてＵ字型をしている。このとき、オキシナイトライド膜３５ＯＮ１は溝２の側面２Ｗに対面する部分を有している。後述のようにオキシナイトライド膜３５ＯＮ１はオキサイド部分３５Ｏのうちのシリコン酸化膜３５Ｏ１を利用した窒化処理により形成される。なお、オキシナイトライド膜３５ＯＮ１の厚さは既述のオキシナイトライド膜３１ＯＮ１（図２参照）と同程度である。
【０１０３】
更に、シリコン酸化膜３５Ｏ１が、溝２内においてオキシナイトライド膜３５ＯＮ１を介して基板１に対面するように形成されている。シリコン酸化膜３５Ｏ１はオキシナイトライド膜３５ＯＮ１に接し且つ当該膜３５ＯＮ１に沿って形成されており、断面視においてＵ字型をしている。なお、シリコン酸化膜３５Ｏ１の厚さは例えば、底部及び当該底部寄りの側部では既述のシリコン酸化膜３１Ｏ１（図２参照）と同程度である一方、開口入り口側の側部では上記底部よりも薄くなっている。
【０１０４】
そして、ドーピングされたシリコン酸化膜３５Ｄが、シリコン酸化膜３５Ｏ１及びオキシナイトライド膜３５ＯＮ１を介して基板１に対面し且つシリコン酸化膜３５Ｏ１に接して、溝２内に配置されている。換言すればこのとき、シリコン酸化膜３５Ｏ１及びオキシナイトライド膜３５ＯＮ１は溝２内において、ドーピングされたシリコン酸化膜３５Ｄと基板１との間に配置されている。なおここでは、ドーピングされたシリコン酸化膜３５Ｄは既述の膜３１Ｄ，３１Ｏ２（図２参照）と同様、後述のシリコン酸化膜３５Ｏ２と同程度の厚さを有しているものとする。
【０１０５】
更に、オキシナイトライド膜３５ＯＮ２が、ドーピングされたシリコン酸化膜３５の上面及びシリコン酸化膜３５Ｏ１の上記薄い部分に接して形成されており、断面視においてＵ字型をしている。なお、かかるＵ字型のオキシナイトライド膜３５ＯＮ２は溝２の内表面２Ｓに沿って形成されているとも捉えられる。このとき、オキシナイトライド膜３５ＯＮ２はシリコン酸化膜３５Ｏ１の上記薄い部分を介して溝２の側面２Ｗに対面する部分を有している。後述のようにオキシナイトライド膜３５ＯＮ２はオキサイド部分３５Ｏのうちのシリコン酸化膜３５Ｏ１及びドーピングされたシリコン酸化膜３５Ｄを利用した窒化処理により形成される。なお、オキシナイトライド膜３５ＯＮ２の厚さは既述のオキシナイトライド膜３１ＯＮ１，３３ＯＮ２（図２及び図２５参照）及びオキシナイトライドと同程度である。
【０１０６】
オキシナイトライド膜３５ＯＮ２に接し且つ当該膜３５ＯＮ２が形成する断面視Ｕ字型を埋めるように、オキサイド部分３５Ｏのシリコン酸化膜（ないしはドーピングされていない絶縁体）３５Ｏ２が配置されている。すなわち、シリコン酸化膜３５Ｏ２は、オキシナイトライド膜３５ＯＮ１，３５ＯＮ２及びシリコン酸化膜３５Ｏ１を介して溝２の側面２Ｗに対面するように且つオキシナイトライド膜３５ＯＮ１，３５ＯＮ２、ドーピングされたシリコン酸化膜３５Ｄ及びシリコン酸化膜３５Ｏ１を介して溝２の底面２Ｂに対面するように、溝２内に配置されている。このとき、オキシナイトライド膜３５ＯＮ２はシリコン酸化膜３５Ｏ２と基板１との間及びシリコン酸化膜３５Ｏ２とドーピングされたシリコン酸化膜３５Ｄとの間に配置されている。ドーピングされたシリコン酸化膜３５Ｄの全表面はシリコン酸化膜３５Ｏ１及びオキシナイトライド膜３５ＯＮ２に接している。そして、ドーピングされたシリコン酸化膜３５Ｄはシリコン酸化膜３５Ｏ１，３５Ｏ２及びオキシナイトライド膜３５ＯＮ１，３５ＯＮ２によって基板１と分離されている。なお、オキシナイトライド膜３５ＯＮ１は溝２内においてドーピングされたシリコン酸化膜３５Ｄと基板１との間及びシリコン酸化膜３５Ｏ２と基板１との間に配置されている。
【０１０７】
溝２の開口入り口付近では溝２の側面２Ｗ又は開口入り口エッジの側から順にオキシナイトライド膜３５ＯＮ１、シリコン酸化膜３５Ｏ１、オキシナイトライド膜３５ＯＮ２及びシリコン酸化膜３５Ｏ２が並んでおり、これらの膜３５ＯＮ１，３５Ｏ１，３５ＯＮ２，３５Ｏ２で以て、すなわちオキサイド部分３５Ｏ及びオキシナイトライド部分３５ＯＮで以て溝２の開口入り口付近は占められている。つまり、当該開口入り口付近にはシリコン窒化膜が配置されていない。
【０１０８】
更に、溝２の開口入り口付近において、オキシナイトライド膜３５ＯＮ１及びシリコン酸化膜３５Ｏ１の両端部は基板主面１Ｓと大略同じ高さにあり、オキシナイトライド膜３５ＯＮ２の端部は基板主面１Ｓよりも溝２の外側（上方）へ突出しており、シリコン酸化膜３５Ｏ２の上面はオキシナイトライド膜３５ＯＮ２の上記端部と略同程度の高さレベルに在る。すなわち、素子分離３５は基板主面１Ｓよりも落ち込んだ部分を有していない。また、基板１において溝２の開口入り口エッジは丸められており、かかる形状に対応してオキシナイトライド膜３５ＯＮ１及びシリコン酸化膜３５Ｏ１の端部は既述のオキシナイトライド膜３２ＯＮ１及びシリコン酸化膜３２Ｏ１（図１４参照）と同様の形状を有している。
【０１０９】
そして、半導体装置１０１（図１参照）と同様に、素子分離３５で区画された活性領域ないしは素子形成領域にＭＯＳＦＥＴ９０が形成されている。
【０１１０】
次に、図４８及び図４９に加えて図５０〜図５３の断面図を参照して、半導体装置１０５の製造方法を説明する。なお、半導体装置１０５の製造方法は基本的に半導体装置１０１の製造方法をベースにした半導体装置１０２，１０３の両製造方法を組み合わせて成る。
【０１１１】
まず、既述の半導体装置１０２の製造方法と同様にして、下敷シリコン酸化膜５、シリコン窒化膜６、溝２、シリコン酸化膜３５Ｏ１、オキシナイトライド膜３５ＯＮ１、及び、ドーピングされたシリコン酸化膜３５Ｄを形成する（図５０参照）。具体的には、下敷シリコン酸化膜５及びシリコン窒化膜６を形成し、そして基板１内に至る溝２を形成する。続いて、溝２内に露出している基板１の内表面２Ｓを熱酸化してシリコン酸化膜３５Ｏ１を形成する。更に、窒素を含む雰囲気（ガス）中で熱処理を実施することによって、シリコン酸化膜３５Ｏ１を利用して当該膜３５Ｏ１と基板１との界面にオキシナイトライド膜３５ＯＮ１を形成する。そして、ＨＤＰ−ＣＶＤ法により、ドーピングされたシリコン酸化膜３５Ｄを形成する。
【０１１２】
その後の製造方法は既述の半導体装置１０３と基本的に同様である。具体的には、窒素を含む雰囲気（ガス）中でプラズマ処理を実施することにより、ドーピングされたシリコン酸化膜３５Ｄ、シリコン酸化膜３５Ｏ１及び下敷シリコン酸化膜５の露出表面にオキシナイトライド膜３５ＯＮ２を形成する（図５０参照）。次に、オキサイド部分３５Ｏを成すシリコン酸化膜３５Ｏ２をＨＤＰ−ＣＶＤ法によって堆積して溝２を完全に充填する（図５１参照）。そして、シリコン窒化膜６をストッパとするＣＭＰ法によって、当該シリコン窒化膜６上の膜３５Ｄ，３５ＯＮ２，３５Ｏ２を除去し、シリコン酸化膜３５Ｏ２を平坦化する（図５２参照）。その後、素子分離３５の高さを調整するためにフッ酸によりシリコン酸化膜３５Ｏ２を一部除去する。そして、シリコン窒化膜６及び下敷シリコン酸化膜５を順次、除去することにより、素子分離３５が完成する（図５３参照）。このとき、シリコン酸化膜３５Ｏ１，３５Ｏ２及びオキシナイトライド膜３５ＯＮ１，３５ＯＮ２の形成工程によって、ドーピングされたシリコン酸化膜３５Ｄが周辺絶縁体３５ＮＤで取り囲まれることになる。その後、ＭＯＳＦＥＴ９０を形成することにより、図４８の半導体装置１０５が完成する。
【０１１３】
かかる半導体装置１０５及びこれの製造方法によれば、既述の半導体装置１０１（図１及び図２参照）と同様の効果が得られる。このとき、オキシナイトライド膜３５ＯＮ１によって基板１内（基板主面１Ｓ付近を含む）への不純物拡散を、又、オキシナイトライド膜３５ＯＮ２によって基板主面１Ｓ付近及び素子分離３５上の要素（例えばゲート電極９１）への不純物拡散を、より確実に防止することができる。
【０１１４】
ここで、半導体装置１０１の他の製造方法（図９〜図１２参照）を用いて半導体装置１０５を製造することも可能である。
【０１１５】
具体的には、上述の製造方法と同様にしてオキシナイトライド膜３５ＯＮ１まで形成する。その後、ＨＤＰ−ＣＶＤ法によって溝２内に、フッ素がドーピングされたシリコン酸化膜３５Ｄを堆積する（図５４参照）。このとき、半導体装置１０１の他の製造方法と同様に、完成した素子分離３５におけるドーピングされたシリコン酸化膜３５Ｄよりも厚く溝２内に該膜３５Ｄを堆積する。次に、堆積したシリコン酸化膜３５Ｄの一部をフッ酸で除去する（図５５参照）。このとき、オキシナイトライド膜３５ＯＮ２の形成を考慮して、完成した素子分離３５での同シリコン酸化膜３５Ｄよりも厚めに加工する。かかるフッ酸処理により半導体装置１０１の他の製造方法と同様の効果が得られる。
【０１１６】
その後は上述の製造方法と同様にして、窒化処理によるオキシナイトライド膜３５ＯＮ２の形成（図５６参照）、シリコン酸化膜３５Ｏ２の堆積（図５７参照）、及び、ＣＭＰ処理（図５８参照）等を実施することにより、半導体装置１０５が完成する。
【０１１７】
＜実施の形態１〜５の変形例１＞
上述の半導体装置１０１〜１０５を米国特許第６，２６５，７４３号明細書（特開平１０−３４０９５０号公報が対応する）に開示の製造方法を利用して製造することも可能である。ここでは、その製造方法を半導体装置１０１を例に挙げ、図５９〜図６２の断面図を参照しつつ説明する。
【０１１８】
まず、既述の下敷シリコン酸化膜５、非単結晶シリコン膜７（厚さ１００ｎｍ〜３００ｎｍ程度）、及び、既述のシリコン窒化膜６を基板主面１Ｓ上に順次に形成する（図５９参照）。なお、非単結晶シリコン膜７は多結晶膜又はアモルファス膜のいずれでも良い。そして、既述の製造方法と同様にして、上記膜５，７，６及び基板１を写真製版技術によってパターンエッチングして、基板１内に至る溝２を形成する（図５９参照）。
【０１１９】
続いて、溝２内の露出表面を熱酸化してシリコン酸化膜３１Ｏ１を形成する（図６０参照）。このとき、基板１の露出表面のみならず非単結晶シリコン膜７の露出表面も酸化されるので、又、基板１及び非単結晶シリコン膜７の当該熱酸化部分の端部は下敷シリコン酸化膜５に結合するので、シリコン酸化膜３１Ｏ１は溝２内においてシリコン窒化膜６を除く部分全体に形成される。また、かかる熱酸化によって、基板１の開口入り口エッジ及びこれに対面する非単結晶シリコン膜のエッジも酸化され、これらのエッジが丸みを帯びる。
【０１２０】
そして、既述の製造方法と同様にして、オキシナイトライド膜３１ＯＮ１、ドーピングされたシリコン酸化膜３１Ｄ、及び、シリコン酸化膜３１Ｏ２を形成し、シリコン窒化膜６をストッパとするＣＭＰ処理を実施する（図６０参照）。その後、素子分離３１の高さを調整するためにフッ酸によってシリコン酸化膜３１Ｏ２を一部除去する。次に、シリコン窒化膜６を除去し、非単結晶シリコン膜７を例えばドライエッチングによって除去する（図６１参照）。そして、下敷シリコン酸化膜５を除去することにより、素子分離３１が完成する（図６２参照）。
【０１２１】
その後、ＭＯＳＦＥＴ９０を形成することにより、図１の半導体装置１０１が完成する。
【０１２２】
本変形例１に係る製造方法によれば、熱酸化膜（シリコン酸化膜）３１Ｏ１が非単結晶シリコン膜７及び下敷シリコン酸化膜の厚さ（基板主面１Ｓに垂直な方向の寸法）分だけ基板主面１Ｓよりも突出して形成されるので、下敷シリコン酸化膜５のエッチング時にシリコン酸化膜３１Ｏ１の端部がエッチングされてもシリコン酸化膜３１Ｏ１を基板主面１Ｓよりも突出させることが可能である。これにより、素子分離３１のエッジ部が基板主面１Ｓよりも落ち込む（くぼむ）のをより確実に抑制することができる。従って、かかる落ち込みに起因した不具合（例えば逆ナローチャネル効果）を抑制することができる。このとき、熱酸化により形成されたシリコン酸化膜３１Ｏ１はＣＶＤ法で形成したシリコン酸化膜（ＣＶＤ酸化膜）よりも耐エッチング性が高いので、シリコン酸化膜３１Ｏ１の上記突出部分をＣＶＤ法で形成する場合よりも確実に上記落ち込みを低減することができる。
【０１２３】
上述の効果は非単結晶シリコン膜７の適用に起因して得られること、及び、非単結晶シリコン膜７はシリコン酸化膜３１Ｏ２のＣＭＰ処理時にストッパとして利用可能であることに鑑みれば、シリコン窒化膜６を用いない場合にも同様の効果が得られる。なお、シリコン窒化膜６は非単結晶シリコン膜７に比べてシリコン酸化膜３１Ｏ２とのＣＭＰ選択比が高いので、ＣＭＰ処理による素子分離３１の高さ制御を精度良く行える。
【０１２４】
＜実施の形態１〜５の変形例２＞
上述の説明ではドーピングされた絶縁体（シリコン酸化膜）３１Ｄ〜３５Ｄにフッ素をドーピングする場合を例に挙げたが、フッ素の他にボロン、リン、砒素、塩素、ヨウ素、及び、臭素等のいずれかをドーピングしても、埋め込み特性を向上可能であり、ボイドを抑制することができる。また、上述のフッ素等の元素を２種類以上ドーピングしても同様の効果が得られる。
【０１２５】
＜実施の形態１〜５の変形例３＞
また、上述の説明ではドーピングされたシリコン酸化膜３１Ｄ〜３５Ｄ及びシリコン酸化膜３１Ｏ１〜３５Ｏ５をＨＤＰ−ＣＶＤ法を用いる場合を例に挙げたが、その他のＣＶＤ法やと塗布法を用いても同様の効果が得られる。
【０１２６】
＜実施の形態１〜５の変形例４＞
また、上述の説明では他の製造方法として、ドーピングされたシリコン酸化膜３１Ｄ〜３５Ｄの一部をフッ酸によるウェットエッチングで除去する場合を例に挙げたが、気相エッチングやドライエッチングを用いても同様の効果が得られる。また、例えばシリコン酸化膜３１Ｏ２〜３５Ｏ２を堆積する前に当該膜３１Ｏ２〜３５Ｏ２の成膜装置内でプラズマによって除去しても良い。
【０１２７】
＜実施の形態１〜５の変形例５＞
また、上述の説明ではオキシナイトライド膜３１ＯＮ１，３２ＯＮ１，３４ＯＮ１，３５ＯＮ１，３３ＯＮ２〜３５ＯＮ２をプラズマ窒化処理又は熱窒化処理によって形成する場合を例に挙げたが、例えばＣＶＤ法によってオキシナイトライド膜３１ＯＮ１等を堆積しても良い。堆積法によれば窒化処理に比べて溝２のアスペクト比が大きくなるのでボイドの抑制効果は低減するが、その他の効果、例えば、シリコン酸化膜３１Ｄ等中の不純物の拡散を防止するという効果やゲート絶縁膜９２の薄膜化を抑制するという効果は得ることができる。
【０１２８】
【発明の効果】
この発明によれば、ドーピングされた絶縁体は溝を埋め込む特性に優れるので、又、ドーピングされた絶縁体によって溝のアスペクト比を小さくできるので、素子分離中のボイドを抑制できる。更に、ドーピングされた絶縁体は、ドーピングされていない絶縁体及び第１のオキシナイトライド膜によって、又は、シリコン酸化膜、ドーピングされていない絶縁体、及び、オキシナイトライド膜によって、半導体基板と分離されているので、ドーピングされた絶縁体中の不純物が半導体基板内へ及び素子分離上の要素（例えばゲート電極）へ拡散するのが防止される。また、オキシナイトライド膜をオキサイド部分を利用した窒化処理（例えば熱窒化処理やプラズマ窒化処理）で形成することにより、溝のアスペクト比の大幅な増大を抑制して素子分離中のボイドを抑制できる。また、オキシナイトライド膜は、シリコン窒化膜とは異なり、ゲート絶縁膜の薄膜化を抑制して半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】実施の形態１に係る半導体装置を説明するための断面図である。
【図２】実施の形態１に係る半導体装置の溝型素子分離を説明するための断面図である。
【図３】実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図４】実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図５】実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図６】実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図７】実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図８】実施の形態１に係る半導体装置の製造方法を説明するための断面図である。
【図９】実施の形態１に係る半導体装置の他の製造方法を説明するための断面図である。
【図１０】実施の形態１に係る半導体装置の他の製造方法を説明するための断面図である。
【図１１】実施の形態１に係る半導体装置の他の製造方法を説明するための断面図である。
【図１２】実施の形態１に係る半導体装置の他の製造方法を説明するための断面図である。
【図１３】実施の形態２に係る半導体装置を説明するための断面図である。
【図１４】実施の形態２に係る半導体装置の溝型素子分離を説明するための断面図である。
【図１５】実施の形態２に係る半導体装置の製造方法を説明するための断面図である。
【図１６】実施の形態２に係る半導体装置の製造方法を説明するための断面図である。
【図１７】実施の形態２に係る半導体装置の製造方法を説明するための断面図である。
【図１８】実施の形態２に係る半導体装置の製造方法を説明するための断面図である。
【図１９】実施の形態２に係る半導体装置の製造方法を説明するための断面図である。
【図２０】実施の形態２に係る半導体装置の他の製造方法を説明するための断面図である。
【図２１】実施の形態２に係る半導体装置の他の製造方法を説明するための断面図である。
【図２２】実施の形態２に係る半導体装置の他の製造方法を説明するための断面図である。
【図２３】実施の形態２に係る半導体装置の他の製造方法を説明するための断面図である。
【図２４】実施の形態３に係る半導体装置を説明するための断面図である。
【図２５】実施の形態３に係る半導体装置の溝型素子分離を説明するための断面図である。
【図２６】実施の形態３に係る半導体装置の製造方法を説明するための断面図である。
【図２７】実施の形態３に係る半導体装置の製造方法を説明するための断面図である。
【図２８】実施の形態３に係る半導体装置の製造方法を説明するための断面図である。
【図２９】実施の形態３に係る半導体装置の製造方法を説明するための断面図である。
【図３０】実施の形態３に係る半導体装置の製造方法を説明するための断面図である。
【図３１】実施の形態３に係る半導体装置の製造方法を説明するための断面図である。
【図３２】実施の形態３に係る半導体装置の他の製造方法を説明するための断面図である。
【図３３】実施の形態３に係る半導体装置の他の製造方法を説明するための断面図である。
【図３４】実施の形態３に係る半導体装置の他の製造方法を説明するための断面図である。
【図３５】実施の形態３に係る半導体装置の他の製造方法を説明するための断面図である。
【図３６】実施の形態３に係る半導体装置の他の製造方法を説明するための断面図である。
【図３７】実施の形態４に係る半導体装置を説明するための断面図である。
【図３８】実施の形態４に係る半導体装置の溝型素子分離を説明するための断面図である。
【図３９】実施の形態４に係る半導体装置の製造方法を説明するための断面図である。
【図４０】実施の形態４に係る半導体装置の製造方法を説明するための断面図である。
【図４１】実施の形態４に係る半導体装置の製造方法を説明するための断面図である。
【図４２】実施の形態４に係る半導体装置の製造方法を説明するための断面図である。
【図４３】実施の形態４に係る半導体装置の他の製造方法を説明するための断面図である。
【図４４】実施の形態４に係る半導体装置の他の製造方法を説明するための断面図である。
【図４５】実施の形態４に係る半導体装置の他の製造方法を説明するための断面図である。
【図４６】実施の形態４に係る半導体装置の他の製造方法を説明するための断面図である。
【図４７】実施の形態４に係る半導体装置の他の製造方法を説明するための断面図である。
【図４８】実施の形態５に係る半導体装置を説明するための断面図である。
【図４９】実施の形態５に係る半導体装置の溝型素子分離を説明するための断面図である。
【図５０】実施の形態５に係る半導体装置の製造方法を説明するための断面図である。
【図５１】実施の形態５に係る半導体装置の製造方法を説明するための断面図である。
【図５２】実施の形態５に係る半導体装置の製造方法を説明するための断面図である。
【図５３】実施の形態５に係る半導体装置の製造方法を説明するための断面図である。
【図５４】実施の形態５に係る半導体装置の他の製造方法を説明するための断面図である。
【図５５】実施の形態５に係る半導体装置の他の製造方法を説明するための断面図である。
【図５６】実施の形態５に係る半導体装置の他の製造方法を説明するための断面図である。
【図５７】実施の形態５に係る半導体装置の他の製造方法を説明するための断面図である。
【図５８】実施の形態５に係る半導体装置の他の製造方法を説明するための断面図である。
【図５９】実施の形態１〜５の変形例１に係る、半導体装置の製造方法を説明するための断面図である。
【図６０】実施の形態１〜５の変形例１に係る、半導体装置の製造方法を説明するための断面図である。
【図６１】実施の形態１〜５の変形例１に係る、半導体装置の製造方法を説明するための断面図である。
【図６２】実施の形態１〜５の変形例１に係る、半導体装置の製造方法を説明するための断面図である。
【図６３】従来の半導体装置を説明するための断面図である。
【図６４】従来の半導体装置の製造方法を説明するための断面図である。
【図６５】従来の半導体装置の製造方法を説明するための断面図である。
【図６６】従来の半導体装置の製造方法を説明するための断面図である。
【図６７】従来の半導体装置の製造方法を説明するための断面図である。
【符号の説明】
１ 半導体基板、１Ｓ 基板主面、２ 溝、２Ｂ 底面、３１〜３５ 溝型素子分離、３１Ｄ〜３５Ｄ ドーピングされた絶縁体、３１ＮＤ〜３５ＮＤ 周辺絶縁体、３１Ｏ１〜３５Ｏ１ シリコン酸化膜、３１Ｏ２〜３５Ｏ２ シリコン酸化膜（ドーピングされていない絶縁体）、３１ＯＮ１，３２ＯＮ１，３４ＯＮ１，３５ＯＮ１，３３ＯＮ２〜３５ＯＮ２ オキシナイトライド膜、１０１〜１０５ 半導体装置。
Claims (5)
- 主面を有すると共に前記主面に開口入り口を設けて形成された溝を有する半導体基板と、
前記溝内に配置された、不純物がドーピングされた絶縁体と、
前記溝内において前記ドーピングされた絶縁体を介して前記溝の底面に対面するように配置された、不純物がドーピングされていない絶縁体と、
前記溝内において前記ドーピングされた絶縁体と前記半導体基板との間及び前記ドーピングされていない絶縁体と前記半導体基板との間に配置された、第１のオキシナイトライド膜と、
前記半導体基板の前記主面のうちで前記溝が形成されていない領域に配置されたＭＩＳ型トランジスタと、を備え、
前記ドーピングされた絶縁体は、前記ドーピングされていない絶縁体及び前記第１のオキシナイトライド膜によって、前記半導体基板と分離されている、
半導体装置。 - 請求項１に記載の半導体装置であって、
前記第１のオキシナイトライド膜と前記半導体基板との間に配置されたシリコン酸化膜を更に備え、
前記第１のオキシナイトライド膜は、前記シリコン酸化膜を利用した窒化処理によって形成されている、
半導体装置。 - 請求項１又は請求項２に記載の半導体装置であって、
前記ドーピングされた絶縁体と前記ドーピングされていない絶縁体との間に配置された第２のオキシナイトライド膜を更に備える、
半導体装置。 - 主面を有すると共に前記主面に開口入り口を設けて形成された溝を有する半導体基板と、
前記溝内に配置された、不純物がドーピングされた絶縁体と、
前記溝内において前記ドーピングされた絶縁体を介して前記溝の底面に対面するように配置された、不純物がドーピングされていない絶縁体と、
前記溝内において前記ドーピングされた絶縁体と前記半導体基板との間に配置されたシリコン酸化膜と、
前記溝内において前記ドーピングされていない絶縁体と前記半導体基板との間及び前記ドーピングされていない絶縁体と前記ドーピングされた絶縁体との間に配置されたオキシナイトライド膜と、
前記半導体基板の前記主面のうちで前記溝が形成されていない領域に配置されたＭＩＳ型トランジスタと、を備え、
前記ドーピングされた絶縁体は、前記シリコン酸化膜、前記ドーピングされていない絶縁体、及び、前記オキシナイトライド膜によって、前記半導体基板と分離されている、
半導体装置。 - 請求項１乃至請求項４のいずれかに記載の半導体装置であって、
前記ドーピングされた絶縁体中の前記不純物は、フッ素、ボロン、リン、砒素、塩素、ヨウ素、及び、臭素のうちの少なくとも１種類の元素を含む、
半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002268051A JP2004111429A (ja) | 2002-09-13 | 2002-09-13 | 半導体装置 |
| US10/377,829 US6744113B2 (en) | 2002-09-13 | 2003-03-04 | Semiconductor device with element isolation using impurity-doped insulator and oxynitride film |
| KR10-2003-0014591A KR100514269B1 (ko) | 2002-09-13 | 2003-03-08 | 반도체 장치 |
| TW092112027A TW200405508A (en) | 2002-09-13 | 2003-05-01 | Semiconductor device |
| CNB03123822XA CN1244143C (zh) | 2002-09-13 | 2003-05-16 | 半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002268051A JP2004111429A (ja) | 2002-09-13 | 2002-09-13 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004111429A true JP2004111429A (ja) | 2004-04-08 |
| JP2004111429A5 JP2004111429A5 (ja) | 2005-10-27 |
Family
ID=31986740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002268051A Withdrawn JP2004111429A (ja) | 2002-09-13 | 2002-09-13 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6744113B2 (ja) |
| JP (1) | JP2004111429A (ja) |
| KR (1) | KR100514269B1 (ja) |
| CN (1) | CN1244143C (ja) |
| TW (1) | TW200405508A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005303247A (ja) * | 2004-04-08 | 2005-10-27 | Hynix Semiconductor Inc | 半導体素子の素子分離膜形成方法 |
| JP2007220739A (ja) * | 2006-02-14 | 2007-08-30 | Sony Corp | 半導体装置及びその製造方法並びに酸窒化シリコン膜の形成方法 |
| JP2007535815A (ja) * | 2004-04-30 | 2007-12-06 | フリースケール セミコンダクター インコーポレイテッド | 分離トレンチ |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10311312B4 (de) * | 2003-03-14 | 2007-08-16 | Infineon Technologies Ag | Isolatorstruktur und Verfahren zur Erzeugung von Isolatorstrukturen in einem Halbleitersubstrat |
| US6830987B1 (en) * | 2003-06-13 | 2004-12-14 | Advanced Micro Devices, Inc. | Semiconductor device with a silicon-on-void structure and method of making the same |
| US7491964B2 (en) | 2005-01-17 | 2009-02-17 | International Business Machines Corporation | Nitridation of STI fill oxide to prevent the loss of STI fill oxide during manufacturing process |
| JP2008210893A (ja) * | 2007-02-23 | 2008-09-11 | Fujitsu Ltd | 半導体装置とその製造方法 |
| US8536019B2 (en) * | 2011-05-17 | 2013-09-17 | GlobalFoundries, Inc. | Semiconductor devices having encapsulated isolation regions and related fabrication methods |
| KR20200137260A (ko) * | 2019-05-29 | 2020-12-09 | 삼성전자주식회사 | 집적회로 소자 및 그 제조 방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4855804A (en) * | 1987-11-17 | 1989-08-08 | Motorola, Inc. | Multilayer trench isolation process and structure |
| JPH0834242B2 (ja) * | 1988-12-08 | 1996-03-29 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US5492858A (en) * | 1994-04-20 | 1996-02-20 | Digital Equipment Corporation | Shallow trench isolation process for high aspect ratio trenches |
| US5763315A (en) * | 1997-01-28 | 1998-06-09 | International Business Machines Corporation | Shallow trench isolation with oxide-nitride/oxynitride liner |
| JP3904676B2 (ja) | 1997-04-11 | 2007-04-11 | 株式会社ルネサステクノロジ | トレンチ型素子分離構造の製造方法およびトレンチ型素子分離構造 |
| JP2000332099A (ja) * | 1999-05-21 | 2000-11-30 | Matsushita Electronics Industry Corp | 半導体装置およびその製造方法 |
| US6498383B2 (en) * | 2001-05-23 | 2002-12-24 | International Business Machines Corporation | Oxynitride shallow trench isolation and method of formation |
-
2002
- 2002-09-13 JP JP2002268051A patent/JP2004111429A/ja not_active Withdrawn
-
2003
- 2003-03-04 US US10/377,829 patent/US6744113B2/en not_active Expired - Fee Related
- 2003-03-08 KR KR10-2003-0014591A patent/KR100514269B1/ko not_active IP Right Cessation
- 2003-05-01 TW TW092112027A patent/TW200405508A/zh unknown
- 2003-05-16 CN CNB03123822XA patent/CN1244143C/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005303247A (ja) * | 2004-04-08 | 2005-10-27 | Hynix Semiconductor Inc | 半導体素子の素子分離膜形成方法 |
| JP2007535815A (ja) * | 2004-04-30 | 2007-12-06 | フリースケール セミコンダクター インコーポレイテッド | 分離トレンチ |
| JP2007220739A (ja) * | 2006-02-14 | 2007-08-30 | Sony Corp | 半導体装置及びその製造方法並びに酸窒化シリコン膜の形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6744113B2 (en) | 2004-06-01 |
| KR100514269B1 (ko) | 2005-09-13 |
| US20040053458A1 (en) | 2004-03-18 |
| TW200405508A (en) | 2004-04-01 |
| KR20040024434A (ko) | 2004-03-20 |
| CN1482664A (zh) | 2004-03-17 |
| CN1244143C (zh) | 2006-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7772671B2 (en) | Semiconductor device having an element isolating insulating film | |
| US6069058A (en) | Shallow trench isolation for semiconductor devices | |
| US8183626B2 (en) | High-voltage MOS devices having gates extending into recesses of substrates | |
| US20060172497A1 (en) | Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication | |
| JP2003133549A (ja) | Ｍｏｓｆｅｔ及びその製造方法 | |
| JP5268829B2 (ja) | 半導体装置 | |
| JP3530026B2 (ja) | 半導体装置及びその製造方法 | |
| KR100764742B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2004296491A (ja) | 半導体装置 | |
| JP2007200976A (ja) | 半導体装置の製造方法 | |
| US7700429B2 (en) | Method for forming fin transistor | |
| JP2004111429A (ja) | 半導体装置 | |
| US20070066000A1 (en) | Method of manufacturing a semiconductor device | |
| JP5410398B2 (ja) | 半導体装置 | |
| US7061128B2 (en) | Semiconductor device and manufacturing method of the same | |
| JP2004152851A (ja) | 半導体装置の製造方法 | |
| JPH10242264A (ja) | 半導体装置の製造方法 | |
| JP2000077429A (ja) | 半導体装置の製造方法 | |
| JPH10270544A (ja) | 半導体装置およびその製造方法 | |
| JPWO2009101824A1 (ja) | Ｍｉｓ型電界効果トランジスタ及びその製造方法並び半導体装置及びその製造方法 | |
| JPH113935A (ja) | 半導体装置およびその製造方法 | |
| KR100521511B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100269634B1 (ko) | 트랜지스터의 형성 방법 | |
| KR100218739B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| JP2001093860A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050907 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050907 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060724 |