JPH10270544A

JPH10270544A - 半導体装置およびその製造方法

Info

Publication number: JPH10270544A
Application number: JP7615997A
Authority: JP
Inventors: Katsuomi Shiozawa; 勝臣塩沢; Toshiyuki Oishi; 敏之大石
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1997-03-27
Filing date: 1997-03-27
Publication date: 1998-10-09

Abstract

(57)【要約】【課題】トレンチ分離構造を有する半導体装置におい
て、寄生ＭＯＳトランジスタの発生を抑制することによ
り分離特性を向上させる。【解決手段】シリコン基板１の主表面にはトレンチ２
が形成され、このトレンチ２内からシリコン基板１の主
表面よりも上方に突出するように分離絶縁膜２０が形成
される。この分離絶縁膜２０においてシリコン基板１の
主表面よりも上方に位置する部分は、トレンチの側壁上
端コーナ部２ａを覆うように張出す張出部７を含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体装置およ
びその製造方法に関し、特に、トレンチ分離構造を有す
る半導体装置およびその製造方法に関するものである。

【０００２】

【従来の技術】従来から、素子が形成されたシリコン基
板の分離領域にトレンチを形成し、このトレンチ内に絶
縁体を埋込むトレンチ分離構造は知られている。図２７
には、従来のトレンチ分離構造を有する半導体装置の一
例が示されている。

【０００３】図２７を参照して、ｐ型シリコン基板１の
主表面にはトレンチ２が形成され、このトレンチ２の壁
面上にはシリコン酸化膜３が形成されている。トレンチ
２内からシリコン基板１の主表面上に突出するように絶
縁膜４が形成されている。シリコン基板１の主表面上に
は、たとえばＭＯＳ（Metal Oxide Semiconductor ）ト
ランジスタ等を含むさまざまな素子が形成される。たと
えばＭＯＳトランジスタが形成された場合には、このＭ
ＯＳトランジスタのゲート電極８は、シリコン基板１の
主表面上にゲート絶縁膜１９を介在して形成され、分離
領域に形成された絶縁膜４上に延在する。

【０００４】次に、図２８〜図３２を用いて、図２７に
示される半導体装置の製造方法について説明する。図２
８〜図３２は、図２７に示される半導体装置の製造工程
の第１工程〜第５工程を示す断面図である。

【０００５】まず図２８を参照して、シリコン基板１の
主表面上に、シリコン酸化膜５とシリコン窒化膜１２と
を順次形成し、写真製版とドライエッチングによりこれ
らをパターニングする。それにより、分離領域における
シリコン基板１の主表面が露出する。

【０００６】次に、図２９に示されるように、パターニ
ングされたシリコン酸化膜５とシリコン窒化膜１２とを
マスクとして用いて、シリコン基板１の主表面をエッチ
ングすることによりトレンチ２を形成する。そして、こ
のトレンチ２の壁面を熱酸化することにより、図３０に
示されるように、シリコン酸化膜３を形成する。

【０００７】次に、図３１に示されるように、ＣＶＤ
（Chemical Vapor Deposition ）法等を用いて、トレン
チ２内に充填されかつシリコン窒化膜１２を覆うように
絶縁膜４を形成する。その後、この絶縁膜４にエッチバ
ック処理あるいは化学的機械研磨処理：ＣＭＰ（Chemic
al Mechanical Polishing ）処理等を施すことにより、
絶縁膜４の上面からその厚みを減じる。それにより、図
３２に示されるようなトレンチ２内に充填された絶縁膜
４が形成される。

【０００８】次に、シリコン窒化膜１２とシリコン酸化
膜５とをエッチングにより除去する。そして、活性な素
子領域にＭＯＳトランジスタ，ダイオード，バイポーラ
トランジスタ，容量，抵抗，配線等の素子を形成する。
以上のような工程を経て図２７に示される半導体装置が
形成されることとなる。

【０００９】

【発明が解決しようとする課題】しかしながら、図２７
に示される半導体装置には次に説明するような問題点が
あった。その問題点について図３２と図３３を用いて説
明する。図３３は、図２７における領域１８を拡大した
断面図である。

【００１０】図３３に示されるように、ゲート電極８
は、トレンチ２の側壁上端コーナ部２ａに近接してその
上を延在している。そのため、ゲート電極８からの電界
の影響で、トレンチ２の側壁上端コーナ部２ａにおいて
電界集中が生じやすくなる。その結果、たとえばＭＯＳ
トランジスタがシリコン基板１の主表面上に形成されて
いる場合には、上記の電界集中により、しきい値電圧の
低い寄生ＭＯＳトランジスタが形成されやすくなる。そ
れにより、半導体装置のトランジスタ特性が劣化すると
いう問題が生じていた。

【００１１】また、上述のように、図３２に示される段
階ではエッチングによりシリコン酸化膜５とシリコン窒
化膜１２とを除去するが、シリコン酸化膜５のエッチン
グにはフッ酸が通常用いられる。このとき、絶縁膜４が
シリコン酸化膜である場合には、シリコン酸化膜５のエ
ッチングの際に、熱酸化膜であるシリコン酸化膜３とと
もに絶縁膜４もエッチングされる。そして、絶縁膜４が
ＣＶＤ法により形成されている場合には、ＣＶＤ法によ
り形成されたシリコン酸化膜のエッチング速度が熱酸化
により形成されたシリコン酸化膜のエッチング速度より
も一般に大きいことから、絶縁膜４とシリコン酸化膜３
との境界に凹みが形成される可能性が高くなる。このよ
うな凹みが形成された場合には、ゲート電極８がこの凹
み内に延在し、ゲート電極８があたかもトレンチ２の側
壁上端コーナ部２ａに巻付くような状態となる。そのた
め、ゲート電極８においてトレンチ２の側壁上端コーナ
部２ａに近接する部分が図２７に示される場合よりもさ
らに増大し、図２７に示される場合よりもさらに電界集
中が生じやすくなる。その結果、トランジスタ特性をさ
らに劣化させてしまう。

【００１２】この発明は、上記のような課題を解決する
ためになされたものである。この発明の目的は、トレン
チ側壁上端コーナ部での電界集中を抑制することにより
分離特性が向上された半導体装置およびその製造方法を
提供することにある。

【００１３】

【課題を解決するための手段】この発明に係る半導体装
置は、素子間を分離するためのトレンチが主表面に形成
された半導体基板と、トレンチ内に充填され、かつ主表
面よりも上方に突出するように形成された分離絶縁膜と
を備える。そして、分離絶縁膜において主表面よりも上
方に位置する部分は、トレンチの側壁上端コーナ部を覆
うように半導体基板の主表面に沿って張出す張出部を含
む。ここで、トレンチの側壁上端コーナ部とは、トレン
チの側壁上端コーナ部とその近傍に位置する半導体基板
内の領域との双方により構成される部分のことを称し、
図１における２ａで示される部分に相当する。

【００１４】なお、上記の張出部のアスペクト比は、好
ましくは、１以上である。ここで、アスペクト比とは、
張出部の高さに対する張出部の底面の幅の割合のことを
称し、図２（ｂ）におけるｈ／Ｗ１で表わされる値のこ
とを意味する。

【００１５】また、上記の張出部は、分離絶縁膜の上端
から主表面上に延在することが好ましく、張出部の上面
は分離絶縁膜の上端から主表面に向かって延びる傾斜面
によって構成されることが好ましい。

【００１６】また、上記の分離絶縁膜上には層間絶縁膜
が形成され、張出部はこの層間絶縁膜とは異なる材質に
より構成される絶縁膜を含むことが好ましい。

【００１７】さらに、張出部の上面は、上記の絶縁膜に
より構成されることが好ましい。また、上記の絶縁膜
は、半導体基板の主表面に沿って張出部内で延在するこ
とが好ましい。

【００１８】また、半導体基板の主表面上にＭＯＳトラ
ンジスタが形成され、このＭＯＳトランジスタが第１導
電型のソース／ドレイン領域と第２導電型のチャネル領
域とを有する場合には、張出部直下におけるトレンチの
側壁上端コーナ部に、チャネル領域に含まれる第２導電
型の不純物濃度よりも高い濃度の第２導電型の不純物を
含む不純物拡散領域が形成されることが好ましい。

【００１９】また、上記の不純物拡散領域は、好ましく
は、トレンチの壁面に沿って延在する。

【００２０】この発明に係る半導体装置の製造方法で
は、まず、半導体基板の主表面上に、厚み方向における
酸化量を制御する酸化量制御処理が施されたシリコン膜
を含むマスクを形成する。このマスクをパターニングし
た後、該パターニング後のマスクを用いて半導体基板の
主表面を選択的にエッチングすることによりトレンチを
形成する。そして、トレンチに面する側のシリコン膜の
端部を酸化することによりシリコン酸化膜を形成する。
トレンチ内に充填され、かつ半導体基板の主表面から突
出するように絶縁膜を形成する。そして、シリコン酸化
膜に変換された部分以外のマスクを除去することによ
り、半導体基板の主表面に沿って張出す張出部を有する
分離絶縁膜を形成する。ここで、上記のシリコン膜と
は、ポリシリコン膜，非晶質シリコン膜，単結晶シリコ
ン膜のすべてを含む概念である。

【００２１】なお、上記の酸化量制御処理は、好ましく
は、シリコン膜中に、そのシリコン膜の酸化速度を変化
させる元素を導入することにより行なわれる。

【００２２】また、シリコン膜において、相対的に半導
体基板の主表面に近い側に位置する部分の酸化速度が、
相対的に上記の主表面から離れた側に位置する部分の酸
化速度よりも大きくなるように元素の導入量を制御する
ことが好ましい。

【００２３】また、上記のシリコン膜は第１と第２のシ
リコン膜を含むものであってもよく、この第１と第２の
シリコン膜に導入される元素の量を異ならせることによ
りシリコン膜の厚み方向における酸化速度を制御しても
よい。

【００２４】また、上記の絶縁膜を形成する工程は、好
ましくは、マスクとトレンチとを覆うように絶縁膜を形
成する工程と、絶縁膜の上面から絶縁膜の厚みを減じる
ことによりマスクを露出させるとともに絶縁膜とシリコ
ン酸化膜とを一体化する工程とを含む。

【００２５】また、上記の絶縁膜が第１の絶縁膜により
構成され、分離絶縁膜上には層間絶縁膜が形成されても
よい。この場合には、上記の絶縁膜を形成する工程は、
シリコン酸化膜を除去する工程と、このシリコン酸化膜
が除去された部分に上記の層間絶縁膜と異なる材質から
なる第２の絶縁膜を形成する工程と、第２の絶縁膜と接
するように絶縁膜を形成する工程とを含むことが好まし
い。

【００２６】また、上記のように絶縁膜が第１の絶縁膜
により構成され、分離絶縁膜上に層間絶縁膜が形成され
た場合に、上記のシリコン膜が第１と第２のシリコン膜
を含み、上記のマスクが層間絶縁膜と異なる材質からな
る第２の絶縁膜を含むものであってもよい。この場合に
は、上記のマスクの形成工程は、第１のシリコン膜を形
成する工程と、この第１のシリコン膜上に第２の絶縁膜
を形成する工程と、この第２の絶縁膜上に第２のシリコ
ン膜を形成する工程とを含むことが好ましい。また、上
記のシリコン酸化膜を形成する工程は、トレンチに面す
る側の第１と第２のシリコン膜の端部を酸化することに
より第１と第２のシリコン酸化膜を形成する工程を含む
ことが好ましい。さらに、上記の絶縁膜を形成する工程
は、第２の絶縁膜を残して第１と第２のシリコン酸化膜
を除去する工程と、この第１と第２のシリコン酸化膜が
除去された部分に充填されるように絶縁膜を形成する工
程とを含むことが好ましい。

【００２７】また、半導体基板の主表面上にはＭＯＳト
ランジスタが形成されてもよく、このＭＯＳトランジス
タは第１導電型のソース／ドレイン領域と第２導電型の
チャネル領域とを有する。この場合に上記の絶縁膜の形
成工程は、該絶縁膜に第２導電型の不純物を導入する工
程と、その不純物をトレンチの側壁上端コーナ部に拡散
させることにより第２導電型の不純物拡散領域を形成す
る工程を備えることが好ましい。

【００２８】また、上記のようなＭＯＳトランジスタが
形成された場合には、絶縁膜の形成工程は、上記のシリ
コン酸化膜を除去する工程と、シリコン酸化膜が除去さ
れた部分に第２導電型の不純物が導入された不純物導入
絶縁膜を形成する工程とを含むものであってもよい。こ
の場合には、上記の不純物を不純物導入絶縁膜からトレ
ンチの側壁上端コーナ部に拡散させることにより第２導
電型の不純物拡散領域を形成してもよい。

【００２９】

【発明の実施の形態】以下、図１〜図２６を用いて、こ
の発明の実施の形態とその変形例とについて説明する。

【００３０】（実施の形態１）まず、図１〜図８を用い
て、この発明の実施の形態１について説明する。図１
は、この発明の実施の形態１における半導体装置の素子
分離領域を示す断面図である。

【００３１】図１を参照して、シリコン基板１の主表面
にはトレンチ２が形成される。このトレンチのアスペク
ト比（トレンチ２の深さに対するトレンチ開口幅の割
合）は、好ましくは、１以上である。また、このトレン
チ２の壁面上にはシリコン酸化膜３が形成される。トレ
ンチ２内からシリコン基板１の主表面よりも上方に突出
するように、たとえばシリコン酸化膜などからなる絶縁
膜４が形成される。シリコン基板１の主表面から上方に
突出する絶縁膜４の突出高さｈは、この場合であれば、
たとえば０．１μｍ程度である。なお、絶縁膜４は、シ
リコン酸化膜以外の絶縁膜により構成されてもよく、材
質の異なる複数の絶縁膜により構成されるものであって
もよい。

【００３２】上記の絶縁膜４において、シリコン基板１
の主表面よりも上方に位置する部分の側壁には、シリコ
ン基板１の主表面に沿って側方に張出すように張出部７
が設けられる。この張出部７は、この場合であれば、シ
リコン酸化膜５とシリコン酸化膜６ａとの積層構造によ
り構成され、絶縁膜４の上端からシリコン基板１の主表
面に向かって延びる傾斜面からなる上面７ａを有してい
る。

【００３３】上記のような構造を有する張出部７と、絶
縁膜４と、シリコン酸化膜３とで図１に示される半導体
装置の分離絶縁膜２０が構成されることとなる。この分
離絶縁膜２０が上記の張出部７を有することにより、こ
の張出部７によってトレンチ２の側壁上端コーナ部２ａ
を覆うことが可能となる。それにより、図１に示される
ように、分離絶縁膜２０上にゲート電極８が延在した場
合に、トレンチ２の側壁上端コーナ部２ａからゲート電
極８を遠ざけることが可能となる。それにより、側壁上
端コーナ部２ａに対するゲート電極８からの電界の影響
を従来例よりも緩和することが可能となる。その結果、
トレンチ２の側壁上端コーナ部２ａにおける電界集中の
発生を効果的に抑制でき、寄生ＭＯＳトランジスタ等の
形成をも効果的に抑制することが可能となる。それによ
り、トランジスタ特性の優れた半導体装置が得られる。

【００３４】また、張出部７が傾斜面により構成される
上面７ａを有することにより、ゲート電極８の被覆性を
も向上させることが可能となり、ゲート電極８の信頼性
の向上にも寄与し得る。

【００３５】ここで、図２を用いて、上記の張出部７の
形状等についてより詳しく説明する。図２（ａ）は、図
１に示されるトレンチ分離構造を含む本実施の形態１に
おける半導体装置の部分平面図であり、図２（ｂ）は、
張出部７を拡大した図であり、図２（ｃ）は張出部７の
アスペクト比とＭＯＳトランジスタの電流駆動能力との
関係を示す図である。

【００３６】まず図２（ａ）を参照して、シリコン基板
１の主表面には素子分離領域１１を間に挟んでＭＯＳト
ランジスタ９ａ，９ｂがそれぞれ形成されている。ＭＯ
Ｓトランジスタ９ａ，９ｂは、図１に示されるようにシ
リコン基板１の主表面上にゲート酸化膜１９を介在して
形成されたゲート電極８を共有しており、それぞれソー
ス／ドレイン領域１０ａ，１０ｂと、ソース／ドレイン
領域１０ｃ，１０ｄとを備える。素子分離領域１１に
は、図１に示される分離絶縁膜２０が形成される。そし
て、上記の張出部７は、ソース／ドレイン領域１０ａ〜
１０ｄ上に張出している。それにより、張出部７の張出
長さ（張出部７の底面幅）Ｗ１分だけＭＯＳトランジス
タ９ａ，９ｂのチャネル幅Ｗ２が縮小される。そのた
め、ＭＯＳトランジスタ９ａ，９ｂの実効チャネル幅は
Ｗ３となる。

【００３７】ここで、図２（ｂ）を参照して、張出部７
は、上記のような底面幅Ｗ１と高さｈとを有する。本願
明細書では、ｈ／Ｗ１の値を、張出部７のアスペクト比
と定義する。そして、以下に、このアスペクト比と上記
のＭＯＳトランジスタ９ａ，９ｂの電流駆動能力との関
係について言及する。

【００３８】図２（ｃ）に示されるように、上記のアス
ペクト比が増大することにより電流駆動能力も増大する
傾向を示しているのがわかる。上記のアスペクト比が小
さくなるにつれてＭＯＳトランジスタ９ａ，９ｂのチャ
ネル幅Ｗ２における張出部７の底面幅Ｗ１の占める割合
が増加する。この割合が増加することは、実効的なゲー
ト酸化膜１９の膜厚が増加したことに相当し、ＭＯＳト
ランジスタ９ａ，９ｂのしきい値電圧Ｖｔｈを増加させ
るものと考えられる。このことより、ゲート電極８に印
加される電圧が一定の場合には、アスペクト比が小さく
なるにつれてＭＯＳトランジスタ９ａ，９ｂの電流駆動
能力が低下するものと考えられる。したがって、ＭＯＳ
トランジスタ９ａ，９ｂの電流駆動能力を許容範囲内の
ものとするには、図２（ｃ）に示されるように、上記の
アスペクト比が所定値（この場合であれば１）以上であ
ることが必要となる。具体的には、たとえば、チャネル
幅Ｗ２が１μｍであり、張出部７の高さｈが０．１μｍ
である場合には、実効チャネル幅Ｗ３は０．８μｍとな
る。それにより、電流駆動能力は２０％減程度となり許
容範囲内のものであると言える。

【００３９】なお、上記の説明において、アスペクト比
が増大する場合とは、ｈを高くしながらＷ１を小さくす
る場合を想定している。それは、Ｗ１が一定では実効チ
ャネル幅Ｗ３が変化せず、アスペクト比を変化させても
電流駆動能力が変化しないからである。上記のように、
ｈを高くしながらＷ１を小さくすることにより、上述の
ように電流駆動能力を所望のものとすることができると
ともに、ゲート電極８からの電界の影響をも緩和するこ
とが可能となる。また、上記のアスペクト比と電流駆動
能力との関係については、後述する他の実施の形態につ
いても同様のことが言える。

【００４０】次に、図３〜図８を用いて、図１に示され
る半導体装置の製造方法について説明する。図３（ａ）
は、図１に示される半導体装置の製造工程の第１工程を
示す断面図であり、図３（ｂ）は後述するポリシリコン
膜６の厚み方向における窒素元素濃度分布を示す図であ
り、図４〜図８は、図１に示される半導体装置の製造工
程の第２工程〜第６工程を示す断面図である。

【００４１】まず図３（ａ）を参照して、シリコン基板
１の主表面上に、ＣＶＤ法などを用いて、シリコン酸化
膜５とポリシリコン膜６とを順次形成する。次に、ポリ
シリコン膜６中に窒素元素のイオン注入を行なう。この
とき、図３（ｂ）に示されるように、ポリシリコン膜６
の表層部（シリコン基板１の主表面から離れた側の部
分）における窒素元素濃度が、シリコン基板１の主表面
側に位置する部分に含まれる窒素元素濃度よりも相対的
に大きくなるように窒素元素のイオン注入条件が選択さ
れることが好ましい。具体的には、たとえばポリシリコ
ン膜６の厚みが０．１μｍである場合には、下記の表１
に示される条件で窒素元素をイオン注入する。

【００４２】

【表１】

【００４３】上記の表１に示される条件で窒素元素をイ
オン注入することにより、図３（ｂ）に示される窒素元
素の濃度分布が得られるものと考えられる。なお、一度
の注入でも、注入されたイオンはガウス分布するため、
ポリシリコン膜６中で濃度分布を持つものと考えられ
る。したがって、一度のイオン注入で上記の窒素元素を
注入してもよく、２度以上のイオン注入を用いてもよ
い。

【００４４】また、上記の窒素元素のイオン注入は、ポ
リシリコン膜６の厚み方向における酸化量を制御するた
めに行なわれる処理であるため、ポリシリコン膜６の厚
み方向における酸化量を変化させることができる元素で
あれば窒素以外の元素をポリシリコン膜６内に注入して
もよい。たとえば、リン，ヒ素，ボロン等の不純物をポ
リシリコン膜６中に厚み方向に濃度分布を持たせて注入
してもよい。この場合には、リン，ボロン，ヒ素等の元
素はポリシリコン膜６の酸化を促進する不純物であるた
め、図３（ｂ）に示される濃度分布を上下逆転させた濃
度分布とすることにより図３（ｂ）の場合と同様の結果
が得られるものと考えられる。また、ドープする不純物
濃度を変化させながらポリシリコン膜６を成膜すること
により、厚み方向に不純物濃度を変化させてもよい。

【００４５】次に、図４を参照して、ポリシリコン膜６
上にシリコン窒化膜１２をたとえば０．２μｍ程度の厚
みに形成し、写真製版とドライエッチングを用いて、こ
のシリコン窒化膜１２，ポリシリコン膜６およびシリコ
ン酸化膜５で構成されるマスク２１を選択的にエッチン
グする。それにより、シリコン基板１の主表面を選択的
に露出させる。なお、この段階において上記のような窒
素元素等の不純物をポリシリコン膜６中に注入してもよ
い。この場合には、表１に示される加速電圧を９０ｋｅ
Ｖ増加させればよい。

【００４６】次に、図５を参照して、上記のようにして
パターニングされたマスク２１（シリコン酸化膜５，ポ
リシリコン膜６およびシリコン窒化膜１２の積層構造）
を用いて、シリコン基板１の主表面をエッチングする。
それにより、トレンチ２が形成される。次に図５に示さ
れる状態で熱酸化処理が施される。たとえば、酸素と水
素の混合雰囲気中で８５０℃〜９５０℃の温度下で熱酸
化処理が行われる。

【００４７】それにより、図６に示されるように、トレ
ンチ２の壁面にシリコン酸化膜３が形成され、同時にト
レンチ２に面する側のポリシリコン膜６の端部にもシリ
コン酸化膜６ａが形成される。このとき、ポリシリコン
膜６には、図３（ｂ）に示されるような濃度分布で窒素
が導入されているので、ポリシリコン膜６の表層部にお
いては相対的に酸化が抑制され、ポリシリコン膜６にお
いてシリコン基板１の主表面側に位置する部分では相対
的に酸化量が多くなる。その結果、ポリシリコン膜６の
表面からシリコン基板１に向かうにつれて徐々に側方
（シリコン基板１の主表面に沿う方向）に広がるテーパ
形状のシリコン酸化膜６ａが形成されることとなる。

【００４８】次に、図７に示されるように、ＣＶＤ法等
を用いて、トレンチ２内に充填されるとともにマスク２
１上に延在するようにシリコン酸化膜等からなる絶縁膜
４を堆積する。なお、絶縁膜４の材質としては、たとえ
ば、シリコン窒化膜，シリコン酸化窒化膜等を挙げるこ
とができる。なお、トレンチ２内には、絶縁膜によって
取囲まれたシリコンや金属等を形成してもよい。

【００４９】次に、図８に示されるように、絶縁膜４
に、その上面から厚みを減じる処理を施す。具体的に
は、エッチバックや化学的機械研磨等を挙げることがで
きる。それにより、マスク２１の表面を露出させる。こ
のとき、絶縁膜４の上面は、シリコン窒化膜１２の上面
の高さ以下の高さを有し、ポリシリコン膜６の上面の高
さ以上の高さを有することが好ましい。図８に示される
場合では、絶縁膜４の上面とポリシリコン膜６の上面と
がほぼ面一とされている。それにより、シリコン酸化膜
６ａの上端がシリコン酸化膜４の上面から上方に突出す
ることを効果的に阻止することが可能となる。このこと
も、ゲート電極８の被覆性の向上に寄与し得る。なお、
ポリシリコン膜６とシリコン窒化膜１２の厚みを適切に
制御することにより、シリコン基板１の主表面からの分
離絶縁膜２０の突出高さを最適化することが可能とな
る。

【００５０】次に、マスク２１（シリコン窒化膜１２，
ポリシリコン膜６およびシリコン酸化膜５）をエッチン
グにより除去する。このとき、シリコン酸化膜６ａはポ
リシリコン膜６のエッチングにより除去されず、絶縁膜
４の側壁と一体化された状態で残余する。シリコン酸化
膜５のエッチングは、フッ酸等を用いたウエットエッチ
ングにより行なう。このとき、シリコン酸化膜５の厚み
を小さくすることにより、シリコン酸化膜６ａを確実に
残余させることが可能となる。また、このシリコン酸化
膜６ａの存在により、絶縁膜４がたとえばシリコン酸化
膜により形成されている場合においても、絶縁膜４とシ
リコン酸化膜３との境界がエッチングされることを効果
的に抑制することが可能となる。それにより、絶縁膜４
とシリコン酸化膜３との境界に凹みが形成されることを
効果的に抑制することが可能となる。このことも、本実
施の形態１における半導体装置のトランジスタ特性を向
上させることに寄与し得る。

【００５１】上記のようにしてマスク２１を除去した
後、シリコン基板１の主表面における活性な素子領域
に、ＭＯＳトランジスタ，ダイオード，バイポーラトラ
ンジスタ，容量，抵抗，配線等の素子を形成する。以上
の工程を経て図１に示される半導体装置が形成されるこ
ととなる。

【００５２】（実施の形態２）次に、図９〜図１４を用
いて、この発明の実施の形態２とその変形例について説
明する。図９は、この発明の実施の形態２における半導
体装置の素子分離領域を示す断面図である。

【００５３】図９を参照して、本実施の形態２では、上
記の実施の形態１における絶縁膜４と同様の材質からな
る絶縁膜４ａの側面上にシリコン窒化膜１４とシリコン
酸化膜１３とが形成されている。シリコン窒化膜１４
は、シリコン酸化膜５上に延在する第２の張出部１４ａ
を有しており、この第２の張出部１４ａ直下に絶縁膜４
ａが充填されることにより形成される第１の張出部４ａ
１を絶縁膜４ａは有する。この第１と第２の張出部４ａ
１，１４ａと、シリコン酸化膜５とにより本実施の形態
２における張出部７が構成される。図９に示されるよう
に、本実施の形態２では、張出部７の上面７ａがシリコ
ン窒化膜により構成されている。

【００５４】上記のように張出部７の上面７ａがシリコ
ン窒化膜により構成されることによって次のような効果
が得られる。分離酸化膜２０を覆うようにたとえばシリ
コン酸化膜からなる層間絶縁膜（図示せず）が形成され
た場合、シリコン基板１の主表面に形成された不純物拡
散領域と層間絶縁膜上に形成される配線層とのコンタク
トをとるために層間絶縁膜にコンタクトホールを形成す
る場合がある。

【００５５】そして、分離絶縁膜２０の近傍において上
記のコンタクトホールを形成する場合には、アライメン
トのずれにより分離絶縁膜２０と重なる位置にコンタク
トホールが形成されてしまう場合がある。この場合、コ
ンタクトホール形成のためのエッチング時に、シリコン
酸化膜とシリコン窒化膜との選択比を確保できるエッチ
ング条件を選択することにより、第２の張出部１４ａ直
下に位置するシリコン酸化膜５，１３あるいは絶縁膜４
ａがエッチングされることを効果的に抑制することが可
能となる。それにより、分離特性が劣化することを効果
的に抑制することが可能となる。

【００５６】以上のことより、上記のシリコン窒化膜１
４は、分離絶縁膜上に形成される層間絶縁膜の材質とは
異なる材質の絶縁膜により構成されればよい。このと
き、層間絶縁膜の材質とのエッチング選択比が確保でき
る材質であることが好ましい。具体的には、シリコン酸
化窒化膜等をシリコン窒化膜１４の代わりに用いること
が可能であると考えられる。

【００５７】次に、図１０〜図１４を用いて、本実施の
形態２における半導体装置の製造方法について説明す
る。図１０〜図１３は、本実施の形態２における半導体
装置の製造工程の特徴的な第１工程〜第４工程を示す断
面図である。

【００５８】図１０を参照して、上記の実施の形態１の
場合と同様の工程を経て図６に示されるシリコン酸化膜
６ａまでを形成する。そして、フッ酸等を用いたエッチ
ングによりシリコン酸化膜６ａとシリコン酸化膜３とを
除去する。それにより、ポリシリコン膜６のトレンチ２
に面する側の端部にリセス部６ｂが形成される。

【００５９】次に、図１１に示されるように、ＣＶＤ法
等を用いて、シリコン酸化膜１３とシリコン窒化膜１４
とを順次堆積する。なお、シリコン酸化膜１３は、熱酸
化により形成されてもよい。

【００６０】次に、図１２に示されるように、上記の実
施の形態１の場合と同様の方法で、絶縁膜４ａを堆積し
た後、その絶縁膜４ａの厚みを減じる処理を施す。それ
により、図１３に示される構造が得られる。その後、上
記の実施の形態１の場合と同様の方法で、マスク２１
（シリコン窒化膜１２，ポリシリコン膜６およびシリコ
ン酸化膜５）をエッチングにより除去する。この場合に
も、上記の実施の形態１の場合と同様に、図９に示され
る張出部７が残余することとなる。それにより、上記の
実施の形態１の場合と同様の効果が得られる。その後、
上記の実施の形態１の場合と同様に、シリコン基板１の
主表面における活性な素子領域にＭＯＳトランジスタ等
の素子を形成する。

【００６１】次に、図１４を用いて、本実施の形態２の
製造方法の変形例について説明する。図１４に示される
ように、シリコン窒化膜１４の形成の後にこのシリコン
窒化膜１４に異方性エッチング処理を施してもよい。こ
の場合にも、上記の実施の形態２の場合と同様に張出部
７を分離絶縁膜２０の側部に形成することが可能とな
る。それにより、上記の実施の形態２の場合と同様の効
果が得られる。

【００６２】（実施の形態３）次に、図１５〜図２２を
用いて、この発明の実施の形態３について説明する。図
１５は、本実施の形態３における半導体装置の素子分離
領域を示す断面図である。

【００６３】図１５を参照して、本実施の形態３におい
ても、上記の実施の形態１および２の場合と同様に、シ
リコン基板１の主表面より上方に位置する分離絶縁膜２
０の側部に張出部７が設けられている。張出部７は、第
１と第２の張出部４ｂ１，４ｂ２と、シリコン窒化膜１
５と、シリコン酸化膜５とで構成される。このような張
出部７を有することにより、上記の実施の形態１および
２と同様の効果が得られる。

【００６４】また、本実施の形態３では、シリコン基板
１の主表面に沿って張出部７内で延在するシリコン窒化
膜１５が形成されている。このようなシリコン窒化膜１
５が張出部７内に形成されることにより、上記の実施の
形態２の場合と同様に、層間絶縁膜を分離絶縁膜２０の
上に形成しこの層間絶縁膜にコンタクトホールを形成す
る場合に、シリコン窒化膜１５下に位置する第２の突出
部４ｂ２やシリコン酸化膜５等がエッチング除去される
ことを効果的に抑制することが可能となる。それによ
り、上記の実施の形態２の場合と同様に、半導体装置の
分離特性をさらに向上させることが可能となる。なお、
絶縁膜４ｂは、上記の実施の形態１における絶縁膜４と
同様の材質により構成されればよい。それ以外の構造に
関しては上記の実施の形態１の場合とほぼ同様である。

【００６５】次に、図１６〜図２２を用いて、本実施の
形態３における半導体装置の製造方法について説明す
る。図１６〜図２２は、本実施の形態３における半導体
装置の製造工程の第１工程〜第７工程を示す断面図であ
る。

【００６６】図１６を参照して、シリコン基板１の主表
面上に、ＣＶＤ法等を用いて、シリコン酸化膜５，ポリ
シリコン膜６ｃ，シリコン窒化膜１５，ポリシリコン膜
６ｄを順次堆積する。次に、上記の実施の形態１の場合
と同様の方法で、ポリシリコン膜６ｃ，６ｄへの窒素元
素のイオン注入を行なう。

【００６７】次に、図１７に示されるように、ポリシリ
コン膜６ｄ上にシリコン窒化膜１２を形成する。このシ
リコン窒化膜１２と、ポリシリコン膜６ｃ，６ｄと、シ
リコン窒化膜１５と、シリコン窒化膜５とで本実施の形
態３におけるマスク２１が構成される。次に、写真製版
と異方性エッチングとを用いて、マスク２１をパターニ
ングする。

【００６８】その後、マスク２１を用いてシリコン基板
１の主表面を選択的にエッチングする。それにより、図
１８に示されるように、トレンチ２が形成される。次
に、上記の実施の形態１の場合と同様の方法でトレンチ
２の壁面とポリシリコン膜６ｃ，６ｄとに熱酸化処理を
施す。それにより、図１９に示されるように、シリコン
酸化膜６ｅ，６ｆとシリコン酸化膜３とが形成される。

【００６９】次に、図２０に示されるように、上記の実
施の形態２と同様の方法でシリコン酸化膜６ｅ，６ｆと
シリコン酸化膜３とをエッチングにより除去する。それ
により、リセス部６ｇ，６ｈがそれぞれ形成される。

【００７０】次に、図２１に示されるように、上記の実
施の形態２の場合と同様の方法で、絶縁膜４，４ａと同
様の材質からなる絶縁膜４ｂを堆積する。そして、実施
の形態１および２の場合と同様に、この絶縁膜４ｂの厚
みを減じる。それにより、図２２に示される構造が得ら
れる。

【００７１】その後、マスク２１（シリコン酸化膜５、
ポリシリコン膜６ｃ，６ｄ、シリコン窒化膜１５，１
２）をエッチングにより除去する。それにより、図１５
に示されるように、張出部７内にシリコン窒化膜１５を
含む分離絶縁膜２０が形成されることとなる。その後
は、上記の実施の形態１の場合と同様の工程を経て図１
５に示される半導体装置が形成されることとなる。

【００７２】（実施の形態４）次に、図２３〜図２６を
用いて、この発明の実施の形態４とその変形例について
説明する。図２３は、この発明の実施の形態４における
半導体装置を示す断面図である。図２３を参照して、本
実施の形態４では、ｐ型のシリコン基板１が用いられ、
このシリコン基板１の主表面にはｎチャネルＭＯＳトラ
ンジスタ（図示せず）が形成される。この場合におい
て、張出部７の直下に、図２３に示されるように、ｐ型
の不純物拡散領域１６を形成する。この不純物拡散領域
１６に含まれるｐ型の不純物濃度は、上記のＭＯＳトラ
ンジスタのチャネル領域に含まれるｐ型の不純物濃度よ
りも高くなるように設定される。このような比較的高濃
度な不純物拡散領域１６がトレンチ２の側壁上端コーナ
部に形成されることにより、寄生ＭＯＳトランジスタの
発生を効果的に抑制することが可能となる。また、不純
物拡散領域１６を有することにより、張出部７の形状が
ばらついた場合においても、効果的に寄生ＭＯＳトラン
ジスタの発生を抑制することが可能となる。

【００７３】なお、ｐチャネルＭＯＳトランジスタがシ
リコン基板１の主表面に形成される場合には、該ｐチャ
ネルＭＯＳトランジスタにおけるチャネル領域と同じ導
電型であるｎ型の不純物拡散領域１６が形成されること
となる。

【００７４】次に、図２４を用いて、本実施の形態４に
おける半導体装置の特徴的な製造方法について説明す
る。前述の実施の形態２の場合と同様の工程を経てリセ
ス部６ｂまでを形成する。その後、ＣＶＤ法等を用い
て、たとえばＢＳＧ（Boro-Silicate Glass ）膜１７を
トレンチ２内に堆積し、これに異方性エッチング処理を
施す。それにより、図２４に示されるように、リセス部
６ｅ内にのみ不純物導入絶縁膜であるＢＳＧ膜１７を残
余させる。そして、このＢＳＧ膜１７に熱処理を施すこ
とにより、ＢＳＧ膜１７からトレンチ２の側壁上端コー
ナ部にｐ型不純物を拡散させ、不純物拡散領域１６を形
成する。なお、上記の熱処理は、後の工程で行なわれる
熱処理と兼用してもよい。

【００７５】以上のようにして不純物拡散領域１６を形
成した後、ＢＳＧ膜１７を除去する。そして、実施の形
態２の場合と同様の工程を経て図２３に示される半導体
装置が形成されることとなる。

【００７６】なお、図２５には、本実施の形態４の第１
の変形例が示されているが、この図２５に示されるよう
に、実施の形態３における半導体装置においても不純物
拡散領域１６を形成してもよい。この場合にも上記の実
施の形態４の場合と同様の効果が得られる。

【００７７】また、図２６には、本実施の形態４の第２
の変形例が示されているが、この図２６に示されるよう
に、トレンチ２の壁面に沿って延在するように不純物拡
散領域１６ａを形成してもよい。この場合にも、上記の
実施の形態４の場合と同様の効果が期待できる。このよ
うな不純物拡散領域１６ａを形成するには、実施の形態
１の場合と同様の工程を経て図６に示される構造までを
形成した後、絶縁膜４に不純物を導入すればよい。そし
て、この絶縁膜４に熱処理を施すことにより、図２６に
示されるような不純物拡散領域１６ａを形成することが
可能となる。それ以降は、実施の形態１の場合と同様の
工程を経て図２６に示される半導体装置が形成されるこ
ととなる。

【００７８】以上のように、本発明の実施の形態につい
て説明を行なったが、上記のポリシリコン膜６の代わり
に非晶質シリコン膜や単結晶シリコン膜等の他のシリコ
ン膜を用いてもよい。また、不純物導入絶縁膜の一例と
して図２４においてＢＳＧ膜１７を挙げたが、不純物が
導入された絶縁膜であればそれ以外の絶縁膜を使用する
ことも可能である。

【００７９】なお、今回開示された実施の形態はすべて
の点で例示であって制限的なものではないと考えられる
べきである。本発明の範囲は特許請求の範囲によって示
され、特許請求の範囲と均等の意味および範囲内でのす
べての変更が含まれることが意図される。

【００８０】

【発明の効果】以上説明したように、この発明に係る半
導体装置では、トレンチの側壁上端コーナ部を覆うよう
に張出部が形成されている。分離絶縁膜がこのような張
出部を有することにより、ＭＯＳトランジスタのゲート
電極が分離絶縁膜上に延在した場合に、従来例よりもゲ
ート電極をトレンチの側壁上端コーナ部から引き離すこ
とが可能となる。それにより、ゲート電極から発せられ
る電界のトレンチ側壁上端コーナ部に対する影響を従来
例よりも緩和でき、トレンチ側壁上端コーナ部における
電界集中の発生を効果的に抑制することが可能となる。
その結果、寄生ＭＯＳトランジスタの発生を効果的に抑
制でき、トランジスタ特性を向上させることが可能とな
る。

【００８１】なお、上記の張出部のアスペクト比が１以
上である場合には、ＭＯＳトランジスタのチャネル領域
上への張出部の突出量を抑制でき、図２（ｃ）に示され
るように、ＭＯＳトランジスタの電流駆動能力を許容値
以上のものとすることが可能となる。

【００８２】また、張出部の上面が分離絶縁膜の上端か
ら半導体基板の主表面に向かって延びる傾斜面により構
成された場合には、分離絶縁膜上を延在するゲート電極
の被覆性を向上させることが可能となる。

【００８３】また、分離絶縁膜上に層間絶縁膜が形成さ
れ、張出部が層間絶縁膜と異なる材質により構成される
絶縁膜を含む場合には、層間絶縁膜にコンタクトホール
を形成する際に次のような効果が得られる。層間絶縁膜
にコンタクトホールを形成する際にはアライメントずれ
によりコンタクトホールが張出部と重なる位置に形成さ
れる場合も考えられるが、この場合に、コンタクトホー
ルの形成のためのエッチング条件を適切に選択すること
により張出部のエッチング量を抑制することが可能とな
る。それにより、分離絶縁膜に上記のエッチングにより
凹み等が形成されることを効果的に抑制でき、分離特性
の劣化を抑制することが可能となる。

【００８４】また、張出部の上面が上記の絶縁膜によっ
て構成される場合には、分離絶縁膜に凹みが形成される
ことをより効果的に抑制でき、分離特性の劣化を抑制す
ることが可能となる。

【００８５】また、上記の絶縁膜が張出部内で半導体基
板の主表面に沿って延在する場合にも、絶縁膜の下に位
置する張出部を少なくとも保護できるので、分離特性の
劣化を効果的に抑制することが可能となる。

【００８６】また、トレンチの側壁上端コーナ部に第２
導電型の不純物拡散領域が形成された場合には、この不
純物拡散領域に含まれる第２導電型の不純物濃度がＭＯ
Ｓトランジスタの第２導電型のチャネル領域の不純物濃
度よりも高くなるように設定されているため、トレンチ
の側壁上端コーナ部における寄生ＭＯＳトランジスタの
発生を効果的に抑制することが可能となる。それによ
り、トランジスタ特性を向上させることが可能となる。

【００８７】また、不純物拡散領域がトレンチの壁面に
沿って延在する場合には、トレンチの側壁上端コーナ部
以外でのリーク電流の発生を抑制することが可能とな
る。それにより、さらに分離特性を向上させることが可
能となる。

【００８８】この発明に係る半導体装置の製造方法で
は、厚み方向における酸化量を制御する酸化量制御処理
が施されたシリコン膜を含むマスクを形成し、このマス
ク中のシリコン膜を選択的に酸化した後に絶縁膜を形成
し、その後シリコン酸化膜に変換された部分以外のマス
クを除去している。このように、マスク中にシリコン膜
を形成し、このシリコン膜を選択的に酸化することによ
り、マスクを除去する際にこのようにシリコン酸化膜に
変換された部分を残余させることが可能となる。また、
シリコン酸化膜に変換された部分を他の絶縁膜に置換す
ることも可能となる。このように他の絶縁膜に置換され
た部分も、マスクを除去する際に残余させることが可能
となる。それにより、マスク除去した後に、シリコン基
板の主表面上に沿って張出す張出部を有する分離絶縁膜
を形成することが可能となる。その結果、上述の半導体
装置の場合と同様の原理で、トランジスタ特性の優れた
半導体装置が得られる。

【００８９】上記の酸化量制御処理は、シリコン膜中に
該シリコン膜の酸化速度を変化させる元素を導入するこ
とにより行なえ、この場合には、シリコン膜の厚み方向
におけるその元素の濃度分布を適切に制御することによ
り、上記のシリコン酸化膜の形状を所望のものとするこ
とが可能となる。このような手法を用いることにより、
さらにトランジスタ特性の向上された半導体装置を得る
ことができる。

【００９０】また、シリコン膜において、相対的に半導
体基板の主表面に近い側に位置する部分の酸化速度が、
相対的に主表面から離れた側に位置する部分の酸化速度
よりも大きくなるように上記の元素の導入量を制御した
場合には、半導体基板に近い側に位置するシリコン酸化
膜の主表面に沿う方向における幅が、半導体基板から離
れた側に位置するシリコン酸化膜のそれよりも大きくな
る。それにより、上記のシリコン酸化膜の形状を、半導
体基板に近づくにつれて半導体基板の主表面に沿う方向
の幅が増大された形状とすることが可能となる。それに
より、分離絶縁膜上にゲート電極が延在する場合に、ゲ
ート電極の被覆性を向上させることが可能となる。

【００９１】また、シリコン膜が第１と第２のシリコン
膜を含み、この第１と第２のシリコン膜に導入される元
素の量を異ならせた場合にも、シリコン膜の厚み方向に
おける酸化速度を制御することが可能となる。したがっ
て、第１と第２のシリコン膜に導入される元素の量を適
切に調整することにより、所望形状のシリコン酸化膜を
形成することが可能となり、分離特性を向上させること
が可能となるばかりでなく、上記の場合と同様に、ゲー
ト電極を形成した場合の被覆性を向上させることも可能
になる。

【００９２】上記のシリコン酸化膜を残した状態で上記
の絶縁膜を形成した場合には、この絶縁膜とシリコン酸
化膜とを一体化することが可能となる。それにより、半
導体基板の主表面に沿う方向に張出す張出部を有する分
離絶縁膜を形成することが可能となる。その結果、トラ
ンジスタ特性の優れた半導体装置が得られる。

【００９３】また、上記のシリコン酸化膜を除去し、こ
のシリコン酸化膜が除去された部分に層間絶縁膜と異な
る材質からなる第２の絶縁膜を形成した場合には、この
第２の絶縁膜によって分離絶縁膜の張出部の上面を構成
することが可能となる。それにより、層間絶縁膜にコン
タクトホールを形成する際に、アライメントのずれによ
りコンタクトホールが張出部と重なる位置に形成された
場合においても、張出部のエッチング量を小さく抑える
ことが可能となる。それにより、コンタクトホールの形
成のためのエッチングによって分離絶縁膜に分離特性を
劣化させる程度の凹みが形成されることを効果的に回避
することが可能となる。

【００９４】また、上記のマスクの形成工程が、第１の
シリコン膜を形成する工程と、この第１のシリコン膜上
に第２の絶縁膜を形成する工程と、第２の絶縁膜上に第
２のシリコン膜を形成する工程とを含む場合には、第１
と第２のシリコン膜の間に第２の絶縁膜を形成すること
が可能となる。そして、第１と第２のシリコン膜を酸化
することにより、第２の絶縁膜の上下に第１と第２のシ
リコン酸化膜を形成することが可能となる。そして、第
１と第２のシリコン酸化膜を除去することにより、この
第１と第２のシリコン酸化膜が除去された部分に絶縁膜
を充填することが可能となる。それにより、張出部内
に、半導体基板の主表面に沿って延在するように第２の
絶縁膜を形成することが可能となる。

【００９５】また、上記の絶縁膜の形成工程が、この絶
縁膜に第２導電型の不純物を導入する工程を含む場合に
は、この絶縁膜に熱処理を施すことにより、第２導電型
の不純物を、トレンチの側壁上端コーナ部を含むトレン
チの壁面近傍に位置する半導体基板内に拡散させること
が可能となる。それにより、トレンチの壁面に沿って第
２導電型の不純物拡散領域を形成することが可能とな
る。

【００９６】また、上記の絶縁膜の形成工程が、上記の
シリコン酸化膜を除去する工程と、シリコン酸化膜が除
去された部分に第２導電型の不純物が導入された不純物
導入絶縁膜を形成する工程とを含む場合には、この不純
物導入絶縁膜に熱処理等を施すことにより、この不純物
導入絶縁膜に導入された不純物を、不純物導入絶縁膜の
直下に位置するトレンチの側壁上端コーナ部に拡散させ
ることが可能となる。それにより、トレンチの側壁上端
コーナ部に第２導電型の不純物拡散領域を形成すること
が可能となる。

【図面の簡単な説明】

【図１】この発明の実施の形態１における半導体装置
の素子分離領域を示す断面図である。

【図２】（ａ）は、この発明の実施の形態１における
半導体装置の部分平面図である。（ｂ）は、分離絶縁膜
における張出部の構造を示す拡大図である。（ｃ）は、
張出部のアスペクト比とＭＯＳトランジスタの電流駆動
能力との関係を示す図である。

【図３】（ａ）は図１に示される半導体装置の製造工
程の第１工程を示す断面図である。（ｂ）はポリシリコ
ン膜の厚み方向における窒素元素濃度分布を示す図であ
る。

【図４】図１に示される半導体装置の製造工程の第２
工程を示す断面図である。

【図５】図１に示される半導体装置の製造工程の第３
工程を示す断面図である。

【図６】図１に示される半導体装置の製造工程の第４
工程を示す断面図である。

【図７】図１に示される半導体装置の製造工程の第５
工程を示す断面図である。

【図８】図１に示される半導体装置の製造工程の第６
工程を示す断面図である。

【図９】この発明の実施の形態２における半導体装置
の素子分離領域を示す断面図である。

【図１０】図９に示される半導体装置の製造工程にお
ける特徴的な第１工程を示す断面図である。

【図１１】図９に示される半導体装置の製造工程にお
ける特徴的な第２工程を示す断面図である。

【図１２】図９に示される半導体装置の製造工程にお
ける特徴的な第３工程を示す断面図である。

【図１３】図９に示される半導体装置の製造工程にお
ける特徴的な第４工程を示す断面図である。

【図１４】この発明の実施の形態２における半導体装
置の製造方法の変形例を示す断面図である。

【図１５】この発明の実施の形態３における半導体装
置の素子分離領域を示す断面図である。

【図１６】図１５に示される半導体装置の製造工程の
第１工程を示す断面図である。

【図１７】図１５に示される半導体装置の製造工程の
第２工程を示す断面図である。

【図１８】図１５に示される半導体装置の製造工程の
第３工程を示す断面図である。

【図１９】図１５に示される半導体装置の製造工程の
第４工程を示す断面図である。

【図２０】図１５に示される半導体装置の製造工程の
第５工程を示す断面図である。

【図２１】図１５に示される半導体装置の製造工程の
第６工程を示す断面図である。

【図２２】図１５に示される半導体装置の製造工程の
第７工程を示す断面図である。

【図２３】この発明の実施の形態４における半導体装
置の素子分離領域を示す断面図である。

【図２４】図２３に示される半導体装置の製造工程の
特徴的な工程を示す断面図である。

【図２５】図２３に示される半導体装置の第１の変形
例を示す断面図である。

【図２６】図２３に示される半導体装置の第２の変形
例を示す断面図である。

【図２７】従来の半導体装置の素子分離領域を示す断
面図である。

【図２８】図２７に示される半導体装置の製造工程の
第１工程を示す断面図である。

【図２９】図２７に示される半導体装置の製造工程の
第２工程を示す断面図である。

【図３０】図２７に示される半導体装置の製造工程の
第３工程を示す断面図である。

【図３１】図２７に示される半導体装置の製造工程の
第４工程を示す断面図である。

【図３２】図２７に示される半導体装置の製造工程の
第５工程を示す断面図である。

【図３３】図２７に示される領域１８を拡大した断面
図である。

【符号の説明】

１シリコン基板、２トレンチ、２ａ側壁上端コー
ナ部、３，５，１３，６ａ，６ｅ，６ｆシリコン酸化
膜、４，４ａ，４ｂ絶縁膜、４ａ１，４ｂ１第１の張
出部、１４ａ，４ｂ２第２の張出部、６，６ｃ，６ｄ
ポリシリコン膜、７張出部、８ゲート電極、９
ａ，９ｂＭＯＳトランジスタ、１２，１４，１５シ
リコン窒化膜、１６，１６ａ不純物拡散領域、１７
ＢＳＧ膜、２０分離絶縁膜、２１マスク。

Claims

【特許請求の範囲】

【請求項１】素子間を分離するためのトレンチが主表
面に形成された半導体基板と、前記トレンチ内に充填され、かつ前記主表面よりも上方
に突出するように形成された分離絶縁膜とを備え、前記分離絶縁膜において前記主表面よりも上方に位置す
る部分は、前記トレンチの側壁上端コーナ部を覆うよう
に前記主表面に沿って張出す張出部を含む、半導体装
置。
【請求項２】前記張出部のアスペクト比が１以上であ
る、請求項１に記載の半導体装置。
【請求項３】前記張出部は、前記分離絶縁膜の上端か
ら前記主表面上に延在し、前記張出部の上面は、前記分離絶縁膜の上端から前記主
表面に向かって延びる傾斜面によって構成される、請求
項１または２に記載の半導体装置。
【請求項４】前記分離絶縁膜上には層間絶縁膜が形成
され、前記張出部は、前記層間絶縁膜とは異なる材質により構
成される絶縁膜を含む、請求項１から３のいずれかに記
載の半導体装置。
【請求項５】前記張出部の上面は、前記絶縁膜により
構成される、請求項４に記載の半導体装置。
【請求項６】前記絶縁膜は、前記主表面に沿って前記
張出部内で延在する、請求項４に記載の半導体装置。
【請求項７】前記半導体基板の主表面上にはＭＯＳ
（Metal Oxide Semiconductor ）トランジスタが形成さ
れ、前記ＭＯＳトランジスタは、第１導電型のソース／ドレ
イン領域と第２導電型のチャネル領域とを有し、前記張出部直下における前記トレンチの側壁上端コーナ
部には、前記チャネル領域に含まれる第２導電型の不純
物濃度よりも高い濃度の第２導電型の不純物を含む不純
物拡散領域が形成される、請求項１から６のいずれかに
記載の半導体装置。
【請求項８】前記不純物拡散領域は、前記トレンチの
壁面に沿って延在する、請求項７に記載の半導体装置。
【請求項９】半導体基板の主表面上に、厚み方向にお
ける酸化量を制御する酸化量制御処理が施されたシリコ
ン膜を含むマスクを形成する工程と、前記マスクをパターニングした後、該パターニング後の
前記マスクを用いて前記半導体基板の主表面を選択的に
エッチングすることによりトレンチを形成する工程と、前記トレンチに面する側の前記シリコン膜の端部を酸化
することによりシリコン酸化膜を形成する工程と、前記トレンチ内に充填され、かつ前記主表面から突出す
るように絶縁膜を形成する工程と、前記シリコン酸化膜に変換された部分以外の前記マスク
を除去することにより、前記主表面に沿って張出す張出
部を有する分離絶縁膜を形成する工程と、を備えた、半
導体装置の製造方法。
【請求項１０】前記酸化量制御処理は、前記シリコン
膜中に、該シリコン膜の酸化速度を変化させる元素を導
入することにより行われる、請求項９に記載の半導体装
置の製造方法。
【請求項１１】前記シリコン膜において、相対的に前
記主表面に近い側に位置する部分の酸化速度が、相対的
に前記主表面から離れた側に位置する部分の酸化速度よ
りも大きくなるように前記元素の導入量を制御する、請
求項１０に記載の半導体装置の製造方法。
【請求項１２】前記シリコン膜は、第１と第２のシリ
コン膜を含み、前記第１と第２のシリコン膜に導入される前記元素の量
を異ならせることにより前記シリコン膜の厚み方向にお
ける酸化速度を制御する、請求項１０に記載の半導体装
置の製造方法。
【請求項１３】前記絶縁膜を形成する工程は、前記マスクと前記トレンチとを覆うように前記絶縁膜を
形成する工程と、前記絶縁膜の上面から該絶縁膜の厚みを減じることによ
り前記マスクを露出させるとともに前記絶縁膜と前記シ
リコン酸化膜とを一体化する工程とを含む、請求項９か
ら１２のいずれかに記載の半導体装置の製造方法。
【請求項１４】前記絶縁膜は第１の絶縁膜により構成
され、前記分離絶縁膜上には層間絶縁膜が形成され、前記絶縁膜を形成する工程は、前記シリコン酸化膜を除去する工程と、前記シリコン酸化膜が除去された部分に、前記層間絶縁
膜と異なる材質からなる第２の絶縁膜を形成する工程
と、前記第２の絶縁膜と接するように前記絶縁膜を形成する
工程とを含む、請求項９から１２のいずれかに記載の半
導体装置の製造方法。
【請求項１５】前記絶縁膜は第１の絶縁膜により構成
され、前記分離絶縁膜上には層間絶縁膜が形成され、前記シリコン膜は第１と第２のシリコン膜を含み、前記
マスクは前記層間絶縁膜と異なる材質からなる第２の絶
縁膜を含み、前記マスクの形成工程は、前記第１のシリコン膜を形成する工程と、前記第１のシリコン膜上に前記第２の絶縁膜を形成する
工程と、前記第２の絶縁膜上に前記第２のシリコン膜を形成する
工程とを含み、前記シリコン酸化膜を形成する工程は、前記トレンチに面する側の前記第１と第２のシリコン膜
の端部を酸化することにより第１と第２のシリコン酸化
膜を形成する工程を含み、前記絶縁膜を形成する工程は、前記第２の絶縁膜を残して前記第１と第２のシリコン酸
化膜を除去する工程と、前記第１と第２のシリコン酸化膜が除去された部分に充
填されるように前記絶縁膜を形成する工程とを含む、請
求項９から１２のいずれかに記載の半導体装置の製造方
法。
【請求項１６】前記半導体基板の主表面上にはＭＯＳ
（Metal Oxide Semiconductor ）トランジスタが形成さ
れ、前記ＭＯＳトランジスタは、第１導電型のソース／ドレ
イン領域と第２導電型のチャネル領域とを有し、前記絶縁膜の形成工程は、前記絶縁膜に第２導電型の不
純物を導入する工程を含み、前記半導体装置の製造方法は、さらに、前記不純物を前
記トレンチの側壁上端コーナ部に拡散させることにより
第２導電型の不純物拡散領域を形成する工程を備える、
請求項９から１２のいずれかに記載の半導体装置の製造
方法。
【請求項１７】前記半導体基板の主表面上にはＭＯＳ
（Metal Oxide Semiconductor ）トランジスタが形成さ
れ、前記ＭＯＳトランジスタは、第１導電型のソース／ドレ
イン領域と第２導電型のチャネル領域とを有し、前記絶縁膜の形成工程は、前記シリコン酸化膜を除去する工程と、前記シリコン酸化膜が除去された部分に、第２導電型の
不純物が導入された不純物導入絶縁膜を形成する工程と
を含み、前記半導体装置の製造方法は、さらに、前記不純物を前
記トレンチの側壁上端コーナ部に拡散させることにより
第２導電型の不純物拡散領域を形成する工程を備える、
請求項９から１２のいずれかに記載の半導体装置の製造
方法。