200405508 玖、發明說明： 【發明所屬之技術領域】 本發明係關於半導體裝置，尤其是關於同時解消屬於元 件隔離相關問題的空隙產生、對於被摻雜的絕緣體中的雜 質的半導體基板等的擴散，及氮化矽膜所造成的閘極絕緣 膜的薄膜化用的技術。 【先前技術】 於半導體積體電路中，為了消除元件間的電性干涉而使 各個元件完全獨立地動作，有必要形成具有元件隔離區域 的元件隔離構造。 作為形成元件隔離區域的方法之一，熟知具有溝型隔離 法（溝渠隔離法），還提出了各式各樣的改良方案。溝渠隔 離法中，於基板形成溝（溝渠），並於該溝渠内填設絕緣物。 因為根據溝渠隔離法幾乎不會產生鳥嘴，因此，可以說是 在將半導體積體電路微細化上必不可少的元件隔離方法的 一種。 參照圖6 3的剖面圖來說明習知的半導體裝置5 0 0。半導 體裝置5 0 0包括：矽基板5 01、溝渠型的元件隔離5 3 1以 及 Μ 0 S F E T ( M e t a 1 0 X i d e S e m i c ο n d u c t 〇 r F i e 1 d E f f e c t Transistor)590 o 於基板501上，從基板主面501S向著内部形成溝渠 5 0 2，於該溝渠5 0 2内配置著元件隔離5 3 1。習知元件隔離 5 3 1係由氧化矽膜或内壁氧化膜5 3 1 a及氧化矽膜或埋入氧 化膜5 3 1 b所構成。内壁氧化膜5 3 1 a係接合於溝渠5 0 2的 6 312/發明說明書(補件)/92-07/92112027 200405508 内表面全體且沿著該内表面所形成。埋入氧化膜5 3 1 b係接 合於内壁氧化膜531a而配置，並埋設著溝渠502。 在由元件隔離5 3 1所區隔的活性區域或元件形成區域形 成MOSFET590。詳細而言，於活性區域的基板主面501S内 介由通道區域形成1對的源極/汲極區域5 9 3，於基板主面 5 0 1 S上以與上述通道區域相對的方式按順序形成氧化矽 膜組成的閘極絕緣膜5 9 2及閘極5 9 1。 其次，參照圖6 4〜圖6 7的剖面圖來說明習知半導體裝 置500的製造方法。首先，於基板主面501S上順序形成墊 層氧化矽膜5 0 5及氮化矽膜5 0 6 (參照圖6 4 )。於是，藉由 光微影技術圖案蝕刻上述膜5 0 5、5 0 6及基板5 0 1，於基板 5 0 1内形成溝渠5 0 2 (參照圖6 4 )。 接著，將露出於溝渠502内的基板501的内表面熱氧化 而形成内壁氧化膜5 3 1 a (參照圖6 5 )。接著，藉由 CVD(Chemical Vapor Deposition)法全面沉積埋入氧化膜 5 3 1 b，藉此，由埋入氧化膜5 3 1 b填設溝渠5 0 2 (參照圖6 5 )。 於是，藉由將氮化石夕膜506作為阻止膜的CMP(Chemical Mechanical Polishing)法，除去該氮化石夕膜506上的埋入 氧化膜5 3 1 b，將埋入氧化膜5 3 1 b平坦化（參照圖6 6 )。此 後，為了調整元件隔離5 3 1的高度，藉由氟酸局部除去埋 入氧化膜531b。於是，藉由熱磷酸除去氮化矽膜506，藉 由氟酸除去墊層氧化矽膜5 0 5，藉此完成元件隔離5 3 1 (參 照圖67)。 此後，形成Μ 0 S F E T 5 9 0。具體而言，以離子注入法形成 7 312/發明說明書(補件)/92-07/92112027 200405508 井、通道切斷區域及控制臨限值用的通道雜質層。然後， 形成閘極絕緣膜5 9 2、閘極5 9 1及源極/汲極區域5 9 3。藉 此，完成圖63的半導體裝置500。 又，有關溝渠型元件隔離的技術在如專利文獻1中有介 紹。 (專利文獻1 ) 日本特開2 0 0 0 - 3 3 2 0 9 9號公報 【發明内容】 (發明所欲解決之問題） 在半導體裝置500之製造方法中，藉由如上述的CVD法 於溝渠5 0 2内填設埋入氧化膜5 3 1 b，因此，伴隨著半導體 裝置5 0 0的微細化，當溝渠5 0 2的開口比增大時容易於埋 入氧化膜5 3 1 b内產生空隙。該空隙係於C Μ P後或是埋入氧 化膜5 3 1 b及/或5 0 5的氟酸處理後，作為微細的溝渠出現 於元件隔離5 3 1的表面。當於該微細的溝渠内埋入配線層 用的配線材料，且在該配線材料的圖案處理後仍舊殘留 時，配線層將會發生短路。如此，空隙的產生將招致良率 的下降。 為了抑制空隙的產生，作為埋入氧化膜5 3 1 b，使用摻入 雜質來提升埋入特性的氧化矽膜相當有效。但是，摻入埋 入氧化膜531b的雜質，藉由該531b的形成後的熱處理步 驟，擴散於基板501内及元件隔離531上的配線層，而有 使MOSFET 5 9 0的特性產生誤差等的問題。具體而言，擴散 入元件隔離531及基板501的界面及基板501内的雜質， 8 312/發明說明書(補件)/92-07/92112027 200405508 使Μ 0 S F Ε Τ 5 9 0的臨限電壓變化，或是於閘極絕緣膜5 9 2形 成時使氧化速度變化。又，當擴散入基板5 0 1内的雜質於 基板5 0 1及閘極絕緣膜5 9 2的界面形成界面位準時，會使 Μ 0 S F Ε Τ 5 9 0的特性變動、或增大漏電流。另外，當雜質擴 散入延伸於元件隔離5 3 1上的閘極5 9 1中時，閘極5 9 1的 工作函數變化，使得Μ 0 S F Ε Τ 5 9 0的特性變動。 為了抑制如此的雜質的擴散，上述專利文獻1 (日本特開 2000-332099號公報）提案有藉由於内壁氧化膜531a及埋 入氧化膜5 3 1 b之間沉積氮化矽膜而將内壁構造製成為2 層的情況。但是，因為當沉積上述氮化矽膜時，其溝渠5 0 2 的開口比增大，因此，於埋入氧化膜5 3 1 b的形成時容易產 生空隙。更且，因為上述氮化矽膜於閘極絕緣膜5 9 2的形 成時獲得氧化抑制作用，因此，於元件隔離5 3 1的附近， 閘極絕緣膜5 9 2變薄，使得閘極絕緣膜5 9 2的可靠度下降。 本發明係鑒於上述問題點而提出的發明，其目的在於提 供同時解消空隙的產生、被摻雜的絕緣體中的雜質的對於 半導體基板等的擴散，及根據氮化矽膜的閘極絕緣膜的薄 膜化的所謂元件隔離相關的此等問題的半導體裝置。 (解決問題的手段） 本發明之半導體裝置，包括半導體基板、被摻入雜質的 絕緣體、未被摻入雜質的絕緣體、第1氧氮化合物膜及Μ I S 型電晶體。上述半導體基板具有主面之同時還具有設置開 口入口於上述主面所形成的溝渠。摻入上述雜質的絕緣體 係配置於上述溝渠内。未摻入上述雜質的絕緣體係於上述 9 312/發明說明書(補件)/92-07/92112027 200405508 溝渠内介由上述被摻雜的絕 對的方式所配置。上述第1 配置於上述被摻雜的絕緣體 未被摻雜的絕緣體與上述半 晶體係在上述半導體基板的 述溝渠的區域。於是，上述 被摻雜的絕緣體與上述第1 基板隔離。 或是，本發明之半導體裝 質的絕緣體、未被摻入雜質 合物膜及Μ I S型電晶體。上 還具有設置開口入口於上述 雜質的絕緣體係配置於上述 緣體係於上述溝渠内介由上 上述溝渠的底面相對的狀態 内配置於上述被摻雜的絕緣 述氧氮化合物膜係於上述溝 緣體與上述半導體基板之間 述被摻雜的絕緣體之間。上 體基板的上述主面中被配置 是，上述被摻雜的絕緣體係 的絕緣體及上述氧氮化合物 【實施方式】 (實施形態1 ) 緣體而以與上述溝渠的底面相 氧氮化合物膜係於上述溝渠内 與上述半導體基板之間及上述 導體基板之間。上述MIS型電 上述主面中被配置於未形成上 被摻雜的絕緣體係藉由上述未 氧氮化合物膜而與上述半導體 置包括半導體基板、被摻入雜 的絕緣體、氧化矽膜、氧氮化 述半導體基板具有主面之同時 主面所形成的溝渠。摻入上述 溝渠内。未摻入上述雜質的絕 述被摻雜的絕緣體而配置為與 。上述氧化矽膜係於上述溝渠 體與上述半導體基板之間。上 渠内配置於上述未被摻雜的絕 及上述未被摻雜的絕緣體與上 述Μ I S型電晶體係在上述半導 於未形成上述溝渠的區域。於 藉由上述氧化矽膜、未被摻雜 膜而與上述半導體基板隔離。 312/發明說明書(補件)/92-07/92112027 10 200405508 圖1為顯示實施形態1之半導體裝置1 0 1的模式剖面 圖，圖2為顯示說明該半導體裝置101之溝渠型的元件隔 離31用的剖面圖。半導體裝置101包括如由矽組成的半導 體基板（以下、簡稱為「基板」）1、元件隔離3 1及半導體 元件（在此作為一例列舉有MOSFET(或是MISFET(Metal Insulator Semiconductor Field Effect Transistor))90) o 具體而言，於基板1形成從基板主面IS向著内部深度為 150nm〜500nm的溝渠2(此時，溝渠2的開口入口係設於基 板主面1 S )，於該溝渠2内配置著元件隔離3 1。 如圖2所示，元件隔離3 1係區分為被摻入雜質的絕緣體 (在此如列舉出被摻雜氟的氧化矽膜）3 1 D，及未被摻入雜質 的周邊絕緣體3 1 N D的兩大部分，周邊絕緣體3 1 N D係接合 於被摻雜的絕緣體3 1 D且包圍該絕緣體3 1 D全體。更且， 周邊絕緣體3 1 N D係區分為由氧化矽組成的氧化物部分 3 1 0，及氧氮矽化物組成的氧氮化合物部分3 1 0 N的兩大部 分，並不含有氮化矽膜。在元件隔離31中，氧化物部分 3 1 0係由2個氧化矽膜3 1 0 1、3 1 0 2所構成，氧氮化合物部 分310N係由氧氮化合物膜310N1所構成。 詳細而言，氧化矽膜3 1 0 1係接合於溝渠2的内表面 2 S (由側面2 W及底面2 B所構成）全體且沿著該内表面2 S 而形成，剖面視之為呈U字型。氧化矽膜3101的厚度（垂 直於内表面2S的方向的尺寸）為5nm〜30nm程度。 更且，氧氮化合物膜3 1 0 N 1係於溝渠2内介由氧化矽膜 11 312/發明說明書(補件)/92-07/92112027 200405508 3 1 0 1而形成為與基板1相對的狀態。氧氮化合物膜 係接合於氧化矽膜3 1 0 1且沿著該氧化矽膜3 1 0 1而 剖面視之為呈U字型。此時，氧氮化合物膜3 1 0 Ν 1 氧化矽膜3 1 0 1而具有與溝渠2的側面2 W相對的部 後述之，氧氮化合物膜3 1 0 Ν 1係藉由利用氧化物部 中的氧化矽膜3 1 0 1的氮化處理所形成，該膜3 1 0 Ν 1 (垂直於溝渠2的内表面2S的方向的尺寸）為0·5ηη 程度。 於是，被摻雜的氧化矽膜3 1 D及氧化物部分3 1 0 矽膜（或是，未被摻雜的絕緣體）3 1 0 2，係以介由氧 物膜3 1 0 Ν 1及氧化矽膜3 1 0 1而與基板1相對的方3 於溝渠2内。換言之，此時氧氮化合物膜3 1 0 Ν 1及 膜3 1 0 1係於溝渠2内配置於被摻雜的氧化矽膜3 1 D 1之間及氧化矽膜3 1 0 2與基板1之間。另外，氧化矽 係於溝渠2内配置於氧氮化合物膜3 1 0 Ν1與基板1 又，在此，上述兩膜31D、3102的厚度（垂直於溝渠 面2Β或基板主面1S的方向的尺寸）大致相等。 更為具體而言，上述兩膜31D、3102係於溝渠2 2層構造。詳細而言，被摻雜的氧化矽膜3 1 D係配： 渠2的底面2 Β側，底面及側面（與溝渠2的底面2 Β 2W相對的表面）接合於氧氮化合物膜310Ν1。另一方 化矽膜3 1 0 2配置於較被摻雜的氧化矽膜3 1 D靠近讀 的開口入口側（據此，氧化矽膜3 1 0 2係介由被摻雜 矽膜3 1 D而配置為與溝渠2的底面2 Β相對的狀態） 312/發明說明書(補件)/92-07/92112027 310Ν1 形成， 係介由 分。如 分3 10 的厚度 1 〜2nm 的氧化 氮4匕合 〈，配置 氧化矽 與基板 膜 3101 之間。 2的底 内形成 t於溝 及側面 •面，氧 I渠2 的氧化 ，底面 12 200405508 (與溝渠2的底面2 B相對的表面）接合於被摻雜的氧化矽膜 3 1 D，另一方面，側面（與溝渠2的側面2 W相對的表面）接 合於氧氮化合物膜3 1 0 N 1。也就是說，被摻雜的氧化矽膜 3 1 D的全表面，係接合於氧化矽膜3 1 0 2及氧氮化合物膜 3 1 0 N 1。然後，被摻雜的氧化矽膜3 1 D係藉由氧化矽膜 3101、3102及氧氮化合物膜310N1而與基板1隔離。 此時，在溝渠2的開口入口附近從溝渠2的側面2 W或開 口入口邊緣側順序排列著氧化矽膜3 1 0 1、氧氮化合物膜 310N1及氧化矽膜3102，以此等膜3101、310N1及3102, 亦即氧化物部分3 1 0及氧氮化合物膜3 1 ON 1，佔據溝渠2 的開口入口 。總之，於該開口入口附近未配置氮化矽膜。 更且，於溝渠2的開口入口附近，氧化矽膜3 1 01的端部 具有與基板主面1S大致相同的高度，氧氮化合物膜310N1 的端部係較基板主面1 S更突出於溝渠2的外側（上方），氧 化矽膜3102的上面（與接合於被摻雜的氧化矽膜31D的表 面對向的表面），具有與氧氮化合物膜310N1的上述端部大 致相同程度的高度水準。也就是說，元件隔離3 1不具有較 基板主面1 S陷入的（凹陷）部分。另外，於基板1，溝渠2 的開口入口邊緣呈圓角，對應於上述形狀，在開口入口附 近，氧化矽膜3 1 0 1的厚度隨接近端部（前端）而平順地增 大。 返回圖1，在由元件隔離3 1所區劃的活性區域或是元件 形成區域（亦即，在主面1S中形成溝渠2)形成MOSFET90。 詳細而言，於活性區域之基板主面1 S内介由通道區域形成 13 312/發明說明書(補件)/92-07/92112027 200405508 1對源極/汲極區域9 3。又，源極/汲極區域9 3係接合於元 件隔離3 1，又，較元件隔離3 1 (在此，也較氧化矽膜3 1 0 2 ) 淺。於是，於基板主面1S上以與上述通道區域相對的方式 按順序形成如氧化矽膜組成的閘極絕緣膜9 2及閘極9 1。 其次，包括圖1及圖2，再參照圖3〜圖8的剖面圖，說 明半導體裝置101的製造方法。首先，於基板主面1S上按 順序形成膜厚5nm〜30nm程度的墊層氧化矽膜5及膜厚 5 0 n m〜2 0 0 n m程度的氮化矽膜6 (參照圖3 )。然後，藉由光 微影技術圖案蝕刻上述膜5、6及基板1，形成到達基板1 内的溝渠2 (參照圖3 )。又，溝渠2係於基板1内形成深度 150nm 〜500nm 程度。 接著，將露出於溝渠2内的基板1的内表面2S熱氧化， 形成膜厚5 n m〜3 0 n m程度的氧化矽膜3 1 0 1 (參照圖4 )。此 時，氧化矽膜3 1 0 1的端部與墊層氧化矽膜5耦合（接合）。 又，兩膜3 1 01、5相互共有端部的同時可捉住。另外，於 該熱氧化時，因為於基板1，兩氧化矽膜3101、5的耦合 部分附近、亦即開口入口邊緣也被氧化，因此，該邊緣部 分呈圓角（參照圖2 )。 再者，藉由實施氮化處理，具體而言，藉由在含有氮的 環境（氣體）中實施電漿處理，利用氧化矽膜3 1 0 1而於該膜 3 1 0 1的表面形成氧氮化合物膜3 1 0 N 1 (參照圖4 )。藉由上 述氮化處理，氧氮化合物膜3 1 0 N 1係接合於氧化矽膜3 1 0 1 而形成，又，形成具有與溝渠2的側面2W相對的部分。又， 此時於墊層氧化矽膜5的側面（在溝渠2内露出）也形成氧 14 312/發明說明書(補件)/92-07/92112027 200405508 氮化合物膜3 1 0 N 1的局部。 此後，藉由 HDP-CVD(High Density Plasma-Chemical Vapor Deposition)法於溝渠内沉積被掺雜氟的氧化石夕膜 3 1 D (參照圖5 )。此時，如圖5所示，在溝渠2的開口入口 附近以未沉積被摻雜的氧化矽膜3 1 D於氧氮化合物膜 3 1 0 N 1上的方式，換言之，在開口入口附近以氧氮化合物 膜310N1露出的方式，進一步換言之，以溝渠2内的該膜 3 1 D剖面視之不呈U字形的方式，選定成膜條件。又，被 摻雜的氧化矽膜3 1 D也被沉積於氮化矽膜6的上面（與接合 塾層氧化石夕膜5的表面對向的表面），圖5顯示進一步沉積 於該膜6的側面上的情況。 再者，藉由HDP-CVD法全面沉積形成氧化物部分310的 氧化矽膜3 1 0 2 (至少以覆被溝渠2内的被摻雜的氧化矽膜 31D的方式且充填溝渠2的方式進行沉積），完全充填溝渠 2 (參照圖6 )。 然後，藉由將氮化矽膜6作為阻止膜的CMP( Chemical Mechanical Polishing)法，除去該氮化石夕膜6上的膜 3 1 D、3 1 0 2，將氧化矽膜3 1 0 2平坦化（參照圖7 )。此後， 為了調整元件隔離3 1的高度，藉由氟酸局部除去氧化矽膜 3102。於是，藉由熱磷酸除去氮化矽膜6，藉由氟酸除去 墊層氧化矽膜5。 又，在墊層氧化矽膜5之除去時，也局部除去氧化矽膜 3 10 2，因此，考慮此時被除去的量實施氮化矽膜6的除去 前所進行的氧化矽膜3 1 0 2的局部除去處理。另外，殘留於 15 312/發明說明書(補件)/92-07/92112027 200405508 氮化矽膜6的側面上的被摻雜的氧化矽膜3 1 D，係於氧化 矽膜3 1 0 2及/或墊層氧化矽膜5的蝕刻時被除去。另外， 如上述，氧氮化合物膜310N1也形成於塾層氧化秒膜5的 側面，因此，於墊層氧化碎膜5的除去後，除氧化碎膜3 1 0 1 的端部與基板主面1 S形成大致相同的高度外，氧氮化合物 膜310N1的端部形成較基板主面1S還要突出。 藉此完成元件隔離3 1 (參照圖8 )。根據上述的製造方 法，於基板1及被摻雜的氧化矽膜3 1 D之間配置氧化矽膜 3 1 0 1及氧氮化合物膜3 1 0 N 1，氧化矽膜3 1 0 2係較被摻雜的 氧化矽膜31D更配置於溝渠2的開口入口側。而且，於溝 渠2内，基板1、氧化矽膜3 1 0 1及氧氮化合物膜3 1 0 N 1係 接合形成，同時，氧化矽膜3 1 0 2係接合露出於開口入口附 近的氧氮化合物膜310N1而形成，因此，在開口入口附近 係由氧化矽膜3 1 0 1、3 1 0 2及氧氮化合物膜3 1 0 N 1所佔據。 另外，藉由氧化矽膜3101、3102及氧氮化合物膜310N1 的形成步驟，由周邊絕緣體3 1 ND包圍被摻雜的氧化矽膜 3 1 D。 此後，形成MOSFET90。具體而言，以離子注入法形成井、 通道切斷區域及控制臨限值用的通道雜質層。然後，形成 閘極絕緣膜9 2，藉由電極材料的沉積及圖案加工形成閘極 9 1。接著，藉由離子注入法形成源極/汲極區域9 3。藉此， 完成圖1的半導體裝置101。 根據上述半導體裝置1 0 1及該製造方法，可獲得如下的 效果。 16 312/發明說明書(補件)/92-07/92112027 200405508 首先，因為被摻雜的氧化矽膜3 1 D的埋入溝渠2的特性 優良，因此，即使為狹窄的溝渠2仍可抑制空隙的產生。 更且，因為在較氧化矽膜3102之更下面配置著被摻雜的氧 化矽膜3 1 D，因此，於被摻雜的氧化矽膜3 1 D的形成後， 溝渠2的開口比減小。為此，於未被摻入雜質的氧化矽膜 3 1 0 2的埋設時可抑制空隙的產生。藉此，可減低起因於空 隙而造成的不良。 另外，因為由周邊絕緣體3 1 N D包圍被摻雜的氧化矽膜 31D，因此可防止上述雜質向著基板1内及閘極91擴散。 具體而言，藉由氧氮化合物膜310N1及氧化矽膜3101，以 防止被摻雜的氧化矽膜31D的雜質向著基板1擴散，藉由 氧化矽膜3101、3102及氧氮化合物膜310N1，以防止上述 雜質向著基板主面1 S附近（例如、源極/汲極區域9 3 )及元 件隔離3 1上的要素（例如、閘極9 1 )擴散。藉此，可減低 起因於上述雜質的不良、例如Μ 0 S F E T 9 0的特性變動及漏電 流的產生。此時，因為氧氮化合物與氧化矽比較具有較高 的阻止雜質擴散的能力，因此，藉由氧氮化合物膜310Ν1 可確實防止雜質對於基板1内（包括基板主面1S附近）的擴 散。 另外，藉由利用氧化矽膜3 1 0 1的氮化處理來形成氧氮化 合物膜3 1 0 Ν 1。根據上述氮化處理，與C V D法等的沉積法 相比，可形成薄膜，而且即便是在溝渠2内與沉積法相比 可獲得均勻的膜厚，因此，不會大幅增大溝渠2的開口比 而可形成氧氮化合物膜3 1 0 Ν 1。為此，將元件隔離3 1中的 17 312/發明說明書(補件)/92-07/92112027 200405508 空隙依此即可抑制起因於空隙的不良。 另外，藉由氧氮化合物膜3 1 0 N 1的應用，可獲得與使用 氮化矽膜的情況不同的如下效果。也就是說，在開口入口 附近由氧化物部分3 1 0及氧氮化合物膜3 1 0 N 1所佔據，而 在該開口入口附近並未配置氮化矽膜。如上所述，當在開 口入口附近存在氮化矽膜時，在將基板主面1 S氧化而形成 閘極絕緣膜9 2時，氮化矽膜進行抑制上述氧化的工作。為 此，閘極絕緣膜9 2在元件隔離附近變薄，造成閘極絕緣膜 92的可靠度下降。但是，因為在半導體裝置101中如上述 在開口入口附近不存在氮化矽膜，又，因為氧氮化合物較 氮化矽更不易產生上述閘極絕緣膜的薄膜化，將閘極絕緣 膜92的可靠度依此即可提高半導體裝置101的可靠度。 在此，參照圖9〜圖1 2，說明半導體裝置1 0 1的其他製 造方法。首先，與上述製造方法相同，一直形成至氧氮化 合物膜310N1為止。此後藉由HDP-CVD法於溝渠2内沉積 被摻雜氟的氧化矽膜3 1 D (使用的絕緣膜）（參照圖9 )。此 時，較完成之元件隔離3 1之被摻雜的氧化矽膜3 1 D要厚地 於溝渠2内沉積該膜31D。又，如圖9所示，與上述製造 方法不同，在溝渠2的開口入口附近，也可在至氧氮化合 物膜3 1 0 N 1上沉積被摻雜的氧化矽膜3 1 D。更且，該被摻 雜的氧化矽膜3 1 D也可從溝渠2内渡至氮化矽膜6的上面 之上而連續形成。
再者，藉由氟酸除去已沉積的氧化矽膜3 1 D的局部（參照 圖1 0 )。更為具體而言，藉由蝕刻被摻雜的氧化矽膜3 1 D 18 312/發明說明書(補件)/92-07/92112027 200405508 的上面部分，調整該膜3 1 D 2的大小（厚度），將在已完成之 元件隔離3 1的相同氧化矽膜3 1 D形成於溝渠2内。另外， 以在開口入口附近露出氧氮化合物膜3 1 0 N 1的方式施以氟 酸處理。更且，在氧化矽膜31D中藉由除去氮化矽膜6的 側面上的部分（最佳為完全除去），藉由該部分以增大狹窄 的開口入口 。此時，在溝渠2内，氧氮化合物膜310 N1較 氧化矽膜3 1 0 1更配置於被摻雜的氧化矽膜3 1 D側，因此藉 由氧氮化合物膜310N1可使氧化矽膜3101在上述氟酸處理 時不會被蝕刻（可從上述氟酸得到保護）。 此後，與上述製造方法相同，藉由實施氧化矽膜3 1 0 2 的沉積（參照圖1 1 )及CMP處理（參照圖1 2 )等，完成半導體 裝置1 0 1。此時，如上述，藉由被摻雜的氧化矽膜3 1 D的 氟酸處理以擴大開口入口 ，因此抑制空隙而可良好地沉積 氧化矽膜3 1 0 2。 (實施形態2 ) 圖1 3為顯示實施形態2之半導體裝置1 0 2的模式剖面 圖，圖14為顯示說明該半導體裝置102之溝渠型的元件隔 離32用的剖面圖。半導體裝置102具有於半導體裝置 1 0 1 (參照圖1及圖2 )將元件隔離3 1改為元件隔離3 2的構 造，該元件隔離32基本上具有在元件隔離31(參照圖2) 中將氧化矽膜3 1 0 1及氧氮化合物膜3 1 0 N 1之相互配置位置 進行交換的構造。 具體而言，於基板1的溝渠2内配置著元件隔離3 2。如 圖1 4所示，元件隔離3 2係區分為被摻入雜質的絕緣體（在 19 312/發明說明書(補件)/92-07/92112027 200405508 此如列舉出被摻雜氟的氧化矽膜）3 2 D，及未被摻入雜質的 周邊絕緣體3 2 N D的兩大部分，周邊絕緣體3 2 N D係接合於 被摻雜的絕緣體3 2 D且包圍該絕緣體3 2 D全體。更且，周 邊絕緣體3 2 N D係區分為由氧化矽組成的氧化物部分3 2 0， 及氧氮矽化物組成的氧氮化合物部分3 2 0 N的兩大部分，並 不含有氮化矽膜。在元件隔離3 2中，氧化物部分3 2 0係由 2個氧化矽膜3 20 1、3 2 0 2所構成，氧氮化合物部分3 20N 係由氧氮化合物膜3 2 0N1所構成。 詳細而言，氧氮化合物膜3 2 0 N 1係接合於溝渠2的内表 面2S全體且沿著該内表面2S而形成，剖面視之為呈U字 型。此時，氧氮化合物膜3 20N1具有與溝渠2的側面2W 相對的部分。如後述之，氧氮化合物膜3 2 0 N 1係藉由利用 氧化物部分3 2 0中的氧化矽膜3 2 0 1的氮化處理所形成。 又，氧氮化合物膜320N1的厚度與已述的氧氮化合物膜 3 1 0 N 1的厚度（參照圖2 )相同。 更且，氧化矽膜3 2 0 1係於溝渠2内介由氧氮化合物膜 3 2 0 N 1而形成為與基板1相對的狀態。氧化矽膜3 2 0 1係接 合於氧氮化合物膜3 2 0 N 1且沿著該膜3 2 0 N 1而形成，剖面 視之為呈U字型。又，氧化矽膜3201的厚度與已述的氧化 矽膜3 1 0 1的厚度（參照圖2 )相同。 於是，被摻雜的氧化矽膜3 2 D及氧化物部分3 2 0的氧化 矽膜（或是，未被摻雜的絕緣體）3 2 0 2，係以介由氧化矽膜 3201及氧氮化合物膜320N1而與基板1相對的方式，配置 於溝渠2内。換言之，此時氧化矽膜3 2 0 1及氧氮化合物膜 20 312/發明說明書(補件)/92-07/92112027 200405508 3 2 0N1係於溝渠2内配置於被摻雜的氧化矽膜32D與基板1 之間及氧化矽膜3 2 0 2與基板1之間。又，在此，上述兩膜 32D、3202的厚度同樣與已述的膜31D及3102的厚度（參 照圖2 )大致相等。 更為具體而言，上述兩膜32D、3202係於溝渠2内形成 2層構造。詳細而言，被摻雜的氧化矽膜3 2 D係配置於溝 渠2的底面2 B側，底面及側面接合於氧化矽膜3 2 0 1。另 一方面，氧化矽膜3 2 0 2配置於較被摻雜的氧化矽膜3 2 D 靠近溝渠2的開口入口側（據此，氧化矽膜3 2 0 2係介由被 摻雜的氧化矽膜32D而配置為與溝渠2的底面2B相對的狀 態），底面接合於被摻雜的氧化矽膜3 2 D，另一方面，側面 接合於氧化矽膜3 2 0 1。也就是說，被摻雜的氧化矽膜3 2 D 的全表面，係接合於氧化矽膜3 2 0 1、3 2 0 2。然後，被摻雜 的氧化矽膜3 2 D係藉由氧化矽膜3 2 (H、3 2 0 2及氧氮化合物 膜3 2 0 N 1而與基板1隔離。 此時，在溝渠2的開口入口附近從溝渠2的側面2 W或開 口入口邊緣側順序排列著氧氮化合物膜3 2 0 N 1、氧化矽膜 3201及氧化矽膜3202，以此等膜320N1、3201及3202， 亦即氧化物部分3 2 0及氧氮化合物3 2 0 N，佔據溝渠2的開 口入口 。總之，於該開口入口附近未配置氮化矽膜。 更且，於溝渠2的開口入口附近，氧氮化合物膜320N1 及氧化矽膜3201的端部具有與基板主面1S大致相同的高 度，氧化矽膜3 2 0 2的端部係較基板主面1 S更突出於溝渠 2的外側（上方）。也就是說，元件隔離3 2不具有較基板主 21 312/發明說明書(補件)/92-07/92112027 200405508 面1S陷入的部分。另外，於基板1，溝渠2的開口入口邊 緣呈圓角，氧氮化合物膜3 2 0 N 1係沿著上述形狀形成（厚度 大致均等）。另一方面，上述氧化矽膜3201對應於上述圓 角的形狀，具有與已述的氧化矽膜3 1 0 1 (參照圖2 )相同的 形狀。 於是，與半導體裝置1 〇 1 (參照圖1)相同，在由元件隔離 32所區劃的活性區域或是元件形成區域形成M0SFET 90。 其次，包括圖1 3及圖1 4，再參照圖1 5〜圖1 9的剖面圖， 說明半導體裝置102的製造方法。首先，與已述的半導體 裝置1 0 1的製造方法相同，形成墊層氧化矽膜5及氮化矽 膜6，形成到達基板1内的溝渠2 (參照圖1 5)。接著，與 已述的半導體裝置101的製造方法相同，將露出於溝渠2 内的基板1的内表面2 S熱氧化，形成氧化矽膜3 2 Ο 1 (參照 圖 15) 〇 再者，藉由實施氮化處理，具體而言，藉由在含有氮的 環境（氣體）中實施熱處理，在氧化矽膜3 2 0 1與基板1的界 面附近導入氮而形成氧氮化合物膜3 2 0 N 1 (參照圖1 5 )。藉 由上述氮化處理，氧氮化合物膜320N1形成為具有與溝渠 2的側面2 W相對的部分。此時，可認為氧氮化合物膜3 2 Ο N 1 係藉由從氧化矽膜3 2 0 1供給的氧及從氧化矽膜3 2 Ο 1及/ 或基板1供給的矽而形成，藉此，可認為該氧氮化合物膜 3 2 0 N 1至少係利用氧化石夕膜3 2 0 1而形成。又，氧氮化合物 膜320N1的端部接合於墊層氧化矽膜5，藉此，該端部為 與基板主面1S大致相同的高度。 22 312/發明說明書(補件)/92-07/92112027 200405508 此後之製造方法與已述的半導體裝置101基本相 體而言，藉由HDP-CVD法於溝渠2内沉積被摻雜氟 矽膜32D(參照圖1 6)。此後，藉由HDP-CVD法沉積 化物部分3 2 0的氧化矽膜3 2 0 2，藉以完全充填溝渠 圖1 7 )。此時，因為氧化矽膜3 2 0 2係在開口入口附 於露出的氧化矽膜3 2 0 1而形成，因此，在開口入口 氧化矽膜3 2 (H、3 2 0 2及氧氮化合物膜3 2 0 N 1所佔據 藉由將氮化矽膜6作為阻止膜的CMP法，除去該氮 6上的膜3 2 D、3 2 0 2，將氧化矽膜3 2 0 2平坦化（參照 此後，為了調整元件隔離32的高度，藉由氟酸局部 化矽膜3 2 0 2。於是，藉由順序除去氮化矽膜6及墊 矽膜5，完成元件隔離3 2 (參照圖1 9)。此後，藉由 MOSFET90，完成圖13的半導體裝置102。 又，如上述，因為氧氮化合物膜320N1的端部具 板主面1 S大致相同的高度，因此，在墊層氧化矽膜 去後，氧氮化合物膜320N1及氧化矽膜3201的兩端 與基板主面1S大致相同的高度。 根據上述半導體裝置102及該製造方法，可獲得 的半導體裝置1 0 1 (參照圖1及圖2 )相同的效果。 具體而言，與上述製造方法相同，一直形成至氧 物膜3 20N1為止。此後藉由HDP-CVD法於溝渠2内 摻雜氟的氧化矽膜3 2 D (參照圖2 0 )。此時，與半導 101的其他製造方法相同，較完成之元件隔離32之 的氧化矽膜32D要厚地於溝渠2内沉積該膜32D。- 312/發明說明書(補件)/92-07/92112027 同。具 的氧化 形成氧 2 (參照 近接合 附近由 。然後， 化矽膜 圖 1 8) 〇 除去氧 層氧化 形成 有與基 5之除 部成為 與已述 氮化合 沉積被 體裝置 被摻雜 导者， 23 200405508 藉由氟酸除去已沉積的氧化矽膜3 2 D的局部（參照圖2 1 )。 藉由上述氟酸處理即可獲得與半導體裝置101的其他製造 方法相同的效果。 此後，與上述製造方法相同，藉由實施氧化矽膜3 2 0 2 的沉積（參照圖2 2 )及C Μ P處理（參照圖2 3 )等，完成半導體 裝置102 。 (實施形態3 ) 圖2 4為顯示實施形態3之半導體裝置1 0 3的模式剖面 圖，圖25為顯示說明該半導體裝置103之溝渠型的元件隔 離33用的剖面圖。半導體裝置103具有於半導體裝置 1 0 1 (參照圖1及圖2 )將元件隔離3 1改為元件隔離3 3的構 造，該元件隔離33基本上具有在元件隔離31(參照圖2) 中將氧氮化合物膜3 1 ON 1的底部（與溝渠2的底面2Β相對 的部分）設置於被摻雜的氧化矽膜3 1 D與氧化矽膜3 1 0 2間 的構造。
具體而言，於基板1的溝渠2内配置著元件隔離33。如 圖2 5所示，元件隔離3 3係區分為被摻入雜質的絕緣體（在 此如列舉出被摻雜氟的氧化矽膜）3 3 D，及未被摻入雜質的 周邊絕緣體3 3 N D的兩大部分，周邊絕緣體3 3 N D係接合於 被摻雜的絕緣體3 3 D且包圍該絕緣體3 3 D全體。更且，周 邊絕緣體3 3 N D係區分為由氧化矽組成的氧化物部分3 3 0， 及氧氮矽化物組成的氧氮化合物部分3 3 0 N的兩大部分，並 不含有氮化矽膜。在元件隔離3 3中，氧化物部分3 3 0係由 2個氧化矽膜3 3 0 1、3 3 0 2所構成，氧氮化合物部分3 30N 24 312/發明說明書(補件)/92-07/92112027 200405508 係由氧氮化合物膜3 3 0 N 2所構成。 詳細而言，氧化矽膜3 3 0 1係接合於溝渠2的内表面2 S 全體且沿著該内表面2S而形成，剖面視之為呈U字型。又， 氧化矽膜3 3 0 1的厚度，例如在底部及接近該底部的側部與 已述的氧化矽膜3 1 0 1的厚度（參照圖2 )相同，另一方面， 在開口入口側的側部較上述底部要薄。 然後，被摻雜的氧化矽膜3 3 D係介由氧化矽膜3 3 0 1與基 板1相對且接合於氧化矽膜3 3 0 1而配置於溝渠2内。換言 之，此時氧化矽膜3 3 0 1係於溝渠2内配置於被摻雜的氧化 矽膜3 3 D與基板1之間。又，在此，被摻雜的氧化矽膜3 3 D 與已述的膜31D及3102相同，具有與後述的氧化矽膜3302 相同的厚度。 更且，氧氮化合物膜3 30N2係接合於被摻雜的氧化矽膜 33D的上面（與溝渠2的底面2B相對的表面.對向的表面）及 氧化矽膜3 3 0 1的上述薄部分而形成，剖面視之為呈U字 型。又，上述U字型的氧氮化合物膜3 3 Ο N 2係沿著溝渠2 的内表面2 S形成的同時並可捉住。此時，氧氮化合物膜 3 30N2介由氧化石夕膜3 30 1的上述薄部分而具有與溝渠2的 側面2W相對的部分。如後述之，氧氮化合物膜3 30N2係藉 由利用氧化物部分3 3 0中的氧化矽膜3 3 0 1及被摻雜的氧化 石夕膜33D的氮化處理所形成。又，氧氮化合物膜330N2的 厚度與已述的氧氮化合物膜3 1 ON 1的厚度（參照圖2 )相同。 以埋設為接合於氧氮化合物膜330N2、且形成該膜330N2 的剖面視之為呈U字型的方式，配置氧化物部分3 3 0的氧 25 312/發明說明書(補件)/92-07/92112027 200405508
化矽膜（或未被摻雜的絕緣體）3 3 0 2。也制 3 3 0 2係以介由氧氮化合物膜3 3 Ο Ν 2及氧d 溝渠2的側面2W相對的方式，且介由氧 3 3 Ο N 2、被摻雜的氧化矽膜3 3 D及氧化矽 2的底面2B相對的方式，配置於溝渠2丨 合物膜330N2係配置於氧化矽膜3302與 化矽膜3 3 0 2與被摻雜的氧化矽膜3 3 D之 矽膜33D的全表面接合於氧化矽膜3301 3 3 Ο N 2。於是，被摻雜的氧化矽膜3 3 D係 3301、3302及氧氮化合物膜330N2而與； 此時，在溝渠2的開口入口附近從溝渠 口入口邊緣側順序排列著氧化矽膜3 3 0 1 3 3 0N2、及氧化矽膜3 3 02，以此等膜3 30 1 亦即氧化物部分3 3 0及氧氮化合物3 3 Ο N 口入口 。總之，於該開口入口附近未配S 更且，於溝渠2的開口入口附近，氧化 具有與基板主面1S大致相同的高度，氧 的端部係較基板主面1 S更突出於溝渠2 化矽膜3302的上面處於與氧氮化合物膜 大致相同的高度水準。也就是說，元件隔 板主面1 S陷入的部分。另外，於基板 1 口邊緣呈圓角，對應於上述形狀，氧化矽 有與已述的氧化矽膜3 1 0 1 (參照圖2 )相序 於是，與半導體裝置1 〇 1 (參照圖1 )相 312/發明說明書(補件)/92-07/92112027 匕是說，氧化矽膜 丨匕石夕膜3301而與 氮化合物膜 膜3 3 0 1而與溝渠 S。此時，氧氮化 基板1之間’及氧 間。被摻雜的氧化 及氧氮化合物膜 藉由氧化矽膜 基板1隔離。 2的側面2W或開 、氧氮化合物膜 、330N2 及 3202 ， ，佔據溝渠2的開 L氮化矽膜。 矽膜3 30 1的端部 氣化合物膜3 3 Ο N 2 的外側（上方）’氧 330N2的上述端部 離3 3不具有較基 ，溝渠2的開口入 膜3 30 1的端部具 ]的形狀。 同，在由元件隔離 26 200405508 33所區劃的活性區域或是元件形成區域形成MOSFET90。 其次，包括圖2 4及圖2 5，再參照圖2 6〜圖3 1的剖面圖， 說明半導體裝置103的製造方法。又，半導體裝置103的 製造方法基本上係於半導體裝置101的製造方法中經交換 氧氮化合物膜3 1 0 N 1與被摻雜的氧化矽膜3 1 D的形成順序 而成。 首先，與已述的半導體裝置101的製造方法相同，形成 墊層氧化矽膜5及氮化矽膜6，再形成到達基板1内的溝 渠2(參照圖26)。接著，與已述的半導體裝置101的製造 方法相同，將露出於溝渠2内的基板1的内表面2S熱氧 化，形成氧化矽膜3 3 Ο 1 (參照圖2 6 )。 此後，與已述的半導體裝置101的製造方法相同，藉由 HDP-CVD法於溝渠2内沉積被摻雜氟的氧化矽膜33D(參照 圖 27)。 再者，藉由實施氮化處理，具體而言，藉由在含有氮的 環境（氣體）中實施電漿處理，利用氧化矽膜3 3 Ο 1及被摻雜 的氧化矽膜33D而於該膜3301、33D的露出表面形成氧氮 化合物膜3 3 Ο N 2 (參照圖2 8 )。藉由上述氮化處理，氧氮化 合物膜330N2係接合於氧化矽膜3301而形成，又，形成具 有與溝渠2的側面2W相對的部分。更且，氧氮化合物膜 3 3 Ο N 2係配置於較被摻雜的氧化矽膜3 3 D靠近溝渠2的開 口入口側。又，此時於墊層氧化矽膜5的露出表面也形成 氧氮化合物膜3 3 0 N 2的局部。另外，在氧化矽膜3 3 Ο 1中， 形成氧氮化合物膜3 3 0 N 2的部分藉由該氮化處理而變薄， 27 312/發明說明書(補件)/92-07/92112027 200405508 而成為上述氧化矽膜3 3 0 1的薄部分。同樣藉由上述氮 理，因為被摻雜的氧化矽膜3 3 D，因而可考慮該減少i 預先沉積該膜3 3 D。 此後之製造方法與已述的半導體裝置101基本相同 體而言，藉由H D P - C V D法沉積形成氧化物部分3 3 0的 矽膜3 3 0 2，藉以完全充填溝渠2 (參照圖2 9 )。然後， 將氮化矽膜6作為阻止膜的CMP法，除去該氮化矽膜 的膜3 3 D、3 3 Ο Ν 2、3 3 0 2，將氧化矽膜3 3 0 2平坦化（參 30)。此後，為了調整元件隔離33的高度，藉由氟酸 除去氧化矽膜3 3 0 2。於是，藉由順序除去氮化矽膜6 層氧化矽膜5，完成元件隔離3 3 (參照圖3 1 )。根據上 造方法，氧氮化合物膜3 3 Ο Ν 2係配置於被摻雜的氧化 3 3 D及氧化矽膜3 3 0 2之間。另外，藉由氧化矽膜3 3 (Η、 及氧氮化合物膜3 3 Ο Ν 2的形成步驟，被摻雜的氧化矽· 成為由周邊絕緣體3 3 N D所包圍。此後，藉由形成 MOSFET90，完成圖24的半導體裝置1 03。 又，因為氧氮化合物係藉由氟酸及熱磷酸中的一者 蝕刻（但是，一般與氧化矽及氮化矽相比，蝕刻率低） 此，在CMP後與氮化石夕膜6的側面相對而殘留的氧氮 物膜3 3 Ο Ν 2，係於氧化矽膜3 3 0 2、氮化矽膜6及/或墊 化矽膜5之蝕刻時被除去（可除去）。另外，因為氧化 3 3 0 1與已述的氧化矽膜3 1 0 1 (參照圖2 )相同形成，因 在墊層氧化矽膜5之除去後，氧化矽膜3 3 0 1的端部成 基板主面1 S大致相同的高度。 312/發明說明書(補件)/92-07/92112027 化處 t來 0具 氧化 藉由 6上 照圖 局部 及墊 述製 矽膜 3 3 02 l· 33D 進行 ，因 化合 層氧 矽膜 此， 為與 28 200405508 根據上述半導體裝置103及該製造方法，可獲得與已述 的半導體裝置1 0 1 (參照圖1及圖2 )相同的效果。此時，藉 由氧氮化合物膜330N2，可更為確實防止雜質向著基板主 面1 S附近及元件隔離3 3上的要素（例如、閘極9 1 )擴散。 在此，也可使用半導體裝置1 0 1的其他製造方法（參照圖 9〜圖12)來製造半導體裝置103。 具體而言，與上述製造方法相同，一直形成至氧化矽膜 3 30 1為止。此後，藉由HDP-CVD法於溝渠2内沉積被摻雜 氟的氧化矽膜3 3 D (參照圖3 2 )。此時，與半導體裝置1 0 1 的其他製造方法相同，較完成之元件隔離33之被摻雜的氧 化矽膜33D要厚地於溝渠2内沉積該膜33D。再者，藉由 氟酸除去已沉積的氧化矽膜3 3 D的局部（參照圖3 3 )。此 時，考慮氧氮化合物膜330N2的形成，加工為較已完成的 相同氧化矽膜3 3 D要厚。藉由上述氟酸處理即可獲得與半 導體裝置101的其他製造方法相同的效果。 此後，與上述製造方法相同，藉由實施氧氮化合物膜 3 3 Ο N 2的形成（參照圖3 4 )、氧化矽膜3 3 0 2的沉積（參照圖 35)及CMP處理（參照圖36)等，完成半導體裝置101。 (實施形態4 ) 圖3 7為顯示實施形態4之半導體裝置1 0 4的模式剖面 圖，圖38為顯示說明該半導體裝置104之溝渠型的元件隔 離34用的剖面圖。半導體裝置104具有於半導體裝置 1 0 1 (參照圖1及圖2 )將元件隔離3 1改為元件隔離3 4的構 造，該元件隔離3 4基本上具有在元件隔離3 1 (參照圖2 ) 29 312/發明說明書(補件)/92-07/92112027 200405508 中於被摻雜的氧化矽膜3 1 D及氧化矽膜3 1 0 2之間再設置氧 氮化合物膜的構造。 具體而言，於基板1的溝渠2内配置著元件隔離34。如 圖3 8所示，元件隔離3 4係區分為被摻入雜質的絕緣體（在 此如列舉出被摻雜氟的氧化矽膜）3 4 D，及未被摻入雜質的 周邊絕緣體3 4 N D的兩大部分，周邊絕緣體3 4 N D係接合於 被摻雜的絕緣體3 4 D且包圍該絕緣體3 4 D全體。更且，周 邊絕緣體3 4 N D係區分為由氧化矽組成的氧化物部分3 4 0， 及氧氮矽化物組成的氧氮化合物部分3 4 Ο Ν的兩大部分，並 不含有氮化矽膜。在元件隔離3 4中，氧化物部分3 4 0係由 2個氧化矽膜3 4 0 1、3 4 0 2所構成，氧氮化合物部分3 4 Ο Ν 係由2個氧氮化合物膜3 4 Ο Ν 1、3 4 Ο Ν 2所構成。 詳細而言，氧化矽膜3 4 0 1係接合於溝渠2的内表面2 S 全體且沿著該内表面2S而形成，剖面視之為呈U字型。又， 氧化矽膜3 4 0 1的厚度與已述的氧化矽膜3 1 0 1的厚度（參照 圖2)相同。 更且，氧氮化合物膜340Ν1係於溝渠2内介由氧化矽膜 3 40 1而形成為與基板1相對的狀態。氧氮化合物膜340Ν1 係接合於氧化矽膜3 4 0 1且沿著該膜3 4 0 1而形成，剖面視 之為呈U字型。此時，氧氮化合物膜340Ν1具有介由氧化 矽膜3 4 0 1而與溝渠2的側面2 W相對的部分。如後述之， 氧氮化合物膜3 40Ν1係藉由利用氧化物部分340中的氧化 石夕膜3401的氮化處理所形成，該氧氮化合物膜340Ν1的厚 度與已述的氧氮化合物膜3 1 Ο Ν 1的厚度（參照圖2 )相同。 30 312/發明說明書(補件)/92-07/92112027 200405508 於是，被摻雜的氧化矽膜3 4 D，係以介由氧氮化合物膜 3 4 0 N 1及氧化矽膜3 4 0 1而與基板1相對的方式，配置於溝 渠2内。換言之，此時，氧氮化合物膜3 4 0 N1及氧化矽膜 3 4 0 1係於溝渠2内配置於被摻雜的氧化矽膜3 4 D與基板1 之間。又，在此，被換雜的氧化石夕膜34D與已述的膜31D 及3 1 0 2 (參照圖2 )相同，具有與後述之氧化矽膜3 4 0 2相同 程度的厚度。 更且，氧氮化合物膜3 40N2係全體接合於被摻雜的氧化 矽膜34D的上面而形成，該氧氮化合物膜340N2的端部耦 合於氧氮化合物膜340NH連接著）。又，如後述之，氧氮 化合物膜3 40N2係藉由利用被摻雜的氧化矽膜34D的氮化 處理所形成。又，氧氮化合物膜340N2的厚度與上述氧氮 化合物膜3 4 0 N 1及已述的氧氮化合物膜3 3 0 N 2的厚度（參照 圖2 5 )相同。 以埋設為接合於氧氮化合物膜340N1、340N2且形成該膜 340N1、340N2的剖面視之為呈U字型的方式，配置氧化物 部分3 4 0的氧化矽膜（或未被摻雜的絕緣體）3 4 0 2。此時， 氧化矽膜3 4 0 2係介由氧氮化合物膜3 4 0 N 2而與被摻雜的氧 化矽膜3 4 D相對，換言之，氧氮化合物膜3 4 0 N 2係配置於 被摻雜的氧化矽膜3 4 D與氧化矽膜3 4 0 2之間。又，氧化矽 膜3402係以介由氧氮化合物膜340N1及氧化矽膜3401而 與溝渠2的側面2 W相對的方式，且介由氧氮化合物膜 3 4 0 N 2、被摻雜的氧化矽膜3 4 D及氧化矽膜3 4 0 1而與溝渠 2的底面2 B相對的方式，配置於溝渠2内。另外，氧氮化 31 312/發明說明書(補件)/92-07/92112027 200405508 合物膜3 4 0 N 1係於溝渠2内配置於被摻雜的氧化矽膜3 4 D 與基板1之間，及氧化矽膜3 4 0 2與基板1之間。此時，被 摻雜的氧化矽膜3 4 D的全表面接合於氧氮化合物膜 3 40N1、3 40N2。於是，被摻雜的氧化矽膜34D係藉由氧化 矽膜3401、3402及氧氮化合物膜340N1、340N2而與基板 1隔離。 在溝渠2的開口入口附近從溝渠2的側面2W或開口入口 邊緣側順序排列著氧化矽膜3 4 0 1、氧氮化合物膜3 4 Ο N 1、 及氧化矽膜3402，以此等膜3401、340N1及3402，亦即氧 化物部分3 4 0及氧氮化合物3 4 Ο N，佔據溝渠2的開口入 口 。總之，於該開口入口附近未配置氮化矽膜。 更且，於溝渠2的開口入口附近，氧化矽膜3 4 01的端部 具有與基板主面1S大致相同的高度，氧氮化合物膜340N1 的端部係較基板主面1 S更突出於溝渠2的外側（上方），氧 化矽膜3402的上面處於與氧氮化合物膜340N1的上述端部 大致相同的高度水準。也就是說，元件隔離3 4不具有較基 板主面1S陷入的部分。另外，於基板1，溝渠2的開口入 口邊緣呈圓角，對應於上述形狀，氧化矽膜3 4 0 1的端部具 有與已述的氧化矽膜3 1 0 1 (參照圖2 )相同的形狀。 於是，與半導體裝置1 〇 1 (參照圖1 )相同，在由元件隔離 34所區劃的活性區域或是元件形成區域形成MOSFET90。 其次，包括圖3 7及圖3 8，再參照圖3 9〜圖4 2的剖面圖， 說明半導體裝置104的製造方法。又，半導體裝置104的 製造方法基本上係組合半導體裝置101、103的兩製造方法 32 312/發明說明書(補件)/92-07/92112027 200405508 而成。 首先，與已述的半導體裝置101的製造方法相同，形成 墊層氧化矽膜5、氮化矽膜6、溝渠2、氧化矽膜3 4 0 1、氧 氮化合物膜3 4 0 N 1及被摻雜的氧化矽膜3 4 D (參照圖3 9 )。 具體而言，形成墊層氧化矽膜5及氮化矽膜6，再形成到 達基板1内的溝渠2。接著，將露出於溝渠2内的基板1 的内表面2S熱氧化，形成氧化石夕膜3401。更且，藉由在 含有氮的環境（氣體）中實施電漿處理，利用氧化矽膜3 4 0 1 而於該膜3401的表面形成氧氮化合物膜340N1。然後，藉 由HDP-CVD法形成被摻雜的氧化矽膜34D。 再者，與已述的半導體裝置103的製造方法相同，藉由 在含有氮的環境（氣體）中實施電漿處理，利用被摻雜的氧 化矽膜34D而於該膜34D的露出表面形成氧氮化合物膜 3 4 0 N 2 (參照圖3 9 )。又，藉由上述氮化處理，已形成的氧 氮化合物膜340N1中的露出部分也有進一步成長的情況。 此後之製造方法與已述的半導體裝置103、101基本相 同。具體而言，藉由HDP-CVD法沉積形成氧化物部分340 的氧化矽膜3 4 0 2，藉以完全充填溝渠2 (參照圖4 0 )。然後， 藉由將氮化矽膜6作為阻止膜的CMP法，除去該氮化矽膜 6上的膜34D、340N2、3402，將氧化矽膜3402平坦化（參 照圖41 )。此後，為了調整元件隔離3 4的高度，藉由氟酸 局部除去氧化矽膜3 4 0 2。於是，藉由順序除去氮化矽膜6 及墊層氧化矽膜5，完成元件隔離3 4 (參照圖4 2 )。此時， 藉由氧化矽膜3 40 1、3 4 0 2及氧氮化合物膜3 40N1、3 40N2 33 312/發明說明書(補件)/92-07/92112027 200405508 的形成步驟，被摻雜的氧化矽膜3 4 D成為由周 34ND所包圍。此後，藉由形成MOSFET90，完免 導體裝置1 04。 根據上述半導體裝置1 0 4及該製造方法，可 的半導體裝置1 0 1 (參照圖1及圖2 )相同的效^ 由氧氮化合物膜340N1，可更為確實防止雜質r 内（包括基板主面IS附近）的擴散，及藉由氧# 340N2，可更為確實防止雜質向著基板主面1S 隔離3 4上的要素（例如、閘極9 1 )的擴散。 在此，也可使用半導體裝置101的其他製造3 9〜圖12)來製造半導體裝置104。 具體而言，與上述製造方法相同，一直形成 物膜340N1為止。此後，藉由HDP-CVD法於溝 被摻雜氟的氧化矽膜3 4 D (參照圖4 3 )。此時， 置101的其他製造方法相同，較完成之元件隔离 雜的氧化矽膜34D要厚地於溝渠2内沉積該膜 藉由氟酸除去已沉積的氧化矽膜3 4 D的局部（4 此時，考慮氧氮化合物膜3 40N2的形成，加工 的相同氧化矽膜34D要厚。藉由上述氟酸處理 半導體裝置101的其他製造方法相同的效果。 氧氮化合物膜3 4 Ο N 1而可從上述氟酸保護氧化 此後，與上述製造方法相同，藉由實施依氮 氮化合物膜3 40N2的形成（參照圖45)、氧化矽 沉積（參照圖4 6 )及C Μ P處理（參照圖4 7 )等，完 312/發明說明書(補件)/92-07/92112027 邊絕緣體 ^圖37的半 獲得與已述 I。此時，藉 b著基板1 ,化合物膜 附近及元件 厂法（參照圖 至氧氮化合 渠2内沉積 與半導體裝 I 3 4之被摻 34D。再者， 卜照圖44)。 為較已完成 即可獲得與 此時，藉由 矽膜340 1。 化處理的氧 膜3402的 成半導體裝 34 200405508 置 1 04。 (實施形態5 ) 圖4 8為顯示實施形態5之半導體裝置1 0 5的模式剖面 圖，圖49為顯示說明該半導體裝置105之溝渠型的元件隔 離35用的剖面圖。半導體裝置105具有於半導體裝置 1 0 1 (參照圖1及圖2 )將元件隔離3 1改為元件隔離3 5的構 造，該元件隔離3 5基本上具有組合元件隔離3 2、3 3 (參照 圖14及圖25)的構造。 具體而言，於基板1的溝渠2内配置著元件隔離35。如 圖4 9所示，元件隔離3 5係區分為被摻入雜質的絕緣體（在 此如列舉出被摻雜氟的氧化矽膜）3 5 D，及未被摻入雜質的 周邊絕緣體3 5 N D的兩大部分，周邊絕緣體3 5 N D係接合於 被摻雜的絕緣體3 5 D且包圍該絕緣體3 5 D全體。更且，周 邊絕緣體3 5 N D係區分為由氧化矽組成的氧化物部分3 5 0， 及氧氮矽化物組成的氧氮化合物部分3 5 0 N的兩大部分，並 不含有氮化矽膜。在元件隔離3 5中，氧化物部分3 5 0係由 2個氧化矽膜3 5 0 1、3 5 0 2所構成，氧氮化合物部分3 5 0 N 係由2個氧氮化合物膜3 50N1、3 50N2所構成。 詳細而言，氧氮化合物膜3 5 0N1係接合於溝渠2的内表 面2 S全體且沿著該内表面2 S而形成，剖面視之為呈U字 型。此時，氧氮化合物膜3 5 0 N 1具有與溝渠2的側面2 W 相對的部分。如後述之，氧氮化合物膜3 5 0 N 1係藉由利用 氧化物部分3 5 0中的氧化石夕膜3 5 Ο 1的氮化處理所形成。 又，該氧氮化合物膜3 50N1的厚度與已述的氧氮化合物膜 35 312/發明說明書(補件)/92-07/92112027 200405508 3 1 0 N 1的厚度（參照圖2 )相同。 更且，氧化矽膜3 5 0 1係於溝渠2内介由氧氮化合物膜 3 5 0 N 1而形成為與基板1相對的狀態。氧化矽膜3 5 0 1係接 合於氧氮化合物膜3 5 0 N 1且沿著該膜3 5 0 N 1而形成，剖面 視之為呈U字型。又，氧化矽膜3 5 0 1的厚度，例如在底部 及接近該底部的側部與已述的氧化矽膜3 1 0 1的厚度（參照 圖2 )相同，另一方面，在開口入口側的側部較上述底部要 薄。 於是，被摻雜的氧化矽膜3 5 D，係以介由氧化矽膜3 5 0 1 及氧氮化合物膜3 5 0 N 1而與基板1相對，且接合於氧化石夕 膜3 5 0 1的方式，配置於溝渠2内。換言之，此時，氧化矽 膜3 50 1氧氮化合物膜3 50N1係於溝渠2内配置於被摻雜的 氧化矽膜3 5 D與基板1之間。又，在此，被摻雜的氧化矽 膜35D與已述的膜31D及3102(參照圖2)相同，具有與後 述之氧化矽膜3502相同程度的厚度。 更且，氧氮化合物膜3 5 0 N 2係接合於被摻雜的氧化矽膜 3 5 D的上面及氧化矽膜3 5 0 1的上述薄部分而形成，剖面視 之為呈U字型。又，上述U字型的氧氮化合物膜350N2係 沿著溝渠2的内表面2 S形成的同時並可捉住。此時，氧氮 化合物膜350N2介由氧化矽膜3501的上述薄部分而具有與 溝渠2的側面2 W相對的部分。如後述之，氧氮化合物膜 3 50N2係藉由利用氧化物部分3 5 0中的氧化矽膜3 50 1及被 摻雜的氧化矽膜3 5 D的氮化處理所形成。又，氧氮化合物 膜350N2的厚度與已述的氧氮化合物膜310N1、330N2(參 36 312/發明說明書(補件)/92-07/92112027 200405508 照圖2及圖2 5 )及氧氮化合物相同。 以埋設為接合於氧氮化合物膜350N2、且形成該膜350N2 的剖面視之為呈U字型的方式，配置氧化物部分3 5 0的氧 化矽膜（或未被摻雜的絕緣體）3 5 0 2。也就是說，氧化矽膜 3502係以介由氧氮化合物膜350N：l、350N2及氧化矽膜3501 而與溝渠2的側面2 W相對的方式，且介由氧氮化合物膜 350N1、350N2、被摻雜的氧化矽膜35D及氧化矽膜3501 而與溝渠2的底面2B相對的方式，配置於溝渠2内。此時， 氧氮化合物膜3 5 0 N 2係配置於氧化矽膜3 5 0 2與基板1之 間，及氧化矽膜3 5 0 2與被摻雜的氧化矽膜3 5 D之間。被摻 雜的氧化矽膜3 5 D的全表面接合於氧化矽膜3 5 0 1及氧氮化 合物膜3 5 0 N 2。於是，被摻雜的氧化矽膜3 5 D係藉由氧化 矽膜3501、3502及氧氮化合物膜350N1、350N2而與基板 1隔離。又，氧氮化合物膜3 5 0 N1係於溝渠2内配置於被 摻雜的氧化矽膜3 5 D與基板1之間及氧化矽膜3 5 0 2與基板 1之間。 在溝渠2的開口入口附近從溝渠2的側面2 W或開口入口 邊緣側順序排列著氧氮化合物膜3 5 0 N 1、氧化矽膜3 5 0 1、 氧氮化合物膜3 50N2、及氧化矽膜3 5 02，以此等膜3 50N1、 3 5 0 1、3 5 0 N 2及3 5 0 2，亦即氧化物部分3 5 0及氧氮化合物 3 5 0 N，佔據溝渠2的開口入口 。總之，於該開口入口附近 未配置氮化石夕膜。 更且，於溝渠2的開口入口附近，氧氮化合物膜3 5 0 N1 及氧化矽膜3501的兩端部具有與基板主面1S大致相同的 37 312/發明說明書(補件)/92-07/92112027 200405508 高度，氧氮化合物膜350N2的端部係較基板主面IS更突出 於溝渠2的外側（上方），氧化矽膜3 5 0 2的上面處於與氧氮 化合物膜3 5 0 N 2的上述端部大致相同的高度水準。也就是 說，元件隔離3 5不具有較基板主面1 S陷入的部分。另外， 於基板1，溝渠2的開口入口邊緣呈圓角，對應於上述形 狀，氧氮化合物膜350N1及氧化矽膜3501的端部具有與已 述的氧氮化合物膜3 2 0 N 1及氧化矽膜3 2 0 1 (參照圖1 4 )相同 的形狀。 於是，與半導體裝置1 〇 1 (參照圖1 )相同，在由元件隔離 3 5所區劃的活性區域或是元件形成區域形成Μ 0 S F E T 9 0。 其次，包括圖4 8及圖4 9，再參照圖5 0〜圖5 3的剖面圖， 說明半導體裝置105的製造方法。又，半導體裝置105的 製造方法基本上係組合了將半導體裝置101的製造方法作 為基礎的半導體裝置102、103的兩製造方法而成。 首先，與已述的半導體裝置102的製造方法相同，形成 墊層氧化矽膜5、氮化矽膜6、溝渠2、氧化矽膜3 5 0 1、氧 氮化合物膜3 5 Ο Ν 1及被摻雜的氧化矽膜3 5 D (參照圖5 0 )。 具體而言，形成墊層氧化矽膜5及氮化矽膜6，再形成到 達基板1内的溝渠2。接著，將露出於溝渠2内的基板1 的内表面2S熱氧化，形成氧化石夕膜3501。更且，藉由在 含有氮的環境（氣體）中實施熱處理，利用氧化矽膜3 50 1 而於該膜3501與基板1的界面形成氧氮化合物膜350Ν1。 然後，藉由HDP-CVD法形成被摻雜的氧化矽膜35D。 此後之製造方法與已述的半導體裝置103的製造方法相 38 312/發明說明書(補件)/92-07/92112027 200405508 同。具體而言，藉由在含有氮的環境（氣體）中實施電漿處 理，而於被摻雜的氧化矽膜3 5 D、氧化矽膜3 5 0 1及墊層氧 化矽膜5的露出表面形成氧氮化合物膜3 5 0 N 2 (參照圖 50)。隨後，藉由HDP-CVD法沉積形成氧化物部分3 5 0的氧 化矽膜3 5 0 2，藉以完全充填溝渠2 (參照圖5 1 )。然後，藉 由將氮化矽膜6作為阻止膜的C Μ P法，除去該氮化矽膜6 上的膜3 5 D、3 5 0 Ν 2、3 5 0 2，將氧化矽膜3 5 0 2平坦化（參照 圖52)。此後，為了調整元件隔離35的高度，藉由氟酸局 部除去氧化矽膜3 5 0 2。於是，藉由順序除去氮化矽膜6及 墊層氧化矽膜5，完成元件隔離3 5 (參照圖5 3 )。此時，藉 由氧化矽膜3501、3502及氧氮化合物膜350Ν1、350Ν2的 形成步驟，被摻雜的氧化矽膜3 5 D成為由周邊絕緣體3 5 N D 所包圍。此後，藉由形成MOSFET90，完成圖48的半導體 裝置105 。 根據上述半導體裝置105及該製造方法，可獲得與已述 的半導體裝置1 0 1 (參照圖1及圖2)相同的效果。此時，藉 由氧氮化合物膜350Ν1，可更為確實防止雜質向著基板1 内（包括基板主面1S附近）的擴散，及藉由氧氮化合物膜 350Ν2，可更為確實防止雜質向著基板主面1S附近及元件 隔離3 5上的要素（例如、閘極9 1 )的擴散。 在此，也可使用半導體裝置1 0 1的其他製造方法（參照圖 9〜圖12)來製造半導體裝置105。 具體而言，與上述製造方法相同，一直形成至氧氮化合 物膜3 5 0Ν1為止。此後，藉由HDP-CVD法於溝渠2内沉積 39 312/發明說明書(補件)/92-07/92112027 200405508 被摻雜氟的氧化矽膜3 5 D (參照圖5 4 )。此時， 置1 0 1的其他製造方法相同，較完成之元件隔离 雜的氧化矽膜35D要厚地於溝渠2内沉積該膜 藉由氟酸除去已沉積的氧化矽膜3 5 D的局部（| 此時，考慮氧氨化合物膜3 5 0 N 2的形成，加工 的相同氧化矽膜35D要厚。藉由上述氟酸處理 半導體裝置101的其他製造方法相同的效果。 此後，與上述製造方法相同，藉由實施依氮 氮化合物膜3 5 0N 2的形成（參照圖5 6 )、氧化矽 沉積（參照圖5 7 )及C Μ P處理（參照圖5 8 )等，完 置 1 05。 (實施形態1〜5的變化例1 ) 還可利用美國專利第6 2 6 5 7 4 3號說明書（對應 開平1 0 - 3 4 0 9 5 0號公報）所揭示的製造方法來製 導體裝置101〜105。在此，以半導體裝置101 圖59〜圖62的剖面圖來說明該製造方法。 首先，於基板主面1 S上按順序形成已述的墊 5、非單晶石夕膜7(膜厚lOOnm〜300nm程度）及f 矽膜6 (參照圖5 9)。又，非單晶矽膜7可為多 形膜的任一者。然後，與已述的製造方法相同 影技術圖案蝕刻上述膜5、7、6及基板1，形成 内的溝渠2 (參照圖5 9 )。 接著，將溝渠2内的露出表面熱氧化，形成 3 1 0 1 (參照圖6 0 )。此時，不僅基板1的露出表 312/發明說明書(補件)/92-07/92112027 與半導體裝 I 3 5之被摻 35D。再者， ^照圖5 5 )。 為較已完成 即可獲得與 化處理的氧 膜3502的 成半導體裝 $於日本特 .造上述半 為例並參照 層氧化矽膜 L述的氮化 晶膜或非晶 ，藉由光微 到達基板1 氧化矽膜 面，連非單 40 200405508 晶矽膜7的露出表面也被氧化，又，基板1及非單晶矽膜 7的該熱氧化部分的端部與墊層氧化矽膜5耦合（接合）， 因此，於氧化矽膜3 1 0 1的溝渠2内除氮化矽膜6外全體被 形成。另外，藉由上述熱氧化，基板1的開口入口邊緣及 與此相對的非單晶矽膜的邊緣也被氧化，因此，該等邊緣 帶有圓角。 接著，與已述的製造方法相同，形成氧氮化合物膜 3 1 0 N 1、被摻雜的氧化矽膜3 1 D及氧化矽膜3 1 0 2，實施將 氮化矽膜6作為阻止膜的C Μ P處理（參照圖6 0 )。此後，為 了調整元件隔離31的高度，藉由氟酸局部除去氧化矽膜 3 10 2。於是，除去氮化矽膜6，例如藉由乾式蝕刻除去非 單晶矽膜7 (參照圖6 1 )。然後，藉由除去墊層氧化矽膜5， 完成元件隔離3 1 (參照圖6 2 )。 此後，藉由形成MOSFET90,完成圖1的半導體裝置101。 根據本變化例1之製造方法，因為熱氧化膜（氧化矽 膜）3 1 0 1係形成為較基板主面1 S僅突出非單晶矽膜7及墊 層氧化石夕膜的厚度（垂直於基板主面1S方向的尺寸）量，因 此，於墊層氧化矽膜5的蝕刻時，即便氧化矽膜3 1 01的端 部被蝕刻仍可使氧化矽膜3 1 0 1較基板主面1 S更為突出。 藉此，可更為確實地抑制元件隔離3 1的邊緣部較基板主面 1 S還要陷入（凹陷）的情況。藉此，可抑制起因於上述陷入 的不良（例如、逆狹窄通道效果）。此時，因為藉由熱氧化 所形成的氧化矽膜3101較由CVD法所形成的氧化矽膜（CVD 氧化膜）具有高耐蝕刻性，因此，較由C V D法形成上述氧化 41 312/發明說明書(補件)/92-07/92112027 200405508 矽膜3 1 0 1的上述突出部分的情況，可確實減低上述陷入。 若從上述效果是因為非單晶矽膜7的應用而獲得的情 況，及非單晶矽膜7於氧化矽膜3 1 02的CMP處理時可作為 阻止膜予以利用的情況來看，即便在不使用氮化矽膜6的 情況仍可獲得相同的效果。又，因為氮化矽膜6與非單晶 矽膜7相比，其與氧化矽膜3102的CMP選擇比高，因此， 可精度良好地進行依C Μ Ρ處理的元件隔離3 1的高度控制。 (實施形態1〜5的變化例2 ) 在上述說明中，雖以在被摻雜的絕緣體（氧化矽膜）3 1 D 〜3 5 D摻雜氟的情況為例，但是，除氟外即使摻雜硼、磷、 砷、氯、碘及溴等的任一者，仍可提升埋入特性，從而可 抑制空隙。另外，即使摻雜2種類以上的上述氟等的元素 也可獲得相同的效果。 (實施形態1〜5的變化例3 ) 又，在上述說明中，雖以使用HDP-CVD法來沉積被摻雜 的氧化矽膜31D〜35D及氧化矽膜3102〜3502的情況為 例，但是，使用其他的CVD法及塗敷法也可獲得相同的效 果。 (實施形態1〜5的變化例4 ) 另外，在上述說明中，作為其他的製造方法，雖以依氟 酸的濕式蝕刻除去被摻雜的氧化矽膜3 1 D〜3 5 D的局部的 情況為例，但是，使用氣相蝕刻及乾式蝕刻也可獲得相同 的效果。另外，例如，也可在沉積氧化矽膜3 1 0 2〜3 5 0 2 前，在該膜3102〜3502的成膜裝置内藉由電漿予以除去。 42 312/發明說明書(補件)/92-07/92112027 200405508 (實施形態1〜5的變化例5 ) 另外，在上述說明中，雖以藉由電漿氮化處理或熱氮化 處理形成氧氮化合物膜 310IU、320N：l、340fn、350N：l、330N2 〜3 5 0 N 2的情況為例，但是，例如藉由C V D法也可沉積氧 氮化合物膜3 1 0 N 1等。因為根據沉積法，與氮化處理比較 溝渠2的開口比增大，因此空隙的抑制效果減低，還可獲 得其他的效果、例如防止氧化矽膜3 1 D等中的雜質的擴散 的效果及抑制閘極絕緣膜9 2的薄膜化效果。 (發明效果） 根據本發明，因為被摻雜的絕緣體的埋入溝渠的特性優 良，又，藉由被摻雜的絕緣體以減小溝渠的開口比，因此 可抑制元件隔離中的空隙。更且，因為被摻雜的絕緣體係 藉由未被摻雜的絕緣體及第1氧氮化合物膜，或是，藉由 氧化矽膜、未被摻雜的絕緣體及氧氮化合物膜，而與半導 體基板隔離，因此，可防止被摻雜的絕緣體中的雜質向著 半導體基板内及元件隔離上的要素（例如、閘極）擴散。另 外，藉由利用氧化矽膜的氮化處理（例如、熱氮化處理及電 漿處理）來形成氧氮化合物膜，抑制溝渠的開口比的大幅增 大而可抑制元件隔離中的空隙。另外，氧氮化合物膜與氮 化矽膜不同，係抑制閘極絕緣膜的薄膜化，可提升半導體 裝置的可靠度。 【圖式簡單說明】 圖1為說明實施形態1之半導體裝置用的剖面圖。 圖2為說明實施形態1之半導體裝置之溝渠型元件隔離 43 312/發明說明書(補件)/92-07/92112027 200405508 用的剖面圖。 圖3為說明實施形態1之半導體裝置之製造方法用的剖 面圖。 圖4為說明實施形態1之半導體裝置之製造方法用的剖 面圖。 圖5為說明實施形態1之半導體裝置之製造方法用的剖 面圖。 圖6為說明實施形態1之半導體裝置之製造方法用的剖 面圖。 圖7為說明實施形態1之半導體裝置之製造方法用的剖 面圖。 圖8為說明實施形態1之半導體裝置之製造方法用的剖 面圖。 圖9為說明實施形態1之半導體裝置之其他製造方法用 的剖面圖。 圖1 0為說明實施形態1之半導體裝置之其他製造方法用 的剖面圖。 圖11為說明實施形態1之半導體裝置之其他製造方法用 的剖面圖。 圖12為說明實施形態1之半導體裝置之其他製造方法用 的剖面圖。 圖1 3為說明實施形態2之半導體裝置用的剖面圖。 圖1 4為說明實施形態2之半導體裝置之溝渠型元件隔離 用的剖面圖。 44 312/發明說明書(補件)/92-07/92112027 200405508 圖1 5為說明實施形態2之半導體裝置之製造方法用的剖 面圖。 圖1 6為說明實施形態2之半導體裝置之製造方法用的剖 面圖。 圖1 7為說明實施形態2之半導體裝置之製造方法用的剖 面圖。 圖1 8為說明實施形態2之半導體裝置之製造方法用的剖 面圖。 圖1 9為說明實施形態2之半導體裝置之製造方法用的剖 面圖。 圖20為說明實施形態2之半導體裝置之其他製造方法用 的剖面圖。 圖2 1為說明實施形態2之半導體裝置之其他製造方法用 的剖面圖。 圖22為說明實施形態2之半導體裝置之其他製造方法用 的剖面圖。 圖23為說明實施形態2之半導體裝置之其他製造方法用 的剖面圖。 圖2 4為說明實施形態3之半導體裝置用的剖面圖。 圖2 5為說明實施形態3之半導體裝置之溝渠型元件隔離 用的剖面圖。 圖2 6為說明實施形態3之半導體裝置之製造方法用的剖 面圖。 圖2 7為說明實施形態3之半導體裝置之製造方法用的剖 45 312/發明說明書(補件)/92-07/92112027 200405508 面圖。 圖2 8為說明實施形態3之半導體裝置之製造方法用的剖 面圖。 圖2 9為說明實施形態3之半導體裝置之製造方法用的剖 面圖。 圖3 0為說明實施形態3之半導體裝置之製造方法用的剖 面圖。 圖3 1為說明實施形態3之半導體裝置之製造方法用的剖 面圖。 圖32為說明實施形態3之半導體裝置之其他製造方法用 的剖面圖。 圖3 3為說明實施形態3之半導體裝置之其他製造方法用 的剖面圖。 圖3 4為說明實施形態3之半導體裝置之其他製造方法用 的剖面圖。 圖3 5為說明實施形態3之半導體裝置之其他製造方法用 的剖面圖。 圖36為說明實施形態3之半導體裝置之其他製造方法用 的剖面圖。 圖3 7為說明實施形態4之半導體裝置用的剖面圖。 圖3 8為說明實施形態4之半導體裝置之溝渠型元件隔離 用的剖面圖。 圖3 9為說明實施形態4之半導體裝置之製造方法用的剖 面圖。 46 312/發明說明書(補件)/92-07/92112027 200405508 圖4 0為說明實施形態4之半導體裝置之製造方法用的剖 面圖。 圖4 1為說明實施形態4之半導體裝置之製造方法用的剖 面圖。 圖42為說明實施形態4之半導體裝置之製造方法用的剖 面圖。 圖43為說明實施形態4之半導體裝置之其他製造方法用 的剖面圖。 圖44為說明實施形態4之半導體裝置之其他製造方法用 的剖面圖。 圖4 5為說明實施形態4之半導體裝置之其他製造方法用 的剖面圖。 圖46為說明實施形態4之半導體裝置之其他製造方法用 的剖面圖。 圖4 7為說明實施形態4之半導體裝置之其他製造方法用 的剖面圖。 圖48為說明實施形態5之半導體裝置用的剖面圖。 圖4 9為說明實施形態5之半導體裝置之溝渠型元件隔離 用的剖面圖。 圖5 0為說明實施形態5之半導體裝置之製造方法用的剖 面圖。 圖5 1為說明實施形態5之半導體裝置之製造方法用的剖 面圖。 圖5 2為說明實施形態5之半導體裝置之製造方法用的剖 47 312/發明說明書(補件)/92-07/92112027 200405508 面圖。 圖5 3為說明實施形態5之半導體裝置之製造方法用的剖 面圖。 圖5 4為說明實施形態5之半導體裝置之其他製造方法用 的剖面圖。 圖5 5為說明實施形態5之半導體裝置之其他製造方法用 的剖面圖。 圖5 6為說明實施形態5之半導體裝置之其他製造方法用 的剖面圖。 圖57為說明實施形態5之半導體裝置之其他製造方法用 的剖面圖。 圖5 8為說明實施形態5之半導體裝置之其他製造方法用 的剖面圖。 圖5 9為說明實施形態1〜5之變化例1的半導體裝置的 製造方法用的剖面圖。 圖6 0為說明實施形態1〜5之變化例1的半導體裝置的 製造方法用的剖面圖。 圖6 1為說明實施形態1〜5之變化例1的半導體裝置的 製造方法用的剖面圖。 圖6 2為說明實施形態1〜5之變化例1的半導體裝置的 製造方法用的剖面圖。 圖6 3為說明習知半導體裝置用的剖面圖。 圖6 4為說明習知半導體裝置的製造方法用的剖面圖。 圖6 5為說明習知半導體裝置的製造方法用的剖面圖。 48 312/發明說明書(補件)/92-07/92112027 200405508 圖6 6為說明習知半導體裝置的製造方法用的剖面圖。 圖6 7為說明習知半導體裝置的製造方法用的剖面圖。 (元件符號說明） 1 半導體基板 1 S 基板主面 2 溝渠 2S 溝渠的内表面 2W 溝渠的側面 2 B 溝渠的底面 5 墊層氧化矽膜 6 氮化矽膜 7 非單晶矽膜 3 1 元件隔離 3 1 D 被摻入雜質的絕緣體 3 1 N D 周邊絕緣體 3 2 元件隔離 3 2 D 被摻入雜質的絕緣體 3 2 N D 周邊絕緣體 33 元件隔離 3 3 D 被摻入雜質的絕緣體 3 3 N D 周邊絕緣體 3 4 元件隔離 3 4 D 被摻入雜質的絕緣體 3 4 N D 周邊絕緣體 49 312/發明說明書(補件)/9107/92112〇27 200405508 35 元件隔離 3 5 D 被摻入雜質的絕緣體 3 5 N D 周邊絕緣體
90 M0SFET 9 1 閘極 92 閘極絕緣膜 9 3 源極/汲極區域 10 1 半導體裝置 102 半導體裝置 1 03 半導體裝置 104 半導體裝置 105 半導體裝置 3 10 氧化物部分 3 1 ON 氧氮化合物部分 310N1氧氮化合物膜 3 20 氧化物部分 3 2 0 N 氧氮化合物部分 3 20N1氧氮化合物膜 3 3 0 氧化物部分 3 3 0 N 氧氮化合物部分 330N2氧氮化合物膜 340 氧化物部分 3 4 0 N 氧氮化合物部分 340N1氧氮化合物膜 50
312/發明說明書(補件)/92-07/92112027 200405508 3 4 0N2氧氮化合物膜 3 5 0 氧化物部分 3 5 0 N 氧氮化合物部分 3 5 0 N 1氧氮化合物膜 350N2氧氮化合物膜 3 1 0 1 氧化矽膜 3 1 0 2 氧化矽膜 3 2 0 1 氧化矽膜 3 2 0 2 氧化矽膜 3 3 0 1 氧化矽膜 3 3 0 2 氧化矽膜 3 4 0 1 氧化矽膜 3 4 0 2 氧化矽膜 3 5 0 1 氧化矽膜 3 5 0 2 氧化矽膜 5 0 0 半導體裝置 5 0 1 矽基板 5 0 1 S 基板主面 5 0 2 溝渠 5 0 5 塾層氧化碎膜 5 0 6 氮化矽膜 531 元件隔離 531a 氧化矽膜或内壁氧化膜 5 3 1 b 氧化矽膜或埋入氧化膜 312/發明說明書(補件)/92-07/92112〇27 200405508 590 MOSFET 5 9 1 閘極 5 9 2 閘極絕緣膜 5 9 3 源極/汲極區域 312/發明說明書(補件)/92-07/92112027