JP2000277604A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、トレンチ絶縁型の半導体装置及び
その製造方法において、トレンチ絶縁型の半導体装置及
びその製造方法において、凸形状に突出しているトレン
チ充填絶縁物がその側面から大きくえぐられて半導体基
板のトレンチトップコーナー部が露出することに起因す
る素子特性や信頼性の劣化を防止することができる半導
体装置及びその製造方法を提供することを目的とする。 【解決手段】 半導体基板１０の素子分離領域にトレン
チが形成され、その内壁はシリコン酸化膜２０及びシリ
コン酸化膜２４によって被覆されている。このトレンチ
内にはトレンチ充填絶縁物としてのＣＶＤ酸化膜２６が
充填されている。ＣＶＤ酸化膜２６の上部は素子形成領
域の半導体基板１０表面から凸形状に突出しており、そ
の突出した上部の側壁はＣＶＤ酸化膜２６よりもエッチ
ング耐性の高いバリア絶縁膜としてのシリコン酸化膜２
４によって被覆されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置及びその
製造方法に係り、特に微細集積化が進行した半導体集積
回路が絶縁層を充填形成したトレンチによって絶縁分離
されているトレンチ絶縁分離型の半導体装置及びその製
造方法に関するものである。

【０００２】

【従来の技術】例えば微細集積化が進行したメモリ素子
等の半導体集積回路においては、各半導体素子間又は半
導体素子内における所要部間の絶縁分離を絶縁層が充填
形成されたトレンチによって行う、いわゆるトレンチ絶
縁分離が広く行われている。

【０００３】以下、従来のトレンチ絶縁分離型ＭＯＳＦ
ＥＴ（Metal Oxide SemiconductorField Effect Transi
stor ）の製造方法を、図１４〜図２３の工程断面図を
用いて説明する。例えば単結晶シリコン基板からなる半
導体基板５０表面を熱酸化して、シリコン酸化膜（Ｓｉ
Ｏ₂ 膜）、いわゆるパッド酸化膜５２を形成する。更
に、このパッド酸化膜５２上にシリコン窒化膜５４を被
着形成する。こうして、パッド酸化膜５２及びシリコン
窒化膜（Ｓｉ₃ Ｎ₄ 膜）５４からなる積層膜を形成する
（図１４参照）。

【０００４】次いで、シリコン窒化膜５４上に塗布した
レジスト層５６をフォトリソグラフィ技術を用いてパタ
ーニングし、素子形成領域にレジスト層５６を残存させ
た後、この素子形成領域を被覆するレジスト層５６をエ
ッチングマスクとして、異方性エッチング法、例えばＲ
ＩＥ（Reactive Ion Etching；反応性イオンエッチン
グ）法により、シリコン窒化膜５４及びパッド酸化膜５
２を連続して選択的にエッチング除去して、素子分離領
域のシリコン窒化膜５４及びパッド酸化膜５２を貫通す
る開口部を形成し、この開口部内に半導体基板５０表面
を露出させる（図１５参照）。

【０００５】次いで、レジスト層５６を除去した後、シ
リコン窒化膜５４をマスクとして、開口部内に露出した
素子分離領域の半導体基板５０を選択的にエッチングし
て掘り込み、素子分離領域の半導体基板５０表面にトレ
ンチ５８を形成する（図１６参照）。

【０００６】次いで、ウェットエッチング法により、半
導体基板５０とシリコン窒化膜５４とに上下を挟まれ、
トレンチ５８内に側壁が露出しているパッド酸化膜５２
を横方向にエッチングして、パッド酸化膜５２がトレン
チ５８側壁から横方向にえぐられた窪みを形成し、トレ
ンチ５８側壁をなす半導体基板５０の傾斜した表面が素
子形成領域の半導体基板５０の水平な表面と交差する角
形状のトレンチトップコーナー部Ｂを露出させる（図１
７参照）。

【０００７】次いで、熱酸化処理を行い、外部に露出し
た半導体基板５０表面、即ちトレンチ５８の側壁及び底
面（以下、これらをまとめて「内壁」という）並びにト
レンチトップコーナー部Ｂの半導体基板５０表面を熱酸
化し、シリコン酸化膜６０を形成する。こうして、この
半導体基板５０のトレンチトップコーナー部Ｂの角形状
を丸める（図１８参照）。

【０００８】次いで、ＣＶＤ（Chemical Vapor Deposit
ion ；化学的気相成長）法により、トレンチ５８を含む
基体全面にＣＶＤ酸化膜６６を形成し、このＣＶＤ酸化
膜６６によってトレンチ５８を埋め込む。なお、このと
き、トレンチトップコーナー部Ｂ近傍のパッド酸化膜５
２が横方向にえぐられた窪みにも、ＣＶＤ酸化膜６６が
充填される（図１９参照）。

【０００９】次いで、ＣＭＰ（Chemical Mechanical Po
lishing ；化学的機械的研磨）法により、ＣＶＤ酸化膜
６６を平坦に研磨除去して、シリコン窒化膜５４表面を
露出させる。即ち、このＣＭＰにおいて、シリコン窒化
膜５４をＣＶＤ酸化膜６６の研磨に対するストッパとし
て使用する（図２０参照）。

【００１０】次いで、ホットリン酸液を用いるウェット
エッチング法により、シリコン窒化膜５４をエッチング
除去する。こうして、素子形成領域の半導体基板５０を
被覆するパッド酸化膜５２を露出させる。同時に、素子
分離領域のトレンチ５８内に充填されたＣＶＤ酸化膜６
６の上部をパッド酸化膜５２から凸形状に突出させる
（図２１参照）。

【００１１】次いで、ライトエッチングによりパッド酸
化膜５２を除去して、下地の半導体基板５０表面を露出
させる。こうして、素子分離領域に形成されたトレンチ
内に充填されているＣＶＤ酸化膜６６等による素子形成
領域のトレンチ絶縁分離を完成させる。

【００１２】なお、このパッド酸化膜５２のライトエッ
チングの際に、このパッド酸化膜５２よりもエッチング
速度が大きいＣＶＤ酸化膜６６の凸形状に突出している
上部は、その側面から大きくえぐられるようにエッチン
グされる。このため、トレンチトップコーナー部Ｂ近傍
のＣＶＤ酸化膜６６及びシリコン酸化膜６０もエッチン
グ除去され、このトレンチトップコーナー部Ｂの半導体
基板５０が露出されることになる（図２２参照）。

【００１３】次いで、素子形成領域の半導体基板５０上
にスルー酸化膜（図示せず）を形成した後、イオン注入
法により、半導体基板５０に所定の不純物イオンを選択
的に注入して、所定の導電型のウェル領域を形成する。
その後、ライトエッチングによりスルー酸化膜を除去す
る。そして、このスルー酸化膜のライトエッチングの際
にも、素子分離領域のＣＶＤ酸化膜６６はその凸形状に
突出している上部がその側面から大きくえぐられるよう
にエッチングされ、トレンチトップコーナー部Ｂの半導
体基板５０は益々大きく露出されることになる。

【００１４】続いて、素子形成領域の半導体基板５０表
面を熱酸化してゲート酸化膜６８を形成した後、このゲ
ート酸化膜６８上にポリシリコン層からなるゲート電極
７０を形成する。更に、イオン注入法により、このゲー
ト電極７０をマスクとして、素子形成領域の半導体基板
５０に所定の不純物イオンを選択的に注入して、所定の
導電型のソース／ドレイン領域７２を形成する。

【００１５】こうして、素子分離領域のトレンチ５８内
に充填されたＣＶＤ酸化膜６６等によってトレンチ絶縁
分離された素子形成領域に、半導体基板５０表面層に相
対して形成された一対のソース／ドレイン領域７２と、
これら一対のソース／ドレイン領域７２に挟まれたチャ
ネル領域７４上にゲート酸化膜６８を介して形成された
ゲート電極７０とから構成されるＭＯＳＦＥＴを形成す
る（図２３参照）。

【００１６】

【発明が解決しようとする課題】ところで、上記従来の
トレンチ絶縁分離型ＭＯＳＦＥＴの製造プロセスにおい
ては、素子分離領域の半導体基板５０表面にトレンチ５
８を形成した後、トレンチ５８内に側壁が露出している
パッド酸化膜５２を横方向にエッチングして、トレンチ
５８側壁をなす半導体基板５０の傾斜した表面が素子形
成領域の半導体基板５０の水平な表面と交差する角形状
のトレンチトップコーナー部Ｂを露出させ（図１７参
照）、続いて、トレンチ５８内壁及びトレンチトップコ
ーナー部Ｂの露出した半導体基板５０表面を熱酸化し
て、この半導体基板５０のトレンチトップコーナー部Ｂ
の角形状を丸めている（図１８参照）。

【００１７】これは、この半導体基板５０のトレンチト
ップコーナー部Ｂが鋭い角形状をなしていると、後の工
程において素子形成領域の半導体基板５０表面に熱酸化
によってゲート酸化膜を形成する際、このゲート酸化膜
がトレンチトップコーナー部Ｂにおいて局所的に薄膜化
して、ＭＯＳＦＥＴの特性や信頼性を劣化させる恐れが
あるため、予め半導体基板５０のトレンチトップコーナ
ー部Ｂの角形状を丸めておき、ゲート酸化膜の局所的な
薄膜化を緩和して、ＭＯＳＦＥＴの特性や信頼性の劣化
を防止しようとするものである。

【００１８】しかし、図１７及び図１８に示されるよう
に、トレンチ５８内に側壁が露出しているパッド酸化膜
５２がエッチングされて横方向にえぐられた窪みが形成
されることから、基体全面に形成するＣＶＤ酸化膜６６
によってトレンチ５８を埋め込む際に、半導体基板５０
のトレンチトップコーナー部Ｂ近傍のパッド酸化膜５２
が横方向にえぐられた窪みにも一般的に膜質の劣るＣＶ
Ｄ酸化膜６６が充填されて（図１９〜図２１参照）、こ
の部分におけるエッチング耐性は弱体なものとなる。

【００１９】このため、ライトエッチングによりパッド
酸化膜５２を除去する際に、このパッド酸化膜５２より
もエッチング速度が大きいＣＶＤ酸化膜６６の凸形状に
突出している上部はその側面から大きくえぐられるよう
にエッチングされ、更にトレンチトップコーナー部Ｂ近
傍のＣＶＤ酸化膜６６及びシリコン酸化膜６０もエッチ
ング除去されることになり、このトレンチトップコーナ
ー部Ｂの半導体基板５０が露出してしまう（図２２参
照）。

【００２０】また、素子形成領域の半導体基板５０上に
スルー酸化膜を形成し、イオン注入等を行った後、この
スルー酸化膜をライトエッチングにより除去する際に
も、素子分離領域のＣＶＤ酸化膜６６はその凸形状に突
出している上部がその側面から大きくえぐられるように
エッチングされ、トレンチトップコーナー部Ｂの半導体
基板５０は益々大きく露出してしまう。

【００２１】従って、素子形成領域の半導体基板５０表
面を熱酸化してゲート酸化膜６８を形成する際に、半導
体基板５０のトレンチトップコーナー部Ｂにもゲート酸
化膜６８が形成される。そして、このとき、予め半導体
基板５０のトレンチトップコーナー部Ｂの角部は丸めら
れてゲート酸化膜６８の局所的な薄膜化を緩和する処置
が取られているとはいえ、ゲート酸化膜６８の局所的な
薄膜化を完全に回避することはできず、ＭＯＳＦＥＴの
特性や信頼性の劣化を招く恐れが生じる。

【００２２】そこで本発明は、上記問題点を鑑みてなさ
れたものであり、トレンチ絶縁型の半導体装置及びその
製造方法において、凸形状に突出しているトレンチ充填
絶縁物がその側面から大きくえぐられて半導体基板のト
レンチトップコーナー部が露出することに起因する素子
特性や信頼性の劣化を防止することができる半導体装置
及びその製造方法を提供することを目的とする。

【００２３】

【課題を解決するための手段】上記課題は、以下の本発
明に係る半導体装置及びその製造方法によって達成され
る。即ち、請求項１に係る半導体装置は、半導体基板表
面に形成されたトレンチ内に埋め込まれているトレンチ
充填絶縁物によって素子領域が分離されている半導体装
置であって、トレンチ充填絶縁物の上部が素子領域の半
導体基板表面から凸形状に突出しており、この半導体基
板表面から凸形状に突出しているトレンチ充填絶縁物の
側壁が、トレンチ充填絶縁物よりもエッチング耐性の高
いバリア絶縁膜によって被覆されていることを特徴とす
る。

【００２４】このように請求項１に係る半導体装置にお
いては、半導体基板表面から凸形状に突出しているトレ
ンチ充填絶縁物の側壁がエッチング耐性の高いバリア絶
縁膜によって被覆されていることにより、素子領域の半
導体基板上に形成された薄膜をライトエッチングする際
に同時にトレンチ充填絶縁物の側壁がエッチングされる
ことをバリア絶縁膜によって抑制防止することが可能に
なるため、半導体基板のトレンチトップコーナー部が露
出することが防止される。従って、例えば素子領域の半
導体基板上にＭＯＳＦＥＴのゲート酸化膜を形成する場
合であっても、ゲート酸化膜の局所的な薄膜化を招くこ
となく、ＭＯＳＦＥＴの特性や信頼性の劣化が防止され
る。

【００２５】なお、上記請求項１に係る半導体装置にお
いて、トレンチ充填絶縁物が第１の酸化膜からなり、バ
リア絶縁膜が第１の酸化膜より高密度の第２の酸化膜で
あることが好適である。この場合、トレンチ充填絶縁物
及びバリア絶縁膜をなす第１及び第２の酸化膜は共に半
導体装置の製造プロセスにおいて容易に形成可能な絶縁
膜であり、同種の絶縁膜であっても異なる膜質によりエ
ッチング耐性に差が得られるため、バリア絶縁膜として
の第２の酸化膜はトレンチ充填絶縁物としての第１の酸
化膜のエッチングに対するバリア機能を発揮することが
可能になる。

【００２６】また、上記請求項１に係る半導体装置にお
いて、トレンチ充填絶縁物が酸化膜からなり、バリア絶
縁膜が窒化膜であることも好適である。この場合も、ト
レンチ充填絶縁物及びバリア絶縁膜をなす酸化膜及び窒
化膜は共に半導体装置の製造プロセスにおいて容易に形
成可能な絶縁膜であり、異種の絶縁膜であることにより
同類の絶縁膜の異なる膜質の場合よりも大きなエッチン
グ耐性の差が得られるため、バリア絶縁膜としての窒化
膜はトレンチ充填絶縁物としての酸化膜のエッチングに
対するバリア機能をより有効に発揮することが可能にな
る。

【００２７】また、請求項４に係る半導体装置の製造方
法は、半導体基板表面に形成されたトレンチ内に埋め込
まれているトレンチ充填絶縁物によって素子領域が分離
されている半導体装置の製造方法であって、半導体基板
上にパッド絶縁膜を介して絶縁膜を形成する第１の工程
と、これらの絶縁膜及びパッド絶縁膜を選択的にエッチ
ングして素子分離領域に開口部を形成した後、この開口
部内に露出した半導体基板を選択的にエッチングしてト
レンチを形成する第２の工程と、トレンチ内壁、パッド
絶縁膜側壁、及び絶縁膜側壁に、トレンチ充填絶縁物よ
りもエッチング耐性の高いバリア絶縁膜を形成する第３
の工程と、このバリア絶縁膜からなるトレンチ内にトレ
ンチ充填絶縁物を埋め込む第４の工程と、絶縁膜及びパ
ッド絶縁膜を順にエッチング除去して、トレンチ内に埋
め込んだトレンチ充填絶縁物の上部を素子領域の半導体
基板表面から凸形状に突出させると共に、半導体基板表
面から凸形状に突出したトレンチ充填絶縁物の側壁にバ
リア絶縁膜を残存させる第５の工程と、を有することを
特徴とする。

【００２８】このように請求項４に係る半導体装置の製
造方法においては、トレンチ内壁、パッド絶縁膜側壁、
及び絶縁膜側壁に、トレンチ内に埋め込むトレンチ充填
絶縁物よりもエッチング耐性の高いバリア絶縁膜を形成
し、パッド絶縁膜をエッチング除去する際に、素子領域
の半導体基板表面から凸形状に突出したトレンチ充填絶
縁物の側壁にバリア絶縁膜を残存させることにより、パ
ッド絶縁膜のエッチングの際に同時にトレンチ充填絶縁
物の側壁がエッチングされることをバリア絶縁膜によっ
て抑制防止することが可能になるため、半導体基板のト
レンチトップコーナー部が露出することが防止される。
従って、例えば素子領域の半導体基板上にＭＯＳＦＥＴ
のゲート酸化膜を形成する場合であっても、ゲート酸化
膜の局所的な薄膜化を招くことなく、ＭＯＳＦＥＴの特
性や信頼性の劣化が防止される。

【００２９】また、請求項５に係る半導体装置の製造方
法は、上記請求項４に係る半導体装置の製造方法におい
て、パッド絶縁膜として第１の酸化膜を用い、絶縁膜と
して窒化膜を用い、前記第３の工程及び前記第４の工程
が、トレンチを含む基体全面にポリシリコン膜を形成
し、このポリシリコン膜を熱酸化してバリア絶縁膜とし
ての第２の酸化膜を第１の酸化膜よりも厚く形成し、ト
レンチを含む基体全面にトレンチ充填絶縁物としての第
３の酸化膜を形成して第２の酸化膜からなるトレンチ内
を埋め込み、窒化膜表面が露出するまで第３の酸化膜及
び第２の酸化膜を研磨除去して第２の酸化膜からなるト
レンチ内に第３の酸化膜を残存させる工程である構成と
することにより、トレンチ充填絶縁物として例えば気相
成長法により形成した第３の酸化膜を用い、この第３の
酸化膜よりもエッチング耐性の高いポリシリコン膜を熱
酸化して形成した第２の酸化膜をバリア絶縁膜として用
い、この第２の酸化膜の膜厚をパッド絶縁膜としての第
１の酸化膜の膜厚よりも厚くして、パッド絶縁膜の第１
の酸化膜をエッチング除去する際に、素子領域の半導体
基板表面から凸形状に突出したトレンチ充填絶縁物の側
壁にバリア絶縁膜としての第２の酸化膜を容易に残存さ
せることが可能になるため、パッド絶縁膜のエッチング
の際に同時にトレンチ充填絶縁物がエッチングされるこ
とをバリア絶縁膜によって抑制防止することが可能にな
り、半導体基板のトレンチトップコーナー部が露出する
ことが防止される。

【００３０】また、請求項６に係る半導体装置の製造方
法は、上記請求項４に係る半導体装置の製造方法におい
て、パッド絶縁膜として第１の酸化膜を用い、絶縁膜と
して窒化膜を用い、前記第３の工程が、トレンチを含む
基体全面にトレンチ充填絶縁物よりもエッチング耐性の
高いバリア絶縁膜としての第２の酸化膜を第１の酸化膜
よりも厚く形成する工程であり、前記第４の工程が、ト
レンチを含む基体全面にトレンチ充填絶縁物としての第
３の酸化膜を形成して第２の酸化膜からなるトレンチ内
を埋め込み、窒化膜表面が露出するまで第３の酸化膜及
び第２の酸化膜を研磨除去して第２の酸化膜からなるト
レンチ内に第３の酸化膜を残存させる工程である構成と
することにより、トレンチ充填絶縁物として例えば気相
成長法により形成した第３の酸化膜を用い、この第３の
酸化膜よりもエッチング耐性の高い例えば気相成長法と
スパッタ法を組み合わせて形成した第２の酸化膜をバリ
ア絶縁膜として用い、この第２の酸化膜の膜厚をパッド
絶縁膜としての第１の酸化膜の膜厚よりも厚くして、パ
ッド絶縁膜の第１の酸化膜をエッチング除去する際に、
素子領域の半導体基板表面から凸形状に突出したトレン
チ充填絶縁物の側壁にバリア絶縁膜としての第２の酸化
膜を残存させることが可能になるため、パッド絶縁膜の
エッチングの際に同時にトレンチ充填絶縁物がエッチン
グされることをバリア絶縁膜によって抑制防止すること
が可能になり、半導体基板のトレンチトップコーナー部
が露出することが防止される。

【００３１】また、請求項７に係る半導体装置の製造方
法は、上記請求項４に係る半導体装置の製造方法におい
て、パッド絶縁膜として第１の酸化膜を用い、絶縁膜と
してポリシリコン膜を用い、前記第３の工程が、トレン
チを含む基体全面にトレンチ充填絶縁物よりもエッチン
グ耐性の高いバリア絶縁膜としての窒化膜を形成する工
程であり、前記第４の工程が、トレンチを含む基体全面
にトレンチ充填絶縁物としての第２の酸化膜を形成して
窒化膜からなるトレンチ内を埋め込み、ポリシリコン膜
表面が露出するまで第２の酸化膜及び窒化膜を研磨除去
して窒化膜からなるトレンチ内に第２の酸化膜を残存さ
せる工程である構成とすることにより、トレンチ充填絶
縁物として第２の酸化膜を用い、この第２の酸化膜より
もエッチング耐性の高い窒化膜をバリア絶縁膜として用
い、パッド絶縁膜としての第１の酸化膜をエッチング除
去する際に、素子領域の半導体基板表面から凸形状に突
出したトレンチ充填絶縁物の側壁にバリア絶縁膜として
の窒化膜を容易に残存させることが可能になるため、パ
ッド絶縁膜のエッチングの際に同時にトレンチ充填絶縁
物がエッチングされることをバリア絶縁膜によって抑制
防止することが容易に可能になり、半導体基板のトレン
チトップコーナー部が露出することが防止される。

【００３２】また、請求項８に係る半導体装置の製造方
法は、上記請求項４に係る半導体装置の製造方法におい
て、前記第２の工程の後、前記第３の工程の前に、トレ
ンチ内に露出するパッド絶縁膜を横方向にエッチングし
て、半導体基板のトレンチトップコーナー部を露出した
後、露出しているトレンチの内壁及びトレンチトップコ
ーナー部の半導体基板表面を熱酸化して、酸化膜を形成
する工程を有する構成とすることにより、予め半導体基
板のトレンチトップコーナー部の角形状が丸められると
共に、次の第３の工程において、パッド絶縁膜のエッチ
ングよって横方向にえぐられた窪みにトレンチ充填絶縁
物よりもエッチング耐性の高いバリア絶縁膜が形成さ
れ、このバリア絶縁膜によって半導体基板のトレンチト
ップコーナー部近傍が被覆されるため、エッチング耐性
が強化されて、半導体基板のトレンチトップコーナー部
が露出することが防止される。

【００３３】

【発明の実施の形態】以下、添付図面を参照しながら、
本発明の実施の形態を説明する。図１は本発明の一実施
形態に係るトレンチ絶縁分離型のＭＯＳＦＥＴを示す断
面図であり、図２〜図１３はそれぞれ図１のトレンチ絶
縁分離型のＭＯＳＦＥＴの製造方法を説明するための工
程断面図である。

【００３４】図１に示されるように、例えば単結晶シリ
コン基板からなる半導体基板１０の素子分離領域には、
例えば深さ４００ｎｍのトレンチが形成されており、そ
の内壁はシリコン酸化膜２０及びシリコン酸化膜２４に
よって被覆されている。また、このトレンチ内にはトレ
ンチ充填絶縁物としてのＣＶＤ酸化膜２６が充填されて
いる。

【００３５】そして、このＣＶＤ酸化膜２６の上部は、
素子形成領域の半導体基板１０表面から凸形状に突出し
ていると共に、そのＣＶＤ酸化膜２６の突出している上
部の側壁は、ＣＶＤ酸化膜２６よりもエッチング耐性の
高いバリア絶縁膜としてのシリコン酸化膜２４によって
被覆されている。こうして、素子分離領域に形成された
トレンチ内に充填されたＣＶＤ酸化膜２６等により、素
子形成領域のトレンチ絶縁分離がなされている。

【００３６】また、このトレンチ絶縁分離された素子形
成領域においては、半導体基板１０表面層に相対して形
成されたソース／ドレイン領域３２と、これら一対のソ
ース／ドレイン領域３２に挟まれたチャネル領域３４上
にゲート酸化膜２８を介して形成されたゲート電極３０
とから構成されるＭＯＳＦＥＴが形成されている。こう
して、トレンチ絶縁分離型のＭＯＳＦＥＴが形成されて
いる。

【００３７】次に、図１のトレンチ絶縁分離型のＭＯＳ
ＦＥＴの製造方法を、図２〜図１３を用いて説明する。
例えば単結晶シリコン基板からなる半導体基板１０表面
を熱酸化して、例えば厚さ２０ｎｍ程度のパッド酸化膜
１２を形成する。更に、このパッド酸化膜１２上に、例
えば厚さ２００ｎｍ程度のシリコン窒化膜１４を被着形
成する。こうして、パッド酸化膜１２及びシリコン窒化
膜１４からなる積層膜を形成する（図２参照）。

【００３８】次いで、シリコン窒化膜１４上にレジスト
層１６を塗布した後、フォトリソグラフィ技術を用いて
パターニングして、素子形成領域にレジスト層１６を残
存させる一方、素子分離領域に開口部を設ける。続い
て、この素子形成領域を被覆するレジスト層１６をエッ
チングマスクとして、異方性エッチング法、例えばＲＩ
Ｅ法により、シリコン窒化膜１４及びパッド酸化膜１２
を連続して選択的にエッチング除去する。こうして、素
子分離領域のシリコン窒化膜１４及びパッド酸化膜１２
を貫通する開口部を形成し、この開口部内に半導体基板
１０表面を露出させる（図３参照）。

【００３９】次いで、レジスト層１６を除去した後、シ
リコン窒化膜１４をマスクとして、開口部内に露出した
素子分離領域の半導体基板１０を選択的にエッチングし
て掘り込む。こうして、素子分離領域の半導体基板１０
表面に例えば深さ４００ｎｍのトレンチ１８を形成する
（図４参照）。

【００４０】次いで、ウェットエッチング法により、半
導体基板１０とシリコン窒化膜１４とに上下を挟まれ、
トレンチ１８内に側壁が露出しているパッド酸化膜１２
を横方向に例えば２０ｎｍ程度エッチングする。こうし
て、パッド酸化膜１２がトレンチ１８側壁から横方向に
えぐられた窪みを形成し、半導体基板１０のトレンチト
ップコーナー部Ａを露出させる（図５参照）。

【００４１】次いで、熱酸化処理を行い、外部に露出し
た半導体基板１０表面、即ちトレンチ１８内壁及びトレ
ンチトップコーナー部Ａの半導体基板１０表面を熱酸化
し、シリコン酸化膜２０を形成する。なお、このときの
熱酸化処理は、例えばＨＣｌ（塩酸）を１％含むドライ
酸化雰囲気中において温度１０００℃の加熱を行うもの
とする。こうして、半導体基板１０のトレンチトップコ
ーナー部Ａの角形状を丸める（図６参照）。

【００４２】次いで、ＣＶＤ法により、トレンチ１８を
含む基体全面に例えば厚さ２０ｎｍ程度のポリシリコン
膜２２を形成する（図７参照）。次いで、このポリシリ
コン膜２２を熱酸化して、厚さ４０ｎｍ程度のバリア絶
縁膜としてのシリコン酸化膜２４を形成する（図８参
照）。

【００４３】次いで、ＨＤＰ（High Density Plasma ）
ＣＶＤ法により、トレンチ１８を含む基体全面に例えば
厚さ６００ｎｍ程度のトレンチ充填絶縁物としてのＣＶ
Ｄ酸化膜２６を形成し、このＣＶＤ酸化膜２６によって
シリコン酸化膜２４からなるトレンチ１８を埋め込む
（図９参照）。

【００４４】次いで、ＣＭＰ法により、ＣＶＤ酸化膜２
６の表面からＣＶＤ酸化膜２６及びシリコン酸化膜２４
を平坦に研磨除去して、シリコン窒化膜１４表面を露出
させる。即ち、このＣＭＰにおいて、シリコン窒化膜１
４は、ＣＶＤ酸化膜２６及びシリコン酸化膜２４よりも
ＣＭＰ選択比が高いため、これらＣＶＤ酸化膜２６及び
シリコン酸化膜２４のＣＭＰに対するストッパとして機
能する。こうして、シリコン酸化膜２４からなるトレン
チ１８内のみにトレンチ充填絶縁物としてのＣＶＤ酸化
膜２６を残存させる（図１０参照）。

【００４５】次いで、ホットリン酸液を用いるウェット
エッチング法により、シリコン窒化膜１４をエッチング
除去する。こうして、素子形成領域の半導体基板１０を
被覆するパッド酸化膜１２を露出させる。同時に、素子
分離領域のトレンチ１８内に充填されたトレンチ充填絶
縁物としてのＣＶＤ酸化膜２６の上部を、その側壁がバ
リア絶縁膜としてのシリコン酸化膜２４によって被覆さ
れた状態において、パッド酸化膜１２から凸形状に突出
させる（図１１参照）。

【００４６】次いで、ライトエッチングによりパッド酸
化膜１２を除去して、下地の半導体基板１０表面を露出
させる。こうして、素子分離領域に形成されたトレンチ
１８内に充填されたＣＶＤ酸化膜２６等による素子形成
領域のトレンチ絶縁分離を完成させる。

【００４７】なお、このパッド酸化膜１２のライトエッ
チングの際に、トレンチ充填絶縁物としてのＣＶＤ酸化
膜２６側壁を被覆しているバリア絶縁膜としてのシリコ
ン酸化膜２４もパッド酸化膜１２と同程度のエッチング
速度でエッチングされるが、シリコン酸化膜２４の膜厚
はパッド酸化膜１２の膜厚よりも厚くなっているため
に、パッド酸化膜１２がライトエッチングにより除去さ
れて下地の半導体基板１０表面が露出した段階において
も、ＣＶＤ酸化膜２６側壁のシリコン酸化膜２４は残存
する。

【００４８】こうして、パッド酸化膜１２のエッチング
除去の際に、シリコン酸化膜２４がＣＶＤ酸化膜２６側
壁のエッチングに対するバリアとして機能するため、パ
ッド酸化膜１２よりもエッチング速度が大きいＣＶＤ酸
化膜２６のパッド酸化膜１２から凸形状に突出している
上部が、その側面から大きくえぐられるようにエッチン
グされることはない（図１２参照）。

【００４９】次いで、素子形成領域の半導体基板１０上
にスルー酸化膜（図示せず）を形成した後、イオン注入
法により、半導体基板１０に所定の不純物イオンを選択
的に注入して、所定の導電型のウェル領域を形成する。
その後、ライトエッチングによりスルー酸化膜を除去す
る。そして、このスルー酸化膜のライトエッチングの際
にも、素子分離領域のＣＶＤ酸化膜２６側壁に残存する
シリコン酸化膜２４がＣＶＤ酸化膜２６側壁のエッチン
グに対するバリアとして機能するため、ＣＶＤ酸化膜２
６の凸形状に突出している上部がその側面から大きくえ
ぐられるようにエッチングされることはない。

【００５０】次いで、素子形成領域の半導体基板１０表
面を熱酸化してゲート酸化膜２８を形成する。また、Ｃ
ＶＤ法により、このゲート酸化膜２８上にポリシリコン
層を形成した後、フォトリソグラフィ技術を用いて所定
のゲート形状にパターニングして、ゲート電極３０を形
成する。続いて、イオン注入法により、ゲート電極３０
をマスクとして、素子形成領域の半導体基板１０に所定
の不純物イオンを選択的に注入して、所定の導電型のソ
ース／ドレイン領域３２を形成する。

【００５１】こうして、素子分離領域のトレンチ１８内
に充填されたＣＶＤ酸化膜２６等によってトレンチ絶縁
分離された素子形成領域に、半導体基板１０表面層に相
対して形成された一対のソース／ドレイン領域３２と、
これら一対のソース／ドレイン領域３２に挟まれたチャ
ネル領域３４上にゲート酸化膜２８を介して形成された
ゲート電極３０とから構成されるＭＯＳＦＥＴを形成す
る。

【００５２】このように本実施形態によれば、単結晶シ
リコン基板からなる半導体基板１０上に厚さ２０ｎｍ程
度のパッド酸化膜１２及びシリコン窒化膜１４を順に形
成し、これらの積層膜の開口部内に露出した素子分離領
域の半導体基板１０を選択的にエッチングして深さ４０
０ｎｍのトレンチ１８を形成し、トレンチ１８内に側壁
が露出しているパッド酸化膜１２を横方向に２０ｎｍ程
度エッチングして、パッド酸化膜１２がトレンチ１８側
壁からえぐられた窪みを形成すると共に半導体基板１０
のトレンチトップコーナー部Ａを露出させ、トレンチ１
８内壁及びトレンチトップコーナー部Ａの露出した半導
体基板１０表面を熱酸化してシリコン酸化膜２０を形成
し、基体全面に形成した厚さ２０ｎｍ程度のポリシリコ
ン膜２２を熱酸化して厚さ４０ｎｍ程度のバリア絶縁膜
としてのシリコン酸化膜２４を形成し、ＨＤＰ−ＣＶＤ
法により厚さ６００ｎｍ程度のトレンチ充填絶縁物とし
てのＣＶＤ酸化膜２６を形成してシリコン酸化膜２４か
らなるトレンチ１８を埋め込み、ＣＭＰ法によりシリコ
ン窒化膜１４表面が露出するまでＣＶＤ酸化膜２６及び
シリコン酸化膜２４を平坦に研磨除去してシリコン酸化
膜２４からなるトレンチ１８内のみにＣＶＤ酸化膜２６
を残存させ、シリコン窒化膜１４及びパッド酸化膜１２
をエッチング除去して、素子分離領域のトレンチ１８内
に充填されたトレンチ充填絶縁物としてのＣＶＤ酸化膜
２６の上部をその側壁がバリア絶縁膜としてのシリコン
酸化膜２４によって被覆された状態においてパッド酸化
膜１２から凸形状に突出させ、トレンチ絶縁分離を完成
させている。

【００５３】そして、パッド酸化膜１２のライトエッチ
ングの際に、このパッド酸化膜１２よりも膜厚の厚いバ
リア絶縁膜としてのシリコン酸化膜２４がトレンチ充填
絶縁物としてのＣＶＤ酸化膜２６側壁を被覆しているた
め、パッド酸化膜１２よりもエッチング速度が大きいＣ
ＶＤ酸化膜２６の凸形状に突出している上部がその側面
から大きくえぐられるようにエッチングされることを抑
制防止することが可能になり、半導体基板１０のトレン
チトップコーナー部Ａが露出することを防止することが
できる。素子形成領域の半導体基板１０上に形成したス
ルー酸化膜をライトエッチングにより除去する場合も、
同様である。

【００５４】また、パッド酸化膜１２の横方向に２０ｎ
ｍ程度エッチングして、パッド酸化膜１２がトレンチ１
８側壁からえぐられた窪みを形成すると共に半導体基板
１０のトレンチトップコーナー部Ａを露出させ、トレン
チ１８内壁及びトレンチトップコーナー部Ａの露出した
半導体基板１０表面を熱酸化してシリコン酸化膜２０を
形成した後、基体全面に形成した厚さ２０ｎｍ程度のポ
リシリコン膜２２を熱酸化して厚さ４０ｎｍ程度のバリ
ア絶縁膜としてのシリコン酸化膜２４を形成しているた
め、半導体基板１０のトレンチトップコーナー部Ａの角
形状を丸めることができると共に、パッド酸化膜１２の
横方向にえぐられた窪みにエッチング耐性の高いバリア
絶縁膜としてのシリコン酸化膜２４が形成され、このシ
リコン酸化膜２４によって半導体基板１０のトレンチト
ップコーナー部Ａ近傍が被覆されるため、エッチング耐
性が強化されて、半導体基板１０のトレンチトップコー
ナー部Ａが露出することを防止することができる。

【００５５】従って、素子形成領域の半導体基板１０上
にＭＯＳＦＥＴのゲート酸化膜２８を形成する場合であ
っても、ゲート酸化膜２８の局所的な薄膜化を招くこと
なく、ＭＯＳＦＥＴの特性や信頼性の劣化を防止するこ
とができる。

【００５６】なお、上記実施形態においては、パッド絶
縁膜として厚さ２０ｎｍ程度のパッド酸化膜１２を、Ｃ
ＭＰ法によりトレンチ充填絶縁物等を研磨除去する際の
ストッパとして機能させる絶縁膜としてシリコン窒化膜
１４を、バリア絶縁膜として厚さ２０ｎｍ程度のポリシ
リコン膜２２を熱酸化して形成した厚さ４０ｎｍ程度の
シリコン酸化膜２４を、トレンチ充填絶縁物としてのＨ
ＤＰ−ＣＶＤ法により形成した厚さ６００ｎｍ程度のＣ
ＶＤ酸化膜２６をそれぞれ使用しているが、これらの絶
縁膜に限定される必要はない。

【００５７】例えばバリア絶縁膜として、スパッタ法と
ＣＶＤ法を組み合わせた成膜法によって形成され、パッ
ド酸化膜１２のライトエッチングに対してトレンチ充填
絶縁物としてのＣＶＤ酸化膜２６よりもエッチング耐性
の高いシリコン酸化膜を用いてもよい。

【００５８】また、ＣＭＰ法によりトレンチ充填絶縁物
等を研磨除去する際のストッパとして機能させる絶縁膜
として、例えばポリシリコン膜を用い、バリア絶縁膜と
して、パッド酸化膜１２のライトエッチングに対してト
レンチ充填絶縁物としてのＣＶＤ酸化膜２６よりもエッ
チング耐性の高いシリコン窒化膜を用いてもよい。

【００５９】

【発明の効果】以上、詳細に説明した通り、本発明に係
る半導体装置及びその製造方法によれば次のような効果
を奏することができる。即ち、請求項１に係る半導体装
置の製造方法によれば、半導体基板表面から凸形状に突
出しているトレンチ充填絶縁物の側壁がエッチング耐性
の高いバリア絶縁膜によって被覆されていることによ
り、素子領域の半導体基板上に形成された薄膜をライト
エッチングする際に同時にトレンチ充填絶縁物の側壁が
エッチングされることをバリア絶縁膜によって抑制防止
することが可能になるため、半導体基板のトレンチトッ
プコーナー部が露出することを防止することができる。
従って、例えば素子領域の半導体基板上にＭＯＳＦＥＴ
のゲート酸化膜を形成する場合であっても、ゲート酸化
膜の局所的な薄膜化を防止し、ＭＯＳＦＥＴの特性や信
頼性の向上を実現することができる。

【００６０】また、請求項４に係る半導体装置の製造方
法によれば、トレンチ内壁、パッド絶縁膜側壁、及び絶
縁膜側壁に、トレンチ内に埋め込むトレンチ充填絶縁物
よりもエッチング耐性の高いバリア絶縁膜を形成し、パ
ッド絶縁膜をエッチング除去する際に、素子領域の半導
体基板表面から凸形状に突出したトレンチ充填絶縁物の
側壁にバリア絶縁膜を残存させることにより、パッド絶
縁膜のエッチングの際に同時にトレンチ充填絶縁物の側
壁がエッチングされることをバリア絶縁膜によって抑制
防止することが可能になるため、半導体基板のトレンチ
トップコーナー部が露出することを防止することができ
る。従って、例えば素子領域の半導体基板上にＭＯＳＦ
ＥＴのゲート酸化膜を形成する場合であっても、ゲート
酸化膜の局所的な薄膜化を防止し、ＭＯＳＦＥＴの特性
や信頼性の向上を実現することができる。

【００６１】また、請求項５に係る半導体装置の製造方
法によれば、上記請求項４に係る半導体装置の製造方法
において、パッド絶縁膜として第１の酸化膜を用い、絶
縁膜として窒化膜を用い、トレンチを含む基体全面に形
成したポリシリコン膜を熱酸化してバリア絶縁膜として
の第２の酸化膜を第１の酸化膜よりも厚く形成し、トレ
ンチを含む基体全面にトレンチ充填絶縁物としての第３
の酸化膜を形成して第２の酸化膜からなるトレンチ内を
埋め込み、窒化膜表面が露出するまで第３の酸化膜及び
第２の酸化膜を研磨除去して第２の酸化膜からなるトレ
ンチ内に第３の酸化膜を残存させることにより、トレン
チ充填絶縁物として例えば気相成長法により形成した第
３の酸化膜を用い、この第３の酸化膜よりもエッチング
耐性の高いポリシリコン膜を熱酸化して形成した第２の
酸化膜をバリア絶縁膜として用い、この第２の酸化膜の
膜厚をパッド絶縁膜としての第１の酸化膜の膜厚よりも
厚くして、パッド絶縁膜の第１の酸化膜をエッチング除
去する際に、素子領域の半導体基板表面から凸形状に突
出したトレンチ充填絶縁物の側壁にバリア絶縁膜として
の第２の酸化膜を容易に残存させることが可能になるた
め、パッド絶縁膜のエッチングの際に同時にトレンチ充
填絶縁物がエッチングされることをバリア絶縁膜によっ
て抑制防止することが可能になり、半導体基板のトレン
チトップコーナー部が露出することを防止することがで
きる。従って、半導体装置の特性や信頼性の向上に寄与
することができる。

【００６２】また、請求項６に係る半導体装置の製造方
法によれば、上記請求項４に係る半導体装置の製造方法
において、パッド絶縁膜として第１の酸化膜を用い、絶
縁膜として窒化膜を用い、トレンチを含む基体全面に第
１の酸化膜のライトエッチングに対してトレンチ充填絶
縁物よりもエッチング耐性の高いバリア絶縁膜としての
第２の酸化膜を第１の酸化膜よりも厚く形成し、トレン
チを含む基体全面に気相成長法を用いてトレンチ充填絶
縁物としての第３の酸化膜を形成して第２の酸化膜から
なるトレンチ内を埋め込み、窒化膜表面が露出するまで
第３の酸化膜及び第２の酸化膜を研磨除去して第２の酸
化膜からなるトレンチ内に第３の酸化膜を残存させるこ
とにより、トレンチ充填絶縁物として例えば気相成長法
により形成した第３の酸化膜を用い、この第３の酸化膜
よりもエッチング耐性の高い例えば気相成長法とスパッ
タ法を組み合わせて形成した第２の酸化膜をバリア絶縁
膜として用い、この第２の酸化膜の膜厚をパッド絶縁膜
としての第１の酸化膜の膜厚よりも厚くして、パッド絶
縁膜の第１の酸化膜をエッチング除去する際に、素子領
域の半導体基板表面から凸形状に突出したトレンチ充填
絶縁物の側壁にバリア絶縁膜としての第２の酸化膜を残
存させることが可能になるため、パッド絶縁膜のエッチ
ングの際に同時にトレンチ充填絶縁物がエッチングされ
ることをバリア絶縁膜によって抑制防止することが可能
になり、半導体基板のトレンチトップコーナー部が露出
することを防止することができる。従って、半導体装置
の特性や信頼性の向上に寄与することができる。

【００６３】また、請求項７に係る半導体装置の製造方
法によれば、上記請求項４に係る半導体装置の製造方法
において、パッド絶縁膜として第１の酸化膜を用い、絶
縁膜としてポリシリコン膜を用い、トレンチを含む基体
全面にトレンチ充填絶縁物よりもエッチング耐性の高い
バリア絶縁膜としての窒化膜を形成し、トレンチを含む
基体全面にトレンチ充填絶縁物としての第２の酸化膜を
形成して窒化膜からなるトレンチ内を埋め込み、ポリシ
リコン膜表面が露出するまで第２の酸化膜及び窒化膜を
研磨除去して窒化膜からなるトレンチ内に第２の酸化膜
を残存させることにより、トレンチ充填絶縁物として第
２の酸化膜を用い、この第２の酸化膜よりもエッチング
耐性の高い窒化膜をバリア絶縁膜として用い、パッド絶
縁膜としての第１の酸化膜をエッチング除去する際に、
素子領域の半導体基板表面から凸形状に突出したトレン
チ充填絶縁物の側壁にバリア絶縁膜としての窒化膜を容
易に残存させることが可能になるため、パッド絶縁膜の
エッチングの際に同時にトレンチ充填絶縁物がエッチン
グされることをバリア絶縁膜によって抑制防止すること
が容易に可能になり、半導体基板のトレンチトップコー
ナー部が露出することを防止することができる。従っ
て、上記請求項４に係る半導体装置の製造方法の場合と
同様に、半導体装置の特性や信頼性の向上に寄与するこ
とができる。

【００６４】また、請求項８に係る半導体装置の製造方
法によれば、上記請求項４に係る半導体装置の製造方法
において、トレンチ内に側壁が露出するパッド絶縁膜を
横方向にエッチングして、半導体基板のトレンチトップ
コーナー部を露出した後、露出しているトレンチの内壁
及びトレンチトップコーナー部の半導体基板表面を熱酸
化して、酸化膜を形成する工程を有することにより、予
め半導体基板のトレンチトップコーナー部の角形状が丸
められると共に、次の工程において、パッド絶縁膜のエ
ッチングよって横方向にえぐられた窪みにパッド絶縁膜
のライトエッチングに対してトレンチ充填絶縁物よりも
エッチング耐性の高いバリア絶縁膜が形成され、このバ
リア絶縁膜によって半導体基板のトレンチトップコーナ
ー部近傍が被覆されるため、エッチング耐性が強化され
て、半導体基板のトレンチトップコーナー部が露出する
ことを防止することができる。従って、半導体装置の特
性や信頼性の向上に寄与することができる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係るトレンチ絶縁分離型
のＭＯＳＦＥＴを示す断面図である。

【図２】図１のトレンチ絶縁分離型のＭＯＳＦＥＴの製
造方法を説明するための工程断面図（その１）である。

【図３】図１のトレンチ絶縁分離型のＭＯＳＦＥＴの製
造方法を説明するための工程断面図（その２）である。

【図４】図１のトレンチ絶縁分離型のＭＯＳＦＥＴの製
造方法を説明するための工程断面図（その３）である。

【図５】図１のトレンチ絶縁分離型のＭＯＳＦＥＴの製
造方法を説明するための工程断面図（その４）である。

【図６】図１のトレンチ絶縁分離型のＭＯＳＦＥＴの製
造方法を説明するための工程断面図（その５）である。

【図７】図１のトレンチ絶縁分離型のＭＯＳＦＥＴの製
造方法を説明するための工程断面図（その６）である。

【図８】図１のトレンチ絶縁分離型のＭＯＳＦＥＴの製
造方法を説明するための工程断面図（その７）である。

【図９】図１のトレンチ絶縁分離型のＭＯＳＦＥＴの製
造方法を説明するための工程断面図（その８）である。

【図１０】図１のトレンチ絶縁分離型のＭＯＳＦＥＴの
製造方法を説明するための工程断面図（その９）であ
る。

【図１１】図１のトレンチ絶縁分離型のＭＯＳＦＥＴの
製造方法を説明するための工程断面図（その１０）であ
る。

【図１２】図１のトレンチ絶縁分離型のＭＯＳＦＥＴの
製造方法を説明するための工程断面図（その１１）であ
る。

【図１３】図１のトレンチ絶縁分離型のＭＯＳＦＥＴの
製造方法を説明するための工程断面図（その１２）であ
る。

【図１４】従来のトレンチ絶縁分離型のＭＯＳＦＥＴの
製造方法を説明するための工程断面図（その１）であ
る。

【図１５】従来のトレンチ絶縁分離型のＭＯＳＦＥＴの
製造方法を説明するための工程断面図（その２）であ
る。

【図１６】従来のトレンチ絶縁分離型のＭＯＳＦＥＴの
製造方法を説明するための工程断面図（その３）であ
る。

【図１７】従来のトレンチ絶縁分離型のＭＯＳＦＥＴの
製造方法を説明するための工程断面図（その４）であ
る。

【図１８】従来のトレンチ絶縁分離型のＭＯＳＦＥＴの
製造方法を説明するための工程断面図（その５）であ
る。

【図１９】従来のトレンチ絶縁分離型のＭＯＳＦＥＴの
製造方法を説明するための工程断面図（その６）であ
る。

【図２０】従来のトレンチ絶縁分離型のＭＯＳＦＥＴの
製造方法を説明するための工程断面図（その７）であ
る。

【図２１】従来のトレンチ絶縁分離型のＭＯＳＦＥＴの
製造方法を説明するための工程断面図（その８）であ
る。

【図２２】従来のトレンチ絶縁分離型のＭＯＳＦＥＴの
製造方法を説明するための工程断面図（その９）であ
る。

【図２３】従来のトレンチ絶縁分離型のＭＯＳＦＥＴの
製造方法を説明するための工程断面図（その１０）であ
る。

【符号の説明】

１０……半導体基板、１２……パッド酸化膜、１４……
シリコン窒化膜、１６……レジスト層、１８……トレン
チ、２０……シリコン酸化膜、２２……ポリシリコン
膜、２４……シリコン酸化膜、２６……ＣＶＤ酸化膜、
２８……ゲート酸化膜、Ａ……トレンチトップコーナー
部、３０……ゲート電極、３２……ソース／ドレイン領
域、３４……チャネル領域、５０……半導体基板、５２
……パッド酸化膜、５４……シリコン窒化膜、５６……
レジスト層、５８……トレンチ、６０……シリコン酸化
膜、６６……ＣＶＤ酸化膜、６８……ゲート酸化膜、７
０……ゲート電極、７２……ソース／ドレイン領域、７
４……チャネル領域、 Ｂ……トレンチトップコーナー
部

Claims (8)

【特許請求の範囲】
1. 【請求項１】 半導体基板表面に形成されたトレンチ内
   に埋め込まれているトレンチ充填絶縁物によって素子領
   域が分離されている半導体装置であって、 前記トレンチ充填絶縁物の上部が、前記素子領域の前記
   半導体基板表面から凸形状に突出しており、 前記半導体基板表面から凸形状に突出している前記トレ
   ンチ充填絶縁物の側壁が、前記トレンチ充填絶縁物より
   もエッチング耐性の高いバリア絶縁膜によって被覆され
   ていることを特徴とする半導体装置。
2. 【請求項２】 請求項１記載の半導体装置において、 前記トレンチ充填絶縁物が、第１の酸化膜からなり、 前記バリア絶縁膜が、前記第１の酸化膜より高密度の第
   ２の酸化膜であることを特徴とする半導体装置。
3. 【請求項３】 請求項１記載の半導体装置において、 前記トレンチ充填絶縁物が、酸化膜からなり、 前記バリア絶縁膜が、窒化膜であることを特徴とする半
   導体装置。
4. 【請求項４】 半導体基板表面に形成されたトレンチ内
   に埋め込まれているトレンチ充填絶縁物によって素子領
   域が分離されている半導体装置の製造方法であって、 前記半導体基板上に、パッド絶縁膜を介して絶縁膜を形
   成する第１の工程と、 前記絶縁膜及び前記パッド絶縁膜を選択的にエッチング
   して、素子分離領域に開口部を形成した後、前記開口部
   内に露出した前記半導体基板を選択的にエッチングし
   て、前記トレンチを形成する第２の工程と、 前記トレンチ内壁、前記パッド絶縁膜側壁、及び前記絶
   縁膜側壁に、前記トレンチ充填絶縁物よりもエッチング
   耐性の高いバリア絶縁膜を形成する第３の工程と、 前記バリア絶縁膜からなる前記トレンチ内に前記トレン
   チ充填絶縁物を埋め込む第４の工程と、 前記絶縁膜及び前記パッド絶縁膜を順にエッチング除去
   して、前記トレンチ内に埋め込んだ前記トレンチ充填絶
   縁物の上部を前記素子領域の前記半導体基板表面から凸
   形状に突出させると共に、前記半導体基板表面から凸形
   状に突出した前記トレンチ充填絶縁物の側壁に前記バリ
   ア絶縁膜を残存させる第５の工程と、 を有することを特徴とする半導体装置の製造方法。
5. 【請求項５】 請求項４記載の半導体装置の製造方法に
   おいて、 前記パッド絶縁膜として、第１の酸化膜を用い、 前記絶縁膜として、窒化膜を用い、 前記第３の工程及び前記第４の工程が、前記トレンチを
   含む基体全面にポリシリコン膜を形成し、前記ポリシリ
   コン膜を熱酸化して前記バリア絶縁膜としての第２の酸
   化膜を前記第１の酸化膜よりも厚く形成し、前記トレン
   チを含む基体全面に前記トレンチ充填絶縁物としての第
   ３の酸化膜を形成して前記第２の酸化膜からなる前記ト
   レンチ内を埋め込み、前記窒化膜表面が露出するまで前
   記第３の酸化膜及び前記第２の酸化膜を研磨除去して前
   記第２の酸化膜からなる前記トレンチ内に前記第３の酸
   化膜を残存させる工程であることを特徴とする半導体装
   置の製造方法。
6. 【請求項６】 請求項４記載の半導体装置の製造方法に
   おいて、 前記パッド絶縁膜として、第１の酸化膜を用い、 前記絶縁膜として、窒化膜を用い、 前記第３の工程が、前記トレンチを含む基体全面に前記
   トレンチ充填絶縁物よりもエッチング耐性の高いバリア
   絶縁膜としての第２の酸化膜を前記第１の酸化膜よりも
   厚く形成する工程であり、 前記第４の工程が、前記トレンチを含む基体全面に前記
   トレンチ充填絶縁物としての第３の酸化膜を形成して前
   記第２の酸化膜からなる前記トレンチ内を埋め込み、前
   記窒化膜表面が露出するまで前記第３の酸化膜及び前記
   第２の酸化膜を研磨除去して前記第２の酸化膜からなる
   前記トレンチ内に前記第３の酸化膜を残存させる工程で
   あることを特徴とする半導体装置の製造方法。
7. 【請求項７】 請求項４記載の半導体装置の製造方法に
   おいて、 前記パッド絶縁膜として、第１の酸化膜を用い、 前記絶縁膜として、ポリシリコン膜を用い、 前記第３の工程が、前記トレンチを含む基体全面に前記
   トレンチ充填絶縁物よりもエッチング耐性の高いバリア
   絶縁膜としての窒化膜を形成する工程であり、 前記第４の工程が、前記トレンチを含む基体全面に前記
   トレンチ充填絶縁物としての第２の酸化膜を形成して前
   記窒化膜からなる前記トレンチ内を埋め込み、前記ポリ
   シリコン膜表面が露出するまで前記第２の酸化膜及び前
   記窒化膜を研磨除去して前記窒化膜からなる前記トレン
   チ内に前記第２の酸化膜を残存させる工程であることを
   特徴とする半導体装置の製造方法。
8. 【請求項８】 請求項４記載の半導体装置の製造方法に
   おいて、 前記第２の工程の後、前記第３の工程の前に、前記トレ
   ンチ内に露出する前記パッド絶縁膜を横方向にエッチン
   グして、前記半導体基板のトレンチトップコーナー部を
   露出した後、露出している前記トレンチの内壁及び前記
   トレンチトップコーナー部の前記半導体基板表面を熱酸
   化して、酸化膜を形成する工程を有することを特徴とす
   る半導体装置の製造方法。