JP2007220739A

JP2007220739A - 半導体装置及びその製造方法並びに酸窒化シリコン膜の形成方法

Info

Publication number: JP2007220739A
Application number: JP2006036882A
Authority: JP
Inventors: Takahiro Katagiri; 孝浩片桐; Kojiro Nagaoka; 弘二郎長岡
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2006-02-14
Filing date: 2006-02-14
Publication date: 2007-08-30

Abstract

【課題】フッ酸とリン酸両方に対してエッチング耐性があり、フッ酸やリン酸の処理による素子分離絶縁膜の後退を防止することができる半導体装置及びその製造方法と、それに用いる酸窒化シリコン膜の形成方法を提供する。
【解決手段】基板１０の素子分離領域において素子分離用溝１０ｔが形成されており、この素子分離用溝１０ｔに素子分離絶縁膜（１４ｓ、１５ｓ）が埋め込まれて形成されており、素子分離絶縁膜の少なくとも上方部分が、素子分離用溝１０ｔを塞ぐように形成された酸窒化シリコン膜１５ｓで構成されている。基板の素子分離用溝を埋め込んで酸化シリコン膜と窒化シリコン膜を交互に積層させ、酸化シリコン膜と窒化シリコン膜との積層体に熱を印加し、積層体の組成が均一化する方向に原子を移動させて、酸窒化シリコン膜を形成する。
【選択図】図２

Description

本発明は半導体装置及びその製造方法並びに酸窒化シリコン膜の形成方法に関し、特に、ＳＴＩ（Shallow Trench Isolation）方式による素子分離絶縁膜を有する半導体装置及びその製造方法と、それに用いる酸窒化シリコン膜の形成方法に関するものである。

従来、半導体基板上に近接して形成された半導体素子を絶縁分離する方法として、ＬＯＣＯＳ（Local Oxidation of Silicon：以下ＬＯＣＯＳと称する）方式による素子分離絶縁膜が広く用いられている。
ＬＯＣＯＳ方式は、酸素（Ｏ_２）を含む酸化性ガスを用い、選択的に半導体基板の表層部のみを酸化させて、半導体素子を分離する素子分離絶縁膜を形成する。
このＬＯＣＯＳ方式による素子分離絶縁膜は、形成方法が比較的に容易である反面、半導体素子分離の形成精度にばらつきが発生することが判明している。

従来の半導体製造プロセスでは、この素子分離の形成精度のばらつきは許容範囲内であったが、最先端の半導体製造プロセスでは、半導体基板上の集積度が大幅に高められてきており、素子の間隔が非常に狭まってきているので、上記素子分離絶縁膜の形成精度ではそのばらつきが許容できないレベルになってきている。
また、素子分離絶縁膜の形成精度のばらつきは、半導体素子の特性に大きく影響している。そのため、最先端の半導体製造プロセスでは精密な素子分離絶縁膜の形成が要求されるようになってきている。

上記の従来のＬＯＣＯＳ方式による素子分離絶縁膜に代わって、高集積化半導体に対応した半導体の素子分離絶縁膜として採用されるようになったのが、ＳＴＩ（Shallow Trench Isolation）方式による素子分離絶縁膜である。
このＳＴＩ方式は半導体基板を選択酸化しているＬＯＣＯＳ方式と異なり、例えば特許文献１及び２にその記載があるように、半導体基板中に浅い溝を形成し、ＣＶＤ（Chemical Vapor Deposition）法やスピンコート法を用いて絶縁材料を浅い溝の中に埋め込み、素子分離絶縁膜を形成するものである。

ＳＴＩ方式を用いた素子分離絶縁膜の形成方法について図面を参照して以下に記載する。
まず、図７（ａ）に示すように、熱酸化法により酸化性のガスを用いて、半導体基板１００の表面に酸化シリコン膜１０１を形成し、その上層に、減圧ＣＶＤ法によりジクロルシランとアンモニアガスを用いて窒化シリコン膜１０２を成膜する。
次に、スピンコート法を用いて窒化シリコン膜１０２上にフォトレジスト（不図示）を塗布し、露光及び現像処理によりフォトレジストに素子分離領域を開口するパターンを形成する。
次に、パターンを形成されたフォトレジストをマスクとしてエッチングを施し、窒化シリコン膜１０２に素子分離領域を開口するパターンを開口する。
上記の窒化シリコン膜１０２は、ＳＴＩ用溝形成時のマスクとして使用するものである。

次に、図７（ｂ）に示すように、パターンを形成された窒化シリコン膜１０２をマスクとして、選択性を有するエッチングガスを用いて異方性エッチングを施し、半導体基板１００に素子分離用溝１００ｔを形成する。
さらに、素子分離用溝１００ｔの内壁（底面及び側面）に熱酸化により内壁酸化膜１０３を形成する。

次に、図８（ａ）に示すように、ＨＤＰ（High Density Plasma）−ＣＶＤ法や熱ＣＶＤ法などのＣＶＤ法、あるいはスピンオングラス法などを用いて、素子分離用溝１００ｔ内を埋め込んで全面に酸化シリコン膜１０４を堆積させる。

次に、図８（ｂ）に示すように、窒化シリコン膜１０２をストッパとするＣＭＰ（Chemical Mechanical Polishing）により、素子分離用溝１００ｔに埋め込んだ酸化シリコン膜１０４を平坦化し、素子分離絶縁膜１０４ｓを形成する。

次に、図９（ａ）に示すように、窒化シリコン膜１０２をウェットエッチングにより除去する。
以上のようにして、ＳＴＩ方式の素子分離絶縁膜１０４ｓを形成することができる。

上記のように、ＳＴＩ素子分離絶縁膜を形成した後で、ＭＩＳＦＥＴのゲート電極などを形成するまでに行うウェットエッチングなどの後工程処理を素子分離絶縁膜が露出した状態で行うと、ＳＴＩ素子分離絶縁膜が後退していく問題がある。
更に微細化が進んだＳＴＩ部においては、ＳＴＩ素子分離絶縁膜１０４ｓの横方向からの後退もあり、図９（ｂ）に示すように、半導体基板の表面よりも低くなってリセスＲが形成されてしまう場合もある。
後工程でトランジスタを形成する場合、ＳＴＩ素子分離絶縁膜の表面が低くなりリセスＲが形成されると、ＳＴＩ素子分離絶縁膜上にゲート電極材料が残ってしまう問題が発生し、ゲート間のショートなどの不良を引き起こす不具合が発生してしまう。

また、近年ではトランジスタ特性向上のため、トランジスタのチャネル部分にストレスを印加し、Ｉｏｎ電流を向上させる施策なども検討されている。この方法の一つとして、ｐ型トランジスタのソース・ドレイン部を掘り込み、ＳｉＧｅ層を形成し、ストレスを印加する方法が挙げられる。

この場合、シリコンをエッチングする際にＳＴＩ素子分離絶縁膜も後退して表面が下がってしまう現象も見られ、プロセスが複雑化することによる薬液処理回数、処理量の増加などの回避が困難となってきている。

このようなプロセスを用いる場合には、更にＳＴＩ素子分離絶縁膜の後退が進むことととなり、広いＳＴＩ素子分離絶縁膜に対しても半導体基板表面よりもＳＴＩ素子分離絶縁膜の表面が下がってしまう問題が発生する。
このような形状で、シリコンゲルマニウム層をエピタキシャル成長させた場合、後工程におけるサリサイド形成では、ジャンクションとシリサイド形成領域が接近、もしくは重なってしまうこととなり、ジャンクションリークの増大が問題となる。

従来技術においては、ＳＴＩ素子分離絶縁膜上部を、窒化シリコン膜、あるいは、酸化シリコン膜と窒化シリコン膜の積層体の蓋によって保護する方法が知られているが、上記のようにフッ酸、リン酸などの複数回の薬液処理が施されるため、これらの薬液に対して耐性のある材料を用いなければ、問題を解決することはできない。
特開平９−２４６５００号公報特開２００４−２７３６５１号公報

本発明の目的は、ＳＴＩ方式の素子分離絶縁膜において、フッ酸とリン酸両方に対してエッチング耐性があり、フッ酸やリン酸の処理による素子分離絶縁膜の後退を防止することができる半導体装置及びその製造方法と、それに用いる酸窒化シリコン膜の形成方法を提供することにある。

上記の課題を解決するため、本発明の半導体装置は、素子分離領域において素子分離用溝が形成された基板と、前記素子分離用溝に埋め込まれて形成された素子分離絶縁膜とを有し、前記素子分離絶縁膜の少なくとも上方部分が、前記素子分離用溝を塞ぐように形成された酸窒化シリコン膜で構成されている。

上記の本発明の半導体装置は、基板の素子分離領域において素子分離用溝が形成されており、この素子分離用溝に素子分離絶縁膜が埋め込まれて形成されている。
ここで、素子分離絶縁膜の少なくとも上方部分が、素子分離用溝を塞ぐように形成された酸窒化シリコン膜で構成されている。

また、上記の課題を解決するため、本発明の半導体装置の製造方法は、基板の素子分離領域において素子分離用溝を形成する工程と、前記素子分離用溝を埋め込んで酸化シリコン膜と窒化シリコン膜を交互に積層させる工程と、前記酸化シリコン膜と前記窒化シリコン膜との積層体に熱を印加し、前記積層体の組成が均一化する方向に原子を移動させて、酸窒化シリコン膜を形成する工程と、前記素子分離領域の外部に形成された前記酸窒化シリコン膜を除去する工程とを有し、少なくとも上方部分が前記素子分離用溝を塞ぐように形成された前記酸窒化シリコン膜で構成された素子分離絶縁膜とする。

上記の本発明の半導体装置の製造方法は、基板の素子分離領域において素子分離用溝を形成する。
次に、素子分離用溝を埋め込んで酸化シリコン膜と窒化シリコン膜を交互に積層させ、酸化シリコン膜と前記窒化シリコン膜との積層体に熱を印加し、積層体の組成が均一化する方向に原子を移動させて、酸窒化シリコン膜を形成する。
次に、素子分離領域の外部に形成された酸窒化シリコン膜を除去する。
上記のようにして、少なくとも上方部分が素子分離用溝を塞ぐように形成された酸窒化シリコン膜で構成された素子分離絶縁膜とする。

また、上記の課題を解決するため、本発明の酸窒化シリコン膜の形成方法は、基板に、化学気相成長法あるいは物理気相成長法により、酸化シリコン膜と窒化シリコン膜を交互に積層させる工程と、前記酸化シリコン膜と前記窒化シリコン膜との積層体に熱を印加し、前記積層体の組成が均一化する方向に原子を移動させて、酸窒化シリコン膜を形成する工程とを有する。

上記の本発明の酸窒化シリコン膜の形成方法は、基板に、化学気相成長法あるいは物理気相成長法により、酸化シリコン膜と窒化シリコン膜を交互に積層させる。
次に、酸化シリコン膜と窒化シリコン膜との積層体に熱を印加し、積層体の組成が均一化する方向に原子を移動させて、酸窒化シリコン膜を形成する。

本発明の半導体装置は、ＳＴＩ方式の素子分離絶縁膜において、素子分離絶縁膜の少なくとも上方部分が、素子分離用溝を塞ぐように形成された酸窒化シリコン膜で構成されているので、フッ酸とリン酸両方に対してエッチング耐性があり、フッ酸やリン酸の処理による素子分離絶縁膜の後退が防止された構成となっている。

本発明の半導体装置の製造方法は、素子分離絶縁膜の少なくとも上方部分に、素子分離用溝を塞ぐように酸窒化シリコン膜を形成するので、フッ酸とリン酸両方に対してエッチング耐性があり、フッ酸やリン酸の処理による素子分離絶縁膜の後退を防止することができる。

本発明の酸窒化シリコン膜の形成方法は、フッ酸とリン酸両方に対してエッチング耐性があり、フッ酸やリン酸の処理による後退を防止できる絶縁膜を形成することができる。

以下に、本発明の酸窒化シリコン膜の形成方法と、半導体装置及びその製造方法の実施の形態について、図面を参照して説明する。

第１実施形態
本実施形態は、酸窒化シリコン膜の形成方法である。
例えば、図１（ａ）に示すように、シリコン基板などの基板１に、化学気相成長（ＣＶＤ）法あるいは物理気相成長（ＰＶＤ：Physical Vapor Deposition）法により、酸化シリコン膜２ａと窒化シリコン膜２ｂを形成する。

さらに、ＣＶＤ法あるいはＰＶＤ法による酸化シリコン膜と窒化シリコン膜の形成を交互に繰り返して行い、図１（ｂ）に示すように、酸化シリコン膜（２ａ，２ｃ，２ｅ）と窒化シリコン膜（２ｂ，２ｄ）を交互に積層させてなる積層体を形成する。
上記の酸化シリコン膜（２ａ，２ｃ，２ｅ）と窒化シリコン膜（２ｂ，２ｄ）は、例えば、それぞれ０．１〜１０ｎｍの厚さとする。図面上は５層の積層体としているがこれに限らず、より多い層数あるいは少ない層数でもよい。

次に、図１（ｃ）に示すように、酸化シリコン膜（２ａ，２ｃ，２ｅ）と窒化シリコン膜（２ｂ，２ｄ）との積層体に熱を印加する熱処理を施し、積層体の組成が均一化する方向に原子を移動させて、酸窒化シリコン膜２を形成する。このとき、酸化シリコン膜（２ａ，２ｃ，２ｅ）と窒化シリコン膜（２ｂ，２ｄ）との積層体全体の組成を均一化させるのが好ましいが、組成に多少のむらが残ってもよい。

上記の熱処理は、エッチング耐性がとれるように、例えば７５０〜１１５０℃の範囲で行う。また、例えば、酸素、オゾン、窒素、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ、Ｒｎ、Ｎ_２Ｏ、Ｈ_２、Ｈ_２Ｏのうち少なくとも一つを含む雰囲気で行う。
例えば、９００℃、Ｎ_２雰囲気、１０秒の条件で処理を行う。

上記の熱処理は、例えばＲＴＡ（rapid Thermal Annealing）処理の他、スパイクアニール、レーザーアニールなどでもよく、バッチ炉を用いたＲＴＡ処理などより相対的に時間の長いファーネスアニールでもよい。

酸化シリコン膜（２ａ，２ｃ，２ｅ）と窒化シリコン膜（２ｂ，２ｄ）の厚さを上記のような範囲に設定し、上記の熱処理を施すことで、反応を十分進ませることができる。

上記の本実施形態に係る酸窒化シリコン膜の形成方法によれば、フッ酸とリン酸両方に対してエッチング耐性があり、フッ酸やリン酸の処理による後退を防止できる絶縁膜を形成することができる。
上記の本実施形態に係る酸窒化シリコン膜の形成方法によれば、厚膜の酸窒化シリコン膜を形成できるので、素子分離絶縁膜などに適用できる。

第２実施形態
図２は、本実施形態に係る半導体装置の模式断面図である。
例えば、シリコン基板などの基板１０に、素子分離領域において素子分離用溝１０ｔが形成されており、素子分離用溝１０ｔの内壁（底面及び側面）に内壁酸化膜１３が形成されている。
また、例えば素子分離用溝１０ｔの途中の深さまで、ＨＤＰ−ＣＶＤ法などにより形成された酸化シリコン膜１４ｓが埋め込まれている。
さらに、酸化シリコン膜１４ｓの上層において、素子分離用溝１０ｔを塞ぐように形成された酸窒化シリコン膜１５ｓが埋め込まれている。
上記のように、酸化シリコン膜１４ｓと酸窒化シリコン膜１５ｓからＳＴＩ型の素子分離絶縁膜が形成されている。即ち、素子分離絶縁膜の少なくとも上方部分が、素子分離用溝１０ｔを塞ぐように形成された酸窒化シリコン膜１５ｓで構成されている。

上記の本実施形態に係る半導体装置は、ＳＴＩ方式の素子分離絶縁膜において、素子分離絶縁膜の少なくとも上方部分が、素子分離用溝を塞ぐように形成された酸窒化シリコン膜で構成されているので、フッ酸とリン酸両方に対してエッチング耐性があり、フッ酸やリン酸の処理による素子分離絶縁膜の後退が防止された構成となっている。

次に、本実施形態の係る半導体装置の製造方法について説明する。
まず、図３（ａ）に示すように、熱酸化法により酸化性のガスを用いて、シリコン基板などの基板１０の表面に酸化シリコン膜１１を形成し、その上層に、減圧ＣＶＤ法によりジクロルシランとアンモニアガスを用いて窒化シリコン膜１２を成膜する。

次に、スピンコート法を用いて窒化シリコン膜１２上にフォトレジスト（不図示）を塗布し、露光及び現像処理によりフォトレジストに素子分離領域を開口するパターンを形成する。

次に、パターンを形成されたフォトレジストをマスクとしてＲＩＥ（反応性イオンエッチング）などのエッチングを施し、素子分離領域を開口するパターンで、窒化シリコン膜１２と酸化シリコン膜１１に開口領域を形成する。
上記の開口領域が形成された窒化シリコン膜１２は、下記の素子分離用溝を形成する工程においてマスクとして使用するものである。

次に、図３（ｂ）に示すように、パターンを形成された窒化シリコン膜１２をマスクとして、選択性を有するエッチングガスを用いてＲＩＥなどの異方性エッチングを施し、基板１０に素子分離用溝１０ｔを形成する。
さらに、素子分離用溝１０ｔの内壁（底面及び側面）に熱酸化により内壁酸化膜１３を形成する。

次に、図４（ａ）に示すように、ＨＤＰ−ＣＶＤ法や熱ＣＶＤ法などのＣＶＤ法、あるいはスピンオングラス法によりＰＳＺ（ポリシラザン）などを塗布する方法などにより、素子分離用溝１０ｔ内を埋め込んで全面に酸化シリコン膜１４を堆積させる。
この時の酸化シリコン膜１４のフッ酸耐性は、熱酸化膜とくらべて１．２倍〜２．０倍のエッチングレートとなる。

上記の酸化シリコン膜をＨＤＰ−ＣＶＤ法により形成する場合、例えば下記の条件で行う。
圧力：３．０ｍＴｏｒｒ
バイアス：２０００Ｗ
流量：Ｏ_２＝１２０ｓｃｃｍ、ＳｉＨ_４＝８０ｓｃｃｍ、Ｈ_２（Ｔ／Ｓ）＝７００ｓｃｃｍ
ＲＦ（Ｔ／Ｓ）：４８００／２２００Ｗ

次に、図４（ｂ）に示すように、窒化シリコン膜１２をストッパとするＣＭＰにより、窒化シリコン膜１２上にある酸化シリコン膜１４を除去して窒化シリコン膜１２表面を露出させ、さらに希フッ酸を用いて酸化シリコン膜１４をエッチングする。
上記のエッチングによって、例えば、素子分離用溝１０ｔの深さ１／３から素子分離用溝１０ｔの縁までの範囲で、酸化シリコン膜１４の高さを調整する。さらに、エッチングした部分のトレンチ内壁を酸化処理により再び酸化する。
上記のようにして、素子分離用溝１０ｔを途中の深さまで埋め込まれた酸化シリコン膜（埋め込み素子分離絶縁膜）１４ｓを形成する。

次に、図５（ａ）に示すように、酸化シリコン膜１４ｓの上層において、素子分離用溝１０ｔを埋め込んで、化学気相成長（ＣＶＤ）法あるいは物理気相成長（ＰＶＤ）法、ＡＬＤ（Atomic Layer Deposition）法などにより、酸化シリコン膜１５ａと窒化シリコン膜１５ｂを形成する。

さらに、ＣＶＤ法、ＰＶＤ法あるいはＡＬＤ法などにより、酸化シリコン膜と窒化シリコン膜の形成を交互に繰り返して行い、図５（ｂ）に示すように、酸化シリコン膜（１５ａ，１５ｃ，１５ｅ）と窒化シリコン膜（１５ｂ，１５ｄ）を交互に積層させてなる積層体を形成する。
上記の酸化シリコン膜（１５ａ，１５ｃ，１５ｅ）と窒化シリコン膜（１５ｂ，１５ｄ）は、例えば、それぞれ０．１〜１０ｎｍの厚さとする。図面上は５層の積層体としているがこれに限らず、より多い層数あるいは少ない層数でもよい。

次に、図６（ａ）に示すように、酸化シリコン膜（１５ａ，１５ｃ，１５ｅ）と窒化シリコン膜（１５ｂ，１５ｄ）との積層体に熱を印加する熱処理を施し、積層体の組成が均一化する方向に原子を移動させて、酸窒化シリコン膜１５を形成する。このとき、酸化シリコン膜（１５ａ，１５ｃ，１５ｅ）と窒化シリコン膜（１５ｂ，１５ｄ）との積層体全体の組成を均一化させるのが好ましいが、組成に多少のむらが残ってもよい。

上記の熱処理は、例えばＲＴＡ処理の他、スパイクアニール、レーザーアニールなどでもよく、バッチ炉を用いたＲＴＡ処理などより相対的に時間の長いファーネスアニールでもよい。

酸化シリコン膜（１５ａ，１５ｃ，１５ｅ）と窒化シリコン膜（１５ｂ，１５ｄ）の厚さを上記のような範囲に設定し、上記の熱処理を施すことで、反応を十分進ませることができる。

次に、図６（ｂ）に示すように、窒化シリコン膜１２をストッパとするＣＭＰにより、素子分離用溝１０ｔに埋め込んで酸窒化シリコン膜１５を平坦化する。

次に、ウェットエッチングなどにより、素子分離用溝１０ｔの外部における窒化シリコン膜１２と酸化シリコン膜１１を除去する。
以上のようにして、図２に示す構成とする。この後、一般的なトランジスタ形成工程などを行うことができる。

本実施形態においては、上記のようにして、酸化シリコン膜１４ｓと酸窒化シリコン膜１５ｓからＳＴＩ型の素子分離絶縁膜、即ち、素子分離絶縁膜の少なくとも上方部分が、素子分離用溝１０ｔを塞ぐように形成された酸窒化シリコン膜１５ｓで構成されている素子分離絶縁膜を形成することができる。

本実施形態で形成される酸窒化シリコン膜は、シリコン酸窒化膜中の窒素分布が均一となり、例えば、フッ酸に対してはＳｉＯ_２：ＳｉＮ：ＳｉＯＮ＝５０：１：１０、リン酸に対しては１：４０：８の選択比を持ち、処理回数の多いフッ酸に対して十分な選択比があり、かつリン酸に対しても窒化膜より選択比のあるＳＴＩ型の素子分離絶縁膜となる。

本実施形態の半導体装置の製造方法は、素子分離絶縁膜の少なくとも上方部分に、素子分離用溝を塞ぐように酸窒化シリコン膜を形成するので、フッ酸とリン酸両方に対してエッチング耐性があり、フッ酸やリン酸の処理による素子分離絶縁膜の後退を防止することができる。

このように、ＳＴＩ素子分離絶縁膜の形成工程以降のエッチングによるＳＴＩ素子分離絶縁膜の後退量が低減し、狭スペースにおけるＳＴＩ素子分離絶縁膜の高さは基板面よりも高い位置となり、良好なトランジスタ特性やジャンクションリーク特性を確保できる。
また、トランジスタ性能改善の手法としてソース・ドレイン領域にＳｉＧｅ層を形成する工程におけるＳＴＩ素子分離絶縁膜の後退量を低減でき、良好なジャンクションリーク特性とオン電流向上が両立できる。

酸窒化シリコン膜は、ＣＶＤ法などにより単層で直接堆積することはできないので、素子分離絶縁膜などに適用するような厚膜の酸窒化シリコン膜を形成することができなかったが、本実施形態の半導体装置の製造方法では厚膜の酸窒化シリコン膜を形成でき、これを素子分離絶縁膜の蓋の部分に利用することができる。

第３実施形態
第２実施形態においては、ＳＴＩ素子分離絶縁膜を酸化シリコン膜である埋め込み素子分離絶縁膜と、酸窒化シリコン膜で構成しているが、ＳＴＩ素子分離絶縁膜を全部酸窒化シリコン膜で形成してもよい。
この場合には、埋め込み素子分離絶縁膜を形成せずに、素子分離用溝の全部を埋め込んで、酸化シリコン膜と窒化シリコン膜を交互に積層させ、以降は第２実施形態と同様にして形成することができる。

第４実施形態
第１実施形態及び第２実施形態における、酸化シリコン膜と窒化シリコン膜を交互に積層させる際の酸化シリコン膜を形成する工程において、本実施形態においては、６５０〜１１５０℃で酸化処理を行うことにより酸化シリコン膜を形成する。例えば、酸素雰囲気で上記の熱を印加することで酸化させる。
窒化シリコン膜の堆積と、上記の酸化処理を交互に繰り返して行うことにより、酸化シリコン膜と窒化シリコン膜を交互に積層させることができる。
ここで、酸化処理が７５０℃以上の場合には、酸化処理の熱により酸化シリコン膜と窒化シリコン膜の組成の均一化が行われるので、酸化シリコン膜と窒化シリコン膜の積層体形成後の組成均一化の熱処理を省略することも可能である。即ち、酸化シリコン膜を形成する工程において上記の熱処理が同時に行われていることに相当する。
上記以外は実質的に第１及び第２実施形態と同様にして、酸窒化シリコン膜を形成し、また、半導体装置を製造することができる。

第５実施形態
第１実施形態及び第２実施形態における、酸化シリコン膜と窒化シリコン膜を交互に積層させる工程において、本実施形態においては、酸化シリコン膜を形成し、得られた酸化シリコン膜に窒素のプラズマドーピングを行って窒化シリコン膜を形成する。例えば、窒素ガスをプラズマガスとして用いてプラズマを発生させる。
酸化シリコン膜の堆積と、上記の窒素のプラズマドーピング処理を交互に繰り返して行うことにより、酸化シリコン膜と窒化シリコン膜を交互に積層させることができる。その後、熱処理を行ってシリコン酸窒化膜を形成する。
上記の窒素のプラズマドーピングは、例えば、以下の条件で行うことができる。
バイアス：４０Ｖ
ドーズ量：１×１０^１５／ｃｍ^２
処理時間：３０秒

第６実施形態
第１実施形態及び第２実施形態における、酸化シリコン膜と窒化シリコン膜を交互に積層させる工程において、本実施形態においては、酸化シリコン膜を形成し、得られた酸化シリコン膜に窒素のイオン注入を行って窒化シリコン膜を形成する。
酸化シリコン膜の堆積と、上記の窒素のイオン注入処理を交互に繰り返して行うことにより、酸化シリコン膜と窒化シリコン膜を交互に積層させることができる。その後、熱処理を行ってシリコン酸窒化膜を形成する。
上記の窒素のイオン注入処理条件としては、例えば、加圧電圧は酸化シリコン膜の厚さにより変わるが、０．５〜５ｋｅＶとし、例えば酸化シリコン膜が１０ｎｍであれば、１ｋｅＶとする。また、ドーズ量は１×１０^１４／ｃｍ^２とする。

上記の各実施形態に係る半導体装置の製造方法によれば、素子分離絶縁膜の少なくとも上方部分に、素子分離用溝を塞ぐように酸窒化シリコン膜を形成するので、フッ酸とリン酸両方に対してエッチング耐性があり、フッ酸やリン酸の処理による素子分離絶縁膜の後退を防止することができる。

本発明は上記の説明に限定されない。
例えば、酸窒化シリコン膜をＳＴＩ素子分離絶縁膜に適用しているが、これに限らず、他の絶縁膜として用いることができる。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。

本発明の半導体装置は、ＳＴＩ方式の素子分離絶縁膜を有する半導体装置に適用できる。
本発明の半導体装置の製造方法は、ＳＴＩ方式の素子分離絶縁膜を有する半導体装置の製造方法に適用できる。
本発明の酸窒化シリコン膜の形成方法は、半導体装置の素子分離絶縁膜などを構成する酸窒化シリコン膜を形成する方法に適用できる。

図１（ａ）〜図１（ｃ）は、本発明の第１実施形態に係る酸窒化シリコン膜の形成方法を示す断面図である。図２は、本発明の第２実施形態に係る半導体装置の模式断面図である。図３（ａ）及び図３（ｂ）は、本発明の第２実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。図４（ａ）及び図４（ｂ）は、本発明の第２実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。図５（ａ）及び図５（ｂ）は、本発明の第２実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。図６（ａ）及び図６（ｂ）は、本発明の第２実施形態に係る半導体装置の製造方法の製造工程を示す断面図である。図７（ａ）及び図７（ｂ）は、従来例に係る半導体装置の製造方法の製造工程を示す断面図である。図８（ａ）及び図８（ｂ）は、従来例に係る半導体装置の製造方法の製造工程を示す断面図である。図９（ａ）及び図９（ｂ）は、従来例に係る半導体装置の製造方法の製造工程を示す断面図である。

符号の説明

１…基板、２…酸窒化シリコン膜、２ａ，２ｂｃ，２ｅ…酸化シリコン膜、２ｂ，２ｄ…窒化シリコン膜、１０…基板、１０ｔ…素子分離用溝、１１…酸化シリコン膜、１２…窒化シリコン膜（マスク）、１３…内壁酸化膜、１４，１４ｓ…酸化シリコン膜、１５，１５ｓ…酸窒化シリコン膜、１５ａ，１５ｃ，１５ｅ…酸化シリコン膜、１５ｂ，１５ｄ…窒化シリコン膜、１００…基板、１００ｔ…素子分離用溝、１０１…酸化シリコン膜、１０２…窒化シリコン膜、１０３…内壁酸化膜、１０４…酸化シリコン膜、１０４ｓ…素子分離絶縁膜、Ｒ…リセス

Claims

素子分離領域において素子分離用溝が形成された基板と、
前記素子分離用溝に埋め込まれて形成された素子分離絶縁膜と
を有し、
前記素子分離絶縁膜の少なくとも上方部分が、前記素子分離用溝を塞ぐように形成された酸窒化シリコン膜で構成されている
半導体装置。
前記素子分離絶縁膜の全部が酸窒化シリコン膜で構成されている
請求項１に記載の半導体装置。
基板の素子分離領域において素子分離用溝を形成する工程と、
前記素子分離用溝を埋め込んで酸化シリコン膜と窒化シリコン膜を交互に積層させる工程と、
前記酸化シリコン膜と前記窒化シリコン膜との積層体に熱を印加し、前記積層体の組成が均一化する方向に原子を移動させて、酸窒化シリコン膜を形成する工程と、
前記素子分離領域の外部に形成された前記酸窒化シリコン膜を除去する工程と
を有し、
少なくとも上方部分が前記素子分離用溝を塞ぐように形成された前記酸窒化シリコン膜で構成された素子分離絶縁膜とする
半導体装置の製造方法。
前記酸窒化シリコン膜を形成する工程において、前記積層体全体の組成を均一化させる
請求項３に記載の半導体装置の製造方法。
前記素子分離用溝を形成する工程と、前記酸化シリコン膜と窒化シリコン膜を交互に積層させる工程との間に、前記素子分離用溝を途中の深さまで埋め込んで埋め込み素子分離絶縁膜を形成する工程をさらに有し、
前記酸化シリコン膜と窒化シリコン膜を交互に積層させる工程において、前記埋め込み素子分離絶縁膜の上層において、前記素子分離用溝を埋め込んで前記酸化シリコン膜と窒化シリコン膜を交互に積層させる
請求項３に記載の半導体装置の製造方法。
前記酸化シリコン膜と窒化シリコン膜を交互に積層させる工程において、前記素子分離用溝の全部を埋め込んで、前記酸化シリコン膜と窒化シリコン膜を交互に積層させる
請求項３に記載の半導体装置の製造方法。
前記素子分離用溝を形成する工程の前に、前記基板に前記素子分離領域を開口するパターンのマスク層を形成する工程をさらに有し、
前記素子分離用溝を形成する工程においては、前記マスク層をマスクとして前記基板に前記素子分離用溝を形成する
請求項３に記載の半導体装置の製造方法。
前記酸化シリコン膜と窒化シリコン膜を交互に積層させる工程において、前記酸化シリコン膜と窒化シリコン膜をそれぞれ０．１〜１０ｎｍの厚さで積層させる
請求項３に記載の半導体装置の製造方法。
前記酸窒化シリコン膜を形成する工程において、７５０〜１１５０℃の熱処理を行う
請求項３に記載の半導体装置の製造方法。
酸窒化シリコン膜を形成する工程において、酸素、オゾン、窒素、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ、Ｒｎ、Ｎ_２Ｏ、Ｈ_２、Ｈ_２Ｏのうち少なくとも一つを含む雰囲気で行う
請求項３に記載の半導体装置の製造方法。
前記酸化シリコン膜と窒化シリコン膜を交互に積層させる工程において、６５０〜１１５０℃で酸化処理を行うことにより前記酸化シリコン膜を形成する
請求項３に記載の半導体装置の製造方法。
前記酸化シリコン膜と窒化シリコン膜を交互に積層させる工程において、窒素プラズマドーピングまたはイオン注入を行うことにより前記窒化シリコン膜を形成する
請求項３に記載の半導体装置の製造方法。
基板に、化学気相成長法あるいは物理気相成長法により、酸化シリコン膜と窒化シリコン膜を交互に積層させる工程と、
前記酸化シリコン膜と前記窒化シリコン膜との積層体に熱を印加し、前記積層体の組成が均一化する方向に原子を移動させて、酸窒化シリコン膜を形成する工程と
を有する酸窒化シリコン膜の形成方法。
前記酸窒化シリコン膜を形成する工程において、前記積層体全体の組成を均一化させる
請求項１３に記載の酸窒化シリコン膜の形成方法。