CN102543820B - 浅沟槽隔离结构及其形成方法 - Google Patents
浅沟槽隔离结构及其形成方法 Download PDFInfo
- Publication number
- CN102543820B CN102543820B CN201010592926.6A CN201010592926A CN102543820B CN 102543820 B CN102543820 B CN 102543820B CN 201010592926 A CN201010592926 A CN 201010592926A CN 102543820 B CN102543820 B CN 102543820B
- Authority
- CN
- China
- Prior art keywords
- spacer medium
- medium layer
- shallow trench
- layer
- isolation structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Element Separation (AREA)
Abstract
一种浅沟槽隔离结构形成方法，包括：提供衬底，所述衬底内形成有浅沟槽；在所述浅沟槽表面形成衬垫介质层；在所述衬垫介质层表面形成第一隔离介质层；在所述第一隔离介质层表面形成填充满所述浅沟槽的第二隔离介质层；对所述衬垫介质层、第一隔离介质层、第二隔离介质层进行退火处理。相应地，本发明还提供利用上述方法所形成的浅沟槽隔离结构，采用本发明所提供的浅沟槽隔离结构及其形成方法可以提高浅沟槽隔离结构的应力，从而提高MOS器件沟道区载流子的迁移速率，进而提高MOS器件的性能。
Description
技术领域
本发明涉及半导体技术，特别涉及浅沟槽隔离结构及其形成方法。
背景技术
浅沟槽隔离技术(Shallow Trench Isolation，STI)是一种器件隔离技术。浅沟槽隔离结构形成的原理是将与浅沟槽对应的硅衬底表面刻蚀出浅沟槽，将二氧化硅(SiO2)填入所述浅沟槽中。
随着半导体工艺进入深亚微米时代，0.18微米以下的元件例如MOS电路的有源区隔离层大多采用浅沟槽隔离技术来制作，在专利号为US7112513的美国专利中还能发现更多关于浅沟槽隔离技术的相关信息。
浅沟槽隔离技术的具体工艺包括：在衬底上形成浅沟槽，所述浅沟槽用于隔离衬底上的有源区，所述浅沟槽的形成方法可以为刻蚀工艺；在浅沟槽内填入隔离介质，对所述隔离介质进行退火形成浅沟槽隔离结构。
为了降低隔离介质与衬底之间的压力，实际工艺中会在隔离介质与浅沟槽之间形成一层侧壁氧化层。然后，研究表明，位于有源区的器件导电沟道内具有适当类型的应力对半导体器件的性能将产生有益影响，所述导电沟道内具有拉应力有助于增强NMOS器件的电子迁移率；所述导电沟道内具有压应力有助于增强PMOS器件的空穴迁移率。相应地，浅沟槽隔离结构对沟道区产生拉应力有助于增强NMOS器件的电子迁移率；浅沟槽隔离结构对沟道区产生压应力有助于增强PMOS器件的空穴迁移率。控制所述浅沟槽隔离结构的应力已经成为改善器件性能的指导方向。
但是，现有浅沟槽隔离结构通常采用高密度等离子辅助化学气相沉积技术在浅沟槽内填充隔离介质，采用高密度等离子辅助化学气相沉积形成的浅沟槽隔离结构对沟道的拉应力很小，例如，在浅沟槽内填充的隔离介质厚度为9000埃时，所述浅沟槽隔离结构对沟道区产生拉应力仅为140Mpa。
发明内容
本发明解决的问题是提供一种浅沟槽隔离结构及其形成方法，所形成的浅沟槽隔离结构对沟道的拉应力较大，可以有效提高NMOS器件性能。
为解决上述问题，本发明提供一种浅沟槽隔离结构形成方法，包括：
提供衬底，所述衬底内形成有浅沟槽；
在所述浅沟槽表面形成衬垫介质层；
在所述衬垫介质层表面形成第一隔离介质层；
在所述第一隔离介质层表面形成填充满所述浅沟槽的第二隔离介质层；
对所述衬垫介质层、第一隔离介质层、第二隔离介质层进行退火处理所述第二隔离介质层的材料是氮化硅。
优选地，所述第二隔离介质层选择炉管形成或者采用等离子增强化学气相沉积法、原子层沉积法、等离子增强原子层沉积法中的一种。
优选地，所述第二隔离介质层的厚度是500～5000埃。
优选地，所述退火的温度是800-1100℃。
优选地，所述退火的退火时间是30分钟-4小时。
优选地，当所述第二隔离介质层的厚度范围是500-5000埃时，所述第二隔离介质层对沟道的拉应力是0.5-6GP。
优选地，所述第一隔离介质层的形成工艺为亚常压化学气相沉积法。
优选地，形成所述第一隔离介质层的工艺参数为压强大于500torr，温度550-650℃，反应气体为O2、O3、以及正硅酸乙酯，其中O2和O3的流量为8000-30000sccm，还包括载体气体，所述载体气体为N2和He。
优选地，第一隔离介质层的厚度范围是100～2000埃。
优选地，在形成衬垫介质层之前，采用氢氟酸对衬底进行预清洁。
相应地，本发明还提供一种浅沟槽隔离结构，包含：
衬底，所述衬底内形成有浅沟槽；
形成于所述浅沟槽表面的衬垫介质层；
形成于所述衬垫介质层表面的第一隔离介质层；
形成于所述第一隔离介质层表面，且填充满所述浅沟槽的第二隔离介质层。
优选地，所述第二隔离介质层的材料是氮化硅。
优选地，所述第二隔离介质层选择炉管形成或者采用等离子增强化学气相沉积法、原子层沉积法、等离子增强原子层沉积法中的一种。
优选地，第二隔离介质层的厚度是500～5000埃。
优选地，当所述第二隔离介质层的厚度范围是500-5000埃时，所述第二隔离介质层对沟道的拉应力是0.5-6GP。
优选地，第一隔离介质层的材料是二氧化硅。
优选地，第一隔离介质层的形成工艺为亚常压化学气相沉积法。
优选地，第一隔离介质层的厚度是100～2000埃。
与现有技术相比，本发明具有以下优点：采用由第一隔离介质层和第二隔离介质层组成的复合式薄膜填充浅沟槽，形成浅沟槽隔离结构，当第二隔离介质层的厚度为500-5000埃时，其对沟道的拉应力为0.5-6GP，极大地提高了浅沟槽隔离结构对沟道所产生的拉应力；
此外，位于浅沟槽与第二隔离介质层之间的第一隔离介质层可以减小第二隔离介质层与浅沟槽之间的应力，增强粘附性，从而进一步提高器件的性能。
附图说明
图1是本发明所提供的浅沟槽隔离结构形成方法的流程示意图；
图2是本发明的一个实施例所提供的浅沟槽隔离结构形成方法的流程示意图；
图3至图10是本发明的实施例所提供的浅沟槽隔离结构形成方法的剖面示意图。
具体实施方式
现有技术为了增加沟道区的应力，通常通过在沟道区域或者源/漏区形成应力材料增加沟道区应力。但是采用此方法一方面不能与CMOS工艺兼容，增加工艺成本，另一方面由于工序较多，增加器件的热预算，不利于器件性能稳定。本发明的发明人创造性地提出通过增加浅沟槽隔离结构内的应力增加沟道区的应力。但是现有技术所形成的浅沟槽隔离结构对沟道的拉应力比较小。本发明的发明人针对上述问题进行研究，发现现有浅沟槽隔离结构的拉应力是在现有浅沟槽隔离结构的隔离介质的形成过程中产生，具体地，TEOS(正硅酸乙酯)与O3(臭氧)在200-700torr的压强、500-650℃的温度环境下发生氧化反应生成隔离介质，所述隔离介质的材质是二氧化硅，在上述环境下形成的隔离介质会有拉应力，但是应力值比较小，对NMOS器件性能的改进也会比较小。发明人尝试着通过改变工艺菜单来提高所述浅沟槽隔离结构的拉应力，但是收效甚微。于是，发明人尝试采用复合式的薄膜堆叠填充浅沟槽形成浅沟槽隔离结构。
发明人经过进一步的研究，在本发明中提供一种浅沟槽隔离结构及其形成方法。图1是本发明所提供的浅沟槽隔离结构的形成方法的流程示意图，包括：
步骤S101，提供衬底，所述衬底内形成有浅沟槽。
所述衬底表面依次形成衬垫氧化层和刻蚀停止层，依次图案化刻蚀所述刻蚀停止层、衬垫氧化层、衬底，在所述衬底内形成浅沟槽。
步骤S102，在所述浅沟槽表面形成衬垫介质层。
所述衬垫介质层一方面能够修复在刻蚀衬底的过程中在浅沟槽表面所造成的损伤，另一方面可以与后续形成的第一隔离介质层之间形成良好的界面。
步骤S103，在所述衬垫介质层表面形成第一隔离介质层。
所述第一隔离介质层可以与后续形成的第二隔离介质层之间形成良好的界面，且增强所述第二隔离介质层与浅沟槽之间的粘附力。
步骤S104，在所述第一隔离介质层表面形成填充满所述浅沟槽的第二隔离介质层。
所述第二隔离介质层对沟道的拉应力比较大，从而有利于提高NMOS器件沟道区电子的迁移率；同理，对于PMOS器件，应该形成压应力比较大的第二隔离介质层。
步骤S105，对所述衬垫介质层、第一隔离介质层、第二隔离介质层进行退火处理。
退火处理可以使所述第一隔离介质层、第二隔离介质层结构致密，并且可以修复第一隔离介质层、第二隔离介质层形成过程中形成的诸如缝隙之类的缺陷。
采用由第一隔离介质层和第二隔离介质层组成的复合式薄膜填充浅沟槽，形成浅沟槽隔离结构，当第二隔离介质层的厚度为500-5000埃时，所述第二隔离介质层对沟道的拉应力为0.5-6GP，极大地提高了浅沟槽隔离结构对沟道所产生的拉应力；
此外，位于浅沟槽与第二隔离介质层之间的第一隔离介质层可以减小氮化硅层与浅沟槽之间的应力，增强粘附性，从而进一步提高器件的性能。
为了便于理解本发明的内容和实质，在下文中结合附图和实施例对本发明做进一步的描述。
需要说明的是，本发明所提供的浅沟槽隔离结构及其形成方法即适用于NMOS器件，又适用于PMOS器件，不同之处在于NMOS器件与PMOS器件的第二隔离介质层的形成工艺不同。在本实施例中，示例性地以用于NMOS器件的浅沟槽隔离结构为例，对本发明进行阐述。
图2是本发明的一个实施例所提供的浅沟槽隔离结构的形成方法的流程示意图，包括：
步骤S201，提供衬底，所述衬底表面依次形成有衬垫氧化层和刻蚀停止层；
步骤S202，依次图案化刻蚀所述刻蚀停止层、衬垫氧化层、衬底，形成浅沟槽；
步骤S203，在所述浅沟槽表面形成衬垫介质层；
步骤S204，在衬底和所述衬垫介质层表面形成第一隔离介质层，所述第一隔离介质层未填充满所述浅沟槽；
步骤S205，形成覆盖所述第一隔离介质层且填充满所述浅沟槽的第二隔离介质层；
步骤S206，刻蚀所述第二隔离介质层，直至暴露刻蚀停止层表面的第一隔离介质层；
步骤S207，在所述第二隔离介质层表面形成填充满所述浅沟槽的覆盖层；
步骤S208，对所述第一隔离介质层、第二隔离介质层和覆盖层进行退火处理；
步骤S209，对覆盖层进行平坦化处理，直至暴露所述刻蚀停止层。
首先，请参考图3，提供衬底200，所述衬底200表面依次形成有衬垫氧化层201和刻蚀停止层202。
提供衬底200，所述衬底200可以为硅衬底、绝缘层上的硅(SOI)等衬底。所述衬底200上依次形成有衬垫氧化层201，刻蚀停止层202。
所述衬垫氧化层201材料为氧化硅，所述衬垫氧化层201用于为后续形成的刻蚀停止层202提供缓冲层，具体地说，刻蚀停止层202直接形成到衬底200上由于应力较大会在衬底表面造成位错，而衬垫氧化层201形成在衬底200和刻蚀停止层202之间，避免了直接在衬底上形成刻蚀停止层202会产生位错的缺点，并且衬垫氧化层201还可以作为后续刻蚀刻蚀停止层202步骤中的刻蚀停止层。
所述衬垫氧化层201可以为选用热氧化工艺形成。所述热氧化工艺可以选用氧化炉执行。
所述刻蚀停止层202材料是氮化硅，所述刻蚀停止层202用于作为后续化学机械抛光工艺的停止层，所述刻蚀停止层202形成工艺可以为现有的化学气相沉积工艺。
参考图4，依次图案化刻蚀所述刻蚀停止层202、衬垫氧化层201、衬底200，形成浅沟槽203。
采用现有的干法刻蚀工艺形成所述浅沟槽203，具体地，先在刻蚀停止层202表面形成含有开口的光刻胶层，所述开口的位置及宽度与后续形成的浅沟槽203的位置及宽度相对应，然后沿所述开口依次刻蚀所述刻蚀停止层202、衬垫氧化层201、衬底200，形成浅沟槽203。
参考图5，在所述浅沟槽203表面形成衬垫介质层204。
所述衬垫介质层204所选用的材料可以是二氧化硅，在本发明的实施例中，形成所述衬垫介质层204的工艺是高温氧化，或高温化学气相沉积法，或者其他方法。在本发明的一个实施例中采用高温氧化工艺形成所述衬垫介质层204，所述衬垫介质层204的厚度是150埃至300埃。
所述衬垫介质层204结构致密，抗腐蚀性强，用于修复刻蚀过程中在浅沟槽表面形成的缺陷，减小浅沟槽与后续形成的隔离介质层之间的应力，防止漏电，并且在后续湿法去除衬垫氧化层201和刻蚀停止层202时，对后续形成的第一隔离介质层、第二隔离介质层形成保护。
在本发明的较佳实施例中，在形成所述衬垫介质层204之前，采用氢氟酸对所述衬底进行预清洁，以去除在前述工艺中在浅沟槽表面以及衬底表面形成的残留物，从而提高后续形成的衬垫介质层204的成膜质量。
参考图6，在衬底200和所述衬垫介质层204表面形成第一隔离介质层205，所述第一隔离介质层205未填充满所述浅沟槽203。
所述第一隔离介质层205的材料是二氧化硅。
在本实施例中，所述第一隔离介质层205的形成工艺为亚常压化学气相沉积法。采用所述亚常压化学气相沉积法所形成的第一隔离介质层结构均匀，阶跃式覆盖率可以达到90％以上，即不容易在浅沟槽底部形成空隙或缝隙。
在本实施例中，先通入流量为8000-30000sccm的O2与O3，再以N2和He为载体气体通入正硅酸乙酯(TEOS)，正硅酸乙酯与O3发生氧化反应形成第一隔离介质层205，其中，反应室内压强大于500torr，温度为550-650℃。所形成的第一隔离介质层205的材料是二氧化硅。可以根据所述浅沟槽203的关键尺寸和深度确定所述第一隔离介质层205的厚度，通过控制沉积时间控制所形成的第一隔离介质层205的厚度。在本实施例中，所述第一隔离介质层205的厚度范围是100-2000埃。
如果直接在衬垫介质层204表面形成第二隔离介质层，第二隔离介质层与衬底200之间的位错比较大，并且第二隔离介质层与衬垫介质层204之间的粘附性也比较差，从而不利于提高器件的性能。所述第一隔离介质层205可以减小后续形成的第二隔离介质层与衬底200之间的位错，并且第一隔离介质层205与后续形成的第二隔离介质层之间的粘附性也比较好。
参考图7，形成覆盖所述第一隔离介质层205且填充满所述浅沟槽203的第二隔离介质层206。
在本实施例中，所述第二隔离介质层206选择等离子增强化学气相沉积法形成，所述第二隔离介质层206的材料是氮化硅，在本实施例中，形成所述第二隔离介质层206的工艺参数为温度300～500℃，压力3～20torr，反应气体SiH4/NH3约为1～5。
所形成的第二隔离介质层206对沟道的拉应力与第二隔离介质层206的厚度直接相关，经发明人研究发现，在采用上述工艺参数的情况下，在第二隔离介质层206的厚度范围为500-5000埃时，对沟道的拉应力可以达到0.5-6GP，而对于现有的浅沟槽隔离结构而言，采用亚常压化学气相沉积法形成的填充介质层在厚度为9000埃时，对沟道的拉应力仅为140Mpa。
在本发明的其他实施例中，还可以采用炉管沉积法、原子层沉积法或者等离子增强原子层沉积法形成所述第二隔离介质层206。
由上述分析可以看出，采用本发明所提供的浅沟槽隔离结构形成方法提高了浅沟槽隔离结构的拉应力，从而提高了NMOS器件的性能。
所述第二隔离介质层206的厚度可以通过沉积时间控制，在本实施例中，所述第二隔离介质层206厚度的范围是500-5000埃。
参考图8，刻蚀所述第二隔离介质层206，直至暴露刻蚀停止层202表面的第一隔离介质层205。
所述刻蚀可以采用现有的刻蚀工艺进行。比如干法刻蚀工艺或者湿法刻蚀工艺。
在后续步骤中，需要将位于有源区衬底表面的第二隔离介质层206与第一隔离介质层205去除，为了在所述去除过程中不对位于浅沟槽203内的第二隔离介质层206产生影响，比如使所述位于浅沟槽203内的第二隔离介质层206表面凹凸不平，从而影响器件的性能，在此步骤中部分刻蚀位于浅沟槽203表面的第二隔离介质层206，并在后续步骤中在第二隔离介质层206表面形成覆盖层，以对第二隔离介质层206形成保护。
可以通过控制第二隔离介质层206与第一隔离介质层205的刻蚀选择比，在此步骤中严格控制刻蚀的第二隔离介质层206的厚度，并形成平坦的表面。如图8所示，在本实施例中，所述第二隔离介质层206刻蚀形成的表面高于衬底200的表面，低于刻蚀停止层202的表面，对位于沟槽203内的第二隔离介质层206不造成任何损失。
参考图9，在所述第二隔离介质层206表面形成填充满所述浅沟槽203的覆盖层207。
所述覆盖层207可以对第二隔离介质层206形成保护。所述覆盖层207的形成方法为亚常压化学气相沉积法。
接着，对所述第一隔离介质层205、第二隔离介质层206和覆盖层207进行退火处理。
所述退火包括蒸汽退火和干退火。所述退火的温度范围是800-1100℃，退火时间为30分钟-4小时，退火处理可以消除第一隔离介质层205、第二隔离介质层206中的空隙或者缝隙，形成致密的第一隔离介质层205、第二隔离介质层206，从而提高浅沟槽隔离结构的隔离性能，避免漏电流的产生，也会进一步提高拉应力。
参考图10，对覆盖层207进行平坦化处理，直至暴露所述刻蚀停止层202。
在平坦化处理步骤中，去除位于有源区衬底表面的覆盖层207、第一隔离介质层205、衬垫介质层204。
在后续步骤中，还可以形成用于PMOS器件的浅沟槽隔离结构，然后去除位于衬底表面的衬垫氧化层201和刻蚀停止层202。
相应地，本发明还提供采用上述方法形成的浅沟槽隔离结构。
请参考图10，本发明所提供的浅沟槽隔离结构包括：衬底200，所述衬底200内形成有浅沟槽；形成于所述浅沟槽表面的衬垫介质层204；形成于所述衬垫介质层204表面的第一隔离介质层205；形成于所述第一隔离介质层205表面，且填充满所述浅沟槽的第二隔离介质层206。
所述第二隔离介质层的材料是氮化硅。
所述第二隔离介质层的厚度范围是500-5000埃。
所述第一隔离介质层的材料是二氧化硅。
优选地，第一隔离介质层的厚度范围是100-2000埃。
本发明采用复合式薄膜填充浅沟槽，形成浅沟槽隔离结构，所述复合式薄膜包括二氧化硅层和氮化硅层，所述氮化硅层的拉应力比较大，极大地提高了浅沟槽隔离结构对沟道所产生的拉应力，从而提高了NMOS器件沟道区电子迁移率，提高了NMOS器件的性能；
此外，位于浅沟槽与氮化硅层之间的二氧化硅层可以减小氮化硅层与浅沟槽之间的应力，增强粘附性，从而进一步提高器件的性能。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (15)
1.一种浅沟槽隔离结构形成方法，其特征在于，包括：
提供衬底，所述衬底内形成有浅沟槽；
在所述浅沟槽表面形成衬垫介质层；
在所述衬垫介质层表面形成第一隔离介质层，所述第一隔离介质层的形成工艺为亚常压化学气相沉积法；
在由亚常压化学气相沉积法形成的所述第一隔离介质层表面形成填充满所述浅沟槽的第二隔离介质层，所述第二隔离介质层选择炉管形成或者采用等离子增强化学气相沉积法、原子层沉积法、等离子增强原子层沉积法中的一种；
刻蚀所述第二隔离介质层，直至暴露刻蚀停止层表面的第一隔离介质层，然后部分刻蚀位于浅沟槽表面的第二隔离介质层，使第二隔离介质层表面高于衬底表面，低于刻蚀停止层表面；
之后在所述第二隔离介质层表面形成填充满所述浅沟槽的覆盖层；
对所述衬垫介质层、第一隔离介质层、第二隔离介质层和覆盖层进行退火处理。
2.依据权利要求1的浅沟槽隔离结构形成方法，其特征在于，所述第二隔离介质层的材料是氮化硅。
3.依据权利要求2的浅沟槽隔离结构形成方法，其特征在于，所述第二隔离介质层的厚度是500～5000埃。
4.依据权利要求1的浅沟槽隔离结构形成方法，其特征在于，所述退火的温度是800-1100℃。
5.依据权利要求1的浅沟槽隔离结构形成方法，其特征在于，所述退火的退火时间是30分钟-4小时。
6.依据权利要求2的浅沟槽隔离结构形成方法，其特征在于，当所述第二隔离介质层的厚度范围是500-5000埃时，所述第二隔离介质层对沟道的拉应力是0.5-6GP。
7.依据权利要求1的浅沟槽隔离结构形成方法，其特征在于，形成所述第一隔离介质层的工艺参数为压强大于500torr，温度550-650℃，反应气体为O2、O3、以及正硅酸乙酯，其中O2和O3的流量为8000-30000sccm，还包括载体气体，所述载体气体为N2和He。
8.依据权利要求1的浅沟槽隔离结构形成方法，其特征在于，第一隔离介质层的厚度范围是100～2000埃。
9.依据权利要求1的浅沟槽隔离结构形成方法，其特征在于，在形成衬垫介质层之前，采用氢氟酸对衬底进行预清洁。
10.一种浅沟槽隔离结构，其特征在于，包含：
衬底，所述衬底内形成有浅沟槽；
形成于所述浅沟槽表面的衬垫介质层；
形成于所述衬垫介质层表面的第一隔离介质层，所述第一隔离介质层的形成工艺为亚常压化学气相沉积法；
形成于由亚常压化学气相沉积法形成的所述第一隔离介质层表面，且填充于所述浅沟槽内的第二隔离介质层，所述第二隔离介质层选择炉管形成或者采用等离子增强化学气相沉积法、原子层沉积法、等离子增强原子层沉积法中的一种；
位于所述第二隔离介质层表面，并填充满所述浅沟槽内的覆盖层。
11.依据权利要求10的浅沟槽隔离结构，其特征在于，所述第二隔离介质层的材料是氮化硅。
12.依据权利要求11的浅沟槽隔离结构，其特征在于，第二隔离介质层的厚度是500～5000埃。
13.依据权利要求11的浅沟槽隔离结构，其特征在于，当所述第二隔离介质层的厚度范围是500-5000埃时，所述第二隔离介质层对沟道的拉应力是0.5-6GP。
14.依据权利要求10的浅沟槽隔离结构，其特征在于，第一隔离介质层的材料是二氧化硅。
15.依据权利要求14的浅沟槽隔离结构，其特征在于，第一隔离介质层的厚度是100～2000埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010592926.6A CN102543820B (zh) | 2010-12-16 | 2010-12-16 | 浅沟槽隔离结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010592926.6A CN102543820B (zh) | 2010-12-16 | 2010-12-16 | 浅沟槽隔离结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102543820A CN102543820A (zh) | 2012-07-04 |
| CN102543820B true CN102543820B (zh) | 2014-11-05 |
Family
ID=46350376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010592926.6A Active CN102543820B (zh) | 2010-12-16 | 2010-12-16 | 浅沟槽隔离结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102543820B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103779264A (zh) * | 2014-02-27 | 2014-05-07 | 上海贝岭股份有限公司 | 一种浅沟槽隔离结构的制造方法 |
| CN110943033B (zh) * | 2018-09-25 | 2022-04-26 | 长鑫存储技术有限公司 | 一种浅沟槽隔离结构衬垫的制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6265743B1 (en) * | 1997-04-11 | 2001-07-24 | Mitsubishi Denki Kabushiki Kaisha | Trench type element isolation structure |
| CN101625990A (zh) * | 2008-07-08 | 2010-01-13 | 中芯国际集成电路制造(上海)有限公司 | 间隙壁刻蚀中消除微沟槽的方法 |
| CN101872739A (zh) * | 2009-04-23 | 2010-10-27 | 上海华虹Nec电子有限公司 | 沟槽的填充方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100843246B1 (ko) * | 2007-05-22 | 2008-07-02 | 삼성전자주식회사 | Ｓｔｉ 구조를 가지는 반도체 소자 및 그 제조 방법 |
-
2010
- 2010-12-16 CN CN201010592926.6A patent/CN102543820B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6265743B1 (en) * | 1997-04-11 | 2001-07-24 | Mitsubishi Denki Kabushiki Kaisha | Trench type element isolation structure |
| CN101625990A (zh) * | 2008-07-08 | 2010-01-13 | 中芯国际集成电路制造(上海)有限公司 | 间隙壁刻蚀中消除微沟槽的方法 |
| CN101872739A (zh) * | 2009-04-23 | 2010-10-27 | 上海华虹Nec电子有限公司 | 沟槽的填充方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102543820A (zh) | 2012-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9111994B2 (en) | Semiconductor device and method of fabricating the same | |
| US7442620B2 (en) | Methods for forming a trench isolation structure with rounded corners in a silicon substrate | |
| CN100483669C (zh) | 浅沟槽隔离结构的制造方法 | |
| JP4987696B2 (ja) | 分離トレンチ | |
| CN105047660B (zh) | 浅沟槽隔离结构 | |
| CN100539069C (zh) | 浅沟槽隔离的制造方法 | |
| US20080081434A1 (en) | Method for forming isolation structure in semiconductor device | |
| US20120282756A1 (en) | Thin Film Filling Method | |
| CN101673701A (zh) | 形成浅沟槽隔离结构的方法及浅沟槽隔离结构 | |
| CN103871968A (zh) | Mos晶体管的制作方法 | |
| US7892929B2 (en) | Shallow trench isolation corner rounding | |
| CN104124195A (zh) | 沟槽隔离结构的形成方法 | |
| CN104425278A (zh) | 半导体器件及半导体器件的形成方法 | |
| CN102097356B (zh) | 浅沟槽隔离结构的制作方法 | |
| CN102543820B (zh) | 浅沟槽隔离结构及其形成方法 | |
| CN102646591B (zh) | 晶体管的制造方法 | |
| CN102148181B (zh) | 浅沟槽隔离结构形成方法 | |
| CN102543822B (zh) | 浅沟槽隔离结构的制作方法 | |
| CN101847655A (zh) | 一种可提高沟槽栅mos器件性能的沟槽栅及其制造方法 | |
| US11848232B2 (en) | Method for Si gap fill by PECVD | |
| CN101673702A (zh) | 浅槽隔离结构的制作方法 | |
| CN102487016B (zh) | 晶体管制作方法 | |
| CN102148182B (zh) | 浅沟槽隔离结构形成方法 | |
| CN102201360A (zh) | 沟槽隔离结构及其形成方法 | |
| CN103137458B (zh) | 高介电层金属栅的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |