CN102148182B - 浅沟槽隔离结构形成方法 - Google Patents

浅沟槽隔离结构形成方法 Download PDF

Info

Publication number
CN102148182B
CN102148182B CN201010111207.8A CN201010111207A CN102148182B CN 102148182 B CN102148182 B CN 102148182B CN 201010111207 A CN201010111207 A CN 201010111207A CN 102148182 B CN102148182 B CN 102148182B
Authority
CN
China
Prior art keywords
shallow trench
silicon nitride
layer
nitride layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010111207.8A
Other languages
English (en)
Other versions
CN102148182A (zh
Inventor
张瑛
林伟铭
吴晓丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201010111207.8A priority Critical patent/CN102148182B/zh
Publication of CN102148182A publication Critical patent/CN102148182A/zh
Application granted granted Critical
Publication of CN102148182B publication Critical patent/CN102148182B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

一种浅沟槽隔离结构形成方法，包括：提供衬底，所述衬底上依次形成有衬垫氧化层和氮化硅层，所述衬垫氧化层和氮化硅层内形成有暴露出衬底的开口；沿开口刻蚀所述衬底形成浅沟槽，所述浅沟槽侧壁顶部的拐角为弧形；去除与浅沟槽侧壁顶部对应的氮化硅层直至暴露出衬垫氧化层；在所述浅沟槽侧壁、顶部和底部形成保护氧化层；在氮化硅层表面和衬垫氧化层表面形成填充所述浅沟槽的隔离介质层；去除隔离介质层直至暴露出氮化硅层；去除氮化硅层和衬垫氧化层。本发明形成的浅沟槽隔离无边沟现象。

Description

浅沟槽隔离结构形成方法
技术领域
本发明涉及半导体制造领域，特别涉及浅沟槽隔离结构形成方法。
背景技术
随着半导体工艺进入深亚微米时代，0.18微米以下的元件例如CMOS电路的有源区之间大多采用浅沟槽隔离结构进行横向隔离，在专利号为US7112513的美国专利中还能发现更多关于浅沟槽隔离技术的相关信息。
浅沟槽隔离结构的形成工艺的具体包括：在衬底上形成浅沟槽，所述浅沟槽用于隔离衬底上的有源区，所述浅沟槽的形成方法可以为刻蚀工艺；在浅沟槽内填入介质，并在衬底表面形成介质层，所述介质材料可以为氧化硅；对所述介质进行退火；用化学机械抛光法(Chemical Mechanical Polishing，CMP)处理所述介质层。
但由于现有浅沟槽隔离结构的缺陷，浅沟槽与有源区相邻的区域会形成向下凹陷的形状，称为边沟(Divot)，在形成有边沟的衬底上形成半导体器件容易产生寄生的电流，从而影响半导体器件的电学特性，且边沟的存在会导致形成半导体器件的刻蚀工艺在边沟内形成杂质残留(Residue)，导致形成的半导体器件性能低下。
发明内容
本发明解决的问题是提供一种无边沟现象的浅沟槽隔离结构形成方法。
为解决上述问题，本发明提供一种浅沟槽隔离结构形成方法，包括：提供衬底，所述衬底上依次形成有衬垫氧化层和氮化硅层，所述衬垫氧化层和氮化硅层内形成有暴露出衬底的开口；沿开口刻蚀所述衬底形成浅沟槽，所述浅沟槽侧壁顶部的拐角为弧形；去除与浅沟槽侧壁顶部对应的氮化硅层直至暴露出衬垫氧化层；在所述浅沟槽侧壁、顶部和底部形成保护氧化层；在氮化硅层表面和衬垫氧化层表面形成填充所述浅沟槽的隔离介质层；去除隔离介质层直至暴露出氮化硅层；去除氮化硅层和衬垫氧化层。
与现有技术相比，本发明具有以下优点：本发明通过形成具有一定弧度的浅沟槽和去除部分氮化硅层直至暴露出浅沟槽顶部附近的部分衬垫氧化层，使得隔离介质层覆盖部分衬垫氧化层，避免了去除氮化硅层和衬垫氧化层时使用的化学试剂以及后续工艺中使用的化学试剂侵蚀隔离介质层形成边沟，提高了浅沟槽隔离质量。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1是现有技术形成的隔离浅沟槽示意图；
图2为本发明的浅沟槽隔离结构形成方法的流程图；
图3至图9为本发明的浅沟槽隔离结构形成方法的示意图。
具体实施方式
由背景技术可知，由于现有形成浅沟槽隔离结构中，隔离介质层位于与有源区相邻的区域较疏松，受到半导体器件形成工艺中的化学试剂腐蚀导致浅沟槽内与有源区相邻的区域会形成向下凹陷的形状，称为边沟(Divot)，请参考图1，图1为现有技术形成的隔离浅沟槽，包括衬底100；形成衬底100内的浅沟槽101；填充所述浅沟槽的介质层110；形成在所述介质层内的边沟111，采用上述隔离浅沟槽形成的半导体器件容易产生寄生的电流，从而影响半导体器件的电学特性，且边沟的存在会导致形成半导体器件的刻蚀工艺在边沟内形成杂质残留(Residue)，导致形成的半导体器件性能低下。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图2为本发明的浅沟槽隔离结构形成方法的流程图；图3至图9为本发明的浅沟槽隔离结构形成方法的示意图，下面结合图3至图9对本发明的一实施例进行详细说明，其包括下列步骤：
步骤S101，提供衬底，所述衬底上依次形成有衬垫氧化层和氮化硅层，所述衬垫氧化层和氮化硅层内形成有暴露出衬底的开口。
请参考图3，具体的，提供衬底200，所述衬底200用于为后续工艺提供平台，所述衬底200可以选自N型硅衬底、P型硅衬底、绝缘层上的硅(SOI)等衬底。
所述衬底200上依次形成有衬垫氧化层210和氮化硅层220。
所述衬垫氧化层210材料选自SiO2，所述衬垫氧化层210为后续形成的氮化硅层220提供缓冲层，具体地说，氮化硅层220直接形成到衬底上由于应力较大会在衬底表面造成位错，而衬垫氧化层210形成在衬底200和氮化硅层220之间，避免了直接在衬底上形成氮化硅层220会产生位错的缺点，并且衬垫氧化层210还可以作为后续刻蚀氮化硅层220步骤中的刻蚀停止层。
所述衬垫氧化层210可以为选用热氧化工艺形成。所述热氧化工艺可以选用氧化炉执行。
所述氮化硅层220用于作为后续化学机械抛光工艺的停止层，所述氮化硅层220形成工艺可以为现有的化学气相沉积工艺。
在所述衬垫氧化层210和氮化硅层220内形成有暴露衬底的开口201，所述开口201的形成工艺可以现有的等离子体刻蚀工艺。
步骤S102，沿开口刻蚀所述衬底形成浅沟槽，所述浅沟槽侧壁顶部的拐角为弧形。
参考图4，刻蚀所述衬底200的工艺可以为等离子体刻蚀工艺，具体地，，沿开口选用对拐角刻蚀强的等离子体工艺刻蚀所述衬底200，形成浅沟槽202，刻蚀形成的浅沟槽202侧壁顶部的拐角为弧形，且所述弧形的切线与衬底的平面的夹角小于65度且大于45度，所述对拐角刻蚀强的等离子体工艺是通过控制等离子体刻蚀工艺中的刻蚀偏压和刻蚀气体，使得凸出的拐角带电荷，吸引刻蚀的等离子体，使得拐角的刻蚀速度大于其他位置的刻蚀速度，从而使得拐角形成弧形。
形成浅沟槽侧壁顶部的拐角为弧形的具体工艺参数为：刻蚀腔室压力为15至35毫托，射频功率为400瓦至500瓦，射频偏压为150伏至250伏，HBr流量为30SCCM至40SCCM，CHF3流量为140SCCM至160SCCM。
较优的形成浅沟槽侧壁顶部的拐角为弧形的具体工艺参数为：刻蚀腔室压力为25毫托，射频功率为460瓦，射频偏压为210伏，HBr流量为37SCCM，CHF3流量为170SCCM。
所述浅沟槽202侧壁顶部的拐角为弧形用于避免后续在浅沟槽202内填充隔离介质时出现边沟现象，但是浅沟槽202侧壁顶部的拐角如果弧度太大也会出现隔离效果变差，需要特别说明的是，本发明的发明人经过大量的实验，发现当所述弧形的切线与衬底的平面的夹角小于65度且大于45度时，既避免出现边沟现象也不会出现隔离效果变差现象。
步骤S103，去除与浅沟槽侧壁顶部对应的氮化硅层直至暴露出衬垫氧化层。
参考图5，刻蚀所述氮化硅层220的工艺可以是湿法去除工艺，具体地，在所述氮化硅层220放入化学试剂中浸泡，去除150埃至400埃宽度的氮化硅层220，需要说明的是，化学试剂去除氮化硅层220宽度的同时也会去除同样厚度的氮化硅层220，但所述氮化硅层220厚度远大于上述去除厚度。
去除部分氮化硅层220直至暴露出浅沟槽顶部附近的部分衬垫氧化层210具体作用为：在后续填充所述浅沟槽202时，隔离介质层包覆部分衬垫氧化层210，避免化学试剂去除氮化硅层220侵蚀位于浅沟槽顶部附近的隔离介质层，形成边沟。
步骤S104，在所述浅沟槽侧壁、顶部和底部形成保护氧化层。
参考图6，所述保护氧化层230用于避免直接在所述浅沟槽202填充隔离介质层时，隔离介质层与浅沟槽202侧壁的硅粘附性差，容易出现空洞，且隔离介质层与浅沟槽202侧壁的硅不匹配形成较大应力，同时可以修复在刻蚀浅沟槽的过程中，对浅沟槽侧壁硅表面造成的损伤。
所述保护氧化层230形成工艺为氧化工艺。
步骤S105，在氮化硅层表面和衬垫氧化层表面形成填充所述浅沟槽的隔离介质层。
参考图7，所述隔离介质层240用于隔离绝缘有源区，所述隔离介质层240材料为氧化硅，所述隔离介质层240的形成工艺为化学气相沉积工艺。
步骤S106，去除隔离介质层直至暴露出氮化硅层。
参考图8，所述去除隔离介质层的工艺为化学机械抛光工艺，采用化学机械抛光工艺去除隔离介质层240直至暴露出氮化硅层220。
步骤S107，去除氮化硅层和衬垫氧化层。
参考图9，去除氮化硅层220的工艺和去除衬垫氧化层210的工艺可以为化学试剂去除工艺，对应的选取选择性去除氮化硅层220和选择性去除衬垫氧化层210的化学试剂，首先去除氮化硅层220，然后去除衬垫氧化层210。
本发明通过形成具有一定弧度的浅沟槽202和去除部分氮化硅层220直至暴露出浅沟槽顶部附近的部分衬垫氧化层210，使得后续填充的隔离介质层240覆盖部分衬垫氧化层210，避免了去除氮化硅层220和衬垫氧化层210时使用的化学试剂以及后续工艺中使用的化学试剂侵蚀隔离介质层240形成边沟，提高了浅沟槽隔离的质量。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (8)

1.一种浅沟槽隔离结构形成方法，其特征在于，包括：
提供衬底，所述衬底上依次形成有衬垫氧化层和氮化硅层，所述衬垫氧化层和氮化硅层内形成有暴露出衬底的开口；
沿开口选用工艺参数为：刻蚀腔室压力为15至35毫托，射频功率为400瓦至500瓦，射频偏压为150伏至250伏，HBr流量为30SCCM至40SCCM，CHF3流量为140SCCM至160SCCM的对拐角刻蚀强的等离子体工艺刻蚀所述衬底形成浅沟槽，所述对拐角刻蚀强的等离子体工艺是通过控制等离子体刻蚀工艺中的刻蚀偏压和刻蚀气体使得凸出的拐角带电荷，吸引刻蚀的等离子体，使得拐角的刻蚀速度大于其他位置的刻蚀速度，使得所述浅沟槽侧壁顶部的拐角为弧形；
去除与浅沟槽侧壁顶部对应的氮化硅层直至暴露出衬垫氧化层；
在所述浅沟槽侧壁、顶部和底部形成保护氧化层；
在氮化硅层表面和衬垫氧化层表面形成填充所述浅沟槽的隔离介质层；
去除隔离介质层直至暴露出氮化硅层；
去除氮化硅层和衬垫氧化层。
2.如权利要求1所述的浅沟槽隔离结构形成方法，其特征在于，所述弧形的切线与衬底平面的夹角小于65度且大于45度。
3.如权利要求1所述的浅沟槽隔离结构形成方法，其特征在于，所述隔离介质层材料为氧化硅。
4.如权利要求1所述的浅沟槽隔离结构形成方法，其特征在于，去除部分氮化硅层直至暴露出衬垫氧化层的工艺为湿法去除工艺。
5.如权利要求4所述的浅沟槽隔离结构形成方法，其特征在于，去除部分氮化硅具体为去除150埃至400埃宽度的氮化硅层。
6.如权利要求1所述的浅沟槽隔离结构形成方法，其特征在于，去除隔离介质层的工艺为化学机械抛光工艺。
7.如权利要求1所述的浅沟槽隔离结构形成方法，其特征在于，去除氮化硅层的工艺为湿法去除工艺。
8.如权利要求1所述的浅沟槽隔离结构形成方法，其特征在于，保护氧化层的形成工艺为氧化工艺。
CN201010111207.8A 2010-02-10 2010-02-10 浅沟槽隔离结构形成方法 Active CN102148182B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010111207.8A CN102148182B (zh) 2010-02-10 2010-02-10 浅沟槽隔离结构形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010111207.8A CN102148182B (zh) 2010-02-10 2010-02-10 浅沟槽隔离结构形成方法

Publications (2)

Publication Number Publication Date
CN102148182A CN102148182A (zh) 2011-08-10
CN102148182B true CN102148182B (zh) 2014-11-05

Family

ID=44422350

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010111207.8A Active CN102148182B (zh) 2010-02-10 2010-02-10 浅沟槽隔离结构形成方法

Country Status (1)

Country Link
CN (1) CN102148182B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448820B (zh) * 2014-09-02 2018-07-20 中芯国际集成电路制造(上海)有限公司 形成有源区的方法及半导体器件
JP6524419B2 (ja) * 2016-02-04 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
CN110875238A (zh) * 2018-09-03 2020-03-10 长鑫存储技术有限公司 沟槽隔离结构及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6261921B1 (en) * 1999-07-31 2001-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming shallow trench isolation structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6589854B2 (en) * 2001-06-26 2003-07-08 Macronix International Co., Ltd. Method of forming shallow trench isolation
KR100473731B1 (ko) * 2002-10-14 2005-03-10 매그나칩 반도체 유한회사 반도체 소자의 제조 방법
US7091104B2 (en) * 2003-01-23 2006-08-15 Silterra Malaysia Sdn. Bhd. Shallow trench isolation
US7176138B2 (en) * 2004-10-21 2007-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Selective nitride liner formation for shallow trench isolation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6261921B1 (en) * 1999-07-31 2001-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming shallow trench isolation structure

Also Published As

Publication number Publication date
CN102148182A (zh) 2011-08-10

Similar Documents

Publication Publication Date Title
CN105047660B (zh) 浅沟槽隔离结构
CN101207064B (zh) 器件隔离区的形成方法
CN101097883A (zh) 用于形成半导体器件隔离结构的方法
KR101062293B1 (ko) 반도체 소자 및 그의 제조방법
CN100576490C (zh) 浅沟槽隔离结构的形成方法
KR100741876B1 (ko) 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법
KR100590383B1 (ko) 반도체 소자의 소자분리막 형성방법
CN102148181B (zh) 浅沟槽隔离结构形成方法
CN102148182B (zh) 浅沟槽隔离结构形成方法
CN102097357A (zh) 隔离结构的制作方法
CN103021926A (zh) 浅沟槽隔离结构的形成方法及存储器的形成方法
KR100466195B1 (ko) 플래시 메모리 제조방법
CN102456606A (zh) 浅沟槽隔离结构形成方法
CN102201360A (zh) 沟槽隔离结构及其形成方法
CN102263052B (zh) 浅沟槽隔离形成方法
US6897108B2 (en) Process for planarizing array top oxide in vertical MOSFET DRAM arrays
CN114446931A (zh) 具有空气间隙的晶体管结构及其制作方法
CN104517886A (zh) 一种浅沟槽隔离结构的形成方法
KR100518605B1 (ko) 리세스 채널 트랜지스터를 포함하는 집적 회로 소자의제조방법
KR20100074668A (ko) 반도체 소자의 소자 분리 구조 형성방법
KR100912988B1 (ko) 반도체 소자의 제조 방법
CN100378907C (zh) 半导体元件的制造方法及在其内制造电容器的方法
KR100877112B1 (ko) 플래시 메모리소자의 제조방법
KR100804155B1 (ko) 반도체 소자의 제조방법
KR100773673B1 (ko) 플래시 메모리 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20131128

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20131128

Address after: 201203 Shanghai city Zuchongzhi road Pudong Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai city Zuchongzhi road Pudong Zhangjiang hi tech Park No. 1399

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C14 Grant of patent or utility model
GR01 Patent grant