TW393680B - Semiconductor substrate and method of processing the same - Google Patents

Semiconductor substrate and method of processing the same Download PDF

Info

Publication number
TW393680B
TW393680B TW087105599A TW87105599A TW393680B TW 393680 B TW393680 B TW 393680B TW 087105599 A TW087105599 A TW 087105599A TW 87105599 A TW87105599 A TW 87105599A TW 393680 B TW393680 B TW 393680B
Authority
TW
Taiwan
Prior art keywords
substrate
oxide film
aforementioned
main surface
soi
Prior art date
Application number
TW087105599A
Other languages
English (en)
Inventor
Toshiaki Iwamatsu
Takashi Ipposhi
Yasuo Yamaguchi
Shigenobu Maeda
Yuichi Hirano
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TW393680B publication Critical patent/TW393680B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Description

A7 B7 五、發明説明（1 ) 〔發明所属之技術領域〕 本發明係為有闞於一種半導體基板的處理方法及半導 體基板，特別是躕於防止來自基板蟠緣部產生塵埃的半導 髂基板的處理方法及半等體基板。 〔習用知技術〕 形成半導體元件於SOI(silicon on insulalor砂絕緣 S3)基板上的SOI裝置，較之於主堆裝置（Bulk device) 具有接合容量的減少、元件間分離耐壓的提昇等的優點、 但在SOI裝置亦有如下說明之固有問題。 第40圖為表示SOI基板10的剖面圖，SOI基板10係在 矽基板1的上主面内，具有依順序稹層著埋入氧化膜2及 單结晶矽曆3(此後稱為SOI餍）的溝造，且在單结晶的矽基 板1的端緣部及下主面係形成著多晶矽層4(P〇lysilicon), 而該多晶矽層4係為在晶圓（vaferO的製造過程或是霣晶 通的晶圓處理所取入的重金颶等的污染物質，具有予K吸 : _T(gettering)之作用，故具有如此之多晶矽層之構造稱 Γ V： %, , 為多晶背塗層（polyback C〇ai：1構造。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) SOI基板的製造方法中，有SIMOX(separation by implanted oxygen氧植人隔離法）或貼合（bonding)法等， 而以下則探用SIM0)(法所製造的SOI基板（SIM0X基板）為 例說明之。 SIM0X法係在單结晶的矽基板注人例如0.4Xl018/cm2 〜3x/Cb2劑量之氧維子後，再經1 350 t：程度之溫度的退 火嫌理而取得SOI構造。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1 3 9592 經濟部中央標準局貝工消費合作社印製 A7 B7五、發明説明（2 ) 第41圔為表示SOI基板10之端緣部的部份詳细圖，又 ，於此後的說明中，係將半専體基板區分為上主面（半導 體元件所形成的側）、和該中央部（含有活性領域的部份） 、和綜合中央部的遇邊部份及側面部份的端緣部、和下主 面而稱呼之。 第41圓表示著示於第40圈之領域X之詳细画、顯示埋 入氧化膜2及SOI層3之和多晶矽層4交互的部份，如第 41圈所示，於端緣部係形成大曲率的曲面，故自垂直方向 進行氧離子注入之際，係形成氧離子是傾斜地注入之狀態 ，形成低實效性的能量注入，其结果，在端緣部其埋入氧 化膜2及SOI層3的厚度即變薄，而形成一種SOI層3易 於剝雄之構造。 除此之外，且形成了助長SOI裝置的製造遇程中所進 行SOI層3的薄膜化工程之SOI層3之剝離的狀態，首先 以第42画及第43圖說明SOI曆3的薄膜化工程。 SOI基板10中的SOI層3的厚度，係在基板製造時Μ 適當的厚度來形成之（如第42圖所示），將SOI層3的厚度 配合著預期的半導體裝置的規格而作適當的薄化處理，即 是SOI曆3的薄膜化工程、此即經氧化SOI層3 、且除去 被形成的氧化膜的處理而來諝整SOI層3的厚度。 形成氧化膜5於SOI層3的上面之狀搌，示於第43圃， 氧化膜5的厚度一般上是根據SOI基板10的中央部、亦即 半導體元件形成領域（活性領域）的SOI層3的厚度來決定之 ,而於此成為問囲即如先前所說明的，即SOI基板10的端 (請先閱讀背面之注意事項再填寫本頁) nl裝· 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 2 39592 經濟部中央標準局貝工消費合作社印裂 A7 __B7五、發明説明（3 ) 緣部中SOI層3的厚度為薄、且，在SOI基板10的端緣部係 形成著多晶矽層4,此處，將示於第42圖之領域Y更詳细地 示於第44圖、示於第43圖的領域Z更詳细地示於第45圖， 另表示除去氧化膜5的狀態示於第46圖。 如第44圓所示，多晶矽層4係多數集结者單结晶粒GP 而嫌成之，於是，因單结晶粒GP的每一個，其结晶方位是 ：|· 個涸不同，故於氧雛子注入之際、由於#道作用（ channeling)等而注入深度不同、埋入氧化膜2係不形成 一定的深度。 而且，多晶矽層4的氧化率（rate)因單结晶粒GP的结 晶方位的不同，如第45圖所示，當進行多晶矽層4的氧化 時，於各個單结晶粒GP形成相異的氧化膜5的厚度。 進而，SOI基板10的端緣部則因SOI層3的厚度為薄， 有緣於單结晶粒GP而氧化膜5即與埋入氣化膜2相接觸、 且SOI曆3完全被氧化之情形，如此情形下，而會有SOI層 3是部份地為埋入氧化膜2及氧化膜5所包園的現象發生 ，例如，第45圖所示之SOI層30其周圃係為氧化膜5及埋 人氧化膜2所包画。 而對此狀態的SOI基板10,為了 SOI層的薄膜化而當 使用氫氟酸等之蝕刻（eftching)液來進行氧化膜5的濕蝕 刻處理時，即如第46圖所示，非僅氧化膜5而已，埋人氧 化膜2亦被蝕刻，SOI層3 〇即€、0 (lift off)而形成微粒 (particle)浮遊於蝕刻液中，有時候，SOI曆30有再附著 於S0I基板10的中央部之可能性，當徹粒附著於半導體元 (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公f ) 3 39592 經濟部中央標準局貝工消費合作社印聚 A7 B7五、發明説明（4 ) 件形成領域時，即造成半導»元件之形成不良的原因，造 成製造良率（Yield)下降的要因。 〔本發明欲解決之課題〕 如上面所說明者，習知之半導髏基板、特別是SOI基 板，基板端緣部的SOI層會剝離、形成微粒而有造成製造 良率下降之要因的問題，而且，於SOI基板K外的半導體 基板中亦有形成微粒產生的問題。 本發明係為解決上述之問題點而創新者，旨在提供能 防止來自基板端緣部的塵埃產生的半導體基板的處理方法 及半導體基板。 〔解決課題之方法〕 有關第1發明之半導體基板的處理方法係為在具有一 方面、和該相反側的他方主面、和側面部、且於前述一方 主面中規制著形成活性領域的中央部、且規劃著含有前述 中央部的週邊領域與前述側面部的端緣部之半専體基板的 處理方法當中，為具備有，形成第1氧化膜Μ覆蓋前述半 導體基板的前述中央部及前述端緣部之工程（a)、和在前 述中央部的前述第1氧化膜的上部，選擇性地形成耐氧化 性膜之工程（b)、和將前逑酎氧化性膜作為覆罩Uask)進 一步氧化處理前述半導體基板的蟠緣部，而在前述端緣部 形成較前述第1氧化膜為厚的第2氧化膜之工程（c)等。 有醐第2發明之半導體基板的處理方法係為前述半専 體基板是為KSIH0X法所形成之SOI基板當中，在前述一 方主面的表面内係具備有涵蓋全面地依順序而積暦形成的 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用十國國家標準（CNS ) A4規格（210X297公f ) 4 39592 A7 B7 經濟部中央標準局貝工消費合作社印掣 五、發明説明（5 ) 1 1 埋 入 氧 化 膜 及 SO I 層 其 中 食 刖 述 工 程 (c) 為 包 含 有 在 除 1 1 了 完 全 地 氧 化 延 伸 於 前 述 Mg m 緣 部 的 前 述 SO I 層 的 同 時 9 亦 1 1 能 氧 化 前 述 端 緣 部 的 殘 餘 部 份 地 形 成 前 述 第 2 氧 化 膜 之 工 1 1 請 1 I 程 (C -1) 0 閱 1 | 讀 1 有 鬮 第 3 發 明 之 半 導 體 基 板 的 處 理 方 法 係 為 前 述 半 導 背 1 1 之 1： 體 基 板 是 為 以 貼 合 法 所 形 成 之 SO I 基 板 當 中 9 在 刖 述 — 方 1 K 主 面 上 係 具 備 有 涵 蓋 全 面 地 依 順 序 而 積 層 形 成 的 基 板 上 氧 項 JL -tr 填 ^>1 化 膜 及 SO I 層 其 中 参 刖 述 工 程 (c) 為 包 含 有 在 除 了 完 全 寫 本 k 地 氧 化 延 伸 於 月U 述 端 緣 部 的 刖 述 SO I 層 的 同 時 > 亦 能 氧 化 頁 V_^ 1 1 刖 \ 述 端 掾 部 的 殘 餘 部 份 地 形 成 刖 述 第 2 氧 化 膜 之 工 程 (C -1 1 1 1 有 闞 第 4 發 明 之 半 導 體 基 板 的 處 理 方 法 係 為 前 述 半 導 1 訂 I 體 基 板 是 為 主 堆 矽 層 基 板 » 俱 備 有 形 成 於 前 述 端 緣 部 及 前 1 述 他 方 主 面 的 多 晶 矽 層 % 其 中 1 前 述 工 程 (c) 為 包 含 有 不 1 1 | 完 全 氧 化 前 述 多 晶 矽 層 地 形 成 W· 刖 述 第 2 氧 化 膜 之 工 程 (C -1 1 ) 〇 1、 1 有 關 第 5 發 明 之 半 導 體 基 板 的 處 理 方 法 係 為 刖 述 工 程 1 1 (a) 是 為 包 含 有 9 前 述 中 央 部 的 前 述 SO I 層 的 厚 度 是 適 合 I 於 半 導 艚 元 件 的 形 成 之 厚 度 為 止 而 薄 層 化 地 形 成 刖 述 第 1 氧 化 膜 之 工 程 0 1 I 有 關 第 6 發 明 之 半 専 髓 基 板 的 處 理 方 法 係 為 % 前 述 工 Γ η > Ί -* π) | 程 (b) 是 包 含 有 配 合 於 規 劃 刖 述 中 央 部 中 之 刖 述 活 性 領 域 1 的 場 (F i e I d )氧化膜的型樣（ pa t t e r η ) 而 Μ 前 述 附 氣 化 性 膜 1 1 形 成 型 樣 之 工 程 前 述 工 程 (C) 是 包 含 有 配 合 於 前 述 中 央 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 5 39592 經濟部中央標隼局貝工消費合作社印裝 A7 __B7五、發明説明（6 ) 部中之前述酎氧化性膜的前述型樣而形成前述第2氧化膜 K作為前述場氧化膜之工程。 有關第7發明之半導體基板之處理方法係為在具有一 方主面、和該相反側的他方主面、和側面部、且於前述一 方主面中規制形成活性領域的中央部、且規制含有前述中 央部的遇邊領域與前述俩面部的端緣部之半導體基板的處 理方法當中，為俱備有，形成氧化膜以覆蓋前述半導體基 板的前述中央部及前述鳙緣部之工程（a)、 和形成阻抗性 遮罩（resist aask)於前述中央部以外的前述氧化膜的上 部的工程（b)、 和將前述阻抗性遮罩作為蝕刻遮罩，而選 擇性地除去前述中央部之前述氧化膜而露出前述SOI層的 同時，亦留存前逑氧化膜於前述端緣部的工程（c)。 有鼷第8發明之半導體基板的處理方法係為更俱備有 形成耐氧化性膜於前述端緣部的前述氧化膜上的工程（<0。 有闞第9發明之半導體基板之處理方法係為前逑半導 髋基板是為M SIM0X法所形成之SOI基板當中，在前述一方 主面的表面內係俱備有涵羞全面地依顒序而積層形成的埋 入氧化膜及SOI層，其中，前述工程（a)是為包含有，前 逑中央部的前述SOI層的厚度是適合於半導體元件之形成 的厚度為止而薄膜化地形成前述氧化膜之工程。 有醑第10發明之半等體基板之處理方法係為在具有一 方主面、和該相反側的他方主面、和側面部、且於前述一 方主面中規制形成活性領域之中央部、且規制含有前述中 央部的遇邊領域與前述側面部的端緣部之半導體基板的處 ru--1-_ 1裝-- (請先閱讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公t ) 6 39592 A7 B7 經濟部中央標準局貝工消費合作社印掣 五、發明説明（ 7 ) 1 I 理 方 法 當 中 » 前 述 半 導 體 基 板 是 為 以 S IM0X 法 所 形 成 之 基 1 1 1 板 » 在 前 述 一 方 主 面 的 表 面 內 係 俱 備 有 涵 蹵 全 面 地 依 順 序 1 1 而 積 層 形 成 的 埋 入 氧 化 膜 及 SO I 層 、 且 俱 備 有 形 成 第 1 氧 S 1 I 請 1 I 化 膜 >λ 覆 蓋 前 述 半 導 體 基 板 的 前 述 中 央 部 及 刖 述 端 緣 部 之 先 閱 I 1 1 1 工 程 (a ) 和 選 擇 性 地 形 成 阻 抗 性 遮 罩 於 前 述 中 央 部 的 .ν·4· 刖 背 面 1 1； 述 第 1 氧 化 膜 的 上 部 之 工 程 (b) 和 將 前 述 阻 抗 性 遮 罩 作 之 素 r 事 1* 為 蝕 刻 遮 覃 而 選 擇 性 地 除 去 刖 逑 半 導 體 基 板 的 端 緣 部 的 項 再 ' 1 前 述 第 1 氧 化 膜 及 前 逑 SO I 層 Λ 而 露 出 前 述 埋 入 氧 化 膜 之 哄 1 J Λ I 程 (C ) 和 除 了 進 而 氧 化 前 述 阻 抗 性 遮 罩 的 下 部 的 前 述 貝 1 1 第 1 氧 化 膜 而 形 成 較 JUU. 刖 述 第 1 氧 化 膜 為 厚 的 第 2 氧 化 膜 的 1 1 同 時 、 亦 進 而 加 厚 η 出 的 刖 述 埋 入 氧 化 膜 之 工 程 (d) 等 〇 1 1 有 闢 第 11 發 明 之 半 導 體 基 板 之 處 理 方 法 係 為 在 具 有 — 訂 1 方 主 面 和 該 相 反 側 的 他 方 主 面 > 和 側 面 部 且 於 Jtml» 刖 述 一 1 方 主 面 中 規 制 形 成 活 性 領 域 的 中 央 部 且 規 制 含 有 刖 述 中 1 央 部 的 通 邊 領 域 與 前 逑 側 面 部 的 端 緣 部 之 半 導 體 基 板 的 處 理 方 法 當 中 $ 前 述 半 導 體 基 板 是 為 Μ S IH0X 法 所 形 成 之 基 1 板 在 前 述 — 方 主 面 的 表 面 內 係 俱 備 有 涵 蓋 全 面 地 依 順 序 1 1 而 積 層 形 成 的 埋 入 氧 化 瞑 及 so I 層 且 俱 備 有 形 成 第 1 氧 1 1 化 膜 Μ 覆 Μ 前 述 半 導 體 基 板 的 前 述 中 央 部 及 前 述 端 緣 部 之 工 程 (a ) 和 選 擇 性 地 形 成 阻 抗 性 遮 罩 於 前 述 中 央 部 的 前 1 I 述 第 1 氧 化 膜 的 上 部 之 工 程 (b) > 和 將 前 述 阻 抗 性 遮 罩 作 1 « 1 | 為 蝕 刻 遮 罩 而 賴 由 乾 蝕 刻 (d r y e t C hi n g ) 里 擇 性 地 除 去 I 1 前 述 半 導 » 基 板 的 端 緣 部 的 •XJU 刖 述 第 1 氧 化 膜 \ 前 述 SO I 層 1 1 > 前 述 埋 入 氧 化 膜 而 % 出 前 述 so I 層 下 部 的 下 地 基 板 之 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公f ) 7 39592 A7 B7 五、發明説明（8 ) 工程（C)、 和除了進而氧化前述胆抗性遮軍的下部的前述 第1氧化膜而形成較前逑第1氧化膜為厚度的第2氧化膜 的同時，亦形成第3氧化膜於露出的前述下地基板上之工 程（d)等。 有闞第12發明之半導《基板的處理方法係為前述工程 (¢0是為含有，前述中央部的前述SOI層的厚度是配合於 半導體元件的形成的厚度為止而薄層化地形成前述第2氧 化膜之工程。 有闞第13發明之半導體基板係為在具有一方主面、和 該相反側的他方主面、和側面部、且於前述一方主面中規 制形成活性領域的中央部、且規制含有前述中央部的週邊 領域與前述俩面部的端緣部之半導體基板當中，於前述一 方主面内係俱備依顒序積層形成的埋入氧化膜及SOI層、 於前述端緣部係俱備達於前述埋入氧化膜之厚度的氧化膜 0 經濟部中央標準局員工消費合作社印掣 (請先閱讀背面之注意事項再填寫本頁) 有關第14發明之半導體基板係為在具有一方主面、和 該相反側的他方主面、和側面部、且於前述一方主面中規 制形成活性領域的中央部、且規制含有前述中央部之週邊 領域與前述側面部的端緣部之半導體基板當中，於前述一 方主面內係俱備依順序積層形成的埋入氧化膜及SOI層、 於前述埋入氧化膜内係含有矽島（silicon island),延伸 於前述端緣部的前述埋入氧化膜内的矽鳥的密度，係較前 述中央部的前述埋入氧化膜内的矽島的密度為低。 有鼷第15發明之半導體基板係為在具有一方主面、和 本紙張尺度適用中國國家標準（CNS)A4規格（210X297公犮） 8 395 92 經濟部中央標準局員工消費合作社印製 ΑΊ Β7五、發明説明（9 ) 該相反側的他方主面、和側面部、且於前述一方主面中規 制形成活性領域的中央部、且規制含有前述中央部之遇邊 領域與前述側面部的端緣部之半導體基板當中.於前述一 方主面内係俱備依順序積層形成的埋入氧化膜及SOI層， 於前述端緣部係不形成前述埋入氧化膜及前述SOI層。 〔本發明之實施形態〕 < A.實施形態1 > 使用表示處理工程的第1圖〜第6圖來說明本發明之 半導體基板的處理方法及半導體基板的實施形態1,又在以 下之說明中，將半導體基板區分為上主面（半導體元件所 形成的側）、和該中央部（含有活性領域的部份）、和鑲合 中央部的遇邊部及側面部的端緣部和下主面等而稱呼之。 < A - 1 .處理方法〉 首先，如第1圈所示，將矽氧化膜（此後稱氧化瞑）11 形成100〜400埃（Angstro·)的厚度使能覆蓋SOI基板10的 全體，另，氧化膜11(第1氧化膜）在700〜1100X3程度的 溫度條件熱氧化S0I基板10而形成亦可，也可在600〜850 Ό程度的溫度條件MCVD法而形成之。 此處，S0I基板10係為具有在單结晶的矽基板（主堆 矽層基板）1的上主面，依顒序積曆著埋入氧化膜2及單结 晶矽層（此後稱S0I層）3的構造，而且，在單结晶的矽基板 1的端緣部及下主面係形成著多晶矽層4,該多晶矽層4係 將在晶圆的製造過程所取入的重金羼等的污染物質，予Μ 進行吸氣者，而具有如此之多晶矽層的構造係稱為多晶背 (請先閱讀背面之注意事項再填寫本頁) -裝· ,π 本紙張尺度適用中國國家標準（CNS ) Α4規格（2丨0Χ29?公釐） 9 395 92 經濟部中央標準局貝工消費合作社印聚 A7 B7五、發明説明（1〇) 塗層構造（PBC構造）。 下面MSIM0X法製造的SOI基板（SIM0X基板）為例說 明之。 首先，為能覆蓋全體之氧化膜11之，M 60 0〜85 0 ¾程 度的溫度條件、以CVD法形成1000〜4000埃之厚度的矽氮 化膜（此後稱氮化膜）12而作為附氧化性膜。 纖而，選擇性地形成阻抗性遮罩R1M覆蓋SOI基板10 的上主面（活性領域所形成的面）的中央部，自上主面側所 見之SOI基板10的平面圖示於第2圔，如第2圖所示，阻 抗性遮罩R1係不形成於SOI基板10的端緣部，又，阻抗性 遮罩R1的形成係設定成能完全地覆蓋半導體元件所形成的 活性領域。 接著，將阻抗性遮罩R1作為触刻遮罩，經由乾蝕刻來 選擇性地除去氮化膜12,如第3圖所示，僅阻抗性遮罩R1 的下部殘留著氮化膜12,亦即，在阻抗性遮罩R1所沒有覆 蓋的SOI基板10的端緣部係除去了氮化膜12、氧化膜11形 成露出的狀態，又，在S0I基板10的下主面係全面地除去 氮化膜12,另，於除去氮化膜12之際，例如Μ使用熱磷酸 的濕蝕刻方法亦可。 繼之，於第4圈所示之工程中，氧化S0I基板10的端 緣部及下主面而形成氧化膜13(第2氧化膜），在該氧化工 程中，將S0I基板10的端緣部及下主面中所霣出的氧化膜 11作為下墊氧化膜而使用，與L0C0S(L〇cal Oxide of Silicon)氧化同搛地進行，又，該氧化工程的條件係适擇 (請先閱讀背面之注意事項再填寫本頁) .裝.
*1T 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210Χ297公釐） 10 39592 經濟部中央標準局貝工消費合作社印策 A7 B7五、發明説明（η ) 氣化膜12的下部以外的SOI層3是能全部氧化的條件，例 如，當氮化膜12的下部的SOI層3的厚度是2000埃之情形 時，是使氧化膜13是為5000埃Μ上。 接著，於第5圖所示的工程中，除去氮化膜12之後， 配合所預期的半導體的規格而將氮化膜12的下部的SOI靥 3的厚度，作適當的薄層化，亦即，更進一步的氧化加厚 氧化膜11而減薄SOI層3,此時，形成於SOI基板10的端緣 部及下主面的氧化膜13的厚度亦增加，又，在將S0I層3 的厚度減薄1 000埃之情形時，是設定氧化膜11的厚度是變 厚成2000埃的氧化條件。 接著，於第6圖所示的工程中，藉由濕蝕刻除去變厚 的氧化膜11。 <A-2.特徵性的功效〉 如上面所說明般地，S0I層3的薄膜化工程中，形成 於S0I基板10的端緣部及下主面的氧化膜13的厚度亦減少 ，但是氧化膜13的厚度原本就較氧化膜11為厚，且於S0I 層3的薄膜化工程中厚度又增加，故於氧化膜11的蝕刻處 理之際，亦不致被完全除去，又，因為在S0I基板10的端 緣部及下主面係不使殘留著S0I層3而形成氧化膜13,故 不會發生有S0I層3的部份性地飛昇而形成撤粒、浮遊於 時刻液中的問題、能防止起因於撤粒之存在的半導體元件 的形成不良、進而提昇製造良率。 另，在形成著氧化膜13於端緣部及下主面的S0I基板 10的上主面的S0I層3,係在後堪之工程中，經由製作M0S 11 本紙張尺度適用中國國家梯準（CNS > A4規格（210X297公蝥） 39 592 (請先閲讀背面之注意事項再填寫本頁) A7 經濟部中央標準局員工消費合作社印裝 B7五、發明説明（12 ) 電晶髓成雙極性霣晶性等Μ構成DRAM或SRAM、理輯電路等 0 < A-3 .變形例〉 在上述說明中，說明有顚利用本發明於具有PBC構造 的SOI基板的例子，但在不具有PBC構造的SOI基板中， 亦有發生微粒的情形，而能應用本發明。 第7圖表示不具有PBC構造的SOI基板100的最端緣部 的剖面圖，如第7圖所示，對矽基板1注入氧氣離子而形 成埋入氧化膜2之際，於SOI基板100的最端緣部ME中，原 本氧氣離子是應注入於SOI層的部份以形成氧化膜的情形 ，此時，最端緣部ME並沒有全部氧化、部份殘留著粒狀的 矽單结晶領域（此後稱矽島SI)、而於氧化膜的濕蝕刻之際 ，該矽島是構成撤粒而有流出於蝕刻液中的情形，但如在 實施形態1所說明的，在端緣部及下主面形成氧化膜13的 方法，能防止矽BSI形成微粒。 < B.實施形態2> 在上述所說明之本發明之實施形態1中，係說明防止 SOI基板10的端緣部的SOI層3於濕蝕刻之際有部份性地 飛昇而形成微粒的現象之構成，但，含於埋人氧化膜2内 的矽島亦有形成微粒來源的情形。 此處，說明有闞的矽岛，在埋入氧化膜2的內部係如 第8困所示，存在著複數的矽島SI,矽島SI係因離子注入 而形成埋入氧化膜2之際所產生，是SIM0X基板特有者， 亦即，藉由對矽基板注入氧氣離子而形成埋入氧化膜2,但 12 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇X 297公釐） 39592 ---丨卜，^—叫裝丨丨 (讀先閱讀背面之注意事項再填寫本頁)
，1T m i . A7 B7 經濟部中央標準局貝工消費合作社印裝 五、發明説明（ 13 ) 1 I 於 此 之 際 ， 與 氧 氣 離 子 不 產 生 反 應 的 矽 原 子 們 為在 S ΙΜ0Χ 1 1 退 火 X 程 中 结 合 而 構 成 矽 塊 • 此 即 形 成 矽 島 0 1 1 此 矽 島 SI係 大 多 存 在 於 埋 入 氧 化 膜 2 的 較 深部 位 1 通 -N 1 I 請 1 I 常 埋 入 氧 化 膜 2 即 使 經 過 蝕 刻 處 理 亦 不 會 顯 現 於表 面 上 $ kj 閱 1 讀 1 I ' 但 於 so I 基 板 1 0的 端 緣 部 9 係 如 第 8 圖 所 示 » 因SO I 曆 3 背 1 1 之 1： 及 埋 入 氧 化 膜 2 的 厚 度 較 薄 t 故 由 於 蝕 刻 處 理 而露 出 有 注 \ 事 時 後 會 飛 昇 而 形 成 微 粒 〇 項 真 填 〜'1 Μ 下 9 利 用 第 8 圖 第 11 面 圈 說 明 如 何 減 低 起因 於 矽 島 % 本 裝 而 來 的 撖 粒 之 構 成 » 作 為 本 發 明 之 半 導 體 基 板 的處 理 方 法 頁 1 1 及 半 導 艚 基 板 的 實 施 形 態 2 I 1 < B- 1 . 處 理 方 法 > 1 1 首 先 > 如 第 8 圖 所 示 » 形 成 厚 度 100〜400埃的 氧 化 瞑 訂 | 21 (第1 氧 化 膜 ) 覆 蓋 so I 基 板 10 之 全 體 9 又 ,氧 化 膜 21 1 係 可 以 700 〜1 100 υ 程 度 的 溫 度 條 件 熱 氧 化 形 成so I 基 板 1 1 | 10亦 可 ，也可Μ 6 00 850t程度的溫度條件MCVD法形成。 I 飞 m 之 * 選 擇 性 地 形 成 阻 抗 性 遮 罩 R2M 覆 蓋 SOI 基 板 10 1 的 上 主 面 (活性領域所形成的面） 的 中 央 部 份 ， 又， 阻 抗 性 1 1 遮 罩 R2的 形 成 範 園 係 設 定 成 能 完 全 地 覆 蓋 活 性 領域 所 形 成 1 | 的 領 域 〇 m 之 • 將 阻 抗 性 遮 罩 R2作 為 蝕 刻 遮 罩 > 經 由乾 蝕 刻 而 1 1 I 選 擇 性 地 除 去 阻 抗 性 遮 罩 R2所 不 覆 蓋 的 部 份 的 氧化 膜 2 1 及 Γ SO I 層 3, 而 如 第 9 圖 所 示 » 僅 殘 留 氧 化 膜 21 及 S0I 靥 3 於 1 1 阻 抗 性 遮 罩 R2的 下 部 1 亦 即 ， 在 阻 抗 性 遮 罩 R2所不 覆 蓋 的 1 1 so I 基 板 10的 斓 緣 部 及 下 主 面 参 係 除 去 氧 化 膜 21及 so I曆3 1 1 本紙張尺度適用中國國家標準（CNS ) Λ4規掊（210X297公釐） ^ 3 3 9 5 9 2 經濟'部中央標準局員工消費合作社印製 A 7 B7 五、發明説明（l4 ) 而露出埋入氧化膜2。 接著在除去阻抗性遮罩之後，如第10圖所示，將阻抗 性遮罩R2的下部的SOI層3的厚度配合著所預期的半導體裝 置的規格而作適當的薄層化，亦即，進一步的氧化膜21而 形成氧化膜23 (第2氧化膜）來使SOI層3薄層化，又，欲令 SOI曆3 的厚度作薄於1000埃之際，係設定氧化膜23的厚 度為較氧化膜21為2000埃厚的形成的氧化條件，此時，SOI 基板10的端緣部及下主面的埋入氧化膜2係曝露於氧化劑 的氧氣，繼之，氧氣擴散至埋入氧化膜2而達及於矽島SI 時，即與矽原子反應而形成氧化矽膜，故矽島SI即形成了 消滅之狀態。 <B-2.特激性的功效〉 如Μ上所說明的，在SOI層3的薄膜化工程中，係如第 11圈所示，即使經濕蝕刻Μ除去S0I層3的薄膜化所需而形 成的氧化膜23之情形下，於S0I基板10的端緣部係使矽島 SI變少，故形成了可防止矽烏SI飛昇而成為微粒之一種狀 態。 又，於上述之說明中，係為了 S0I層3的薄膜化而進而 氧化加厚氧化膜21之際，併合矽島SI而滅除之例子、而欲 使矽島SI滅除的方法，亦可經其他的氧化工程使矽島SI滅 除，但是，在該氧化工程之前，包含有S0I基板10的端緣 部為曝露於濕蝕刻的工程的情形是不能逋用的。 <B-3.處理方法的變形例>
在上述所說明之本發明的實施形態2中，係為了 S0I -----__装！ (請先閲讀背面之注意事項再填寫本頁) 、-° ^ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 14 39592 A7 B7 五、發明説明（15 ) 靥3的薄膜化而更進一步的氧化加厚氧化膜21之際，同時 滅除矽島的例子，但亦可藉由除去SOI基板10的端緣部的 埋入氧化膜2之處理方式· K防止矽島SI之形成了微粒。 亦即，如第12圖所示，形成氧化膜21M覆蓋全體的 SOI基板10、且選擇性地形成阻抗性遮罩R2以覆蓋SOI基 板10的上主面的中央部份。 繼之，將阻抗性遮罩R2作為蝕刻遮罩，藉由乾蝕刻依 序選擇性地除去阻抗性遮罩R2所沒有覆蓋之部份的氧化膜 21、SOI曆3、埋入氧化膜2,如第13圖所示般地，僅在阻抗 性遮罩R2的下部殘留著氧化膜21、SOI層3、埋入氧化膜2, 接著亦對SOI基板10的下主面實施此乾蝕刻處理、則在阻 抗性遮罩R2所沒有覆蓋的SOI基板10的端緣部及下主面即 露出矽基板1(下地基板）。 經濟部中央標準局員工消費合作社印製 接著在除去阻抗性遮罩R2之後，第14圖所示的，配合 於所預期的半導體裝置的規格而遒當薄層化阻抗性遮罩R2 的下部的S0I層的厚度，亦即，更進一步的氧化氧化膜21 而形成氧化膜23,以減薄S0I層3,此時，於露出的矽基板 1的表面即形成著氧化膜24。 像如此之情形，藉由Μ乾蝕刻Μ除去S0I基板10的端 緣部的埋入氧化膜2的處理，在S0I基板10的端緣部是不 存在有矽島SI,故在以濕蝕刻Μ除去S0I層3之薄膜化之所 需而形成的氧化膜23之際可防止矽島SI形成撤粒。 <C.實施形態3> 在以上說明之本發明的實施形態1及2,係說明有Μ防 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公# ) 3 9592 (請先閱讀背面之注意事項再填寫本頁) 15 經濟部中央標準局貝工消費合作社印製 A7 B7 五、發明説明（16 ) 止SIMOX基板的端緣部的SOI層之形成微粒的情形、及防 止SIM0X基板的埋入氧化膜内的矽島之形成微粒的情形等 的一種構成，但在以貼合法所製造的SOI基板（貼合基板） 中，亦有發生微粒之情形。 貼合基板係形成氧化膜於矽基板的上主面（形成半導 體元件的主面）、並在其上貼合另個矽基板、研磨此另個 矽基板而作成預定的厚度而得SOI構造者，如此方式所形 成的SOI基板200的端緣部的剖面圖示於第15圖。 於第15囫中，在矽基板1的上主面依序積層著基板上 氧化膜7及矽曆8而構成了 SOI構造，又，基板上氧化膜 7為相當於埋入氧化膜、矽層8相當於SOI層。 在如此之構成的SOI基板當中，基板上氧化膜7及矽 層8的端緣部的倒角處理並不完全，而有沿著週緣形成有 連缅凹凸部份之看起來像平面形狀的情形、此凹凸部在基 板的搬運中即剝離而有形成微粒的情形。 又，在端緣部係露出著基板上氧化膜7,故於濕蝕刻之 際，蝕刻液侵入、基板上氧化膜7即發生部份破除去之情 形的，示於第15圖之W領域的詳细圖表示於第16圖。 於第16圈中，SOI層的端緣部的基板上氧化膜7是被 部份地除去、SOI層8是部份地形成浮遊狀態，而如此之狀 態下，SOI層8即易剝離、且形成微粒的可能性極大。 以下，使用第17圖及第18圖說明有闞如何減低貼合基 板中的微粒之構成，作為本發明之半導體基板的處理方法 及半導體基板的實施形態3。 (請先閱讀背面之注意事項再填寫本頁) -裝. 、-° 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 16 39 5 92 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明（1 7 ) < C - 1 .處理方法〉 如第17圖所示，形成100〜40 0埃厚度的氧化膜31(第1 氧化膜）以覆蓋全體的SOI基板200,另、氧化膜31係可K 700〜1100C 程度的溫度條件熱氧化SOI基板200而形成 亦可，也可M600〜850¾程度的溫度條件KCVD法形成之。 繼之，在600〜8501C程度的溫度條件下MCVD法形成 1000〜4000埃厚度的氮化瞋（耐氧化性膜）32,來覆蓋氧化 膜31全體。 進而，選擇性的形成阻抗性遮罩R3以覆蓋SOI基板 200的上主面（活性領域所形成的面）的中央部份。 接著，將阻抗性遮罩R3作為蝕刻遮罩，以乾蝕刻選擇 性的除去氮化膜32之後，經除去阻抗性遮罩R3的處理、僅 在上主面的中央部份殘留氮化膜32,亦即，從沒有被阻抗 性遮罩R3所覆蓋的SOI層8的端緣部至矽基板1的端緣郜 及下主面係被除去氮化膜32、而露出氮化膜31。而且，於 SOI基板200的下主面係全面地除去氮化膜32。另，除去 氮化膜32之際，係亦使用例如利用熱磷酸的濕蝕刻。 遒之，於示於第18圖的工程中，由S0I層8的端緣部 至矽基板1的端緣部及下主面進行氧化成形成氧化膜33( 第2氧化膜），於此工程中，係將S0I層8的端緣部至矽基 板1的部端緣部及下主面中露出的氧化膜31作為下墊氧化 膜而使用，進行與L0C0S氧化同樣方法，又，該氧化工程 的條件，係選擇能全部氧化氮化膜3 2的下部以外的S 0 I層 8的條件。 17 本紙張尺度適用中國國家標準（CNS ) Λ4規枱（210X297公釐） 3 95 92 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印聚 A7 __B7五、發明説明（is) 又，除去氧化氮化膜32之後，配合著所預期的半導體 裝置的規格而適當減薄氮化膜32的下部的SOI層8的厚度 的薄膜化工程，係與使用第5圖及第6圖所說明之實施形 態1的工程相同，故省略說明。 <C-2.特激性的效果> 如上面所說明地，於貼合基板的SOI基板200中，因 係由SOI層8的端緣部至矽基板1的端緣部至下主面而形 成著氧化膜33,故能防止SOI基板200的搬運中或因SOI 層8的薄膜化工程中的濕蝕刻之基板上氧化膜7及矽層8 的端緣部的剝離而產生撖粒的情形。 < D.實施形態4> 於上述說明之本發明之實施形態1〜3係說明有關SOI 基板的微粒的減低，然而即使是主堆矽基板、具有PBC構 造亦有多晶矽層之剝離而產生微粒之情形，亦即，如以第 44圖所說明的，多晶矽層係單结晶粒之多數集结而構成， 但於氧化多晶矽層之際，氧化劑的氧氣即侵入於單结晶粒 的境界、有如包圍單結晶粒而形成氧化膜之情形，在此情 況下，當Μ濕蝕刻來除去氧化膜時、單结晶粒即飛昇、此 即形成微粒之可能性極大。 下面，以第19圈及第20圈說明有闢減低主堆矽基板的 微粒之構成，作為本發明之半導體基板的處理方法及半導 髖基板的實施形態4。 < D - 1 .處理方法> 於第19圖中，在單结晶的矽基板（主堆矽基板）1的 18 本紙張尺度適用中國國家標準（CNS ) Α4規枱（210X297公釐） 39592 (請先閱讀背面之注意事項再填寫本頁) A7 B7 經濟部中央標率局員工消費合作社印聚
五、發明説明（19 ) 1 1 端 緣 部 及 下 主 面 係形成著 多晶 矽層 4,另 > 矽 基 板 1 及 多 1 1 I 晶 矽 層 4 所 構 成 的基板， 稱為 矽基 板300 0 1 1 I 如 第 19圖 所 示，覆蓋 全體 的矽 基板 300 而 形 成 了 —> 請 1 1 | 100, —400 埃 厚 度 的氧化膜 41 (第1氧化膜） 9 又 氧 化 膜 先 閲 I 1 讀 1 41係 可 Μ 70 0 〜1 1〇〇υ 程 度的 溫度 條件 熱 氧 化 矽 基 板 而 ιέ 1 I" 之 Γ 形 成 亦 可 1 也 可 Μ 600 〜8501C 程度 的溫 度 條 件 CVD 法 >王 意 1 I 事 1: 而 形 成 之 0 項 再 填 1 m 之 9 使 能 覆蓋全體 的氧 化膜 41之 情 形 下 ， Μ 600 本 頁 裝 I 850 ¾ 程 度 的 溫度條件 ,以 CVD 法形 成 1000 4000 埃 1 1 | 厚 度 的 氮 化 膜 42 (耐氧化性膜） 0 1 1 1 接 著 * 選 擇 性的形成 阻抗 性遮 罩R4K 覆 蓋 矽 基 板 300 1 1 訂 1 的 上 主 面 (活性領域所形成的面）的 中央 部 份 0 接 著 9 將 阻 抗性遮罩 作為 蝕刻 遮罩 而 Μ 乾 蝕 刻 選 擇 性 1. 地 除 去 羯 化 膜42之後 ，經 除去 阻抗 性 遮 罩 R4的 處 理 而 1 僅 在 上 主 面 的 中 央部份殘 留氮 化膜 42, 亦 即 » 在 阻 抗 性 遮 罩 R4所 沒 有 覆 蓋 的矽蓋基 板300的 端緣 部 係 哦 除 去 氮 化 瞑 丨 I 42 、 露 出 氧 化 膜 41 ,又， 於矽 基板 300 的 下 主 面 係 全 面 地 1 1 除 去 氮 化 膜 42 » 另，於除 去氮 化膜 42之 際 i 係 可 使 用 例 如 1 1 利 用 熱 磷 酸 的 濕 蝕刻。 1 於 第 20圖 所 示的工程 中， 由矽 基板 300 的 端 緣 部 至 下 1 主 面 形 成 氧 化 膜 43 (第2氧 化膜 ),於 此氧 化 工 程 中 • 係 將 矽 1 | 基 板 300 的 端 緣 部至下主 面露 出的 氧化 膜 41作 為 下 墊 氧 化 1 I 膜 而 使 用 » 進 行 與 L0C0S 氧化 同樣 的方 法 1 另 9 該 氧 化 工 1 1 I 程 的 條 件 » 係 選 擇氧化膜 43的 厚度 為不 全 部 氧 化 多 晶 矽 雇 1 I 本紙張尺度適用中國國家標準（CNS ) A4規掐（210X297公舞） 19 39592 A7 B7 經濟部中央標準局員工消費合作社印聚 五、 發明説明（20 ) 1 I 4 且 在 往 後 的 工 程 中 的 濕 蝕 刻是 不 會 被 簡 單 地 除 去 的 厚 1 1 I 度 9 例 如 是 400 0 50 0 0 埃 的 條 件 0 1 1 I < D- 2 . 特 徵 性 的 功 效 > 1 I 請 1 I 如 上 面 所 說 明 的 9 矽 基 板 300 的 端 緣 部 至 下 主 面 係 形 先 閱 1 I 讀 1 I ' 成 著 氧 化 膜 43 其 厚 度 是 為 不 被 濕 蝕 刻 所 能 簡 單 地 除 去 的 背 1 之 厚 度 > 故 能 防 止 即 使 在 氧 化 劑 是 侵 入 至 多 晶 矽 層 4的單结 注 意 1 事 晶 粒 的 境 界 > 包 圍 單 结 晶 粒 而 形 成 氧 化 膜 的 情 形 下 > 於 濕 項 再 1 Λ| 裝 I 蝕 刻 之 際 多 晶 矽 層 4 飛 昇 而 形 成 微 粒 之 情 形 0 寫 本 < E . 實 施 形 態 5 > V__^ 1 1 | < E- 1 . 處 理 方 法 > 1 1 Μ 表 示 處 理 工 程 的 第 21 tBt 國 第 23圖 說 明 本 發 明 之 半 1 1 専 體 基 板 之 處 理 方 法 及 半 導 體 基 板 的 實 施 形 態 5 > 訂 1 首 先 > 如 第 21 圖 所 示 * 形 成 氧 化 膜 51M 覆 蓋 so I 基 板 1 1 0的 全 體 9 又 9 氧 化 膜 51係 可 Μ 7 00- -1100X3 程 度 的 溫 度 1 條 件 熱 氧 化 S0 I 基 板 10而 形 成 之 亦 可 Μ 600〜850 程 度 Λ 的 溫 度 條 件 Μ CVD 法 形 成 « 另 * 在 矽 基 板 1 的 端 緣 部 及 下 1 I 主 面 係 構 成 了 形 成 著 多 晶 矽 層 4 的 PBC 構 造 0 1 接 著 f 如 第 22圖 所 示 選 擇 性 地 形 成 阻 抗 性 遮 罩 R5K 1 1 覆 蓋 S0 I 基 板 10的 端 緣 部 及 下 主 面 t 阻 抗 性 遮 罩 R5係 不 形 1 » 1 成 於 SO I 基 板 10的 上 主 面 的 中 央 部 > 且 露 出 氧 化 膜 51 * 進 1 I 而 Μ 濕 胜 刻 選 擇 性 地 除 去 露 出 的 氧 化 膜 51 〇 1 I 此 後 > 藉 由 除 去 阻 抗 性 遮 罩 R5的 處 理 9 如 第 23圖 所 示 1 1 | 參 矽 基 板 1 的 端 緣 部 及 下 主 面 係 為 氧 化 膜 51所 覆 蓋 9 而 在 1 1 1 SO I 基 板 1 0的 上 主 面 的 中 央 部 則 取 得 so I層3 之 η 出 的 構 造 1 1 本紙張尺度適用中國國家標準（CNS ) A视格（21〇x赚發> 2〇 3959 2 A7 經濟部中央標準局舅工消費合作社印製 ____B7五、發明説明（21 ) 〇 < E-2.特激性的功效果〉 另，配合著所預期的半導體裝置的規格而適當減薄露 出的SOI層3的厚度的薄膜化的工程、係和實施形態1中使 用第5圓及第6圔所說明的工程相同、故省略說明，但在 SOI層3的薄膜化工程中，係並不完全除去氧化膜51、不發 生所謂的氧化膜51的下部的SOI層3是部份地飛昇而形成微 粒、浮遊於蝕刻液中的問題、而能防止緣於微粒之存在的 半導體元件之形成不良、進而能提昇製造良率。 又，若設定氧化膜51的厚度於薄膜化SOI層3所需的厚 度，則不需要另外形成氧化膜Μ應薄膜化工程之所需，為 此可設定氧化膜51的厚度Κ使SOI層3的厚度是形成配合於 所期望之半導體裝置之規格的厚度即可。 <F.實施的形態6> < F - 1 .處理方法> Μ表示處理工程的第24圖〜第28圖說明本發明之半導 體基板的處理方法及半導體的實施形態6。 首先，如第24圖所示，例如形成1600埃厚度的氧化膜 61(第1氧化膜）使覆蓋SOI基板10的全體，此處之氧化膜 61的厚度係設定成薄瞑化SOI層3所需的厚度，亦即，設定 氧化膜61的厚度使SOI層3的厚度是形成配合於所期望之半 導體裝置之規格的厚度，示於第24圖的領域Z的詳细圖示 於第25圖。 又，氧化膜61係可M700〜llOOt 程度的溫度條件熱 2 1 本紙張尺度適用中國國家標準（CNS〉A4規格（210X297公釐） 3 95 92 (請先閱讀背面之注意事項再填寫本頁) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（22 ) 1 1 氧 化 SO I 基 板 10而形 成 之 ， 亦 可 Μ 600 〜850 ¾ 程 度 的 溫 度 1 1 I 條 件 CVD 法 而 形成 f 另 f 在 矽 基 板 1 的 端 緣 部 及 下 主 面 1 1 係 構 成 形 成 著 多 晶矽 層 4 的 PBC 構 造 0 —» 1 I 請 1 I 接 著 ， 如 第 26圃 所 示 9 形 成 厚 度 1000 4000 埃 的 氮 化 先 閱 1 I 1 膜 62 (耐氧化性膜）κ 覆 蓋 so I 基 板 1 0的 上 主 面 (活性領域 背 1¾ 1 |： 所 形 成 的 面 )的中央部份， 氮 化 膜 62的 形 成 方 法 係 在 Μ CVD 意 r 事 I * 法 覆 蓋 SO I 基 板 10的 全 體 而 形 成 之 後 > 形 成 阻 抗 性 遮 罩 使 項 再 1 ，丨 覆 蓋 so I 基 板 10的上 主 面 的 中 央 部 份 > 且 將 該 阻 抗 性 遮 罩 本 裝 I 作 為 独 刻 遮 罩 而 以濕 蝕 刻 選 擇 性 地 除 去 氮 化 膜 62的 處 理 方 Ά I 1 1 式 來 形 成 0 1 1 接 著 » 示 於 第27圖 的 工 程 中 ， 氧 化 so I 基 板 1 0的 端 緣 1 1 部 及 下 主 面 而 形 成氧 化 膜 63 (第2 氧 化 膜 ), 於 該 氧 化 工 程 中 訂 1 ， 係 將 SO I 基 板 10的 端 緣 部 及 下 主 面 露 出 的 氧 化 膜 61作 為 1 1 · 下 墊 氧 化 膜 而 使 用、 進 行 與 L0C0S 氧 化 同 樣 的 方 法 » 又 S 1 該 氧 化 工 程 的 條 件係 選 擇 能 全 部 氧 化 氮 化 膜 62的 下 部 以 外 1 1 的 SO I 層 3 的 條 件， 例 如 9 氮 化 膜 62的 下 部 的 S0 I 層 3 的 1 1 厚 度 是 2000 埃 時 ，係 令 氧 化 膜 63為 5000 埃 以 上 0 1 1 接 著 9 如 第 28画 所 示 1 除 去 氮 化 膜 62之 後 f 藉 由 除 去 1 1 氮 化 膜 62的 下 部 的氧 化 膜 61 的 處 理 、 而 取 得 S0 I層3的 厚 度 為 合 乎 於 所 期 望 的半 導 體 裝 置 的 規 格 的 厚 度 0 1 1 如 上 述 說 明 的， 先 設 定 氧 化 膜 的 厚 度 於 適 合 於 薄 膜 化 1 I SO I 層 的 厚 度 的 處理 9 即 能 削 減 氧 化 膜 之 形 成 次 數 ， 而 此 1 1 I 方 法 無 庸 置 疑 地 ，亦 可 逋 用 於 先 前 說 明 的 本 發 明 的 實 施 形 1 1 態 2、 3及 5 ( > 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29h>f > 22 39592 A7 B7 經濟部中央標準局員工消費合作社印掣 五、 發明説明（23 ) 1 I < F- 2 特 戡 性 的 功 效 > 1 1 I 如 上 述 所 說 明 般 地 * 於 SO I層3的 薄 膜 化 工 程 中 f 形 成 1 1 於 SG I 基 板 1 0的 端 緣 部 及 下 主 面 的氧 化 膜 63的 厚 度 雖 會 減 1 I 請 1 1 少 > 但 原 先 氧 化 膜 63的 厚 度 係 較 氧化 膜 61為 厚 故 即 使 於 先 閲 1 I 讀 | 氧 化 膜 61的 蝕 刻 之 際 亦 不 會 完 全 被除 去 又 9 在 SC I 基 板 背 ιέ 1 之 10的 端 緣 部 及 下 主 面 係 形 成 著 氧 化膜 63使 SO I層3不 殘 留 t 注 意 Γ 事 1： 故 不 會 發 生 so I層3的 部 份 飛 昇 而 形成 微 粒 而 浮 遊 於 蝕 刻 項 再/ 1 峰 飞1 液 中 的 問 題 能 防 止 起 因 於 微 粒 之存 在 的 半 導 體 元 件 的 形 本 裝 I 成 不 良 進 而 提 昇 製 造 良 率 〇 貝 1 1 1 又 » 根 據 本 實 施 例 形 成 氧 化膜 的 工 程 係 以 兩 次 即 完 1 1 成 參 故 除 了 能 削 減 工 程 數 的 同 時 ，so I 層 的 薄 膜 化 相 關 的 1 1 氧 化 X 程 是 一 次 來 完 成 而 能 有 良好 的 so I 層 之 厚 度 的 控 訂 1 制 性 0 1- < G . 實 施 形 態 7 > 1 於 上 述 說 明 之 實 施 形 態 1〜6係僅 說 明 有 關 單 tm j3〇 進 行 Λ so I 基 板 或 主 堆 矽 基 板 的 端 緣 部 的處 理 1 但 是 無 庸 置 疑 地 1 1 ， 亦 可 與 端 緣 部 的 處 理 工 程 同 時 進行 S0 I 基 板 或 主 堆 矽 基 1 板 的 上 主 面 (活性領域所形成的面）的 中 央 部 份 的 半 導 體 元 1 1 件 的 製 造 工 程 0 1 以 下 為 使 用 第 29圃 第 32圖 ,說 明 與 實 施 形 態 6 中 的 1 so I 基 板 的 處 理 工 程 同 時 地 進 行 中央 部 份 的 半 導 體 元 件 的 1 I 製 造 X 程 的 例 子 9 Μ 第 33圖 第 39圖 » 說 明 與 併 合 實 施 形 1 I 態 5 及 實 施 形 態 6 的 S0 I 基 板 的 處理' 工 程 同 時 地 進 行 中 央 1 1 部 份 的 半 導 體 元 件 之 製 造 工 程 的 例子 0 1 1 本紙張尺度適用中國國家標準（匚~5)八4規格（2丨0\ 297公漦） 23 39 5 92 kl __B7 五、發明説明（24 ) 另，在下面的說明中，與實施形態5及6所說明的構成 是相同的構成係附Μ相同之符號、且省略其重複說明。 <G-1.實施形態6的變形例> 首先，如第29圖所示，形成例如1 60 0埃厚度的氧化膜 61M覆蓋SOI基板10的全體，又，在矽基板1的端緣部及 下主面係構成形成著多晶矽層4的PBC構造，並且，氮化膜 62為形成1000〜4000埃的厚度，覆蓋氧化膜61的全體。 又，在SOI基板10的上主面的中央部份係選擇性地形 6 R 罩 遮 性 抗 阻 成 (請先閲讀背面之注意事項再填寫本頁) 擇膜 選化 刻氮 蝕 留 乾殘 M部 、 下 罩 的 遮R6 刻罩 蝕遮 為性 作抗 R6阻 罩在 遮僅 性、 抗62 阻 膜 將化 , 氮 著去 接除 地 性 經濟部中央標準局貝工消費合作社印裝 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公t ) 395 9 2 62 ° 繼之，於第30圈所示之工程中，氧化SOI基板10的端 緣部及下主面而形成氧化膜63,於此氧化工程中，將SOI 基板10的上主面中央部、端緣部及下主面露出的氧化膜61 作為下墊氧化膜而使用、進行與L0C0S氧化相同的處理， 另，該氧化工程的條件係選擇將氮化膜62的下部K外的 S0I層3全部被氧化為條件，例如，氮化瞑62的下部的S0I 層3的厚度為2000埃之情形時，係使氧化膜63為5000埃以 上，又，S0I基板10的上主面中央部中，氧化膜63係為場 氧化膜（L0C0S氧化膜）。 接著於第31圓所示之工程中，除去氮化膜62之後，藉 由除去氮化膜62的下部的氧化膜61的處理，取得S0I層3的 厚度為合乎於所期望的半導體裝置之規格的厚度，此時， 24 經濟部中央標準局員工消費合作社印装 A7 __B7 五、發明説明（25 ) 形成於SOI基板10的端緣部及下主面的氧化膜63的厚度雖 減少，但因原本的氧化膜63的厚度係較氧化膜61為厚，故 即使於氧化膜61的蝕刻之際，亦不會完全被除去。 另，自上主面側所見之SOI基板10的平面圖示於第32 圖，如第32圖所示、在SOI基板10的端緣部係形成著氧化 膜63、而於中央部係形成著活性領域AR。 此後，於SOI基板10的上主面中央部，係於場氧化膜 所規制的活性領域AR,分別植入個涸半導體原件，但於此 之際，SOI基板10的端緣部及下主面係被氧化膜63所覆蓋 ,而且在S0I基板10的端緣部及下主面形成著氧化膜63而 不殘留有S0I層3、因此不產生S0I層3的部份地飛昇而形成 微粒、有浮遊於蝕刻液中的問題、能防止起因於微粒的存 在的半導體元件的形成不良、進而能提昇製造良率。 <G-2.併合實施形態5及6的變形例〉 首先，如第33圖所示，形成例如1600埃厚度的氧化膜 而覆蓋S0I基板10的全體，又，在矽基板1的端緣部及下 主面係構成形成著多晶矽層4的PBC構造，進而，形成1000 〜4000埃厚度的氮化膜62使覆蓋氧化膜61的全體。 接著如第34圖所示，選擇性地形成阻抗性遮罩7以覆 蓋氮化膜62的端緣部及下主面，阻抗性遮罩7係不形成於 S0I基板10的上主面的中央部、而露出氮化膜62,繼之， 經由乾蝕刻除去露出的氮化膜62、且藉由濕蝕刻除去在其 下面的氧化膜61、而露出S0I層3。 繼之如第35圖所示，在上主面的中央部形成例如3 00 (請先閱讀背面之注意事項再填寫本頁) •裝. 訂 本紙張尺度適用中國國家標準（CNS〉A4規格（210X297公茇） 25 3 9 5 92 A7 __________ B7 五、發明説明（26 ) 埃厚度的氧化膜71，另，氧化膜71係可M700〜llOOt：程 度的溫度條件热氧化SOI基板10而形成之，亦可以600〜 8501C 的溫度條件KCVD法形成之，繼之形成例如1500埃 厚度的氮化膜72 (耐氧化性膜〉而覆蓋SOI基板10的全體， 又，於SOI基板10的上主面的中央部份係選擇性地形成阻 抗性遮罩R8。 繼之，將阻抗性遮罩R8作為蝕刻遮罩、藉由乾蝕刻選 擇性地除去氮化膜72、而如第36圖所示，僅在阻抗性遮罩 R8的下部殘留氮化膜72,又，於S0I基板10的端緣部係被 除去氮化膜72、但於該下面部份係殘留著氮化膜62。 接著於第37圖所示的工程中，氧化S0I基板10的端緣 部及下主面而形成氧化膜73,於此氧化工程中，係將S0I 基板10的上主面中央部、端緣部及下主面霓出的氧化膜71 作為下墊氧化膜而使用，進行與L0C0S氧化相同的方法， 經濟部中央標準局員工消費合作社印聚 (請先閲讀背面之注意事項再填寫本頁) 又，該氧化工程的條件係選擇能全部氧化氮化膜72的下部 以外的S0I層3的條件，例如，當氮化膜72的下部的S0I層3 的厚度為20 00埃，則氧化膜63是作成5000埃上，又，S0I 基板10的上主面中央部中，氧化膜73係為場氧化膜（L0C0S 氧化膜），且在端緣部，氧化膜73係和氧化膜61合成一體。 接著，在第38圖所示之工程中，以乾蝕刻除去氮化膜 72,此時，雖於S0I基板10的端緣部中氮化膜62亦被蝕刻， 但氮化膜62因較氮化膜72是為厚的形成著，故不會被完全 除去。 第39圖為表示形成M0S電晶通於S0I基板10的活性領域 本紙張尺度適用中國國家標準（CNS ) Λ4規格（2I0X 297公釐） 26 39 592 經濟部中央樣隼局員工消費合作社印製 A7 __B7 五、發明説明（27 ) 的例子，於第39圖中，形成MOS電晶體MT於活性領域之後， Μ層間絕緣膜IL覆蓋SOI基板10的上主面，並在其上面選擇 性的形成阻抗性遮罩R9,進而，將阻抗性遮罩R9作為蝕刻 遮罩而選擇性地除去層間絕緣膜IL,但由於端緣部及下主 面係為氮化膜62所覆蓋著，故不會發生SOI層3的部份飛昇 形成微粒，浮遊於蝕刻液中的問題。 又，在上述的說明中，於SOI基板10的端緣部中，雖 係構成了氧化膜與氮化膜的雙層構造，但將此作成氧化膜 、氮化膜、氧化膜的3層構造亦可，在如此構成的狀態下 ，於L0C0S氧化後除去氮化膜之際，因最上層的氧化膜構成 一種蝕刻氮化膜時的遮罩，故能防止端緣部的氮化膜的被 蝕刻。 在上述說明的本發明的實腌形態1〜7中，在防止氧化 的部份係形成氮化膜的一種構成的表示，但只要是具有作 為防止氧化的遮罩之櫬能，並沒有限定於氮化膜者，亦即 ，不透過氧化劑的氧氣，而本身亦不被氧化的耐氧化性膜 的話，任意物質均可。 〔發明之功效〕 根據第1發明的半導體基板的處理方法，因在端緣部 形成比較厚的第2氧化膜，即使於端緣部及他方主上而會 存在有因濕蝕刻的處理而易於剝離的層的情形時，由於第 2氧化膜具有保護膜的機能，故不會發生上述易於剝離的 層的剝離而形成微粒、浮遊於蝕刻液中的問題、而能防止 起因於微粒的存在之半導體元件的形成不良、逭而能提昇 (讀先閱讀背面之注意事項再填寫本頁) -裝· 訂 本紙張尺度適用中國國家標準（CNS ) A4規核（2IOX 297公釐） 27 39 59 2 五、發明説明（28 ) A7 B7
製造良率。 根據第2發明的半導體基板的處理方法，在MSIMOX 經濟部中央標準局貝工消費合作社印掣 完殘不題、 所氧部並防上 堆由化之 氧程板 膜的而問良 法全餘 理能板 主 ，氧造 1 工基 化部 ，的不 合完殘處 ，基 在時被構 第的體 氧緣層中成 貼膜的角時， 使 形不的 將後導 2 端 I 液形M化部倒狀際 即情全有 是往半 第化so刻的 在氧緣的形之 ，的完特 ，在化 有氧的蝕件 端部面刻 法層層層 法故簡 成亦離於元 Μ 第化緣平蝕 方矽矽矽 方 ，能 形，剝遊體6¾有氧端的濕 理晶晶晶 理度而 曰t| 因時易浮導II成亦的部在 處多多多 處厚、 ，同而、半 形，層凸止 的有使於 的的化 中的 刻粒之 因時 I 凹防 板備 Κ 因 板化膜 板 部層蝕微在 ，同 S 續能。基俱膜起 基膜薄 緣 I 濕成存 I 中的及連亦去體面化 ， 體薄的 ο 睡 端 S 因形的91部層膜成 ，除導主氧際。導的層 的的護而粒 。^緣1 化形時被半方 2 之形半層 I 板部保離微率㈣端so氧緣同份的他第刻情的 ISO 基緣了 剝於良 的的上週的部明及有蝕之明so行 I 端成的因造 板部板著離部發部成濕維發於進 so於形層起製3¾基緣基沿剝緣 4 緣形於剝 5 合需 。 的伸故 I 止昇第 I 端使而的端第端部止的第適不程 成延 ，so防提據so於即 ，份的據的緣防層據成 ，Η 形化份生能能根的伸 故全部膜根板端能矽根作上理 所氧部發而而 成延，完該化 基在故晶 膜業處 法全餘會、進 形化份不止氧 矽於 ，多 化作的 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度通用中國國家標準（CNS ) Λ4規格（210Χ297公f ) 28 3 9592 A7 __B7 五、發明説明（29 ) 根據第6發明的半導體基板的處理方法，因能同時進 行第2氧化膜的形成與場氧化膜的形成，故能簡化半導髖 基板的處理工程。 根據第7發明的半導體基板的處理方法，因能簡單地 形成氧化膜於半導體基板的端緣部，故能大幅地簡化處理 工程、而達成處理成本的降低。 根據第8發明的半導體基板的處理方法，半導髖基板 的端緣部為藉由氧化膜及第1耐氧化膜而得到強固的保護 0 根據第9發明的半導髖基板的處理方法，因將氧化膜 作成適合於SOI層的薄膜化的厚度，故不須在往後的工程 中進行SOI層的薄膜化，而能簡化半導體基板的處理工程 0 經濟部中央標準局負工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 根據第10發明的半導體基板的處理方法，於工程（d) 中、因SOI基板的端緣部所露出的前述埋入氧化膜是形成 曝露於氧化劑的氧氣之狀態下，故當氧氣擴散至埋入氧化 膜而達及於既有存在於SIM0X法所形成的SOI基板的埋入氧 化膜的矽島時，即因與矽原子反應而形成矽氧化膜，而消 滅矽島，此结果，在SOI基板的端緣部的埋入氧化膜則是 矽島變少、即使在以濕蝕刻除去埋人氧化膜的狀態下，亦 能防止矽島的飛昇而形成微粒之情形。 根據第11發明的半導髖基板的處理方法，因K乾蝕刻 選擇性地除去半導體基板的端緣部的第1氧化膜、SOI層 、埋入氧化膜，故於半導體基板的端緣部中，既有存在於 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公犮） 29 3959 2 A7 __B 7 五、發明説明（30) SIM0X法所形成的SOI基板的埋入氧化膜的矽島即變得不存 經濟部中央標準局員工消費合作社印掣 粒 氧程處 部因層起良 部的去微 部刻 的 微 2H 的 緣護 I 止造 緣部除成 緣蝕。 程 成 第的板 端保so防製 端央刻形 端濕板 工 形 將後基 的成生能得 的中蝕而 的於基 理 而 因往體 板形發而取 板的濕昇 板得體 處 昇 ，在導 基故會、而 基面 K 飛 基取導 的 飛 法故半 體，不題進 體主在之 體能半 板 的方、化 導膜 ，問、 導方使島 導故的 基 島 理度簡 半化德的良 半 一即矽 半 ，態 體 砂 處厚能 於氧狀中不 因較故止 在層狀 導 , 的的而 ，的種液成 ，是 ，防 ，1 粒 半 際 板化、 板度 一刻形 板 ，低能 板so微 的 之 基膜化 基厚的蝕的 基度為亦 基及成 1 刻 體薄膜 體之 層於件 體 密度得 體膜形 態 独導之薄 導膜 I 遊元。導的密取 導化而 形 濕 半層的 半化so浮體板半島的 ，。半氧昇 施 行的 I 層 的氧的、導基的矽島下板的入飛 1 實 進明SOI 明入雔粒半體明的矽態基明埋的明 之 在發於so發埋剝微的導發內的狀91發有島說 明 止12合行13於於成在半14膜内的導15成矽面 發 防 第適進 第達易 形存的第化膜膜半第 形止圖 本 能。據成需。據有而 而之昇據氧化化的據不防的 明 而形根作不程根備刻離粒提根入氧氧態根因之單圖說 ，情 膜即工 具蝕剝微之 埋入入狀 ，際簡 1 在的 化中理 係濕的因率 的埋埋粒 中之 t 第 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標隼{ CNS ) A4規格（210X 297公嫠） 30 39 5 92 A7 B7五'發明説明（Η) 剖面画。 第2圖 經濟部中央標準局員工消費合作社印製 的的 的的的 的的 程程 程程程 程程 Η 工 工 Η Η 工 Η 理 理 理 理 理 。理 理 處 處 處 處 處 画處 處 的 的 的 的 的 面的 的 板 板 板 板 板 剖板板 基 基 基 基 基 的基 基 0 體 體 體 體 成體 體 導 導 専 導 専 構導 専 半 半 半 半 半 之半 半 的 的 的 的 的 部的 的 1 1 1 1 1 緣2 2 態 態 態 態 態 端態 態 形形 形形形 最形形 施 施 施 施 施 的施 施 實 實 實 實 實 板實 實 之 之 之 之 之 基之 之 明 明 明 明 明 體明 明 發 發 發 發 發 導發 發 本 本 本 本 本 半本 本 明。 明。 明。 明。 明。 示 明。 明。 說圖圖說圖圖說圖圖說圖圖說圖圖表圖說画圖說圖 面 3 面 4 面 5. 面 6 面 7 8 面 9 面 平第 剖第 剖第 剖第 剖第 第 剖第 剖 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公茇） 31 39 59 2 經濟部中央標準局貝工消費合作社印製 A7 B7五、發明説明（32 ) 第10圖 說明本發明之實施形態2的半導體基板的處理工程的 剖面圃。 第11画 說明本發明之實施形態2的半導體基板的處理工程的 剖面圖。 第12圖 說明本發明之實施形態2的變形例的半導體基板的處 理工程的剖面踵。 第13圖 說明本發明之實施形態2的變形例的半導體基板的處 理工程的剖面圖。 第14画 說明本發明之實施形態2的變形例的半導體基板的處 理工程的剖面圖。 第15圖 說明本發明之實施形態3的半専體基板的處理工程的 剖面圖。 第16圖 說明本發明之實施形態3的半導體基板的處理工程的 剖面圖。 第17麵 說明本發明之實施形態3的半導體基板的處理工程的 剖面圖。 (讀先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規桔（210X297公釐） 32 39592 經 濟 部 中 央 標 準 員 工 消 A. 社 印 製 A7 B7 五、發明説明（33 ) 第 1 8圖 說 明 本 發 明 之 實 施 形 態 3 的 半 導 體 基 板 的 處 理 工 程 的 剖 面圖 0 第 19圖 說 明 本 發 明 之 實 施 形 態 4 的 半 導 體 基 板 的 處 理 工 程 的 剖 面圖 0 第 20圖 說 明 本 發 明 之 實 施 形 態 4 的 半 導 體 基 板 的 處 理 工 程 的 剖. 面圖 0 第 21圖 說 明 本 發 明 之 實 施 形 態 5 的 半 導 體 基 板 的 處 理 工 程 的 剖 面圖 〇 第 22圖 說 明 本 發 明 之 實 施 形 態 5 的 半 導 體 基 板 的 處 理 工 程 的 剖 面圖 0 第 23圖 說 明 本 發 明 之 實 施 形 態 5 的 半 導 體 基 板 的 處 理 X 程 的 剖 面圖 0 第 24圖 說 明 本 發 明 之 實 施 形 態 6 的 半 専 體 基 板 的 處 理 工 程 的 剖 面圖 0 第 25圄 說 明 本 發 明 之 實 施 形 態 6 的 半 導 體 基 板 的 處 理 工 程 的 剖 面圖 0 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公蝥） 33 39 5 92 請k, 閱 讀 背 面 之 注 意 事 項 再 填， 寫 本 頁 裝 訂 A7 B7 五、發明説明（34) 第26圖 說明本發明之實施形態6的半導通基板的處理工程的 剖面圈。 第27圖 說明本發明之實施形態6的半導體基板的處理工程的 剖面圖。 第28圖 說明本發明之實施形態6的半導體基板的處理工程的 剖面圖。 第29圖 說明本發朋之實施形態7的半導體基板的處理工程的 剖面圖。 第30圖 說明本發明之實施形態7的半導體基板的處理工程的 剖面圖。 第31圖 經濟部中央標準局員工消費合作社印^ (請先閲讀背面之注意事項再填寫本頁) 說明本發明之實施形態7的半導體基板的處理工程的 剖面圖。 第3.2圖 說明本發明之實施形態7的半導體基板的處理工程的 剖面圖。 第33圖 說明本發明之實施形態7的半導體基板的處理工程的 剖面圖。 本紙張尺度適用中國國家標华（CNS ) A4规格（210X 297公釐} 34 395 92 經濟部中央標隼局貝工消費合作社印製 A7 B7五、發明説明（35 ) 第34圖 說明本發明之實施形態7的半導體基板的處理工程的 剖面圖。 第35圖 說明本發明之實施形態7的半導體基板的處理工程的 剖面画。 第36圖 說明本發明之實腌形態7的半導膜基板的處理工程的 剖面圖。 .第37圖 說明本發明之實施形態7的半導體基板的處理工程的 剖面圖。 第38圖 說明本發明之實施形態7的半専體基板的處理工程的 剖面圖。 第39圖 說明本發明之實施形態7的半導體基板的處理工程的 剖面圖。 第40圖 表示SOI基板之構成的剖面圖。 第41圖 說明SOI基板之習知處理工程的剖面晒。 第42圖 說明SOI基板之習知處理工程的剖面圖。 1 - -- — * ί I -«. - n m I _ 士^^ In I (請先閲讀背面之注意事項再填寫本頁)
,1T 1" 本紙張尺度適用中國國家標準（CNS ) Α4規枯（210X297公f ) 35 395 9 2 經濟部中央標準局員工消費合作社印^ A7 B7五、發明説明（36 ) 第43圖 說明SOI基板之習知處理工程的剖面圖。 第44圖 說明SOI基板之習知處理工程中之問題點的剖面圖。 第45圖 說明SOI基板之習知處理工程中之間題點的剖面圖。 第46圖 說明SOI基板之習知處理工程中之問題點的剖面圖。 〔符號說明〕 7 .基板上氧化膜。 8.矽層。 11.13.21.23.24.31.33.41.43.51.61.63.7 1.73.氧化膜。 12.32.42.62.72,氮化膜。 AR活性領域。 (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公f ) 36 3 9 592

Claims (1)

  1. 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 1. 一種半導髓基板的處理方法，該半導»基板具有一方 主面、相反側的他方主面、和側面部，且於前述一方 主面中規制形成活性領域的中央部，且規制前述中央 部的邐邊領域與含有前述側面部的皤緣部，其特撤為 具備有： U)形成第1氧化膜，Μ覆Μ前述半導«基板的前述中 央部及前述鳙緣部的工程； (b) 於前述中央部的前述第1氧化膜的上部邇擇性地形 成耐氧化性_之工程；及 (c) 將前述W氧化_作為遮罩，進一步氧化處理前_ 半導體基板的鳙緣部，用以在前逑端緣部形成f 前述第1氧化膜為厚的第2氧化膜的工程。 2. 如申講專利範棚第1項之半導體基板的處理方法，其 中前述半導體基板係為MSIMOX法所形成之SOI基板； 而在前述一方主面的表面内係具備有涵董全面地 依順序積雇形成的埋入氧化膜及SOI層； 前述工程（c)為包含有形成前述第2氧化膜之工程 (c-1),俾能完全地氧化延伸於前述嬙緣部的前述 SOI層，同時亦能氧化前述，鏰緣部的殘餘部份者。 3. 如申誧專利範園第1項之半等體基板的處理方法，其 中前述半導«基板係為Μ貼合法所形成之SOI基板； 而在前述一方主面上係具備有涵篕全面地依順序 積層形成的基板上氧化膜及SOI雇； 前述工程（c)係為包含有形成前述第2氧化険之 (請先閲讀背面之注意事項再填寫本頁) 4. 、1T 本紙張尺度適用中國國家棵準（CNS ) A4規格（210X297公釐） 37 39 592 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 工程（c - 1 ),俾能完全地氧化延伸於前述皤緣部的前述 SO IJS ,同時亦能氧化前述端錄都的薄餘部份者。 4. 如申讅專利範圃第1項之半導《基板的處理方法，其 中前述半導體基板係為主堆砂靥基板，且具備有形成 於前述孅緣部及前述他方主面的多晶矽靥； 而前述工程（c)係為包含有形成前述第&氧化縝的 工程U-1),俾能完全不氧化前述多晶矽曆者。 5. 如申請専利範國第2項或第3項之半辱«基板的處理 方法，其中，前述工程（a)係為包含有形成前述第1氧 化縝之工程，使前述中央部份的前述SOI靥的厚度薄化 至癯合於半導體元件的形成之厚度為止。 6. 如申請專利範園第5項之半導》基板的處理方法，其 中，前述工程（b)係為包含有，於前述中央部，配合規 制前述活性領域的場氧化賴的型樣，而Μ前述射氧化 性膜形成型樣的工程； (請先閱讀背面之注意事項再填寫本頁) 裝· 、1T 前 合 配 部 央 中 述 前 於 有 含 包 為 係 \1/ C /(V 程 Η 述 前 而 作 而 膜 化 氧 2 第 述 前 成 形 > ο 搛者 型通 逑工 前之 的膜 膜化 性氣 化場 氧述 附前 述氡 半 麵 一 一 有 有逑含 具前制 為於規 板且且 基 ，， 體部部 導面央 半俩中 該和的 ，、成 法面形 方主所 理方域 處他領 之的性 板測活 基反制 體相規 導、中 面面 主主 一 方方 特 其 部 緣 0 的 部 面 側 述 前 與 域 領 邊 埋 的 ： 部有 央備 具 為 前激 中 述 部 央 中 述 策 的 板 基 0 導 半 述 前 Μ 覆 % _ 化 氣 成 形 \ly 0 /V 本紙張尺度逋用中國國家揉準（CNS ) Α4規格（210X297公釐） 38 39592 經濟部智慧財產局員工消費合作社印製 A8 Β8 C8 D8六、申請專利範圍 及前逑颯緣部之工程ί (b) 形成阻抗性遮軍於前述中央部Μ外的前述氧化膜的 上部之工程；及 (c) 將前述組抗性鳙軍作為蝕刻遮罩，而壤擇性地除去 前述中央部的前述氧化膜而露出萠述SOI曆，闻時 亦殘留前迷氧化臌於前述鱺緣部之工程者。 8. 如申請専利範_第7項之半導鱺基板之處理方法，其 中進一步具備有形成射氧化_於前述纗緣郁的前述氧 化膜上的工程（d)者。 9. 如申講専利範園第7項或第8項之半導»基板的處理 方法，其中，前述半導驩基板係為M SIM0X法所形成之 SO I基板； 在前述一方主面的表面内1具傅有涵蓋全面地依 闕序積靥形成的埋入氧化膜及SOI靥； 前述工程（a)係為包含有形成前述氣化_'之工程， 使前述中央部的前述SOI層的厚度薄化至遘合於半導體 元件之形成的厚度為止者。 1 0 . —種半導膜基板之處理方法，該半導«基板為具有一 方主面••相反侧的他方主面、和側面部，且於前述一 方主面中規制活性領域所形成的中央部，且規制含有 前述中央部的《瑾領域與前述侧面部的纗緣部，其特 擞為： 前逑半_導體基板係為SIM0X法所形成之基板； 且在前述一方主面的表面内係具備有涵Μ全面地 (請先聞讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家梂準（CNS > Α4規格（210X297公釐） 39 3959 2 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 依顒序積曆形成的埋入氧化膜及SOI靥； 同時具備… U)形成第1氧化膜，Μ覆蓋前述半導«基板的前述中 央部及前述皤緣部之工程； (b) 薄擇性形成阻抗性遮罩於前述中央部的前述第1氧 化膜的上部之工程； (c) 將前述阻抗性遮罩作為蝕刻遮罩，而選擇性地除去 前述半導《基板的嬙緣部的前述第1氧化膜及前述 SOI層，而霣出前述埋入氧化_之工程；及 (d) 進一步氧化前述阻抗性遮單下部的疏述第1氧化膜 ，而形成較前述第J氧化_為厚的第2氧化韉同時 更進而將充出的前述埋入氧化鎮加厚之工程者。 11. 一種半導«基板之處理方法，該半導體基板為具有一 方主面、相反側的他方主面、和側面部，且於前述一 方主面中規制活性領域所形成的中央部，且規：《!含有 前述中央龈的遁邊領域與前述側面部的端緣部，其特 微為： 前述半導體基板係為SIM0X法所形成之基板； 且在前述一方主面的表面内係具備有涵全面地 .依順序而稹層形成的埋入氧化膜及SO 1麕； 同時具備： (a )形成第1氧化Μ覆蘯前述半導II基板的前述中 央部及前述嬙緣部之工程；及 (b)邋揮性地形成阻抗性遮罩於前逑中央部的前述第1 表紙張尺度逋用中國國家揉準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁)
    40 3 9592 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 氧化膜的上部之工程； (C)將前述姐抗性镳罩作為餘辄《Γ罩，而藉由乾蝕刻選 擇性地除去前述半導鱷基板的孅緣部的前述第1氧 化膜、前述SOI靥及前逑埋人氧化膜，而霹出前述 SOI層下/部的下地基板之工程••及 (d)進一歩肩化前述姐抗性遮軍下部的前述第〗氧化_ 而形成較前述第1氧化膜為厚的第2氧化膜，同時 形成第3氧化膜於露出的前述下地基板上之工程者 方 理 處 之 板 基H 導 半 之 項 11 1X 或 項 ο 1 第 範 利* 請 申 如 成 形 有 含 包. 為 係 \—/ d /IV Η 述 前 中 其 法 的 曆 I ο so者 述止 前為 的度 部厚 央的 中件 述元 前Μ 使導 « 半 程成 形 於 _ 合 一反制的 it 埋 Η 形半的性邊在氧 之於種側活通 入 的種 度 1 化蠊 氧至 2 化 第薄 述度 前厚 相規 、 中 面面 主主 方方 1 1 有述 具前 為於 板且 基 ， Η部 導面 半俩 該及 板面 基主 體方 導他 部 央 中 ： 述為 前激 有特 含其 制 ， 規部 且緣 . 蟠 部的 央部 中面 的側 成述 形前 所與 域域 領領 的-成 形 β 積 而 序 顚 依 有 備 具 係 內 面 主 方 1 述 前 在 及 膜 化 的 側 反 緣 板面 蟣。基主 述膜體方 前化導他 在氧半 形 所 域 領 性 活 制 丨係 該和的 I 部 ，、成 及 厚 之 0 化 氧 入 埋 述 前 到 達 有 備 具 相規部 、 中央 面面中 主主述 方方前 一 一 有 有述含 具前制 為於規 板且且 基 ， ， Η部部 導面央 半側中 (請先聞讀背面之注意事項再填寫本頁)
    本紙張尺度適用中國國家梂準（CNS ) A4規格（210X297公釐） 41 39 592 六、申請專利範圍 A8 B8 C8 D8 其的 島島 相規部 埋SC , 成 矽矽 、中央的 述 板形 的的 面面中 ·.成 前 基)内内 主主 述為形 及 «積 _膜 方方前徽曆 膜 専而 化化 一一 有特積 及化 半序 ；氧氧 有述含其序 .，氧 之 顚 島入入 具前制 ，順 烏入 部依 矽埋埋 為於規部依 矽埋 緣有 有述述 板且 且掾有 有述 播備 含前前 基， ，端備 含前 的具 係的的II部 部的具 係成 部係 內部部 導面央部係 内形 面内 _ 緣央 半側中面内 臢未 供面I;化皤中 該和的側面 化係 聞 述 主 I 氧述述 ，、成述主1;氧部 前方so入前前。板面 形前方 I 入緣 輿一及埋於較者基主所與 一so埋皤 域述膜述伸係低H方域域逑及述逑 領：前化前延 ，為導他領領前 _ 前前 邊為在氧在而.度度半的性邊在化在在 C 理徵 入 密密種側活通 氧 者 的特 埋 的的一反制的 入 曆 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家揉準（CNS〉A4規格（210X297公釐） 42 395 92
TW087105599A 1997-10-06 1998-04-14 Semiconductor substrate and method of processing the same TW393680B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27254197A JP3875375B2 (ja) 1997-10-06 1997-10-06 半導体装置の製造方法および半導体基板

Publications (1)

Publication Number Publication Date
TW393680B true TW393680B (en) 2000-06-11

Family

ID=17515344

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087105599A TW393680B (en) 1997-10-06 1998-04-14 Semiconductor substrate and method of processing the same

Country Status (7)

Country Link
US (2) US6150696A (zh)
JP (1) JP3875375B2 (zh)
KR (1) KR100269667B1 (zh)
CN (1) CN1115716C (zh)
DE (1) DE19824207A1 (zh)
FR (1) FR2769406B1 (zh)
TW (1) TW393680B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3594779B2 (ja) 1997-06-24 2004-12-02 株式会社ルネサステクノロジ 半導体装置の製造方法
JPH11204452A (ja) * 1998-01-13 1999-07-30 Mitsubishi Electric Corp 半導体基板の処理方法および半導体基板
US6482749B1 (en) * 2000-08-10 2002-11-19 Seh America, Inc. Method for etching a wafer edge using a potassium-based chemical oxidizer in the presence of hydrofluoric acid
JP2002313757A (ja) * 2001-04-17 2002-10-25 Hitachi Ltd 半導体集積回路装置の製造方法
US20030183915A1 (en) * 2002-04-02 2003-10-02 Motorola, Inc. Encapsulated organic semiconductor device and method
FR2852143B1 (fr) * 2003-03-04 2005-10-14 Soitec Silicon On Insulator Procede de traitement preventif de la couronne d'une tranche multicouche
DE10326273B4 (de) 2003-06-11 2008-06-12 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Reduzierung der Scheibenkontaminierung durch Entfernen von Metallisierungsunterlagenschichten am Scheibenrand
JP4004448B2 (ja) * 2003-09-24 2007-11-07 富士通株式会社 半導体装置およびその製造方法
JP2005129676A (ja) * 2003-10-23 2005-05-19 Sumitomo Mitsubishi Silicon Corp Ｓｏｉ基板用シリコン基板、ｓｏｉ基板、及びそのｓｏｉ基板の製造方法
US7838387B2 (en) * 2006-01-13 2010-11-23 Sumco Corporation Method for manufacturing SOI wafer
KR100870602B1 (ko) * 2007-08-24 2008-11-25 주식회사 동부하이텍 반도체 다이의 제조 방법
KR20130128227A (ko) * 2012-05-16 2013-11-26 삼성전자주식회사 전자소자 탑재용 기판의 제조방법
FR3003395B1 (fr) * 2013-03-15 2015-05-29 Commissariat Energie Atomique Procede et realisation d'un substrat muni d'une protection de bord
US10765817B2 (en) 2014-08-13 2020-09-08 Elwha, Llc Methods, systems, and devices related to delivery of alcohol with an inhaler
US10987048B2 (en) 2014-08-13 2021-04-27 Elwha Llc Systems, methods, and devices to incentivize inhaler use
US10245393B2 (en) 2014-08-13 2019-04-02 Elwha Llc Methods, systems, and devices related to a supplemental inhaler
CN107078061B (zh) * 2015-03-16 2020-07-10 富士电机株式会社 半导体装置的制造方法
JP6676365B2 (ja) * 2015-12-21 2020-04-08 キヤノン株式会社 撮像装置の製造方法
KR102625567B1 (ko) 2018-08-20 2024-01-16 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN111640798B (zh) * 2019-03-01 2023-04-07 世界先进积体电路股份有限公司 半导体装置及其制造方法
US10840328B1 (en) * 2019-05-16 2020-11-17 Vanguard International Semiconductor Corporation Semiconductor devices having charge-absorbing structure disposed over substrate and methods for forming the semiconductor devices

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4700461A (en) * 1986-09-29 1987-10-20 Massachusetts Institute Of Technology Process for making junction field-effect transistors
US5116771A (en) * 1989-03-20 1992-05-26 Massachusetts Institute Of Technology Thick contacts for ultra-thin silicon on insulator films
JPH04163907A (ja) * 1990-10-29 1992-06-09 Fujitsu Ltd 半導体基板
EP0706203A1 (en) * 1994-09-14 1996-04-10 Nippon Telegraph And Telephone Corporation Method of manufacturing SOI substrate
US5597410A (en) * 1994-09-15 1997-01-28 Yen; Yung C. Method to make a SOI wafer for IC manufacturing
JP3078720B2 (ja) 1994-11-02 2000-08-21 三菱電機株式会社 半導体装置およびその製造方法
JP3249892B2 (ja) * 1994-11-28 2002-01-21 三菱電機株式会社 Ｓｏｉ構造を有する半導体装置の製造方法
US5668045A (en) * 1994-11-30 1997-09-16 Sibond, L.L.C. Process for stripping outer edge of BESOI wafers
US5494849A (en) * 1995-03-23 1996-02-27 Si Bond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator substrates
JPH08330553A (ja) * 1995-05-29 1996-12-13 Hitachi Ltd Ｓｏｉウエハおよびそれを用いた半導体集積回路装置の製造方法
JPH0917984A (ja) * 1995-06-29 1997-01-17 Sumitomo Sitix Corp 貼り合わせｓｏｉ基板の製造方法
JP3368726B2 (ja) * 1995-08-07 2003-01-20 ヤマハ株式会社 半導体記憶装置とその製造方法
JPH1010A (ja) 1996-06-13 1998-01-06 Shizuoka Prefecture 農事用台車等用のレール等挾持装置
US6287900B1 (en) * 1996-08-13 2001-09-11 Semiconductor Energy Laboratory Co., Ltd Semiconductor device with catalyst addition and removal
US6046477A (en) * 1998-03-17 2000-04-04 Micron Technology, Inc. Dense SOI programmable logic array structure

Also Published As

Publication number Publication date
JPH11111581A (ja) 1999-04-23
FR2769406A1 (fr) 1999-04-09
DE19824207A1 (de) 1999-04-15
KR100269667B1 (ko) 2000-10-16
US6335267B1 (en) 2002-01-01
KR19990036492A (ko) 1999-05-25
JP3875375B2 (ja) 2007-01-31
CN1213843A (zh) 1999-04-14
FR2769406B1 (fr) 2004-10-22
US6150696A (en) 2000-11-21
CN1115716C (zh) 2003-07-23

Similar Documents

Publication Publication Date Title
TW393680B (en) Semiconductor substrate and method of processing the same
TW426940B (en) Manufacturing method of MOS field effect transistor
TW200845125A (en) Semiconductor constructions, methods of forming multiple lines, and methods of forming high density structures and low density structures with a single photomask
TW306023B (zh)
TW480671B (en) Manufacturing method for a semi-conductive device with element isolation
JPS6228578B2 (zh)
JP2003521121A (ja) フラッシュメモリ技術およびｌｏｃｏｓ／ｓｔｉアイソレーションに関する、回路の窒化トンネル酸化物のための窒化バリア
TW396511B (en) Method for manufacturing a semiconductor device
JP3665275B2 (ja) 位置合わせマークの形成方法
TW560008B (en) Method for manufacturing mask ROM
JPS5927543A (ja) 半導体装置の製造方法
TW517391B (en) Method for manufacturing semiconductor device
TW432718B (en) Semiconductor device having a capacitor element, and method for making the same
TW434719B (en) Formation of alignment mark and structure covering the same
JP2001185612A (ja) Ｓｏｉウェーハの製造方法
JPS59194472A (ja) ゲ−ト酸化膜の形成方法
JPS63204746A (ja) 半導体装置の製造方法
TW471064B (en) Manufacturing method of oxide layer with various thickness
TW472305B (en) Method for manufacturing dual-gate oxide layer
TW439193B (en) Method for fabricating the dual gate oxide layer
TW436959B (en) Capacitor structure in mix-mode devices and its manufacturing method
TW569311B (en) Method for shrinking space between floating gates
TW404017B (en) The plasma surface treatment method having the oxide of the patterned tetra-ethyl-ortho-silicate (TEOS) with reliable etch via and the interconnection
TW424268B (en) Method for making gate oxides with different thickness
JP3176697B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees