FR2995136A1 - Pseudo-substrat avec efficacite amelioree d'utilisation d'un materiau monocristallin - Google Patents

Pseudo-substrat avec efficacite amelioree d'utilisation d'un materiau monocristallin Download PDF

Info

Publication number
FR2995136A1
FR2995136A1 FR1258227A FR1258227A FR2995136A1 FR 2995136 A1 FR2995136 A1 FR 2995136A1 FR 1258227 A FR1258227 A FR 1258227A FR 1258227 A FR1258227 A FR 1258227A FR 2995136 A1 FR2995136 A1 FR 2995136A1
Authority
FR
France
Prior art keywords
substrate
wafer
monocrystalline
layer
pseudo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1258227A
Other languages
English (en)
Other versions
FR2995136B1 (fr
Inventor
Oleg Kononchuk
Fabrice Letertre
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR1258227A priority Critical patent/FR2995136B1/fr
Priority to TW102131115A priority patent/TWI610373B/zh
Priority to KR1020157006801A priority patent/KR102047864B1/ko
Priority to CN201380045848.XA priority patent/CN104718599B/zh
Priority to PCT/IB2013/001940 priority patent/WO2014037793A1/fr
Priority to JP2015529138A priority patent/JP6319849B2/ja
Priority to US14/422,596 priority patent/US10910256B2/en
Priority to DE112013004330.0T priority patent/DE112013004330T5/de
Publication of FR2995136A1 publication Critical patent/FR2995136A1/fr
Application granted granted Critical
Publication of FR2995136B1 publication Critical patent/FR2995136B1/fr
Priority to US17/088,426 priority patent/US20210050248A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/04—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1062—Prior to assembly
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

L'invention se rapporte, à un procédé de fabrication d'un pseudo-substrat (109) comprenant les étapes de fourniture d'un lingot monocristallin (101), de fourniture d'un substrat de manipulation (102), de coupe d'une tranche fine (105) à partir du lingot monocristallin (101), et de fixation de la tranche fine (105) au substrat de manipulation (102) pour former un pseudo-substrat (109). Conformément à l'invention, l'épaisseur de la tranche fine (105) est substantiellement égale ou inférieure à une épaisseur critique en-dessous de laquelle la tranche (105), si elle est prise isolément, n'est plus mécaniquement stable. L'invention se rapporte en outre à une structure semi-conductrice (109).

Description

PSEUDO-SUBSTRAT AVEC EFFICACITÉ AMÉLIORÉE D'UTILISATION D'UN MATÉRIAU MONOCRISTALLIN L'invention se rapporte à la fabrication de pseudo-substrats comprenant une 5 épaisseur donnée d'un matériau monocristallin communément disponible sous forme de plaquette et obtenu par croissance de lingots monocristallins et par étapes de gaufrage. Les matériaux silicium-sur-isolant ou SOI (de l'anglais « Silicon-on-insulator ») sont des exemples connus de pseudo-substrats, étant donné qu'ils comprennent une 10 couche fine de silicium monocristallin superficiel séparée d'un substrat à base de silicium par une couche d'un oxyde de silicium. De tels substrats composites sont considérés comme des pseudo-substrats car la couche d'oxyde introduit une interruption de la cristallinité entre les faces avant et arrière du substrat, qui ne peut pas être fabriqué par une technique classique de croissance de lingot suivie d'un procédé ultérieur de gaufrage. 15 Des substrats SOI pour lesquels la couche superficielle doit avoir une épaisseur d'approximativement 1 pm ou moins sont fabriqués en utilisant la technologique Smart Cut (marque déposée ; affaiblissement en profondeur par implantation ionique, collage moléculaire, fission, et toutes étapes de finition requises), tandis que les substrats SOI 20 requérant une couche superficielle d'approximativement 10 pm ou plus sont obtenus en utilisant des technologies de collage et d'amincissement mécaniques. Les deux technologiques nécessitent des étapes d'amincissement et impliquent donc un niveau de sacrifice des matériaux donneurs initiaux. De plus, les deux technologies utilisent des plaquettes monocristallines en tant que point de départ. 25 De telles plaquettes sont fabriquées en coupant des tranches d'un lingot monocristallin, qui sont ensuite préparées par plusieurs étapes de gaufrage. Ces étapes sont coûteuses et ne sont pas optimisées du point de vue de l'utilisation du matériau brut. Par exemple, des tranches d'au moins 1 mm sont nécessaires afin de fabriquer des 30 plaquettes de 500 pm d'épaisseur, ce qui signifie qu'au moins la moitié du matériau brut de départ est perdue dans le procédé de gaufrage. L'épaisseur du substrat est contrainte par la limite de stabilité mécanique, qui est la limite en-dessous de laquelle des tranches ou des couches, si elles sont prises 35 isolément, peuvent casser, par exemple au cours de procédés ultérieurs de fabrication ou de structuration de composants. Cette épaisseur critique dépend du procédé, de la force appliquée sur la plaquette (l'ordre de grandeur peut être de plusieurs centaines de MPa) et de la probabilité que la plaquette casse. La stabilité mécanique peut être définie par la capacité à survivre au procédé avec une probabilité de 1, ou par exemple que seulement moins d'environ 30 ppm de la tranche casse. Dans certaines applications, le substrat est aminci et peut même être entièrement enlevé à la fin du procédé de fabrication dans le but d'optimiser le composant final. Par exemple, les applications LED sur base de substrats de GaN et les composants à base de SiC pour l'électronique de puissance nécessitent d'amincir et/ou même d'enlever le substrat pour améliorer la performance du dispositif final.
Une approche connue de l'état de l'art utilisant une plaquette coupée à partir d'un lingot monocristallin et ensuite l'amincissement, voire même l'enlèvement à part entière, du substrat à la fin du procédé de fabrication d'un composant, conduit donc à des pertes importantes, voire même totales, des plaquettes, qui pour les applications mentionnées plus haut sont fabriquées à partir de matériaux coûteux. Le document EP 1 324 385 A2 décrit une méthode modifiée pour obtenir des pseudo-substrats en assemblant une tranche d'un matériau monocristallin de SiC ou de GaN à un substrat de manipulation. Une tranche initiale de 500 pm d'épaisseur est coupée à partir d'un lingot monocristallin de SiC, et ensuite polie avant d'être fixée par sa face polie à un support de manipulation. Le polissage est nécessaire pour permettre un collage moléculaire entre le matériau de SIC et le support de manipulation. Ensuite, l'assemblage est à nouveau poli afin d'améliorer la qualité cristalline dans la zone de surface. Le pseudo-substrat donneur peut alors être utilisé pour des étapes de procédé ultérieures. Dans le cas du GaN, une couche de 100 pm à 200 pm d'épaisseur d'un lingot monocristallin de GaN est transférée par technologie Smart Cut (marque déposée) et fixée par collage moléculaire sur un support de manipulation. Même si cette méthode perd déjà moins de matériau en comparaison avec les procédés connus qui partent de plaquettes, l'utilisation de matériaux coûteux n'est toujours pas optimisée, et du matériau précieux est perdu en étapes de traitement de surface. Il existe donc un besoin dans l'industrie des semi-conducteurs de prévoir une manière plus efficace d'utiliser des matériaux monocristallins coûteux lors de l'utilisation de pseudo-substrats.
L'objectif de l'invention est atteint par un procédé de fabrication d'un pseudosubstrat comprenant les étapes de fourniture d'un lingot monocristallin, de fourniture d'un substrat de manipulation, de coupe d'une tranche fine à partir du lingot monocristallin, et de fixation de la tranche fine au substrat de manipulation pour former un pseudo-substrat. Conformément à l'invention, l'épaisseur de la tranche fine est substantiellement égale ou inférieure à une épaisseur critique en-dessous de laquelle la tranche, si elle est prise isolément, n'est plus mécaniquement stable.
L'invention permet de fabriquer un pseudo-substrat et améliore l'utilisation du matériau monocristallin depuis les premières étapes de sa fabrication. La différence principale et l'avantage de l'invention par rapport aux méthodes utilisées communément est que l'invention ne nécessite pas l'utilisation de plaquettes finies qui sont ensuite amincies en utilisant une technologie de transfert de couche telle que la technologie Smart Cut (marque déposée), ou d'étapes de polissage au niveau de la plaquette, étant donné que le procédé selon l'invention utilise le matériau directement coupé à partir du lingot à une épaisseur optimisée sans passer par les étapes supplémentaires de procédé de gaufrage.
De plus, conformément à l'invention, une tranche peut être coupée, en général sciée, à partir d'un lingot monocristallin avec une épaisseur inférieure d'un facteur d'au moins deux ou plus à celle de tranches coupées dans l'approche commune. En particulier, l'invention permet de réduire l'épaisseur de la tranche à approximativement l'épaisseur critique pour sa stabilité mécanique et même moins. Étant donné que l'épaisseur critique dépend du procédé utilisé pour couper la tranche fine du lingot monocristallin, de la force appliquée sur le lingot (l'ordre de grandeur peut être de plusieurs centaines de MPa) et de la probabilité que la tranche casse, la stabilité mécanique de la tranche fine peut donc être définie par la capacité à survivre le procédé de coupe ou de sciage avec une probabilité de 1, ou par exemple que seulement moins d'environ 30 ppm de la tranche casse si la tranche est prise isolément. La stabilité mécanique est pourvue par le substrat de manipulation ou substrat support. Toute étape de structuration ou de fabrication ultérieure peut donc être réalisée directement sur ou dans la tranche fine monocristalline du pseudo-substrat plutôt que sur une plaquette standard.35 L'invention permet aussi de fabriquer des pseudo-substrats avec une épaisseur désirée d'une couche monocristalline, par exemple plusieurs dizaines de pm ou plus, sans perdre une partie importante du matériau monocristallin initial comme c'est le cas dans le procédé de l'art antérieur, ou sans avoir recours à une étape d'épaississement si le point de départ est une couche fine transférée comme dans le cas d'un substrat intermédiaire dans une approche par technologie Smart Cut (marque déposée). Avantageusement, le procédé inventif peut comprendre en outre une étape de fourniture d'un raidisseur sur le lingot monocristallin avant de couper la trancher fine, de 10 telle sorte que le raidisseur et la tranche fine forment une structure autonome mécaniquement stable. La présence d'un raidisseur fournit la stabilité mécanique nécessaire pour couper des tranches du lingot monocristallin y compris à une épaisseur inférieure à l'épaisseur critique. 15 De préférence, le raidisseur peut être un substrat, en particulier un polymère, ou un métal réfractaire. Par conséquent, un substrat temporaire peut être utilisé afin de former une couche de rigidification fixée à une extrémité du lingot monocristallin avant l'étape de coupe, de telle sorte qu'il est possible de couper une tranche fine d'une épaisseur inférieure à l'épaisseur critique. Le substrat fixé fournit donc assez de stabilité 20 mécanique à la tranche fine de telle sorte que la tranche fine et le substrat temporaire forment une structure autonome avant l'étape de fixation. De préférence, l'étape de fixation de la tranche fine peut être réalisée avec un adhésif, en particulier un adhésif composite à base de céramique ou un adhésif à base de 25 graphite. Étant donné que la tranche fine n'est pas collée directement (pas de collage moléculaire) au substrat de manipulation, il n'est pas nécessaire de réaliser une étape de polissage de la surface de la tranche fine où la fixation va avoir lieu avant l'étape de fixation, étant donné que la couche d'adhésif peut compenser la topologie de surface de la tranche fine, et l'épaisseur de la tranche fine peut être substantiellement égale ou 30 inférieure à l'épaisseur critique. Avantageusement, lors de l'utilisation d'un raidisseur, le procédé inventif peut comprendre en outre une étape d'enlèvement du raidisseur après la formation du pseudosubstrat. Il est alors possible de réaliser la croissance d'autres structures sur la tranche 35 monocristalline du pseudo-substrat.
De préférence, le raidisseur peut être une couche déposée, en particulier une couche d'oxyde. De manière analogue à l'utilisation d'un polymère ou d'autres substrats, une couche déposée telle qu'une couche d'oxyde permet de couper des tranches fines y compris d'une épaisseur inférieure à l'épaisseur critique. La tranche fine et la couche déposée peuvent donc former une structure autonome avant l'étape de fixation au substrat de manipulation. Avantageusement, dans le cas du dépôt d'une couche de rigidification telle qu'une couche d'oxyde, la fixation de la tranche fine au substrat de manipulation peut être réalisée par collage moléculaire. Avec l'invention, il est donc même possible de réaliser un collage moléculaire d'une tranche fine avec le substrat de manipulation sans polir aucune surface de la tranche monocristalline, en utilisant par exemple la couche déposée en tant que couche de liaison. En effet, la couche déposée peut être utilisée pour compenser la topologie de surface du lingot monocristallin et donc de la tranche monocristalline avant la fixation au substrat de manipulation. L'étape de fixation peut avantageusement comprendre une ou plusieurs étapes de recuit.
Avantageusement, le procédé inventif peut être réalisé sans aucune étape de polissage de la surface de la tranche fine où a lieu la fixation avant l'étape de fixation. Par conséquent, la tranche peut être fixée au substrat de manipulation ou substrat support sans être amincie et de sorte à empêcher davantage de pertes en matériau brut par rapport à l'approche des plaquettes dans le procédé de fabrication connu de l'état de l'art.
Avantageusement, le procédé inventif peut comprendre en outre une étape de polissage ou polissage double-face du pseudo-substrat. Le procédé inventif peut aussi comprendre en outre au moins une étape de gravure d'une surface du pseudo-substrat. Par conséquent, il est également possible d'enlever du matériau après l'étape de fixation dans le but de réduire les dommages à l'intérieur de la structure. Le pseudo-substrat peut donc être préparé avantageusement pour d'autres étapes de procédé. Par exemple, la face avant ayant une surface monocristalline libre et/ou la face arrière du pseudo-substrat peuvent être polies pour permettre la structuration ou la croissance ultérieures, en particulier une croissance épitaxiale, de toute structure semi- conductrice ou dispositif semi-conducteur sur une surface améliorée. Étant donné que l'épaisseur de départ de la tranche est déjà inférieure à celle utilisée dans une approche par gaufrage connue de l'état de l'art, toute étape supplémentaire de polissage peut être optimisée et résultera en une diminution des pertes du matériau monocristallin initial par rapport aux approches' connues del'état de l'art.
De préférence, le procédé peut comprendre en outre une étape de chanfreinage des bords du pseudo-substrat et/ou de coupe d'un plat ou d'une encoche dans le pseudosubstrat. Étant donné que le pseudo-substrat peut être utilisé avantageusement d'une manière similaire à une plaquette typiquement connue de l'état de l'art, il peut aussi être optionnellement chanfreiné, et un plat ou une encoche peuvent être formés sur la surface monocristalline libre du pseudo-substrat, par exemple afin de signaliser l'orientation d'un plan cristallin. Cependant, ces étapes n'ont lieu qu'une fois que la tranche fine a été fixée au substrat de manipulation. Avantageusement, l'épaisseur de la tranche fine peut être substantiellement égale ou inférieure à 300 pm pour un diamètre de 2 pouces. Par rapport aux approches connues de l'état de l'art, l'invention a l'avantage que l'épaisseur de départ de matériau monocristallin, c'est-à-dire l'épaisseur de la tranche initiale sciée à partir du lingot, est déjà proche ou substantiellement égale à la limite de stabilité mécanique. En particulier, en combinaison avec un raidisseur, il est même possible de couper une tranche fine ayant une épaisseur d'environ 100 pm ou moins. Par conséquent, l'invention améliore l'utilisation de matériau initial monocristallin par rapport à l'état de l'art, qui nécessite typiquement plus de deux fois l'épaisseur de matériau initial avant de réaliser toute étape de gaufrage. De préférence, le monocristal peut être ou peut comprendre l'un parmi un matériau à base de silicium, un matériau à base de germanium, un matériau semi-conducteur II-VI ou III-V, ou un matériau à bande interdite large, ou du saphir, ou du ZnO, ou un matériau piézoélectrique, ou du LiNb03, ou du LiTa03. Les semi-conducteurs III-V peuvent être par exemple l'InP ou le GaAs ou d'autres matériaux similaires, et les matériaux à bande interdite large peuvent être le SiC, le GaN, l'AIN ou d'autres matériaux similaires, mais ne sont pas restreints à ces exemples. Avantageusement, le matériau du substrat de manipulation ou substrat support peut être choisi avec un coefficient d'expansion thermique (soit CTE, de l'anglais « coefficient of thermal expansion ») assorti.
Avantageusement, le procédé inventif peut comprendre en outre une étape de fabrication d'un dispositif semi-conducteur dans ou sur le pseudo-substrat. Parmi les étapes de fabrication typiques, on comprend le polissage, le nettoyage, la croissance de couches comme la croissance par épitaxie, le dépôt de couches, des traitements thermiques et autres traitements similaires. Des dispositifs typiques sont tout type de composant électronique, optoélectronique, hyperfréquences, de système micro-électromécanique (soit MEMS, de l'anglais « micro-electro-mechanical system »), de système micro-opto-électro-mécanique (soit MOEMS, de l'anglais « micro-opto-electro-mechanical system ») et autres composants similaires. De préférence, le procédé inventif peut comprendre en outre une étape d'enlèvement du substrat de manipulation après avoir fabriqué le dispositif semiconducteur. Après la fabrication totale ou partielle de composants, de structures ou de dispositifs sur la surface monocristalline libre du pseudo-substrat, le pseudo-substrat peut être fixé sur un support final ayant les propriétés thermiques, électriques et/ou optiques adaptées à l'application finale, formant ainsi un nouvel assemblage. Le substrat de manipulation du pseudo-substrat peut alors être enlevé par gravure chimique, polissage mécanique, rayonnement laser ou toute autre technique communément utilisée pour enlever des couches dans ce contexte. Dans une variante, l'intégralité du substrat de manipulation pourrait être enlevée, exposant ainsi la face arrière de la tranche monocristalline. À ce stade, toute autre étape technologique peut être réalisée sur ladite face arrière, comme d'autres amincissements, polissages, structurations, croissances épitaxiales, et d'autres étapes similaires. La structure finale peut donc encore avoir une épaisseur de tranche monocristalline très proche ou substantiellement égale à celle de la tranche initiale coupée à partir du lingot, diminuée de tout enlèvement nécessaire à la fabrication de l'assemblage final, ce qui correspond à moins de pertes et à une efficacité d'utilisation améliorée du matériau monocristallin initial par rapport aux méthodes de gaufrage connues de l'état de l'art.
L'objectif de l'invention est aussi atteint par la structure semi-conductrice comprenant une couche d'un matériau monocristalline fixée à un substrat, dans laquelle la couche de matériau monocristallin est fixée au substrat par un adhésif à base de céramique ou à base de graphite et sans aucune étape de polissage de la surface de la couche où a lieu la fixation. De plus, l'épaisseur de la couche de matériau monocristallin est substantiellement égale ou inférieure à une épaisseur critique en dessous de laquelle la couche, si elle est prise isolément, n'est plus mécaniquement stable. La structure semi-conductrice inventive ou le pseudo-substrat semi-conducteur inventif peut donc être utilisé avantageusement d'une manière similaire à une plaquette. La structure inventive peut donc aussi être utilisée comme une plaquette donneuse dans une technique de transfert de couche comme la technologie Smart Cut (marque déposée) ou toute autre technique similaire. Cependant, il doit être compris qu'aucune telle technique de transfert de couche n'est nécessaire pour fabriquer la structure inventive elle-même étant donné que les procédés de structuration et autres procédés peuvent être réalisés directement sur la surface monocristalline libre opposée à la surface fixée au substrat. L'invention sera décrite plus en détail dans la suite en utilisant des modes de réalisation exemplaires décrits en relation aux figures suivantes, dans lesquelles : les figures la- ld illustrent un premier mode de réalisation exemplaire de l'invention dans lequel une tranche fine coupée à partir d'un lingot est fixée à un substrat de manipulation ; les figures 2a - 2c illustrent un deuxième mode de réalisation de l'invention dans lequel la tranche fine coupée est en outre amincie ; les figures 3a - 3c illustrent un troisième mode de réalisation décrivant la fabrication d'un dispositif électronique ; les figures 4a - 4d illustrent un quatrième mode de réalisation de l'invention ; les figures 5a - 5e illustrent un cinquième mode de réalisation de l'invention dans lequel une tranche fine est coupée en-dessous de l'épaisseur critique ; les figures 6a - 6d illustrent un sixième mode de réalisation de l'invention ; et les figures 7a - 7d illustrent un septième mode de réalisation de l'invention décrivant une liaison directe d'une tranche fine coupée sur un substrat final.
Les Figures la à ld illustrent un premier exemple d'un mode de réalisation de l'invention.
Comme indiqué aux figures la et lb, un lingot monocristallin 101 de GaN et un substrat de manipulation 102, dans cet exemple une plaquette de Si, sont fournis. Le substrat de manipulation 102 comprend deux surfaces 103, 104. Des lingots monocristallins d'autres matériaux, tels que le SiC, le YAG, le ZnO, l'AIN, le saphir, le Si, le Ge, des semi-conducteurs III-V, des semi-conducteurs II-VI, des matériaux piézoélectriques, le LiNb03, le LiTa03, ou d'autres matériaux similaires, ou d'autres substrats de manipulation 102 des mêmes matériaux ou de matériaux similaires, peuvent aussi être utilisés, pourvu que la différence en coefficients d'expansion thermique (soit CTE, de l'anglais ,< coefficient of thermal expansion ») soit faible.
Ensuite, comme l'illustre la figure 1 c, une tranche 102 de GaN est coupée, en particulier sciée, à partir du lingot monocristallin 101. Conformément à l'invention, la tranche 105 est coupée à une épaisseur substantiellement égale à une épaisseur critique en-dessous de laquelle la tranche 105, si elle est prise isolément, n'est plus mécaniquement stable. Dans le premier mode de réalisation, la tranche 105 a une épaisseur d'approximativement 300 pm pour un diamètre d'approximativement 2 pouces. Le reste 101' du lingot initial de GaN 101 peut être réutilisé pour obtenir d'autres tranches pour des assemblages semi-conducteurs additionnels. La tranche monocristalline 105 de GaN comprend deux surfaces libres 106, 107, ayant toutes les deux un degré de rugosité de surface, par exemple en raison du procédé de sciage. Dans le cas d'une réutilisation du reste 101' du lingot initial 101, conformément à l'invention, il n'est pas nécessaire de polir la surface du lingot 101' à partir duquel la tranche 105 a été coupée. Conformément à l'invention, et comme l'illustre la figure 1 d, la tranche 105 est ensuite fixée par l'une de ses surfaces libres 107 à l'une des surfaces libres 103 du substrat de manipulation 102, formant ainsi un pseudo-substrat 109. Dans ce mode de réalisation de l'invention, la fixation est réalisée en utilisant une couche d'un adhésif 108, en particulier un adhésif à base de céramique. L'adhésif 108 et le substrat de manipulation 102 sont préférablement choisis tous les deux avec des coefficients d'expansion thermique assortis par rapport à la tranche monocristalline 105. L'utilisation de l'adhésif 108 a l'avantage particulier que la tranche monocristalline coupée 105 peut être fixée au substrat de manipulation 102 sans avoir à passer par une quelconque étape de polissage de ses surfaces 106, 107, étant donné que la couche d'adhésif 108 comperlse la rugpsité de surface de la tranche 105.
Conformément à d'autres variantes de l'invention, le pseudo-substrat 109 peut être chanfreiné et/ou un plat et/ou une encoche peuvent être fournis. Les figures 2a à 2c illustrent l'utilisation du pseudo-substrat inventif 109 conformément à un deuxième mode de réalisation. Comme l'illustre la figure 2a, la tranche fine 105 peut être amincie en partant de la surface libre 106, à savoir celle opposée à là où la fixation au substrat 102 a eu lieu. La surface libre 106 présentant une rugosité de surface peut donc être amincie, en particulier elle peut être polie, pour former une surface amincie 106'. La tranche 105 peut être amincie jusqu'à une épaisseur d'approximativement 100 pm ou moins, par exemple même approximativement 50 pm, formant ainsi une tranche amincie 105' et donc le pseudo-substrat aminci 109'. Ensuite, comme l'illustre la figure 2b, une croissance épitaxiale peut être initiée sur la surface libre amincie 106' de la couche amincie 105' pour obtenir une couche monocristalline de GaN de haute qualité 110 et un pseudo-substrat 111 conformément au 20 deuxième mode de réalisation. Dans une variante du deuxième mode de réalisation, comme l'illustre la figure 2c, la face arrière 104 du substrat de manipulation 102, donc la face opposée à là où la fixation a eu lieu, peut aussi être amincie pour obtenir une surface de substrat amincie 25 104', et donc un substrat de manipulation aminci 102', dans le but de corriger tout défaut de planéité, ou dans le but d'ajuster l'épaisseur totale du pseudo-substrat encore plus aminci 112 conformément à cette variante du deuxième mode de réalisation. Typiquement, l'enlèvement de matériau est de l'ordre de 50 pm à 500 pm. 30 Les assemblages semi-conducteurs 109, 109', 111 ou 112 peut ensuite servir de base pour la fabrication de dispositifs semi-conducteurs comme illustré aux figures 3a à 3c. Par exemple, dans le troisième mode de réalisation, le pseudo-substrat aminci 109' (ou 109, ou 111 ou 112) est utilisé en particulier pour fabriquer une structure LED basée par exemple sur une jonction GaN / InGaN. Par exemple, le pseudo-substrat 109' (ou 109 35 ou 111 ou 112) est chargé dans un réacteur à épitaxie en phase vapeur aux organométalliques (soit EPVOM ou MOCVD, de l'anglais c< metal organic chemical vapor deposition ,>) avec une plage de température de 600 °C à 1100 °C, dans le but d'obtenir la couche d'InGaN 201 de la structure LED. À la figure 3a, la structure LED peut comprendre des couches supplémentaires.
De plus, l'épaisseur relative des couches de la structure LED peut varier en comparaison avec l'illustration de la figure 3a. D'autres étapes de procédé peuvent conduire au dépôt de couches de contact 202, qui sont aussi seulement représentatives sur le pseudosubstrat 203 illustré à la figure 3a. D'autres couches peuvent être déposées. De plus, des étapes de structuration peuvent être fournies pour interconnecter et/ou isoler les diverses couches et former les dispositifs désirés. Comme l'illustre à la figure 3b, un substrat final 204, qui peut être partiellement ou entièrement traité et qui peut être fait ou comprendre par exemple l'un parmi du silicium, du germanium, un métal tel que du cuivre, du molybdène, du tungstène ou autre ou bien un alliage métallique tel que le WCu ou un autre alliage similaire, peut être fixé à la couche la plus superficielle du pseudo-substrat 203. Ces matériaux ne sont pas restrictifs et sont seulement donnés à titre exemplaire. En particulier, tout autre matériau adapté aux applications LED ou pour tout type de dispositif de puissance fabriqué en utilisant une structure verticale peut être utilisé.
Comme l'illustre la figure 3c, le substrat de manipulation 102 et la couche d'adhésif 108 sont ensuite entièrement enlevées, par exemple par polissage mécanique, de telle sorte qu'une structure finale 205 est obtenue, dans laquelle la face arrière originale 107 de la tranche de GaN 105 est devenue une surface libre 107'. Cette surface libre 107' peut à son tour être polie, amincie et/ou structurée pour fabriquer un dispositif final encore plus complexe. Au lieu de fabriquer un dispositif LED, les assemblages semi-conducteurs inventifs peuvent être utilisés pour tout autre dispositif de puissance avec une structure verticale.
Les figures 4a à 4d illustrent un quatrième mode de réalisation exemplaire. La Figure 4a illustre un lingot monocristallin 401 de SiC et un substrat de manipulation 402 de Si. En alternative, des matériaux tels que par exemple le SiC, le W, l'AIN, le graphite ou d'autres matériaux similaires peuvent aussi être utilisés pour le substrat de manipulation 402. De manière similaire au premier mode de réalisation, comme l'illustre la figure 4b, une tranche 405 de SiC est coupée ou sciée à partir du lingot 401 avec une épaisseur substantiellement égale à une épaisseur critique en dessous de laquelle la tranche 405 n'est plus mécaniquement stable. Ici, la tranche 405 a deux surfaces libres 406, 407, chacune présentant un degré de rugosité de surface dû au procédé de coupe, et elle a une épaisseur d'approximativement 300 pm pour un diamètre d'approximativement 2 pouces. Comme dans les premiers modes de réalisation, le substrat de manipulation 402 comprend aussi deux surfaces libres 403, 404, et le reste 401' du lingot initial de SiC 201 peut être réutilisé par la suite, en particulier sans devoir subir d'étape de polissage, afin de couper d'autres tranches monocristallines.
Conformément à une variante de l'invention, et comme l'illustre la figure 4c, la tranche 405 est ensuite fixée au moyen d'une couche d'adhésif 408 stable thermomécaniquement, par exemple un adhésif à base de graphite, à l'une des surfaces libres 403 du substrat 402 sans passer par une quelconque étape de polissage. En particulier la face arrière de la tranche 405, qui est la surface libre 407 où aura lieu la fixation, n'est pas polie avant la fixation. Le pseudo-substrat 409 formé de la sorte est ensuite recuit à une température dans la plage de 1000 °C à 1500 °C dans le but de renforcer la couche d'adhésif 408.
Conformément à d'autres variantes du procédé inventif, le pseudo-substrat 409 est ensuite traité de manière similaire à une plaquette et subi différentes étapes de préparation et de finition telles qu'un chanfreinage, la coupe d'un plat ou d'une encoche, et/ou le polissage de la surface monocristalline libre 406 dans le but d'améliorer la qualité de la surface 406 pour une croissance épitaxiale ultérieure.
Le pseudo-substrat 409 peut aussi subir le polissage de l'une de ses surfaces libres 406, 404 ou un polissage double-face, par exemple dans le but d'ajuster l'épaisseur de la tranche monocristalline 405, ou l'épaisseur totale du pseudo-substrat 409. De manière similaire au premier mode de réalisation, la tranche de SiC 405 du quatrième mode de réalisation peut être amincie jusqu'à une épaisseur dans la plage d'approximativement 50 pm à 100 pm pour former une tranche amincie 405' avec une surface amincie 406'. L'étape d'amincissement peut être suivie d'une étape de dépôt chimique en phase vapeur (soit CVD, de l'anglais « chemical vapor deposition ») dans le but d'obtenir la partie active d'un composant électronique. Ceci est illustré schématiquement par une couche 410 à la figure 4d, qui est uniquement représentative de la structure résultante 411, mais pas de l'épaisseur relative ou du nombre de couches pouvant être déposées au cours de cette étape., Dans le ,quatrième mode de réalisation, une structure épitaxiale avec dopage contrôlé, comme une couche de dérive, d'au moins approximativement 10 pm est déposée à cette étape, à une température supérieure à 1500 °C. L'épaisseur d'une telle couche de dérive 410 peut définir le courant de rupture de la jonction, par exemple dans le cas du SiC, 100 V pour une épaisseur de 1 pm à 106 dopants par cm3. Conformément à d'autres variantes du quatrième mode de réalisation de l'invention, et de manière similaire aux trois modes de réalisation précédents comme l'illustrent les figures 1 à 3, dans le quatrième mode de réalisation, d'autres étapes technologiques ultérieures peuvent être réalisées, comme des implantations ioniques, des étapes de recuit, ou le dépôt de couches de contact. De plus, le substrat de manipulation 402 peut aussi être enlevé en utilisant des techniques de meulage ou de polissage de la face arrière ou surface libre restante 404 du substrat 402 sur l'assemblage final 411. Une telle étape permet avantageusement d'enlever la couche d'adhésif 408 de la face arrière 407 de la tranche monocristalline 405 ou 405', qui peut être traitée ultérieurement, par exemple dans le but de construire un contact électrique et enfin être scindée dans le but de former des composants électriques finaux.
Les figures 5a à 5e illustrent un cinquième mode de réalisation exemplaire. La figure 5a illustre un lingot monocristallin 501 de GaN et un substrat de manipulation 502, dans cet exemple une plaquette de Si. En alternative, des matériaux tels que par exemple le SIC, le YAG, le ZnO, l'AIN, le saphir, le Si, le Ge, des semi- conducteurs III-V, des matériaux piézoélectriques, le LiNb03, le LiTa03, ou d'autres matériaux similaires, peuvent aussi être utilisés pour le lingot monocristallin 501. D'autres matériaux que le Si peuvent aussi être utilisés pour le substrat de manipulation 502, pourvu que la différence en CTE soit faible. Comme dans les modes de réalisation précédents, le substrat de manipulation 502 comprend deux surfaces libres 503, 504. Dans le cinquième mode de réalisation, tel que l'illustre la figure 5b, une couche d'un raidisseur 509 est fixée sur une surface libre 506 du lingot monocristallin 501. Dans le cinquième mode de réalisation, le raidisseur 509 est un substrat, tel qu'un polymère, par exemple une bande adhésive forte de polyester comme une bande de Mylar commercial ou similaire, mais pourrait aussi être un métal réfractaire tel que le W, le Mo, ou similaire, chimiquement et physiquement stable au moins jusqu'à 900 °C. Dans la variante d'une couche 509 d'un métal réfractaire, la couche 509 peut avoir une épaisseur d'environ 100 lm et peut être déposée par exemple par dépôt chimique en phase vapeur (soit CVD, de l'anglais « chemical vapor deposition »).
Conformément à une variante de l'invention, la couche de rigidification 509 fournit maintenant suffisamment de stabilité mécanique pour couper une tranche fine 505 du lingot monocristallin 501 dont l'épaisseur peut être même en-dessous de l'épaisseur critique, comme l'illustre la figure 5c. Dans cet exemple, une tranche 505 d'environ 100 lm est sciée à partir du lingot 501, ce qui est moins que l'épaisseur critique du GaN. La tranche fine 505 et le raidisseur 509 forment maintenant une structure autonome mécaniquement stable 510 avec une surface libre 507 de matériau monocristallin, qui peut présenter un degré de rugosité de surface en raison du procédé de coupe, par exemple par sciage. Comme dans les premiers modes de réalisation, le reste 501' du lingot monocristallin initial 501 peut être réutilisé par la suite, en particulier sans subir de quelconque étape de polissage, pour couper d'autres tranches monocristallines 505. Ceci est possible pour des étapes de coupe ultérieures, étant donné que le raidisseur 509 va compenser la rugosité de surface du lingot 501' et fournir assez de stabilité mécanique pour couper de nouvelles tranches fines 505 d'une épaisseur substantiellement égale ou inférieure à l'épaisseur critique du matériau monocristallin du lingot 501'. Suivant une variante du procédé inventif, et comme l'illustre la figure 5d, la surface libre 507 de la tranche 505 comprise dans la structure autonome 510, est fixée à une surface 503 du substrat de manipulation 502 par une couche d'adhésif 508 qui compense la rugosité de surface de la surface libre 507 de la couche fine 505, qui n'a été soumise à aucune étape de polissage avant la fixation et présente donc encore la rugosité de surface due à l'étape de coupe. Comme dans les modes de réalisation précédents, l'adhésif 508 peut être un adhésif à base de céramique ou à base de graphite. Le pseudosubstrat intermédiaire 511 ainsi formé est ensuite recuit à une température dans la plage de 80 °C à 400 °C dans le but de renforcer la couche d'adhésif 508. Conformément à des variantes du procédé inventif, le pseudo-substrat 511 peut ensuite être traité de manière similaire à une plaquette et subir plusieurs étapes de préparation et de finition comme un chanfreinage, la coupe d'un plat ou d'une encoche, et/ou l'enlèvement du raidisseur 509, qui dans ce cas est alors uniquement utilisé comme un substrat temporaire pour l'obtention d'une tranche 505 plus fine que l'épaisseur critique du matériau monocristallin. Comme l'illustre la figure 5e, un pseudo-substrat final 512 peut donc être obtenu, avec une couche monocristalline 505' encore plus fine et une surface libre monocristalline 50Q' amincie et/ou polie.
Les figures 6a à 6d illustrent un sixième mode de réalisation exemplaire. La figure 6a illustre un lingot monocristallin 601 de SiC et un substrat de manipulation 602 de Si. Les mêmes matériaux alternatifs que dans les modes de réalisation précédents peuvent être utilisés dans des variantes de ce mode de réalisation.
Comme dans les modes de réalisation précédents, le substrat de manipulation 602 comprend aussi deux surfaces libres 603, 604. Conformément à une variante du procédé inventif, dans le sixième mode de réalisation, comme l'illustre la figure 6b, une couche d'un raidisseur 608 est déposée, en particulier par dépôt chimique en phase vapeur (soit CVD, de l'anglais « chemical vapor deposition ») ou par dépôt chimique en phase vapeur assisté par plasma (soit PECVD, de l'anglais « plasma-enhanced chemical vapor deposition »), sur une surface libre 607 du lingot 601. Dans ce mode de réalisation, la couche déposée 608 est une couche d'un oxyde choisi de manière à avoir les mêmes propriétés qu'un oxyde natif du matériau du lingot 601. Par conséquent, une variété d'oxydes pourrait être utilisée dans des modes de réalisation alternatifs et dépendra principalement du matériau du lingot 601. La couche d'oxyde 608 compense la rugosité de surface de la surface 607 du lingot 501 sur laquelle elle est déposée.
Dans une variante de ce mode de réalisation, le raidisseur pourrait être un métal réfractaire tel que le W, le Mo, ou d'autres métaux similaires, chimiquement et physiquement stable au moins jusqu'à 900 °C. Dans la variante d'une couche 608 d'un métal réfractaire, la couche 608 peut avoir une épaisseur d'environ 100 lm et peut être déposée par exemple par dépôt chimique en phase vapeur (soit CVD, de l'anglais « chemical vapor deposition »). Conformément à une variante de l'invention, la couche déposée 608 est un raidisseur qui fournit maintenant assez de stabilité mécanique pour couper une tranche fine 605 du lingot monocristallin 601 dont l'épaisseur peut être même en-dessous de l'épaisseur critique, comme l'illustre la figure 6c. Dans cet exemple, l'épaisseur de la tranche 605 est d'environ 100 prn, ce qui est inférieure à l'épaisseur critique du matériau du lingot 601, en l'occurrence le SiC. La tranche fine 605 et la couche d'oxyde 608 forment maintenant une structure autonome mécaniquement stable 609 avec une surface libre 606 de matériau monocristallin qui peut présenter un degré de rugosité de surface en raison de l'étape de coupe, par exemple par sciage. Comme dans les premiers modes de réalisation, et comme l'illustre en outre la figure 6c, le reste 601' du lingot monocristallin initial 601 peut être réutilisé par la suite, en particulier sans subir d'étape de polissage, pour couper d'autres tranches monocristallines 605. De manière similaire au cinquième mode de réalisation, ceci est possible étant donné que l'oxyde 608 déposé va compenser la rugosité de surface du lingot 601' et donner suffisamment de stabilité mécanique pour couper de nouvelles tranches fines 605 d'épaisseur substantiellement égale ou inférieure à l'épaisseur critique du matériau monocristallin du lingot 601'. Suivant une variante du procédé inventif, la tranche fine 605 formant la structure autonome 609 avec la couche d'oxyde 608 pourrait maintenant être fixée au substrat de manipulation 602 par sa surface monocristalline libre 606 en utilisant un adhésif tel qu'un adhésif à base de céramique ou à base de graphite, résultant en un pseudo-substrat similaire au pseudo-substrat intermédiaire 511 du cinquième mode de réalisation illustré à la figure 5d.
Cependant, dans le sixième mode de réalisation, et comme l'illustre la figure 6d, il est tiré avantage de la couche d'oxyde 608 formant la partie rigidifiant et stabilisant mécaniquement la structure autonome 609. Dans le sixième mode de réalisation, la structure autonome 609 est fixée à une surface libre 603 du substrat de manipulation 602 par collage moléculaire en utilisant la couche d'oxyde 608 comme une couche de liaison.
Ceci est possible en particulier parce que la couche d'oxyde 608 compense la rugosité de surface de la surface monocristalline 607 sur laquelle elle a été déposée. Par conséquent, un pseudo-substrat 610 est obtenu, dans lequel une tranche fine 605 d'un monocristal d'une épaisseur inférieure à son épaisseur critique est fixée à un substrat de manipulation 602, en particulier par collage moléculaire en utilisant la couche d'oxyde 608 en tant que couche de liaison. Le pseudo-substrat 610 comprend une surface libre 606 de la tranche fine 605 de matériau monocristallin. À ce stade, la surface libre 606 n'a pas nécessité d'étape de polissage particulière. Conformément à des variantes du procédé inventif, le pseudo-substrat 610 peut maintenant être traité de manière similaire à une plaquette et subir plusieurs étapes de préparation et de finition comme un chanfreinage, la coupe d'un plat ou d'une encoche, et/ou un amincissement et/ou un polissage de la surface libre 606 du matériau monocristallin ou de la face arrière 604 du substrat de manipulation 602. Conformément à des variantes de l'invention, et de manière similaire aux quatre modes de réalisation illustrés aux figures 1 à 4, dans les cinquième et sixième modes de réalisation d'autres étapes technologiques ultérieures peuvent être réalisées, telles que des implantations ioniques, des étapes de recuit, ou le dépôt de couches de contact. De plus, les substrats de manipulation 502, 602 peuvent aussi être enlevés partiellement ou entièrement en utilisant des techniques de meulage ou de polissage des faces arrières respectives ou des surfaces libres restantes 504, 604 du substrat 502, 602 sur les assemblages intermédiaires ou finaux 511, 512, 610. Comme dans des variantes des modes de réalisation précédents, une telle étape permet avantageusement d'enlever la couche d'adhésif 508 ou la couche déposée 608 de la face arrière 507, 607 de la tranche monocristalline 505, 505' or 605, qui peut être traitée ultérieurement, par exemple dans le but de construire un contact électrique, et enfin être scindée dans le but de former des composants électriques finaux. Les figures 7a à 7d illustrent l'utilisation du pseudo-substrat inventif aminci 109' du deuxième mode de réalisation illustré à la figure 2a conformément à un septième mode de réalisation exemplaire. Dans le septième mode de réalisation, comme dans le deuxième mode de réalisation, la couche amincie 105' est une couche de GaN. En particulier, la surface 107 correspond à la face de Ga de la couche amincie de GaN 105', et la surface polie 106' correspond à la face de N de la couche amincie de GaN 105'. Dans le septième mode de réalisation, le substrat 102 peut être du saphir au lieu d'une plaquette de Si comme dans les premier et deuxième modes de réalisation, avec un coefficient d'expansion thermique (soit CTE, de l'anglais « coefficient of thermal expansion ») assorti par rapport au matériau de GaN de la couche amincie 105'. De plus, dans le septième mode de réalisation, la surface libre amincie 106' est polie de telle sorte que sa rugosité de surface est compatible avec une liaison directe. Comme l'illustre la figure 7a, un substrat final 701 est fixé par l'une de ses surfaces libres 702, 703, ici la surface 702, à la surface libre polie 106' de la couche amincie 105' par liaison directe. Le substrat final 701 est choisi parmi n'importe lequel des matériaux cités pour les modes de réalisation précédents, pourvu que son coefficient d'expansion thermique (soit CTE, de l'anglais « coefficient of thermal expansion ») soit assorti aux CTE de la couche amincie 105', dans cet exemple le GaN, et du substrat de manipulation 102, dans cet exemple le saphir. Ensuite, comme l'illustre la figure 7b, le substrat de manipulation 102 et la couche d'adhésif 108 sont entièrement enlevés, par exemple par polissage mécanique comme dans le troisième mode de réalisation et l'illustration de la figure 3c, de telle sorte qu'une structure finale 704 est obtenue, dans laquelle la face arrière originale 107 de la tranche de GaN 105 est devenue une surface libre 107'. Cette surface libre 107' peut à son tour 10 être polie, amincie et/ou structurée pour fabriquer un dispositif final encore plus complexe. Dans une alternative, illustrée par les figures 7c et 7d, une couche 705 d'un oxyde peut être utilisée pour améliorer la liaison directe entre la surface libre 705 du substrat final 701 et la surface polie 106' du pseudo-substrat aminci 109'. Il est également possible 15 que plus d'une couche d'oxyde soient utilisées au lieu de la couche d'oxyde 705. Lorsque le substrat de manipulation 102 et la couche d'adhésif 108 sont enlevés, une structure finale 706 est obtenue, similaire à la structure finale 704 illustrée à la figure 7b, mais comprenant au moins une couche d'oxyde 705.
20 Dans encore une autre alternative au septième mode de réalisation, la tranche amincie 105' pourrait être une tranche de SiC au lieu de GaN. Dans ce cas, la surface 107 correspond à la face de Si de la couche amincie de SiC 105', et la surface polie 106' correspond à la face de C de la couche amincie de SiC 105'. Les autres matériaux peuvent être choisis comme dans les modes de réalisation précédents, pourvu que les 25 CTE soient assorties les uns avec les autres, comme expliqué plus haut. Dans les modes de réalisation décrits précédemment, et dans leurs variantes, les assemblages finaux 109, 109', 111, 112, 203, 205, 409, 411, 511, 512, 610, 704 et 706 ont tous l'avantage que l'efficacité d'utilisation d'un lingot initial d'un matériaux coûteux a 30 été améliorée par rapport aux procédés de gaufrage connus de l'état de l'art, en particulier par rapport au procédé divulgué dans EP 1 324 385 A2. Une raison est qu'au lieu de fabriquer une plaquette à partir d'un lingot monocristallin, ce qui nécessite des étapes de polissage et d'amincissement considérables, conformément au procédé inventif une tranche du lingot peut être déjà coupée avec une épaisseur d'approximativement 35 l'épaisseur critique en-dessous de laquelle la tranche n'est plus mécaniquement stable si elle est prise isolément, voire même avec une épaisseur inférieure à l'épaisseur critique, de telle sorte qu'il est possible de travailler directement sur une tranche monocristalline plus mince en comparaison aux procédés connus de l'état de l'art sans avoir besoin de polir la tranche au préalable. Il est donc possible de fournir, en partant d'un lingot monocristallin, jusqu'à d'environ 30`)/0 à environ 50% de plus d'assemblages semi- conducteurs en comparaison à l'état de l'art.
FR1258227A 2012-09-04 2012-09-04 Pseudo-substrat avec efficacite amelioree d'utilisation d'un materiau monocristallin Active FR2995136B1 (fr)

Priority Applications (9)

Application Number Priority Date Filing Date Title
FR1258227A FR2995136B1 (fr) 2012-09-04 2012-09-04 Pseudo-substrat avec efficacite amelioree d'utilisation d'un materiau monocristallin
TW102131115A TWI610373B (zh) 2012-09-04 2013-08-29 以更佳效能應用單晶材料之類底材
CN201380045848.XA CN104718599B (zh) 2012-09-04 2013-09-06 具有改善的单晶材料使用效率的伪衬底
PCT/IB2013/001940 WO2014037793A1 (fr) 2012-09-04 2013-09-06 Pseudo-substrat à efficacité d'utilisation de matériau monocristallin efficace
KR1020157006801A KR102047864B1 (ko) 2012-09-04 2013-09-06 단결정 재료 사용의 개선된 효율을 갖는 유사 기판
JP2015529138A JP6319849B2 (ja) 2012-09-04 2013-09-06 単結晶材料の利用効率を改善した擬似基板
US14/422,596 US10910256B2 (en) 2012-09-04 2013-09-06 Pseudo-substrate with improved efficiency of usage of single crystal material
DE112013004330.0T DE112013004330T5 (de) 2012-09-04 2013-09-06 Pseudosubstrat mit verbesserter Nutzungseffizienz eines Einkristallmaterials
US17/088,426 US20210050248A1 (en) 2012-09-04 2020-11-03 Pseudo-substrate with improved efficiency of usage of single crystal material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1258227A FR2995136B1 (fr) 2012-09-04 2012-09-04 Pseudo-substrat avec efficacite amelioree d'utilisation d'un materiau monocristallin

Publications (2)

Publication Number Publication Date
FR2995136A1 true FR2995136A1 (fr) 2014-03-07
FR2995136B1 FR2995136B1 (fr) 2015-06-26

Family

ID=47429879

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1258227A Active FR2995136B1 (fr) 2012-09-04 2012-09-04 Pseudo-substrat avec efficacite amelioree d'utilisation d'un materiau monocristallin

Country Status (8)

Country Link
US (2) US10910256B2 (fr)
JP (1) JP6319849B2 (fr)
KR (1) KR102047864B1 (fr)
CN (1) CN104718599B (fr)
DE (1) DE112013004330T5 (fr)
FR (1) FR2995136B1 (fr)
TW (1) TWI610373B (fr)
WO (1) WO2014037793A1 (fr)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6312563B2 (ja) * 2014-09-04 2018-04-18 株式会社ディスコ 保護部材の剥離方法及び剥離装置
CN105081893B (zh) * 2015-05-13 2018-11-06 北京通美晶体技术有限公司 一种超薄Ge单晶衬底材料及其制备方法
CN104979185B (zh) * 2015-05-13 2018-01-30 北京通美晶体技术有限公司 一种超薄半导体晶片及其制备方法
DE102015112648B4 (de) * 2015-07-31 2021-02-04 Infineon Technologies Ag Verfahren zum bilden einer waferstruktur, verfahren zum bilden eines halbleiterbauelements und einer waferstruktur
US9536838B1 (en) * 2015-08-10 2017-01-03 Infineon Technologies Ag Single crystal ingot, semiconductor wafer and method of manufacturing semiconductor wafers
FR3045677B1 (fr) 2015-12-22 2019-07-19 Soitec Procede de fabrication d'une couche monocristalline, notamment piezoelectrique
FR3045678B1 (fr) 2015-12-22 2017-12-22 Soitec Silicon On Insulator Procede de fabrication d'une couche piezoelectrique monocristalline et dispositif microelectronique, photonique ou optique comprenant une telle couche
FR3054930B1 (fr) * 2016-08-02 2018-07-13 Soitec Utilisation d'un champ electrique pour detacher une couche piezo-electrique a partir d'un substrat donneur
FR3076067B1 (fr) * 2017-12-21 2020-01-10 Universite De Franche-Comte Procede de fabrication de composite a couche mince ultra-plane
JP7308652B2 (ja) * 2019-04-26 2023-07-14 株式会社ディスコ デバイスチップの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650363A (en) * 1994-04-29 1997-07-22 Siemens Aktiengesellschaft Method for processing thin wafers and solar cells of crystalline silicon
EP1298234A2 (fr) * 2001-09-27 2003-04-02 Hoya Corporation Procédé de fabrication d'un substrat monocristallin
JP2010135605A (ja) * 2008-12-05 2010-06-17 Sekisui Chem Co Ltd 太陽電池の製造方法及び装置
US20120074591A1 (en) * 2010-09-29 2012-03-29 Varian Semiconductor Equipment Associates, Inc. Thin wafer support assembly
US20120086312A1 (en) * 2010-10-06 2012-04-12 Hiroki Kobayashi Composite substrate manufacturing method and composite substrate

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5936821B2 (ja) * 1977-04-12 1984-09-06 日本電子金属株式会社 シリコンウエハ−の製法
JPH03142928A (ja) * 1989-10-30 1991-06-18 Disco Abrasive Syst Ltd ウエーハの切り出し方法
CN1104039A (zh) * 1993-12-22 1995-06-28 黄明和 饲料程际添加剂
CN1104039C (zh) 1995-10-27 2003-03-26 西门子与壳牌太阳有限公司 处理薄晶体硅片和晶体硅太阳能电池的方法
EP1134808B1 (fr) * 1999-07-15 2011-10-05 Shin-Etsu Handotai Co., Ltd. Procede de production d'une plaquette encollee
FR2821697B1 (fr) * 2001-03-02 2004-06-25 Commissariat Energie Atomique Procede de fabrication de couches minces sur un support specifique et une application
JP2003068996A (ja) 2001-08-22 2003-03-07 Sumitomo Mitsubishi Silicon Corp 張り合わせシリコン基板の製造方法
JP2003077872A (ja) 2001-09-06 2003-03-14 Speedfam Co Ltd 半導体ウェハ研磨装置及び研磨方法
FR2834123B1 (fr) 2001-12-21 2005-02-04 Soitec Silicon On Insulator Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report
US20030036587A1 (en) * 2002-08-26 2003-02-20 Kozak Kyra M Rheology-controlled epoxy-based compositons
JP4232148B2 (ja) 2003-01-28 2009-03-04 株式会社Ｓｕｍｃｏ 貼り合わせ基板の製造方法
US7175707B2 (en) * 2003-03-24 2007-02-13 Hitachi Cable Ltd. P-type GaAs single crystal and its production method
FR2852974A1 (fr) 2003-03-31 2004-10-01 Soitec Silicon On Insulator Procede de fabrication de cristaux monocristallins
JP5003033B2 (ja) 2006-06-30 2012-08-15 住友電気工業株式会社 ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法
EP1901345A1 (fr) * 2006-08-30 2008-03-19 Siltronic AG Galette semiconductrice multicouches et procédé de fabrication correspondant.
JP2009117533A (ja) * 2007-11-05 2009-05-28 Shin Etsu Chem Co Ltd 炭化珪素基板の製造方法
JP5407385B2 (ja) * 2009-02-06 2014-02-05 住友電気工業株式会社 複合基板、エピタキシャル基板、半導体デバイス及び複合基板の製造方法
JP2010205918A (ja) 2009-03-03 2010-09-16 Sumitomo Electric Ind Ltd パワーデバイスおよびその製造方法
JP2010045397A (ja) 2009-11-17 2010-02-25 Sumitomo Electric Ind Ltd 窒化ガリウムウエハ
FR2980916B1 (fr) * 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
US8940620B2 (en) 2011-12-15 2015-01-27 Power Integrations, Inc. Composite wafer for fabrication of semiconductor devices
US20140084253A1 (en) * 2012-09-25 2014-03-27 International Business Machines Corporation Transparent conductive electrode stack containing carbon-containing material
TWM485446U (zh) * 2014-01-10 2014-09-01 Touchplus Information Corp 遠端控制裝置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650363A (en) * 1994-04-29 1997-07-22 Siemens Aktiengesellschaft Method for processing thin wafers and solar cells of crystalline silicon
EP1298234A2 (fr) * 2001-09-27 2003-04-02 Hoya Corporation Procédé de fabrication d'un substrat monocristallin
JP2010135605A (ja) * 2008-12-05 2010-06-17 Sekisui Chem Co Ltd 太陽電池の製造方法及び装置
US20120074591A1 (en) * 2010-09-29 2012-03-29 Varian Semiconductor Equipment Associates, Inc. Thin wafer support assembly
US20120086312A1 (en) * 2010-10-06 2012-04-12 Hiroki Kobayashi Composite substrate manufacturing method and composite substrate

Also Published As

Publication number Publication date
CN104718599A (zh) 2015-06-17
CN104718599B (zh) 2018-01-16
TWI610373B (zh) 2018-01-01
JP2015529978A (ja) 2015-10-08
JP6319849B2 (ja) 2018-05-09
US20210050248A1 (en) 2021-02-18
WO2014037793A1 (fr) 2014-03-13
KR102047864B1 (ko) 2019-11-22
FR2995136B1 (fr) 2015-06-26
DE112013004330T5 (de) 2015-06-11
TW201411741A (zh) 2014-03-16
US20150243549A1 (en) 2015-08-27
KR20160041840A (ko) 2016-04-18
US10910256B2 (en) 2021-02-02

Similar Documents

Publication Publication Date Title
FR2995136A1 (fr) Pseudo-substrat avec efficacite amelioree d&#39;utilisation d&#39;un materiau monocristallin
EP1378004B1 (fr) Procede de realisation d&#39;un substrat demontable a tenue mecanique controlee
EP1378003B1 (fr) Procede de realisation d&#39;un substrat ou structure demontable
EP1338030B1 (fr) Procede de fabrication d&#39;un substrat notamment pour l&#39;optique, l&#39;electronique ou l&#39;optoelectronique et substrat obtenu par ce procede
EP1344246B1 (fr) Procede de fabrication d&#39;un substrat notamment pour l&#39;optique, l&#39;electronique ou l&#39;optoelectronique et substrat obtenu par ce procede
EP1570509B1 (fr) Procede de realisation d&#39; une structure complexe par assemblage de structures contraintes
EP2342744B1 (fr) Procede de formation d&#39;une couche monocristalline dans le domaine micro-electronique
EP1938362B1 (fr) Procede de fabrication d&#39;un element en couches minces
EP2031654A2 (fr) Procédé de fabrication d&#39;une structure pour épitaxie sans zone d&#39;exclusion
EP2468931B1 (fr) Procédé de clivage d&#39;un substrat et ensemble comprenant un substrat et une structure permettant ce clivage
FR2774214A1 (fr) PROCEDE DE REALISATION D&#39;UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI
FR3030877B1 (fr) Fabrication de couches de nitrure de groupe iiia sur structures de semi-conducteur sur isolant
FR2938975A1 (fr) Procede de realisation d&#39;une heterostructure de type silicium sur saphir
FR2889887A1 (fr) Procede de report d&#39;une couche mince sur un support
FR2915625A1 (fr) Procede de transfert d&#39;une couche epitaxiale
FR3108774A1 (fr) Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
FR3064398A1 (fr) Structure de type semi-conducteur sur isolant, notamment pour un capteur d&#39;image de type face avant, et procede de fabrication d&#39;une telle structure
JP5053252B2 (ja) 半導体材料の少なくとも１つの厚い層を含むヘテロ構造の製造方法
FR3002812A1 (fr) Procede de transfert de couche
FR3049761A1 (fr) Procede de fabrication d&#39;une structure pour former un circuit integre monolithique tridimensionnel
FR3073083A1 (fr) Procede de fabrication d&#39;un film sur un feuillet flexible
CN117373912A (zh) 一种异质衬底的制备方法及异质衬底、半导体器件

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9

PLFP Fee payment

Year of fee payment: 10

PLFP Fee payment

Year of fee payment: 11

PLFP Fee payment

Year of fee payment: 12