JP2015529978A - 単結晶材料の利用効率を改善した擬似基板 - Google Patents

単結晶材料の利用効率を改善した擬似基板 Download PDF

Info

Publication number
JP2015529978A
JP2015529978A JP2015529138A JP2015529138A JP2015529978A JP 2015529978 A JP2015529978 A JP 2015529978A JP 2015529138 A JP2015529138 A JP 2015529138A JP 2015529138 A JP2015529138 A JP 2015529138A JP 2015529978 A JP2015529978 A JP 2015529978A
Authority
JP
Japan
Prior art keywords
substrate
single crystal
layer
slice
pseudo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015529138A
Other languages
English (en)
Other versions
JP6319849B2 (ja
Inventor
ファブリス リタートレ，
ファブリス リタートレ，
オレグ コノンチャク，
オレグ コノンチャク，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2015529978A publication Critical patent/JP2015529978A/ja
Application granted granted Critical
Publication of JP6319849B2 publication Critical patent/JP6319849B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/04—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1062—Prior to assembly
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本発明は、単結晶インゴット（１０１）を準備するステップと、ハンドル基板（１０２）を準備するステップと、単結晶インゴット（１０１）から薄いスライス（１０５）を切り出すステップと、薄いスライス（１０５）をハンドル基板（１０２）に付着して擬似基板（１０９）を形成するステップとを含む、擬似基板（１０９）を製作する方法に関する。本発明によれば、薄いスライス（１０５）の厚さは、スライス（１０５）を単独で用いた場合にスライス（１０５）がそれ未満では機械的に安定でなくなる臨界厚さにほぼ等しいか、又はそれよりも薄い。本発明は更に、半導体構造（１０９）に関する。【選択図】 図１

Description

本発明は、ウェハの形態で一般に利用可能であって、単結晶インゴットの成長及びウェハ成形（wafering）ステップを通して得られる、所与の厚さの単結晶材料を備える擬似基板の製作に関する。
シリコン・オン・インシュレータ（ＳＯＩ）材料は、酸化シリコンの層によってシリコン系基板から分離された表在する単結晶シリコンの薄層を備えることから、擬似基板の既知の例である。基板の表面と裏面との間で結晶性が酸化物層によって中断され、それにより、古典的なインゴット成長技術及びそれに続くウェハ成形プロセスによって製作することができないため、かかる複合基板は擬似基板として見なされる。
表層の厚さが約１μｍ以下であるべきＳＯＩ基板は、スマートカット（登録商標）技術（イオン注入、分子結合、剥離、及び任意の求められる仕上げステップによる深さ方向の弱化）を使用して製作され、一方で、約１０μｍ以上の表層を要するＳＯＩ基板は、機械的結合及び薄化の技術を使用して得られる。両方の技術には薄化ステップを要し、したがって、初期ドナー材料があるレベルで犠牲になることを意味している。更に、両方の技術が出発点として単結晶ウェハを使用する。
かかるウェハは、単結晶インゴットのスライスを切り出し、その後それらを様々なウェハ成形ステップによって調整することによって製作される。これらのステップは費用がかかり、原料の利用という視点から見て最適化されていない。例えば、厚さ５００μｍのウェハを製作するためには少なくとも１ｍｍのスライスを要し、即ち、初期原料の少なくとも半分がウェハ成形プロセスで失われる。
基板の厚さは、機械的安定性の限界によって、即ち、例えば後に続く構成要素の製作又はパターニングプロセス中に、スライス又は層を単独で用いた場合にそれ以下では壊れることがある限界によって拘束される。この臨界厚さは、プロセスに応じて、ウェハに加えられる力（大きさは数百ＭＰａ程度であり得る）に応じて、また、ウェハが壊れる尤度に応じて決まる。機械的安定性は、尤度１の、即ち例えば約３０ｐｐｍ未満のスライスのみが壊れる、プロセスに耐える能力によって定義することができる。いくつかの用途では、最終構成要素を最適化するために、基板は薄化され、更には製作プロセスの終了時に完全に除去することができる。例えば、パワーエレクトロニクス向けのＧａＮ基板及びＳｉＣ系構成要素に基づくＬＥＤ用途には、最終デバイスの性能を改善するため、基板の薄化及び／又は更には除去を要する。
したがって、単結晶インゴットから切り出したウェハを使用し、次に、構成要素の製作プロセスの終了時に基板を薄化又は更には完全に除去する、当該分野において知られている方策は、上述の用途の場合には高価な材料から製造される、ウェハの重大な損失又は更には全損に結び付く。
欧州特許出願公開第１３２４３８５号は、ＳｉＣ又はＧａＮ単結晶材料のスライスをハンドル基板に対して組み合わせることによって擬似基板を得る、修正された方法について記載している。厚さ５００μｍの初期スライスは、ＳｉＣ単結晶インゴットから切り出され、次に研磨され、その後、研磨面がハンドル支持体に付着される。研磨は、ＳｉＣ材料とハンドル支持体との間の分子結合を可能にするのに必要である。次に、アセンブリを再び研磨して、表面領域の結晶品質を改善する。その結果、ドナー擬似基板を後に続く方法ステップに使用することができる。ＧａＮの場合、ＧａＮ単結晶インゴットの厚さ１００μｍ〜２００μｍの層は、スマートカット（商標）技術によって転写され、分子結合によってハンドル支持体上に付着される。
この方法は、ウェハから始まる既知のプロセスに比べて、失われる材料の量は既に少ないものの、高価な材料の使用は依然として最適化されておらず、表面処理ステップで貴重な材料が失われる。
したがって、擬似基板を使用するときに高価な単結晶材料を使用する、より効率的な手法を提供することが、半導体の業界において求められている。
本発明の目的は、単結晶インゴットを準備するステップと、ハンドル基板を準備するステップと、単結晶インゴットから薄いスライスを切り出すステップと、薄いスライスをハンドル基板に付着して擬似基板を形成するステップとを含む、擬似基板を製作する方法によって達成される。本発明によれば、薄いスライスの厚さは、スライスを単独で用いた場合にスライスがそれ未満では機械的に安定でなくなる臨界厚さにほぼ等しいか、又はそれよりも薄い。
本発明により、擬似基板を製作することが可能になり、その製作の第一段階から単結晶材料の利用が改善される。本発明と一般に使用される方法との主な違い及び利点は、本発明は、完成ウェハを使用し、それを次にスマートカット（登録商標）のような層転写技術を使用して薄化すること、又はウェハの段階で研磨ステップを使用することを要さない点であるが、その理由として、本発明によるプロセスは、追加のウェハ成形プロセスステップを経ることなく、最適化された厚さでインゴットから直接切り出された材料を使用する。
更に、本発明によれば、一般的な方策において切り出されるスライスよりも少なくとも２分の１以下の厚さで、スライスを単結晶インゴットから切り出す、一般には鋸で切り取ることができる。特に、本発明により、スライスの厚さを、その機械的安定性に関する臨界厚さ付近まで、更にはそれよりも薄い厚さまで低減することが可能になる。臨界厚さは、単結晶インゴットの薄いスライスを切り出すのに使用されるプロセスに応じて、インゴットに加えられる力（大きさは数百ＭＰａ程度であり得る）に応じて、また、スライスが壊れる尤度に応じて決まるので、薄いスライスの機械的安定性はまた、尤度１の、即ち例えばスライスを単独で用いた場合に約３００ｐｐｍ未満のスライスのみが壊れる、切断又は鋸引きプロセスに耐える能力によって定義することができる。機械的安定性はハンドル基板又は支持基板によって達成される。したがって、任意の後に続くパターニング又は製作ステップを、標準的なウェハ上でではなく、擬似基板の薄い単結晶スライスの上又は中で直接実施することができる。
また、本発明により、従来技術のプロセスのように初期単結晶材料の重要な部分を失うことなく、又は開始点がスマートカット（登録商標）法における中間基板の場合のように薄い転写層である場合に厚化ステップに訴える必要なしに、所望の厚さの、例えば数十μｍ以上の単結晶層を有する擬似基板を製造することが可能になる。
本発明の方法は、補強材及び薄いスライスが機械的に安定な自立性構造を形成するように、薄いスライスを切り出すのに先立って単結晶インゴット上に補強材を設けるステップを、更に含むことができるのが有利である。補強材が存在することによって、臨界厚さ未満の厚さで結晶インゴットのスライスを切り出すのに必要な機械的安定性が達成される。
補強材は、基板、特にポリマー、又は高融点金属であり得るのが好ましい。したがって、切断ステップの前に単結晶インゴットの端部に付着された補強層を形成するように、一時基板を使用することができ、それによって、臨界厚さよりも薄い薄いスライスを切り出すことが可能である。このように、薄いスライス及び一時基板が付着ステップ前に自立性構造を形成するように、付着した基板は薄いスライスに十分な機械的安定性をもたらす。
薄いスライスを付着するステップは、接着剤、特にセラミック系複合接着剤又はグラファイト系接着剤を用いて実施することができるのが好ましい。薄いスライスはハンドル基板に直接接合されない（分子結合がない）ので、付着が行われる薄いスライスの面の研磨ステップを、付着ステップに先立って行う必要はないが、その理由として、接着剤層が薄いスライスの表面トポロジーを相殺することができ、薄いスライスの厚さは臨界厚さにほぼ等しいか、又はそれよりも薄いものであり得る。
補強材を使用するとき、本発明の方法は、擬似基板を形成した後に補強材を除去するステップを更に含むことができるのが有利である。その結果、擬似基板の単結晶スライス上に更なる構造を成長させることが可能である。
補強材は堆積層、特に酸化物層であり得るのが好ましい。ポリマー又は他の基板の使用と同様に、酸化物層などの堆積層により、臨界厚さよりも更に薄い薄いスライスを切り出すことが可能である。その結果、薄いスライス及び堆積層は、ハンドル基板に対する付着ステップの前に、自立性構造を形成することができる。
酸化物層などの補強層を堆積する場合、ハンドル基板に対する薄いスライスの付着は分子結合によって達成することができるのが有利である。したがって、本発明により、例えば堆積層を結合層として使用することによって、単結晶スライスのいずれの面も研磨することなく、ハンドル基板に対する薄いスライスの分子結合を達成することが更に可能である。実際には、堆積層を使用して、ハンドル基板に付着する前に、単結晶インゴットの、したがって単結晶スライスの、表面トポロジーを相殺することができる。
付着ステップは、１つ又は複数のアニーリングステップを含むことができるのが有利である。
本発明の方法は、付着ステップに先立って、付着が行われる薄いスライスの面のいかなる研磨ステップも伴うことなく、実施することができるのが有利である。したがって、薄化することなく、また、当該分野で知られている製作プロセスにおけるウェハの方策に比べて原料の更なる損失を防いで、スライスをハンドル基板又は支持基板に付着させることができる。
本発明の方法は、擬似基板を研磨又は両面研磨するステップを更に含むことができるのが有利である。本発明の方法はまた、擬似基板の面に対する少なくとも１つのエッチングステップを更に含むことができる。したがって、構造内部の損傷を低減するために、付着ステップ後に材料を除去することも可能である。
このように、擬似基板を更なるプロセスステップのために調整することができるのが有利である。例えば、擬似基板の自由な単結晶面を有する表面、及び／又は裏面を、改善された面上における任意の構造若しくはデバイスの、後に続くパターニング又は成長、特にエピタキシャル成長を可能にするために研磨することができる。スライスの開始厚さは、当該分野で知られているウェハ成形の方策で使用されるものよりも既に薄いので、更なる任意の研磨ステップを最適化することができ、当該分野において知られている方策に比べて、初期単結晶材料の損失が低減される。
方法は、擬似基板の縁部を面取りするステップ、及び／又は擬似基板に平坦部若しくは切欠きを切り込むステップを更に含むことができるのが好ましい。
擬似基板は、当該分野で知られているようなウェハに類似した形で有利に使用することができるので、それを更に任意に面取りすることができ、例えば結晶面配向を知らせるために、擬似基板の自由な単結晶面上に平坦部又は切欠きを形成することができる。しかし、これらのステップは、薄いスライスがハンドル基板に付着されてからのみ行われる。
薄いスライスの厚さは、直径２インチに対して３００μｍにほぼ等しいか、又はそれ未満であることができるのが有利である。当該分野で知られている方策に関して、本発明は、インゴットから鋸で切り取られた初期スライスの厚さである、単結晶材料の開始厚さが、機械的安定性の限界に既に近いか、又はそれにほぼ等しいという利点を有する。特に、補強材と組み合わせて、厚さ約１００μｍ以下の薄いスライスを切り出すことも可能である。したがって、本発明は、一般的に任意のウェハ成形ステップを実施する前は二倍超の初期材料の厚さを要する従来技術に対して、単結晶初期材料の利用を改善する。
単結晶は、シリコン系材料、ゲルマニウム系材料、ＩＩ−ＶＩ族若しくはＩＩＩ−Ｖ族半導体材料、又は広バンドギャップ材料、又はサファイア、又はＺｎＯ、又は圧電材料、又はＬｉＮｂＯ３、又はＬｉＴａＯ３のうち１つであることができ、或いはそれを含むことができるのが好ましい。ＩＩＩ−Ｖ族半導体は、例えば、ＩｎＰ又はＧａＡｓなどであることができ、広バンドギャップ材料は、ＳｉＣ、ＧａＮ、ＡｌＮなどであることができるが、これらの例に限定されない。ハンドル基板又は支持基板材料は、一致する熱膨張係数（ＣＴＥ）で選ぶことができるのが有利である。
本発明の方法は、擬似基板の中又は上に半導体素子を製作するステップを更に含むことができるのが有利である。一般的な製作ステップは、研磨、洗浄、エピタキシャル成長などの層成長、層堆積、熱処理などを含む。一般的なデバイスは、電子部品、光電子部品、超周波数部品、微小電気機械システム（ＭＥＭＳ）部品、微小光電気機械システム（ＭＯＥＭＳ）部品などのうち任意の種類のものである。
本発明の方法は、半導体素子を製作した後にハンドル基板を除去するステップを更に含むことができるのが好ましい。擬似基板の自由単結晶表面上に、部品、構造、又は素子を全体的若しくは部分的に製作した後、擬似基板を、最終用途に適合された熱的、電気的、及び／又は光学的性質を有する最終支持体上に付着させ、それによって新しいアセンブリを形成することができる。次に、擬似基板のハンドル基板を、化学エッチング、機械的研磨、レーザー放射、又はこの文脈において層を除去するのに一般に使用される他の任意の技術によって、除去することができる。一変形例では、ハンドル基板全体を除去し、それによって単結晶スライスの裏面を露出させることができる。この時点で、更なる薄化、研磨、パターニング、エピタキシャル成長など、他の任意の技術的ステップを前記裏面に対して実施することができる。したがって、最終構造が依然として有する単結晶スライスの厚さは、インゴットから切り出された初期スライスの厚さから、従来技術のウェハ成形方法に対して初期単結晶材料の損失を減らし、利用効率を改善したものに相当する、最終アセンブリを製作するのに必要な任意の除去分を減少させたものに非常に近い、又はほぼ等しい厚さであり得る。
本発明の目的はまた、基板に付着された単結晶材料の層を備える半導体構造によって達成され、その際、単結晶材料の層は、セラミック系若しくはグラファイト系接着剤によって、付着が行われる層の面に対するいかなる研磨ステップも伴わずに、基板に付着される。更に、単結晶材料の層の厚さは、層を単独で用いた場合に層がそれ未満では機械的に安定でなくなる臨界厚さにほぼ等しいか、又はそれよりも薄い。
このように、本発明の半導体構造又は擬似基板を、ウェハと同様の手法で有利に使用することができる。このように、本発明の構造は、スマートカット（商標）などの層転写技術におけるドナーウェハとして使用することもできる。しかし、パターニング及び他のプロセスを、基板に付着した面とは反対側の自由な単結晶面に対して直接実施することができるので、本発明の構造自体を製作するのに、かかる層転写技術は不要であることを理解すべきである。
以下、本発明について、以下の図面に関連して記載される例示的実施形態を使用して、より詳細に記載する。
図１ａ〜１ｄは、インゴットの薄い切片がハンドル基板に付着されている、本発明の第１の例示的実施形態を示す図である。 図２ａ〜２ｃは、薄い切片が更に薄化されている、本発明の第２の実施形態を示す図である。 図３ａ〜３ｃは、電子デバイスの製作について記載している、第３の実施形態を示す図である。 図４ａ〜４ｄは、本発明の第４の実施形態を示す図である。 図５ａ〜５ｅは、臨界厚さ未満で薄いスライスが切り出されている、本発明の第５の実施形態を示す図である。 図６ａ〜６ｄは、本発明の第６の実施形態を示す図である。 図７ａ〜７ｄは、最終基板上への薄い切片の直接結合について記載している、本発明の第７の実施形態を示す図である。
図１ａ〜１ｄは、本発明の一実施形態の第１の実施例を示す。
図１ａ及び１ｂに示されるように、ＧａＮの単結晶インゴット１０１と、ハンドル基板１０２、この例ではＳｉウェハとが準備される。ハンドル基板１０２は２つの面１０３、１０４を含む。ただし、ＳｉＣ、ＹＡＧ、ＺｎＯ、ＡｌＮ、サファイア、Ｓｉ、Ｇｅ、ＩＩＩ−Ｖ族半導体、ＩＩ−ＶＩ族半導体、圧電材料、ＬｉＮｂＯ３、ＬｉＴａＯ３などのような、他の材料の結晶インゴット、又は同じ若しくは類似の材料の他のハンドル基板１０２も、熱膨張係数（ＣＴＥ）の差が少ないという条件で、使用することができる。
次に、図１ｃに示されるように、単結晶インゴット１０１から、ＧａＮのスライス１０２が切り出され、特に鋸で切り取られる。本発明によれば、スライス１０５は、スライス１０５を単独で用いた場合にスライス１０５がそれ未満では機械的に安定でなくなる臨界厚さにほぼ等しい厚さで切り出される。第１の実施形態では、スライス１０５は、約２インチ（５．０８ｃｍ）の直径に対して約３００μｍの厚さを有する。初期のＧａＮインゴット１０１の残り１０１’は、追加の半導体アセンブリ向けに更なるスライスを得るために再使用することができる。ＧａＮの単結晶スライス１０５は、２つの自由面１０６、１０７を含み、それらは両方とも、例えば鋸引きプロセスにより、あるレベルの表面粗さを有する。初期インゴット１０１の残り１０１’を再使用する場合、本発明によれば、スライス１０５を切り出したインゴット１０１’の面を研磨する必要はない。
本発明によれば、また図１ｄに示されるように、スライス１０５は次に、その一方の自由面１０７がハンドル基板１０２の一方の自由面１０３に付着され、それによって擬似基板１０９が形成される。
本発明のこの実施形態では、付着は、接着剤１０８、特にセラミック系接着剤の層を使用して行われる。接着剤１０８及びハンドル基板１０２は両方とも、単結晶スライス１０５に対して一致する熱膨張係数で選ばれるのが好ましい。接着剤１０８の使用には、切り出された単結晶スライス１０５の面１０６、１０７が任意の研磨ステップを経ることなく、スライスをハンドル基板１０２に付着させることができるという特別な利点があるが、それは、接着剤層１０８がスライス１０５の表面粗さを相殺するためである。
本発明の更なる変形例によれば、擬似基板１０９は面取りすることができ、並びに／或いは平坦部及び／又は切欠きを設けることができる。
図２ａ〜２ｃは、第２の実施形態による本発明の擬似基板１０９の使用を示す。図２ａに示されるように、薄いスライス１０５は、自由面１０６から、したがって基板１０２に対する付着が行われるのとは反対側の面から開始して薄化することができる。したがって、表面粗さを表す自由面１０６を薄化し、特に研磨して、薄化した面１０６’を形成することができる。スライス１０５は、約１００μｍ以下、例えば更には約５０μｍの厚さまで薄化し、それによって薄化したスライス１０５’を、したがって薄化した擬似基板１０９’を形成することができる。
次に、図２ｂに示されるように、第２の実施形態による高品質なＧａＮ単結晶層１１０及び擬似基板１１１を得るため、薄化層１０５’の薄化した自由面１０６’に対して、エピタキシャル成長を開始することができる。
第２の実施形態の一変形例では、図２ｃに示されるように、第２の実施形態のこの変形例にしたがって、あらゆる平坦性の欠陥を修正するために、又はより一層薄化した擬似基板１１２の厚さ全体を調節するために、ハンドル基板１０２の裏面１０４、したがって付着が行われるのとは反対側の面も薄化して、薄化した基板面１０４’及びしたがって薄化したハンドル基板１０２’を得ることができる。一般的に、材料の除去は５０μｍ〜５００μｍ程度である。
半導体アセンブリ１０９、１０９’、１１１、又は１１２は、次に、図３ａ〜３ｃに示されるような半導体素子を製作するための基礎として役立ち得る。例えば、第３の実施形態では、薄化した擬似基板１０９’（又は１０９若しくは１１１若しくは１１２）は、特に、例えばＧａＮ／ＩｎＧａＮ接合に基づいて、ＬＥＤ構造を製作するのに使用される。例えば、擬似基板１０９’（又は１０９若しくは１１１若しくは１１２）は、ＬＥＤ構造のＩｎＧａＮ層２０１を得るために、６００℃〜１１００℃の温度範囲で金属有機化学気相成長（ＭＯＣＶＤ）エピタキシーリアクタに入れられる。
図３ａでは、ＬＥＤ構造は追加層を含まなくてもよい。それに加えて、ＬＥＤ構造の層の相対厚さは図３ａの例証と比べて変動してもよい。更なる方法ステップは接触層２０２の堆積につながってもよく、これもまた、単に図３ａに示される擬似基板２０３を表す。更なる層が堆積されてもよい。それに加えて、様々な層を相互接続及び／又は隔離して所望のデバイスを形成するため、パターニングステップが実施されてもよい。
図３ｂに示されるように、部分的又は全体的に処理することができ、例えば、シリコン、ゲルマニウム、金属（銅、モリブデン、タングステンなど）、又は金属合金（ＷＣｕなど）で作られるかそれらを含むことができる最終基板２０４を、擬似基板２０３の最上層に付着させることができる。これらの材料は限定的なものではなく、単なる例示である。特に、ＬＥＤ用途、又は垂直構造を使用して構築される他の電源デバイスに適した、他の任意の材料を使用することができる。
図３ｃに示されるように、ハンドル基板１０２及び接着剤層１０８は次に、例えば機械的研磨によって完全に除去され、それによって最終構造２０５が得られ、ＧａＮスライス１０５の元の裏面１０７が自由面１０７’になる。次いで、この自由面１０７’も、より一層複雑な最終デバイスを製作するために、研磨、薄化、及び／又はパターニングすることができる。
ＬＥＤ素子を製作する代わりに、本発明の半導体アセンブリは、垂直構造を有する他の任意の電源デバイスに使用されてもよい。
図４ａ〜４ｄは、第４の例示的な実施形態を示す。
図４ａは、ＳｉＣの単結晶インゴット４０１及びＳｉのハンドル基板４０２を示す。別の方法として、例えばＳｉＣ、Ｗ、ＡｌＮ、グラファイトなどの材料も、ハンドル基板４０２に使用することができる。第１の実施形態と同様に、図４ｂに示されるように、ＳｉＣのスライス４０５は、スライス４０５がそれ未満では機械的に安定でなくなる臨界厚さにほぼ等しい厚さで、インゴット４０１から切り出されるか又は鋸で切り取られる。ここで、スライス４０５は、２つの自由面４０６、４０７を有し、それらは両方とも、切断プロセスによるあるレベルの表面粗さを示し、また、約２インチ（５．０８ｃｍ）の直径に対して約３００μｍの厚さを有する。第１の実施形態と同じく、ハンドル基板４０２も２つの自由面４０３、４０４を含み、初期ＳｉＣインゴット２０１の残り４０１’を次に、特に任意の研磨ステップを行うことなく、他の単結晶スライスを切りだすために再使用することができる。
本発明の一変形例によれば、また図４ｃに示されるように、スライス４０５は次に、熱機械的に安定な接着剤層４０８、例えばグラファイト系接着剤によって、任意の研磨ステップを行うことなく、基板４０２の自由面４０３の一方に付着される。特に、付着が成される自由面４０７であるスライス４０５の裏面は、付着前に研磨されない。それによって形成される擬似基板４０９は、次に、接着剤層４０８を強化するために、１０００℃〜１５００℃の範囲の温度でアニーリングされる。
本発明の方法の更なる変形例によれば、擬似基板４０９は次に、後に続くエピタキシャル成長に向けて表面４０６の品質を改善するために、ウェハと同様に処理され、自由単結晶面４０６の面取り、平坦部若しくは切欠きの切込み、及び／又は研磨など、いくつかの調整及び仕上げステップを施される。
擬似基板４０９はまた、単結晶スライス４０５の厚さ又は擬似基板４０９全体の厚さを調節するために、その自由面４０６、４０４の一方を研磨するか、又は両面研磨することができる。第１の実施形態と同様に、第２の実施形態のＳｉＣのスライス４０５は、約５０μｍ〜１００μｍの範囲の厚さまで薄化して、薄化した表面４０６’を有する薄化したスライス４０５’を形成することができる。
薄化ステップに続いて、電子部品の能動部品を得るために、化学気相成長法（ＣＶＤ）のステップを行うことができる。これは、相対厚さ、又はこのステップ中に堆積させることができる層の数ではなく、結果として得られる構造４１１を単に表している、図４ｄの層４１０によって概略的に示される。第４の実施形態では、ドリフト層など、少なくとも約１０μｍのドーピングが制御されたエピタキシャル構造が、このステップにおいて、１５００℃を超える温度で堆積される。かかるドリフト層４１０の厚さによって接合部の破壊電圧を、例えばＳｉＣの場合、ｃｍ３当たり１０６個のドーパントで厚さ１μｍに対して１００Ｖを定義することができる。
本発明の第４の実施形態の更なる変形例によれば、また同様に、図１〜３に示されるような上記３つの実施形態によれば、第４の実施形態では、イオン注入、アニーリングステップ、又は接触層の堆積など、他の後続の技術的ステップを行うことができる。更に、ハンドル基板４０２も、最終アセンブリ４１１上における基板４０２の裏面又は残りの自由面４０４を、研削又は研磨技術を使用して除去することができる。かかるステップによって、例えば電気接点を構築するために、後で処理することができる単結晶スライス４０５又は４０５’の裏面４０７から接着剤層４０８を除去することが可能になり、また、最終電気部品を形成するために、最終的に剥離することが可能になるのが有利である。
図５ａ〜５ｅは、第５の例示的実施形態を示す。
図５ａは、ＧａＮの単結晶インゴット５０１と、ハンドル基板５０２、この例ではＳｉウェハとを示す。別の方法として、例えばＳｉＣ、ＹＡＧ、ＺｎＯ、ＡｌＮ、サファイア、Ｓｉ、Ｇｅ、ＩＩＩ−Ｖ族半導体、圧電材料、ＬｉＮｂＯ３、ＬｉＴａＯ３などの材料も、単結晶インゴット５０１に使用することができる。ＣＴＥの差が少ないという条件で、Ｓｉ以外の材料もハンドル基板５０２に使用することができる。上述の実施形態のように、ハンドル基板５０２は２つの自由面５０３、５０４を含む。
第５の実施形態では、図５ｂに示されるように、補強材５０９の層が単結晶インゴット５０１の自由面５０６に付着される。第５の実施形態では、補強材５０９は、ポリマーなどの基板、例えば市販のマイラーテープなどの強力なポリエステル接着テープであるが、少なくとも９００℃未満で化学的及び物理的に安定な、Ｗ、Ｍｏなどの高融点金属であることもできる。高融点金属の層５０９の変形例では、層５０９は、約１００μｍの厚さを有することができ、例えば化学気相成長法（ＣＶＤ）によって堆積させることができる。
本発明の一変形例によれば、補強層５０９はここで、図５ｃに示されるように、臨界厚さ未満の厚さでもあり得る、単結晶インゴット５０１の薄いスライス５０５を切り出すのに十分な機械的安定性を実現する。この例では、ＧａＮの臨界厚さよりも薄い、約１００μｍのスライス５０５がインゴット５０１から切り取られる。薄いスライス５０５及び補強材５０９は、ここで、切出しプロセスにより、例えば切取りプロセスにおいて、あるレベルの表面粗さを示すことができる、単結晶材料の自由面５０７を備えた機械的に安定な自立性構造５１０を形成する。第１の実施形態の場合と同じく、特にいかなる研磨ステップも行うことなく、他の単結晶スライス５０５を切り出すのに、初期の単結晶インゴット５０１の残り５０１’を次に再使用することができる。後に続く切出しステップに関してこれが可能であるが、その理由として、補強材５０９によって、インゴット５０１’の表面粗さが相殺され、インゴット５０１’の単結晶材料の臨界厚さにほぼ等しい、又はそれよりも薄い厚さの新しい薄層５０５を切り出すのに十分な機械的安定性が見込まれる。
本発明の方法の一変形例に続いて、図５ｄに示されるように、自立性構造５１０に含まれるスライス５０５の自由面５０７は、接着剤層５０８によってハンドル基板５０２の面５０３に付着され、それによって、付着に先立っていかなる研磨ステップも行われず、またそのため、切出しステップによる表面粗さを依然として呈している、薄層５０５の自由面５０７の表面粗さが相殺される。上述の実施形態の場合と同じく、接着剤５０８はセラミック系又はグラファイト系接着剤であり得る。それによって形成された中間擬似基板５１１は、次に、接着剤層５０８を強化するために、８０℃〜４００℃の温度でアニーリングされる。
本発明の方法の変形例によれば、擬似基板５１１は、次に、ウェハと同様に処理することができ、また、この場合は次に、単結晶材料の臨界厚さよりも薄いスライス５０５を得るための一時基板としてのみ使用される、補強材５０９の面取り、平坦部若しくは切欠きの切出し、及び／又は更に除去など、いくつかの調整及び仕上げステップを施すことができる。図５ｅに示されるように、このように、より一層薄い単結晶層５０５’並びに薄化及び／又は研磨した単結晶自由面５０６’を有する、最終擬似基板５１２を得ることができる。
図６ａ〜６ｄは、第６の実施形態を示す。
図６ａは、ＳｉＣ単結晶インゴット６０１とＳｉのハンドル基板６０２とを示す。上述の実施形態と同じ代替材料を、この実施形態の変形例において使用することができる。上述の実施形態の場合と同じく、ハンドル基板６０２も２つの自由面６０３、６０４を含む。
本発明の方法の一変形例によれば、第６の実施形態では、図６ｂに示されるように、補強材６０８の層は、特に化学気相成長法（ＣＶＤ）によって、又はプラズマ促進化学気相成長法（ＰＥＣＶＤ）によって、インゴット６０１の自由面６０７に堆積される。この実施形態では、堆積層６０８は、インゴット６０１の材料の自然酸化物と同じ性質を有するように選ばれた酸化物の層である。したがって、様々な酸化物を、代替実施形態で使用することができ、主にインゴット６０１の材料に応じて決まる。酸化物層６０８は、それが堆積されるインゴット５０１の面６０７の表面粗さを相殺する。
この実施形態の一変形例では、補強材は、少なくとも９００℃未満で化学的及び物理的に安定である、Ｗ、Ｍｏなどの高融点金属であり得る。高融点金属の層６０８の一変形例では、層６０８は、約１００μｍの厚さを有することができ、例えば化学気相成長法（ＣＶＤ）によって堆積させることができる。
本発明の一変形例によれば、堆積層６０８は補強材であり、ここで、図６ｃに示されるように、厚さが臨界厚さよりも更に薄い場合がある、単結晶インゴット６０１の薄いスライス６０５を切り出すのに十分な機械的安定性を実現する。この例では、スライス６０５の厚さは約１００μｍであり、これは、例えばＳｉＣであるインゴット６０１の材料の臨界厚さよりも薄い。薄いスライス６０５及び酸化物層６０８は、ここで、切出しプロセスにより、例えば切取りプロセスにおいて、あるレベルの表面粗さを示すことができる、単結晶材料の自由面６０６を備えた機械的に安定な自立性構造６０９を形成する。第１の実施形態の場合と同じく、また更に図６ｃに示されるように、特にいかなる研磨ステップも行うことなく、他の単結晶スライス６０５を切り出すのに、初期の単結晶インゴット６０１の残り６０１’を次に再使用することができる。第５の実施形態と同様に、これが可能であるが、その理由として、堆積した酸化物６０８によって、インゴット６０１’の表面粗さが相殺され、インゴット６０１’の単結晶材料の臨界厚さにほぼ等しい、又はそれよりも薄い厚さの新しい薄層６０５を切り出すのに十分な機械的安定性が見込まれる。
本発明の方法の一変形例に続いて、酸化物層６０８を有する自立性構造６０９を形成する薄いスライス６０５を次に、セラミック又はグラファイト系接着剤などの接着剤を使用して、その自由な単結晶表面６０６によってハンドル基板６０２に付着させることができ、その結果、図５ｄに示される第５の実施形態の中間擬似基板５１１に類似した擬似基板が得られる。
しかし、第６の実施形態では、また図６ｄに示されるように、自立性構造６０９の補強及び機械的安定化部分を形成する、酸化物層６０８が利用される。第６の実施形態では、自立性構造６０９は、酸化物層６０８をボンディング層として使用する分子結合によって、ハンドル基板６０２の自由面６０３に付着される。これが可能なのは、特に、酸化物層６０８が、それが堆積された単結晶面６０７の表面粗さを相殺するためである。したがって、擬似基板６１０が得られ、その臨界厚さよりも薄い厚さを有する単結晶の薄いスライス６０５は、特に酸化物層６０８をボンディング層として使用する分子結合によって、ハンドル基板６０２に付着される。擬似基板６１０は、単結晶材料の薄いスライス６０５の自由面６０６を含む。この時点で、自由面６０６は任意の特別な研磨ステップを要しなかった。
本発明の方法の変形例によれば、擬似基板６１０は、ここで、ウェハと同様に処理することができ、また、単結晶材料の自由面６０６又はハンドル基板６０２の裏面６０４の面取り、平坦部若しくは切欠きの切出し、及び／又は更に薄化、及び／又は研磨など、いくつかの調整及び仕上げステップを施すことができる。
本発明の変形例によれば、また図１〜４に示される４つの実施形態と同様に、第５及び第６の実施形態では、イオン注入、アニーリング工程、又は接触層の堆積など、他の後に続く技術的ステップを行うことができる。更に、ハンドル基板５０２、６０２も、研削又は研磨技術を使用して、中間若しくは最終アセンブリ５１１、５１２、６１０上における基板５０２、６０２の個々の裏面又は残っている自由面５０４、６０４を、部分的に又は全体的に除去することができる。上述の実施形態の変形例の場合と同じく、かかるステップは、接着剤層５０８又は堆積層６０８を単結晶スライス５０５、５０５’、若しくは６０５の裏面５０７、６０７から除去することを有利に可能にし、それを続いて、例えば電気接点を構築するために処理することができ、最終電気部品を形成するために最終的に剥離することができる。
図７ａ〜７ｄは、第７の例示的実施形態による、図２ａに示される第２の実施形態における本発明の薄化した擬似基板１０９’の使用を示す。
第７の実施形態では、第２の実施形態の場合と同じく、薄化した層１０５’はＧａＮの層である。特に、面１０７はＧａＮ薄化層１０５’のＧａＮ面に相当し、研磨面１０６’はＧａＮ薄化層１０５’のＮ面に相当する。第７の実施形態では、基板１０２は、第１及び第２の実施形態のようなＳｉウェハの代わりにサファイアであることができ、薄化層１０５’のＧａＮ材料に対して適合する熱膨張係数（ＣＴＥ）を有する。更に、第７の実施形態では、薄化した自由面１０６’は、その表面粗さがダイレクトボンディングと適合性であるように研磨される。
図７ａに示されるように、最終基板７０１はその自由面７０２、７０３の一方、ここでは面７０２によって、薄化層１０５’の研磨した自由面１０６’にダイレクトボンディングによって付着される。最終基板７０１は、その熱膨張係数（ＣＴＥ）が、この例ではＧａＮである薄化層１０５’及びこの例ではサファイアであるハンドル基板１０２のＣＴＥと一致するという条件で、上述の実施形態に関して列挙した材料のいずれかの中から選ばれる。
次に、図７ｂに示されるように、ハンドル基板１０２及び接着剤層１０８は次に、例えば第３の実施形態及び図３の例証の場合のような機械的研磨によって完全に除去され、それによって、ＧａＮスライス１０５の元の裏面１０７が自由面１０７’になって最終構造７０４が得られる。この自由面１０７’も次いで、より一層複雑な最終デバイスを製作するために、研磨、薄化、及び／又はパターニングすることができる。
図７ｃ及び７ｄによって示される一代替例では、酸化物の層７０５を使用して、最終基板７０１の自由面７０５と薄化した擬似基板１０９’の研磨面１０６’との間のダイレクトボンディングを改善することができる。酸化物層７０５の代わりに１つを超える酸化物層を使用することも可能である。ハンドル基板１０２及び接着剤層１０８が除去されると、図７ｂに示される最終構造７０４に類似しているが、少なくとも１つの酸化物層７０５を備える最終構造７０６が得られる。
第７の実施形態の更に別の代替例では、薄化したスライス１０５’はＧａＮの代わりにＳｉＣのスライスであり得る。この場合、面１０７はＳｉＣ薄化層１０５’のＳｉ面に相当し、研磨面１０６’はＳｉＣ薄化層１０５’のＣ面に相当する。上述したように、ＣＴＥが互いに一致するという条件で、上述の実施形態の場合と同じく他の材料を選ぶことができる。
上述した実施形態及びそれらの変形例では、最終アセンブリ１０９、１０９’、１１１、１１２、２０３、２０５、４０９、４１１、５１１、５１２、６１０、７０４、及び７０６は全て、高価な材料の初期インゴットの利用効率が従来技術のウェハ成形方法に対して、特に欧州特許出願公開第１３２４３８５号に対して改善されているという利点を有する。１つの理由として、高価な研磨及び薄化ステップを要する、単結晶インゴットからウェハを製造する方法の代わりに、本発明の方法によれば、インゴットのスライスを既に、単独で用いた場合にスライスがそれ未満では機械的に安定でなくなる臨界厚さに近い厚さで、又は臨界厚さよりも更に薄い厚さで切り出すことができ、それによって、スライスを事前に研磨することなく、従来技術の方法に比べて薄い単結晶スライスに対して直接作業を行うことが可能である。このように単結晶インゴットから開始して、従来技術よりも約３０％〜約５０％多い半導体アセンブリを提供することができる。

Claims (15)

  1. 単結晶インゴット（１０１）を準備するステップと、
    ハンドル基板（１０２）を準備するステップと、
    薄いスライス（１０５）を前記単結晶インゴット（１０１）から切り出すステップと、
    前記薄いスライス（１０５）を前記ハンドル基板（１０２）に付着して擬似基板（１０９）を形成するステップと、を含む、擬似基板（１０９）を製作する方法において、
    前記薄いスライス（１０５）の厚さが、前記スライス（１０５）を単独で用いた場合に前記スライス（１０５）がそれ未満では機械的に安定でなくなる臨界厚さにほぼ等しいか、又はそれよりも薄いことを特徴とする、方法。
  2. 前記薄いスライス（５０５、６０５）を切り出すのに先立って、前記単結晶インゴット（５０１）上に補強材（５０９、６０８）を設け、それによって、前記補強材（５０９、６０８）及び前記薄いスライス（５０５、６０５）が機械的に安定な自立性構造（５１０、６０９）を形成するステップを更に含む、請求項１に記載の方法。
  3. 前記補強材（５０９）が基板であり、特にポリマー又は高融点金属である、請求項２に記載の方法。
  4. 前記薄いスライス（１０５、５０５）を付着する前記ステップが、接着剤、特にセラミック系複合接着剤又はグラファイト系接着剤を用いて実施される、請求項１〜３のいずれか一項に記載の方法。
  5. 前記擬似基板（５１１）を形成した後に、前記補強材（５０９）を除去するステップを更に含む、請求項２〜４のいずれか一項に記載の方法。
  6. 前記補強材（６０８）が堆積層、特に酸化物層である、請求項２に記載の方法。
  7. 前記ハンドル基板（６０２）に対する前記薄いスライス（６０５）の付着が分子結合によって達成される、請求項６に記載の方法。
  8. 前記擬似基板（１０９）を研磨又は両面研磨するステップを更に含む、請求項１〜７のいずれか一項に記載の方法。
  9. 前記擬似基板（１０９）の縁部を面取りするステップを更に含む、請求項１〜８のいずれか一項に記載の方法。
  10. 前記擬似基板（１０９）に平坦部又は切欠きを切り込むステップを更に含む、請求項１〜９のいずれか一項に記載の方法。
  11. 前記薄いスライス（１０５）の厚さが、２インチの直径に対して３００μｍにほぼ等しいか、又はそれよりも薄い、請求項１〜１０のいずれか一項に記載の方法。
  12. 前記単結晶が、シリコン系材料、ゲルマニウム系材料、ＩＩ−ＶＩ族若しくはＩＩＩ−Ｖ族半導体材料、又は広バンドギャップ材料、又はＺｎＯ、又はサファイア、又は圧電材料、又はＬｉＮｂＯ３、又はＬｉＴａＯ３の１つであるか、或いはそれを含む、請求項１〜１１のいずれか一項に記載の方法。
  13. 前記擬似基板の中又は上に半導体素子を製作するステップを含む、請求項１〜１２のいずれか一項に記載の方法。
  14. 前記半導体素子を製作した後に前記ハンドル基板（１０２）を除去するステップを更に含む、請求項１〜１３のいずれか一項に記載の方法。
  15. 基板（１０２）に付着させた単結晶材料層（１０５）を備え、前記単結晶材料層（１０５）が、セラミック系又はグラファイト系接着剤（１０８）によって、付着が行われる前記層（１０５）の面（１０７）のいかなる研磨ステップも伴わずに前記基板（１０２）に付着され、前記単結晶材料層（１０５）の厚さが、前記層（１０５）を単独で用いた場合に前記層（１０５）がそれ未満では機械的に安定でなくなる臨界厚さにほぼ等しいか、又はそれよりも薄い、半導体構造（１０９）。
JP2015529138A 2012-09-04 2013-09-06 単結晶材料の利用効率を改善した擬似基板 Active JP6319849B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1258227 2012-09-04
FR1258227A FR2995136B1 (fr) 2012-09-04 2012-09-04 Pseudo-substrat avec efficacite amelioree d'utilisation d'un materiau monocristallin
PCT/IB2013/001940 WO2014037793A1 (en) 2012-09-04 2013-09-06 Pseudo substrate with improved efficiency of usage of single crystal material

Publications (2)

Publication Number Publication Date
JP2015529978A true JP2015529978A (ja) 2015-10-08
JP6319849B2 JP6319849B2 (ja) 2018-05-09

Family

ID=47429879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015529138A Active JP6319849B2 (ja) 2012-09-04 2013-09-06 単結晶材料の利用効率を改善した擬似基板

Country Status (8)

Country Link
US (2) US10910256B2 (ja)
JP (1) JP6319849B2 (ja)
KR (1) KR102047864B1 (ja)
CN (1) CN104718599B (ja)
DE (1) DE112013004330T5 (ja)
FR (1) FR2995136B1 (ja)
TW (1) TWI610373B (ja)
WO (1) WO2014037793A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016054233A (ja) * 2014-09-04 2016-04-14 株式会社ディスコ 保護部材の剥離方法及び剥離装置
KR20190030747A (ko) * 2016-08-02 2019-03-22 소이텍 도너 기판에서 압전 층을 박리하기 위한 전기장의 사용
JP2020181960A (ja) * 2019-04-26 2020-11-05 株式会社ディスコ デバイスチップの製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105081893B (zh) * 2015-05-13 2018-11-06 北京通美晶体技术有限公司 一种超薄Ge单晶衬底材料及其制备方法
CN104979185B (zh) * 2015-05-13 2018-01-30 北京通美晶体技术有限公司 一种超薄半导体晶片及其制备方法
DE102015112648B4 (de) * 2015-07-31 2021-02-04 Infineon Technologies Ag Verfahren zum bilden einer waferstruktur, verfahren zum bilden eines halbleiterbauelements und einer waferstruktur
US9536838B1 (en) * 2015-08-10 2017-01-03 Infineon Technologies Ag Single crystal ingot, semiconductor wafer and method of manufacturing semiconductor wafers
FR3045677B1 (fr) 2015-12-22 2019-07-19 Soitec Procede de fabrication d'une couche monocristalline, notamment piezoelectrique
FR3045678B1 (fr) 2015-12-22 2017-12-22 Soitec Silicon On Insulator Procede de fabrication d'une couche piezoelectrique monocristalline et dispositif microelectronique, photonique ou optique comprenant une telle couche
FR3076067B1 (fr) * 2017-12-21 2020-01-10 Universite De Franche-Comte Procede de fabrication de composite a couche mince ultra-plane

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03142928A (ja) * 1989-10-30 1991-06-18 Disco Abrasive Syst Ltd ウエーハの切り出し方法
JP2003095798A (ja) * 2001-09-27 2003-04-03 Hoya Corp 単結晶基板の製造方法
US20040187766A1 (en) * 2003-03-31 2004-09-30 Fabrice Letertre Method of fabricating monocrystalline crystals
JP2009117533A (ja) * 2007-11-05 2009-05-28 Shin Etsu Chem Co Ltd 炭化珪素基板の製造方法
JP2010182936A (ja) * 2009-02-06 2010-08-19 Sumitomo Electric Ind Ltd 複合基板、エピタキシャル基板、半導体デバイス及び複合基板の製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5936821B2 (ja) 1977-04-12 1984-09-06 日本電子金属株式会社 シリコンウエハ−の製法
CN1104039A (zh) * 1993-12-22 1995-06-28 黄明和 饲料程际添加剂
DE4415132C2 (de) * 1994-04-29 1997-03-20 Siemens Ag Verfahren zur formgebenden Bearbeitung von dünnen Wafern und Solarzellen aus kristallinem Silizium
CN1104039C (zh) 1995-10-27 2003-03-26 西门子与壳牌太阳有限公司 处理薄晶体硅片和晶体硅太阳能电池的方法
US6716722B1 (en) * 1999-07-15 2004-04-06 Shin-Etsu Handotai Co., Ltd. Method of producing a bonded wafer and the bonded wafer
FR2821697B1 (fr) * 2001-03-02 2004-06-25 Commissariat Energie Atomique Procede de fabrication de couches minces sur un support specifique et une application
JP2003068996A (ja) 2001-08-22 2003-03-07 Sumitomo Mitsubishi Silicon Corp 張り合わせシリコン基板の製造方法
JP2003077872A (ja) 2001-09-06 2003-03-14 Speedfam Co Ltd 半導体ウェハ研磨装置及び研磨方法
FR2834123B1 (fr) 2001-12-21 2005-02-04 Soitec Silicon On Insulator Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report
US20030036587A1 (en) * 2002-08-26 2003-02-20 Kozak Kyra M Rheology-controlled epoxy-based compositons
JP4232148B2 (ja) 2003-01-28 2009-03-04 株式会社Ｓｕｍｃｏ 貼り合わせ基板の製造方法
US7175707B2 (en) * 2003-03-24 2007-02-13 Hitachi Cable Ltd. P-type GaAs single crystal and its production method
JP5003033B2 (ja) 2006-06-30 2012-08-15 住友電気工業株式会社 ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法
EP1901345A1 (en) * 2006-08-30 2008-03-19 Siltronic AG Multilayered semiconductor wafer and process for manufacturing the same
JP2010135605A (ja) * 2008-12-05 2010-06-17 Sekisui Chem Co Ltd 太陽電池の製造方法及び装置
JP2010205918A (ja) 2009-03-03 2010-09-16 Sumitomo Electric Ind Ltd パワーデバイスおよびその製造方法
JP2010045397A (ja) 2009-11-17 2010-02-25 Sumitomo Electric Ind Ltd 窒化ガリウムウエハ
US8963337B2 (en) * 2010-09-29 2015-02-24 Varian Semiconductor Equipment Associates Thin wafer support assembly
CN102624352B (zh) 2010-10-06 2015-12-09 日本碍子株式会社 复合基板的制造方法以及复合基板
FR2980916B1 (fr) * 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
US8940620B2 (en) 2011-12-15 2015-01-27 Power Integrations, Inc. Composite wafer for fabrication of semiconductor devices
US20140084253A1 (en) * 2012-09-25 2014-03-27 International Business Machines Corporation Transparent conductive electrode stack containing carbon-containing material
TWI616805B (zh) * 2014-01-10 2018-03-01 新益先創科技股份有限公司 遠端控制裝置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03142928A (ja) * 1989-10-30 1991-06-18 Disco Abrasive Syst Ltd ウエーハの切り出し方法
JP2003095798A (ja) * 2001-09-27 2003-04-03 Hoya Corp 単結晶基板の製造方法
US20040187766A1 (en) * 2003-03-31 2004-09-30 Fabrice Letertre Method of fabricating monocrystalline crystals
JP2009117533A (ja) * 2007-11-05 2009-05-28 Shin Etsu Chem Co Ltd 炭化珪素基板の製造方法
JP2010182936A (ja) * 2009-02-06 2010-08-19 Sumitomo Electric Ind Ltd 複合基板、エピタキシャル基板、半導体デバイス及び複合基板の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016054233A (ja) * 2014-09-04 2016-04-14 株式会社ディスコ 保護部材の剥離方法及び剥離装置
KR20190030747A (ko) * 2016-08-02 2019-03-22 소이텍 도너 기판에서 압전 층을 박리하기 위한 전기장의 사용
JP2019527937A (ja) * 2016-08-02 2019-10-03 ソイテックＳｏｉｔｅｃ ドナー基板から圧電層を剥離するための電界の使用
KR102200791B1 (ko) 2016-08-02 2021-01-12 소이텍 도너 기판에서 압전 층을 박리하기 위한 전기장의 사용
US11744154B2 (en) 2016-08-02 2023-08-29 Soitec Use of an electric field for detaching a piezoelectric layer from a donor substrate
JP2020181960A (ja) * 2019-04-26 2020-11-05 株式会社ディスコ デバイスチップの製造方法
JP7308652B2 (ja) 2019-04-26 2023-07-14 株式会社ディスコ デバイスチップの製造方法

Also Published As

Publication number Publication date
US20210050248A1 (en) 2021-02-18
KR102047864B1 (ko) 2019-11-22
DE112013004330T5 (de) 2015-06-11
TW201411741A (zh) 2014-03-16
CN104718599A (zh) 2015-06-17
JP6319849B2 (ja) 2018-05-09
US10910256B2 (en) 2021-02-02
US20150243549A1 (en) 2015-08-27
FR2995136A1 (fr) 2014-03-07
CN104718599B (zh) 2018-01-16
FR2995136B1 (fr) 2015-06-26
KR20160041840A (ko) 2016-04-18
TWI610373B (zh) 2018-01-01
WO2014037793A1 (en) 2014-03-13

Similar Documents

Publication Publication Date Title
JP6319849B2 (ja) 単結晶材料の利用効率を改善した擬似基板
JP7416556B2 (ja) 電力およびｒｆ用途用の設計された基板構造
CN101355013B (zh) 制备无排除区的外延用结构的工艺
JP4388741B2 (ja) 半導体薄層の移し換え方法とそれに使用するドナーウエハの製造方法
US9761493B2 (en) Thin epitaxial silicon carbide wafer fabrication
JP4173884B2 (ja) ゲルマニウム・オン・インシュレータ（ＧｅＯＩ）型ウェーハの製造方法
JP5031364B2 (ja) エピタキシャル成長層の形成方法
JP7324197B2 (ja) 加工基板構造物を使用して実現された電力デバイスおよびｒｆデバイス
CN101925995B (zh) 在复合结构上制造外延生长层的方法
JP6085371B2 (ja) 半導体デバイス用基板
KR101422300B1 (ko) 복합 기판 및 이를 위한 제조 방법
CN109678106B (zh) 一种硅基异质集成4H-SiC外延薄膜结构的制备方法
JP7118069B2 (ja) 縦型パワーデバイスのための方法およびシステム
WO2015093550A1 (ja) ＳｉＣウェハの製造方法、ＳｉＣ半導体の製造方法及び黒鉛炭化珪素複合基板
CN102349148B (zh) 应变材料层的晶格参数的调节
WO2015026699A1 (en) Engineered substrates having mechanically weak structures and associated systems and methods
JP2017139266A (ja) 複合基板、半導体装置、およびこれらの製造方法
CN113841223B (zh) 半导体基板的制造方法和半导体装置的制造方法
KR20130040531A (ko) 접합 기판 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180330

R150 Certificate of patent or registration of utility model

Ref document number: 6319849

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250