JP2010182936A - 複合基板、エピタキシャル基板、半導体デバイス及び複合基板の製造方法 - Google Patents

複合基板、エピタキシャル基板、半導体デバイス及び複合基板の製造方法 Download PDF

Info

Publication number
JP2010182936A
JP2010182936A JP2009026215A JP2009026215A JP2010182936A JP 2010182936 A JP2010182936 A JP 2010182936A JP 2009026215 A JP2009026215 A JP 2009026215A JP 2009026215 A JP2009026215 A JP 2009026215A JP 2010182936 A JP2010182936 A JP 2010182936A
Authority
JP
Japan
Prior art keywords
substrate
nitride semiconductor
layer
semiconductor layer
composite substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009026215A
Other languages
English (en)
Other versions
JP5407385B2 (ja
Inventor
Naoki Matsumoto
直樹 松本
Akihiro Yago
昭広 八郷
Fumitaka Sato
史隆 佐藤
Yoko Maeda
洋子 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2009026215A priority Critical patent/JP5407385B2/ja
Publication of JP2010182936A publication Critical patent/JP2010182936A/ja
Application granted granted Critical
Publication of JP5407385B2 publication Critical patent/JP5407385B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】支持基板上に高品質の窒化物半導体層が形成された複合基板、エピタキシャル基板、半導体デバイス及び複合基板の製造方法を提供する。
【解決手段】複合基板は、支持基板と、窒化物半導体層と、支持基板と窒化物半導体層との間に設けられた接合層とを備える。窒化物半導体層の転位密度は、1×10個/cm以下である。窒化物半導体層は、接合層側の第1面と、第1面とは反対側の第2面とを有している。第1面における転位密度と第2面における転位密度との差が1×10個/cm以下である。
【選択図】図1

Description

本発明は、複合基板、エピタキシャル基板、半導体デバイス及び複合基板の製造方法に関する。
GaN基板とシリコン基板とを貼り合わせることによって、シリコン基板上にGaN層を形成する方法が知られている(特許文献1及び2参照)。この方法では、まずGaN基板の表面に水素及び窒素イオンをイオン注入法により注入する。その後、GaN基板のイオン注入された表面とシリコン基板とを貼り合わせる。さらに、イオン注入によってGaN基板の表面近傍に形成された脆弱層を境にGaN基板をシリコン基板から剥離する。このようにして、シリコン基板上にGaN層が形成される。
特開2005−515150号公報 特開2006−210660号公報
しかしながら、上述のようにイオン注入法を用いると、イオン注入時にGaN基板の表面近傍に転位ループ等の結晶欠陥が発生してしまう。例えば、イオン注入前の転位密度が1×10個/cmである場合、イオン注入後の転位密度は1×10個/cm程度まで増加してしまう。これは、GaNの格子間に水素イオン等が介在することに起因する。したがって、上述の方法では、シリコン基板上に形成されるGaN層の転位密度が大きくなってしまう。そのため、レーザダイオードといった低転位密度のGaNが要求される用途に、上記シリコン基板上のGaN層を利用することはできない。
本発明は、上記事情に鑑みて為されたものであり、支持基板上に高品質の窒化物半導体層が形成された複合基板、エピタキシャル基板、半導体デバイス及び複合基板の製造方法を提供することを目的とする。
上述の課題を解決するため、本発明の複合基板は、支持基板と、窒化物半導体層と、前記支持基板と前記窒化物半導体層との間に設けられた接合層と、を備え、前記窒化物半導体層の転位密度は、1×10個/cm以下であり、前記窒化物半導体層は、前記接合層側の第1面と、前記第1面とは反対側の第2面とを有しており、前記第1面における転位密度と前記第2面における転位密度との差が1×10個/cm以下である。
本発明の複合基板では、支持基板上に高品質の窒化物半導体層が形成されている。この窒化物半導体層の転位密度は低く、窒化物半導体層の厚み方向に転位密度が安定している。
前記接合層は、前記支持基板と前記窒化物半導体層とを圧着により貼り合わせることによって形成されることが好ましい。また、貼り合わせを実施した後、アニールすることがより好ましい。この場合、支持基板と窒化物半導体層との接合強度を高くすることができる。
前記窒化物半導体層の厚みは200μm以下であることが好ましい。この複合基板では、窒化物半導体層が薄くても、窒化物半導体層が支持基板によって支持されているので、エピタキシャル成長後の複合基板の反りの発生が抑制される。
前記接合層の厚みは100nm以下であってもよい。
前記窒化物半導体層は、単結晶の窒化物半導体からなってもよい。
前記接合層は、特に制限はないが、支持基板よりも高価な材料からなることが適当である。そのような材料としては、例えば、ダイヤモンドやSiC、GaAs、InPなどが考えられる。
前記支持基板は導電性を有することが好ましい。この場合、複合基板の厚み方向に電流を流すことができるので、複合基板を縦型の電子デバイスの作製に用いることができる。
発光デバイスを作製する場合、光を透過することが好ましい。この場合、発光デバイスを作製する際、支持基板を必ずしも除去する必要がなくなる。
本発明のエピタキシャル基板は、本発明の複合基板と、前記複合基板の前記窒化物半導体層上に設けられたエピタキシャル層と、を備える。本発明のエピタキシャル基板は本発明の複合基板を備えるので、支持基板上に高品質の窒化物半導体層が形成されている。
本発明の半導体デバイスは、本発明の複合基板を備える。本発明の半導体デバイスは本発明の複合基板を備えるので、支持基板上に高品質の窒化物半導体層が形成されている。そのため、本発明の半導体デバイスは優れたデバイス特性を示す。
本発明の第1側面に係る複合基板の製造方法は、支持基板と窒化物半導体基板とを圧着により貼り合わせる貼り合わせ工程と、前記貼り合わせ工程の後、前記窒化物半導体基板をスライスすることによって、前記支持基板上に窒化物半導体層を形成するスライス工程と、を含み、前記窒化物半導体層の転位密度は、1×10個/cm以下であり、前記窒化物半導体層は、前記支持基板側の第1面と、前記第1面とは反対側の第2面とを有しており、前記第1面における転位密度と前記第2面における転位密度との差が1×10個/cm以下である。
本発明の第2側面に係る複合基板の製造方法は、第1窒化物半導体基板をスライスすることによって、前記第1窒化物半導体基板よりも薄い第2窒化物半導体基板を形成するスライス工程と、前記スライスの後、前記第2窒化物半導体基板と支持基板とを圧着により貼り合わせることによって、前記支持基板上に窒化物半導体層を形成する貼り合わせ工程と、を含み、前記窒化物半導体層の転位密度は、1×10個/cm以下であり、前記窒化物半導体層は、前記支持基板側の第1面と、前記第1面とは反対側の第2面とを有しており、前記第1面における転位密度と前記第2面における転位密度との差が1×10個/cm以下である。
本発明の複合基板の製造方法では、支持基板上に高品質の窒化物半導体層を形成することができる。この窒化物半導体層の転位密度は低く、窒化物半導体層の厚み方向に転位密度が安定している。上記複合基板の製造方法は、スライス工程の後、前記窒化物半導体層を研磨する研磨工程を更に含んでもよいし、前記研磨工程の後、前記窒化物半導体層を洗浄する洗浄工程を更に含んでもよい。
本発明によれば、支持基板上に高品質の窒化物半導体層が形成された複合基板、エピタキシャル基板、半導体デバイス及び複合基板の製造方法が提供される。
実施形態に係る複合基板を模式的に示す断面図である。 図1に示す断面図に対応するTEM写真を示す図である。 実施形態に係る複合基板の製造方法を模式的に示す工程断面図である。 別の実施形態に係る複合基板の製造方法を模式的に示す工程断面図である。 実施形態に係るエピタキシャル基板を模式的に示す断面図である。 実施形態に係る半導体デバイスを模式的に示す断面図である。 別の実施形態に係る半導体デバイスを模式的に示す断面図である。
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において、同一又は同等の要素には同一符号を用い、重複する説明を省略する。
[複合基板]
図1は、実施形態に係る複合基板を模式的に示す断面図である。図2は、図1に示す断面図に対応する透過型電子顕微鏡(TEM)写真を示す図である。図1に示される複合基板10は、支持基板12と、窒化物半導体層14と、支持基板12と窒化物半導体層14との間に設けられた接合層16とを備える。窒化物半導体層14は、接合層16側の第1面14aと、第1面14aとは反対側の第2面14bとを有している。複合基板10は例えば直径50mm以上のウェハ形状を有している。複合基板10の側面は面取りされてもよい。
(窒化物半導体層)
窒化物半導体層14は、例えばGaN、AlN、InN、BN、又はこれらの混晶(AlGaN、InGaN若しくはInAlGaN)等のIII族窒化物半導体からなる。窒化物半導体層14は、単結晶からなることが好ましく、六方晶(ウルツ鉱型)の単結晶からなることがより好ましい。窒化物半導体層14は、例えばn型であり、酸素がドープされたGaNからなる。窒化物半導体層14の第1面14aには、N面が配置されてもよいし、III族面(例えばGa面)が配置されてもよいし、III族面とN面とがストライプ状に配置されてもよいし、ドット状に配置されてもよい。とくに規則的にIII族面とN面とが配置されていなくてもよい。
窒化物半導体層14の転位密度は、第1面14aから第2面14bまで1×10個/cm以下であり、1×10個/cm以下であることが好ましく、1×10個/cm以下であることがより好ましい。第1面14aにおける転位密度と第2面14bにおける転位密度との差は1×10個/cm以下である。第1面14aから50nm以下の所定距離(例えば30nm)離れた面における転位密度と第2面14bにおける転位密度との差は、1×10個/cm以下であることが好ましい。窒化物半導体層14の厚み方向における窒化物半導体層14の転位密度の最大値と最小値との差は1×10個/cm以下であることが好ましい。すなわち、窒化物半導体層14の厚み方向において窒化物半導体層14の転位密度は略一定であることが好ましい。転位密度は、カソードルミネッセンス(CL)測定を行い、10μm角領域内の非発光となる点の数をカウントして算出される。
窒化物半導体層14の厚みは200μm以下であることが好ましく、100μm以下であることがより好ましく、50μm以下であることが特に好ましい。窒化物半導体層14の厚みが薄いと、窒化物半導体材料の使用量を少なくできるので、製造コストを削減できる。また、窒化物半導体層14の厚みを薄くしても、窒化物半導体層14は支持基板12に支持されているので、エピタキシャル成長といった高温時(例えば1100℃)にも複合基板10の反りの発生が抑制される。そのため、支持基板12及び窒化物半導体層14中のクラックの発生を抑制することができる。窒化物半導体層14の厚みは1μm以上50μm以下であることがより好ましく、1μm以上20μm以下であることが特に好ましい。窒化物半導体層14の厚みが1μm未満であると、大電流を窒化物半導体層14に注入することが困難になる傾向にある。
窒化物半導体層14が六方晶の単結晶からなる場合、窒化物半導体層14の(0002)面におけるX線ロッキングカーブ(ωスキャン)の半値幅FWHMは、100sec以下であることが好ましく、30〜60secであることがより好ましい。半値幅FWHMが小さいことは、窒化物半導体層14の結晶性が高いことを示している。
窒化物半導体層14の第2面14bの表面粗さ(Ra)は1.5nm以下であることが好ましい。表面粗さは、10μm角領域内でのAFM測定によって算出される。第2面14bのP−V(最大高低差)は10nm以下であることが好ましい。第2面14bの全厚み変動TTV(Total Thickness Variation)は10μm以下であることが好ましい。第2面14bの反りは15μm以下であることが好ましい。第2面14bがIII族面及びN面の両方を含む場合、III族面とN面との段差は10nm以下であることが好ましい。
窒化物半導体層14のキャリア密度は5×1017個/cm以上であることが好ましい。窒化物半導体層14の移動度は100Vs/cm以上であることが好ましい。窒化物半導体層14の電気抵抗率は7×10−3Ω・cm以下であることが好ましく、5×10−3Ω・cm以下であることがより好ましい。なお、イオン注入法を用いてシリコン基板上に形成されるGaN層の電気抵抗は、1×10−2Ω・cmと高くなってしまう。窒化物半導体層14の第2面14bから20μmの深さまでSIMS(Secondary Ion Mass Spectroscopy)分析を行った場合に、不純物原子(水素原子、炭素原子、酸素原子、シリコン原子)の合計濃度が1×1019個/cm以下であることが好ましい。窒化物半導体層14の第2面14bの全反射蛍光X線(TXRF)分析を行った場合に、不純物原子(シリコン原子、塩素原子、マンガン原子、鉄原子、ニッケル原子、銅原子、亜鉛原子)の合計濃度が5×1012atoms/cm以下であることが好ましい。
(支持基板)
支持基板12の材料は、窒化物半導体層14の材料より安価であることが好ましい。支持基板12は導電性を有することが好ましい。この場合、複合基板10の厚み方向に電流を流すことができるので、複合基板10を縦型の電子デバイスの製造に用いることができる。導電性を有する支持基板12の材料としては、カーボン、SiC(例えば焼結SiC)等の炭化物、Si、GaAs等の半導体、Ga等の酸化物、Mo(例えば多結晶Mo)、Au、Ag、Pt、WC、W、Ti等の金属等が挙げられる。支持基板12は、GaN(例えば焼結GaN、多結晶GaN)からなってもよい。
支持基板12は光透過性を有することが好ましい。この場合、発光デバイスからの光が支持基板12を透過するので、複合基板10を発光デバイスの製造に用いることができる。光透過性を有する支持基板12の材料としては、AlN(例えば焼結AlN)、サファイア(α−Al)、スピネル(MgAl)、Ga、MgO、ランガサイト(LaGaSiO14)、ダイヤモンド、LiTaO、LiNbO、石英(例えば溶融石英)、ガラス等が挙げられる。これらの中でも、光透過性及び導電性の両方を有するGaが特に好ましい。支持基板12は、Al、AlSiC、SiC、Si、TiN等からなってもよい。
窒化物半導体層14の熱膨張係数α1と支持基板12の熱膨張係数α2との比率(α1/α2)は0.7〜1.3であることが好ましい。この場合、複合基板10を昇温及び降温しても、窒化物半導体層14と支持基板12との熱膨張係数差に起因するクラックや剥離の発生を抑制することができる。窒化物半導体層14がGaN層の場合、支持基板12の熱膨張係数α2は、4.0×10−6〜4.5×10−6[1/K])であることが好ましい。支持基板12のヤング率は50(1E10Pa)以下であることが好ましい。この場合、支持基板12が弾性変形し易いので、窒化物半導体層14と支持基板12とを圧着により貼り合わせ易くなる。
支持基板12は、単結晶、多結晶、焼結体、アモルファスのいずれかの状態の材料からなってもよい。支持基板12は、融点が高い(800℃以上、好ましくは1100℃超)材料からなることが好ましい。支持基板12は、NH、Hといった還元性雰囲気下で安定である事が好ましい。支持基板12は、安価な材料からなることが好ましい。
支持基板12の厚みは100〜1000μmであることが好ましい。窒化物半導体層14の厚みD1と支持基板12の厚みD2との比率(D1/D2)は1/1000〜1.5であることが好ましい。支持基板12の直径は50mm以上と大面積であることが好ましい。支持基板の接合層16側の表面粗さ(Ra)は1.5nm以下であることが好ましい。
支持基板12は、支持基板本体と、支持基板本体の表面を覆う被覆層とを有してもよい。被覆層は、Pd、Ti、Pt、Au、Cr、Ni、W、Moのうち少なくとも1つ以上を含むことが好ましい。被覆層はSiO等の酸化物、TiN、AlN、CrNなどの窒化物からなってもよい。被覆層の厚さは、クラックや大きな反りを生じさせない観点から、10nm以上500nm以下が好ましい。
(接合層)
接合層16は、支持基板12と窒化物半導体層14との間の格子不整合を緩和するために高密度に結晶欠陥が導入された歪層(図2のTEM写真において黒く見える層)である。接合層16は、窒化物半導体層14中に転位が導入された構造(結晶方位は例えばc軸に配向されている)、又は窒化物半導体層14中の結晶方位が乱れたアモルファス構造であると考えられる。
接合層16は、支持基板12と窒化物半導体層14とを圧着により貼り合わせることによって形成されることが好ましい。この場合、支持基板12と窒化物半導体層14との接合強度(引張り強度とも言う。)を高くすることができる。圧着は、100〜400℃の温度、800〜1200N/cmの圧力で2〜4分間保持することによって行われることが好ましい。支持基板12と窒化物半導体層14とを接着剤によって貼り合わせてもよい。その場合、接合層16は接着剤からなる。
支持基板12と窒化物半導体層14との接合強度は、8MPa以上であることが好ましく、20MPa以上であることが更に好ましい。接合強度は、INSTRON社製の引張り試験装置を用いて、複合基板10に対応する12mm角のサンプルを用いて測定される。サンプルと引張り試験装置のジグとは、エポキシ樹脂接着剤によって接着される。
接合層16の厚みは100nm以下であることが好ましく、50nm以下であることがより好ましく、20nm以下であることが特に好ましい。
以上説明したように、本実施形態の複合基板10では、支持基板12上に高品質の窒化物半導体層14が形成されている。窒化物半導体層14の転位密度は低く、窒化物半導体層14の厚み方向に転位密度が安定している。そのため、フォトルミネッセンス(PL)測定においても発光する。また、複合基板10では、高品質の窒化物半導体基板を用いる場合に比べて、窒化物半導体材料の使用量を少なくできる。その結果、製造コストを削減できる。さらに、複合基板10では、窒化物半導体層14の厚みを薄くした場合でも、支持基板12が窒化物半導体層14を支持しているので、複合基板10全体の反りが小さくなる。よって、フォトルミネッセンス(PL)測定において、複合基板10の主面(第2面14b)におけるPL発光波長の面内バラツキが小さくなる。
[複合基板の製造方法]
図3は、実施形態に係る複合基板の製造方法を模式的に示す工程断面図である。
(準備工程)
まず、支持基板12と窒化物半導体基板26を準備する。窒化物半導体基板26は、例えば特開2000−12900号公報、特開2000−22212号公報等に記載された方法によって製造される。窒化物半導体基板26は、例えばHVPE法により製造される。窒化物半導体基板26の製造方法は、高圧溶融法、アモノサーマル法、フラックス法等の液相成長法、窒化物半導体材料(例えばGaN)の粉末を昇華させる昇華法であってもよい。
窒化物半導体基板26は、III族面(例えばGa面)とN面とが同一平面上においてストライプ状に配置されたストライプコア基板であってもよいし、同一平面上においてどっと状に配置されたドットコア基板であってもよい。窒化物半導体基板26は、例えば(0001)C面を表面26aとするn型のGaNからなる。n型ドーパントとしては、例えばO又はSi等が挙げられる。窒化物半導体基板26は、例えばC面に対してオフ角(0.5度程度が好ましい)を有する面、(11−20)A面、(1−100)M面、(1−102)R面、M面に対してオフ角(15度程度が好ましい)を有する面等を表面26aとする半極性のGaN基板でもよい。窒化物半導体基板26の厚みは例えば1mm以上である。
窒化物半導体基板26の外周を円筒研削により整形してもよい。その後、表面(例えばGa面)を鏡面研磨し、続いて裏面(例えばN面)を鏡面研磨してもよい。鏡面研磨では、ダイヤモンドスラリーを使用したメカニカル研磨を行った後、ケミカルメカニカル研磨を行う。
支持基板12の表面12aのP−V(最大高低差)は10nm以下であることが好ましい。支持基板12の表面12aの全厚み変動TTV(Total Thickness Variation)は10μm以下であることが好ましい。支持基板12の表面12aの反りは10μm以下であることが好ましい。
(洗浄工程)
準備工程の後、必要に応じて支持基板12の表面12aと窒化物半導体基板26の表面26aとを洗浄してもよい。洗浄は例えば以下のように行われる。まず60℃に加熱したイソプロピルアルコール(IPA)を用いた超音波洗浄を10分間行う。次に、70℃に加熱したSC−1(NHOH/H/HO)を用いた洗浄を10分間行う。次に、純水リンスを10分間行う。次に、70℃に加熱したSC−2(HCl/H/HO)を用いた洗浄を10分間行う。次に、純水リンスを10分間行う。次に、希フッ酸洗浄を5分間行う。次に、王水洗浄を5分間行う。次に、純水リンスを10分間行う。次に、IPAの蒸気乾燥を10分間行う。なお、窒化物半導体基板26に保護膜(例えばSiO膜等)が形成されている場合には、希フッ酸洗浄を実施する必要はない。
(表面活性化工程)
洗浄工程の後、必要に応じて窒化物半導体基板26の表面26aをRIE(反応性イオンエッチング)により活性化してもよい。表面26aは、例えば(000−1)面(N面)である。例えば1Paの圧力下でアルゴンプラズマにより表面層を1nm以上5nm以下エッチングする。アルゴン(Ar)に替えて、ヘリウム(He)、ネオン(Ne)等の希ガス、窒素(N)等の不活性ガス、GaNとの反応性を有するガス(例えばアンモニア(NH)、塩素(Cl)、三塩化ホウ素(BCl3)、四塩化ケイ素(SiCl))を用いることもできる。
(貼り合わせ工程)
次に、図3(a)に示されるように、支持基板12と窒化物半導体基板26とを圧着により貼り合わせる。これにより、図3(b)に示されるように、支持基板12と窒化物半導体基板26との間に接合層16が形成される。圧着は、100〜400℃の温度、800〜1200N/cmの圧力で行われることが好ましい。支持基板12及び窒化物半導体基板26にかかる最大圧力と最小圧力との差を5N/cm以下とすることが好ましい。支持基板12と窒化物半導体基板26とを接着剤によって貼り合わせてもよい。
接合方法としては、直接接合法、表面活性化接合法等が挙げられる。直接接合法では、支持基板12の表面12aと窒化物半導体基板26の表面26aとを洗浄して貼り合わせた後、600〜1200℃に昇温させることが好ましい。表面活性化接合法では、プラズマ又はイオン等により表面12a及び表面26aを活性化させた後、室温〜400℃の低温で加圧することが好ましい。
また、接着剤により支持基板12と窒化物半導体基板26とを接合してもよい。窒化物半導体基板26がGaN基板の場合には、酸化物もしくは窒化物と水とを主成分とするセラミック系接着剤を用いることが好ましい。酸化物としては、GaNの熱膨張係数に近い熱膨張係数を有するAlN、Al、ZrO等が挙げられる。また、窒化物半導体基板26がGaN基板の場合には、KOHやH2O2などを介してOH基によるボンディングにより支持基板12と窒化物半導体基板26とを接合してもよい。
さらに、陽極接合法、超音波接合法、冷間圧延接合法、拡散接合法等の接合方法を用いて、支持基板12と窒化物半導体基板26とを接合してもよい。
支持基板12と窒化物半導体基板26とを接合した後、接合強度を向上するために、アニール処理を行うことが好ましい。例えば、窒素雰囲気下、1100℃で30分以上加熱する。昇温及び降温時には、支持基板12と窒化物半導体基板26との熱膨張係数差に起因するクラックの発生を抑制するために、100℃/分以下の速度で昇温及び降温を行うことが好ましい。
(スライス工程)
次に、図3(b)に示されるように、窒化物半導体基板26の表面26aに平行な平面Pに沿って窒化物半導体基板26をスライスする。これにより、図1に示されるように、支持基板12上に窒化物半導体層14を形成する。スライス時のカーフロス(切り代)は100μm以下であることが好ましい。スライスには、例えば、マルチワイヤソー、ワイヤー放電加工、ブレード(内周刃、外周刃等)を用いることができる。カーフロスを小さくする観点から、直径0.1mm以下のマルチワイヤソーを用いることが好ましい。スライス方法としては、特開2006−190909号公報に記載された方法を用いることができる。カーフロスを小さくするには、ブラスメッキワイヤーとダイヤモンドスラリー(遊離砥粒)を用いることが好ましい。
(研磨工程)
次に、必要に応じて窒化物半導体層14の第2面14b(例えばGa面)を研磨してもよい。研磨する厚さは、50μm以下が好ましい。研磨方法としては、特開2006−196609号公報や特開2004−311575号公報に記載された方法を用いることができる。さらに、第2面14bを鏡面研磨してもよい。鏡面研磨では、例えばダイヤモンドスラリーを使用したメカニカル研磨を行った後に、ケミカルメカニカル研磨を行う。第2面14bの表面粗さ(Ra)が1.5nm以下となるように鏡面研磨することが好ましい。
(洗浄工程)
次に、必要に応じて窒化物半導体層14の第2面14bを洗浄してもよい。洗浄は例えば以下のように行われる。まず60℃に加熱したイソプロピルアルコール(IPA)を用いた超音波洗浄を10分間行う。次に、70℃に加熱したSC−1(NHOH/H/HO)を用いた洗浄を10分間行う。次に、純水リンスを10分間行う。次に、70℃に加熱したSC−2(HCl/H/HO)を用いた洗浄を10分間行う。次に、純水リンスを10分間行う。次に、希フッ酸洗浄を5分間行う。次に、純水リンスを10分間行う。次に、IPAの蒸気乾燥を10分間行う。
上記工程を経ることによって、複合基板10が製造される。本実施形態の複合基板の製造方法では、支持基板12上に高品質の窒化物半導体層14を形成することができる。窒化物半導体層14の転位密度は低く、窒化物半導体層14の厚み方向に転位密度が安定している。また、スライス工程の後に、窒化物半導体基板26と新たな支持基板とを貼り合わせ、スライスすることによって、新たな複合基板を製造することができる。よって、高価な窒化物半導体基板26を再利用することができるので、製造コストを低減することができる。
図4は、別の実施形態に係る複合基板の製造方法を模式的に示す工程断面図である。この方法では、図3に示される方法の貼り合わせ工程とスライス工程の順番を入れ替えている。図4に示される方法では、スライス工程の後、貼り合わせ工程を行うことによって、複合基板10を製造する。
スライス工程では、窒化物半導体基板26(第1窒化物半導体基板)をスライスすることによって、窒化物半導体基板26よりも薄い窒化物半導体基板28(第2窒化物半導体基板)を形成する。窒化物半導体基板28の厚みは300μm以下であることが好ましい。貼り合わせ工程の前に、窒化物半導体基板28の両面を鏡面研磨することが好ましい。貼り合わせ工程では、窒化物半導体基板28と支持基板12とを圧着により貼り合わせることによって、支持基板12上に窒化物半導体層14を形成する。
図4に示される本実施形態の複合基板の製造方法では、図3に示される方法と同様に、支持基板12上に高品質の窒化物半導体層14を形成することができる。
[エピタキシャル基板]
図5は、実施形態に係るエピタキシャル基板を模式的に示す断面図である。図5に示されるエピタキシャル基板30は、複合基板10と、複合基板10の窒化物半導体層14上に設けられたエピタキシャル層32とを備える。エピタキシャル層32は、中間層32aと、n型クラッド層32bと、活性層32cと、p型クラッド層32dと、p型コンタクト層32eとを順に窒化物半導体層14上に備える。エピタキシャル層32は少なくとも1つ以上の窒化物半導体層を含むことが好ましい。
エピタキシャル層32は、例えばMOCVD法により成長される。成長時には、通常、約1100℃まで昇温し、約1100℃から降温させる。原料としては、トリメチルガリウム(TMG)、トリメチルアルミニウム(TMA)、トリメチルインジウム(TMI)、アンモニア(NH)、モノシラン(SiH)、シクロペンタジエニルマグネシウム(CpMg)等を用いることができる。
本実施形態のエピタキシャル基板30は複合基板10を備えるので、支持基板12上に高品質の窒化物半導体層14が形成されている。
[半導体デバイス]
図6は、実施形態に係る半導体デバイスを模式的に示す断面図である。図6に示される半導体デバイス40は、LDやLED等の発光デバイスである。半導体デバイス40は、複合基板10を備える。複合基板10の窒化物半導体層14上には、エピタキシャル層32の一部をn型クラッド層32bに至るまでエッチングしたエピタキシャル構造33が設けられている。このため、エピタキシャル構造33の表面には、p型コンタクト層32e及びn型クラッド層32bが露出している。露出したp型コンタクト層32e上にはp側電極42aが設けられている。露出したn型クラッド層32b上にはn側電極42bが設けられている。p側電極42a及びn側電極42bは、それぞれバンプ44a及び44bによってヒートシンク46に電気的に接続されている。半導体デバイス40では、活性層32cから発光する光が複合基板10を透過して外部に照射される。
本実施形態の半導体デバイス40は複合基板10を備えるので、支持基板12上に高品質の窒化物半導体層14が形成されている。そのため、本実施形態の半導体デバイス40は優れた発光特性を示す。
図7は、別の実施形態に係る半導体デバイスを模式的に示す断面図である。図7に示される半導体デバイス50は、ショットキーバリアダイオード等の電子デバイスである。半導体デバイス50は、複合基板10を備える。複合基板10の窒化物半導体層14上には、バリア層52、ドリフト層54及びショットキー電極58がこの順に設けられている。また、複合基板10の支持基板12側の面には、オーミック電極56が設けられている。
本実施形態の半導体デバイス50は複合基板10を備えるので、支持基板12上に高品質の窒化物半導体層14が形成されている。そのため、本実施形態の半導体デバイス50は優れた電気特性を示す。
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されない。
以下、実施例に基づいて本発明をより具体的に説明するが、本発明は以下の実施例に限定されるものではない。
(実施例1)
HVPE法を用いてGaNインゴットを成長させた。GaNインゴット(GaN基板)は、酸素がドープされたn型GaNからなる。GaNインゴットの直径は50.8mm(2インチ)、厚みは1mm、表面はC面(オフ角0.5度)であった。
その後、GaNインゴットの外周を円筒研削により整形した。さらに、GaNインゴットの表面(Ga面)の鏡面研磨を行った後、裏面(N面)の鏡面研磨を行った。鏡面研磨では、ダイヤモンドスラリーを使用したメカニカル研磨を行った後、ケミカルメカニカル研磨を行った。表面粗さ(Ra)が1.5nm以下、P−Vが10nm以下、TTVが10μm以下、反りが10μm以下となるように加工した。
また、直径2.5インチ、厚さ400μmのサファイア基板を準備した。表面粗さ(Ra)が1.5nm以下、P−Vが10nm以下、TTVが10μm以下、反りが10μm以下となるように加工した。
続いて、GaNインゴット及びサファイア基板を洗浄した。まず、60℃に加熱したイソプロピルアルコール(IPA)を用いた超音波洗浄を10分間行った。次に、70℃に加熱したSC−1(NHOH/H/HO)を用いた洗浄を10分間行った。次に、純水リンスを10分間行った。次に、70℃に加熱したSC−2(HCl/H/HO)を用いた洗浄を10分間行った。次に、純水リンスを10分間行った。次に、希フッ酸洗浄を5分間行った。次に、王水洗浄を5分間行った。次に、純水リンスを10分間行った。次に、IPAの蒸気乾燥を10分間行った。
次に、GaNインゴットの接合面((000−1)面(N面))はRIE(反応性イオンエッチング)により活性化した。1Paの圧力下でアルゴンプラズマにより表面層を1nmエッチングした。
次に、GaNインゴットの(000−1)面(N面)とサファイア基板の(0001)C面とを接合させた。GaNインゴットとサファイア基板の<1−100>方向及び<11−20>方向の面方位を5度以下に一致させた。具体的には、GaNインゴットとサファイア基板とを貼り合わせ、100℃の雰囲気温度下、1000N/cmの圧力で5分間保持した。GaNインゴット及びサファイア基板にかかる最大圧力と最小圧力との差を5N/cm以下とした。
さらに、窒素雰囲気下、1100℃で30分以上アニールを行った。なお、100℃/分以下の速度で昇温及び降温を行った。
次に、サファイア基板上に厚さ250μmのGaN層が残るようにGaNインゴットをスライスした。スライスは、直径0.07mmのブラスメッキワイヤーを有するアッパーカット式マルチワイヤソーを用いて、高濃度の油性ダイヤモンドスラリーを使用しながら行った。ワイヤー速度は平均500m/minとして、インゴットの送り速度は1〜1.5mm/hとした。また、ワイヤーテンションは10Nとした。このようにして接合基板を作製した。
続いて、接合基板の外周に面取り加工を施した後、接合基板の表面(Ga面)の鏡面研磨を行った。鏡面研磨では、ダイヤモンドスラリーを使用したメカニカル研磨の後、ケミカルメカニカル研磨を行った。研磨後の表面粗さが1.5nmとなるように加工した。これにより、サファイア基板上のGaN層の厚みを220μmとした。メカニカル研磨では、直径450mmの錫製定盤を用いた。定盤の回転数は40rpmとした。加工液としては、水溶性の多結晶ダイヤモンドスラリーを用いた。スラリー中の砥粒の粒度は0.5μm以下とした。加重は250g/cmとした。ケミカルメカニカル研磨では、直径450mmの定盤を用いた。研磨パッドとしては、不織布(商品名suba600)を用いた。定盤の回転数は40rpmとした。加工液としては、コロイダルシリカとナノダイヤモンドとの混合液を用いた。加重は250g/cmとした。
次に、GaN層の表面を洗浄した。具体的には、まず60℃に加熱したイソプロピルアルコール(IPA)を用いた超音波洗浄を10分間行った。次に、70℃に加熱したSC−1(NHOH/H/HO)を用いた洗浄を10分間行った。次に、純水リンスを10分間行った。次に、70℃に加熱したSC−2(HCl/H/HO)を用いた洗浄を10分間行った。次に、純水リンスを10分間行った。次に、希フッ酸洗浄を5分間行った。次に、純水リンスを10分間行った。次に、IPAの蒸気乾燥を10分間行った。
以上のようにして、実施例1の複合基板を作製した。
(実施例2)
サファイア基板上に厚さ200μmのGaN層が残るようにGaNインゴットをスライスし、サファイア基板上に厚さ170μmのGaN層が残るように研磨したこと以外は実施例1と同様にして、実施例2の複合基板を作製した。
(実施例3)
サファイア基板上に厚さ150μmのGaN層が残るようにGaNインゴットをスライスし、サファイア基板上に厚さ120μmのGaN層が残るように研磨したこと以外は実施例1と同様にして、実施例3の複合基板を作製した。
(実施例4)
サファイア基板上に厚さ100μmのGaN層が残るようにGaNインゴットをスライスし、サファイア基板上に厚さ70μmのGaN層が残るように研磨したこと以外は実施例1と同様にして、実施例4の複合基板を作製した。
(実施例5)
サファイア基板上に厚さ50μmのGaN層が残るようにGaNインゴットをスライスし、サファイア基板上に厚さ20μmのGaN層が残るように研磨したこと以外は実施例1と同様にして、実施例5の複合基板を作製した。
(実施例6)
サファイア基板上に厚さ25μmのGaN層が残るようにGaNインゴットをスライスし、サファイア基板上に厚さ5μmのGaN層が残るように研磨したこと以外は実施例1と同様にして、実施例6の複合基板を作製した。
(評価結果)
実施例1〜6の複合基板について、サファイア基板及びGaN層にクラックが発生するか否かを観測し、複合基板の反りを測定した。結果を表1に示す。その結果、GaN層の厚みが50μm以下が特に好ましいことが分かった。
また、実施例5の複合基板について断面TEM観察を行った。結果を図2に示す。サファイア基板とGaN層との間に見られる接合層(黒く見える層)の厚みは約20nmであった。また、接合層上のGaN層に歪や転位は見られず、均一で高品質であることが確認された。
さらに、実施例5の複合基板について、カソードルミネッセンス(CL)観察によりGaN層の表面の転位密度を測定した。CL観察では、転位があるとバンド端の発光が非発光となる。この暗点の数をカウントすることによって転位密度を算出した。CL観察は倍率1000倍、波長365nmの光を用いて行った。その結果、転位密度は、接合前と同じ1×10個/cmであった。接合層とGaN層との界面からGaN層表面まで転位密度は略一定であった。最大転位密度と最小転位密度との差は1×10個/cm以下であった。
さらに、実施例5の複合基板について、二結晶X線回折装置を用いてGaN層の結晶性を評価した。具体的には、GaN層の(0002)面におけるX線ロッキングカーブ(ωスキャン)の半値幅FWHMを測定した。その結果、半値幅FWHMは37secであった。接合前の半値幅FWHMは30secであったので、半値幅FWHMは接合前後で殆ど変化していないことが確認された。
さらに、実施例5の複合基板について、ホール測定によりGaN層の電気特性を評価した。その結果、GaN層のキャリア密度は5×1018個/cmであった。GaN層の移動度は190Vs/cmであった。GaN層の電気抵抗率は7×10−3Ω・cmであった。
さらに、実施例5の複合基板について、GaN層の表面から20μmの深さまでSIMS分析を行うことにより、GaN層の不純物濃度を測定した。その結果は以下の通りであった。
水素原子:2×1017個/cm
炭素原子:3×1016個/cm
酸素原子:6×1018個/cm
ケイ素原子:3×1017個/cm
さらに、実施例5の複合基板について、GaN層の表面のTXRF分析を行うことにより、GaN層の表面不純物濃度を測定した。その結果は以下の通りであった。
Si:220×1010atoms/cm
Cl:48×1010atoms/cm
Mn:5×1010atoms/cm
Fe:5×1010atoms/cm
Ni:3×1010atoms/cm
Cu:4×1010atoms/cm
Zn:5×1010atoms/cm
さらに、実施例5の複合基板について、10μm角領域内のAFM測定により、GaN層の表面粗さRa及び最大高低差P−Vを測定した。その結果は以下の通りであった。
Ra:1.5nm
P−V:15nm
さらに、実施例5の複合基板について、反り及びTTVを測定した。その結果は以下の通りであった。
反り:15μm
TTV:8μm
さらに、実施例5の複合基板について、INSTRON社製の引張り試験装置を用いて、サファイア基板とGaN層との接合強度を測定した。複合基板のサンプルサイズは12mm角とした。引張り試験装置の上部ジグと下部ジグとの間にサンプルを挟み、上部ジグとサンプルのGaN層表面とをエポキシ樹脂接着剤により接着し、下部ジグとサンプルのサファイア基板の裏面とをエポキシ樹脂接着剤により接着した。その結果、引っ張り荷重350kgfにおいてサファイア基板とGaN層とが剥離した。よって、サファイア基板とGaN層との接合強度は、8MPaであった。
(実施例7〜17)
サファイア基板に代えて表2に示される各支持基板を用いたこと以外は実施例2(GaN層の厚み170μm)と同様にして、実施例7〜17の複合基板を作製した。なお、支持基板の表面粗さが1.5nm以下にならないものについては、プラズマCVD法(400℃)により厚さ100nmのSiO膜を支持基板の表面に形成した後、研磨することによって、表面粗さを1.5nm以下とした。表中、評価Cは好ましく、評価Bは評価Cより好ましく、評価Aは最も好ましいことを示している。
(LED)
実施例5の複合基板を用いて以下のようにLEDを作製した。まず、複合基板のGaN層上に、MOCVD法により、エピタキシャル層を形成した。具体的には、まず、MOCVD炉の反応室内に配置されたサセプタ上に、サファイア基板をサセプタ側にして複合基板を配置した。
次に、複合基板の温度を1050℃に昇温し、反応室内の圧力を101kPaとした状態で、反応室内に原料ガス(TMG、TMA、NH、SiH)を供給した。これにより、Siがドープされた厚さ50nmのn型Al0.1Ga0.9N中間層をGaN層上に成長させた。
次に、反応室内の圧力を101kPa、複合基板の温度を1100℃とした状態で、反応室内に原料ガス(TMG、NH、SiH)を供給した。これにより、n型Al0.1Ga0.9N中間層上に、Siがドープされた厚さ2μmのn型GaNクラッド層を成長させた。
次に、n型GaNクラッド層上に、多重量子井戸構造を有する活性層を形成した。具体的には、厚さ15nmのノンドープIn0.01Ga0.99N障壁層と厚さ50nmのノンドープIn0.1Ga0.9N井戸層とを交互に積層した。活性層の最下層と最上層がIn0.01Ga0.99N障壁層となるようにした。In0.1Ga0.9N井戸層を6層、In0.01Ga0.99N障壁層を7層成長させた。In0.01Ga0.99N障壁層は、反応室内の圧力を101kPa、複合基板の温度を900℃とした状態で、反応室内に原料ガス(TMG、TMI、NH)を供給することによって成長した。In0.1Ga0.9N井戸層は、反応室内の圧力を101kPa、複合基板の温度を800℃とした状態で、反応室内に原料ガス(TMG、TMI、NH)を供給することによって成長した。
次に、反応室内の圧力を101kPa、複合基板の温度を1050℃とした状態で、反応室内に原料ガス(TMG、TMA、NH、CpMg)を供給した。これにより、活性層上に、Mgがドープされた厚さ20nmのp型Al0.12Ga0.88Nクラッド層を成長させた。
次に、反応室内の圧力を101kPa、複合基板の温度を1050℃とした状態で、反応室内に原料ガス(TMG、NH、CpMg)を供給した。これにより、p型Al0.12Ga0.88Nクラッド層上に、Mgがドープされた厚さ150nmのp型GaNコンタクト層を成長させた。
次に、p型GaNコンタクト層の表面中央部上に、電子ビーム(EB)蒸着法を用いて、p側電極としてNi/Au電極を形成した。その後、p型GaNコンタクト層から活性層までをドライエッチングにより除去して、n型GaNクラッド層を露出させた。露出したn型GaNクラッド層上に、電子ビーム蒸着法を用いて、n側電極としてTi/Al/Ti/Au電極を形成した。
(評価結果)
上述のようにして得られたLEDに、電流密度が100A/cmとなるように電流を印加した。このときLEDから発光する波長450nmの光の発光強度と、発光波長のバラツキを測定した。また、比較のために、複合基板に代えてGaN自立基板を用いて上記と同様に作製したLEDの発光強度及び発光波長のバラツキも測定した。ここで、発光強度は、同一の複合基板から得られた複数のLEDについて測定した発光強度の平均値とした。また、同一の複合基板から得られた複数のLEDのうち最も発光強度が高かったLEDの発光強度を100とした場合の相対値を発光強度とした。また、同一の複合基板から得られた複数のLEDの発光波長の最大値と最小値との差を発光波長のバラツキとした。結果を表3に示す。
表3から、両LEDの発光強度及び発光波長のバラツキが同等であることが確認された。すなわち、実施例1の複合基板を備えたLEDは十分な発光特性を有していることが確認された。
(ショットキーバリアダイオード)
実施例17の複合基板を用いて以下のようにショットキーバリアダイオードを作製した。まず、複合基板のGaN層上に、MOCVD法により、エピタキシャル層を形成した。具体的には、まず、MOCVD炉の反応室内に配置されたサセプタ上に、Mo基板をサセプタ側にして複合基板を配置した。
次に、複合基板の温度を1100℃に昇温し、反応室内の圧力を101kPaとした状態で、反応室内に原料ガス(TMG、NH、SiH)を供給した。これにより、Siがドープされた厚さ2μmのn+型GaNバリア層(キャリア密度は2×1018個/cm)をGaN層上に成長させた。
次に、反応室内の圧力を101kPa、複合基板の温度を1100℃とした状態で、反応室内に原料ガス(TMG、NH、SiH)を供給した。これにより、n+型GaNバリア層上に、Siがドープされた厚さ12μmのn−型GaNドリフト層(キャリア密度は2×1016個/cm)を成長させた。
次に、Mo基板の裏面にオーミック電極としてTi/Al/Ti/Au電極を形成した。また、n−型GaNドリフト層上に、ショットキー電極としてPt電極を形成した。
上述のようにして得られたショットキーバリアダイオードの絶縁耐圧は960V、オン抵抗は2mΩ/cmであった。
10…複合基板、12…支持基板、14…窒化物半導体層、14a…窒化物半導体層の第1面、14b…窒化物半導体層の第2面、16…接合層、26…窒化物半導体基板(第1窒化物半導体基板)、28…第2窒化物半導体基板、30…エピタキシャル基板、32…エピタキシャル層、40,50…半導体デバイス。

Claims (10)

  1. 支持基板と、
    窒化物半導体層と、
    前記支持基板と前記窒化物半導体層との間に設けられた接合層と、
    を備え、
    前記窒化物半導体層の転位密度は、1×10個/cm以下であり、
    前記窒化物半導体層は、前記接合層側の第1面と、前記第1面とは反対側の第2面とを有しており、
    前記第1面における転位密度と前記第2面における転位密度との差が1×10個/cm以下である、複合基板。
  2. 前記接合層は、前記支持基板と前記窒化物半導体層とを圧着により貼り合わせることによって形成される、請求項1に記載の複合基板。
  3. 前記窒化物半導体層の厚みは200μm以下である、請求項1又は2に記載の複合基板。
  4. 前記接合層の厚みは100nm以下である、請求項1〜3のいずれか一項に記載の複合基板。
  5. 前記窒化物半導体層は、単結晶の窒化物半導体からなる、請求項1〜4のいずれか一項に記載の複合基板。
  6. 前記支持基板は導電性を有する、請求項1〜5のいずれか一項に記載の複合基板。
  7. 請求項1〜6のいずれか一項に記載の複合基板と、
    前記複合基板の前記窒化物半導体層上に設けられたエピタキシャル層と、
    を備える、エピタキシャル基板。
  8. 請求項1〜6のいずれか一項に記載の複合基板を備える、半導体デバイス。
  9. 支持基板と窒化物半導体基板とを圧着により貼り合わせる貼り合わせ工程と、
    前記貼り合わせ工程の後、前記窒化物半導体基板をスライスすることによって、前記支持基板上に窒化物半導体層を形成するスライス工程と、
    を含み、
    前記窒化物半導体層の転位密度は、1×10個/cm以下であり、
    前記窒化物半導体層は、前記支持基板側の第1面と、前記第1面とは反対側の第2面とを有しており、
    前記第1面における転位密度と前記第2面における転位密度との差が1×10個/cm以下である、複合基板の製造方法。
  10. 第1窒化物半導体基板をスライスすることによって、前記第1窒化物半導体基板よりも薄い第2窒化物半導体基板を形成するスライス工程と、
    前記スライス工程の後、前記第2窒化物半導体基板と支持基板とを圧着により貼り合わせることによって、前記支持基板上に窒化物半導体層を形成する貼り合わせ工程と、
    を含み、
    前記窒化物半導体層の転位密度は、1×10個/cm以下であり、
    前記窒化物半導体層は、前記支持基板側の第1面と、前記第1面とは反対側の第2面とを有しており、
    前記第1面における転位密度と前記第2面における転位密度との差が1×10個/cm以下である、複合基板の製造方法。
JP2009026215A 2009-02-06 2009-02-06 複合基板、エピタキシャル基板、半導体デバイス及び複合基板の製造方法 Active JP5407385B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009026215A JP5407385B2 (ja) 2009-02-06 2009-02-06 複合基板、エピタキシャル基板、半導体デバイス及び複合基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009026215A JP5407385B2 (ja) 2009-02-06 2009-02-06 複合基板、エピタキシャル基板、半導体デバイス及び複合基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013092513A Division JP5682651B2 (ja) 2013-04-25 2013-04-25 半導体デバイス及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010182936A true JP2010182936A (ja) 2010-08-19
JP5407385B2 JP5407385B2 (ja) 2014-02-05

Family

ID=42764255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009026215A Active JP5407385B2 (ja) 2009-02-06 2009-02-06 複合基板、エピタキシャル基板、半導体デバイス及び複合基板の製造方法

Country Status (1)

Country Link
JP (1) JP5407385B2 (ja)

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012067015A1 (ja) * 2010-11-15 2012-05-24 住友電気工業株式会社 GaN系膜の製造方法
JP2012138416A (ja) * 2010-12-24 2012-07-19 Sumitomo Electric Ind Ltd Iii族窒化物半導体レーザ素子、及びiii族窒化物半導体レーザ素子を作製する方法
WO2012111379A1 (ja) * 2011-02-15 2012-08-23 住友電気工業株式会社 半導体デバイスおよびその製造方法
JP2013033862A (ja) * 2011-08-02 2013-02-14 Sumitomo Electric Ind Ltd 複合基板およびその製造方法、ならびに半導体デバイスおよびその製造方法
WO2013051163A1 (ja) * 2011-10-07 2013-04-11 住友電気工業株式会社 GaN系膜の製造方法およびそれに用いられる複合基板
JP2013116826A (ja) * 2011-12-01 2013-06-13 Sumitomo Electric Ind Ltd ムライトを主成分とする焼結体
JP2013258373A (ja) * 2012-06-14 2013-12-26 Sumitomo Electric Ind Ltd 複合基板およびその製造方法
JP2014063816A (ja) * 2012-09-20 2014-04-10 Dowa Electronics Materials Co Ltd 半導体積層体接合用基板およびその製造方法
US8697564B2 (en) 2010-11-16 2014-04-15 Sumitomo Electric Industries, Ltd. Method of manufacturing GaN-based film
WO2014057748A1 (ja) 2012-10-12 2014-04-17 住友電気工業株式会社 Iii族窒化物複合基板およびその製造方法、ならびにiii族窒化物半導体デバイスの製造方法
WO2014080820A1 (ja) * 2012-11-26 2014-05-30 住友電気工業株式会社 ショットキーバリアダイオードおよびその製造方法
JP2014131001A (ja) * 2012-10-12 2014-07-10 Sumitomo Electric Ind Ltd Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法
JP2014157977A (ja) * 2013-02-18 2014-08-28 Sumitomo Electric Ind Ltd Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法
JP2014157978A (ja) * 2013-02-18 2014-08-28 Sumitomo Electric Ind Ltd Iii族窒化物複合基板およびその製造方法、ならびにiii族窒化物半導体デバイスの製造方法
JP2014157982A (ja) * 2013-02-18 2014-08-28 Sumitomo Electric Ind Ltd Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法
WO2014171439A1 (ja) * 2013-04-16 2014-10-23 住友電気工業株式会社 はんだ付半導体デバイス、実装はんだ付半導体デバイス、ならびにはんだ付半導体デバイスの製造方法および実装方法
US9136337B2 (en) 2012-10-12 2015-09-15 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
JP2015170677A (ja) * 2014-03-06 2015-09-28 豊田合成株式会社 ショットキーバリアダイオードおよびその製造方法
JP2015529978A (ja) * 2012-09-04 2015-10-08 ソイテックSoitec 単結晶材料の利用効率を改善した擬似基板
US9184228B2 (en) 2011-03-07 2015-11-10 Sumitomo Electric Industries, Ltd. Composite base including sintered base and base surface flattening layer, and composite substrate including that composite base and semiconductor crystalline layer
JP2015207618A (ja) * 2014-04-18 2015-11-19 古河機械金属株式会社 窒化物半導体基板、窒化物半導体デバイス、窒化物半導体基板の製造方法、及び、窒化物半導体デバイスの製造方法
JP2015233097A (ja) * 2014-06-10 2015-12-24 株式会社サイオクス 半導体積層構造およびその製造方法
US9312340B2 (en) 2013-11-13 2016-04-12 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
JP2016058512A (ja) * 2014-09-09 2016-04-21 住友電気工業株式会社 エピ層付GaN膜複合基板およびその製造方法
WO2017175801A1 (ja) * 2016-04-07 2017-10-12 住友電気工業株式会社 多結晶セラミック基板、接合層付き多結晶セラミック基板および積層基板
US9923063B2 (en) 2013-02-18 2018-03-20 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
JP2019195036A (ja) * 2018-04-26 2019-11-07 株式会社Maruwa 複合基板、及び、複合基板の製造方法
JP2021082789A (ja) * 2019-11-22 2021-05-27 株式会社アルバック 窒化物半導体基板および窒化物半導体基板の製造方法
JP7484773B2 (ja) 2021-03-04 2024-05-16 信越半導体株式会社 紫外線発光素子用エピタキシャルウェーハの製造方法、紫外線発光素子用基板の製造方法及び紫外線発光素子用エピタキシャルウェーハ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012900A (ja) * 1998-06-18 2000-01-14 Sumitomo Electric Ind Ltd GaN単結晶基板及びその製造方法
JP2005060195A (ja) * 2003-08-19 2005-03-10 Toyohashi University Of Technology 窒化物半導体基板及びその製造方法
JP2007220975A (ja) * 2006-02-17 2007-08-30 Sumitomo Electric Ind Ltd GaN結晶基板およびその製造方法
JP2008010766A (ja) * 2006-06-30 2008-01-17 Sumitomo Electric Ind Ltd GaN薄膜貼り合わせ基板およびその製造方法、ならびにGaN系半導体デバイスおよびその製造方法
JP2008547210A (ja) * 2005-06-17 2008-12-25 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 光電子応用のための(Al,Ga,In)NとZnOの直接ウェーハ・ボンディング構造とその作製方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012900A (ja) * 1998-06-18 2000-01-14 Sumitomo Electric Ind Ltd GaN単結晶基板及びその製造方法
JP2005060195A (ja) * 2003-08-19 2005-03-10 Toyohashi University Of Technology 窒化物半導体基板及びその製造方法
JP2008547210A (ja) * 2005-06-17 2008-12-25 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 光電子応用のための(Al,Ga,In)NとZnOの直接ウェーハ・ボンディング構造とその作製方法
JP2007220975A (ja) * 2006-02-17 2007-08-30 Sumitomo Electric Ind Ltd GaN結晶基板およびその製造方法
JP2008010766A (ja) * 2006-06-30 2008-01-17 Sumitomo Electric Ind Ltd GaN薄膜貼り合わせ基板およびその製造方法、ならびにGaN系半導体デバイスおよびその製造方法

Cited By (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012121788A (ja) * 2010-11-15 2012-06-28 Sumitomo Electric Ind Ltd GaN系膜の製造方法
WO2012067015A1 (ja) * 2010-11-15 2012-05-24 住友電気工業株式会社 GaN系膜の製造方法
EP2551892A4 (en) * 2010-11-15 2016-06-22 Sumitomo Electric Industries METHOD FOR PRODUCING A GAN FILM
US8697550B2 (en) 2010-11-15 2014-04-15 Sumitomo Electric Industries, Ltd. Method of manufacturing GaN-based film
US8697564B2 (en) 2010-11-16 2014-04-15 Sumitomo Electric Industries, Ltd. Method of manufacturing GaN-based film
JP2012138416A (ja) * 2010-12-24 2012-07-19 Sumitomo Electric Ind Ltd Iii族窒化物半導体レーザ素子、及びiii族窒化物半導体レーザ素子を作製する方法
CN102822998A (zh) * 2011-02-15 2012-12-12 住友电气工业株式会社 半导体器件及其制造方法
US8884306B2 (en) 2011-02-15 2014-11-11 Sumitomo Electric Industries, Ltd. Semiconductor device and method for manufacturing the same
WO2012111379A1 (ja) * 2011-02-15 2012-08-23 住友電気工業株式会社 半導体デバイスおよびその製造方法
JP2012169481A (ja) * 2011-02-15 2012-09-06 Sumitomo Electric Ind Ltd 半導体デバイスおよびその製造方法
US9184228B2 (en) 2011-03-07 2015-11-10 Sumitomo Electric Industries, Ltd. Composite base including sintered base and base surface flattening layer, and composite substrate including that composite base and semiconductor crystalline layer
JP2013033862A (ja) * 2011-08-02 2013-02-14 Sumitomo Electric Ind Ltd 複合基板およびその製造方法、ならびに半導体デバイスおよびその製造方法
CN103180494A (zh) * 2011-10-07 2013-06-26 住友电气工业株式会社 GaN基膜的制造方法及为此使用的复合衬底
WO2013051163A1 (ja) * 2011-10-07 2013-04-11 住友電気工業株式会社 GaN系膜の製造方法およびそれに用いられる複合基板
US8962365B2 (en) 2011-10-07 2015-02-24 Sumitomo Electric Industies, Ltd. Method of manufacturing GaN-based film and composite substrate used therefor
JP2013116826A (ja) * 2011-12-01 2013-06-13 Sumitomo Electric Ind Ltd ムライトを主成分とする焼結体
JP2013258373A (ja) * 2012-06-14 2013-12-26 Sumitomo Electric Ind Ltd 複合基板およびその製造方法
US10910256B2 (en) 2012-09-04 2021-02-02 Soitec Pseudo-substrate with improved efficiency of usage of single crystal material
JP2015529978A (ja) * 2012-09-04 2015-10-08 ソイテックSoitec 単結晶材料の利用効率を改善した擬似基板
JP2014063816A (ja) * 2012-09-20 2014-04-10 Dowa Electronics Materials Co Ltd 半導体積層体接合用基板およびその製造方法
US9136337B2 (en) 2012-10-12 2015-09-15 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
JP2014131001A (ja) * 2012-10-12 2014-07-10 Sumitomo Electric Ind Ltd Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法
US11094537B2 (en) 2012-10-12 2021-08-17 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device
WO2014057748A1 (ja) 2012-10-12 2014-04-17 住友電気工業株式会社 Iii族窒化物複合基板およびその製造方法、ならびにiii族窒化物半導体デバイスの製造方法
US10600676B2 (en) 2012-10-12 2020-03-24 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device
US9917004B2 (en) 2012-10-12 2018-03-13 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device
WO2014080820A1 (ja) * 2012-11-26 2014-05-30 住友電気工業株式会社 ショットキーバリアダイオードおよびその製造方法
CN104798182A (zh) * 2012-11-26 2015-07-22 住友电气工业株式会社 肖特基势垒二极管及其制造方法
US9312165B2 (en) 2013-02-08 2016-04-12 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device
US10186451B2 (en) 2013-02-08 2019-01-22 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device
JP2014157978A (ja) * 2013-02-18 2014-08-28 Sumitomo Electric Ind Ltd Iii族窒化物複合基板およびその製造方法、ならびにiii族窒化物半導体デバイスの製造方法
JP2014157977A (ja) * 2013-02-18 2014-08-28 Sumitomo Electric Ind Ltd Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法
JP2014157982A (ja) * 2013-02-18 2014-08-28 Sumitomo Electric Ind Ltd Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法
US9923063B2 (en) 2013-02-18 2018-03-20 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
WO2014171439A1 (ja) * 2013-04-16 2014-10-23 住友電気工業株式会社 はんだ付半導体デバイス、実装はんだ付半導体デバイス、ならびにはんだ付半導体デバイスの製造方法および実装方法
US9312340B2 (en) 2013-11-13 2016-04-12 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
JP2015170677A (ja) * 2014-03-06 2015-09-28 豊田合成株式会社 ショットキーバリアダイオードおよびその製造方法
JP2015207618A (ja) * 2014-04-18 2015-11-19 古河機械金属株式会社 窒化物半導体基板、窒化物半導体デバイス、窒化物半導体基板の製造方法、及び、窒化物半導体デバイスの製造方法
JP2015233097A (ja) * 2014-06-10 2015-12-24 株式会社サイオクス 半導体積層構造およびその製造方法
JP2016058512A (ja) * 2014-09-09 2016-04-21 住友電気工業株式会社 エピ層付GaN膜複合基板およびその製造方法
JP2017186203A (ja) * 2016-04-07 2017-10-12 住友電気工業株式会社 多結晶セラミック基板、接合層付き多結晶セラミック基板および積層基板
WO2017175801A1 (ja) * 2016-04-07 2017-10-12 住友電気工業株式会社 多結晶セラミック基板、接合層付き多結晶セラミック基板および積層基板
US11545356B2 (en) 2016-04-07 2023-01-03 Sumitomo Electric Industries, Ltd. Polycrystalline ceramic substrate, bonding-layer-including polycrystalline ceramic substrate, and laminated substrate
JP2019195036A (ja) * 2018-04-26 2019-11-07 株式会社Maruwa 複合基板、及び、複合基板の製造方法
JP7258494B2 (ja) 2018-04-26 2023-04-17 株式会社Maruwa 複合基板、及び、複合基板の製造方法
JP2021082789A (ja) * 2019-11-22 2021-05-27 株式会社アルバック 窒化物半導体基板および窒化物半導体基板の製造方法
JP7312402B2 (ja) 2019-11-22 2023-07-21 株式会社アルバック 窒化物半導体基板の製造方法
JP7484773B2 (ja) 2021-03-04 2024-05-16 信越半導体株式会社 紫外線発光素子用エピタキシャルウェーハの製造方法、紫外線発光素子用基板の製造方法及び紫外線発光素子用エピタキシャルウェーハ

Also Published As

Publication number Publication date
JP5407385B2 (ja) 2014-02-05

Similar Documents

Publication Publication Date Title
JP5407385B2 (ja) 複合基板、エピタキシャル基板、半導体デバイス及び複合基板の製造方法
US11094537B2 (en) Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device
JP4849296B2 (ja) GaN基板
JP4277826B2 (ja) 窒化物結晶、窒化物結晶基板、エピ層付窒化物結晶基板、ならびに半導体デバイスおよびその製造方法
TWI395341B (zh) Group III nitride semiconductor crystal and its manufacturing method, Group III nitride semiconductor device and manufacturing method thereof, and light emitting machine
JP4458116B2 (ja) エピタキシャル層成長用iii族窒化物半導体層貼り合わせ基板および半導体デバイス
US9136337B2 (en) Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
JP2007246330A (ja) Iii−v族窒化物系半導体基板、iii−v族窒化物系デバイス、及びそれらの製造方法
WO2014125688A1 (ja) Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法
JP6232853B2 (ja) Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法
JP5682651B2 (ja) 半導体デバイス及びその製造方法
US9287453B2 (en) Composite substrates and functional device
JP2011100860A (ja) イオン注入iii族窒化物半導体基板ならびにiii族窒化物半導体層接合基板およびiii族窒化物半導体デバイスの製造方法
JP4633962B2 (ja) 窒化物半導体基板の製造方法
WO2015053127A1 (ja) Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法
JP6146042B2 (ja) Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法
JP2009260391A (ja) Iii族窒化物半導体層貼り合わせ基板および半導体デバイスの製造方法
JP2014157983A (ja) Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法
JP2010199316A (ja) 基板の製造方法および基板
JP2009124160A (ja) 窒化物結晶およびエピ層付窒化物結晶基板の製造方法
JP2014157979A (ja) Iii族窒化物複合基板およびその製造方法、積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法
US20150249189A1 (en) Semiconductor Multilayer Structure And Semiconductor Element
JP6146041B2 (ja) Iii族窒化物複合基板および積層iii族窒化物複合基板、ならびにiii族窒化物半導体デバイスおよびその製造方法
JP2010192698A (ja) イオン注入iii族窒化物半導体基板、iii族窒化物半導体層接合基板およびiii族窒化物半導体デバイスの製造方法
JP2004128332A (ja) リン化硼素単結晶基板、その製造方法、及びそれを用いたリン化硼素系半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131021

R150 Certificate of patent or registration of utility model

Ref document number: 5407385

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250