CN102822998A - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN102822998A CN102822998A CN2012800010445A CN201280001044A CN102822998A CN 102822998 A CN102822998 A CN 102822998A CN 2012800010445 A CN2012800010445 A CN 2012800010445A CN 201280001044 A CN201280001044 A CN 201280001044A CN 102822998 A CN102822998 A CN 102822998A
- Authority
- CN
- China
- Prior art keywords
- layer
- iii nitride
- nitride semiconductor
- semiconductor layer
- support substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 372
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000000758 substrate Substances 0.000 claims abstract description 499
- 150000004767 nitrides Chemical class 0.000 claims abstract description 288
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 44
- 239000001301 oxygen Substances 0.000 claims abstract description 44
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 44
- 150000001875 compounds Chemical class 0.000 claims description 168
- 238000000034 method Methods 0.000 claims description 96
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 239000004020 conductor Substances 0.000 abstract 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 42
- 230000012010 growth Effects 0.000 description 33
- 229910052594 sapphire Inorganic materials 0.000 description 32
- 239000010980 sapphire Substances 0.000 description 32
- 230000008569 process Effects 0.000 description 24
- 239000011248 coating agent Substances 0.000 description 22
- 238000000576 coating method Methods 0.000 description 22
- 239000000203 mixture Substances 0.000 description 21
- 229910021417 amorphous silicon Inorganic materials 0.000 description 16
- 230000004888 barrier function Effects 0.000 description 15
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 12
- 239000000126 substance Substances 0.000 description 12
- 238000004140 cleaning Methods 0.000 description 11
- 238000000465 moulding Methods 0.000 description 11
- 239000001993 wax Substances 0.000 description 11
- 229910045601 alloy Inorganic materials 0.000 description 10
- 239000000956 alloy Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 238000005304 joining Methods 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 6
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 239000011787 zinc oxide Substances 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 5
- 230000004913 activation Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000000354 decomposition reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 3
- 230000001771 impaired effect Effects 0.000 description 3
- 239000011259 mixed solution Substances 0.000 description 3
- 229910017604 nitric acid Inorganic materials 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 206010058490 Hyperoxia Diseases 0.000 description 2
- 230000009102 absorption Effects 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 229910001195 gallium oxide Inorganic materials 0.000 description 2
- 239000002223 garnet Substances 0.000 description 2
- 230000003760 hair shine Effects 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 230000000222 hyperoxic effect Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 239000011029 spinel Substances 0.000 description 2
- 229910052596 spinel Inorganic materials 0.000 description 2
- 229910018509 Al—N Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005136 cathodoluminescence Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
半导体器件（5），其包括支撑衬底（60）、置于支撑衬底（60）上的导电层（50）以及置于导电层（50）上的至少一个III族氮化物半导体层（200）。在III族氮化物半导体层（200）之中，导电层邻接III族氮化物半导体层（200c）具有n型导电类型、至多为1×107cm-2的位错密度和至多为5×1018cm-3的氧浓度。因此，可以提供具有高结晶度的半导体层的n向下型器件。
Description
技术领域
本发明涉及半导体器件及其制造方法，更具体地讲，涉及具有优良特性的垂直型半导体器件及其制造方法。
背景技术
包括发光器件和电子器件的垂直型半导体器件具有易于封装且面积效率高的特性。已提出了一种将基底衬底上生长的半导体层接合到不同于基底衬底的支撑衬底的方法，作为制造具有这种特性的垂直型半导体器件的方法。
以举例的方式，日本专利特许公开No.2010-212719（PTL1）公开了在从基底层上生长的半导体层中去除基底衬底之后，在半导体层的表面（n型半导体层的表面）上形成高低不平的图案，以提高光提取效率。
日本专利特许公开No.2007-158334（PTL2）公开了在基底衬底上生长半导体层，其间插入有蚀刻停止层，以便在去除蚀刻停止层处的基底衬底之后停止对半导体层的蚀刻，从而减轻对半导体层（n型半导体层）的损害并且改进n侧电极的接触特性。
另外，日本专利特许公开No.2010-232625（PTL3）公开了将III族氮化物半导体层接合到支撑衬底上，其间插入有缓冲层，并且通过蚀刻去除缓冲层，以便于用激光剥离支撑衬底。
引用列表
专利文献
PTL1：日本专利特许公开No.2010-212719
PTL2：日本专利特许公开No.2007-158334
PTL3：日本专利特许公开No.2010-232625
发明内容
技术问题
通过日本专利特许公开No.2010-212719(PTL 1)、日本专利特许公开No.2007-158334(PTL 2)和日本专利特许公开No.2010-232625(PTL 3)中公开的方法制造的发光器件都是p向下（p-down）型发光器件，其中，在半导体层之中，p型半导体层结合到支撑衬底，并且基底衬底与n型半导体层分开。这种分开使n型半导体层劣化，并且其表面变得粗糙。因为难以将支撑衬底结合到具有粗糙表面的n型半导体层，所以难以通过PTL 1至PTL 3中公开的方法制造其中n型半导体层结合到支撑衬底的n向下（n-down）型半导体器件。
另外，根据PTL 2中公开的方法，因为具有独特特性的蚀刻停止层插入在基底层与半导体层之间，所以将生长在半导体层上的n型GaN层、活性层和p型GaN层的结晶度降低，从而导致半导体器件的性能降低。
本发明的目的在于解决上述问题，并且提供具有高结晶度且与支撑衬底具有高结合特性的半导体层的n向下型半导体器件。
问题的解决方法
本发明提供了一种半导体器件，所述半导体器件包括：支撑衬底；置于所述支撑衬底上的导电层；以及置于所述导电层上的至少一个III族氮化物半导体层，其中，在所述III族氮化物半导体层之中，与所述导电层相邻的导电层邻接III族氮化物半导体层具有n型导电类型、至多为1×107cm-2的位错密度以及至多为5×1018cm-3的氧浓度。
在根据本发明的半导体器件中，所述导电层邻接III族氮化物半导体层可以具有至多为5×1017cm-3的氧浓度。所述导电层邻接III族氮化物半导体层可以含有Al作为用于形成所述III族氮化物的III族元素。
根据一个方面，本发明提供了一种制造半导体器件的方法，所述方法包括以下步骤：准备第一复合衬底，所述第一复合衬底具有接合第一III族氮化物半导体层的基底层；在所述第一复合衬底的所述第一III族氮化物半导体层上，生长至少一个第二III族氮化物半导体层；将临时支撑衬底接合到所述第二III族氮化物半导体层，以形成第二复合衬底；从所述第二复合衬底去除所述基底层；在所述第一III族氮化物半导体层上形成导电层；将支撑衬底接合到所述导电层，以形成第三复合衬底；以及从所述第三复合衬底去除所述临时支撑衬底；其中，所述第一III族氮化物半导体层具有n型导电类型、至多为1×107cm-2的位错密度和至多为5×1018cm-3的氧浓度。
根据另一个方面，本发明提供了一种制造半导体器件的方法，所述方法包括以下步骤：准备第一复合衬底，所述第一复合衬底具有接合于第一III族氮化物半导体层的基底层；在所述第一复合衬底的所述第一III族氮化物半导体层上，生长至少一个第二III族氮化物半导体层；将临时支撑衬底接合到所述第二III族氮化物半导体层，以形成第二复合衬底；从所述第二复合衬底去除所述基底层；去除所述第一III族氮化物半导体层；在所述第二III族氮化物半导体层上形成导电层；将支撑衬底接合到所述导电层，以形成第四复合衬底；以及从所述第四复合衬底去除所述临时支撑衬底；其中，在所述第二III族氮化物半导体层之中，与所述导电层相邻的导电层邻接III族氮化物半导体层具有n型导电类型、至多为1×107cm-2的位错密度和至多为5×1017cm-3的氧浓度。
本发明的有益效果
通过本发明，可以提供具有高结晶度且与支撑衬底具有高结合特性的半导体层的n向下型半导体器件。
附图说明
图1是示出根据本发明的半导体器件的示例的示意性截面图。
图2是示出根据本发明的制造半导体器件的方法的示例的示意性截面图。
图3是示出根据本发明的制造半导体器件的方法的另一个示例的示意性截面图。
图4是示出根据本发明的制造半导体器件的方法的又一个示例的示意性截面图。
图5是示出根据本发明的制造半导体器件的方法的又一个示例的示意性截面图。
图6是示出根据本发明的制造半导体器件的方法的又一个示例的示意性截面图。
图7是示出根据本发明的制造半导体器件的方法中使用的制造第一复合衬底的方法的示例的示意性截面图。
图8是示出根据本发明的制造半导体器件的方法中使用的制造第一复合衬底的方法的另一个示例的示意性截面图。
图9是示出制造常规半导体器件的方法的示例的示意性截面图。
图10是示出制造常规半导体器件的方法的另一个示例的示意性截面图。
具体实施方式
[半导体器件]
（实施例1）
参照图1，根据本发明的实施例的半导体器件5包括：支撑衬底60；导电层50，其置于支撑衬底60上；以及至少一个III族氮化物半导体层200，其置于导电层50上，并且在III族氮化物半导体层200之中，与导电层相邻的导电层邻接III族氮化物半导体层200c具有n型导电类型、至多为1×107cm-2的位错密度以及至多为5×1018cm-3的氧浓度。
根据本实施例的半导体器件5是n向下型半导体器件，因为导电层邻接III族氮化物半导体层200c具有n型导电类型，并且因为其具有至多为1×107cm-2的位错密度以及至多为5×1018cm-3的氧浓度，所以包括这种导电层邻接III族氮化物半导体层200c的III族氮化物半导体层200具有高结晶度以及与支撑衬底60的优良的结合特性。
（支撑衬底）
根据本实施例的半导体器件5中的支撑衬底6没有特别的限制并且可以使用适于支撑半导体器件5的III族氮化物半导体层200的任何衬底。从高透光性的观点来看，优选的是蓝宝石的支撑衬底或尖晶石的支撑衬底。从导电类型的观点来看，优选的是Si支撑衬底或III族氮化物的支撑衬底。从实现与III族氮化物半导体层200的热膨胀系数相等或大致相等的热膨胀系数的观点来看，优选的是III族氮化物的支撑衬底或SiC支撑衬底。支撑衬底60可以是单晶衬底或多晶衬底。另外，从随后将描述的增大支撑衬底60和导电层50之间的结合强度的观点来看，可以在支撑衬底60的表面上形成表面导电层65。这里，随后将描述的表面导电层65和导电层50应该优选地具有相同或近似的化学成分。
（导电层）
根据本实施例的半导体器件5中的导电层50没有特别的限制，只要它可用作半导体器件5的电极。从降低接触电阻的观点来看，优选的是诸如Al层、W层或Hf层的金属层，并且如果期望的是透光性，则优选的是诸如ITO（氧化铟锡）层或ZnO（氧化锌）层的导电氧化物层。另外，为了提高粘合性和/或形成焊盘电极，可以包括诸如Ti和/或Au的金属层。
（III族氮化物半导体层）
根据本实施例的半导体器件5中的至少一个III族氮化物半导体层200被形成为表现出半导体器件5的功能。如果半导体器件5是电子器件，则III族氮化物半导体层200可以包括，例如，n+半导体层或n-半导体层。如果半导体器件5是发光器件，则III族氮化物半导体层200可以包括，例如，发光层、电子阻挡层、接触层等。
另外，在III族氮化物半导体层200之中，与导电层50相邻的导电层邻接III族氮化物半导体层200c具有n型导电类型、至多为1×107cm-2的位错密度和至多为5×1018cm-3的氧浓度。因为导电层邻接III族氮化物半导体层200c具有n型导电类型，所以半导体器件5是n向下型半导体器件。因为导电层邻接III族氮化物半导体层200c具有高结晶度，如通过至多为1×107cm-2的位错密度和至多为5×1018cm-3的氧浓度所表现出的，所以包括导电层邻接III族氮化物半导体层200c的III族氮化物半导体层200具有高结晶度。另外，因为如此的导电层邻接III族氮化物半导体层200c在要结合到导电层50的表面具有高平坦度，所以其实现与导电层50的优良的结合特性。
这里，不能够通过在位于其化学成分与形成导电层邻接III族氮化物半导体层200c的III族氮化物的化学成分不相同或近似的基底衬底上的缓冲层上生长，来得到通过至多为1×107cm-2的位错密度和至多为5×1018cm-3的氧浓度所表现出的、具有高结晶度的导电层邻接III族氮化物半导体层200c。如果在基底衬底上这样形成缓冲层并且在其上生长III族氮化物半导体，则出现三维生长（非平面生长，如，使用主表面和侧平面作为晶体生长表面的生长；对以下同样适用），因此所生长的III族氮化物半导体层变为具有高位错密度和高氧浓度，因为带入了大量的氧。因此，必须使用从利用不同基底层（例如，与将形成的III族氮化物半导体具有相同或近似化学成分的基底层，但并非限制性的）生长的III族氮化物半导体晶锭切下位错密度至多为1×107cm-2且氧浓度至多为5×1018cm-3的III族氮化物半导体衬底来形成导电层邻接III族氮化物半导体层200c。
从进一步提高III族氮化物半导体层200的结晶度并且进一步增强与支撑衬底60的结合特性的观点来看，导电层邻接III族氮化物半导体层200c的氧浓度应该优选地至多为5×1017cm-3。
注意的是，氧浓度至多为5×1017cm-3的导电层邻接III族氮化物半导体层200c难以在与形成该层的III族氮化物具有相同或近似化学成分的基底衬底上直接生长，并且该层适于通过进一步在形成在这种基底衬底上的III族氮化物半导体层上生长来得到。另外，氧浓度较低的III族氮化物半导体层具有比三维生长更高程度的二维生长（平面生长，如，使用主表面作为晶体生长表面的生长；对以下同样适用），结果，将接触导电层50的那部分的表面平坦度和结晶度变得更高。因此，可以更容易地在与主表面平行的平面中实现均匀、另人满意的欧姆接触。
另外，从减轻例如由于制造期间的蚀刻造成的损害的观点来看，导电层邻接III族氮化物半导体层200c应该优选地含有Al作为形成III族氮化物的III族元素。因为Al-N键的强度比Ga-N键的强度高，所以可以减轻损害。
[制造半导体器件的方法]
（实施例2）
参照图2、图3和图6，根据本发明的另一个实施例的制造半导体器件5的方法包括以下步骤：准备第一复合衬底1A、1B，第一复合衬底1A、1B具有与基底衬底10接合的第一III族氮化物半导体层210（图2、图3和图6中的（A））；在第一复合衬底1A、1B的第一III族氮化物半导体层210上，生长至少一个第二III族氮化物半导体层220（图2、图3和图6中的（B））；通过将临时支撑衬底40接合到第二III族氮化物半导体层220，形成第二复合衬底2（图2、图3和图6中的（C））；从第二复合衬底2去除基底衬底10（图2、图3和图6中的（D））；在第一III族氮化物半导体层210上，形成导电层50（图2中的（E）、图3和图6中的（F））；通过将支撑衬底60接合到导电层50，形成第三复合衬底3（图2中的（F）、图3和图6中的（G））；以及从第三复合衬底3去除临时支撑衬底40（图2中的（G）、图3和图6中的（H））。这里，上面提到的第一III族氮化物半导体层210具有n型导电类型、至多为1×107cm-2的位错密度和至多为5×1018cm-3的氧浓度。
根据本实施例的制造半导体器件的方法，因为第一III族氮化物半导体层210具有n型导电类型、至多为1×107cm-2的位错密度和至多为5×1018cm-3的氧浓度，所以可以在第一III族氮化物半导体层210上生长具有高结晶度的至少一个第二III族氮化物半导体层220，并且在从第一III族氮化物半导体层210去除基底衬底10之后，第一III族氮化物半导体层210的表面具有高平坦度。因此，第一III族氮化物半导体层210和导电层50之间的结合特性可以提高。
（准备第一复合衬底的步骤）
参照图2、图3和图6的（A），准备第一复合衬底1A或1B的步骤没有特别限制。从提高基底衬底10和第一III族氮化物半导体层210之间的结合特性并有助于这两者分离的观点来看，应该优选地包括图7和图8所示的子步骤。
（第一复合衬底1A）
参照图7，以下将描述准备第一复合衬底1A的步骤。首先，参照图7（A），这个过程包括以下子步骤：在基底衬底10上形成SiO2层12a，并且在III族氮化物半导体层20的一个主表面上形成SiO2层12b之后，将离子注入平面P，达到距离主表面预定的深度，从而使平面P的区域易碎。尽管基底衬底10这里不特别限制，但是从防止当在第一III族氮化物半导体层210上生长第二III族氮化物半导体层220时第一III族氮化物半导体层210中产生任何裂缝的观点来看，优选地，III族氮化物基底衬底与第一III族氮化物半导体层210具有相同或近似的化学成分。另外，如果在随后的处理步骤中将通过激光剥离来去除基底衬底10，则为了使激光束穿过基底衬底10并且被第一III族氮化物半导体层210吸收，蓝宝石基底衬底、尖晶石基底衬底或氧化镓基底衬底可以是优选的。形成SiO2层12a或12b的方法不特别限制，并且可以适当选择等离子体CVD（化学气相沉积）、溅射、真空沉积等。
接着，参照图7（B），该方法包括以下子步骤：接合基底衬底10上形成的SiO2层12a和III族氮化物半导体衬底20上形成的SiO2层12b。通过这种接合，这两个SiO2层12a和12b一体地形成SiO2层12。这里，接合方法不特别限制，并且可以优选地使用直接结合法、合金接合法或表面活化法，其中直接接合法是清洁待接合的表面，直接接合表面然后加热至700°C至1000°C以进行结合，合金结合法是形成金属膜，在膜接触以形成金属合金的同时对其进行加热，从而实现接合，表面活化法是用等离子体或离子活化接合表面以实现结合。
接着，参照图7的（B）和（C），通过接合基底衬底10和III族氮化物半导体衬底20以SiO2层12插入其间而得到的衬底经受热和/或应力。因此，III族氮化物半导体衬底20分成第一III族氮化物半导体层210和位于由于离子注入而易碎的平面P内的剩余III族氮化物半导体层21。结果，获得第一复合衬底1A，该第一复合衬底1A具有接合到基底衬底10的III族氮化物半导体层210，SiO2层12插入其间。
（第一复合衬底1B）
参照图8，以下将描述准备第一复合衬底1B的步骤。首先，参照图8（A），这个过程包括在基底衬底10上连续形成第一SiO2层14、非晶Si层16和第二SiO2层18a的子步骤，以及在III族氮化物半导体衬底20的主表面上形成第二SiO2层18b并且通过将离子注入平面P中达到距离主表面预定的深度而使平面P的区域易碎的子步骤。尽管基底衬底10这里不特别限制，但是从防止当在第一III族氮化物半导体层210上生长第二III族氮化物半导体层220时第一III族氮化物半导体层210中产生任何裂缝的观点来看，优选地，III族氮化物基底衬底具有与第一III族氮化物半导体层210相同或近似的化学成分。形成第一SiO2层14、非晶Si层16和第二SiO2层18a和18b的方法不特别限制，并且可以适当使用等离子体CVD（化学气相沉积）、溅射或真空气相沉积。
接着，参照图8（B），这个过程包括以下子步骤：将基底衬底10上形成的、其间插入有第一SiO2层14和非晶Si层16的第二SiO2层18a与III族氮化物半导体层20上形成的第二SiO2层18b接合。通过这种接合，这两个SiO2层18a和18b一体地形成第二SiO2层18。这里，接合方法不特别限制，并且可以优选地使用直接结合法、合金接合法或表面活化法，其中直接接合法是清洁待接合的表面，直接接合表面然后加热至700°C至1000°C以进行结合，合金结合法是形成金属膜，在该膜接触以形成金属合金的同时对其进行加热，从而实现接合，表面活化法是用等离子体或离子活化接合表面以实现结合。
接着，参照图8的（B）和（C），通过接合III族氮化物半导体衬底20和基底衬底10以第一SiO2层14、非晶Si层16和第二SiO2层18插入其间而得到的衬底经受热和/或应力。因此，III族氮化物半导体衬底20分成第一III族氮化物半导体层210和位于由于离子注入而易碎的平面P内的剩余III族氮化物半导体层21。结果，可以获得第一复合衬底1B，该第一复合衬底1B具有接合到基底衬底10的第一III族氮化物半导体层210，第一SiO2层14、非晶Si层16和第二SiO2层18插入其间。
这里，第一复合衬底1A、1B中的第一III族氮化物半导体层210具有n型导电类型、至多为1×107cm-2的位错密度和至多为5×1018cm-3的氧浓度。因为第一III族氮化物半导体层210具有n型导电类型，所以制造具有由支撑衬底支撑的n型半导体层的n向下型半导体器件变得更容易。因为第一III族氮化物半导体层210具有至多为1×107cm-2的位错密度和至多为5×1018cm-3的氧浓度，所以在它上面可以生长具有高结晶度的至少一个第二III族氮化物半导体层220。
如通过至多为1×107cm-2的位错密度和至多为5×1018cm-3的氧浓度所表现出的、具有高结晶度第一III族氮化物半导体层210不可以通过在位于其成分并与形成第一III族氮化物半导体层210的III族氮化物的化学成分不相同或近似的基底衬底上的缓冲层上生长来获得。如果在如此的基底衬底上形成缓冲层并且在其上生长III族氮化物半导体，则出现三维生长，因此所生长的III族氮化物半导体层变为具有高位错密度和高氧浓度，因为带入了大量的氧。通常，随着III族氮化物半导体层生长，与三维生长相比，二维生长逐渐变得起主导作用，因此，在生长的中期至后期，位错密度和氧浓度降低。因此，必须通过使从利用不同的基底衬底（例如，与将生长的III族氮化物具有相同或近似化学成分的基底衬底，但并非限制性的）生长的III族氮化物半导体晶锭切下位错密度至多为1×107cm-2且氧浓度至多为5×1018cm-3的III族氮化物半导体衬底与本实施例的基底衬底10接合，来制造根据本实施例的第一复合衬底1A或1B。
（生长第二III族氮化物半导体的步骤）
参照图2、图3和图6的（B），在生长第二III族氮化物半导体层220的步骤中，生长方法不特别限制，只要至少一个第二III族氮化物半导体层220可以在第一III族氮化物半导体层210上外延生长。可以合适地使用气相法，诸如MOVPE（金属氧化物气相外延）、HVPE（氢化物气相外延）、MBE（分子束外延）和升华技术，以及液相法，诸如熔盐法和高氮压溶液技术。
在生长第二III族氮化物半导体层220的步骤中获得的第二III族氮化物半导体层220具有高结晶度，因为它是在如通过至多为1×107cm-2的位错密度和至多为5×1018cm-3的氧浓度所表现出的、具有高结晶度的第一III族氮化物半导体层210上外延生长的。
（形成电极的步骤）
在生长第二III族氮化物半导体层220的步骤之后，可以包括在第二III族氮化物半导体层的最外层上形成电极30的步骤（电极形成步骤）。
（形成第二复合衬底的步骤）
参照图2、图3和图6的（C），在形成第二复合衬底220的步骤中，接合第二III族氮化物半导体层220和临时支撑衬底40的方法不特别限制，只要第二III族氮化物半导体层220可以令人满意地由临时支撑衬底40支撑并且在后续处理步骤中可以容易地从第二III族氮化物半导体层220去除临时支撑衬底40。以举例的方式，利用蜡42接合是合适的方法。通过使用蜡42，例如，即使在第二III族氮化物半导体层220的最外层上形成电极30，第二III族氮化物半导体层220和临时支撑衬底40也可以可靠地接合。
这里，临时支撑衬底40不特别限制，只要它可以令人满意地支撑第二III族氮化物半导体层220，并且可以合适地使用蓝宝石的临时支撑衬底、Si的临时支撑衬底或III族氮化物半导体的临时支撑衬底。
通过以上述方式将临时支撑衬底40接合到第二III族氮化物半导体层220，得到第二复合衬底2。
（去除临时衬底的步骤）
参照图2、图3和图6的（C）和（D），在去除基底衬底10的步骤中，从第二复合衬底2去除基底衬底10的方法不特别限制。然而，从有效去除的观点来看，优选的是激光剥离法。激光剥离法是指用激光束照射复合衬底，使形成复合衬底的一个或多个层部分分解，从而将复合衬底的一部分分离的方法。
这里，因为第二复合衬底2中包括的第一复合衬底1A和1B的结构存在差异，所以激光剥离中使用的激光束类型、分离的位置和分离机制有所不同。
（如果第二复合衬底2包括第一复合衬底1A）
参照图2（C），包括第一复合衬底1A的第二复合衬底2具有包括依次堆叠的基底衬底10、SiO2层12、第一III族氮化物半导体层210和第二III族氮化物半导体层220的结构。当基底衬底10是没有吸收由第一III族氮化物半导体层210和第二III族氮化物半导体层220所吸收的波长的光的衬底时，例如，当它是蓝宝石基底衬底、尖晶石基底衬底或氧化镓基底衬底时，合适采用这种结构。
参照图2的（C）和（D），例如，考虑第二复合衬底2包括第一复合衬底1A，第一复合衬底1A包括蓝宝石基底衬底作为基底衬底10。这里，用以下方式剥离基底衬底10。用具有不被基底衬底10或SiO2层12吸收而被第一III族氮化物半导体层210吸收的波长的光，例如，用波长为355nm的THG（第三谐波生成）-YAG（钇铝石榴石）激光束，照射第二复合衬底2的基底衬底10侧。吸收THG-YAG激光束的第一III族氮化物半导体层210的一部分分解，由此从第一III族氮化物半导体层210剥离基底衬底10和SiO2层12。
（如果第二复合衬底2包括第一复合衬底1B）
参照图3和图6的（C），包括第一复合衬底1B的第二复合衬底2具有包括依次堆叠的基底衬底10、第一SiO2层14、非晶Si层16、第二SiO2层18、第一III族氮化物半导体层210和第二III族氮化物半导体层220的结构。当基底衬底10是吸收由第一III族氮化物半导体层210和第二III族氮化物半导体层220所吸收的波长的光的衬底时，例如，当它是III族氮化物基底衬底时，合适采用这种结构。
参照图3和图6的（C）和（D），例如，考虑第二复合衬底2包括第一复合衬底1B，第一复合衬底1B包括III族氮化物基底衬底作为基底衬底10。这里，用以下方式剥离基底衬底10。用具有不被基底衬底10或SiO2层14、18吸收而被非晶Si层16吸收的波长的光，例如，用波长为532nm的SHG（第二谐波生成）-YAG（钇铝石榴石）激光束，照射第二复合衬底2的基底衬底10侧。SHG-YAG激光束被非晶Si层16吸收并被转换成热，并且由于热的作用，基底衬底10接触第一SiO2层14的部分分解，由此从第一SiO2层14剥离基底衬底10。
这里，为了通过在非晶层16转换的热使作为基底衬底10的III族氮化物基底衬底的一部分分解而没有使第一III族氮化物半导体层210的一部分分解，优选地，使第一SiO2层14比第二SiO2层18更薄。
如上所述，在包括第一复合衬底1A的第二复合衬底2中，通过分解第一III族氮化物半导体层210的一部分，来去除基底衬底10，而在包括第一复合衬底1B的第二复合衬底2中，通过分解基底衬底10的一部分，来去除基底衬底10。因此，优选地，保持第一III族氮化物半导体层210的高结晶度。
在包括第一复合衬底1B的第二复合衬底2中，从第一SiO2层14剥离基底衬底10，因此，在第一III族氮化物半导体层210上，留下了第二SiO2层18、非晶层16和第一SiO2层14。
因此，参照图3和图6的（E），对于后续处理步骤，去除第一III族氮化物半导体层210上留下的第二SiO2层18、非晶层16和第一SiO2层14。去除这些层的方法不特别限制，并且可以适当地使用利用氢氟酸和硝酸的混合溶液的湿法蚀刻，或诸如RIE（反应离子蚀刻）的干法蚀刻。
（形成导电层的步骤）
参照图2的（E）和图3和图6的（F），在形成导电层50的步骤中，在第一III族氮化物半导体层210上形成导电层50的方法不特别限制，只要这种方法适于形成导电层50。可以适当地使用溅射、真空沉积等。
这里，导电层50不特别限制。然而，从降低接触电阻的观点来看，优选的是诸如Al层、W层或Hf层的金属层，并且，如果期望的是透光性，则优选的是诸如ITO（氧化铟锡）层或ZnO（氧化锌）层的导电氧化物层。为了提高粘合性和/或形成焊盘电极，它可以包括诸如Ti和/或Au的金属层。以举例的方式，可以适当地使用堆叠这些金属膜的Al/Ti/Au层。
（形成第三复合衬底的步骤）
参照图2的（F）和图3和图6的（G），在形成第三复合衬底3的步骤中，将支撑衬底60接合到导电层50的方法不特别限制，只要确保了与导电层50的可靠接合并且第一III族氮化物半导体层210和第二III族氮化物半导体层220被令人满意地支撑。以举例的方式，可以优选地使用焊料结合、直接结合法或表面活性法，其中焊料结合是用焊料来结合接合表面，直接粘结法是清洁待接合的表面，直接接合表面然后加热至700°C至1000°C以进行结合，表面活性法是用等离子体或离子活化接合表面以实现结合。
另外，支撑衬底60不特别限制，只要它可靠地结合于导电层50并且令人满意地支撑导电层50以及第一III族氮化物半导体层210和第二III族氮化物半导体层220。从高透光性和高光提取效率的观点来看，优选的是由蓝宝石形成的支撑衬底或由尖晶石形成的支撑衬底。从垂直型半导体器件所需的导电类型的观点来看，优选的是Si的支撑衬底或III族氮化物的支撑衬底。从实现与第一III族氮化物半导体层210和第二III族氮化物半导体层220相同或近似的热膨胀系数的观点来看，优选的是III族氮化物的支撑衬底或SiC的支撑衬底。支撑衬底60可以是单晶或多晶衬底。
从增强与导电层50的结合特性的观点来看，支撑衬底60优选地具有在其表面上形成的表面导电层65。尽管支撑衬底60的表面导电层65不特别限制，但是优选地，它与导电层50具有相同或近似的化学成分。对于垂直型半导体器件，优选地，支撑衬底60和表面导电层65形成欧姆接触。以举例的方式，如果导电层50是Al/Ti/Au层并且支撑衬底60是Si支撑衬底，则表面导电层65应该优选地是Al/Ti/Au的合金层。
通过以上述方式将支撑衬底60接合到导电层50，得到第三复合衬底3。
（去除临时支撑衬底的步骤）
参照图2的（F）和（G）以及图3和图6的（G）和（H），在去除临时支撑衬底40的步骤中，从第三复合衬底3去除临时支撑衬底40的方法不特别限制。例如，如果通过蜡42将临时支撑衬底40接合到第二III族氮化物半导体层220，则可以熔化蜡42，以去除临时支撑衬底40。
通过以上述方式从第三复合衬底3去除临时支撑衬底40，提供了半导体器件5，该半导体器件5具有支撑衬底60、置于支撑衬底60上的导电层50以及置于导电层50上作为至少一个III族氮化物半导体层200的第一III族氮化物半导体层210和第二III族氮化物半导体层220，其中，作为III族氮化物半导体层200之中的与导电层50相邻的导电层邻接III族氮化物半导体层200c的第一III族氮化物半导体层210具有n型导电类型、至多为1×1017cm-2的位错密度和至多为5×1018cm-3的氧浓度。
（实施例3）
参照图4和图5，根据本发明的又一个实施例的制造半导体器件的方法包括以下步骤：准备第一复合衬底1B，第一复合衬底1B具有与基底衬底10接合的第一III族氮化物半导体层210（图4和图5中的（A））；在第一复合衬底1B的第一III族氮化物半导体层210上，生长至少一个第二III族氮化物半导体层220（图4和图5中的（B））；将临时支撑衬底40接合到第二III族氮化物半导体层220，以形成第二复合衬底2（图4和图5中的（C））；从第二复合衬底2去除基底衬底10（图4和图5中的（D））；去除第一III族氮化物半导体层210（图4和图5中的（F））；在第二III族氮化物半导体层220上，形成导电层50（图4和图5中的（G））；将支撑衬底60接合到导电层50，以形成第四复合衬底4（图4和图5中的（H））；以及从第四复合衬底4去除临时支撑衬底40（图4和图5中的（I）），其中，在第二III族氮化物半导体层220之中，与导电层50相邻的导电层邻接III族氮化物半导体层220c具有n型导电类型、至多为1×107cm-2的位错密度和至多为5×1017cm-3的氧浓度。
（从准备第一复合衬底的步骤到去除基底衬底的步骤）
参照图4和图5的（A）至（E），在根据本发明的又一个实施例制造半导体器件5的方法中，准备第一复合衬底1B的步骤、生长第二III族氮化物半导体层220的步骤、形成第二复合衬底2的步骤和去除基底衬底10的步骤分别与根据实施例2的制造半导体器件5的方法中的准备第一复合衬底1A、1B的步骤、生长第二III族氮化物半导体层220的步骤以及形成第二复合衬底2的步骤和去除基底衬底10的步骤相同。
尽管在图4和图5中只示出第一复合衬底1B，但是在根据本实施例的制造半导体器件的方法中，可以使用第一复合衬底1A替代第一复合衬底1B，如根据实施例2的制造半导体器件的方法中一样。
（去除第一III族氮化物半导体层的步骤）
参照图4和图5的（F），在去除第一III族氮化物半导体层210的步骤中，去除第一III族氮化物半导体层210的方法不特别限制，并且可以适当地使用诸如RIE的干蚀刻。
通过以此方式去除第一III族氮化物半导体层210，暴露了第二III族氮化物半导体层220并且变得可以在它上面形成导电层50。因为去除了由于离子注入而导致损害的第一III族氮化物半导体层210，所以可以实现第二III族氮化物半导体层220和导电层50之间更好的电连接。
（形成导电层的步骤）
参照图4和图5的（G），在形成导电层50的步骤中，在第二III族氮化物半导体层220上形成导电层50的方法不特别，只要它适于形成导电层50，并且可以合适地使用溅射、真空沉积等。
这里，导电层50不特别限制。从降低接触电阻的观点来看，优选的是诸如Al层、W层或Hf层的金属层，并且如果期望的是透光性，则优选的是诸如ITO（氧化铟锡）层或ZnO（氧化锌）层的导电氧化物层。另外，为了提高粘合性和/或形成焊盘电极，可以包括诸如Ti和/或Au的金属层。以举例的方式，适当地使用堆叠这些金属层的Al/Ti/Au层。
（形成第四复合衬底的步骤）
参照图4和图5的（H），在形成第四复合衬底4的步骤中，将支撑衬底60接合到导电层50的方法不特别限制，只要确保了与导电层50的可靠接合并且导电层50和第二III族氮化物半导体层220被令人满意地支撑。以举例的方式，可以优选地使用焊料结合、直接结合法或表面活化法，焊料结合是用焊料结合接合的表面，直接结合法是清洁待接合表面，直接接合表面然后加热至700°C至1000°C以进行结合，表面活化法是用等离子体或离子活化接合表面以实现结合。
另外，支撑衬底60不特别限制，只要它可以可靠地结合于导电层50并且令人满意地支撑导电层50和第二III族氮化物半导体层220。从高透光性和高光提取效率的观点来看，优选的是由蓝宝石形成的支撑衬底或由尖晶石形成的支撑衬底。从垂直型半导体器件所需的导电类型的观点来看，优选的是Si的支撑衬底或III族氮化物的支撑衬底。从实现与第二III族氮化物半导体层220相同或近似的热膨胀系数的观点来看，优选的是III族氮化物的支撑衬底或SiC的支撑衬底。支撑衬底60可以是单晶或多晶衬底。
从增强与导电层50的结合特性的观点来看，支撑衬底60优选地具有在其表面上形成的表面导电层65。尽管支撑衬底60的表面导电层65不特别限制，但是优选地，它与导电层50具有相同或近似的化学成分。对于垂直型半导体器件，优选地，支撑衬底60和表面导电层65形成欧姆接触。以举例的方式，如果导电层50是Al/Ti/Au层并且支撑衬底60是Si支撑衬底，则表面导电层65应该优选地是Al/Ti/Au的合金层。
通过以上述方式将支撑衬底60接合到导电层50，得到第四复合衬底4。
（去除临时支撑衬底的步骤）
参照图4和图5的（H）和（I），在去除临时支撑衬底40的步骤中，从第四复合衬底4去除临时支撑衬底40的方法不特别限制。例如，如果通过蜡42将临时支撑衬底40接合到第二III族氮化物半导体层220，则可以熔化蜡242，以去除临时支撑衬底40。
通过以上述方式从第四复合衬底4去除临时支撑衬底40，提供了半导体器件5，该半导体器件5具有支撑衬底60、置于支撑衬底60上的导电层50以及置于导电层50上作为至少一个III族氮化物半导体层200的第二III族氮化物半导体层220，其中，作为III族氮化物半导体层200的第二III族氮化物半导体层220之中的与导电层50相邻的导电层邻接III族氮化物半导体层200c具有n型导电类型、至多为5×1017cm-2的位错密度和至多为5×1017cm-3的氧浓度。这里，第二III族氮化物半导体层220在第一III族氮化物半导体层210上外延生长，因此，与第一III族氮化物半导体层210相比，氧浓度可以进一步降低。因此，导电层邻接III族氮化物半导体层200c的氧浓度可以降低到至多5×1017cm-3。
示例
（示例1）
1.准备第一复合衬底
参照图2的（A），通过将直径2英寸（5.08cm）和厚度400μm的蓝宝石基底衬底（基底衬底10）接合到厚度150nm的GaN层（第一III族氮化物半导体层210）以厚度200nm的SiO2层12插入其间，来准备第一复合衬底1A。这里，GaN层（第一III族氮化物半导体层210）具有5×106cm-2的位错密度和2×1018cm-3的氧浓度。通过CL（阴极发光）测量位错密度并且通过SIMS（二次离子质谱分析）测量氧浓度。
具体地讲，用以下方式准备这样的第一复合衬底1A。首先，参照图7（A），通过等离子体CVD，在直径2英寸（5.08cm）并且厚度40μm的蓝宝石基底衬底（基底衬底10）上，形成厚度100nm的SiO2层12a。另外，通过等离子体CVD，在位错密度为5×106cm-2并且氧浓度为2×1018cm-3的GaN衬底（III族氮化物半导体衬底20）的一个主表面上，形成厚度100nm的SiO2层12b，并且将氢离子注入平面P，达到距离主表面大约150nm的深度。
接着，参照图7（B），使用干法蚀刻设备，通过氧等离子体处理，清洁蓝宝石基底衬底（基底衬底10）上形成的SiO2层12a的表面和GaN衬底（III族氮化物半导体衬底20）上形成的SiO2层12b的表面，并且将这些表面放在一起，并且在室温（25°C）下以7MPa的负荷来施压，使其接合。在3小时内，将以这种方式得到的接合衬底缓慢从室温（25°C）加热至300°C，以提高结合界面处的结合强度。通过这种结合，两个SiO2层12a和12b一体地形成厚度200nm的SiO2层12。
此后，参照图7（C），将上述接合衬底加热至500°C，并且向衬底的主表面施加斜向应力。随着在平面P分离GaN衬底（III族氮化物半导体衬底20），得到第一复合衬底1A，该第一复合衬底1A具有厚度为150nm的GaN层（第一III族氮化物半导体层210），该GaN层接合到蓝宝石基底衬底（基底衬底10），以SiO2层12插入其间。
2.生长第二III族氮化物半导体层
参照图2（B），在1050°C下，第一复合衬底1A在氨（NH3）气和氢（H2）气的混合气体中经受热清洁10分钟。在如此的第一复合衬底1A的GaN层（第一III族氮化物半导体层210）上，通过MOVPE法，在1100°C下，连续生长具有1μm的厚度和2×1018cm-3的Si浓度的n+GaN层222以及具有5μm的厚度和6×1015cm-3的Si浓度的n-GaN层（漂移层）224，作为第二III族氮化物半导体层220。另外，通过真空沉积，在n-GaN层224上形成直径200μm的Ni层（厚度为50nm）/Au层（厚度为500nm），并且在600°C下退火两分钟以形成合金，由此形成肖特基电极（电极30）。
3．通过接合临时支撑衬底，形成第二复合衬底
参照图2（C），通过蜡42将上述第二III族氮化物半导体层220和电极30接合到蓝宝石临时支撑衬底（临时支撑衬底40），由此得到第二复合衬底2。
4．去除基底衬底
参照图2的（C）和（D），将波长为355nm的THG-YAG激光束L导向第二复合衬底2的蓝宝石基底衬底（基底衬底10）侧，使得激光束被GaN层（第一III族氮化物半导体层210）吸收，并且GaN层（第一III族氮化物半导体层210）靠近与蓝宝石基底衬底（基底衬底10）形成的界面的那部分分解，由此剥离蓝宝石基底衬底（基底衬底10）。
由于剥离而暴露的GaN层（第一III族氮化物半导体层210）的表面具有小到200nm的RMS（均方根）粗糙度（对应于JIS B0601-2001中定义的Rq；以下同样如此），该粗糙度是通过AFM（原子力显微镜）对于100μm×100μm的范围测得的。对此可能的原因是，GaN层（第一III族氮化物半导体层210）具有高结晶度，因此，在与蓝宝石基底衬底（基底衬底10）形成的界面附近发生的分解是均匀的，从而导致高的表面平坦度。
5．形成导电层
参照图2（E），通过真空沉积，在GaN层（第一III族氮化物半导体层210）的暴露的主表面上，形成Al层（厚度为20nm）/Ti层（厚度为50nm）/Au层（厚度为500nm）的欧姆电极（导电层50）。
6.通过接合支撑衬底，形成第三复合衬底
参照图2的（F），通过真空沉积，在Si支撑衬底（支撑衬底60）的两个主表面上都形成Al层（厚度为20nm）/Ti层（厚度为50nm）/Au层（厚度为500nm），并且在400°C下退火10分钟，由此准备具有表面导电层65的衬底。通过AuSn焊料将表面导电层65接合到欧姆电极（导电层50），由此形成第三复合衬底3。
7.去除临时支撑衬底
参照图2的（F）和（G），通过熔化第三复合衬底3的蜡42，从第三复合衬底3去除蓝宝石临时支撑衬底（临时支撑衬底40），并且得到SBD（肖特基势垒二极管）作为半导体器件5，该SBD具有按下述顺序形成在Si支撑衬底（支撑衬底60）上的Al层（厚度为20nm）/Ti层（厚度为50nm）/Au层（厚度为500nm）形成的欧姆电极（导电层50）、GaN层（第一III族氮化物半导体层210）、n+GaN层222和n-GaN层（漂移层）224（第二III族氮化物半导体层220）以及由Ni层（厚度为50nm）/Au层（厚度为500nm）的合金形成的肖特基电极（电极30），所述Si支撑衬底的两个主表面上都形成有Al层（厚度为20nm）/Ti层（厚度为50nm）/Au层（厚度为500nm）的合金层（表面导电层65）。
用参数分析仪估计由此得到的SBD（半导体器件5）的I-V（电流-电压）特性，并且观察到满意的结果：导通电阻为1.4mΩcm2并且在1×10-3A/cm2的电流密度下反向击穿电压为400V。
（比较例1）
1.生长III族氮化物半导体层
参照图9的（A），在1100°C下，直径为2英寸（5.08cm）并且厚度为400μm的蓝宝石基底衬底在氢（H2）气气氛下经受热清洁10分钟。此后，通过MOVPE，在蓝宝石基底衬底（基底衬底10）上，在525°C下生长厚度为25nm的GaN缓冲层（III族氮化物缓冲层290），并且在GaN缓冲层（III族氮化物缓冲层290）上，在1100°C下，连续形成具有1μm的厚度和2×1018cm-3的Si浓度的n+GaN层222以及具有5μm的厚度和6×1015cm-3的Si浓度的n-GaN层（漂移层）224。通过与示例1类似的测量方式，已发现，n+GaN层222具有1×109cm-2的位错密度并且其靠近与蓝宝石基底衬底（基底衬底10）形成的界面附近的那部分具有1×1019cm-3的氧浓度。
另外，如示例1中一样，在n-GaN层224上，形成肖特基电极（电极30），因此得到复合衬底1R。
2.接合临时支撑衬底
参照图9（B），如示例1中一样，通过蜡42将复合衬底1R的肖特基电极（电极30）和n-GaN层（漂移层）224接合到蓝宝石临时支撑衬底（临时支撑衬底40），从而得到复合衬底2R。
3.去除基底衬底
参照图9的（B）和（C），如示例1中一样，将波长为355nm的THG-YAG激光束L导向复合衬底2R的蓝宝石基底衬底（基底衬底10）侧，使得激光束被GaN缓冲层（III族氮化物缓冲层290）吸收，因此该层被分解，由此剥离蓝宝石基底衬底（基底衬底10）。
用与示例1相同的方式，测量由于剥离而暴露的n+GaN层222的表面的RMS粗糙度，该粗糙度大到650nm。对此可能的原因是，GaN缓冲层（III族氮化物缓冲层290）和n+GaN层222具有低结晶度，并且在靠近与蓝宝石基底衬底（基底衬底10）形成的界面的那部分，氧浓度高。因此，在靠近与蓝宝石基底衬底（基底衬底10）形成的界面的那部分，分解是不均匀的，并且表面平坦度变低。
4.形成导电膜
参照图9（D），用与示例1类似的方式，在n+GaN层222的暴露的表面上，形成欧姆电极（导电层50）。
5.接合支撑衬底
参照图9（E），如示例1中一样，将欧姆电极（导电层50）接合到其两个主表面上都形成有Al层（厚度为20nm）/Ti层（厚度为50nm）/Au层（厚度为500nm）的合金层（表面导电层65）的Si支撑衬底（支撑衬底60），由此得到复合衬底3R。
6.去除临时支撑衬底
参照图9的（E）和（F），如示例1中一样，从复合衬底3R去除蓝宝石临时支撑衬底（临时支撑衬底40），并且得到SBD（肖特基势垒二极管）作为半导体器件5，该SBD具有按下述顺序形成在Si支撑衬底（支撑衬底60）上的由Al层（厚度为20nm）/Ti层（厚度为50nm）/Au层（厚度为500nm）形成的欧姆电极（导电层50）、由Ni层（厚度为50nm）/Au层（厚度为500nm）的合金形成的n+GaN层222和n-GaN层（漂移层）224（对应于III族氮化物半导体层200），所述Si支撑衬底的两个主表面上都形成有Al层（厚度为20nm）/Ti层（厚度为50nm）/Au层（厚度为500nm）的合金层（表面导电层65）。
用与示例1类似的方式估计由此得到的SBD（半导体器件5）的I-V特性，结果表明导通电阻为2.6mΩcm2并且在1×10-3A/cm2的电流密度下反向击穿电压为80V的低特性。导通电阻高可能的原因是接触特性的降低，这是由于如下事实所导致的：在剥离蓝宝石基底衬底（基底衬底10）之后暴露的n+GaN层222的表面平坦度低，因此形成在Si支撑衬底（支撑衬底60）Al层（厚度为20nm）/Ti层（厚度为50nm）/Au层（厚度为500nm）的合金层（表面导电层65）和欧姆电极（导电层50）之间的结合特性变差，并且在剥离时具有低结晶度的n+GaN层222受损严重。反向击穿电压降低可能的原因是n+GaN层222具有高位错密度。
（示例2）
1.准备第一复合衬底
参照图3（A），通过将直径2英寸（5.08cm）和厚度400μm的GaN基底衬底（基底衬底10）接合到厚度150nm的GaN层（第一III族氮化物半导体层210），以厚度10nm的第一SiO2层14、厚度60nm的非晶Si层和厚度230nm的第二SiO2层18插入其间，来准备第一复合衬底1B。这里，GaN层（第一III族氮化物半导体层210）具有5×106cm-2的位错密度和2×1018cm-3的氧浓度。
具体地讲，用以下方式准备第一复合衬底1B。首先，参照图8（A），通过等离子体CVD，在直径2英寸（5.08cm）并且厚度40μm的GaN基底衬底（基底衬底10）上，连续形成厚度10nm的第一SiO2层14、厚度60nm的非晶Si层和厚度130nm的第二SiO2层18a。另外，通过等离子体CVD，在位错密度为5×106cm-2并且氧浓度为2×1018cm-3的GaN衬底（III族氮化物半导体衬底20）的一个主表面上，形成厚度100nm的第二SiO2层18b，并且将氢离子注入平面P，达到距离主表面大约150nm的深度。
接着，参照图8（B），使用干法蚀刻设备，通过氧等离子体处理，清洁GaN基底衬底（基底衬底10）上形成的第二SiO2层18a的表面和GaN衬底（III族氮化物半导体衬底20）上形成的第二SiO2层18b的表面，并且将这些表面放在一起，并且在室温（25°C）下以7MPa的负荷施压，使其接合。在3小时内，将以这种方式得到的接合衬底缓慢从室温（25°C）加热至300°C，以提高结合界面处的结合强度。通过这种结合，两个SiO2层18a和18b一体地形成厚度230nm的SiO2层18。
然后，参照图8（C），将上述接合衬底加热至500°C，并且向衬底的主表面施加斜向应力。随着在平面P分离GaN衬底（III族氮化物半导体衬底20），得到第一复合衬底1B，该第一复合衬底1B具有厚度为150nm的GaN层（第一III族氮化物半导体层210），该GaN层接合到GaN基底衬底（基底衬底10），以第一SiO2层14、非晶层16和第二SiO2层18插入其间。
2.生长第二III族氮化物半导体层
参照图3（B），如示例1中一样，第一复合衬底1B经受热清洁10分钟，并且在第一复合衬底1B的GaN层（第一III族氮化物半导体层210）上，通过MOVPE法，在1100°C下，连续生长具有1μm的厚度和2×1018cm-3的Si浓度的n+GaN层222以及具有5μm的厚度和6×1015cm-3的Si浓度的n-GaN层（漂移层）224，作为第二III族氮化物半导体层220。另外，如示例1中一样，在n-GaN层224上形成肖特基电极（电极30）。
3．通过接合临时支撑衬底，形成第二复合衬底
参照图3（C），通过蜡42将上述第二III族氮化物半导体层220和电极30接合到蓝宝石临时支撑衬底（临时支撑衬底40），由此得到第二复合衬底2。
4．去除基底衬底
参照图3的（C）和（D），将波长为532nm的SHG-YAG激光束L导向第二复合衬底2的GaN基底衬底（基底衬底10）侧，使得激光束L被非晶Si层16吸收并且被转换成热，并且在热的作用下，GaN基底衬底（基底衬底10）靠近与第一SiO2层14形成的界面的那部分分解，由此剥离GaN基底衬底（基底衬底10）。因此，因为第二SiO2层18比第一SiO2层14厚得多，所以可以选择性分解GaN基底衬底（基底衬底10）而没有分解GaN层（第一III族氮化物半导体层210）。
参照图3（E），使用氢氟酸和硝酸的混合溶液，通过湿法蚀刻，去除留在GaN层（第一III族氮化物半导体层210）上的第一SiO2层14、非晶Si层16和第二SiO2层18。
用与示例1中相同的方式测量通过剥离而暴露的GaN层（第一III族氮化物半导体层210）的表面的RMS粗糙度，并且该粗糙度小到40nm。对此可能的原因是，GaN层（第一III族氮化物半导体层210）具有高结晶度，并且其表面在剥离时被蚀刻而非分解而暴露，因此该表面变成具有高平坦度。
5.形成导电层
参照图3（F），用与示例1类似的方式，在GaN层（第一III族氮化物半导体层210）的暴露的主表面上，形成欧姆电极（导电层50）。
6.通过接合支撑衬底，形成第三复合衬底
参照图3（G），如示例1中一样，将其两个主表面上都具有Al层（厚度为20nm）/Ti层（厚度为50nm）/Au层（厚度为500nm）的合金层的Si支撑衬底（支撑衬底60）接合到欧姆电极（导电层50），由此形成第三复合衬底3。
7.去除临时支撑衬底
参照图3的（G）和（H），如示例1中一样，从第三复合衬底3去除蓝宝石临时支撑衬底（临时支撑衬底40），并且得到SBD（肖特基势垒二极管）作为半导体器件5，该SBD具有按下述顺序形成在Si支撑衬底（支撑衬底60）上的由Al层（厚度为20nm）/Ti层（厚度为50nm）/Au层（厚度为500nm）形成的欧姆电极（导电层50）、GaN层（第一III族氮化物半导体层210）、n+GaN层222和n-GaN层（漂移层）224（第二III族氮化物半导体层220）和由Ni层（厚度为50nm）/Au层（厚度为500nm）的合金形成的肖特基电极（电极30），所述Si支撑衬底的两个主表面上都形成Al层（厚度为20nm）/Ti层（厚度为50nm）/Au层（厚度为500nm）的合金层（表面导电层65）。
用与示例1类似的方式估计由此得到的SBD（半导体器件5）的I-V特性，并且结果表明导通电阻为1.2mΩcm2以及在1×10-3A/cm2的电流密度下反向击穿电压为400V的高特性。具体地讲，在本实施例中，不是GaN层（第一III族氮化物半导体层210）而是GaN基底衬底（基底衬底10）部分分解从而剥离GaN基底衬底（基底衬底10），使得GaN层（第一III族氮化物半导体层210）的受损进一步减少，并且GaN层（第一III族氮化物半导体层210）与导电层50之间的结合特性进一步提高，并且这被认为是与示例1的SBD相比可以使导通电阻更低的原因。
（示例3）
1.从准备第一复合衬底到去除基底层
参照图4的（A）至（E），如示例2中一样，准备第一复合衬底1B，生长第二III族氮化物半导体层220，接合临时基底层40来形成第二复合衬底2，从由此形成的第二复合衬底2去除基底衬底10，然后，使用氢氟酸和硝酸的混合溶液，通过湿法蚀刻，去除留在GaN层（第一III族氮化物半导体层210）上的第一SiO2层14、非晶Si层16和第二SiO2层18（图4（E））。
2.去除第一III族氮化物半导体层
参照图4（F），通过RIE，去除GaN层（第一III族氮化物半导体层210）。由于RIE而暴露的n+GaN层222具有极高的结晶度，如通过5×106cm-2的位错密度和5×1016cm-3的氧浓度所表现出的，并且是平坦的，如其40nm的表面的RMS粗糙度所表现出的。
3.形成导电层
参照图4（G），在暴露的n+GaN层222的主表面上，用与示例1类似的方式形成欧姆电极（导电层50）。
4.通过接合支撑衬底，形成第四复合衬底
参照图4（H），如示例1中一样，将其两个主表面上都形成Al层（厚度为20nm）/Ti层（厚度为50nm）/Au层（厚度为500nm）的合金层的Si支撑衬底（支撑衬底60）接合到欧姆电极（导电层50），由此形成第四复合衬底4。
5.去除临时支撑衬底
参照图4的（H）和（I），如示例1中一样，从第四复合衬底4去除蓝宝石临时支撑衬底（临时支撑衬底40），并且得到SBD（肖特基势垒二极管）作为半导体器件5，该SBD具有按下述顺序形成在Si支撑衬底（支撑衬底60）上的由Al层（厚度为20nm）/Ti层（厚度为50nm）/Au层（厚度为500nm）形成的欧姆电极（导电层50）、n+GaN层222和n-GaN层（漂移层）224（第二III族氮化物半导体层220）以及由Ni层（厚度为50nm）/Au层（厚度为500nm）的合金形成的肖特基电极（电极30），所述Si支撑衬底的两个主表面上都形成有Al层（厚度为20nm）/Ti层（厚度为50nm）/Au层（厚度为500nm）的合金层（表面导电层65）。
用与示例1类似的方式估计由此得到的SBD（半导体器件5）的I-V特性，并且结果表明导通电阻为1.1mΩcm2以及在1×10-3A/cm2的电流密度下反向击穿电压为400V的高特性。具体地讲，在本实施例中，去除了由氢离子注入而受损的GaN层（第一III族氮化物半导体层210）并且将具有较高结晶度的n+GaN层222结合到导电层50，由此半导体层与导电层之间的接触特性进一步提高，并且这被认为是与示例2的SBD相比可以使导通电阻更低的原因。
（示例4）
1.准备第一复合衬底
参照图5（A），用与示例2类似的方式，形成第一复合衬底1B。
2.生长第二III族氮化物半导体层
参照图5（B），如示例1中一样，上述第一复合衬底1B经受热清洁，并且在如此的第一复合衬底1B的GaN层（第一III族氮化物半导体层210）上，连续生长具有20nm的厚度和2×1018cm-3的Si浓度的n+Al0.04Ga0.96N层221、具有1μm的厚度和2×1018cm-3的Si浓度的n+GaN层222和具有5μm的厚度和6×1015cm-3的Si浓度的n-GaN层（漂移层）224，作为第二III族氮化物半导体层220。这里，n+Al0.04Ga0.96N层221具有5×106cm-2的位错密度和8×1016cm-3的氧浓度。另外，如示例1中一样，在n-GaN 224上，形成肖特基电极（电极30）。
3.从形成第二复合衬底到去除临时支撑层
参照图5的（C）和（I），如示例3中一样，接合临时支撑衬底40以形成第二复合衬底2，从如此的第二复合衬底2去除基底衬底10，去除第一SiO2层14、非晶Si层16、第二SiO2层18和GaN层（第一III族氮化物半导体层210），在n+Al0.04Ga0.96N层221的暴露的表面上形成欧姆电极（导电电极50），将欧姆电极（导电层50）接合到在其两个主表面上都形成有Al层（厚度为20nm）/Ti层（厚度为50nm）/Au层（厚度为500nm）的合金层（表面导电层65）的Si支撑衬底（支撑衬底60），以形成第四复合衬底4，并且从如此的第四复合衬底4去除蓝宝石临时支撑衬底（临时支撑衬底40），由此得到作为半导体器件5的SBD。
所得的SBD（半导体器件5）具有按下述顺序形成在Si支撑衬底（支撑衬底60）上的由Al层（厚度为20nm）/Ti层（厚度为50nm）/Au层（厚度为500nm）形成的欧姆电极（导电层50）、n+Al0.04Ga0.96N层221、n+GaN层222和n-GaN层（漂移层）224（第二III族氮化物半导体层220）以及由Ni层（厚度为50nm）/Au层（厚度为500nm）的合金形成的肖特基电极（电极30），所述Si支撑衬底的两个主表面上都形成有Al层（厚度为20nm）/Ti层（厚度为50nm）/Au层（厚度为500nm）的合金层（表面导电层65）。
用与示例1类似的方式估计由此得到的SBD（半导体器件5）的I-V特性，并且结果表明导通电阻为1.1mΩcm2以及在1×10-3A/cm2的电流密度下反向击穿电压为400V的高特性。注意的是，本示例的SBD具有包括插在示例3的n+GaN层222和欧姆电极（电极50）之间的n+Al0.04Ga0.96N层221的结构。因为存在比GaN层具有更高化学键合特性的AlxGa1-xN层(0<x≤1)，所以在为了制造SBD而蚀刻GaN层（第一III族氮化物半导体层210）期间，传播至n+Al0.04Ga0.96N层221、n+GaN层222和n-GaN层（漂移层）224（第二III族氮化物半导体层220）的损害可以降低，这应该就是可以实现高特性的原因。
（示例5）
1.准备第一复合衬底
参照图6（A），如示例2中一样，准备第一复合衬底1B。
2.生长第二III族氮化物半导体层
参照图6（B），如示例1中一样，上述第一复合衬底1B经受热清洁，并且在如此的第一复合衬底1B的GaN层（第一III族氮化物半导体层210）上，通过MOVPE，形成厚度为2μm的n型GaN层225、厚度为100nm的n型In0.02Ga0.98N缓冲层226、具有由厚度为3nm的In0.15Ga0.85N阱层和厚度为15nm的GaN势垒层形成的三段多量子阱（MQW）结构的发光层227、厚度为20nm的p型Al0.18Ga0.82N电子阻挡层228和厚度为50nm的p型GaN接触层229，作为第二III族氮化物半导体层220。这里，在840°C下生长n型In0.02Ga0.98N缓冲层226和GaN势垒层，在780°C下生长In0.15Ga0.85N阱层，并且在1100°C下生长其它层。
另外，在p型GaN接触层229的一部分上，通过真空沉积形成p电极（电极30），该电极由Ni层（厚度为5nm）/Au层（厚度为10nm）形成并且具有0.8mm×0.8mm的方形外形，在其中心形成直径为100μm的开口。通过真空沉积，形成直径为120μm的Ti层（厚度为50nm）/Au层（厚度为500nm）的焊盘电极33，该焊盘电极覆盖p电极（电极30）的开口并且接触p型GaN接触层229和p电极（电极30）。
3.从形成第二复合衬底到去除临时支撑衬底
参照图6的（C）至（I），如示例2中一样，接合临时支撑衬底40以形成第二复合衬底2，从如此的第二复合衬底2去除基底衬底10，去除第一SiO2层14、非晶Si层16和第二SiO2层18，在GaN层（第一III族氮化物半导体层210）的暴露的表面上形成欧姆电极（导电层50），将欧姆电极（导电层50）接合到在其两个主表面上都形成有Al层（厚度为20nm）/Ti层（厚度为50nm）/Au层（厚度为500nm）的合金层（表面导电层65）的Si支撑衬底（支撑衬底60），以形成第三复合衬底3，并且从如此的第三复合衬底3去除蓝宝石临时支撑衬底（临时支撑衬底40），并且将所得的结构分成1mm×1mm(1mm2)的芯片，由此得到作为半导体器件5的LED（发光二极管）。
所得的LED（半导体器件5）具有按下述顺序形成在Si支撑衬底（支撑衬底60）上的由Al层（厚度为20nm）/Ti层（厚度为50nm）/Au层（厚度为500nm）形成的欧姆电极（导电层50）、GaN层（第一III族氮化物半导体层210）、n型GaN层225、n型In0.02Ga0.98N缓冲层226、具有由In0.15Ga0.85N阱层和GaN势垒层形成的三段多量子阱（MQW）结构的发光层227、p型Al0.18Ga0.82N电子阻挡层228、p型GaN接触层229（第二III族氮化物半导体层220）、p电极（电极30）以及焊盘电极33，所述Si支撑衬底的两个主表面上都形成有Al层（厚度为20nm）/Ti层（厚度为50nm）/Au层（厚度为500nm）的合金层（表面导电层65）。
（比较例2）
参照图10，在蓝宝石基底衬底上，通过MOVPE，形成厚度为5μm的n型GaN层225、厚度为100nm的n型In0.02Ga0.98N缓冲层226、具有由厚度为3nm的In0.15Ga0.85N阱层和厚度为15nm的GaN势垒层形成的三段多量子阱（MQW）结构的发光层227、厚度为20nm的p型Al0.18Ga0.82N电子阻挡层228和厚度为50nm的p型GaN接触层229。这里，在840°C下生长n型In0.02Ga0.98N缓冲层226和GaN势垒层，在780°C下生长In0.15Ga0.85N阱层，并且在1100°C下生长其它层。
另外，在p型GaN接触层229的一部分上，通过真空沉积形成p电极（电极30），该电极由Ni层（厚度为5nm）/Au层（厚度为10nm）形成并且具有0.8mm×0.8mm的方形外形，具有用于形成n电极切口的部分并具有直径为100μm的开口。通过真空沉积，形成直径为120μm的Ti层（厚度为50nm）/Au层（厚度为500nm）的焊盘电极33，该焊盘电极覆盖p电极（电极30）的开口并且接触p型GaN接触层229和p电极（电极30）。
此后，使用RIE，对p型GaN接触层229、p型Al0.18Ga0.82N电子阻挡层228、发光层227和n型In0.02Ga0.98N缓冲层226中每一个的一部分（与p电极（电极30）的包括n电极形成区域的外围区域相对应的部分）进行台面蚀刻，以致n型GaN层225的一部分暴露。在n型GaN层225的暴露部分的n电极形成区域上，通过真空沉积，形成Al层（厚度为20nm）/Ti层（厚度为50nm）/Au层（厚度为500nm）的n电极（电极70），并且将所得结的构分成1mm×1mm(1mm2)的芯片，由此得到作为半导体器件5R的LED（发光二极管）。在比较例2的LED（半导体器件5R）中，蓝宝石基底衬底是绝缘的，因此，在p电极（电极30）的同侧形成n电极（电极70），因此，比较例2的LED（半导体器件5R）的发光面积比示例5的LED（半导体器件5）的发光面积小15%。这里，在比较例2和示例5的LED中，发光面积等于p电极（电极30）中没有形成焊盘电极33的那部分的面积。
使用积分球，测量示例5和比较例2的LED（半导体器件）的发光强度。示例5的LED的亮度是比较例2的LED的亮度的大约1.6倍。在示例5的LED中，n型GaN层225下面的Al层用作反射膜，并且因为垂直器件结构，所以可以使发光面积更宽，使得可以防止内部量子效率随着电流密度增大而减小变得严重。这些被认为是有利因素。
这里已描述的实施例只是示例并且不应该被理解为是限制性的。本发明的范围是适当考虑撰写的实施例的描述，由各个权利要求并来限定的，并且涵盖权利要求书中的语言的含义及其等同物内的修改形式。
附图标记列表
1A、1B第一复合衬底，1R、2R、3R复合衬底，2第二复合衬底，3第三复合衬底，4第四复合衬底，5、5R半导体器件，10基底层，12、12a、12b SiO2膜，14第一SiO2膜，16非晶Si层，18、18a、18b第二SiO2膜，20III族氮化物半导体衬底，21剩余的III族氮化物半导体衬底，30、70电极，33焊盘电极，40临时支撑衬底，42蜡，50导电层，60支撑衬底，65表面导电层，200III族氮化物半导体层，200c导电层邻接III族氮化物半导体层，210第一III族氮化物半导体层，220第二III族氮化物半导体层，221n+Al0.04Ga0.96N层，222n+GaN层，224n-GaN层，225n型GaN层，226n型In0.02Ga0.98N缓冲层，227发光层，228p型Al0.18Ga0.82N电子阻挡层，229p型GaN接触层。
Claims (6)
1.一种半导体器件，所述半导体器件包括：
支撑衬底（60），置于所述支撑衬底（60）上的导电层（50），以及置于所述导电层（50）上的至少一个III族氮化物半导体层（200）；其中，
在所述III族氮化物半导体层（200）之中，与所述导电层（50）相邻的导电层邻接III族氮化物半导体层（200c）具有n型导电类型、至多为1×107cm-2的位错密度以及至多为5×1018cm-3的氧浓度。
2.根据权利要求1所述的半导体器件，其中，
所述导电层邻接III族氮化物半导体层（200c）具有至多为5×1017cm-3的氧浓度。
3.根据权利要求2所述的半导体器件，其中，
所述导电层邻接III族氮化物半导体层（200c）含有Al作为用于形成III族氮化物的III族元素。
4.根据权利要求1所述的半导体器件，其中，
所述导电层邻接III族氮化物半导体层（200c）含有Al作为用于形成III族氮化物的III族元素。
5.一种制造半导体器件的方法，所述方法包括以下步骤：
准备第一复合衬底（1A、1B），所述第一复合衬底（1A、1B）具有接合于第一III族氮化物半导体层（210）的基底层（10）；
在所述第一复合衬底（1A、1B）的所述第一III族氮化物半导体层（210）上，生长至少一个第二III族氮化物半导体层（220）；
将临时支撑衬底（40）接合到所述第二III族氮化物半导体层（220），以形成第二复合衬底（2）；
从所述第二复合衬底（2）去除所述基底层（10）；
在所述第一III族氮化物半导体层（210）上形成导电层（50）；
将支撑衬底（60）接合到所述导电层（50），以形成第三复合衬底（3）；以及
从所述第三复合衬底（3）去除所述临时支撑衬底（40）；
其中，
所述第一III族氮化物半导体层（210）具有n型导电类型、至多为1×107cm-2的位错密度以及至多为5×1018cm-3的氧浓度。
6.一种制造半导体器件的方法，所述方法包括以下步骤：
准备第一复合衬底（1A、1B），所述第一复合衬底（1A、1B）具有接合于第一III族氮化物半导体层（210）的基底层（10）；
在所述第一复合衬底（1A、1B）的所述第一III族氮化物半导体层（210）上，生长至少一个第二III族氮化物半导体层（220）；
将临时支撑衬底（40）接合到所述第二III族氮化物半导体层（220），以形成第二复合衬底（2）；
从所述第二复合衬底（2）去除所述基底层（10）；
去除所述第一III族氮化物半导体层（210）；
在所述第二III族氮化物半导体层（220）上形成导电层（50）；
将支撑衬底（60）接合到所述导电层（50），以形成第四复合衬底（4）；以及
从所述第四复合衬底（4）去除所述临时支撑衬底（40）；
其中，
在所述第二III族氮化物半导体层（220）之中，与所述导电层（50）相邻的导电层邻接III族氮化物半导体层（220c）具有n型导电类型、至多为1×107cm-2的位错密度以及至多为5×1017cm-3的氧浓度。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011-029867 | 2011-02-15 | ||
| JP2011029867A JP5333479B2 (ja) | 2011-02-15 | 2011-02-15 | 半導体デバイスの製造方法 |
| PCT/JP2012/051062 WO2012111379A1 (ja) | 2011-02-15 | 2012-01-19 | 半導体デバイスおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102822998A true CN102822998A (zh) | 2012-12-12 |
Family
ID=46636211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012800010445A Pending CN102822998A (zh) | 2011-02-15 | 2012-01-19 | 半导体器件及其制造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8884306B2 (zh) |
| JP (1) | JP5333479B2 (zh) |
| KR (1) | KR20120114403A (zh) |
| CN (1) | CN102822998A (zh) |
| TW (1) | TW201246593A (zh) |
| WO (1) | WO2012111379A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017161935A1 (zh) * | 2016-03-22 | 2017-09-28 | 厦门市三安光电科技有限公司 | 氮化物底层、发光二极管及底层制备方法 |
| US11309686B2 (en) | 2017-06-20 | 2022-04-19 | Sony Corporation | Surface emitting laser and method of manufacturing the same |
| CN116332678A (zh) * | 2023-05-30 | 2023-06-27 | 中南大学 | 一种在碳材料表面制备碳化钽涂层的方法 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5734935B2 (ja) * | 2012-09-20 | 2015-06-17 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US9082692B2 (en) | 2013-01-02 | 2015-07-14 | Micron Technology, Inc. | Engineered substrate assemblies with epitaxial templates and related systems, methods, and devices |
| JP2014135433A (ja) * | 2013-01-11 | 2014-07-24 | Dowa Electronics Materials Co Ltd | 発光素子の製造方法 |
| JP2014209508A (ja) * | 2013-04-16 | 2014-11-06 | 住友電気工業株式会社 | はんだ付半導体デバイス、実装はんだ付半導体デバイス、はんだ付半導体デバイスの製造方法および実装方法 |
| JP2015097239A (ja) * | 2013-11-15 | 2015-05-21 | 住友電気工業株式会社 | 半導体デバイスおよびその製造方法 |
| WO2015103274A1 (en) * | 2013-12-30 | 2015-07-09 | Veeco Instruments, Inc. | Engineered substrates for use in crystalline-nitride based devices |
| KR101758082B1 (ko) * | 2013-12-30 | 2017-07-17 | 한국전자통신연구원 | 질화물 반도체 소자의 제조 방법 |
| JP2016032038A (ja) * | 2014-07-29 | 2016-03-07 | 住友化学株式会社 | 窒化物半導体ウエハおよびその製造方法 |
| JP7242552B2 (ja) * | 2017-12-11 | 2023-03-20 | ソニーセミコンダクタソリューションズ株式会社 | 垂直共振器型面発光レーザ素子の製造方法 |
| JP7167330B2 (ja) * | 2018-07-12 | 2022-11-08 | 江西兆馳半導体有限公司 | 光取出し効率を向上させるための紫外ｌｅｄチップ及びその製造方法 |
| WO2020235074A1 (ja) * | 2019-05-23 | 2020-11-26 | 三菱電機株式会社 | 半導体基板の製造方法および半導体装置の製造方法 |
| KR102570675B1 (ko) * | 2021-12-03 | 2023-08-25 | 웨이브로드 주식회사 | 비발광 3족 질화물 반도체 적층체를 제조하는 방법 |
| KR102591150B1 (ko) * | 2021-12-30 | 2023-10-19 | 웨이브로드 주식회사 | 비발광 3족 질화물 반도체 소자를 제조하는 방법 |
| KR102591148B1 (ko) * | 2021-10-01 | 2023-10-19 | 웨이브로드 주식회사 | 비발광 3족 질화물 반도체 적층체를 제조하는 방법 |
| KR102597905B1 (ko) * | 2022-10-24 | 2023-11-03 | 웨이브로드 주식회사 | 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 의해 제조된 그룹3족 질화물 반도체 템플릿 |
| KR102621470B1 (ko) * | 2022-12-20 | 2024-01-09 | 웨이브로드 주식회사 | 에피택시 다이를 이용한 그룹3족 질화물 전력반도체 소자 제조 방법 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1964090A (zh) * | 2005-11-08 | 2007-05-16 | 夏普株式会社 | 氮化物基半导体器件及其制造方法 |
| CN101315967A (zh) * | 2007-05-30 | 2008-12-03 | 住友电气工业株式会社 | 粘贴有ⅲ-ⅴ族氮化物半导体层的衬底和半导体器件 |
| CN101441999A (zh) * | 2007-10-24 | 2009-05-27 | 住友电气工业株式会社 | 半绝缘氮化物半导体衬底及其制造方法、氮化物半导体外延衬底和场效应晶体管 |
| US20090221110A1 (en) * | 2006-10-23 | 2009-09-03 | Samsung Electro-Mechanics Co., Ltd. | Vertical light emitting diode and method of manufacturing the same |
| CN101589479A (zh) * | 2007-01-26 | 2009-11-25 | 信越半导体株式会社 | 发光元件及其制造方法 |
| JP2010182936A (ja) * | 2009-02-06 | 2010-08-19 | Sumitomo Electric Ind Ltd | 複合基板、エピタキシャル基板、半導体デバイス及び複合基板の製造方法 |
| JP2010232625A (ja) * | 2009-03-03 | 2010-10-14 | Sumitomo Electric Ind Ltd | 貼り合わせ基板の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100610639B1 (ko) | 2005-07-22 | 2006-08-09 | 삼성전기주식회사 | 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법 |
| KR100730072B1 (ko) | 2005-12-06 | 2007-06-20 | 삼성전기주식회사 | 수직구조 질화갈륨계 발광 다이오드 소자 및 그 제조방법 |
| JP5445899B2 (ja) * | 2008-08-26 | 2014-03-19 | 住友電気工業株式会社 | ショットキーバリアダイオード |
| JP2009260391A (ja) * | 2009-08-05 | 2009-11-05 | Sumitomo Electric Ind Ltd | Ｉｉｉ族窒化物半導体層貼り合わせ基板および半導体デバイスの製造方法 |
-
2011
- 2011-02-15 JP JP2011029867A patent/JP5333479B2/ja active Active
-
2012
- 2012-01-19 US US13/353,707 patent/US8884306B2/en active Active
- 2012-01-19 CN CN2012800010445A patent/CN102822998A/zh active Pending
- 2012-01-19 WO PCT/JP2012/051062 patent/WO2012111379A1/ja active Application Filing
- 2012-01-19 KR KR1020127023480A patent/KR20120114403A/ko not_active Application Discontinuation
- 2012-02-03 TW TW101103580A patent/TW201246593A/zh unknown
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1964090A (zh) * | 2005-11-08 | 2007-05-16 | 夏普株式会社 | 氮化物基半导体器件及其制造方法 |
| US20090221110A1 (en) * | 2006-10-23 | 2009-09-03 | Samsung Electro-Mechanics Co., Ltd. | Vertical light emitting diode and method of manufacturing the same |
| CN101589479A (zh) * | 2007-01-26 | 2009-11-25 | 信越半导体株式会社 | 发光元件及其制造方法 |
| CN101315967A (zh) * | 2007-05-30 | 2008-12-03 | 住友电气工业株式会社 | 粘贴有ⅲ-ⅴ族氮化物半导体层的衬底和半导体器件 |
| CN101441999A (zh) * | 2007-10-24 | 2009-05-27 | 住友电气工业株式会社 | 半绝缘氮化物半导体衬底及其制造方法、氮化物半导体外延衬底和场效应晶体管 |
| JP2010182936A (ja) * | 2009-02-06 | 2010-08-19 | Sumitomo Electric Ind Ltd | 複合基板、エピタキシャル基板、半導体デバイス及び複合基板の製造方法 |
| JP2010232625A (ja) * | 2009-03-03 | 2010-10-14 | Sumitomo Electric Ind Ltd | 貼り合わせ基板の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017161935A1 (zh) * | 2016-03-22 | 2017-09-28 | 厦门市三安光电科技有限公司 | 氮化物底层、发光二极管及底层制备方法 |
| US11309686B2 (en) | 2017-06-20 | 2022-04-19 | Sony Corporation | Surface emitting laser and method of manufacturing the same |
| CN116332678A (zh) * | 2023-05-30 | 2023-06-27 | 中南大学 | 一种在碳材料表面制备碳化钽涂层的方法 |
| CN116332678B (zh) * | 2023-05-30 | 2023-08-11 | 中南大学 | 一种在碳材料表面制备碳化钽涂层的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012169481A (ja) | 2012-09-06 |
| JP5333479B2 (ja) | 2013-11-06 |
| KR20120114403A (ko) | 2012-10-16 |
| WO2012111379A1 (ja) | 2012-08-23 |
| US8884306B2 (en) | 2014-11-11 |
| TW201246593A (en) | 2012-11-16 |
| US20120205661A1 (en) | 2012-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102822998A (zh) | 半导体器件及其制造方法 | |
| CN100485978C (zh) | 氮化物系半导体发光元件 | |
| US6887770B2 (en) | Method for fabricating semiconductor device | |
| JP5681937B2 (ja) | 半導体素子およびその製造方法 | |
| JP5117596B2 (ja) | 半導体発光素子、ウェーハ、および窒化物半導体結晶層の製造方法 | |
| KR102098250B1 (ko) | 반도체 버퍼 구조체, 이를 포함하는 반도체 소자 및 반도체 버퍼 구조체를 이용한 반도체 소자 제조방법 | |
| US8791480B2 (en) | Light emitting device and manufacturing method thereof | |
| WO2011021710A1 (ja) | 半導体素子およびその製造方法 | |
| TWI469185B (zh) | 分離基板的半導體結構及其製造方法 | |
| CN104836118A (zh) | 具有限制区域的含镓和氮的激光装置 | |
| CN103140946A (zh) | 制造GaN基半导体器件的方法 | |
| TW201125162A (en) | Photonic device and method of making the same | |
| KR20220047667A (ko) | 매립된 활성화된 p-(Al,In)GaN 층 | |
| KR20100008123A (ko) | 이중 히트 씽크층으로 구성된 지지대를 갖춘 고성능수직구조의 반도체 발광소자 | |
| EP1766676A1 (fr) | Support d'epitaxie hybride et son procede de fabrication | |
| US9343615B2 (en) | Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip | |
| CN104488086A (zh) | 含有焊料的半导体器件、安装的含有焊料的半导体器件、含有焊料的半导体器件的制造方法和安装方法 | |
| US7063997B2 (en) | Process for producing nitride semiconductor light-emitting device | |
| KR101428066B1 (ko) | 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법 | |
| KR101245509B1 (ko) | 다공성 기판의 제조 및 이에 의한 발광다이오드 제조 방법 | |
| KR101480551B1 (ko) | 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법 | |
| CN102569556A (zh) | 具有高导通n型欧姆接触的发光二极管及制作方法 | |
| JP5598321B2 (ja) | 半導体デバイスの製造方法 | |
| WO2012032960A1 (ja) | Iii族窒化物半導体発光素子を製造する方法、及びiii族窒化物半導体発光素子 | |
| KR101018244B1 (ko) | 질화물계 반도체 발광소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20121212 |