JP2012169481A - 半導体デバイスおよびその製造方法 - Google Patents

Abstract

【課題】結晶性の高い半導体層を有するｎ−ｄｏｗｎ型の半導体デバイスおよびその製造方法を提供する。
【解決手段】本半導体デバイス５は、支持基板６０と、支持基板６０上に配置された導電層５０と、導電層５０上に配置された少なくとも１層のＩＩＩ族窒化物半導体層２００とを含み、ＩＩＩ族窒化物半導体層２００のうち導電層５０に隣接する導電層隣接ＩＩＩ族窒化物半導体層２００ｃは、ｎ型導電性を有し、転位密度が１×１０⁷ｃｍ^-2以下であり、酸素濃度が５×１０¹⁸ｃｍ^-3以下である。
【選択図】図１

Description

本発明は、半導体デバイスおよびその製造方法に関し、詳しくは、特性が高い縦型の半導体デバイスおよびその製造方法に関する。

縦型の半導体デバイスは、発光デバイス、電子デバイスともにパッケージングが容易、面積効率が高いといった特徴がある。このような特徴を有する縦型の半導体デバイスを製造する方法として、下地基板上に成長させた半導体層を、上記下地基板とは異なる支持基板に貼り替える方法が提案されている。

たとえば、特開２０１０−２１２７１９号公報（特許文献１）は、下地基板上に成長させた半導体層からその下地基板が除去した後の半導体層の表面（ｎ型半導体層の表面）に凹凸パターンを形成することにより、半導体デバイスの光の取り出しを高めることを開示する。

また、特開２００７−１５８３３４号公報（特許文献２）は、下地基板上にエッチング停止層を介在させて半導体層を成長させて、下地基板が除去した後の半導体層のエッチングをこのエッチング停止層で停止させることにより、半導体層（ｎ型半導体層）の損傷を低減してｎ側電極のコンタクト特性を改善することを開示する。

また、特開２０１０−２３２６２５号公報（特許文献３）は、緩衝層を介して支持基板にＩＩＩ族窒化物半導体層を貼り合わせた後、緩衝層をエッチング除去することにより支持基板のレーザリフトオフを容易にすることを開示する。

特開２０１０−２１２７１９号公報 特開２００７−１５８３３４号公報 特開２０１０−２３２６２５号公報

しかしながら、上記の特開２０１０−２１２７１９号公報（特許文献１）、特開２００７−１５８３３４号公報（特許文献２）および特開２０１０−２３２６２５号公報（特許文献３）において開示されている方法により製造される発光デバイスは、いずれも半導体層のうちｐ型半導体層が支持基板に接合されているｐ−ｄｏｗｎ型の発光デバイスであり、ｎ型半導体層から下地基板を分離するため、かかる分離によりｎ型半導体層が劣化しその表面が粗くなる。したがって、上記の特許文献１から特許文献３までに開示されている方法では、表面の粗いｎ型半導体層に支持基板を接合することが困難であるため、ｎ型半導体層が支持基板に接合されているｎ−ｄｏｗｎ型の半導体デバイスを製造することが困難という問題点がある。

また、上記の特許文献２に開示されている方法では、下地基板と半導体層との間に特異な性質を有するエッチング停止層を介在させているために、半導体層上に成長させるｎ型ＧａＮ層、活性層およびｐ型ＧａＮ層の結晶性が低下することにより、半導体デバイスの特性が低下するという問題点がある。

本発明は、上記の問題点を解決して、支持基板との接合性が高く結晶性の高い半導体層を有するｎ−ｄｏｗｎ型の半導体デバイスを提供することを目的とする。

本発明にかかる半導体デバイスは、支持基板と、支持基板上に配置された導電層と、導電層上に配置された少なくとも１層のＩＩＩ族窒化物半導体層とを含み、ＩＩＩ族窒化物半導体層のうち導電層に隣接する導電層隣接ＩＩＩ族窒化物半導体層は、ｎ型導電性を有し、転位密度が１×１０⁷ｃｍ^-2以下であり、酸素濃度が５×１０¹⁸ｃｍ^-3以下である。

本発明にかかる半導体デバイスにおいて、導電層隣接ＩＩＩ族窒化物半導体層の酸素濃度を５×１０¹⁷ｃｍ^-3以下とすることができる。また、導電層隣接ＩＩＩ族窒化物半導体層は、ＩＩＩ族窒化物を構成するＩＩＩ族元素としてＡｌを含むことができる。

本発明にかかる半導体デバイスの製造方法は、下地基板に第１のＩＩＩ族窒化物半導体層が貼り合わされた第１の複合基板を準備する工程と、第１の複合基板の第１のＩＩＩ族窒化物半導体層上に少なくとも１層の第２のＩＩＩ族窒化物半導体層を成長させる工程と、第２のＩＩＩ族窒化物半導体層に仮支持基板を貼り合わせて第２の複合基板を形成する工程と、第２の複合基板から下地基板を除去する工程と、第１のＩＩＩ族窒化物半導体層上に導電層を形成する工程と、導電層に支持基板を貼り合わせて第３の複合基板を形成する工程と、第３の複合基板から仮支持基板を除去する工程と、を含み、第１のＩＩＩ族窒化物半導体層は、ｎ型導電性を有し、転位密度が１×１０⁷ｃｍ^-2以下であり、酸素濃度が５×１０¹⁸ｃｍ^-3以下である。

また、本発明にかかる半導体デバイスの製造方法は、下地基板に第１のＩＩＩ族窒化物半導体層が貼り合わされた第１の複合基板を準備する工程と、第１の複合基板の第１のＩＩＩ族窒化物半導体層上に少なくとも１層の第２のＩＩＩ族窒化物半導体層を成長させる工程と、第２のＩＩＩ族窒化物半導体層に仮支持基板を貼り合わせて第２の複合基板を形成する工程と、第２の複合基板から下地基板を除去する工程と、第１のＩＩＩ族窒化物半導体層を除去する工程と、第２のＩＩＩ族窒化物半導体層上に導電層を形成する工程と、導電層に支持基板を貼り合わせて第４の複合基板を形成する工程と、第４の複合基板から仮支持基板を除去する工程と、を含み、第２のＩＩＩ族窒化物半導体層のうち導電層に隣接する導電層隣接ＩＩＩ族窒化物半導体層は、ｎ型導電性を有し、転位密度が１×１０⁷ｃｍ^-2以下であり、酸素濃度が５×１０¹⁷ｃｍ^-3以下である。

本発明によれば、支持基板との接合性が高く結晶性の高い半導体層を有するｎ−ｄｏｗｎ型の半導体デバイスを提供することができる。

本発明にかかる半導体デバイスの一例を示す概略断面図である。 本発明にかかる半導体デバイスの製造方法の一例を示す概略断面図である。 本発明にかかる半導体デバイスの製造方法の別の例を示す概略断面図である。 本発明にかかる半導体デバイスの製造方法のさらに別の例を示す概略断面図である。 本発明にかかる半導体デバイスの製造方法のさらに別の例を示す概略断面図である。 本発明にかかる半導体デバイスの製造方法のさらに別の例を示す概略断面図である。 本発明にかかる半導体デバイスの製造方法において用いられる第１の複合基板の製造方法の一例を示す概略断面図である。 本発明にかかる半導体デバイスの製造方法において用いられる第１の複合基板の製造方法の別の例を示す概略断面図である。 典型的な半導体デバイスの製造方法の一例を示す概略断面図である。 典型的な半導体デバイスの製造方法の別の例を示す概略断面図である。

［半導体デバイス］
（実施形態１）
図１を参照して、本発明の一実施形態である半導体デバイス５は、支持基板６０と、支持基板６０上に配置された導電層５０と、導電層５０上に配置された少なくとも１層のＩＩＩ族窒化物半導体層２００とを含み、ＩＩＩ族窒化物半導体層２００のうち導電層５０に隣接する導電層隣接ＩＩＩ族窒化物半導体層２００ｃは、ｎ型導電性を有し、転位密度が１×１０⁷ｃｍ^-2以下であり、酸素濃度が５×１０¹⁸ｃｍ^-3以下である。

本実施形態の半導体デバイス５は、導電層隣接ＩＩＩ族窒化物半導体層２００ｃがｎ型導電性であることからｎ−ｄｏｗｎ型の半導体デバイスであり、転位密度が１×１０⁷ｃｍ^-2以下かつ酸素濃度が５×１０¹⁸ｃｍ^-3以下であることから結晶性が高いため、かかる導電層隣接ＩＩＩ族窒化物半導体層２００ｃを含むＩＩＩ族窒化物半導体層２００は結晶性が高く、支持基板６０との接合性に優れる。

（支持基板）
本実施形態の半導体デバイス５における支持基板６０は、半導体デバイス５のＩＩＩ族窒化物半導体層２００を支持するのに適したものであれば特に制限はないが、光透過性が高い観点からはサファイア支持基板、スピネル支持基板などが好ましく、導電性である観点からはＳｉ支持基板、ＩＩＩ族窒化物支持基板などが好ましく、ＩＩＩ族窒化物半導体層２００の熱膨張係数と同一または近似する熱膨張係数を有する観点からはＩＩＩ族窒化物支持基板、ＳｉＣ支持基板などが好ましい。また、支持基板６０は単結晶でも多結晶でもよい。また、支持基板６０と後述の導電層５０との接合強度を高める観点から、支持基板６０の表面に表面導電層６５が形成されていてもよい。ここで、表面導電層６５と後述の導電層５０とは、化学組成が同一または近似していることが好ましい。

（導電層）
本実施形態の半導体デバイス５における導電層５０は、半導体デバイス５の電極となり得るものであれば特に制限はないが、接触抵抗を下げる観点から、Ａｌ層、Ｗ層、Ｈｆ層などの金属層、また透光性を持たせたい場合にはＩＴＯ（インジウムスズ酸化物）層、ＺｎＯ（亜鉛酸化物）層などの導電性酸化物層などが好ましい。さらに、密着性の向上のためおよび／またはパッド電極の形成のために、Ｔｉおよび／またはＡｕの金属層を含んでいてもよい。

（ＩＩＩ族窒化物半導体層）
本実施形態の半導体デバイス５における少なくとも１層のＩＩＩ族窒化物半導体層２００は、その半導体デバイス５の機能を発現させるように形成されている。半導体デバイス５が電子デバイスの場合は、ＩＩＩ族窒化物半導体層２００は、たとえば、ｎ⁺型半導体層、ｎ^-型半導体層などを含むことができる。また、半導体デバイス５が発光デバイスの場合は、ＩＩＩ族窒化物半導体層２００は、たとえば、発光層、電子ブロック層、コンタクト層などを含むことができる。

また、ＩＩＩ族窒化物半導体層２００のうち導電層５０に隣接する導電層隣接ＩＩＩ族窒化物半導体層２００ｃは、ｎ型導電性を有し、転位密度が１×１０⁷ｃｍ^-2以下であり、酸素濃度が５×１０¹⁸ｃｍ^-3以下である。導電層隣接ＩＩＩ族窒化物半導体層２００ｃがｎ型導電性を有することから、半導体デバイス５はｎ−ｄｏｗｎ型の半導体デバイスである。導電層隣接ＩＩＩ族窒化物半導体層２００ｃは、転位密度が１×１０⁷ｃｍ^-2以下かつ酸素濃度が５×１０¹⁸ｃｍ^-3以下と結晶性が高いことから、かかる導電層隣接ＩＩＩ族窒化物半導体層２００ｃを含むＩＩＩ族窒化物半導体層２００はその結晶性が高い。また、かかる導電層隣接ＩＩＩ族窒化物半導体層２００ｃは、導電層５０と接合する表面の平坦性が高いことから導電層５０との接合性がよい。

ここで、転位密度が１×１０⁷ｃｍ^-2以下かつ酸素濃度が５×１０¹⁸ｃｍ^-3以下の結晶性の高い導電層隣接ＩＩＩ族窒化物半導体層２００ｃは、それを形成するＩＩＩ族窒化物と化学組成が同一でもなく近似でもない下地基板上にバッファ層を介在させてその上に成長させることによって得ることはできない。これは、上記の下地基板上にバッファ層を形成してその上にＩＩＩ族窒化物半導体層を成長させると、成長の初期には、３次元成長（非平面的な成長、たとえば主表面およびファセットを結晶成長表面とする成長、をいう。以下同じ。）が起こるため、成長させるＩＩＩ族窒化物半導体層は、転位密度が高くなり、また多くの酸素が取り込まれて酸素濃度が高くなるからである。このため、別の下地基板（特に制限はないが、たとえば、形成するＩＩＩ族窒化物と化学組成が同一または近似の下地基板）を用いて成長させたＩＩＩ族窒化物半導体インゴットから切り出された転位密度が１×１０⁷ｃｍ^-2以下かつ酸素濃度が５×１０¹⁸ｃｍ^-3以下のＩＩＩ族窒化物半導体基板を用いて導電層隣接ＩＩＩ族窒化物半導体層２００ｃを形成する必要がある。

また、ＩＩＩ族窒化物半導体層２００の結晶性をより高め、また支持基板６０との接合性をより高める観点から、導電層隣接ＩＩＩ族窒化物半導体層２００ｃの酸素濃度は５×１０¹⁷ｃｍ^-3以下が好ましい。

ここで、酸素濃度が５×１０¹⁷ｃｍ^-3以下の導電層隣接ＩＩＩ族窒化物半導体層２００ｃは、それを形成するＩＩＩ族窒化物と化学組成が同一または近似の下地基板上に直接成長させることは困難であり、かかる下地基板上に成長させたＩＩＩ族窒化物半導体層上にさらに成長させることにより好適に得られる。また、ＩＩＩ族窒化物半導体層は、その酸素濃度が低いほど３次元成長よりも２次元成長（平面的な成長、たとえば主表面を結晶成長面とする成長、をいう。以下同じ。）した度合いが高く、このために導電層５０と接合する近傍の結晶性や表面の平坦性が高くなり、主表面に平行な面内で均一かつ良好なオーミック特性が得られやすい。

また、導電層隣接ＩＩＩ族窒化物半導体層２００ｃは、製造の際のエッチングなどによるダメージを抑制する観点から、ＩＩＩ族窒化物を構成するＩＩＩ族元素としてＡｌを含むことが好ましい。Ａｌ−Ｎ結合がＧａ−Ｎ結合よりも強いことに起因して、ダメージを低減することが可能になる。

［半導体デバイスの製造方法］
（実施形態２）
図２〜３および６を参照して、本発明の別の実施形態である半導体デバイス５の製造方法は、下地基板１０に第１のＩＩＩ族窒化物半導体層２１０が貼り合わされた第１の複合基板１Ａ，１Ｂを準備する工程（図２〜３および６における（Ａ））と、第１の複合基板１Ａ，１Ｂの第１のＩＩＩ族窒化物半導体層２１０上に少なくとも１層の第２のＩＩＩ族窒化物半導体層２２０を成長させる工程（図２〜３および６における（Ｂ））と、第２のＩＩＩ族窒化物半導体層２２０に仮支持基板４０を貼り合わせて第２の複合基板２を形成する工程（図２〜３および６における（Ｃ））と、第２の複合基板２から下地基板１０を除去する工程（図２〜３および６における（Ｄ））と、第１のＩＩＩ族窒化物半導体層２１０上に導電層５０を形成する工程（図２における（Ｅ）、図３および６における（Ｆ））と、導電層５０に支持基板６０を貼り合わせて第３の複合基板３を形成する工程（図２における（Ｆ）、図３および６における（Ｇ））と、第３の複合基板３から仮支持基板４０を除去する工程（図２における（Ｇ）、図３および６における（Ｈ））と、を含む。ここで、上記の第１のＩＩＩ族窒化物半導体層２１０は、ｎ型導電性を有し、転位密度が１×１０⁷ｃｍ^-2以下であり、酸素濃度が５×１０¹⁸ｃｍ^-3以下である。

本実施形態の半導体デバイスの製造方法によれば、第１のＩＩＩ族窒化物半導体層２１０はｎ型導電性を有し転位密度が１×１０⁷ｃｍ^-2以下かつ酸素濃度が５×１０¹⁸ｃｍ^-3以下であるため、第１のＩＩＩ族窒化物半導体層２１０上に少なくとも１層の結晶性の高い第２のＩＩＩ族窒化物半導体層２１０を成長させることができるとともに、第１のＩＩＩ族窒化物半導体層２１０から下地基板１０を除去した後の第１のＩＩＩ族窒化物半導体層２１０の表面の平坦性が高くなり第１のＩＩＩ族窒化物半導体層２１０と導電層５０との接合性を高くすることができる。

（第１の複合基板を準備する工程）
図２〜３および６における（Ａ）を参照して、第１の複合基板１Ａ，１Ｂを準備する工程には、特に制限はないが、下地基板１０と第１のＩＩＩ族窒化物半導体層２１０との接合性を高めるとともに両者の分離を容易にする観点から、図７および図８のそれぞれに示すサブ工程を含むことが好ましい。

（第１の複合基板１Ａの場合）
図７を参照して、第１の複合基板１Ａを準備する工程について、以下に説明する。まず、図７（Ａ）を参照して、下地基板１０上にＳｉＯ₂層１２ａを形成するサブ工程と、ＩＩＩ族窒化物半導体基板２０の一方の主表面上にＳｉＯ₂層１２ｂを形成した後、上記主表面から一定の深さの面Ｐにイオンを注入して面Ｐの領域を脆化させるサブ工程と、を含む。ここで、下地基板１０は、特に制限はないが、後工程において第１のＩＩＩ族窒化物半導体層２１０上に第２のＩＩＩ族窒化物半導体層２２０を成長させる際に第１のＩＩＩ族窒化物半導体層２１０にクラックを発生させない観点から、第１のＩＩＩ族窒化物半導体層２１０と化学組成が同一または近似のＩＩＩ族窒化物基板であることが好ましい。また、後工程において、下地基板１０をレーザリフトオフで剥離する場合には、レーザが下地基板１０を透過し第１のＩＩＩ族窒化物半導体層２１０で吸収されるようにするために、下地基板１０はサファイア下地基板、スピネル下地基板、酸化ガリウム下地基板などが好ましい。また、ＳｉＯ₂層１２ａ，１２ｂを形成する方法は、特に制限はなく、プラズマＣＶＤ（化学気相堆積）法、スパッタ法、真空蒸着法などが好適に挙げられる。

次に、図７（Ｂ）を参照して、下地基板１０上に形成されたＳｉＯ₂層１２ａとＩＩＩ族窒化物半導体基板２０上に形成されたＳｉＯ₂層１２ｂとを貼り合わせるサブ工程を含む。かかる貼り合わせにより、２つのＳｉＯ₂層１２ａ，１２ｂは一体化してＳｉＯ₂層１２となる。ここで、貼り合わせる方法は、特に制限はなく、貼り合わせる面の表面を洗浄して直接貼り合わせ、その後７００℃〜１０００℃に昇温して接合する直接接合法、金属膜を形成し、接触させつつ昇温することで金属膜の金属を合金化させることにより接合する合金接合法、プラズマやイオンなどで貼り合わせ面を活性化させ接合する表面活性化法、などが好ましく用いられる。

次に、図７（Ｂ）および（Ｃ）を参照して、ＳｉＯ₂層１２を介在させて下地基板１０とＩＩＩ族窒化物半導体基板２０とが貼り合わされた基板に、熱および／または応力を加えることにより、ＩＩＩ族窒化物半導体基板２０をイオン注入より脆化された面Ｐにおいて第１のＩＩＩ族窒化物半導体層２１０と残りのＩＩＩ族窒化物半導体基板２１とに分離して、下地基板１０上にＳｉＯ₂層１２を介在させて第１のＩＩＩ族窒化物半導体層２１０が貼り合わされた第１の複合基板１Ａが得られる。

（第１の複合基板１Ｂの場合）
図８を参照して、第１の複合基板１Ｂを準備する工程について、以下に説明する。まず、図８（Ａ）を参照して、下地基板１０上に第１のＳｉＯ₂層１４、アモルファスＳｉ層１６および第２のＳｉＯ₂層１８ａを順次形成するサブ工程と、ＩＩＩ族窒化物半導体基板２０の一方の主表面上に第２のＳｉＯ₂層１８ｂを形成した後、上記主表面から一定の深さの面Ｐにイオンを注入して面Ｐの領域を脆化させるサブ工程と、を含む。ここで、下地基板１０は、特に制限はないが、後工程において第１のＩＩＩ族窒化物半導体層２１０上に第２のＩＩＩ族窒化物半導体層２２０を成長させる際に第１のＩＩＩ族窒化物半導体層２１０にクラックを発生させない観点から、第１のＩＩＩ族窒化物半導体層２１０と化学組成が同一または近似のＩＩＩ族窒化物基板であることが好ましい。また、第１のＳｉＯ₂層１４、アモルファスＳｉ層１６および第２のＳｉＯ₂層１８ａ，１８ｂを形成する方法は、特に制限はなく、プラズマＣＶＤ（化学気相堆積）法、スパッタ法、真空蒸着法などが好適に挙げられる。

次に、図８（Ｂ）を参照して、下地基板１０上に第１のＳｉＯ₂層１４、アモルファスＳｉ層１６を介在させて形成された第２のＳｉＯ₂層１８ａとＩＩＩ族窒化物半導体基板２０上に形成された第２のＳｉＯ₂層１８ｂとを貼り合わせるサブ工程を含む。かかる貼り合わせにより、２つの第２のＳｉＯ₂層１８ａ，１８ｂは一体化して第２のＳｉＯ₂層１８となる。ここで、貼り合わせる方法は、特に制限はなく、貼り合わせる面の表面を洗浄して直接貼り合わせ、その後７００℃〜１０００℃に昇温して接合する直接接合法、金属膜を形成し、接触させつつ昇温することで金属膜の金属を合金化させることにより接合する合金接合法、プラズマやイオンなどで貼り合わせ面を活性化させ接合する表面活性化法、などが好ましく用いられる。

次に、図８（Ｂ）および（Ｃ）を参照して、第１のＳｉＯ₂層１４、アモルファスＳｉ層１６および第２のＳｉＯ₂層１８を介在させて下地基板１０とＩＩＩ族窒化物半導体基板２０とが貼り合わされた基板に、熱および／または応力を加えることにより、ＩＩＩ族窒化物半導体基板２０をイオン注入より脆化された面Ｐにおいて第１のＩＩＩ族窒化物半導体層２１０と残りのＩＩＩ族窒化物半導体基板２１とに分離して、下地基板１０上に、第１のＳｉＯ₂層１４、アモルファスＳｉ層１６および第２のＳｉＯ₂層１８を介在させて第１のＩＩＩ族窒化物半導体層２１０が貼り合わされた第１の複合基板１Ｂが得られる。

ここで、上記の第１の複合基板１Ａ，１Ｂにおける第１のＩＩＩ族窒化物半導体層２１０は、ｎ型導電性を有し、転位密度が１×１０⁷ｃｍ^-2以下かつ酸素濃度が５×１０¹⁸ｃｍ^-3以下である。第１のＩＩＩ族窒化物半導体層２１０がｎ型導電性を有するため、ｎ型半導体層が支持基板に接合されたｎ−ｄｏｗｎ型の半導体デバイスの製造が容易になる。第１のＩＩＩ族窒化物半導体層２１０は、１×１０⁷ｃｍ^-2以下の転位密度および５×１０¹⁸ｃｍ^-3以下の酸素濃度を有しているため、その上に結晶性の高い少なくとも１層の第２のＩＩＩ族窒化物半導体層２２０を成長させることができる。

このような転位密度が１×１０⁷ｃｍ^-2以下かつ酸素濃度が５×１０¹⁸ｃｍ^-3以下の結晶性の高い第１のＩＩＩ族窒化物半導体層２１０は、それを形成するＩＩＩ族窒化物と化学組成が同一でもなく近似でもない下地基板上にバッファ層を介在させてその上に成長させる方法では得ることができない。これは、上記の下地基板上にバッファ層を形成してその上にＩＩＩ族窒化物半導体層を成長させると、成長の初期には、３次元成長が起こるため、成長させるＩＩＩ族窒化物半導体層は、転位密度が高くなり、また多くの酸素が取り込まれて酸素濃度が高くなるからである。ＩＩＩ族窒化物結晶半導体層は、一般的に、その成長が進むにつれて、３次元成長から２次元成長が優勢になるため、成長の中後期には、転位密度および酸素濃度が低減する。したがって、別の下地基板（特に制限はないが、たとえば、形成するＩＩＩ族窒化物と化学組成が同一または近似の下地基板）を用いて成長させたＩＩＩ族窒化物半導体インゴットから切り出された転位密度が１×１０⁷ｃｍ^-2以下かつ酸素濃度が５×１０¹⁸ｃｍ^-3以下のＩＩＩ族窒化物半導体基板を本実施形態の下地基板１０に貼り合わせることにより、本実施形態の第１の複合基板１Ａ，１Ｂを作製する必要がある。

（第２のＩＩＩ族窒化物半導体の成長工程）
図２〜３および６における（Ｂ）を参照して、第２のＩＩＩ族窒化物半導体層２２０の成長工程において、その成長方法は、第１のＩＩＩ族窒化物半導体層２１０上に、少なくとも１層の第２のＩＩＩ族窒化物半導体層２２０をエピタキシャル成長させることができる方法であれば特に制限はなく、ＭＯＶＰＥ（有機金属気相成長）法、ＨＶＰＥ（ハイドライド気相成長）法、ＭＢＥ（分子線成長）法、昇華法などの気相法、フラックス法、高窒素圧溶液法などの液相法などが好適に挙げられる。

第２のＩＩＩ族窒化物半導体層２２０の成長工程において得られる第２のＩＩＩ族窒化物半導体層２２０は、転位密度が１×１０⁷ｃｍ^-2以下かつ酸素濃度が５×１０¹⁸ｃｍ^-3以下の結晶性の高い第１のＩＩＩ族窒化物半導体層２１０上にエピタキシャル成長されたものであるため、高い結晶性を有する。

（電極の形成工程）
第２のＩＩＩ族窒化物半導体層２２０の成長工程の後、第２のＩＩＩ族窒化物半導体層２２０の最外層上に、電極３０を形成する工程（電極の形成工程）を含むことができる。

（第２の複合基板の形成工程）
図２〜３および６における（Ｃ）を参照して、第２の複合基板の形成工程において、第２のＩＩＩ族窒化物半導体層２２０と仮支持基板４０とを貼り合わせる方法は、第２のＩＩＩ族窒化物半導体層２２０を仮支持基板４０で十分に支持することができかつ後工程で第２のＩＩＩ族窒化物半導体層２２０から仮支持基板４０を容易に除去できる方法であれば特に制限はなく、たとえば、ワックス４２により貼り合わせる方法が好適に挙げられる。ワックス４２などを用いることにより、第２のＩＩＩ族窒化物半導体層２２０の最外層に電極３０が形成されている場合であっても、第２のＩＩＩ族窒化物半導体層２２０と仮支持基板４０とを確実に貼り合わせることができる。

ここで、仮支持基板４０は、第２のＩＩＩ族窒化物半導体層２２０を十分に支持することができるものであれば特に制限はなく、サファイア仮支持基板、Ｓｉ仮支持基板、ＩＩＩ族窒化物半導体仮支持基板などが好適に挙げられる。

上記のようにして、第２のＩＩＩ族窒化物半導体層２２０に仮支持基板４０を貼り合わせることにより、第２の複合基板２が得られる。

（下地基板の除去工程）
図２〜３ならびに６における（Ｃ）および（Ｄ）を参照して、下地基板の除去工程において、第２の複合基板２から下地基板１０を除去する方法は、特に制限はないが、効率的に除去する観点から、レーザリフトオフ法が好ましい。レーザリフト法とは、レーザ光を複合基板に照射することにより、その複合基板を構成する一部の層の一部を分解することによりその複合基板の一部を分離する方法をいう。

ここで、第２の複合基板２に含まれる第１の複合基板１Ａ，１Ｂの構造の違いにより、レーザリフトオフに用いられるレーザ光の種類、ならびに分離位置および分離機構が異なる。以下、より詳しく説明する。

（第１の複合基板１Ａを含む第２の複合基板２の場合）
図２（Ｃ）を参照して、第１の複合基板１Ａを含む第２の複合基板２は、下地基板１０、ＳｉＯ₂層１２、第１のＩＩＩ族窒化物半導体層２１０および第２のＩＩＩ族窒化物半導体層２２０がこの順に積層された構造を有する。かかる構造は、下地基板１０が、第１および第２のＩＩＩ族窒化物半導体層２１０，２２０が吸収する波長の光を吸収しない基板、たとえば、サファイア下地基板、スピネル下地基板、酸化ガリウム下地基板などである場合に好適に採用される。

図２（Ｄ）を参照して、たとえば、下地基板１０としてサファイア下地基板を含む第１の複合基板１Ａを含む上記第２の複合基板２について、下地基板１０のリフトオフは以下のように行われる。かかる第２の複合基板２の下地基板１０側から、下地基板１０およびＳｉＯ₂層１２では吸収されないが、第１のＩＩＩ族窒化物半導体層２１０で吸収される波長の光、たとえば、波長３５５ｎｍのＴＨＧ（第３高調波）−ＹＡＧ（イットリウム・アルミニウム・ガーネット）レーザ光を照射する。ＴＨＧ−ＹＡＧレーザ光を吸収した第１のＩＩＩ族窒化物半導体層２１０の一部が分解して、第１のＩＩＩ族窒化物半導体層２１０から下地基板１０およびＳｉＯ₂層１２がリフトオフされる。

（第１の複合基板１Ｂを含む第２の複合基板２の場合）
図３および６の（Ｃ）を参照して、第１の複合基板１Ｂを含む第２の複合基板２は、下地基板１０、第１のＳｉＯ₂層１４、アモルファスＳｉ層１６、第２のＳｉＯ₂層１８、第１のＩＩＩ族窒化物半導体層２１０および第２のＩＩＩ族窒化物半導体層２２０がこの順に積層された構造を有する。かかる構造は、下地基板１０が、第１および第２のＩＩＩ族窒化物半導体層２１０，２２０が吸収する波長の光を吸収する基板、たとえば、ＩＩＩ族窒化物下地基板などである場合に好適に採用される。

図３および６の（Ｄ）を参照して、たとえば、下地基板１０としてＩＩＩ族窒化物下地基板を含む第１の複合基板１Ｂを含む上記第２の複合基板２について、下地基板１０のリフトオフは以下のように行われる。かかる第２の複合基板２の下地基板１０側から、下地基板１０および第１および第２のＳｉＯ₂層１４，１８では吸収されないが、アモルファスＳｉ層１６で吸収される波長の光、たとえば、波長５３２ｎｍのＳＨＧ（第２高調波）−ＹＡＧ（イットリウム・アルミニウム・ガーネット）レーザ光を照射する。ＳＨＧ−ＹＡＧレーザ光は、アモルファスＳｉ層１６で吸収され熱に変換され、かかる熱により第１のＳｉＯ層１４に接する下地基板１０の一部が分解して、第１のＳｉＯ層１４から下地基板１０がリフトオフされる。

ここで、アモルファスＳｉ層１６で変換された熱により、第１のＩＩＩ族窒化物半導体層２１０の一部を分解させることなく、下地基板１０であるＩＩＩ族窒化物下地基板の一部を分解させるためには、第２のＳｉＯ₂層１８に比べて第１のＳｉＯ₂層１４は厚さが小さいことが好ましい。

上記に説明したように、第１の複合基板１Ａを含む第２の複合基板２における下地基板の除去が第１のＩＩＩ族窒化物半導体層２１０の一部の分解により行われるのに対し、第１の複合基板１Ｂを含む第２の複合基板２における下地基板１０の除去は、下地基板１０の一部分解により行われるため、第１のＩＩＩ族窒化物半導体層２１０の高い結晶性を維持するのに好適である。

かかる第１の複合基板１Ｂを含む第２の複合基板２においては、下地基板１０は第１のＳｉＯ₂層１４からリフトオフされるため、第１のＩＩＩ族窒化物半導体層２１０上に第２のＳｉＯ₂層１８、アモルファスＳｉ層１６および第１のＳｉＯ₂層１４が残存する。

したがって、図３および６の（Ｄ）を参照して、次工程のために、第１のＩＩＩ族窒化物半導体層２１０上に残存する第２のＳｉＯ₂層１８、アモルファスＳｉ層１６および第１のＳｉＯ₂層１４を除去する。これらの層を除去する方法には、特に制限はなく、フッ酸硝酸混合溶液などを用いるウェットエッチング、ＲＩＥ（反応性イオンエッチング）などのドライエッチングなどが好適に挙げられる。

（導電層の形成工程）
図２の（Ｅ）ならびに図３および６の（Ｆ）を参照して、導電層の形成工程において、第１のＩＩＩ族窒化物半導体層２１０上に導電層５０を形成する方法には、導電層５０の形成に適した方法であれば特に制限はなく、スパッタ法、真空蒸着法などが好適に挙げられる。

ここで、導電層５０は、特に制限はないが、接触抵抗を下げる観点から、Ａｌ層、Ｗ層、Ｈｆ層などの金属層、また透光性を持たせたい場合にはＩＴＯ（インジウムスズ酸化物）層、ＺｎＯ（亜鉛酸化物）層などの導電性酸化物層などが好ましい。さらに、密着性の向上のためおよび／またはパッド電極の形成のためにＴｉおよび／またはＡｕの金属層を含んでいてもよい。たとえば、これらの金属層を複数積層したＡｌ／Ｔｉ／Ａｕ層が好適に用いられる。

（第３の複合基板の形成工程）
図２の（Ｆ）ならびに図３および６の（Ｇ）を参照して、第３の複合基板の形成工程において、導電層５０に支持基板６０を貼り合わせる方法には、導電層５０と確実に接合して導電層５０ならびに第１および第２のＩＩＩ族窒化物半導体層２１０，２２０を十分に支持できる方法であれば特に制限はなく、たとえば、貼り合わせ面をはんだにより接合するはんだ接合法、貼り合わせる面の表面を洗浄して直接貼り合わせた後７００℃〜１０００℃に昇温して接合することによる直接接合法、プラズマやイオンなどで貼り合わせ面を活性化させ接合することによる表面活性化法などが好適に挙げられる。

また、支持基板６０は、導電層５０と確実に接合して導電層５０ならびに第１および第２のＩＩＩ族窒化物半導体層２１０，２２０を十分に支持できる基板であれば特に制限はなく、光透過性および光取り出し効率が高い観点からはサファイア支持基板、スピネル支持基板などが好ましく、縦型の半導体デバイスに必要な導電性を有する観点からはＳｉ支持基板、ＩＩＩ族窒化物支持基板などが好ましく、第１および第２のＩＩＩ族窒化物半導体層２１０，２２０の熱膨張係数と同一または近似する熱膨張係数を有する観点からはＩＩＩ族窒化物支持基板、ＳｉＣ支持基板などが好ましい。また、支持基板６０は単結晶でも多結晶でもよい。

ここで、支持基板６０は、導電層５０との接合性を高くする観点から、その表面に表面導電層６５が形成されていることが好ましい。支持基板６０の表面導電層６５は、特に制限はないが、導電層５０と化学組成が同一または近似であることが好ましい。また、縦型の半導体デバイスの場合は、支持基板６０と表面導電層６５がオーミック接合をなすことが好ましい。たとえば、導電層５０がＡｌ／Ｔｉ／Ａｕ層で支持基板６０がＳｉ支持基板のとき、表面導電層６５はＡｌ／Ｔｉ／Ａｕ層の合金層が好ましい。

上記のようにして、導電層５０に支持基板６０を貼り合わせることにより、第３の複合基板３が得られる。

（仮支持基板の除去工程）
図２の（Ｇ）ならびに図３および６の（Ｈ）を参照して、仮支持基板の除去工程において、第３の複合基板３から仮支持基板４０を除去する方法には、特に制限はなく、たとえば、仮支持基板４０がワックス４２により第２のＩＩＩ族窒化物半導体層２２０に貼り合わされている場合には、そのワックス４２を融解させることにより、仮支持基板４０を除去することができる。

上記のようにして、第３の複合基板３から仮支持基板４０を除去することにより、支持基板６０と、支持基板６０上に配置された導電層５０と、導電層５０上に配置された少なくとも１層のＩＩＩ族窒化物半導体層２００として第１および第２のＩＩＩ族窒化物半導体層２１０，２２０が配置され、ＩＩＩ族窒化物半導体層２００のうち導電層５０に隣接する導電層隣接ＩＩＩ族窒化物半導体層２００ｃである第１のＩＩＩ族窒化物半導体層２１０は、ｎ型導電性を有し、転位密度が５×１０¹⁷ｃｍ^-2以下であり、酸素濃度が５×１０¹⁸ｃｍ^-3以下である半導体デバイス５が得られる。

（実施形態３）
図４〜５を参照して、本発明のさらに別の実施形態である半導体デバイス５の製造方法は、下地基板１０に第１のＩＩＩ族窒化物半導体層２１０が貼り合わされた第１の複合基板１Ｂを準備する工程（図４〜５における（Ａ））と、第１の複合基板１Ｂの第１のＩＩＩ族窒化物半導体層２１０上に少なくとも１層の第２のＩＩＩ族窒化物半導体層２２０を成長させる工程（図４〜５における（Ｂ））と、第２のＩＩＩ族窒化物半導体層２２０に仮支持基板４０を貼り合わせて第２の複合基板２を形成する工程（図４〜５における（Ｃ））と、第２の複合基板２から下地基板１０を除去する工程（図４〜５における（Ｄ））と、第１のＩＩＩ族窒化物半導体層２１０を除去する工程（図４〜５における（Ｆ））と、第２のＩＩＩ族窒化物半導体層２２０上に導電層５０を形成する工程（図４〜５における（Ｇ））と、導電層５０に支持基板６０を貼り合わせて第４の複合基板４を形成する工程（図４〜５における（Ｈ））と、第４の複合基板４から仮支持基板４０を除去する工程（図４〜５における（Ｉ））と、を含み、第２のＩＩＩ族窒化物半導体層２２０のうち導電層５０に隣接する導電層隣接ＩＩＩ族窒化物半導体層２００ｃは、ｎ型導電性を有し、転位密度が１×１０⁷ｃｍ^-2以下であり、酸素濃度が５×１０¹⁷ｃｍ^-3以下である。

（第１の複合基板の準備工程から下地基板の除去工程まで）
図４〜５の（Ａ）〜（Ｅ）を参照して、本発明のさらに別の実施形態である半導体デバイス５の製造方法における第１の複合基板１Ｂの準備工程、第２のＩＩＩ族窒化物半導体層２２０の成長工程、第２の複合基板２の形成工程および下地基板１０の除去工程は、それぞれ実施形態２の半導体デバイス５の製造方法における第１の複合基板１Ａ，１Ｂの準備工程、第２のＩＩＩ族窒化物半導体層２２０の成長工程、第２の複合基板２の形成工程および下地基板１０の除去工程と同様である。

図４〜５においては第１の複合基板１Ｂのみが描かれているが、本実施形態の
半導体デバイスの製造方法においては、実施形態２の半導体デバイスの製造方法と同様に、第１の複合基板１Ｂに替えて第１の複合基板１Ａを用いることもできる。

（第１のＩＩＩ族窒化物半導体層の除去工程）
図４〜５の（Ｆ）を参照して、第１のＩＩＩ族窒化物半導体層の除去工程において、第１のＩＩＩ族窒化物半導体層２１０を除去する方法には、特に制限はなく、ＲＩＥなどのドライエッチングなどが好適に挙げられる。

このように第１のＩＩＩ族窒化物半導体層２１０を除去することにより、第２のＩＩＩ族窒化物半導体層２２０を露出させて、この上に導電層５０を形成することが可能となる。イオン注入のダメージを含む第１のＩＩＩ族窒化物半導体層２１０を除去することにより、第２のＩＩＩ族窒化物半導体層２２０と導電層５０の電気的接合を好適なものにできる。

（導電層の形成工程）
図４〜５の（Ｇ）を参照して、導電層の形成工程において、第２のＩＩＩ族窒化物半導体層２２０上に導電層５０を形成する方法は、導電層５０の形成に適した方法であれば特に制限はなく、スパッタ法、真空蒸着法などが好適に挙げられる。

ここで、導電層５０は、特に制限はないが、接触抵抗を下げる観点から、Ａｌ層、Ｗ層、Ｈｆ層などの金属層、また透光性を持たせたい場合にはＩＴＯ（インジウムスズ酸化物）層、ＺｎＯ（亜鉛酸化物）層などの導電性酸化物層などが好ましい。さらに、密着性の向上のためおよび／またはパッド電極の形成のためにＴｉおよび／またはＡｕの金属層を含んでいてもよい。たとえば、これらの金属層を複数積層したＡｌ／Ｔｉ／Ａｕ層が好適に用いられる。

（第４の複合基板の形成工程）
図４〜５の（Ｈ）を参照して、第４の複合基板の形成工程において、導電層５０に支持基板６０を貼り合わせる方法には、導電層５０と確実に接合して導電層５０および第２のＩＩＩ族窒化物半導体層２２０を十分に支持できる方法であれば特に制限はなく、たとえば、貼り合わせ面をはんだにより接合するはんだ接合法、貼り合わせる面の表面を洗浄して直接貼り合わせた後７００℃〜１０００℃に昇温して接合することによる直接接合法、プラズマやイオンなどで貼り合わせ面を活性化させ接合することによる表面活性化法などが好適に挙げられる。

また、支持基板６０は、導電層５０と確実に接合して導電層５０および第２のＩＩＩ族窒化物半導体層２２０を十分に支持できる基板であれば特に制限はなく、光透過性および光取り出し効率が高い観点からはサファイア支持基板、スピネル支持基板などが好ましく、縦型の半導体デバイスに必要な導電性を有する観点からはＳｉ支持基板、ＩＩＩ族窒化物支持基板などが好ましく、第２のＩＩＩ族窒化物半導体層２２０の熱膨張係数と同一または近似する熱膨張係数を有する観点からはＩＩＩ族窒化物支持基板、ＳｉＣ支持基板などが好ましい。また、支持基板６０は単結晶でも多結晶でもよい。

ここで、支持基板６０は、導電層５０との接合性を高くする観点から、その表面に表面導電層６５が形成されていることが好ましい。支持基板６０の表面導電層６５は、特に制限はないが、導電層５０と化学組成が同一または近似であることが好ましい。また、縦型の半導体デバイスの場合は、支持基板６０と表面導電層６５がオーミック接合をなすことが好ましい。たとえば、導電層５０がＡｌ／Ｔｉ／Ａｕ層で支持基板６０がＳｉ支持基板のとき、表面導電層６５はＡｌ／Ｔｉ／Ａｕ層の合金層が好ましい。

上記のようにして、導電層５０に支持基板６０を貼り合わせることにより、第４の複合基板４が得られる。

（仮支持基板の除去工程）
図４〜５の（Ｉ）を参照して、仮支持基板の除去工程において、第４の複合基板４から仮支持基板４０を除去する方法には、特に制限はなく、たとえば、仮支持基板４０がワックス４２により第２のＩＩＩ族窒化物半導体層２２０に貼り合わされている場合には、そのワックス４２を融解させることにより、仮支持基板４０を除去することができる。

上記のようにして、第４の複合基板４から仮支持基板４０を除去することにより、支持基板６０と、支持基板６０上に配置された導電層５０と、導電層５０上に配置された少なくとも１層のＩＩＩ族窒化物半導体層２００として第２のＩＩＩ族窒化物半導体層２２０が配置され、ＩＩＩ族窒化物半導体層２００である第２のＩＩＩ族窒化物半導体層２２０のうち導電層５０に隣接する導電層隣接ＩＩＩ族窒化物半導体層２００ｃは、ｎ型導電性を有し、転位密度が５×１０¹⁷ｃｍ^-2以下であり、酸素濃度が５×１０¹⁷ｃｍ^-3以下である半導体デバイス５が得られる。ここで、第２のＩＩＩ族窒化物半導体層２２０は、第１のＩＩＩ族窒化物半導体層２１０上にエピタキシャル成長させたものであり、第１のＩＩＩ族窒化物半導体層２１０に比べて酸素濃度をさらに低減することができるため、導電層隣接ＩＩＩ族窒化物半導体層２００ｃの酸素濃度を５×１０¹⁷ｃｍ^-3以下とすることができる。

（実施例１）
１．第１の複合基板の準備
図２（Ａ）を参照して、直径２インチ（５．０８ｃｍ）で厚さ４００μｍのサファイア下地基板（下地基板１０）に厚さ２００ｎｍのＳｉＯ₂層１２を介在させてＧａＮ層（第１のＩＩＩ族窒化物半導体層２１０）が貼り合わされた第１の複合基板１Ａを準備した。ここで、ＧａＮ層（第１のＩＩＩ族窒化物半導体層２１０）は、転位密度が５×１０⁶ｃｍ^-2であり、酸素濃度が２×１０¹⁸ｃｍ^-3であった。転位密度はＣＬ（カソードルミネッセンス）法により測定し、酸素濃度はＳＩＭＳ（２次イオン質量分析）法より測定した。

かかる第１の複合基板１Ａは、具体的には、以下のようにして準備された。まず、図７（Ａ）を参照して、直径２インチ（５．０８ｃｍ）で厚さ４００μｍのサファイア下地基板（下地基板１０）上に、プラズマＣＶＤ法により、厚さ１００ｎｍのＳｉＯ₂層１２ａを形成した。また、転位密度が５×１０⁶ｃｍ^-2かつ酸素濃度が２×１０¹⁸ｃｍ^-3のＧａＮ基板（ＩＩＩ族窒化物半導体基板２０）の一方の主表面上に主表面上にプラズマＣＶＤ法により厚さ１００ｎｍのＳｉＯ₂層１２ｂを形成した後、上記主表面から約１５０ｎｍの深さの面Ｐに水素イオンを注入した。

次いで、図７（Ｂ）を参照して、サファイア下地基板（下地基板１０）に形成されたＳｉＯ₂層１２ａとＧａＮ基板（ＩＩＩ族窒化物半導体基板２０）に形成されたＳｉＯ₂層１２ｂとを、それらの表面をドライエッチング装置を用いた酸素プラズマ処理により清浄化した後、重ね合わせて、室温（２５℃）中で７ＭＰａの荷重で加圧することにより、貼り合わせた。こうして得られた貼り合わせ基板を、室温（２５℃）から３００℃まで３時間かけてゆっくりと昇温することにより、接合界面の接合強度を高めた。かかる接合により、２つのＳｉＯ₂層１２ａ，１２ｂが一体化して厚さ２００ｎｍのＳｉＯ₂層１２が形成された。

次いで、図７（Ｃ）を参照して、上記の貼り合わせ基板を５００℃に加熱して基板の主表面に対して斜めに応力をかけた。ＧａＮ基板（ＩＩＩ族窒化物半導体基板２０）が上記の面Ｐにおいて分離することにより、サファイア下地基板（下地基板１０）にＳｉＯ₂層１２を介在させて厚さ１５０ｎｍのＧａＮ層（第１のＩＩＩ族窒化物半導体層２１０）が貼り合わされた第１の複合基板１Ａが得られた。

２．第２のＩＩＩ族窒化物半導体層の成長
図２（Ｂ）を参照して、上記の第１の複合基板１Ａをアンモニア（ＮＨ₃）ガスと水素（Ｈ₂）ガスとの混合ガス中１０５０℃で１０分間サーマルクリーニングした。かかる第１の複合基板１ＡのＧａＮ層（第１のＩＩＩ族窒化物半導体層２１０）上に、ＭＯＶＰＥ法により、１１００℃の条件で、第２のＩＩＩ族窒化物半導体層２２０として、厚さ１μｍでＳｉ濃度が２×１０¹⁸ｃｍ^-3のｎ⁺型ＧａＮ層２２２および厚さが５μｍでＳｉ濃度が６×１０¹⁵ｃｍ^-3のｎ^-型ＧａＮ層２２４（ドリフト層）を順次成長させた。さらに、ｎ^-型ＧａＮ層２２４上に、真空蒸着法により、直径２００μｍのＮｉ層（厚さ５０ｎｍ）／Ａｕ層（厚さ５００ｎｍ）を形成し、６００℃で２分間アニールすることにより合金化させることにより、ショットキー電極（電極３０）を形成した。

３．仮支持基板の貼り合わせによる第２の複合基板の形成
図２（Ｃ）を参照して、上記の第２のＩＩＩ族窒化物半導体層２２０および電極３０とサファイア仮支持基板（仮支持基板４０）とをワックス４２で貼り合わることにより、第２の複合基板２を得た。

４．下地基板の除去
図２（Ｄ）を参照して、第２の複合基板２のサファイア下地基板（下地基板１０）側から波長３５５ｎｍのＴＨＧ−ＹＡＧレーザ光Ｌを照射して、レーザ光をＧａＮ層（第１のＩＩＩ族窒化物半導体層２１０）に吸収させ、ＧａＮ層（第１のＩＩＩ族窒化物半導体層２１０）のサファイア下地基板（下地基板１０）との界面近傍の部分を分解させることにより、サファイア下地基板（下地基板１０）をリフトオフした。

上記のリフトオフにより露出したＧａＮ層（第１のＩＩＩ族窒化物半導体層２１０）の表面のＲＭＳ（二乗平均平方根）粗さ（ＪＩＳ Ｂ０６０１−２００１に規定するＲｑに相当する。以下同じ。）は、１００μｍ×１００μｍの範囲をＡＦＭ（原子間力顕微鏡）で測定したところ、２００ｎｍと小さかった。これは、ＧａＮ層（第１のＩＩＩ族窒化物半導体層２１０）は、その結晶性が高いため、サファイア下地基板（下地基板１０）との界面近傍の部分における分解が均一であり、その表面の平坦性が高くなったものと考えられる。

５．導電層の形成
図２（Ｅ）を参照して、露出したＧａＮ層（第１のＩＩＩ族窒化物半導体層２１０）の主表面に、真空蒸着法により、Ａｌ層（厚さ２０ｎｍ）／Ｔｉ層（厚さ５０ｎｍ）／Ａｕ層（厚さ５００ｎｍ）で構成されるオーミック電極（導電層５０）を形成した。

６．支持基板の貼り合わせによる第３の複合基板の形成
図２（Ｆ）を参照して、Ｓｉ支持基板（支持基板６０）の両主表面に、真空蒸着法によりＡｌ層（厚さ２０ｎｍ）／Ｔｉ層（厚さ５０ｎｍ）／Ａｕ層（厚さ５００ｎｍ）を形成し、４００℃で１０分間アニールすることにより合金化させて表面導電層６５を形成した基板を準備した。かかる基板の表面導電層６５と、オーミック電極（導電層５０）とを、ＡｕＳｎはんだにより貼り合わせることにより、第３の複合基板３を形成した。

７．仮支持基板の除去
図２（Ｆ）および（Ｇ）を参照して、第３の複合基板３においてワックス４２を融解することにより、第３の複合基板３からサファイア仮支持基板（仮支持基板４０）が除去されて、半導体デバイス５として、両主表面にＡｌ層（厚さ２０ｎｍ）／Ｔｉ層（厚さ５０ｎｍ）／Ａｕ層（厚さ５００ｎｍ）の合金層が形成されたＳｉ支持基板（支持基板６０）上に、Ａｌ層（厚さ２０ｎｍ）／Ｔｉ層（厚さ５０ｎｍ）／Ａｕ層（厚さ５００ｎｍ）で構成されるオーミック電極（導電層５０）、ＧａＮ層（第１のＩＩＩ族窒化物半導体層２１０）、ｎ⁺型ＧａＮ層２２２およびｎ^-型ＧａＮ層２２４（ドリフト層）（第２のＩＩＩ族窒化物半導体層２２０）、ならびにＮｉ層（厚さ５０ｎｍ）／Ａｕ層（厚さ５００ｎｍ）の合金で構成されるショットキー電極（電極３０）がこの順に形成されたＳＢＤ（ショットキーバリアダイオード）を得た。

得られたＳＢＤ（半導体デバイス５）は、パラメータアナライザによりそのＩ−Ｖ（電流−電圧）特性を評価したところ、オン抵抗が１．４ｍΩｃｍ²、電流密度１×１０^-3Ａ／ｃｍ²における逆方向耐圧は４００Ｖ、と高特性であった。

（比較例１）
１．ＩＩＩ族窒化物半導体層の成長
図９（Ａ）を参照して、直径２インチ（５．０８ｃｍ）で厚さ４００μｍのサファイア下地基板を水素（Ｈ₂）ガス雰囲気中１１００℃で１０分間サーマルクリーニングした。その後、ＭＯＶＰＥ法により、５２５℃の条件で、そのサファイア下地基板（下地基板１０）上に厚さ２５ｎｍのＧａＮバッファ層（ＩＩＩ族窒化物バッファ層２９０）を成長させた後、１１００℃の条件で、ＧａＮバッファ層（ＩＩＩ族窒化物バッファ層２９０）上に厚さ１μｍでＳｉ濃度が２×１０¹⁸ｃｍ^-3のｎ⁺型ＧａＮ層２２２および厚さが５μｍでＳｉ濃度が６×１０¹⁵ｃｍ^-3のｎ^-型ＧａＮ層２２４（ドリフト層）を順次成長させた。ここで、ｎ⁺型ＧａＮ層２２２は、実施例１と同様に測定したところ、転位密度が１×１０⁹ｃｍ^-2、サファイア下地基板（下地基板１０）との界面近傍の部分における酸素濃度が１×１０¹⁹ｃｍ^-3であった。

さらに、ｎ^-型ＧａＮ層２２４上に、実施例１と同様にして、ショットキー電極（電極３０）を形成することにより、複合基板１Ｒを得た。

２．仮支持基板の貼り合わせ
図９（Ｂ）を参照して、この複合基板１Ｒのｎ^-型ＧａＮ層２２４およびショットキー電極（電極３０）とサファイア仮支持基板（仮支持基板４０）とを、実施例１と同様にワックス４２で貼り合わることにより、複合基板２Ｒを得た。

３．下地基板の除去
図９（Ｃ）を参照して、複合基板２Ｒのサファイア下地基板（下地基板１０）側から実施例１と同様に波長３５５ｎｍのＴＨＧ−ＹＡＧレーザ光Ｌを照射して、レーザ光をＧａＮバッファ層（ＩＩＩ族窒化物バッファ層２９０）に吸収させて、これを分解させることにより、サファイア下地基板（下地基板１０）をリフトオフした。

上記のリフトオフにより露出したｎ⁺型ＧａＮ層２２２の表面のＲＭＳ粗さは、実施例１と同様に測定したところ、６５０ｎｍと大きかった。これは、ＧａＮバッファ層（ＩＩＩ族窒化物バッファ層２９０）およびｎ⁺型ＧａＮ層２２２は、その結晶性が低く、加えてサファイア下地基板（下地基板１０）との界面近傍の部分における酸素濃度が高いため、サファイア下地基板（下地基板１０）との界面近傍の部分における分解が不均一であり、その表面の平坦性が低くなったものと考えられる。

４．導電層の形成
図９（Ｄ）を参照して、露出したｎ⁺型ＧａＮ層２２２の表面に、実施例１と同様にして、オーミック電極（導電層５０）を形成した。

５．支持基板の貼り合わせ
図９（Ｅ）を参照して、実施例１と同様にして、オーミック電極（導電層５０）に、両主表面にＡｌ層（厚さ２０ｎｍ）／Ｔｉ層（厚さ５０ｎｍ）／Ａｕ層（厚さ５００ｎｍ）の合金層（表面導電層６５）が形成されたＳｉ支持基板（支持基板６０）を貼り合わせることにより、複合基板３Ｒを得た。

６．仮支持基板の除去
図９（Ｅ）および（Ｆ）を参照して、実施例１と同様にして、複合基板３Ｒからサファイア仮支持基板（仮支持基板４０）が除去することにより、半導体デバイス５Ｒとして、両主表面にＡｌ層（厚さ２０ｎｍ）／Ｔｉ層（厚さ５０ｎｍ）／Ａｕ層（厚さ５００ｎｍ）の合金層が形成されたＳｉ支持基板（支持基板６０）上に、Ａｌ層（厚さ２０ｎｍ）／Ｔｉ層（厚さ５０ｎｍ）／Ａｕ層（厚さ５００ｎｍ）で構成されるオーミック電極（導電層５０）、ｎ⁺型ＧａＮ層２２２およびｎ^-型ＧａＮ層２２４（ドリフト層）（第２のＩＩＩ族窒化物半導体層に対応）、ならびにＮｉ層（厚さ５０ｎｍ）／Ａｕ層（厚さ５００ｎｍ）の合金で構成されるショットキー電極（電極３０）がこの順に形成されたＳＢＤ（ショットキーバリアダイオード）を得た。

得られたＳＢＤ（半導体デバイス５Ｒ）は、そのＩ−Ｖ特性を実施例１と同様に評価したところ、オン抵抗が２．６ｍΩｃｍ²、電流密度１×１０^-3Ａ／ｃｍ²における逆方向耐圧は８０Ｖ、と低特性であった。オン抵抗が高くなったのは、サファイア下地基板（下地基板１０）のリフトオフ後に露出したｎ⁺型ＧａＮ層２２２の表面の平坦性が低いためにオーミック電極（導電層５０）とＳｉ支持基板（支持基板６０）の表面に形成されたＡｌ層（厚さ２０ｎｍ）／Ｔｉ層（厚さ５０ｎｍ）／Ａｕ層（厚さ５００ｎｍ）の合金層（表面導電層６５）との接合性が低下したこと、および、上記のリフトオフの際に結晶性の低いｎ⁺型ＧａＮ層２２２が受けるダメージが大きいこと、などの理由により、ｎ⁺型ＧａＮ層２２２とＳｉ支持基板（支持基板６０）との間のコンタクト特性が低下したことによるものと考えられる。また、逆方向耐圧が低くなったのは、ｎ⁺型ＧａＮ層２２２の転位密度が高かったことによるものと考えられる。

（実施例２）
１．第１の複合基板の準備
図３（Ａ）を参照して、直径２インチ（５．０８ｃｍ）で厚さ４００μｍのＧａＮ下地基板（下地基板１０）に厚さ１０ｎｍの第１のＳｉＯ₂層１４、厚さ６０ｎｍのアモルファスＳｉ層および厚さ２３０ｎｍの第２のＳｉＯ₂層１８を介在させてＧａＮ層（第１のＩＩＩ族窒化物半導体層２１０）が貼り合わされた第１の複合基板１Ｂを準備した。ここで、ＧａＮ層（第１のＩＩＩ族窒化物半導体層２１０）は、転位密度が５×１０⁶ｃｍ^-2であり、酸素濃度が２×１０¹⁸ｃｍ^-3であった。

かかる第１の複合基板１Ｂは、具体的には、以下のようにして準備された。まず、図８（Ａ）を参照して、直径２インチ（５．０８ｃｍ）で厚さ４００μｍのＧａＮ下地基板（下地基板１０）上に、プラズマＣＶＤ法により、厚さ１０ｎｍの第１のＳｉＯ₂層１４、厚さ６０ｎｍのアモルファスＳｉ層および厚さ１３０ｎｍの第２のＳｉＯ₂層１８ａを順次形成した。また、転位密度が５×１０⁶ｃｍ^-2かつ酸素濃度が２×１０¹⁸ｃｍ^-3のＧａＮ基板（ＩＩＩ族窒化物半導体基板２０）の一方の主表面上にプラズマＣＶＤ法により厚さ１００ｎｍの第２のＳｉＯ₂層１８ｂを形成した後、上記主表面から約１５０ｎｍの深さの面Ｐに水素イオンを注入した。

次いで、図８（Ｂ）を参照して、ＧａＮ下地基板（下地基板１０）に形成された第２のＳｉＯ₂層１８ａとＧａＮ基板（ＩＩＩ族窒化物半導体基板２０）に形成された第２のＳｉＯ₂層１８ｂとを、それらの表面をドライエッチング装置を用いた酸素プラズマ処理により清浄化した後、重ね合わせて、室温（２５℃）中で７ＭＰａの荷重で加圧することにより、貼り合わせた。こうして得られた貼り合わせ基板を、室温（２５℃）から３００℃まで３時間かけてゆっくりと昇温することにより、接合界面の接合強度を高めた。かかる接合により、２つの第２のＳｉＯ₂層１８ａ，１８ｂが一体化して厚さ２３０ｎｍの第２のＳｉＯ₂層１８が形成された。

次いで、図８（Ｃ）を参照して、上記の貼り合わせ基板を５００℃に加熱して基板の主表面に対して斜めに応力をかけた。ＧａＮ基板（ＩＩＩ族窒化物半導体基板２０）が上記の面Ｐにおいて分離することにより、ＧａＮ下地基板（下地基板１０）に第１のＳｉＯ層１４、アモルファスＳｉ層１６および第２のＳｉＯ₂層１８を介在させて厚さ１５０ｎｍのＧａＮ層（第１のＩＩＩ族窒化物半導体層２１０）が貼り合わされた第１の複合基板１Ｂが得られた。

２．第２のＩＩＩ族窒化物半導体層の成長
図３（Ｂ）を参照して、実施例１同様に、上記の第１の複合基板１Ｂをサーマルクリーニングした後、かかる第１の複合基板１ＢのＧａＮ層（第１のＩＩＩ族窒化物半導体層２１０）上に、ＭＯＶＰＥ法により、１１００℃の条件で、第２のＩＩＩ族窒化物半導体層２２０として、厚さ１μｍでＳｉ濃度が２×１０¹⁸ｃｍ^-3のｎ⁺型ＧａＮ層２２２および厚さが５μｍでＳｉ濃度が６×１０¹⁵ｃｍ^-3のｎ^-型ＧａＮ層２２４（ドリフト層）を順次成長させた。さらに、実施例１と同様にして、ｎ^-型ＧａＮ層２２４上にショットキー電極（電極３０）を形成した。

３．仮支持基板の貼り合わせによる第２の複合基板の形成
図３（Ｃ）を参照して、実施例１と同様に、上記の第２のＩＩＩ族窒化物半導体層２２０および電極３０とサファイア仮支持基板（仮支持基板４０）とをワックス４２で貼り合わることにより、第２の複合基板２を得た。

４．下地基板の除去
図３（Ｄ）を参照して、第２の複合基板２のＧａＮ下地基板（下地基板１０）側から波長５３２ｎｍのＳＨＧ−ＹＡＧレーザ光Ｌを照射して、レーザ光ＬをアモルファスＳｉ層１６に吸収させて熱に変換させて、かかる熱によりＧａＮ下地基（下地基板１０）の第１のＳｉＯ₂層１４との界面近傍の部分を分解させることにより、ＧａＮ下地基板（下地基板１０）をリフトオフした。ここで、第１のＳｉＯ₂層１４の厚さに比べて第２のＳｉＯ₂層の厚さが十分に大きいため、ＧａＮ層（第１のＩＩＩ族窒化物半導体層２１０）ではなくＧａＮ下地基板（下地基板１０）を選択的に分解することができる。

図３（Ｅ）を参照して、ＧａＮ層（第１のＩＩＩ族窒化物半導体層２１０）上に残っている第１のＳｉＯ₂層１４、アモルファスＳｉ層１６および第２のＳｉＯ₂層１８をフッ酸硝酸混合溶液によるウェットエッチングにより除去した。

上記のリフトオフにより露出したＧａＮ層（第１のＩＩＩ族窒化物半導体層２１０）の表面のＲＭＳ粗さは、実施例１と同様に測定したところ、４０ｎｍと極めて小さかった。これは、ＧａＮ層（第１のＩＩＩ族窒化物半導体層２１０）は、その結晶性が高く、また、上記のリフトオフの際に分解を受けずに、エッチングによりその表面が露出されたものであるため、その表面の平坦性が高くなったものと考えられる。

５．導電層の形成
図３（Ｆ）を参照して、露出したＧａＮ層（第１のＩＩＩ族窒化物半導体層２１０）の主表面に、実施例１と同様にして、オーミック電極（導電層５０）を形成した。

６．支持基板の貼り合わせによる第３の複合基板の形成
図３（Ｇ）を参照して、実施例１と同様にして、オーミック電極（導電層５０）に、両主表面にＡｌ層（厚さ２０ｎｍ）／Ｔｉ層（厚さ５０ｎｍ）／Ａｕ層（厚さ５００ｎｍ）の合金層（表面導電層６５）が形成されたＳｉ支持基板（支持基板６０）を貼り合わせることにより、第３の複合基板３を形成した。

７．仮支持基板の除去
図３（Ｇ）および（Ｈ）を参照して、実施例１と同様にして、第３の複合基板３からサファイア仮支持基板（仮支持基板４０）が除去することにより、半導体デバイス５として、両主表面にＡｌ層（厚さ２０ｎｍ）／Ｔｉ層（厚さ５０ｎｍ）／Ａｕ層（厚さ５００ｎｍ）の合金層が形成されたＳｉ支持基板（支持基板６０）上に、Ａｌ層（厚さ２０ｎｍ）／Ｔｉ層（厚さ５０ｎｍ）／Ａｕ層（厚さ５００ｎｍ）で構成されるオーミック電極（導電層５０）、ＧａＮ層（第１のＩＩＩ族窒化物半導体層２１０）、ｎ⁺型ＧａＮ層２２２およびｎ^-型ＧａＮ層２２４（ドリフト層）（第２のＩＩＩ族窒化物半導体層２２０）、ならびにＮｉ層（厚さ５０ｎｍ）／Ａｕ層（厚さ５００ｎｍ）の合金で構成されるショットキー電極（電極３０）がこの順に形成されたＳＢＤ（ショットキーバリアダイオード）を得た。

得られたＳＢＤ（半導体デバイス５）は、そのＩ−Ｖ特性を実施例１と同様に評価したところ、オン抵抗が１．２ｍΩｃｍ²、電流密度１×１０^-3Ａ／ｃｍ²における逆方向耐圧は４００Ｖ、と高特性であった。特に、本実施例においては、ＧａＮ層（第１のＩＩＩ族窒化物半導体層２１０）ではなくＧａＮ下地基板（下地基板１０）を部分的に分解することによりＧａＮ下地基板（下地基板１０）をリフトオフしたことにより、ＧａＮ層（第１のＩＩＩ族窒化物半導体層２１０）の受けるダメージがさらに低減してＧａＮ層（第１のＩＩＩ族窒化物半導体層２１０）と導電層５０との接合性がさらに向上したため、実施例１のＳＢＤに比べて、オン抵抗をより低くできたものと考えられる。

（実施例３）
１．第１の複合基板の準備から下地基板の除去まで
図４（Ａ）〜（Ｅ）を参照して、実施例２と同様にして、第１の複合基板１Ｂを準備し、第２のＩＩＩ族窒化物半導体層２２０の成長を成長させ、仮支持基板４０を貼り合わせて第２の複合基板２を形成し、かかる第２の複合基板２から下地基板１０を除去し、さらに、ＧａＮ層（第１のＩＩＩ族窒化物半導体層２１０）上に残っている第１のＳｉＯ₂層１４、アモルファスＳｉ層１６および第２のＳｉＯ₂層１８をフッ酸硝酸混合溶液によるウェットエッチングにより除去した（図４（Ｅ））。

２．第１のＩＩＩ族窒化物半導体層の除去
図４（Ｆ）を参照して、ＧａＮ層（第１のＩＩＩ族窒化物半導体層２１０）をＲＩＥにより除去した。かかるＲＩＥにより、露出したｎ⁺型ＧａＮ層２２２は、転位密度が５×１０⁶ｃｍ^-2、酸素濃度が５×１０¹⁶ｃｍ^-3と結晶性が非常に高く、その表面のＲＭＳ粗さが４０ｎｍと小さく平坦であった。

３．導電層の形成
図４（Ｇ）を参照して、露出したｎ⁺型ＧａＮ層２２２の主表面に、実施例１と同様にして、オーミック電極（導電層５０）を形成した。

４．支持基板の貼り合わせによる第４の複合基板の形成
図４（Ｈ）を参照して、実施例１と同様にして、オーミック電極（導電層５０）に、両主表面にＡｌ層（厚さ２０ｎｍ）／Ｔｉ層（厚さ５０ｎｍ）／Ａｕ層（厚さ５００ｎｍ）の合金層（表面導電層６５）が形成されたＳｉ支持基板（支持基板６０）を貼り合わせることにより、第４の複合基板４を形成した。

５．仮支持基板の除去
図４（Ｈ）および（Ｉ）を参照して、実施例１と同様にして、第４の複合基板４からサファイア仮支持基板（仮支持基板４０）が除去することにより、半導体デバイス５として、両主表面にＡｌ層（厚さ２０ｎｍ）／Ｔｉ層（厚さ５０ｎｍ）／Ａｕ層（厚さ５００ｎｍ）の合金層が形成されたＳｉ支持基板（支持基板６０）上に、Ａｌ層（厚さ２０ｎｍ）／Ｔｉ層（厚さ５０ｎｍ）／Ａｕ層（厚さ５００ｎｍ）で構成されるオーミック電極（導電層５０）、ｎ⁺型ＧａＮ層２２２およびｎ^-型ＧａＮ層２２４（ドリフト層）（第２のＩＩＩ族窒化物半導体層２２０）、ならびにＮｉ層（厚さ５０ｎｍ）／Ａｕ層（厚さ５００ｎｍ）の合金で構成されるショットキー電極（電極３０）がこの順に形成されたＳＢＤ（ショットキーバリアダイオード）を得た。

得られたＳＢＤ（半導体デバイス５）は、そのＩ−Ｖ特性を実施例１と同様に評価したところ、オン抵抗が１．１ｍΩｃｍ²、電流密度１×１０^-3Ａ／ｃｍ²における逆方向耐圧は４００Ｖ、と高特性であった。特に、本実施例においては、水素イオン注入のダメージを含むＧａＮ層（第１のＩＩＩ族窒化物半導体層２１０）を除去して、この層よりもさらに結晶性の高いｎ⁺型ＧａＮ層２２２を導電層５０と接合させることにより、半導体層と導電層とのコンタクト特性がさらに向上したため、実施例２のＳＢＤに比べて、オン抵抗をさらに低くできたものと考えられる。

（実施例４）
１．第１の複合基板の準備
図５（Ａ）を参照して、実施例２と同様にして、第１の複合基板１Ｂを準備した。

２．第２のＩＩＩ族窒化物半導体層の成長
図５（Ｂ）を参照して、実施例１同様に、上記の第１の複合基板１Ｂをサーマルクリーニングした後、かかる第１の複合基板１ＢのＧａＮ層（第１のＩＩＩ族窒化物半導体層２１０）上に、第２のＩＩＩ族窒化物半導体層２２０として、厚さ２０ｎｍでＳｉ濃度が２×１０¹⁸ｃｍ^-3のｎ⁺型Ａｌ_0.04Ｇａ_0.96Ｎ層２２１、厚さ１μｍでＳｉ濃度が２×１０¹⁸ｃｍ^-3のｎ⁺型ＧａＮ層２２２および厚さが５μｍでＳｉ濃度が６×１０¹⁵ｃｍ^-3のｎ^-型ＧａＮ層２２４（ドリフト層）を順次成長させた。ここで、ｎ⁺型Ａｌ_0.04Ｇａ_0.96Ｎ層２２１は、転位密度が５×１０⁶ｃｍ^-2、酸素濃度が８×１０¹⁶ｃｍ^-3であった。さらに、実施例１と同様にして、ｎ^-型ＧａＮ層２２４上にショットキー電極（電極３０）を形成した。

３．第２の複合基板の形成から仮支持基板の除去まで
図５（Ｃ）〜（Ｉ）を参照して、実施例３と同様にして、仮支持基板４０を貼り合わせて第２の複合基板２を形成し、かかる第２の複合基板２から下地基板１０を除去し、さらに、第１のＳｉＯ₂層１４、アモルファスＳｉ層１６、第２のＳｉＯ₂層１８およびＧａＮ層（第１のＩＩＩ族窒化物半導体層２１０）を除去し、露出したｎ⁺型Ａｌ_0.04Ｇａ_0.96Ｎ層２２１の表面にオーミック電極（導電層５０）を形成し、このオーミック電極（導電層５０）にＡｌ層（厚さ２０ｎｍ）／Ｔｉ層（厚さ５０ｎｍ）／Ａｕ層（厚さ５００ｎｍ）の合金層（表面導電層６５）が形成されたＳｉ支持基板（支持基板６０）を貼り合わせることにより第４の複合基板４を形成し、かかる第４の複合基板４からサファイア仮支持基板（仮支持基板４０）を除去することにより、半導体デバイス５たるＳＢＤを得た。

得られたＳＢＤ（半導体デバイス５）は、両主表面にＡｌ層（厚さ２０ｎｍ）／Ｔｉ層（厚さ５０ｎｍ）／Ａｕ層（厚さ５００ｎｍ）の合金層が形成されたＳｉ支持基板（支持基板６０）上に、Ａｌ層（厚さ２０ｎｍ）／Ｔｉ層（厚さ５０ｎｍ）／Ａｕ層（厚さ５００ｎｍ）で構成されるオーミック電極（導電層５０）、ｎ⁺型Ａｌ_0.04Ｇａ_0.96Ｎ層２２１、ｎ⁺型ＧａＮ層２２２およびｎ^-型ＧａＮ層２２４（ドリフト層）（第２のＩＩＩ族窒化物半導体層２２０）、ならびにＮｉ層（厚さ５０ｎｍ）／Ａｕ層（厚さ５００ｎｍ）の合金で構成されるショットキー電極（電極３０）がこの順に形成されていた。

得られたＳＢＤ（半導体デバイス５）は、そのＩ−Ｖ特性を実施例１と同様に評価したところ、オン抵抗が１．１ｍΩｃｍ²、電流密度１×１０^-3Ａ／ｃｍ²における逆方向耐圧は４００Ｖ、と実施例３のＳＢＤと同等に高特性であった。特に、本実施例のＳＢＤは、実施例３のＳＢＤのｎ⁺型ＧａＮ層２２２とオーミック電極（導電層５０）との間にｎ⁺型Ａｌ_0.04Ｇａ_0.96Ｎ層２２１が挿入された構造を有しており、ＧａＮ層に比べて高い化学結合性を有するＡｌ_xＧａ_1-xＮ層（０＜ｘ≦１）の存在により、ＳＢＤの製造においてＧａＮ層（第１のＩＩＩ族窒化物半導体層２１０）をエッチングする際に、ｎ⁺型Ａｌ_0.04Ｇａ_0.96Ｎ層２２１、ｎ⁺型ＧａＮ層２２２およびｎ^-型ＧａＮ層２２４（ドリフト層）（第２のＩＩＩ族窒化物半導体層２２０）にダメージが伝搬することを抑制することができたため、高い特性が得られたものと考えられる。

（実施例５）
１．第１の複合基板の準備
図６（Ａ）を参照して、実施例２と同様にして、第１の複合基板１Ｂを準備した。

２．第２のＩＩＩ族窒化物半導体層の成長
図６（Ｂ）を参照して、実施例１と同様に、上記の第１の複合基板１Ｂをサーマルクリーニングした後、かかる第１の複合基板１ＢのＧａＮ層（第１のＩＩＩ族窒化物半導体層２１０）上に、ＭＯＶＰＥ法により、第２のＩＩＩ族窒化物半導体層２２０として、厚さ２μｍのｎ型ＧａＮ層２２５、厚さ１００ｎｍのｎ型Ｉｎ_0.02Ｇａ_0.98Ｎ緩衝層２２６、厚さ３ｎｍのＩｎ_0.15Ｇａ_0.85Ｎ井戸層と厚さ１５ｎｍのＧａＮ障壁層で形成される３重の多重量子井戸（ＭＱＷ）構造を有する発光層２２７、厚さ２０ｎｍのｐ型Ａｌ_0.18Ｇａ_0.82Ｎ電子ブロック層２２８および厚さ５０ｎｍのｐ型ＧａＮコンタクト層２２９を形成した。ここで、ｎ型Ｉｎ_0.02Ｇａ_0.98Ｎ緩衝層２２６およびＧａＮ障壁層は８４０℃で成長させ、Ｉｎ_0.15Ｇａ_0.85Ｎ井戸層は７８０℃で成長させ、その他の層は１１００℃で成長させた。

さらに、ｐ型ＧａＮコンタクト層２２９上の一部に、真空蒸着法により、Ｎｉ層（厚さ５ｎｍ）／Ａｕ層（厚さ１０ｎｍ）で構成される外形が０．８ｍｍ×０．８ｍｍ角で中央部に直径１００μｍの開口部を有するｐ電極（電極３０）を形成した。ｐ電極（電極３０）の上記開口部を覆ってｐ型ＧａＮコンタクト層２２９およびｐ電極（電極３０）に接触するように、真空蒸着法により、Ｔｉ層（厚さ５０ｎｍ）／Ａｕ層（厚さ５００ｎｍ）で構成される直径が１２０μｍのパッド電極３３を形成した。

３．第２の複合基板の形成から仮支持基板の除去まで
図６（Ｃ）〜（Ｉ）を参照して、実施例２と同様にして、仮支持基板４０を貼り合わせて第２の複合基板２を形成し、かかる第２の複合基板２から下地基板１０を除去し、さらに、第１のＳｉＯ₂層１４、アモルファスＳｉ層１６および第２のＳｉＯ₂層１８を除去し、露出したＧａＮ層（第１のＩＩＩ族窒化物半導体層２１０）の表面にオーミック電極（導電層５０）を形成し、このオーミック電極（導電層５０）にＡｌ層（厚さ２０ｎｍ）／Ｔｉ層（厚さ５０ｎｍ）／Ａｕ層（厚さ５００ｎｍ）の合金層（表面導電層６５）が形成されたＳｉ支持基板（支持基板６０）を貼り合わせることにより第４の複合基板４を形成し、かかる第４の複合基板４からサファイア仮支持基板（仮支持基板４０）を除去し、１ｍｍ×１ｍｍ角（１ｍｍ²）の大きさにチップ化することにより、半導体デバイス５たるＬＥＤ（発光ダイオード）を得た。

得られたＬＥＤ（半導体デバイス５）は、両主表面にＡｌ層（厚さ２０ｎｍ）／Ｔｉ層（厚さ５０ｎｍ）／Ａｕ層（厚さ５００ｎｍ）の合金層が形成されたＳｉ支持基板（支持基板６０）上に、Ａｌ層（厚さ２０ｎｍ）／Ｔｉ層（厚さ５０ｎｍ）／Ａｕ層（厚さ５００ｎｍ）で構成されるオーミック電極（導電層５０）、ＧａＮ層（第１のＩＩＩ族窒化物半導体層２１０）、ｎ型ＧａＮ層２２５、ｎ型Ｉｎ_0.02Ｇａ_0.98Ｎ緩衝層２２６、Ｉｎ_0.15Ｇａ_0.85Ｎ井戸層とＧａＮ障壁層で構成される３重の多重量子井戸（ＭＱＷ）構造を有する発光層２２７、ｐ型Ａｌ_0.18Ｇａ_0.82Ｎ電子ブロック層２２８および厚さ５０ｎｍのｐ型ＧａＮコンタクト層２２９、ｐ電極（電極３０）およびパッド電極３３がこの順に形成されていた。

（比較例２）
図１０を参照して、サファイア下地基板上に、ＭＯＶＰＥ法により、厚さ５μｍのｎ型ＧａＮ層２２５、厚さ１００ｎｍのｎ型Ｉｎ_0.02Ｇａ_0.98Ｎ緩衝層２２６、厚さ３ｎｍのＩｎ_0.15Ｇａ_0.85Ｎ井戸層と厚さ１５ｎｍのＧａＮ障壁層で形成される３重の多重量子井戸（ＭＱＷ）構造を有する発光層２２７、厚さ２０ｎｍのｐ型Ａｌ_0.18Ｇａ_0.82Ｎ電子ブロック層２２８および厚さ５０ｎｍのｐ型ＧａＮコンタクト層２２９を形成した。ここで、ｎ型Ｉｎ_0.02Ｇａ_0.98Ｎ緩衝層２２６およびＧａＮ障壁層は８４０℃で成長させ、Ｉｎ_0.15Ｇａ_0.85Ｎ井戸層は７８０℃で成長させ、その他の層は１１００℃で成長させた。

さらに、ｐ型ＧａＮコンタクト層２２９上の一部に、真空蒸着法により、Ｎｉ層（厚さ５ｎｍ）／Ａｕ層（厚さ１０ｎｍ）で構成され、外形が０．８ｍｍ×０．８ｍｍ角からｎ電極形成用領域部分が切り取られた形状であり、直径１００μｍの開口部を有するｐ電極（電極３０）を形成した。ｐ電極（電極３０）の上記開口部を覆ってｐ型ＧａＮコンタクト層２２９およびｐ電極（電極３０）に接触するように、真空蒸着法により、Ｔｉ層（厚さ５０ｎｍ）／Ａｕ層（厚さ５００ｎｍ）で構成される直径が１２０μｍのパッド電極３３を形成した。

次いで、ｐ型ＧａＮコンタクト層２２９、ｐ型Ａｌ_0.18Ｇａ_0.82Ｎ電子ブロック層２２８、発光層２２７およびｎ型Ｉｎ_0.02Ｇａ_0.98Ｎ緩衝層２２６のそれぞれの一部（上記ｐ電極（電極３０）のｎ電極形成用領域を含む外周領域に対応する部分）をＲＩＥによってメサエッチングし、ｎ型ＧａＮ層２２５の一部を露出させた。ｎ型ＧａＮ層２２５の露出部分のｎ電極形成用領域部分に、真空蒸着法によりＡｌ層（厚さ２０ｎｍ）／Ｔｉ層（厚さ５０ｎｍ）／Ａｕ層（厚さ５００ｎｍ）で構成されるｎ電極（電極７０）を形成し、１ｍｍ×１ｍｍ角（１ｍｍ²）の大きさにチップ化することにより、半導体デバイス５ＲたるＬＥＤ（発光ダイオード）を得た。比較例２のＬＥＤ（半導体デバイス５Ｒ）においては、サファイア下地基板が絶縁性であることから、ｎ電極（電極７０）をｐ電極（電極３０）と同じ側に形成するため、比較例２のＬＥＤ（半導体デバイス５Ｒ）の発光面積は、実施例５のＬＥＤ（半導体デバイス５）の発光面積に比べて１５％小さい。ここで、比較例２および実施例５のＬＥＤにおいては、いずれも発光面積はｐ電極（電極３０）においてパッド電極３３が形成されていない部分の面積に等しい。

上記の実施例５および比較例２のＬＥＤ（半導体デバイス）の発光強度を、積分球により測定したところ、実施例５のＬＥＤの輝度は、比較例２のＬＥＤの輝度に対して約１．６倍と高かった。実施例５のＬＥＤでは、ｎ型ＧａＮ層２２５の下に存在するＡｌ層が反射膜として働いていることと、縦型のデバイス構造によって発光面積を広く取ることができ、電流密度が高いほど顕著になる内部量子効率の低下が抑制されたことが有利に働いているものと考えられる。

今回開示された実施形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明でなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内のすべての変更が含まれることが意図される。

１Ａ，１Ｂ 第１の複合基板、１Ｒ，２Ｒ，３Ｒ 複合基板、２ 第２の複合基板、３ 第３の複合基板、４ 第４の複合基板、５，５Ｒ 半導体デバイス、１０ 下地基板、１２，１２ａ，１２ｂ ＳｉＯ₂膜、１４ 第１のＳｉＯ₂膜、１６ アモルファスＳｉ層、１８，１８ａ，１８ｂ 第２のＳｉＯ₂膜、２０ ＩＩＩ族窒化物半導体基板、２１ 残りのＩＩＩ族窒化物半導体基板、３０，７０ 電極、３３ パッド電極、４０ 仮支持基板、４２ ワックス、５０ 導電層、６０ 支持基板、６５ 表面導電層、２００ ＩＩＩ族窒化物半導体層、２００ｃ 導電層隣接ＩＩＩ族窒化物半導体層、２１０ 第１のＩＩＩ族窒化物半導体層、２２０ 第２のＩＩＩ族窒化物半導体層、２２１ ｎ⁺型Ａｌ_0.04Ｇａ_0.96Ｎ層、２２２ ｎ⁺型ＧａＮ層、２２４ ｎ^-型ＧａＮ層、２２５ ｎ型ＧａＮ層、２２６ ｎ型Ｉｎ_0.02Ｇａ_0.98Ｎ緩衝層、２２７ 発光層、２２８ ｐ型Ａｌ_0.18Ｇａ_0.82Ｎ電子ブロック層、２２９ ｐ型ＧａＮコンタクト層。

本発明にかかる半導体デバイスにおいて、導電層隣接ＩＩＩ族窒化物半導体層の酸素濃度を５×１０¹⁷ｃｍ^-3以下とすることができる。また、導電層隣接ＩＩＩ族窒化物半導体層は、ＩＩＩ族窒化物を構成するＩＩＩ族元素としてＡｌを含むことができる。また、導電層隣接ＩＩＩ族窒化物半導体層は、転位密度が１×１０ ⁷ ｃｍ ^-2 以下かつ酸素濃度が５×１０ ¹⁸ ｃｍ ^-3 以下のＩＩＩ族窒化物半導体基板を用いて形成され得る。

本発明にかかる半導体デバイスの製造方法は、下地基板に第１のＩＩＩ族窒化物半導体層が貼り合わされた第１の複合基板を準備する工程と、第１の複合基板の第１のＩＩＩ族窒化物半導体層上に少なくとも１層の第２のＩＩＩ族窒化物半導体層を成長させる工程と、第２のＩＩＩ族窒化物半導体層に仮支持基板を貼り合わせて第２の複合基板を形成する工程と、第２の複合基板から下地基板を除去する工程と、第１のＩＩＩ族窒化物半導体層上に導電層を形成する工程と、導電層に支持基板を貼り合わせて第３の複合基板を形成する工程と、第３の複合基板から仮支持基板を除去する工程と、を含み、第１のＩＩＩ族窒化物半導体層は、ｎ型導電性を有し、転位密度が１×１０⁷ｃｍ^-2以下であり、酸素濃度が５×１０¹⁸ｃｍ^-3以下である。また、第１のＩＩＩ族窒化物半導体層は、転位密度が１×１０ ⁷ ｃｍ ^-2 以下かつ酸素濃度が５×１０ ¹⁸ ｃｍ ^-3 以下のＩＩＩ族窒化物半導体基板を用いて形成され得る。

Claims (5)

1. 支持基板と、前記支持基板上に配置された導電層と、前記導電層上に配置された少なくとも１層のＩＩＩ族窒化物半導体層とを含み、
   前記ＩＩＩ族窒化物半導体層のうち前記導電層に隣接する導電層隣接ＩＩＩ族窒化物半導体層は、ｎ型導電性を有し、転位密度が１×１０⁷ｃｍ^-2以下であり、酸素濃度が５×１０¹⁸ｃｍ^-3以下である半導体デバイス。
2. 前記導電層隣接ＩＩＩ族窒化物半導体層の酸素濃度が５×１０¹⁷ｃｍ^-3以下である請求項１に記載の半導体デバイス。
3. 前記導電層隣接ＩＩＩ族窒化物半導体層は、ＩＩＩ族窒化物を構成するＩＩＩ族元素としてＡｌを含む請求項１または請求項２に記載の半導体デバイス。
4. 下地基板に第１のＩＩＩ族窒化物半導体層が貼り合わされた第１の複合基板を準備する工程と、
   前記第１の複合基板の前記第１のＩＩＩ族窒化物半導体層上に少なくとも１層の第２のＩＩＩ族窒化物半導体層を成長させる工程と、
   前記第２のＩＩＩ族窒化物半導体層に仮支持基板を貼り合わせて第２の複合基板を形成する工程と、
   前記第２の複合基板から前記下地基板を除去する工程と、
   前記第１のＩＩＩ族窒化物半導体層上に導電層を形成する工程と、
   前記導電層に支持基板を貼り合わせて第３の複合基板を形成する工程と、
   前記第３の複合基板から前記仮支持基板を除去する工程と、を含み
   前記第１のＩＩＩ族窒化物半導体層は、ｎ型導電性を有し、転位密度が１×１０⁷ｃｍ^-2以下であり、酸素濃度が５×１０¹⁸ｃｍ^-3以下である半導体デバイスの製造方法。
5. 下地基板に第１のＩＩＩ族窒化物半導体層が貼り合わされた第１の複合基板を準備する工程と、
   前記第１の複合基板の前記第１のＩＩＩ族窒化物半導体層上に少なくとも１層の第２のＩＩＩ族窒化物半導体層を成長させる工程と、
   前記第２のＩＩＩ族窒化物半導体層に仮支持基板を貼り合わせて第２の複合基板を形成する工程と、
   前記第２の複合基板から前記下地基板を除去する工程と、
   前記第１のＩＩＩ族窒化物半導体層を除去する工程と、
   前記第２のＩＩＩ族窒化物半導体層上に導電層を形成する工程と、
   前記導電層に支持基板を貼り合わせて第４の複合基板を形成する工程と、
   前記第４の複合基板から前記仮支持基板を除去する工程と、を含み
   前記第２のＩＩＩ族窒化物半導体層のうち前記導電層に隣接する導電層隣接ＩＩＩ族窒化物半導体層は、ｎ型導電性を有し、転位密度が１×１０⁷ｃｍ^-2以下であり、酸素濃度が５×１０¹⁷ｃｍ^-3以下である半導体デバイスの製造方法。

Images