JP2011233861A - 半導体デバイスの製造方法、エピ成長用積層支持基板およびデバイス用積層支持基板 - Google Patents

Abstract

【課題】良質の半導体層をエピタキシャル成長させて高品質の半導体デバイスが得られる半導体デバイスの製造方法などを提供する。
【解決手段】本半導体デバイスの製造方法は、積層支持基板１の作製工程と、積層貼り合せ基板２の作製工程と、エピ成長用積層支持基板３の作製工程と、デバイス用積層支持基板４の作製工程と、デバイス用積層ウエハ５の作製工程と、透明半導体層積層ウエハ６を含む半導体デバイス７の作製工程と、を備える。
【選択図】図１

Description

本発明は、半導体デバイスの製造方法、ならびにその製造方法において製造されるエピ成長用積層支持基板およびデバイス用積層支持基板に関する。

青色発光デバイスなどのＩＩＩ族窒化物系半導体デバイスを製造するための基板としては、発光層となる良質のＩＩＩ族窒化物系半導体層をエピタキシャル成長させる観点から、格子定数および熱膨張係数がＩＩＩ族窒化物系半導体層に近似しているＧａＮ基板が好適に用いられる。

かかるＧａＮ基板は非常に高価であるため、特開２００６−２１０６６０号公報（以下、引用文献１という）および特開２００８−３００５６２号公報（以下、引用文献２という）において、シリコン（Ｓｉ）基板、サファイア基板などのＧａＮ以外の支持基板上に膜厚の小さいＧａＮ層を貼り合わせた基板およびその製造方法が提案されている。

特開２００６−２１０６６０号公報 特開２００８−３００５６２号公報

しかし、上記の特開２００６−２１０６６０号公報（引用文献１）および特開２００８−３００５６２号公報（引用文献２）で提案された上記貼り合わせ基板を用いても、ＧａＮ以外の支持基板とＧａＮ層とは、熱膨張係数が異なるため、その貼り合わせ基板のＧａＮ層上に良質のＩＩＩ族窒化物半導体層をエピタキシャル成長させることは困難であった。

そこで、熱膨張係数がＧａＮ層と同一または近似の支持基板とＧａＮ層との貼り合せ基板を用いて、良質の半導体層をエピタキシャル成長させて高品質の半導体デバイスが得られる半導体デバイスの製造方法、ならびにかかる製造方法おいて製造されるエピ成長用積層支持基板およびデバイス用積層支持基板を提供することを目的とする。

本発明にかかる半導体デバイスの製造方法は、Ｇａ含有透明支持基板上に光熱変換層を含む中間層を形成して積層支持基板を作製する工程を備える。また、積層支持基板の中間層にＧａＮ基板を貼り合わせて積層貼り合わせ基板を作製する工程を備える。また、積層貼り合わせ基板のＧａＮ基板を、中間層との貼り合わせ面から所定の深さの面において分離することにより、積層支持基板の中間層上にＧａＮ層が形成されたエピ成長用積層支持基板を作製する工程を備える。また、エピ成長用積層支持基板のＧａＮ層上に少なくとも１層の透明半導体層をエピタキシャル成長させることにより、デバイス用積層支持基板を作製する工程を備える。また、デバイス用積層支持基板に、Ｇａ含有透明支持基板およびＧａＮ層および透明半導体層のバンドギャップエネルギーのなかで最も低いバンドギャップエネルギーに対応する波長よりも長い波長でかつ光熱変換層が吸収しうる波長の光を照射して、Ｇａ含有透明支持基板と中間層とを分離することにより、透明半導体層とＧａＮ層と中間層とを含むデバイス用積層ウエハを作製する工程を備える。また、デバイス用積層ウエハから中間層を除去して透明半導体層とＧａＮ層とを含む透明半導体層積層ウエハを含む半導体デバイスを作製する工程と、を備える。かかる方法によれば、良質の半導体層を有する高品質の半導体デバイスが得られる。

本発明にかかる半導体デバイスの製造方法において、Ｇａ含有透明支持基板および透明半導体層は波長５００ｎｍ以上６００ｎｍ未満の光に対する光吸収係数を１×１０³ｃｍ^-1未満とし、光熱変換層は波長５００ｎｍ以上６００ｎｍ未満の光に対する光吸収係数を１×１０³ｃｍ^-1以上とすることができる。これにより、Ｇａ含有透明支持基板と中間層を分離するのに波長５００ｎｍ以上６００ｎｍ未満のレーザ光を使用することで、Ｇａ含有透明支持基板、ＧａＮ層、透明半導体層は光が吸収されずに透過するため光吸収に伴う熱起因のダメージを回避できる一方で、光熱変換層で吸収させた光のエネルギーを熱として利用することでＧａ含有透明支持基板と中間層を分離させることができ、その結果良質の半導体層を維持したまま容易に透明支持基板を分離できる。

また、本発明にかかる半導体デバイスの製造方法において、中間層は、中間層の光熱変換層とＧａＮ基板との間に配置される第１の透明層をさらに含むことができる。これにより、光熱変換層中の原子のマイグレーションによるＧａＮ層および透明半導体層への原子拡散を抑制できる。ここで、第１の透明層は、波長５００ｎｍ以上６００ｎｍ未満の光に対する光吸収係数を１×１０³ｃｍ^-1未満とすることができる。これにより、光照射時のＧａＮ層および透明半導体層に与えるダメージを低減し、また中間層と透明支持基板との間で選択的な分離が容易になる。

また、本発明にかかる半導体デバイスの製造方法において、中間層は、中間層の光熱変換層とＧａ含有透明支持基板との間に配置される第２の透明層をさらに含むことができる。これにより、光熱変換層中の原子のマイグレーションによるＧａ含有透明支持基板への原子拡散を抑制し、また中間層とＧａ含有透明支持基板の接合強度を高めることができる。ここで、第２の透明層は、波長５００ｎｍ以上６００ｎｍ未満の光に対する光吸収係数を１×１０³ｃｍ^-1未満とすることができる。これにより、光熱変換層における光吸収が阻害されない。

また、本発明にかかる半導体デバイスの製造方法において、第２の透明層の厚さを、光熱変換層の厚さの０．３倍以上２．５倍以下にすることができる。中間層における光熱変換層と第２の透明層との界面での剥がれの発生を防止するとともに、Ｇａ含有透明支持基板と中間層の第２の透明層との間のより選択的で効率のよい分離を確保することができる。

また、本発明にかかる半導体デバイスの製造方法において、第１の透明層の厚さを、第２の透明層の厚さに比べて大きくすることができる。これにより、中間層とＧａ含有透明支持基板との貼り合せ面の温度を、中間層とＧａＮ層との貼り合せ面の温度より高くすることができるため、中間層とＧａＮ層との間の接合を保持しつつ、中間層とＧａ含有透明支持基板との間で選択的に分離できる。

また、本発明にかかる半導体デバイスの製造方法において、デバイス用積層支持基板に照射する光を、波長５００ｎｍ以上６００ｎｍ未満のレーザ光とすることができる。これにより、Ｇａ含有透明支持基板、ＧａＮ層および透明半導体層にダメージを与えることなく、Ｇａ含有透明支持基板と中間層とを分離できる。ここで、レーザ光は、Ｎｄ：ＹＡＧレーザ光またはＮｄ：ＹＶＯ₄レーザ光の第２高調波によるレーザ光とすることができる。かかるレーザ光は、Ｇａ含有透明支持基板、ＧａＮ層および透明半導体層にダメージを与えることなく、Ｇａ含有透明支持基板と中間層とを分離するのに極めて有効である。

また、本発明にかかる半導体デバイスの製造方法においては、デバイス用積層支持基板に光を照射してＧａ含有透明支持基板と中間層とを分離する際に、Ｇａ含有透明支持基板からＧａ含有透明支持基板と中間層との界面に金属Ｇａが析出する。この金属Ｇａ層を利用することで、容易にＧａ含有透明支持基板と中間層とを分離することができる。

また、本発明にかかる半導体デバイスの製造方法において、中間層は、１２００℃以上の融点を有することができる。これにより、エピタキシャル成長（通常８００℃〜１１００℃程度）や熱アニール（通常、〜７００℃）など高温プロセスにおいて、中間層が熱により損なわれることを避けることができる。ここで、中間層の光熱変換層は、アモルファスシリコン層とすることができる。また、中間層の光熱変換層は、モリブデン、タングステン、タンタル、チタン、白金、パラジウム、炭素、およびこれらのケイ化物、およびこれらの窒化物からなる群から選ばれる少なくとも１つを含む層とすることができる。これらの材料は、波長５００ｎｍ以上６００ｎｍ未満の光に対する光吸収係数が１×１０³ｃｍ^-1以上でかつ融点が１２００℃以上であるため、光熱変換層として好適である。また、中間層の第１の透明層は、二酸化シリコン層、窒化シリコン層および酸窒化シリコン層のいずれかとすることができる。中間層の第２の透明層は、二酸化シリコン層、窒化シリコン層および酸窒化シリコン層のいずれかとすることができる。これらの層は、波長５００ｎｍ以上６００ｎｍ未満の光に対する光吸収係数が１×１０³ｃｍ^-1未満でかつ融点が１２００℃以上であるため、透明層として好適である。また、透明半導体層は、ＩＩＩ族窒化物半導体層とすることができる。かかる層は波長５００ｎｍ以上６００ｎｍ未満の光に対する光吸収係数が１×１０³ｃｍ^-1未満であるため、照射光によるダメージを受けることなく、高品質の半導体デバイスが得られる。

また、本発明にかかる半導体デバイスの製造方法において、ＧａＮ基板は、中間層との貼り合わせ面から所定の深さの面にイオンが注入され得る。これにより、イオン注入により脆化された面で分離できる。

また、本発明にかかる半導体デバイスの製造方法において、半導体デバイスは、透明半導体層積層ウエハを支持するための透明半導体層積層ウエハ支持基板をさらに含み、デバイス用積層支持基板を作製する工程の後でデバイス用積層ウエハを作製する工程の前に、デバイス用積層支持基板の透明半導体層側に透明半導体層積層ウエハ支持基板を貼り合わせる工程、および、半導体デバイスを作製する工程において、透明半導体層積層ウエハに透明半導体層積層ウエハ支持基板を貼り合わせる工程、のいずれかの工程をさらに備えることができる。これにより、製造工程中において透明半導体層積層ウエハの機械的強度を補強できる。

また、本発明にかかる半導体デバイスの製造方法において、透明半導体層はデバイス用積層支持基板に照射される光よりも短波長でかつ波長３００ｎｍ以上５５０ｎｍ以下のピーク波長を有する光を放出する発光層を含み、透明半導体層積層ウエハ支持基板は波長３００ｎｍ以上５５０ｎｍ以下の光に対する光吸収係数が１×１０⁴ｃｍ^-1未満とすることができる。かかる透明半導体層を用いることにより、紫外、青、緑の波長領域の少なくともいずれかにピーク波長を有する高品質の半導体デバイスが得られる。また、かかる透明半導体層積層ウエハ支持基板を用いることにより、光取り出し効率の高い半導体デバイスが得られる。ここで、透明半導体層積層ウエハ支持基板は、サファイア、スピネル、石英、窒化アルミニウム、ダイヤモンドおよびガラスからなる群から選ばれる少なくとも１つを含むことができる。これらの材料は、波長３００ｎｍ以上５５０ｎｍ以下の光に対する光吸収係数が１×１０⁴ｃｍ^-1未満であるため、半導体デバイスの基板として好適である。

また、本発明にかかる半導体デバイスの製造方法において、透明半導体層積層ウエハ支持基板は、比抵抗が１０Ωｃｍ以下の導電性を有することができる。かかる透明半導体層積層ウエハ支持基板を用いることにより、デバイスの作動面積を広くすることができ、輝度の高いデバイスが得られる。ここで、透明半導体層積層ウエハ支持基板は、シリコン、ガリウムヒ素、インジウムリンおよび第１の金属からなる群から選ばれる少なくとも１つを含むことができる。ここで、第１の金属は、モリブデン、タングステン、銅、アルミニウムおよびこれらの合金の少なくともいずれかとすることができる。これらの材料は、比抵抗が１０Ωｃｍ以下の高い導電性を有するため、透明半導体層積層ウエハ支持基板として好適である。

また、本発明にかかる半導体デバイスにおいて、透明半導体層はデバイス用積層支持基板に照射される光よりも短波長でかつ波長３００ｎｍ以上５５０ｎｍ以下のピーク波長を有する光を放出する発光層を含み、透明半導体層積層ウエハ支持基板は、波長３００ｎｍ以上５５０ｎｍ以下の光に対する光吸収係数が１×１０⁴ｃｍ^-1未満であり、比抵抗が１０Ωｃｍ以下の導電性を有することができる。かかる透明半導体層を用いることにより、紫外、青、緑の波長領域の少なくともいずれかにピーク波長を有する高品質の半導体デバイスが得られる。また、かかる透明半導体層積層ウエハ支持基板を用いることにより、光取り出し効率および導電性の高い半導体デバイスが得られる。ここで、透明半導体層積層ウエハ支持基板は、酸化ガリウム、炭化シリコン、セレン化亜鉛、窒化アルミニウムおよびダイヤモンドからなる群から選ばれる少なくとも１つとすることができる。これらの材料は、波長３００ｎｍ以上５５０ｎｍ以下の光に対する光吸収係数が１×１０⁴ｃｍ^-1未満の高い透明性と比抵抗が１０Ωｃｍ以下の高い導電性を有するため、透明半導体層積層ウエハ支持基板として好適である。

また、本発明にかかる半導体デバイスの製造方法において、透明半導体層積層ウエハ支持基板とＧａＮ層または透明半導体層との間に配置され、第２の金属および導電性酸化物のいずれかを含む比抵抗が１０Ωｃｍ以下の導電性接着層をさらに含むことができる。これにより、半導体デバイスの導電性を高くするとともに、透明半導体層積層ウエハ支持基板とＧａＮ層または透明半導体層との間の接着性を高くすることができる。ここで、第２の金属は、チタン、金、銀、ニッケル、アルミニウム、亜鉛、ゲルマニウムおよびこれらの合金からなる群から選ばれる少なくとも１つとすることができる。また、導電性酸化物は、酸化亜鉛、酸化ガリウム、酸化スズ、インジウム亜鉛酸化物、インジウムスズ酸化物およびアンチモンスズ酸化物からなる群から選ばれる少なくとも１つとすることができる。これらの材料は、比抵抗が１０Ωｃｍ以下の高い導電性を有するため、導電性接着層として好適である。

本発明にかかるエピ成長用積層支持基板は、Ｇａ含有透明支持基板と、Ｇａ含有透明支持基板上に配置されている中間層と、中間層上に配置されているＧａＮ層と、を含み、中間層は光熱変換層を含む。かかるエピ成長用積層支持基板は、ＧａＮ層上に品質のよい少なくとも１層の透明半導体をエピタキシャル成長させて、Ｇａ含有透明支持基板と中間層とを分離させることにより、高品質の半導体デバイスを作製することができる。ここで、光熱変換層は、アモルファスシリコン層とすることができる。また、光熱変換層は、モリブデン、タングステン、タンタル、チタン、白金、パラジウム、炭素、およびこれらのケイ化物、およびこれらの窒化物からなる群から選ばれる少なくとも１つを含む層とすることができる。これらの材料は、波長５００ｎｍ以上６００ｎｍ未満の光に対する光吸収係数が１×１０³ｃｍ^-1以上でかつ融点が１２００℃以上であるため、光熱変換層として好適である。

また、中間層は、中間層の光熱変換層とＧａＮ層との間に配置される第１の透明層をさらに含むことができる。これにより、ＧａＮ層およびその上にエピタキシャル成長される透明半導体層に与えるダメージを低減し、また中間層と透明支持基板との間で選択的な分離が可能となる。ここで、第１の透明層は、二酸化シリコン層、窒化シリコン層および酸窒化シリコン層のいずれかとすることができる。これらの層は、波長５００ｎｍ以上６００ｎｍ未満の光に対する光吸収係数が１×１０³ｃｍ^-1未満でかつ融点が１２００℃以上であるため、透明層として好適である。

また、中間層は、中間層の光熱変換層とＧａ含有透明支持基板との間に配置される第２の透明層をさらに含むことができる。これにより、光熱変換層中の原子のマイグレーションによる原子拡散およびそれによるＧａ含有透明支持基板へのダメージを抑制し、中間層とＧａ含有透明支持基板の接合強度を高めることができる。ここで、第２の透明層は、二酸化シリコン層、窒化シリコン層および酸窒化シリコン層のいずれかとすることができる。これらの層は、波長５００ｎｍ以上６００ｎｍ未満の光に対する光吸収係数が１×１０³ｃｍ^-1未満でかつ融点が１２００℃以上であるため、透明層として好適である。

また、本発明にかかるエピ成長用積層支持基板において、第２の透明層の厚さを、光熱変換層の厚さの０．３倍以上２．５倍以下にすることができる。中間層における光熱変換層と第２の透明層との界面での剥がれの発生を防止するとともに、Ｇａ含有透明支持基板と中間層の第２の透明層との間のより選択的で効率のよい分離を確保することができる。

また、本発明にかかるエピ成長用積層支持基板において、第１の透明層の厚さを、第２の透明層の厚さに比べて大きくすることができる。これにより、中間層とＧａ含有透明支持基板との貼り合せ面の温度を、中間層とＧａＮ層との貼り合せ面の温度より高くすることができるため、中間層とＧａＮ層との間の接合を保持しつつ、中間層とＧａ含有透明支持基板との間で選択的に分離できる。

本発明にかかるデバイス用積層支持基板は、上記のエピ成長用積層支持基板と、エピ成長用積層支持基板のＧａＮ層上にエピタキシャル成長された少なくとも１層の透明半導体層と、を含む。かかるデバイス用積層支持基板は、ＧａＮ層上にエピタキシャル成長された品質のよい少なくとも１層の透明半導体を含み、中間層の光熱変換層は光を吸収することにより高温に加熱され、中間層に接するＧａ含有透明支持基板の面が分解して、中間層とＧａ含有透明支持基板との間で分離されるため、高品質の半導体デバイスが作製できる。ここで、透明半導体層は、ＩＩＩ族窒化物半導体層とすることができる。かかる層は波長５００ｎｍ以上６００ｎｍ未満の光に対する光吸収係数が１×１０³ｃｍ^-1未満であるため、照射光によるダメージを受けることなく、高品質の半導体デバイスが得られる。

本発明によれば、熱膨張係数がＧａＮ層と同一または近似の支持基板とＧａＮ層との貼り合わせ基板を用いて、良質の半導体層をエピタキシャル成長させて高品質の半導体デバイスが得られる半導体デバイス製造方法、ならびにかかる製造方法において製造されるエピ成長用積層支持基板およびデバイス用積層支持基板が提供される。

本発明にかかる半導体デバイスの製造方法の一例を示す概略断面図である。ここで、（Ａ）は積層支持基板の作製工程を示し、（Ｂ）は積層貼り合せ基板の作製工程を示し、（Ｃ）はエピ成長用積層支持基板の作製工程を示し、（Ｄ）はデバイス用積層支持基板の作製工程を示し、（Ｅ）および（Ｆ）はデバイス用積層ウエハの作製工程を示し、（Ｇ）およびは（Ｈ）は透明半導体層積層ウエハを含む半導体デバイスの作製工程を示す。 本発明にかかる半導体デバイスの製造方法の他の例を示す概略断面図である。ここで、（Ａ）は二電極付のデバイス用積層支持基板の作製工程を示し、（Ｂ）および（Ｃ）は二電極付のデバイス用積層ウエハの作製工程を示し、（Ｄ）は二電極付の透明半導体層積層ウエハの作製工程を示し、（Ｅ）および（Ｆ）は半導体デバイスの作製工程を示す。 本発明にかかる半導体デバイスの製造方法のさらに他の例を示す概略断面図である。ここで、（Ａ）は一電極付のデバイス用積層支持基板の作製工程を示し、（Ｂ）および（Ｃ）は一電極付のデバイス用積層ウエハの作製工程を示し、（Ｄ）は一電極付の透明半導体層積層ウエハの作製工程を示し、（Ｄ）、（Ｅ）および（Ｆ）は半導体デバイスの作製工程を示す。 本発明にかかる半導体デバイスの製造方法のさらに他の例を示す概略断面図である。ここで、（Ａ）はデバイス用積層支持基板への透明半導体層積層ウエハ支持基板の貼り合せ工程を示し、（Ｂ）および（Ｃ）は支持基板付のデバイス用積層ウエハの作製工程を示し、（Ｄ）は支持基板付の透明半導体層積層ウエハの作製工程を示し、（Ｅ）は半導体デバイスの作製工程を示す。 本発明にかかる半導体デバイスの製造方法のさらに他の例を示す概略断面図である。ここで、（Ａ）および（Ｂ）はデバイス用積層ウエハの作製工程を示し、（Ｃ）は透明半導体層積層ウエハの作製工程を示し、（Ｄ）、（Ｅ）、（Ｆ１）および（Ｆ２）は半導体デバイスの作製工程を示す。 本発明にかかる半導体デバイスの製造方法のさらに他の例を示す概略断面図である。ここで、（Ａ）はデバイス用積層支持基板の作製工程を示し、（Ｂ）は一電極付のデバイス用積層支持基板の作製工程を示し、（Ｃ）および（Ｄ）は半導体デバイスの作製工程を示す。 本発明にかかる半導体デバイスの製造方法のさらに他の例を示す概略断面図である。ここで、（Ａ）はデバイス用積層支持基板の作製工程を示し、（Ｂ）は一電極付のデバイス用積層支持基板の作製工程を示し、（Ｃ）および（Ｄ）は半導体デバイスの作製工程を示す。 本発明にかかる半導体デバイスの製造方法のさらに他の例を示す概略断面図である。ここで、（Ａ）はデバイス用積層支持基板の作製工程を示し、（Ｂ）は二電極付のデバイス用積層支持基板の作製工程を示し、（Ｃ）は半導体デバイスの作製工程を示す。 本発明にかかる半導体デバイスの製造方法のさらに他の例を示す概略断面図である。ここで、（Ａ）はデバイス用積層支持基板の作製工程を示し、（Ｂ）は三電極付のデバイス用積層支持基板の作製工程を示し、（Ｃ）は半導体デバイスの作製工程を示す。

［実施形態１］
図１を参照して、本発明のある実施形態である半導体デバイスの製造方法は、Ｇａ含有透明支持基板１０上に光熱変換層２１を含む中間層２０ａを形成して積層支持基板１を作製する工程を備える（図１（Ａ））。また、積層支持基板１の中間層２０ａにＧａＮ基板３０を貼り合わせて積層貼り合わせ基板２を作製する工程を備える（図１（Ｂ））。積層貼り合わせ基板２のＧａＮ基板３０を、中間層２０との貼り合わせ面から所定の深さの面Ｐにおいて分離することにより、積層支持基板１の中間層２０上にＧａＮ層３０ａが形成されたエピ成長用積層支持基板３を作製する工程を備える（図１（Ｃ））。また、エピ成長用積層支持基板３のＧａＮ層３０ａ上に少なくとも１層の透明半導体層４０をエピタキシャル成長させることにより、デバイス用積層支持基板４を作製する工程を備える（図１（Ｄ））。また、デバイス用積層支持基板４に、Ｇａ含有透明支持基板１０およびＧａＮ層３０ａおよび透明半導体層４０のバンドギャップエネルギーのなかで最も低いバンドギャップエネルギーに対応する波長よりも長い波長でかつ光熱変換層が吸収しうる波長の光Ｌを照射して、Ｇａ含有透明支持基板１０と中間層２０とを分離することにより、透明半導体層４０とＧａＮ層３０ａと中間層２０とを含むデバイス用積層ウエハ５を作製する工程を備える（図１（Ｅ）および（Ｆ））。また、デバイス用積層ウエハ５から中間層を除去して透明半導体層４０とＧａＮ層３０ａとを含む透明半導体層積層ウエハ６を含む半導体デバイス７を作製する工程を備える（図１（Ｇ）および（Ｈ））。これらの工程を備えることにより、ＧａＮ層３０ａおよび透明半導体層４０にダメージを与えることなく透明半導体層積層ウエハ６を形成することができるため、良質の半導体層を有する高品質の半導体デバイスが得られる。

（積層支持基板の作製工程）
図１（Ａ）を参照して、積層支持基板１の作製工程は、Ｇａ含有透明支持基板１０上に光熱変換層２１を含む中間層２０ａを形成することにより行われる。本工程により得られる積層支持基板１は、後述するように、本基板に照射される光が光熱変換層２１に吸収されることにより、光熱変換層２１を含む中間層２０ａは熱が蓄えられて高温となり、この熱によりＧａ含有透明支持基板１０の中間層２０ａに接する面が分解されて、中間層２０ａとＧａ含有透明支持基板１０とに分離することができる。

Ｇａ含有透明支持基板１０上に中間層２０ａを形成する方法は、特に制限はなく、プラズマＣＶＤ（化学気相堆積）法、スパッタ法、真空蒸着法などが用いられる。

光熱変換層２１を含む中間層２０ａは、上記のように高温となる。また、透明半導体層４０をエピタキシャル成長させる際に、８００℃以上、場合によっては１１００℃付近の高温に曝される。これらの理由から、光熱変換層２１を含む中間層２０ａは高い耐熱性を有することが好ましく、たとえば１２００℃以上の融点を有することが好ましい。また、中間層２０ａは、後述するように、光熱変換層２１の片側または両側に透明層（たとえば、図１（Ａ）において、第１の透明層２３ａおよび第２の透明層２５）をさらに含むことができる。たとえば、中間層２０ａは、Ｇａ含有透明支持基板１０側から順に、第２の透明層２５、光熱変換層２１、および第１の透明層２３ａを含む。なお、第１の透明層２３ａは、後工程（図１（Ｂ））においてＧａＮ基板３０と貼り合わされて、第１の透明層２３としてＧａＮ基板３０と光熱変換層２１との間に位置することになる。かかる透明層（たとえば、第１の透明層２３および第２の透明層２５）は、後述するように、波長５００ｎｍ以上６００ｎｍ未満の光に対する光吸収係数が１×１０³ｃｍ^-1以上未満であることが好ましく、たとえば、二酸化シリコン層、窒化シリコン層および酸窒化シリコン層のいずれかであることが好ましい。光熱変換層２１は、後述するように、波長５００ｎｍ以上６００ｎｍ未満の光に対する光吸収係数が１×１０³ｃｍ^-1以上であることが好ましく、たとえば、アモルファスシリコン層、または、モリブデン、タングステン、タンタル、チタン、白金、パラジウム、炭素、およびこれらのケイ化物、およびこれらの窒化物からなる群から選ばれる少なくとも１つを含む層であることが好ましい。

Ｇａ含有透明支持基板１０は、後述するように、波長５００ｎｍ以上６００ｎｍ未満の光に対する光吸収係数が１×１０³ｃｍ^-1以上未満であることが好ましく、たとえば、ＧａＮ支持基板であることが好ましい。

（積層貼り合わせ基板の作製工程）
図１（Ｂ）を参照して、積層貼り合わせ基板２の作製工程は、積層支持基板１の中間層２０ａにＧａＮ基板３０を貼り合わせることにより行われる。ここで、積層支持基板１の中間層２０ａにＧａＮ基板３０を貼り合わせる方法には、特に制限はなく、貼り合わせる面の表面を洗浄して直接貼り合わせ、その後７００℃〜１０００℃に昇温して接合する直接接合法、金属膜を形成し、接触させつつ昇温することで金属膜の金属を合金化させることにより接合する合金接合法、プラズマやイオンなどで貼り合わせ面を活性化させ接合する表面活性化法、などが好ましく用いられる。

また、ＧａＮ基板３０の貼り合わせ面には、光Ｌの照射時に光熱変換層からＧａＮ基板３０に伝わる熱を低減するとともに接合強度を高める観点から、積層支持基板１の中間層２０ａの最外層と化学的に同じ材質の層が形成されていることが好ましい。たとえば、積層支持基板１の中間層２０ａの最外層が第１の透明層２３ａである場合には、かかる第１の透明層２３ａと化学的に同一の材質の層である第１の透明層２３ｂがＧａＮ基板３０の貼り合わせ面に形成されていることが好ましい。ＧａＮ基板３０の第１の透明層２３ｂを、積層支持基板１の中間層２０ａの第１の透明層２３ａに貼り合わせることにより、光熱変換層２１とＧａＮ基板３０との間に第１の透明層２３が形成される。こうして、光熱変換層２１と、光熱変換層２１とＧａＮ基板３０との間に配置される第１の透明層２３と、光熱変換層２１とＧａ含有透明支持基板１０との間に配置される第２の透明層２５と、を含む中間層２０が形成される。

（エピ成長用積層支持基板の作製工程）
図１（Ｃ）を参照して、エピ成長用積層支持基板３の作製工程は、積層貼り合わせ基板２のＧａＮ基板３０を、中間層２０との貼り合わせ面から所定の深さの面Ｐにおいて分離することにより行われる。かかる工程により、積層支持基板１の中間層２０上にＧａＮ層３０ａが形成されたエピ成長用積層支持基板３が得られる。

ＧａＮ基板３０を中間層２０との貼り合わせ面から所定の深さの面Ｐにおいて分離する方法には、特に制限はなく、ＧａＮ基板３０を上記の面Ｐにおいて切断する方法や、積層支持基板１に脆弱領域を形成させるため、積層支持基板１に貼り合わせる前に上記面Ｐにイオンを注入したＧａＮ基板３０を積層支持基板１に貼り合せた後、熱および／または応力を加えることにより、イオン注入により脆化された面Ｐにおいて分離する方法、などが用いられる。かかる方法により、積層支持基板１の中間層２０上に厚さ０．０５μｍ〜１００μｍのＧａＮ層３０ａを形成することができる。

ここで、Ｇａ含有透明支持基板１０は、エピタキシャル成長やアニール処理時においてＧａＮ層３０ａにクラックなどを発生させない観点から、その熱膨張係数がＧａＮ層３０ａの熱膨張係数と同一または近似していることが好ましく、ＧａＮ層３０ａの主表面の面方位と同一の面方位の主表面を有するＧａＮ支持基板であることが特に好ましい。

（デバイス用積層支持基板の作製工程）
図１（Ｄ）を参照して、デバイス用積層支持基板４の作製工程は、エピ成長用積層支持基板３のＧａＮ層３０ａ上に少なくとも１層の透明半導体層４０をエピタキシャル成長させることにより行われる。

ここで、熱膨張係数がＧａＮ層３０ａの熱膨張係数と同一または近似するＧａＮ含有透明支持基板１０を用いることにより、エピタキシャル成長やアニール処理時においてクラックなどを発生させることなく、品質のよい少なくとも１層の透明半導体層４０を形成することができる。かかる観点から、Ｇａ含有透明支持基板１０は、たとえばＧａＮ層３０ａの主表面の面方位と同一の面方位の主表面を有するＧａＮ支持基板であることが好ましい。

エピ成長用積層支持基板３のＧａＮ層３０ａ上に少なくとも１層の透明半導体層４０をエピタキシャル成長させる方法には、特に制限はないが、品質のよい透明半導体層を成長させる観点から、ＭＯＣＶＤ（有機金属化学気相堆積）法、ＭＢＥ（分子線エピタキシ）法、ＨＶＰＥ（ハイドライド気相成長）法などの気相法などが好ましく用いられる。

エピ成長用積層支持基板３上にエピタキシャル成長させる少なくとも１層の透明半導体層４０は、クラックなどを発生させることなく品質のよい透明半導体層４０を成長させる観点から、ＧａＮ層３０ａと格子定数が同一または近似しており、また、ＧａＮ層３０ａおよびＧａ含有透明支持基板１０と熱膨張係数が同一または近似していることが好ましい。また、透明半導体層４０は、後述のように、波長５００ｎｍ以上６００ｎｍ未満の光に対する光吸収係数が１×１０³ｃｍ^-1未満であることが好ましい。また、中間層を透過した照射光を吸収しないという観点から、透明半導体層４０は、デバイス用積層支持基板４に照射される光よりも短波長でかつ波長３００ｎｍ以上５５０ｎｍ以下のピーク波長を有する光を放出する発光層４５を含むことが好ましい。これらの観点から、透明半導体層４０は、たとえば、ＩＩＩ族窒化物半導体層であることが好ましい。

（デバイス用積層ウエハの作製工程）
図１（Ｅ）および（Ｆ）を参照して、デバイス用積層ウエハ５の作製工程は、デバイス用積層支持基板４に、Ｇａ含有透明支持基板１０およびＧａＮ層３０ａおよび透明半導体層４０のバンドギャップエネルギーのなかで最も低いバンドギャップエネルギーに対応する波長よりも長い波長でかつ光熱変換層が吸収しうる波長の光Ｌを照射して、Ｇａ含有透明支持基板１０と中間層２０とを分離することにより行われる。かかる工程により、透明半導体層４０とＧａＮ層３０ａと中間層２０とを含むデバイス用積層ウエハ５が得られる。ここで、図１（Ｅ）には、デバイス用積層支持基板４のＧａ含有透明支持基板１０側から光Ｌが照射される場合が記載されているが、デバイス用積層支持基板４の透明半導体層４０側から光Ｌが照射されてもよい。

本工程において、デバイス用積層支持基板４に照射される光の光子１個あたりのエネルギーは、Ｇａ含有透明支持基板１０、ＧａＮ層３０ａおよび透明半導体層４０のバンドギャップエネルギーのなかで最も低いバンドギャップエネルギーよりも低いため、Ｇａ含有透明支持基板１０、ＧａＮ層３０ａおよび透明半導体層４０では光が吸収されずに透過する。これにより、Ｇａ含有透明支持基板１０、ＧａＮ層３０ａおよび透明半導体層４０では不要な光吸収に伴い発生する熱を起因とするダメージを回避できる。

デバイス用積層支持基板４に照射された光は、光熱変換層２１で吸収され熱に変換される。この熱により、Ｇａ含有透明支持基板１０の中間層２０に接する面が分解されて、デバイス用積層支持基板４はＧａ含有透明支持基板１０と中間層２０との間で分離される。こうして、透明半導体層４０とＧａＮ層３０ａと中間層２０とを含むデバイス用積層ウエハ５が得られる。

デバイス用積層支持基板４に照射される光は、その波長がＧａ含有透明支持基板１０、ＧａＮ層３０ａおよび透明半導体層４０のバンドギャップエネルギーのなかで最も低いバンドギャップエネルギーに対応する波長よりも長ければ特に制限はないが、比較的低い投入エネルギーで効率よくＧａ含有透明支持基板１０と中間層２０とを分離するためには、波長５００ｎｍ以上６００ｎｍ未満のレーザ光であることが好ましく、たとえば波長８０８ｎｍの半導体レーザで励起された波長１０６４ｎｍのＮｄ：ＹＡＧレーザ光（ここで、Ｎｄ：ＹＡＧとは、Ｎｄ（ネオジム）を添加したＹ（イットリウム）・Ａ（アルミニウム）・Ｇ（ガーネット）により形成される結晶をいう）またはＮｄ：ＹＶＯ₄レーザ光（ここで、Ｎｄ：ＹＶＯ₄とは、Ｎｄ（ネオジム）を添加したＹ（イットリウム）・Ｖ（バナジウム）・Ｏ₄（オキサイド）またはＹ（イットリウム）・ＶＯ₄（バナデート））により形成される結晶をいう）をＬｉＢ₃Ｏ₅のなどのいわゆるＳＨＧ（Ｓｅｃｏｎｄ Ｈａｒｍｏｎｉｃ Ｇｅｎｅｒａｔｉｏｎ；第２高調波）結晶で変換した波長５３２ｎｍのレーザ光が好ましく用いられる。この波長の光は、Ｇａ含有透明支持基板１０、ＧａＮ層３０ａおよび透明半導体層４０を構成し得る、たとえば、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮなどのＩＩＩ族窒化物や、第１および第２の透明層２３、２５を構成し得るたとえば二酸化シリコン、窒化シリコンおよび酸窒化シリコンのいずれかには吸収されないが、光熱変換層２１を構成し得るたとえばアモルファスシリコンには好適に吸収される。

ここで、Ｇａ含有透明支持基板１０としてＧａＮ支持基板を用いる場合は、上記光Ｌの照射により、ＧａＮ支持基板において中間層に接する面が金属Ｇａと窒素（Ｎ₂）ガスに分解され、ＧａＮ支持基板と中間層との間に金属Ｇａが析出する。金属Ｇａは２９．８℃で融解するため、この温度以上に加熱されることにより、ＧａＮ支持基板と中間層とが分離される。

デバイス用積層支持基板４においては、ＧａＮ層３０ａ上に品質のよい透明半導体層４０を形成させる観点から、Ｇａ含有透明支持基板１０はＧａＮ支持基板であり、透明半導体層４０はＩＩＩ族窒化物半導体層であることが好ましい。かかる場合においては、ＧａＮ層３０ａ、ＧａＮ支持基板（Ｇａ含有透明支持基板１０）およびＩＩＩ族窒化物半導体層（透明半導体層４０）は、通常波長５００ｎｍ以上６００ｎｍ未満の光に対する光吸収係数が１×１０³ｃｍ^-1未満である。したがって、ＧａＮ支持基板と中間層との分離のために、デバイス用積層支持基板４に照射される光は、ＧａＮ層３０ａ、ＧａＮ支持基板（Ｇａ含有透明支持基板１０）およびＩＩＩ族窒化物半導体層（透明半導体層４０）に与えるダメージを低減する観点から、波長５００ｎｍ以上６００ｎｍ未満のレーザ光であることが好ましい。

中間層２０は、Ｇａ含有透明支持基板１０と中間層２０との間の分離に際して高温となる。また、透明半導体層４０をエピタキシャル成長させる際に、８００℃以上、場合によっては１１００℃付近の高温に曝される。これらの理由から、中間層２０は高い耐熱性を有することが好ましく、たとえば１２００℃以上の融点を有することが好ましい。すなわち、光熱変換層２１は、高い耐熱性を有していることが好ましく、たとえば１２００℃以上の融点を有することが好ましい。また、デバイス用積層支持基板４に照射される光が波長５００ｎｍ以上６００ｎｍ未満のレーザ光である場合は、光熱変換層２１は、その波長域の光を効率よく吸収することが好ましいため、波長５００ｎｍ以上６００ｎｍ未満の光に対する光吸収係数が１×１０³ｃｍ^-1以上であることが好ましい。以上の要件を満たす材料からなる層として、光熱変換層２１は、たとえばアモルファスシリコン層であることが好ましい。

デバイス用積層支持基板４において、光熱変換層２１を含む中間層２０は、Ｇａ含有透明支持基板１０およびＧａＮ層３０ａに接している。このため、上記の光Ｌの照射により、光熱変換層２１が加熱されて高温になると、その熱がＧａ含有透明支持基板１０だけでなく、ＧａＮ層３０ａおよびＧａＮ層３０ａに接している透明半導体層４０にも伝わり、ＧａＮ層３０ａおよび透明半導体層４０にもダメージを与えるおそれがある。このようなＧａＮ層３０ａおよび透明半導体層４０に与えるダメージを低減し、また中間層２０とＧａＮ層３０ａとの接合は保持しつつ中間層２０とＧａ含有透明支持基板１０との間で確実に分離するため、中間層２０は、中間層２０の光熱変換層２１とＧａＮ層３０ａとの間に配置される第１の透明層２３をさらに含むことが好ましい。また、第１の透明層２３は、光熱変換層２１中の原子（たとえばアモルファスシリコン層中のＳｉ原子）のマイグレーションによるＧａＮ層３０ａおよび透明半導体層４０への原子拡散および、光照射時のＧａＮ層３０ａおよび透明半導体層４０へ与えられるダメージを低減するとともに中間層２０とＧａＮ層３０ａとの接合強度も高める。

かかる第１の透明層２３は、特に制限はないが、不要な光吸収に伴う発熱によるＧａＮ層３０ａおよび透明半導体層４０への熱ダメージおよび／または熱に伴う膨張による応力ダメージを生じさせないために、Ｇａ含有透明支持基板１０、ＧａＮ層３０ａおよび透明半導体層４０と同様の透明性、すなわち波長５００ｎｍ以上６００ｎｍ以下の光に対する光吸収係数が１×１０³ｃｍ^-1未満であることが好ましい。また、第１の透明層２３は、上記のように高温となる光熱変換層２１に接する。また、透明半導体層４０をエピタキシャル成長させる際に、８００℃以上、場合によっては１１００℃付近の高温に曝される。これらの理由から、第１の透明層２３は高い耐熱性を有することが好ましく、たとえば１２００℃以上の融点を有することが好ましい。上記の要件を満たす材料として 、第１の透明層は、たとえば、二酸化シリコン層、窒化シリコン層および酸窒化シリコン層のいずれかであることが特に好ましい。

また、光熱変換層２１中の原子（たとえばアモルファスシリコン層中のＳｉ原子）のマイグレーションによる原子拡散を抑制するとともに中間層２０とＧａ含有透明支持基板１０との接合強度を高める観点から、中間層２０は、中間層２０の光熱変換層２１とＧａ含有透明支持基板１０との間に配置される第２の透明層２５をさらに含むことが好ましい。

かかる第２の透明層２５は、特に制限はないが、不要な光吸収に伴う発熱によるＧａＮ層３０ａおよび透明半導体層４０への熱ダメージおよび／または熱に伴う膨張による応力ダメージを生じさせないために、Ｇａ含有透明支持基板１０、ＧａＮ層３０ａおよび透明半導体層４０と同様の透明性、すなわち波長５００ｎｍ以上６００ｎｍ以下の光に対する光吸収係数が１×１０³ｃｍ^-1未満であることが好ましい。また、第２の透明層２５は、上記のように高温となる光熱変換層２１に接する。また、透明半導体層４０をエピタキシャル成長させる際に、８００℃以上、場合によっては１１００℃付近の高温に曝される。これらの理由から、第２の透明層２５は高い耐熱性を有することが好ましく、たとえば１２００℃以上の融点を有することが好ましい。上記の要件を満たす材料として 、第２の透明層は、たとえば、二酸化シリコン層、窒化シリコン層および酸窒化シリコン層のいずれかであることが特に好ましい。

第１の透明層２３および第２の透明層２５の両方が存在する場合、第１の透明層２３の厚さは第２の透明層２５の厚さに比べて大きいことが好ましい。これにより、中間層２０とＧａ含有Ｇａ含有透明支持基板１０との貼り合わせ面の温度を、中間層２０とＧａＮ層３０ａとの貼り合わせ面の温度より高くできる。これを利用して、中間層２０とＧａ含有透明支持基板１０との貼り合わせ面の温度を金属Ｇａが形成可能な温度以上に、中間層２０とＧａＮ層３０ａとの貼り合わせ面の温度を金属Ｇａが形成可能な温度未満にすることで、中間層２０とＧａＮ層３０ａの貼り合わせ面には金属Ｇａを形成させずに、中間層２０とＧａ含有透明支持基板１０との貼り合わせ面にのみ金属Ｇａ６０を形成することができる。これにより、デバイス用積層ウエハ５を、デバイス用積層支持基板４の中間層２０とＧａ含有透明支持基板１０との貼り合わせ面の選択分離により、形成できるようになる。

また、第２の透明層２５の厚さは、特に制限はないが、中間層２０における光熱変換層２１と第２の透明層２５との密着性を良好に担保するとともに、Ｇａ含有透明支持基板１０と中間層２０の第２の透明層２５との界面において選択的で効率のよい分離を確保する観点から、第２の透明層２５の厚さを光熱変換層２１の厚さの０．３倍以上２．５倍以下にすることが特に好ましい。

こうして、透明半導体層４０とＧａＮ層３０ａとを含むデバイス用積層ウエハ５が得られる。ここで、デバイス用積層ウエハ５は、Ｇａ含有透明支持基板１０の分離の際に、Ｇａ含有透明支持基板１０と中間層２０と界面に形成される金属Ｇａ６０を中間層２０の表面に有する。

なお、本工程で得られるデバイス用積層ウエハ５および次工程で得られる透明半導体層積層ウエハ６（ＧａＮ層３０ａと透明半導体層４０との積層ウエハをいう。以下同じ。）は機械強度が極めて低い。このため、得られるデバイス用積層ウエハ５および透明半導体層積層ウエハ６の機械強度を補強するため、本工程の前に、デバイス用積層支持基板４の透明半導体層積層ウエハ６の機械強度を補強するために、仮支持基材または透明半導体層積層ウエハ支持基板を貼り合わせることが好ましい。

たとえば、図１（Ｅ）を参照して、デバイス用積層支持基板４の透明半導体層４０の最外層に接着剤５１を介在させて仮支持基材５０を貼り合わせることができる。仮支持基材５０は、特に制限はないが、光Ｌの照射時に光熱変換層２１を透過した照射光を吸収して不要な熱を発生させないようにする観点から、サファイア基板などが好ましく用いられる。また、接着剤５１は、特に制限はないが、光Ｌの照射時に光熱変換層２１を透過した照射光を吸収して不要な熱を発生させたり分解されたりせず、さらに後工程で仮支持基材５０をデバイス用積層ウエハ５から分離することが容易な観点から、Ｂｒｅｗｅｒ Ｓｃｉｅｎｃｅ社製Ｗａｆｅｒｂｏｎｄ ＨＴ−１０，１０などが好ましく用いられる。

上記の仮支持基材５０は、後の工程において、デバイス用積層支持基板４からＧａ含有透明支持基板１０が分離されてデバイス用積層ウエハ５が形成され（図１（Ｅ）および（Ｆ））、次いでデバイス用積層ウエハ５から金属Ｇａ６０および中間層２０が分離除去されて透明半導体層積層ウエハ６が形成され（図１（Ｇ））、次いで透明半導体層積層ウエハ６のＧａＮ層３０ａに透明半導体層積層ウエハ支持基板７０が貼り合わされて透明半導体層４０が機械強度的に支持された後に、除去される（図１（Ｈ））。

また、図４（Ａ）を参照して、本工程の前に、上記仮支持基材に替えて、透明半導体層積層ウエハ支持基板７０をデバイス用積層支持基板４の透明半導体層４０に貼り合わせることができる。かかる場合には、後の工程において、透明半導体層積層ウエハ支持基板７０が貼り合わされたデバイス用積層支持基板４ＣからＧａ含有透明支持基板１０が分離されて支持基板付のデバイス用積層ウエハ５Ｃが形成され（図４（Ｂ）および（Ｃ））、次いで支持基板付のデバイス用積層ウエハ５Ｃから金属Ｇａ６０および中間層２０が分離除去されて支持基板付の透明半導体層積層ウエハ６Ｃが形成され（図４（Ｄ））、次いで支持基板付の透明半導体層積層ウエハ６Ｃに電極などが形成されて半導体デバイス７（図４（Ｅ））が得られる。すなわち、仮支持基材に替えて、透明半導体層積層ウエハ支持基板をデバイス用積層支持基板の透明半導体層に貼り合わせる場合は、仮支持基材を貼り合わせる工程およびそれを除去する工程を必要としない。

（透明半導体層積層ウエハの作製工程）
図１（Ｇ）を参照して、透明半導体層積層ウエハ６の作製工程は、デバイス用積層ウエハ５から中間層２０を除去することにより行われる。かかる工程により、透明半導体層４０とＧａＮ層３０ａとを含む透明半導体層積層ウエハ６が得られる。デバイス用積層ウエハ５から中間層２０を除去する方法は、特に制限はなく、半導体プロセスで一般的に用いられるウェットエッチング、ドライエッチングなどの方法を利用できる。

（半導体デバイスの作製工程）
図１（Ｈ）を参照して、半導体デバイス７の作製工程は、透明半導体層積層ウエハ６に透明半導体層積層ウエハ支持基板７０を貼り合わせることにより行われる。かかる工程により、半導体デバイス７が得られる。

透明半導体層積層ウエハ６に透明半導体層積層ウエハ支持基板７０を貼り合わせる方法には、特に制限はなく、貼り合わせる面の表面を洗浄して直接貼り合わせ、その後７００℃〜１０００℃に昇温して接合することによる直接接合法、プラズマやイオンなどで貼り合わせ面を活性化させ接合することによる表面活性化法などが好ましく用いられる。

ここで、図２（Ｅ）〜（Ｆ）および図３（Ｅ）〜（Ｇ）を参照して、本半導体デバイス７においては、透明半導体層４０が波長３００ｎｍ以上５５０ｎｍ以下のピーク波長を有する光を放出する発光層４５を含む場合は、透明半導体層積層ウエハ支持基板は、波長が３００ｎｍ以上５５０ｎｍ以下の光に対する光吸収係数が１×１０⁴ｃｍ^-1未満であることが好ましい。これにより内部吸収を低減し、光取り出し効率の高い半導体光デバイスを作製できる。かかる観点から、透明半導体層積層ウエハ支持基板７０は、たとえば、サファイア、スピネル、石英、窒化アルミニウム、ダイヤモンドおよびガラスからなる群から選ばれる少なくとも１つを含むことが好ましい。

また、図３（Ｅ）〜（Ｇ）および図４（Ａ）〜（Ｅ）を参照して、本半導体デバイス７においては、デバイスに積層方向の導電性を具備させる目的で、透明半導体層積層ウエハ支持基板７０は、比抵抗が１０Ωｃｍ以下の導電性を有することが好ましい。デバイスに積層方向の導電性を具備させることができれば、半導体デバイス７はたとえば図３（Ｇ）に示すようにその両主表面にそれぞれｐ−電極８０とｎ−電極９０を形成できる。これにより、両電極を一主表面に形成しなければならない場合（たとえば、図２（Ｆ）参照）に比べて、透明半導体層４０の一部を除去する必要がなくなるため、より広い面積をデバイスの動作（すなわち発光）に利用できるので、より輝度の高いデバイスが実現できる。透明半導体層積層ウエハ支持基板７０を構成する材料としては、たとえば、シリコン、ガリウムヒ素、インジウムリンおよび第１の金属からなる群から選ばれる少なくとも１つを含むことが好ましい。ここで、第１の金属とは、比抵抗が１０Ωｃｍ以下の導電性を有するものであれば特に制限はなく、たとえば、モリブデン、タングステン、銅、アルミニウムなどが好ましく用いられる。

また、図３（Ｅ）〜（Ｇ）および図４（Ａ）〜（Ｅ）を参照して、本半導体デバイス７においては、デバイスの導電性を高くするとともに透明半導体層積層ウエハ支持基板７０とＧａＮ層３０ａ（図示せず）または透明半導体層４０との間の接着性を高くする観点から、透明半導体層積層ウエハ支持基板７０と透明半導体層４０との間に配置され、第２の金属および導電性酸化物のいずれかを含む比抵抗が１０Ωｃｍ以下の導電性接着層８５，８５ａ，８５ｂ，９５，９５ａ，９５ｂをさらに含むことが好ましい。ここで、第２の金属は、特に制限はないが、上記観点からたとえば、チタン、金、銀、ニッケル、アルミニウム、亜鉛、ゲルマニウムおよびこれらの合金からなる群から選ばれる少なくとも１つであることが好ましい。また、導電性酸化物は、酸化亜鉛、酸化ガリウム、酸化スズ、インジウム亜鉛酸化物、インジウムスズ酸化物およびアンチモンスズ酸化物からなる群から選ばれる少なくとも１つであることが好ましい。

また、図３（Ｅ）〜（Ｇ）を参照して、本半導体デバイス７においては、透明半導体層４０が波長３００ｎｍ以上５５０ｎｍ以下のピーク波長を有する光を放出する発光層４５を含む場合は、透明半導体層積層ウエハ支持基板は、波長が３００ｎｍ以上５５０ｎｍ以下の光に対する光吸収係数が１×１０⁴ｃｍ^-1未満であることが好ましい。これにより内部吸収を低減し、光取り出し効率の高い半導体光デバイスを作製できる。また、デバイスに積層方向の導電性を具備させる目的で、透明半導体層積層ウエハ支持基板７０は、比抵抗が１０Ωｃｍ以下の導電性を有することが好ましい。デバイスに積層方向の導電性を具備させることができれば、半導体デバイス７はたとえば図３（Ｇ）に示すようにその両主表面にそれぞれｐ−電極８０とｎ−電極９０を形成できる。これにより、両電極を一主表面に形成しなければならない場合（たとえば、図２（Ｆ）参照）に比べて、透明半導体層４０の一部を除去する必要がなくなるため、より広い面積をデバイスの動作（すなわち発光）に利用できるので、より輝度の高いデバイスが実現できる。透明半導体層積層ウエハ支持基板７０を構成する材料としては、たとえば、酸化ガリウム、炭化シリコン、セレン化亜鉛、窒化アルミニウムおよびダイヤモンドからなる群から選ばれる少なくとも１つを含むことが好ましい。

［実施形態２］
図１を参照して、本発明にかかる他の実施形態であるエピ成長用積層支持基板３は、Ｇａ含有透明支持基板１０と、Ｇａ含有透明支持基板１０上に配置されている中間層２０と、中間層２０上に配置されているＧａＮ層３０ａと、を含み、中間層２０は光熱変換層２１を含む。実施形態１に記載のように、本実施形態のエピ成長用積層支持基板３は、ＧａＮ層３０ａ上にクラックなどを発生させることなく品質のよい少なくとも１層の透明半導体層４０をエピタキシャル成長させることができる。また、本エピ成長用積層支持基板３は、中間層２０の光熱変換層２１が照射された光Ｌを吸収することにより高温に加熱され、この高熱により中間層２０に接するＧａ含有透明支持基板１０の面が分解することを利用して、中間層２０とＧａ含有透明支持基板１０との間で分離できる。

また、実施形態１に記載のように、本エピ成長用積層支持基板３において、中間層２０は、中間層２０の光熱変換層２１とＧａＮ層３０ａとの間に配置される第１の透明層２３をさらに含むことが好ましい。さらに、中間層２０は、中間層２０の光熱変換層２１とＧａ含有透明支持基板１０との間に配置される第２の透明層２５をさらに含むことが好ましい。ここで、第１の透明層２３の厚さは、第２の透明層２５の厚さより大きいことが好ましい。中間層２０の光熱変換層２１は、アモルファスシリコン層、または、モリブデン、タングステン、タンタル、チタン、白金、パラジウム、炭素、およびこれらのケイ化物、およびこれらの窒化物からなる群から選ばれる少なくとも１つを含む層であることが好ましい。中間層２０の第１の透明層２３は、二酸化シリコン層、窒化シリコン層および酸窒化シリコン層のいずれかであることが好ましい。中間層２０の第２の透明層２５は、二酸化シリコン層、窒化シリコン層および酸窒化シリコン層のいずれかであることが好ましい。

なお、図１（Ａ）〜（Ｃ）を参照して、実施形態１に記載のように、本エピ成長用積層支持基板３は、たとえば、積層支持基板１の作製工程（図１（Ａ））、積層貼り合わせ基板２の作製工程（図１（Ｂ））およびエピ成長用積層支持基板３の作製工程（図１（Ｃ））により作製することができる。

［実施形態３］
図１（Ａ）〜（Ｄ）を参照して、本発明のさらに他の実施形態であるデバイス用積層支持基板４は、実施形態２に記載のエピ成長用積層支持基板３と、エピ成長用積層支持基板３のＧａＮ層３０ａ上にエピタキシャル成長された少なくとも１層の透明半導体層４０と、を含む。本デバイス用積層支持基板４は、中間層２０の光熱変換層２１が照射された光Ｌを吸収することにより高温に加熱され、この高熱により中間層２０に接するＧａ含有透明支持基板１０の面が分解することを利用して、中間層２０とＧａ含有透明支持基板１０との間で分離できる。実施形態１に記載のように、本デバイス用積層支持基板４の透明半導体層は、ＩＩＩ族窒化物半導体層であることが好ましい。

なお、図１（Ａ）〜（Ｄ）を参照して、実施形態１に記載のように、本デバイス用積層支持基板４は、積層支持基板１の作製工程（図１（Ａ））、積層貼り合わせ基板２の作製工程（図１（Ｂ））、エピ成長用積層支持基板３の作製工程（図１（Ｃ））およびデバイス用積層支持基板４の作製工程により作製することができる。

（実施例１）
１．積層支持基板の作製
図１（Ａ）を参照して、Ｇａ含有透明支持基板１０として、ＨＶＰＥ法により形成した直径が２インチ（５．０８ｃｍ）で厚さ５００μｍのＧａＮ支持基板を準備した。かかるＧａＮ支持基板は、一主表面が（０００１）面であるＧａ原子表面であり、他主表面が（０００−１）面であるＮ原子表面であり、両主表面が鏡面加工されていた。

このＧａＮ支持基板（Ｇａ含有透明支持基板１０）のＧａ原子表面に、中間層２０として、プラズマＣＶＤ法により、厚さ１０ｎｍの二酸化シリコン層（第２の透明層２５）、厚さ６０ｎｍのアモルファスシリコン層（光熱変換層２１）、および厚さ１３０ｎｍの二酸化シリコン層（第１の透明層２３ａ）を順に堆積させて、積層支持基板１を得た。プラズマＣＶＤの条件は、第１および第２の二酸化シリコン層の堆積においては、ＲＦが５０Ｗ、Ａｒガスにより８体積％に希釈されたＳｉＨ₄ガスの流量が５０ｓｃｃｍ（１ｓｃｃｍは、標準状態に換算して１分間に１ｃｍ³のガスが流れる量をいう）、Ｎ₂Ｏガス流量が４６０ｓｃｃｍ、チャンバ圧力が８０Ｐａ、ステージ温度が２５０℃であり、アモルファスシリコン層の堆積においては、ＲＦが５０Ｗ、Ａｒガスにより８体積％に希釈されたＳｉＨ₄ガスの流量が２００ｓｃｃｍ、チャンバ圧力が８０Ｐａ、ステージ温度が２５０℃であった。

また、ＧａＮ層３０ａを形成するためのＧａＮ基板３０として、ＨＶＰＥ法により形成した直径２インチ（５．０８ｃｍ）で厚さが５００μｍのＧａＮ基板を準備した。かかるＧａＮ基板３０は、一主表面が（０００１）面であるＧａ原子表面であり、他主表面が（０００−１）面であるＮ原子表面であり、両主表面が鏡面加工されていた。まず、ＧａＮ基板３０のＮ原子表面に、プラズマＣＶＤ法により、厚さ１００ｎｍの二酸化シリコン層（第１の透明層２３ｂ）を堆積させた。この二酸化シリコン層の堆積におけるプラズマＣＶＤの条件は、ＲＦが５０Ｗ、Ａｒガスにより８体積％に希釈されたＳｉＨ₄ガスの流量が５０ｓｃｃｍ、Ｎ₂Ｏガス流量が４６０ｓｃｃｍ、チャンバ圧力が８０Ｐａ、ステージ温度が２５０℃であった。次いで、ＧａＮ基板３０の二酸化シリコン層（第１の透明層２３ｂ）側から、水素イオンを注入した。水素イオンの注入条件は、加速電圧が５０ｋｅＶ、ドーズ量が７×１０¹⁷ｃｍ^-2であった。こうして、水素イオンが注入されたＧａＮ基板３０は、そのＮ原子表面から約２００ｎｍの深さの面Ｐにドーズ量のピークがあった。このドーズ量はリファレンスとして同一バッチでイオン注入したＧａＮ基板のイオン注入側から、ＳＩＭＳ（二次イオン質量分析計）分析を深さ方向に対して実施することで測定した。

上記で得られた積層支持基板１のＧａＮ支持基板（Ｇａ含有透明支持基板１０）と二酸化シリコン層（第２の透明層２５）との密着性およびＧａＮ基板３０におけるＧａＮ基板３０と二酸化シリコン層（第１の透明層２３ｂ）との密着性を高めるために、窒素雰囲気中で７００℃〜１０００℃で１０分間アニールした後、両基板の二酸化シリコン層の主表面を洗浄した。具体的には、両基板をドライエッチング装置に入れて、酸素（Ｏ₂）ガスを原料としたプラズマに曝すことにより、二酸化シリコンの主表面を清浄にした。このときのプラズマ条件は、ＲＦが１００Ｗ、Ｏ₂ガス流量が５０ｓｃｃｍ、チャンバ圧力が６．７Ｐａであった。

２．積層貼り合わせ基板の作製工程
次に、図１（Ｂ）を参照して、上記の積層支持基板１の中間層２０の二酸化シリコン層（第１の透明層２３ａ）とＧａＮ基板３０に堆積させた二酸化シリコン層（第１の透明層２３ｂ）とを、積層支持基板１のＧａＮ支持基板（Ｇａ含有透明支持基板１０）の一主表面（（０００１）面）の結晶方位とＧａＮ基板３０の一主表面（（０００１）面）の結晶方位が一致するように重ね合わせて、プレス装置(ウエハボンダ)で７ＭＰａ（２インチ基板当たり１４００ｋｇｆ）の荷重で押しつけることで、二酸化シリコン層同士を接合させることにより、積層支持基板１とＧａＮ基板３０とを貼り合わせた。こうして得られた積層貼り合わせ基板２は、大気中で室温（２５℃）から３００℃まで３時間かけてゆっくりと昇温することにより、接合界面の接合強度が増した。ここで、積層貼り合わせ基板２において、中間層２０のアモルファスシリコン層（光熱変換層２１）とＧａＮ基板との間に配置される二酸化シリコン層（第１の透明層２３）の厚さは２３０ｎｍであった。

３．エピ成長用積層支持基板の作製工程
次に、図１（Ｃ）を参照して、積層貼り合わせ基板２を５００℃に加熱して基板の主表面に対して斜めに応力をかけた。積層貼り合わせ基板２のＧａＮ基板３０において水素イオンが多く注入され脆化したＮ原子表面からの深さが約２００ｎｍの面Ｐにおいて熱応力がかかり、ＧａＮ基板３０は、上記の面Ｐにおいて、積層支持基板１の中間層２０に接合している厚さ２００ｎｍのＧａＮ層３０ａと残部ＧａＮ基板３０ｂとに分離した。こうして、積層支持基板１の中間層２０上に厚さ２００ｎｍのＧａＮ層３０ａが形成されたエピ成長用積層支持基板３が得られた。ここで、ＧａＮ層３０ａから分離した残部ＧａＮ基板３０ｂは、分離面の表面状態(平坦性など)を研磨などの手法で整えた後、何度も再利用できる．これにより最終的に半導体デバイス１枚あたりのコストを低減できる。

４．デバイス用積層支持基板の作製工程
次に、図１（Ｄ）を参照して、エピ成長用積層支持基板３のＧａＮ層３０ａ上に、ＭＯＣＶＤ法により、透明半導体層４０として、厚さ２μｍのＧａＮバッファ層４１、厚さ０．５μｍのｎ−ＧａＮ層４３、厚さ７０ｎｍの発光層４５である３対のＩｎＧａＮ層およびＧａＮ層からなる多重量子井戸層、厚さ８０ｎｍのｐ−ＧａＮ層４７をこの順に堆積させた。こうして、デバイス用積層支持基板４が得られた。

ここで、上記のＭＯＣＶＤ法による透明半導体層４０のエピタキシャル成長においては、エピ成長用積層支持基板３の温度が１０００℃程度になった。また、エピ成長用積層支持基板３には、ＧａＮ支持基板（Ｇａ含有透明支持基板１０）とＧａＮ層３０ａとの間に、中間層２０として二酸化シリコン層（第１の透明層２３と第２の透明層２５）およびアモルファスシリコン層（光熱変換層２１）が含まれ、かかる二酸化シリコン層およびアモルファスシリコン層は、ＧａＮ支持基板およびＧａＮ層３０ａと熱膨張係数が異なった。しかし、本実施例における中間層２０の総厚さは３００ｎｍであり、エピタキシャル成長された透明半導体層４０は、Ｘ線回折法により分析したところ、ＧａＮ層３０ａとほぼ同じ格子定数が得られており高い品質を有していると言える。中間層２０の総厚さが１μｍ以下であれば、発生する応力が小さいため、エピタキシャル成長された透明半導体層４０の品質は高く維持される。次いで、得られたデバイス用積層支持基板４を、ＣＶＤ装置から取り出した後、全圧が１気圧で酸素が１６体積％の窒素／酸素雰囲気中７００℃でアニールした。

５．二電極付のデバイス用積層支持基板の作製工程
次に、図２（Ａ）を参照して、以下のようにして、デバイス用積層支持基板４に二電極を形成した。デバイス用積層支持基板４の透明半導体層４０のｐ−ＧａＮ層４７上に、フォトリソグラフィ法によりｐ−電極用レジストマスク（図示せず）を形成し、真空蒸着法により厚さ５ｎｍのＮｉ層および厚さ１１ｎｍのＡｕ層をこの順に形成した後、ｐ−電極用レジストマスクを除去することにより不要部分の電極材料を除去することにより、ｐ−電極８０を形成した。

次いで、ｐ−電極８０およびその周辺領域にフォトリソグラフィ法によりｐ−電極保護用レジストマスク（図示せず）を形成し、塩素ガスを用いて透明半導体層４０のｐ−ＧａＮ層４７側の主表面から２５０ｎｍの深さまでメサエッチングをして、主表面の一部領域において、ｐ−ＧａＮ層４７、発光層４５およびｎ−ＧａＮ層４３を除去し、ＧａＮバッファ層４１を露出させた。その後、上記のｐ−電極保護用レジストマスクを除去した。露出されたＧａＮバッファ層４１上に、上記ｐ−電極の形成と同様の方法により、厚さ２０ｎｍのＴｉ層および厚さ３００ｎｍのＡｕ層で構成されるｎ−電極９０を形成した。ｐ−電極およびｎ−電極と半導体層とのオーミック接合を取るために、得られた基板を全圧が１気圧で酸素が０．４体積％の窒素／酸素雰囲気中５００℃でアニールした。こうして、二電極付のデバイス用積層支持基板４Ａが得られた。この後、図示しないが、ｐ−電極およびｎ−電極のそれぞれの上に、リフトオフ法により、厚さ２０ｎｍのＴｉ層および厚さ３００ｎｍのＡｕ層で構成されるパッド電極層を形成してもよい。

上記のように、半導体デバイスを形成するためには高温のアニールが必要となる。半導体デバイスを作製するためのデバイス用積層支持基板において、Ｇａ含有透明支持基板１０、ＧａＮ層３０ａおよび透明半導体層４０が、化学種が異なり熱膨張係数が異なる材料であれば接合界面での剥がれ、あるいはＧａＮ層３０ａおよび透明半導体層４０などにクラックなどが生じるおそれがあるが、Ｇａ含有透明支持基板１０（ＧａＮ支持基板）および透明半導体層４０（ＧａＮバッファ層４１、ｎ−ＧａＮ層４３、３対のＩｎＧａＮ層およびＧａＮ層からなる多重量子井戸層である発光層４５、およびｐ−ＧａＮ層４７）が、ＧａＮ層３０ａと同一または近似する化学種で構成され、それらの基板および層の熱膨張係数が互いに同一または近似しているため、接合界面での剥がれ、ＧａＮ層３０ａおよび透明半導体層４０などのクラックなどが防止できる。

一方、ＧａＮの基板は非常に高価であるため、最終製品としての半導体デバイスの単価を下げるためには、以下に説明するように、デバイス用積層支持基板からＧａＮ支持基板（Ｇａ含有透明支持基板１０）を分離する必要がある。以下に説明する方法により、分離されたＧａＮ支持基板（Ｇａ含有透明支持基板１０）は、その主表面の処理を行うことにより、再びＧａＮ支持基板として利用できる。このように、１枚のＧａＮ基板を繰り返し使用することにより、最終製品としての半導体デバイスの単価を下げることが可能になる。

６．二電極付のデバイス用積層ウエハの作製工程
次に、図２（Ｂ）を参照して、二電極付のデバイス用積層支持基板４Ａのｐ−電極８０およびｎ−電極９０の形成面に接着剤５１をスピン塗布し、真空中で２００℃に加熱された雰囲気下で、ウエハボンダを用いて、仮支持用サファイア板（仮支持基材５０）を貼り付けた。かかる接着剤５１には、後工程において、ウエハから仮支持用サファイア板を分離することを考慮して、２００℃に加熱することで再度軟化させられるもの、たとえばＢｒｅｗｅｒ Ｓｃｉｅｎｃｅｓ社製ＷａｆｅｒＢｏｎｄ ＨＴ−１０，１０などを選んだ。

次いで、上記の仮支持用サファイア板（仮支持基材５０）が貼り付けられた二電極付のデバイス用積層支持基板４Ａをレーザアニール装置（図示せず）にセットした。このレーザアニール装置は、Ｎｄ：ＹＡＧレーザとＬｉＢ₃Ｏ₅ ＳＨＧ結晶を用いて、波長５３２ｎｍの緑色レーザパルスを発生できる。このレーザアニール装置は元来、上記の波長の光を、アモルファスシリコンに吸収させることにより、アモルファスシリコンを数百℃〜千数百℃程度まで急加熱し、ポリシリコンへと変化させるための装置である。

上記のレーザアニール装置を用いて、出力が０．２Ｗ、繰り返し周期が１０ｋＨｚ、パルス幅が１０ｎｓ、アモルファスシリコン層上のスポットサイズが直径２５ｎｍ、スキャンスピードが１００ｍｍ／ｓの条件で、二電極付のデバイス用積層支持基板４ＡのＧａＮ支持基板（Ｇａ含有透明支持基板１０）側からレーザを照射し、直径２インチの二電極付のデバイス用積層支持基板４ＡのＧａＮ支持基板上を順次スキャンした。上記の波長５３２ｎｍの光は、ＧａＮ支持基板（Ｇａ含有透明支持基板１０）、二酸化シリコン層（第１の透明層２３および第２の透明層２５）、ＧａＮ層３０ａ、透明半導体層４０、接着剤５１、および仮支持サファイア板（仮支持基材５０）などでは吸収されず、アモルファスシリコン層（光熱変換層２１）でのみ効率よく吸収された。これにより、アモルファスシリコン層（光熱変換層２１）の温度は急激に上昇した。

その結果、アモルファスシリコン層（光熱変換層２１）の近距離に位置するＧａＮ支持基板（Ｇａ含有透明支持基板１０）における中間層２０との貼り合わせ面は、その面の温度が９００℃を超え、金属Ｇａと窒素（Ｎ₂）ガスに熱分解された。一方、ＧａＮ層３０ａにおける中間層２０との貼り合わせ面においては、熱分解温度には至らなかった。これは、ＧａＮ層３０ａとアモルファスシリコン層（光熱変換層２１）との間には、ＧａＮ（熱伝導率が約１００Ｗ・ｍ^-1・Ｋ^-1）に比べて熱伝導率の低い二酸化シリコン(熱伝導率が約１０Ｗ・ｍ^-1・Ｋ^-1)で形成された厚さ２３０ｎｍの二酸化シリコン層（第１の透明層２３）が介在しているため、アモルファスシリコン層（光熱変換層２１）で発生した熱量の大半がＧａＮ支持基板（Ｇａ含有透明支持基板１０）側に拡散するため、ＧａＮ層３０ａは熱分解温度には至らなかったものと考えられる。また、同様の理由から、接着剤５１部分の温度は１００℃以下に抑えられ、接着剤５１の軟化ないし炭化などの変質は生じなかった。このようにして、ＧａＮ支持基板（Ｇａ含有透明支持基板１０）における中間層２０との貼り合わせ面にのみ金属Ｇａ６０を析出させることができた。

次いで、図２（Ｃ）を参照して、上記の金属Ｇａ６０が析出した二電極付のデバイス用積層支持基板４Ａを、６０℃のホットプレート（図示せず）に置いて、金属Ｇａ（融点が２９．８℃）を融解させた状態でＧａＮ支持基板を滑らせる（スライドオフする）ことにより、中間層２０からＧａＮ支持基板（Ｇａ含有透明支持基板１０）を分離した。こうして、透明半導体層４０、ＧａＮ層３０ａおよび中間層２０を含む二電極付のデバイス用積層ウエハ５Ａが得られた。なお、分離されたＧａＮ支持基板は、主表面を研磨およびエッチングなどの処理をすることにより、再度利用できる。

７．二電極付の透明半導体層積層ウエハの作製工程
次に、図２（Ｄ）を参照して、二電極付のデバイス用積層ウエハ５Ａの中間層２０上の金属Ｇａ６０を塩酸により洗浄し、中間層２０（二酸化シリコン層および一部がポリシリコン化したアモルファスシリコン層）を、フッ酸硝酸混合溶液を用いたウェットエッチングにより、除去した。こうして、透明半導体層４０およびＧａＮ層３０ａを含む二電極付の透明半導体層積層ウエハ６Ａが得られた。

８．半導体デバイスの作製工程
次に、図２（Ｅ）を参照して、以下のようにして、二電極付の透明半導体積層積層ウエハ６ＡのＧａＮ層３０ａに、別途準備した透明半導体層積層ウエハ支持基板７０を貼り合わせた。

ここで、準備された透明半導体層積層ウエハ支持基板７０としては、厚さ１５０μｍのサファイア基板であった。貼り合わせは、二電極付の透明半導体層積層ウエハ６ＡのＧａＮ層３０ａの主表面を洗浄した後に、プラズマエッチング装置にいれて、窒素プラズマ（プラズマ条件は、ＲＦが１００Ｗ、Ｎ₂ガス流量が５０ｓｃｃｍ、チャンバ圧力１３．３Ｐａであった)に曝して主表面を清浄にした。サファイア基板（透明半導体層積層ウエハ支持基板７０）も、その主表面を洗浄した後に、酸素プラズマ（プラズマ条件は、ＲＦが１００Ｗ、Ｏ₂ガス流量が５０ｓｃｃｍ、チャンバ圧力が６．７Ｐａであった）で主表面を清浄にした。二電極付の透明半導体層積層ウエハ６Ａとサファイア基板（透明半導体層積層ウエハ支持基板７０）とを貼り合わせた後に、大気中でウエハボンダを用いて７ＭＰａの荷重で押しつけて、接合させて貼り合わせた。

次いで、図２（Ｆ）を参照して、上記の貼り合わせ基板をホットプレートで接着剤の軟化温度である２００℃まで加熱して、上記の貼り合わせ基板から仮支持用サファイア板（仮支持基材５０）をスライドオフさせて取り除いた。透明半導体層４０上のｐ−電極８０およびｎ−電極９０側に残った接着剤は専用のリムーバで除去した。

上記の工程により、ＬＥＤ（発光ダイオード）である半導体デバイス７が得られた。かかる半導体デバイスにおいて、以降は一般的な素子化工程（スクライブ、ブレーク、ダイボンド、ワイヤボンドなどの諸工程）が適用できる。

（実施例２）
１．デバイス用積層支持基板までの作製工程
図１（Ａ）〜（Ｄ）を参照して、実施例１と同様にして、デバイス用積層支持基板４を得た。

２．一電極付のデバイス用積層支持基板の作製工程
次に、図３（Ａ）を参照して、デバイス用積層支持基板４の透明半導体層４０のｐ−ＧａＮ層４７上の全面に、真空蒸着法により、ｐ−電極８０として、Ｎｉ／Ａｕ電極（具体的には、厚さ５ｎｍのＮｉ層および厚さ１１ｎｍのＡｕ層で構成される電極）を形成した。こうして、一電極付のデバイス用積層支持基板４Ｂが得られた。

３．一電極付のデバイス用積層ウエハの作製工程
次に、図３（Ｂ）〜（Ｃ）を参照して、一電極付のデバイス用積層支持基板４Ｂのｐ−電極８０上に、接着剤５１を介在させて仮支持基材５０をさせた後、実施例１と同様にして、デバイス用積層支持基板４ＢからＧａＮ支持基板（Ｇａ含有透明支持基板１０）をスライドオフさせた。こうして、一電極付のデバイス用積層ウエハ５Ｂが得られた。

４．一電極付の透明半導体層積層ウエハの作製工程
次に、図３（Ｄ）を参照して、実施例１と同様にして、一電極付のデバイス用積層ウエハ５Ｂから金属Ｇａ６０および中間層２０を除去した。こうして、一電極付の透明半導体層積層ウエハ６Ｂが得られた。

５．半導体デバイスの作製方法
次に、図３（Ｅ）を参照して、一電極付の透明半導体層積層ウエハ６ＢのＧａ層３０ａの主表面（Ｎ原子表面）の全面に、真空蒸着法により、ｎ−電極９０としてＴｉ／Ａｌ電極（具体的には、厚さ２０ｎｍのＴｉ層および厚さ３００ｎｍのＡｕ層で構成される電極）を形成した。次いで、ｎ電極の上に、真空蒸着法により、導電性接着層９５ａとしてＴｉ／Ａｌ層（具体的には、厚さ２０ｎｍのＴｉ層および厚さ３００ｎｍのＡｕ層）で構成される貼り合わせ用パッド電極層を形成した。

次いで、透明半導体層積層ウエハ支持基板７０として、導電性基板であるＰ(リン)を１×１０¹⁹ｃｍ^-3と高濃度にドープしたｎ型導電性Ｓｉ基板を準備した。このｎ型導電性Ｓｉ基板の主表面に、真空蒸着法により、導電性接着層９５ｂとしてＴｉ／Ａｌ層（具体的には、厚さ２０ｎｍのＴｉ層および厚さ３００ｎｍのＡｕ層で構成される層）で構成される貼り合わせ用パッド電極層を形成した。

次に、図３（Ｆ）を参照して、一電極付の透明半導体層積層ウエハ６Ｂに形成された貼り合わせ用パッド電極層（導電性接着層９５ａ）と、ｎ型導電性Ｓｉ基板（透明半導体層積層ウエハ支持基板７０）に形成された貼り合わせ用パッド電極層（導電性接着層９５ｂ）と、を重ね合わせて、真空状態に保ったウエハボンダで３ＭＰａの荷重で押しつけながら、４００℃に加熱することにより、接合させて貼り合わせた。

次いで、貼り合わせ後に、ｎ型導電性Ｓｉ基板（透明半導体層積層ウエハ支持基板７０）の裏面を研磨および洗浄して露出させた清浄面に、真空蒸着法により、ｎ−パッド電極層９２としてＴｉ／Ａｕパッド電極層（具体的には、厚さ２０ｎｍのＴｉ層および厚さ３００ｎｍのＡｕ層で構成されるパッド電極層）を形成した。

次いで、図３（Ｇ）を参照して、上記の貼り合わせ基板をホットプレートで接着剤の軟化温度である２００℃まで加熱して、上記の貼り合わせ基板から仮支持用サファイア板（仮支持基材５０）をスライドオフさせて取り除いた。透明半導体層４０上のｐ−電極８０側に残った接着剤は専用のリムーバで除去した。

さらに、ｐ−電極８０、ｎ−電極９０およびｎ−パッド電極層９２のオーミック化のために、上記の貼り合わせ基板を全圧が１気圧で酸素が０．４体積％の窒素／酸素雰囲気中５００℃でアニールした。

上記の工程により、ＬＥＤ（発光ダイオード）である半導体デバイス７が得られた。かかる半導体デバイスにおいて、以降は一般的な素子化工程（スクライブ、ブレーク、ダイボンド、ワイヤボンドなどの諸工程）が適用できる。

なお、本実施例においては、透明半導体層積層ウエハ支持基板７０である導電性基板は透明基板であってもよい。かかる場合には、ｎ−電極、貼り合わせ用パッド電極層およびｎ−パッド電極層として、ＩＴＯ（インジウムスズ酸化物）をはじめとする透明導電性材料を用いることにより、支持基板側から光を取り出す様な実装(いわゆる、ｐ−ｄｏｗｎ実装)も可能となる。

（実施例３）
１．デバイス用積層支持基板までの作製工程
図１（Ａ）〜（Ｄ）を参照して、実施例１と同様にして、デバイス用積層支持基板４を得た。

２．デバイス用積層支持基板への透明半導体層積層ウエハ支持基板を貼り合わせ工程
次に、図４（Ａ）を参照して、デバイス用積層支持基板４の透明半導体層４０のｐ−ＧａＮ層４７上の全面に、真空蒸着法により、Ｎｉ／Ａｕ電極（具体的には、厚さ５ｎｍのＮｉ層および厚さ１１ｎｍのＡｕ層で構成される電極）を形成し、この貼り合わせ基板を窒素／酸素雰囲気中５００℃でアニールすることにより、ｐ−電極８０を形成した。

次いで、ｐ−電極８０上に真空蒸着法により厚さ５０ｎｍのＡｇ層８３を形成し、その上にスパッタ法により厚さ２００ｎｍのＩＴＯ（インジウムスズ酸化物）層８４を形成し、その上に真空蒸着法により導電性接着層８５ａとして貼り合わせ用Ｔｉ／Ａｕパッド電極層を形成した。

一方で、主表面に貼り合わせ用Ｔｉ／Ａｕパッド電極層（導電性接着層８５ｂ）を形成した透明半導体層積層ウエハ支持基板７０を準備した。透明半導体層積層ウエハ支持基板７０としては、導電性支持基板であるＢ（ホウ素）を１×１０¹⁹ｃｍ^-3と高濃度にドープしたｐ型導電型Ｓｉ基板を用いた。

次いで、デバイス用積層支持基板４に形成された貼り合わせ用Ｔｉ／Ａｕパッド電極層（導電性接着層８５ａ）と、透明半導体層積層ウエハ支持基板７０に形成された貼り合わせ用Ｔｉ／Ａｕパッド電極層（導電性接着層８５ｂ）と、を重ね合わせてウエハボンダで３５０℃で４ＭＰａの条件で加熱加圧して接合して貼り合わせた。

３．支持基板付のデバイス用積層ウエハの作製工程
次に、図４（Ｂ）〜（Ｃ）を参照して、透明半導体層積層ウエハ支持基板７０が貼り合わされたデバイス用積層支持基板４Ｃから、実施例１と同様にして、Ｇａ含有透明支持基板１０を分離した。こうして、支持基板付のデバイス用積層ウエハ５Ｃが得られた。

４．支持基板付の透明半導体層積層ウエハの作製工程
次に、図４（Ｄ）を参照して、支持基板付のデバイス用積層ウエハ５Ｃから、実施例１と同様にして、金属Ｇａ６０および中間層２０が分離除去した。こうして、支持基板付の透明半導体層積層ウエハ６が得られた。

５．半導体デバイスの作製工程
次に、図４（Ｅ）を参照して、支持基板付の透明半導体層積層ウエハ６のｐ型導電型Ｓｉ基板（透明半導体層積層ウエハ支持基板）上に、真空蒸着法により、ｐ−パッド電極層８６としてＴｉ／Ａｕパッド電極層（具体的には、厚さ２０ｎｍのＴｉ層および厚さ３００ｎｍのＡｕ層で構成されるパッド電極層）を形成した。また、支持基板付の透明半導体層積層ウエハ６のＧａＮ層３０ａ上に、真空蒸着法およびリフトオフ法により、ｎ−電極９０としてＴｉ／Ａｕ電極（具体的には、厚さ２０ｎｍのＴｉ層および厚さ３００ｎｍのＡｕ層で構成される電極）を形成した。ｐ−パッド電極層８６およびｐ−電極９０と半導体層とのオーミック接合を取るために、これらの電極が形成された支持基板付の透明半導体層積層ウエハ６を、窒素雰囲気中５００℃でアニールした。こうして、ＬＥＤである半導体デバイス７が得られた。以降は一般的な素子化工程（スクライブ、ブレーク、ダイボンド、ワイヤボンドなどの諸工程）が適用できる。

（実施例４）
本実施例は、透明半導体層積層ウエハ支持基板の熱膨係数がＧａＮの熱膨張係数と同一または近似している場合に適用される。

１．デバイス用積層支持基板までの作製工程
図１（Ａ）〜（Ｄ）を参照して、実施例１と同様にして、デバイス用積層支持基板４を得た。

２．デバイス用積層ウエハの作製工程
次に、図５（Ａ）および（Ｂ）を参照して、デバイス用積層支持基板４の中間層２０のｐ−ＧａＮ層４７上に、接着剤５１を介在させて仮支持基材５０をさせた後、実施例１と同様にして、デバイス用積層支持基板４からＧａＮ支持基板（Ｇａ含有透明支持基板１０）をスライドオフさせた。こうして、デバイス用積層ウエハ５が得られた。

３．透明半導体層積層ウエハの作製工程
次に、図５（Ｃ）を参照して、実施例１と同様にして、一電極付のデバイス用積層ウエハ５Ｂから金属Ｇａ６０および中間層２０を除去した。こうして、透明半導体層積層ウエハ６が得られた。

４．半導体デバイスの作製工程
次に、図５（Ｄ）を参照して、透明半導体層積層ウエハ６に透明半導体層積層ウエハ支持基板７０として透明支持基板であるスピネル基板を貼り合わせた。

上記の貼り合わせは、透明半導体層積層ウエハ６のＧａＮ層３０ａの主表面を洗浄した後に、プラズマエッチング装置にいれて、窒素プラズマ（プラズマ条件は、ＲＦが１００Ｗ、Ｎ₂ガス流量が５０ｓｃｃｍ、チャンバ圧力１３．３Ｐａであった)に曝して主表面を清浄にした。スピネル基板（透明半導体層積層ウエハ支持基板７０）も、その主表面を洗浄した後に、酸素プラズマ（プラズマ条件は、ＲＦが１００Ｗ、Ｏ₂ガス流量が５０ｓｃｃｍ、チャンバ圧力が６．７Ｐａであった。）で主表面を清浄にした。透明半導体層積層ウエハ６とスピネル基板（透明半導体層積層ウエハ支持基板７０）とを貼り合わせた後に、大気中でウエハボンダを用いて７ＭＰａの荷重で押しつけて、接合させて貼り合わせた。その後、この貼り合わせ基板をホットプレートで２００℃までゆっくりと昇温させることにより、接合強度を増大させた。

このとき、図５（Ｅ）を参照して、上記の貼り合わせ基板は接着剤の軟化温度である２００℃まで加熱されているため、上記の貼り合わせ基板から仮支持用サファイア板（仮支持基材５０）をスライドオフさせて取り除いた。透明半導体層４０上のｐ−電極８０側に残った接着剤は専用のリムーバで除去した。

その後は、通常の電極形成工程、たとえば実施例１の５．二電極付のデバイス用積層支持基板の作製工程に記載されたようなｐ−電極およびｎ−電極の形成工程、を用いて、片側にｐ−電極８０およびｎ−電極９０を有する半導体デバイス（図５（Ｆ１）を参照）が得られた。

なお、透明半導体層積層ウエハ支持基板７０として透明でかつ導電性の基板を用いる場合は、通常の電極形成工程により、一方側にｐ−電極８０を有し他方側にｎ−電極９０を有する半導体デバイス（図５（Ｆ２）を参照）を形成することもできる。

（実施例５）
中間層２０の形成において、第２の透明層２５として二酸化シリコン層の厚さを４０ｎｍとしたこと以外は、実施例１と同様にして、積層支持基板を作製し、その積層支持基板から積層貼り合わせ基板、エピ成長用積層支持基板、デバイス用積層支持基板、二電極付のデバイス用積層支持基板、二電極付のデバイス用積層ウエハ、二電極付の透明半導体層積層ウエハ、半導体デバイスを順次作製した。実施例１に比べて、透明半導体層４０のエピタキシャル成長の際に厚さ６０ｎｍのアモルファスシリコン層（光熱変換層）と厚さ４０ｎｍの二酸化シリコン層（第２の透明層）との界面において高温によりもたらされる熱膨張係数の違いに起因した剥がれの発生が完全に防止された。レーザ照射による金属Ｇａ６０および中間層２０の分離除去も問題なく実施できた。これにより、半導体デバイスの歩留まりが向上した。

（実施例６）
中間層２０の形成において、第２の透明層２５として二酸化シリコン層の厚さを４０ｎｍとしたこと以外は、実施例２と同様にして、積層支持基板を作製し、その積層支持基板から積層貼り合わせ基板、エピ成長用積層支持基板、デバイス用積層支持基板、一電極付のデバイス用積層支持基板、一電極付のデバイス用積層ウエハ、一電極付の透明半導体層積層ウエハ、半導体デバイスを順次作製した。実施例２に比べて、透明半導体層４０のエピタキシャル成長の際に厚さ６０ｎｍのアモルファスシリコン層（光熱変換層）と厚さ４０ｎｍの二酸化シリコン層（第２の透明層）との界面において高温によりもたらされる熱膨張係数の違いに起因した剥がれの発生が完全に防止された。レーザ照射による金属Ｇａ６０および中間層２０の分離除去も問題なく実施できた。これにより、半導体デバイスの歩留まりが向上した。

（実施例７）
中間層２０の形成において、第２の透明層２５として二酸化シリコン層の厚さを４０ｎｍとしたこと以外は、実施例３と同様にして、積層支持基板を作製し、その積層支持基板から積層貼り合わせ基板、エピ成長用積層支持基板、デバイス用積層支持基板、支持基板付のデバイス用積層支持基板、支持基板付のデバイス用積層ウエハ、支持基板付の透明半導体層積層ウエハ、半導体デバイスを順次作製した。実施例３に比べて、透明半導体層４０のエピタキシャル成長の際に厚さ６０ｎｍのアモルファスシリコン層（光熱変換層）と厚さ４０ｎｍの二酸化シリコン層（第２の透明層）との界面において高温によりもたらされる熱膨張係数の違いに起因した剥がれの発生が完全に防止された。レーザ照射による金属Ｇａ６０および中間層２０の分離除去も問題なく実施できた。これにより、半導体デバイスの歩留まりが向上した。

（実施例８）
中間層２０の形成において、第２の透明層２５として二酸化シリコン層の厚さを４０ｎｍとしたこと以外は、実施例１と同様にして、積層支持基板を作製し、その積層支持基板から積層貼り合わせ基板、エピ成長用積層支持基板、デバイス用積層支持基板、デバイス用積層ウエハ、透明半導体層積層ウエハ、半導体デバイスを順次作製した。実施例１に比べて、透明半導体層４０のエピタキシャル成長の際に厚さ６０ｎｍのアモルファスシリコン層（光熱変換層）と厚さ４０ｎｍの二酸化シリコン層（第２の透明層）との界面において高温によりもたらされる熱膨張係数の違いに起因した剥がれの発生が完全に防止された。レーザ照射による金属Ｇａ６０および中間層２０の分離除去も問題なく実施できた。これにより、半導体デバイスの歩留まりが向上した。

（実施例９）
本実施例は、本願技術を用いたパワーデバイスの一例としてＳＢＤ（ショットキーバリアダイオード）を作製した場合を例示する。

１．エピ成長用積層支持基板までの作製工程
図１（Ａ）〜（Ｃ）を参照して、実施例１と同様にして、エピ成長用積層支持基板３を得た。

２．デバイス用積層支持基板の作製工程
次に、図６（Ａ）を参照して、エピ成長用積層支持基板３のＧａＮ層３０ａ上に、ＭＯＣＶＤ法により、透明半導体層４０として、キャリア濃度が１×１０¹⁸ｃｍ^-3で厚さ０．５μｍのｎ⁺−ＧａＮストップ層４２と、キャリア濃度が７×１０¹⁵ｃｍ^-3で厚さ５μｍのｎ−ＧａＮドリフト層４４と、を順次成長させた。こうして、デバイス用積層支持基板４が得られた。

３．一電極付のデバイス用積層支持基板の作製工程
次に、図６（Ｂ）を参照して、デバイス用積層支持基板４のうちの透明半導体層４０のｎ−ＧａＮドリフト層４４上に、フォトリソグラフィ、１０質量％塩酸水溶液による表面処理、Ｎｉ／Ａｕ層（具体的には厚さ５０ｎｍのＮｉ層および厚さ３００ｎｍのＡｕ層で構成される層）のＥＢ蒸着、ならびにリフトオフにより、ｎ−ＧａＮドリフト層４４上に直径２００μｍのショットキー電極８１を形成した。こうして、一電極付のデバイス用積層支持基板４Ｄが得られた。

４ａ．半導体デバイスの作製工程
次に、一例目として、図６（Ｂ）〜（Ｃ）を参照して、実施例１と同様にして、ＧａＮ支持基板（Ｇａ含有透明支持基板１０）を透明半導体層積層ウエハ支持基板７０に置き換えたタイプのＳＢＤを作製した。具体的には、一電極付のデバイス用積層支持基板４Ｄのショットキー電極８１側を接着剤により仮支持基材に貼り付け、レーザアニール装置を用いてＧａＮ支持基板（Ｇａ含有透明支持基板１０）側からレーザを照射して、ＧａＮ支持基板（Ｇａ含有透明支持基板１０）における中間層２０との貼り合わせ面にのみ金属Ｇａ６０を析出させた。スライドオフにより、ＧａＮ支持基板（Ｇａ含有透明支持基板１０）を分離し、さらに中間層２０を除去した後、一電極付の透明半導体層積層ウエハ６ＤのＧａＮ層３０ａの主表面（Ｎ原子表面）の全面に、真空蒸着法により、ｎ−電極９０としてＴｉ／Ａｌ電極（具体的には、厚さ２０ｎｍのＴｉ層および厚さ３００ｎｍのＡｌ層で構成される電極）を形成した。その後、透明半導体層積層ウエハ支持基板７０としてのＰ(リン)を１×１０¹⁹ｃｍ^-3と高濃度にドープしたｎ型導電性Ｓｉ基板の両主表面にオーミック電極９３を形成したものを準備して、上記のｎ−電極９０と金属ハンダ７１により接合させた。その後、仮支持基材を除去して、図６（Ｃ）に示すＳＢＤを完成させた。

なお、上記ＳＢＤの作製と並行して、上記ＳＢＤにおいてｎ型導電性Ｓｉ基板（透明半導体層積層ウエハ支持基板７０）の両主面にオーミック電極９３が形成されたものに替えて、ｎ型導電性Ｇｅ基板（透明半導体層積層ウエハ支持基板７０）の両主表面にオーミック電極９３が形成されたもの、Ｍｏ薄膜、Ｗ薄膜およびＴａ薄膜のそれぞれを用いたＳＢＤも製作した。

こうして得られた５種のＳＢＤの特性は、いずれもオン抵抗が１．１ｍΩ・ｃｍ²と低く、電流密度が５００Ａ／ｃｍ²における順方向電圧Ｖｆは１．３Ｖと低く、リーク電流密度が１×１０^-3Ａ／ｃｍ²における逆方向耐電圧は３５０Ｖと高かった。

４ｂ．半導体デバイスの作製工程
続いて二例目として、図６（Ｂ）および（Ｄ）を参照して、実施例３と同様にして、透明半導体層積層ウエハ支持基板７０が透明半導体層４０側に配置されたタイプのＳＢＤを作製した。具体的には、一電極付のデバイス用積層支持基板４Ｄのショットキー電極８１周りに、ＳｉＯ₂絶縁層８２を形成した後、金属ハンダ７１によりｎ型導電性Ｓｉ基板（透明半導体層積層ウエハ支持基板７０）の両主面にオーミック電極７３が形成されたものを接合した。上記と同様に、ｎ型導電性Ｓｉ基板（透明半導体層積層ウエハ支持基板７０）の両主面にオーミック電極７３が形成されたものに替えて、ｎ型導電性Ｇｅ基板（透明半導体層積層ウエハ支持基板７０）の両主表面にオーミック電極７３が形成されたもの、Ｍｏ薄膜、Ｗ薄膜およびＴａ薄膜を接合させたものも作製した。その後、それぞれについて、接合レーザアニール装置を用いてＧａＮ支持基板（Ｇａ含有透明支持基板１０）側からレーザを照射して、ＧａＮ支持基板（Ｇａ含有透明支持基板１０）における中間層２０との貼り合わせ面にのみ金属Ｇａ６０を析出させた。スライドオフにより、ＧａＮ支持基板（Ｇａ含有透明支持基板１０）を分離し、さらに中間層２０を除去した後、一電極付の透明半導体層積層ウエハ６ＤのＧａ層３０ａの主表面（Ｎ原子表面）の全面に、真空蒸着法により、ｎ−電極９０としてＴｉ／Ａｌ電極（具体的には、厚さ２０ｎｍのＴｉ層および厚さ３００ｎｍのＡｕ層で構成される電極）を形成して、図６（Ｃ）に示すＳＢＤを完成させた。

こうして得られた５種のＳＢＤの特性は、いずれもオン抵抗は１．１ｍΩ・ｃｍ²と低く、電流密度が５００Ａ／ｃｍ²における順方向電圧Ｖｆは１．３Ｖと低く、リーク電流密度が１×１０^-3Ａ／ｃｍ²における逆方向耐電圧は３００Ｖと高かった。

（実施例１０）
本実施例は、本願技術を用いたパワーデバイスの一例としてＰＮＤ（ｐｎ接合ダイオード）を作製した場合を例示する。

１．エピ成長用積層支持基板までの作製工程
図１（Ａ）〜（Ｃ）を参照して、実施例１と同様にして、エピ成長用積層支持基板３を得た。

２．デバイス用積層支持基板の作製工程
次に、図７（Ａ）を参照して、エピ成長用積層支持基板３のＧａＮ層３０ａ上に、ＭＯＣＶＤ法により、透明半導体層４０として、厚さ０．５μｍのｎ⁺−ＧａＮストップ層４２（キャリア濃度：１×１０¹⁸ｃｍ^-3）、厚さ７μｍのｎ−ＧａＮ層４６（キャリア濃度：３×１０¹⁶ｃｍ^-3）、厚さ０．５μｍのｐ−ＧａＮ層４８（キャリア濃度：７×１０¹⁷ｃｍ^-3）および厚さ７５ｎｍのｐ⁺−ＧａＮコンタクト層４９（Ｍｇ濃度：１×１０¹⁹ｃｍ^-3）を順次成長させた。こうして、デバイス用積層支持基板４が得られた。

３．一電極付のデバイス用積層支持基板の作製工程
次に、図７（Ｂ）を参照して、デバイス用積層支持基板４のうちの透明半導体層４０のｐ⁺−ＧａＮコンタクト層４９上に、フォトリソグラフィ、１０質量％塩酸水溶液による表面処理、Ｎｉ／Ａｕ（具体的には厚さ５０ｎｍのＮｉ層および厚さ３００ｎｍのＡｕ層で構成される層）のＥＢ蒸着およびリフトオフ、窒素ガス雰囲気中での７００℃合金化熱処理により、ｐ⁺−ＧａＮコンタクト層４９上に直径２００μｍのｐ−電極８０を形成した。こうして、一電極付のデバイス用積層支持基板４Ｅが得られた。

４ａ．半導体デバイスの作製工程
次に一例目として、図７（Ｂ）〜（Ｃ）を参照して、実施例１と同様にして、ＧａＮ支持基板（Ｇａ含有透明支持基板１０）を透明半導体層積層ウエハ支持基板７０に置き換えたタイプのＰＮＤを作製した。具体的には、一電極付のデバイス用積層支持基板４Ｅのｐ−電極８０側を接着剤により仮支持基材に貼り付け、レーザアニール装置を用いてＧａＮ支持基板（Ｇａ含有透明支持基板１０）側からレーザを照射して、ＧａＮ支持基板（Ｇａ含有透明支持基板１０）における中間層２０との貼り合わせ面にのみ金属Ｇａ６０を析出させた。スライドオフにより、ＧａＮ支持基板（Ｇａ含有透明支持基板１０）を分離し、さらに中間層２０を除去した後、一電極付の透明半導体層積層ウエハ６ＥのＧａ層３０ａの主表面（Ｎ原子表面）の全面に、真空蒸着法により、ｎ−電極９０としてＴｉ／Ａｌ電極（具体的には、厚さ２０ｎｍのＴｉ層および厚さ３００ｎｍのＡｌ層で構成される電極）を形成した。その後、透明半導体層積層ウエハ支持基板７０としてのＰ(リン)を１×１０¹⁹ｃｍ^-3と高濃度にドープしたｎ型導電性Ｓｉ基板の両主表面にオーミック電極９３を形成したものを準備して、上記のｎ−電極９０と金属ハンダ７１にて接合させた。その後、仮支持基材を除去して、図７（Ｃ）に示すＰＮＤを完成させた。

なお、上記ＰＮＤの作製と並行して、上記ＰＮＤにおいてとして、ｎ型導電性Ｓｉ基板（透明半導体層積層ウエハ支持基板７０）の両主表面にオーミック電極９３を形成したものに替えて、ｎ型導電性Ｇｅ基板（透明半導体層積層ウエハ支持基板７０）の両主表面にオーミック電極９３を形成したもの、Ｍｏ薄膜、Ｗ薄膜、Ｔａ薄膜を用いたデバイスもそれぞれ作製した。

こうして得られた５種のＰＮＤの特性は、いずれもオン抵抗は０．６０ｍΩ・ｃｍ²と低く、電流密度が５００Ａ／ｃｍ²における順方向電圧Ｖｆは４．１Ｖと低く、リーク電流密度が１×１０^-3Ａ／ｃｍ²における逆方向耐電圧は８３０Ｖと高かった。

４ｂ．半導体デバイスの作製工程
続いて二例目として、実施例３と同様にして、図７（Ｂ）および（Ｄ）を参照して、透明半導体層積層ウエハ支持基板７０が透明半導体層４０側に配置されたタイプのＰＮＤを作製した。具体的には、一電極付のデバイス用積層支持基板４Ｅのｐ−電極８０周りに、ＳｉＯ₂絶縁層８２を形成した上で、金属ハンダ７１により、ｐ型導電性Ｓｉ基板（透明半導体層積層ウエハ支持基板７０）の両主表面にオーミック電極７３が形成されたものと接合した。上記と同様に、ｐ型導電性Ｓｉ基板（透明半導体層積層ウエハ支持基板７０）の両主表面にオーミック電極７３を形成したものに替えて、ｐ型導電性Ｇｅ基板（透明半導体層積層ウエハ支持基板７０）の両主表面にオーミック電極７３を形成したもの、Ｍｏ薄膜、Ｗ薄膜、Ｔａ薄膜を接合させたものも作製した。その後、それぞれについて、レーザアニール装置を用いてＧａＮ支持基板（Ｇａ含有透明支持基板１０）側からレーザを照射して、ＧａＮ支持基板（Ｇａ含有透明支持基板１０）における中間層２０との貼り合わせ面にのみ金属Ｇａ６０を析出させた。スライドオフにより、ＧａＮ支持基板（Ｇａ含有透明支持基板１０）を分離し、さらに中間層２０を除去した後、一電極付の透明半導体層積層ウエハ６ＥのＧａ層３０ａの主表面（Ｎ原子表面）の全面に、真空蒸着法により、ｎ−電極９０としてＴｉ／Ａｌ電極（具体的には、厚さ２０ｎｍのＴｉ層および厚さ３００ｎｍのＡｕ層で構成される電極）を形成して、図７（Ｄ）に示すＰＮＤを完成させた。

こうして得られた５種のＰＮＤの特性は、オン抵抗は０．６０ｍΩ・ｃｍ²と低く、電流密度が５００Ａ／ｃｍ²における順方向電圧Ｖｆは４．１Ｖと低く、リーク電流密度が１×１０^-3Ａ／ｃｍ²における逆方向耐電は８００Ｖと高かった。

（実施例１１）
本実施例は、本願技術を用いたパワーデバイスの一例としてＭＩＳトランジスタを作製した場合を例示する。

１．エピ成長用積層支持基板までの作製工程
図１（Ａ）〜（Ｃ）を参照して、実施例１と同様にして、エピ成長用積層支持基板３を得た。

２．デバイス用積層支持基板の作製工程
次に、図８（Ａ）を参照して、エピ成長用積層支持基板３のＧａＮ層３０ａ上に、ＭＯＣＶＤ法により、透明半導体層４０として、厚さ０．５μｍのｎ⁺−ＧａＮ層１４２（キャリア濃度：１×１０¹⁸ｃｍ^-3）、厚さ７μｍのｎ−ＧａＮ層１４４（キャリア濃度：３×１０¹⁶ｃｍ^-3）、厚さ０．５μｍのｐ−ＧａＮ層１４５（Ｍｇ濃度：７×１０¹⁷ｃｍ^-3）および厚さ０．５μｍのｎ⁺−ＧａＮ層１４６（キャリア濃度：１×１０¹⁸ｃｍ^-3）を順次成長させた。こうして、デバイス用積層支持基板４が得られた。

３．二電極付のデバイス用積層支持基板の作製工程
次に、図８（Ｂ）を参照して、デバイス用積層支持基板４のうちの透明半導体層４０上に、フォトリソグラフィ、１０ 質量％塩酸水溶液による表面処理、Ｔｉ層／Ａｌ層／Ｔｉ層／Ａｕ層をそれぞれ２０ｎｍ／１００ｎｍ／２０ ｎｍ／３００ｎｍの厚さでＥＢ蒸着およびリフトオフ、窒素ガス雰囲気中６００℃で熱処理して合金化することにより、ｎ⁺−ＧａＮ層１４６上にソース電極１８０を形成した。

さらに、ソース電極１８０が形成されていない透明半導体層４０の一部分において、ＲＩＥにより、ｎ⁺−ＧａＮ層１４６、ｐ−ＧａＮ層１４５およびｎ−ＧａＮ層１４４の一部をメサ状にエッチングした。そのエッチング部分（メサ斜面）上に、ｐ−ＣＶＤ（プラズマ化学気相堆積）法により、厚さ１００ｎｍのＳｉＯ₂絶縁層１８２を形成した。次いで、窒素ガス雰囲気中１０００℃で３０分間熱処理することにより、ＳｉＯ₂絶縁層１８２とＧａＮ層（ｎ⁺−ＧａＮ層１４６、ｐ−ＧａＮ層１４５およびｎ−ＧａＮ層１４４）との界面欠陥を低減させた。次いで、ＳｉＯ₂絶縁層１８２上に、Ｎｉ／Ａｕ層（厚さ５０ ｎｍのＮｉ層および厚さ１００ｎｍのＡｕ層で構成される層）を抵抗加熱蒸着およびリフトオフすることにより、ゲート電極１８３を形成した。こうして、二電極付のデバイス用積層支持基板４Ｆが得られた。

４．半導体デバイスの作製工程
次に、図８（Ｂ）〜（Ｃ）を参照して、実施例１と同様にして、ＧａＮ支持基板（Ｇａ含有透明支持基板１０）を透明半導体層積層ウエハ支持基板７０に置き換えたタイプのＭＩＳトランジスタを作製した。具体的には、二電極付のデバイス用積層支持基板４Ｆのソース電極１８０およびゲート電極１８３側を接着剤により仮支持基材に貼り付け、レーザアニール装置を用いてＧａＮ支持基板（Ｇａ含有透明支持基板１０）側からレーザを照射して、ＧａＮ支持基板（Ｇａ含有透明支持基板１０）における中間層２０との貼り合わせ面にのみ金属Ｇａ６０を析出させた。スライドオフにより、ＧａＮ支持基板（Ｇａ含有透明支持基板１０）を分離し、さらに中間層２０を除去した後、二電極付の透明半導体層積層ウエハ６ＦのＧａ層３０ａの主表面（Ｎ原子表面）の全面に、真空蒸着法により、ドレイン電極１９０としてＴｉ／Ａｌ電極（具体的には、厚さ２０ｎｍのＴｉ層および厚さ３００ｎｍのＡｌ層で構成される電極）を形成した。その後、透明半導体層積層ウエハ支持基板７０としてのＰ(リン)を１×１０¹⁹ｃｍ^-3と高濃度にドープしたｎ型導電性Ｓｉ基板の両主表面にオーミック電極９３を形成したものを準備して、上記のドレイン電極１９０と金属ハンダ７１にて接合させた。その後、仮支持基材を除去して、図８（Ｃ）に示すＭＩＳトランジスタを完成させた。

なお、上記ＭＩＳトランジスタの作製と並行して、上記ＭＩＳトランジスタにおいてｎ型導電性Ｓｉ基板（透明半導体層積層ウエハ支持基板７０）の両主表面にオーミック電極９３が形成されたものに替えて、ｎ型導電性Ｇｅ基板（透明半導体層積層ウエハ支持基板７０）の両主表面にオーミック電極９３を形成したもの、Ｍｏ薄膜、Ｗ薄膜およびＴａ薄膜のそれぞれを用いたＭＩＳトランジスタも作製した。

こうして得られた種のＭＩＳトランジスタの特性は、いずれも良好なトランジスタ特性を示すことが確認された。

（実施例１２）
本実施例は、本願技術を用いたパワーデバイスの一例としてＨＥＭＴトランジスタを作製した場合を例示する。

１．エピ成長用積層支持基板までの作製工程
図１（Ａ）〜（Ｃ）を参照して、実施例１と同様にして、エピ成長用積層支持基板３を得た。

２．デバイス用積層支持基板の作製工程
次に、図９（Ａ）を参照して、エピ成長用積層支持基板３のＧａＮ層３０ａ上に、ＭＯＣＶＤ法により、透明半導体層４０として、厚さ１．５μｍのアンドープ−ＧａＮ層２４４、厚さ３０ｎｍのアンドープ−ＡｌＧａＮ層２４６（キャリア濃度：３×１０¹⁶ｃｍ^-3）を順次成長させた。こうして、デバイス用積層支持基板４が得られた。

３．三電極付のデバイス用積層支持基板の作製工程
次に図９（Ｂ）を参照して、デバイス用積層支持基板４のうちの透明半導体層４０上に、フォトリソグラフィ、１０ 質量％塩酸水溶液による表面の前処理、Ｔｉ層／Ａｌ層／Ｔｉ層／Ａｕ層をそれぞれ２０ｎｍ／１００ｎｍ／２０ｎｍ／３００ｎｍの厚さでＥＢ蒸着およびリフトオフ、窒素ガス雰囲気中６００℃ で熱処理することにより、アンドープ−ＡｌＧａＮ層２４６上に、ソース電極２８０電極とドレイン電極２９０を形成した。さらに、ソース電極２８０およびドレイン電極２９０が形成されていない透明半導体層４０の一部において、アンドープＡｌＧａＮ層２５６上に、Ｎｉ／Ａｕ層（厚さ５０ｎｍのＮｉ層および厚さ３００ｎｍのＡｕ層で構成される層）を抵抗加熱蒸着およびリフトオフすることにより、ゲート電極２８３を形成した。こうして、三電極付のデバイス用積層支持基板４Ｇが得られた。

４．半導体デバイスの作製工程
次に、図９（Ｂ）〜（Ｃ）を参照して、実施例１と同様にして、ＧａＮ支持基板（Ｇａ含有透明支持基板１０）を透明半導体層積層ウエハ支持基板（７０）に置き換えたタイプのＨＥＭＴトランジスタを作製した。具体的には、三電極付のデバイス用積層支持基板４Ｇの３電極（ソース電極２８０、ゲート電極２８３およびドレイン電極２９０）側を接着剤により仮支持基材に貼り付け、レーザアニール装置を用いてＧａＮ支持基板（Ｇａ含有透明支持基板１０）側からレーザを照射して、ＧａＮ支持基板（Ｇａ含有透明支持基板１０）における中間層２０との貼り合わせ面にのみ金属Ｇａ６０を析出させた。スライドオフにより、ＧａＮ支持基板（Ｇａ含有透明支持基板１０）を分離し、さらに中間層２０を除去した後、三電極付の透明半導体層積層ウエハ６ＧのＧａ層３０ａを、ドライエッチング法により除去した。透明半導体層積層ウエハ支持基板７０として、絶縁性かつ熱伝導性の良い基板である多結晶ＡｌＮ（窒化アルミニウム）支持基板およびＳｉＣ（炭化シリコン）基板を準備した。透明半導体層積層ウエハ６ＧからＧａ層３０ａされたものを２つ準備し、それらのアンドープ−ＧａＮ層２４４上に、上記２種類の透明半導体層積層ウエハ支持基板７０をそれぞれ真空接合させ、仮支持基材を除去して、図９（Ｃ）に示すＨＥＭＴトランジスタを完成させた。こうして得られた２種のＨＥＭＴトランジスタは、いずれも良好なトランジスタ特性を示すことが確認された。

今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明でなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内のすべての変更が含まれることが意図される。

１ 積層支持基板、２ 積層貼り合わせ基板、３ エピ成長用積層支持基板、４，４Ａ，４Ｂ，４Ｃ，４Ｄ，４Ｅ，４Ｆ，４Ｇ デバイス用積層支持基板、５，５Ａ，５Ｂ，５Ｃ デバイス用積層ウエハ、６，６Ａ，６Ｂ，６Ｃ，６Ｄ，６Ｅ，６Ｆ，６Ｇ 透明半導体層積層ウエハ、７ 半導体デバイス、１０ Ｇａ含有透明支持基板、２０，２０ａ 中間層、２１ 光熱変換層、２３，２３ａ，２３ｂ 第１の透明層、２５ 第２の透明層、３０ ＧａＮ基板、３０ａ ＧａＮ層、３０ｂ 残部ＧａＮ基板、４０ 透明半導体層、４１ ＧａＮバッファ層、４２ ｎ⁺−ＧａＮストップ層、４３，４６ ｎ−ＧａＮ層、４４，１４４ ｎ−ＧａＮドリフト層、４５ 発光層、４７，４８，１４５ ｐ−ＧａＮ層、４９ ｐ⁺−ＧａＮコンタクト層、５０ 仮支持基材、５１ 接着剤、６０ 金属Ｇａ、７０ 透明半導体層積層ウエハ支持基板、７１ 金属ハンダ、７３，９３ オーミック電極、８０ ｐ−電極、８１ ショットキー電極、８２，１８２ ＳｉＯ₂絶縁層、８３ Ａｇ層、８４ ＩＴＯ層、８５，８５ａ，８５ｂ，９５，９５ａ，９５ｂ 導電性接着層、８６ ｐ−パッド電極層、９０ ｎ−電極、９２ ｎ−パッド電極層、１４２，１４６ ｎ⁺−ＧａＮ層、１８０，２８０ ソース電極、１８３，２８３ ゲート電極、１９０，２９０ ドレイン電極、２４４ アンドープ−ＧａＮ層、２４６ アンドープ−ＡｌＧａＮ層。

Claims (39)

1. Ｇａ含有透明支持基板上に光熱変換層を含む中間層を形成して積層支持基板を作製する工程と、
   前記積層支持基板の前記中間層にＧａＮ基板を貼り合わせて積層貼り合わせ基板を作製する工程と、
   前記積層貼り合わせ基板の前記ＧａＮ基板を、前記中間層との貼り合わせ面から所定の深さの面において分離することにより、前記積層支持基板の前記中間層上にＧａＮ層が形成されたエピ成長用積層支持基板を作製する工程と、
   前記エピ成長用積層支持基板の前記ＧａＮ層上に少なくとも１層の透明半導体層をエピタキシャル成長させることにより、デバイス用積層支持基板を作製する工程と、
   前記デバイス用積層支持基板に、前記Ｇａ含有透明支持基板および前記ＧａＮ層および前記透明半導体層のバンドギャップエネルギーのなかで最も低いバンドギャップエネルギーに対応する波長よりも長い波長でかつ前記光熱変換層が吸収しうる波長の光を照射して、前記Ｇａ含有透明支持基板と前記中間層とを分離することにより、前記透明半導体層と前記ＧａＮ層と前記中間層とを含むデバイス用積層ウエハを作製する工程と、
   前記デバイス用積層ウエハから前記中間層を除去して前記透明半導体層と前記ＧａＮ層とを含む透明半導体層積層ウエハを含む半導体デバイスを作製する工程と、を備える半導体デバイスの製造方法。
2. 前記Ｇａ含有透明支持基板および前記透明半導体層は波長５００ｎｍ以上６００ｎｍ未満の光に対する光吸収係数が１×１０³ｃｍ^-1未満であり、前記光熱変換層は波長５００ｎｍ以上６００ｎｍ未満の光に対する光吸収係数が１×１０³ｃｍ^-1以上である請求項１に記載の半導体デバイスの製造方法。
3. 前記中間層は、前記中間層の前記光熱変換層と前記ＧａＮ基板との間に配置される第１の透明層をさらに含む請求項１または請求項２に記載の半導体デバイスの製造方法。
4. 前記第１の透明層は、波長５００ｎｍ以上６００ｎｍ未満の光に対する光吸収係数が１×１０³ｃｍ^-1未満である請求項３に記載の半導体デバイスの製造方法。
5. 前記中間層は、前記中間層の前記光熱変換層と前記Ｇａ含有透明支持基板との間に配置される第２の透明層をさらに含む請求項３または請求項４に記載の半導体デバイスの製造方法。
6. 前記第２の透明層は、波長５００ｎｍ以上６００ｎｍ未満の光に対する光吸収係数が１×１０³ｃｍ^-1未満である請求項５に記載の半導体デバイスの製造方法。
7. 前記第２の透明層の厚さは、前記光熱変換層の厚さの０．３倍以上２．５倍以下である請求項５または請求項６に記載の半導体デバイスの製造方法。
8. 前記第１の透明層の厚さは、前記第２の透明層の厚さに比べて大きい請求項５から請求項７のいずれかに記載の半導体デバイスの製造方法。
9. 前記デバイス用積層支持基板に照射する光は、波長５００ｎｍ以上６００ｎｍ未満のレーザ光である請求項１から請求項８のいずれかに記載の半導体デバイスの製造方法。
10. 前記レーザ光は、Ｎｄ：ＹＡＧレーザ光またはＮｄ：ＹＶＯ₄レーザ光の第２高調波によるレーザ光である請求項９に記載の半導体デバイスの製造方法。
11. 前記デバイス用積層支持基板に光を照射して前記Ｇａ含有透明支持基板と前記中間層とを分離する際に、前記Ｇａ含有透明支持基板から前記Ｇａ含有透明支持基板と前記中間層との界面に金属Ｇａが析出する請求項１から請求項１０のいずれかに記載の半導体デバイスの製造方法。
12. 前記中間層は、１２００℃以上の融点を有する請求項１から請求項１１のいずれかに記載の半導体デバイスの製造方法。
13. 前記光熱変換層は、アモルファスシリコン層である請求項１から請求項１２のいずれかに記載の半導体デバイスの製造方法。
14. 前記光熱変換層は、モリブデン、タングステン、タンタル、チタン、白金、パラジウム、炭素、およびこれらのケイ化物、およびこれらの窒化物からなる群から選ばれる少なくとも１つを含む層である請求項１から請求項１２のいずれかに記載の半導体デバイスの製造方法。
15. 前記第１の透明層は、二酸化シリコン層、窒化シリコン層および酸窒化シリコン層のいずれかである請求項３から請求項８のいずれかに記載の半導体デバイスの製造方法。
16. 前記第２の透明層は、二酸化シリコン層、窒化シリコン層および酸窒化シリコン層のいずれかである請求項５から請求項８のいずれかに記載の半導体デバイスの製造方法。
17. 前記透明半導体層は、ＩＩＩ族窒化物半導体層である請求項１から請求項１６のいずれかに記載の半導体デバイスの製造方法。
18. 前記ＧａＮ基板は、前記中間層との貼り合わせ面から前記所定の深さの面にイオンが注入されている請求項１から請求項１７に記載の半導体デバイスの製造方法。
19. 半導体デバイスは、前記透明半導体層積層ウエハを支持するための透明半導体層積層ウエハ支持基板をさらに含み、
    前記デバイス用積層支持基板を作製する工程の後でデバイス用積層ウエハを作製する工程の前に、前記デバイス用積層支持基板の前記透明半導体層側に前記透明半導体層積層ウエハ支持基板を貼り合わせる工程、および、前記半導体デバイスを作製する工程において、前記透明半導体層積層ウエハに前記透明半導体層積層ウエハ支持基板を貼り合わせる工程、のいずれかの工程をさらに備える請求項１から請求項１８に記載の半導体デバイスの製造方法。
20. 前記透明半導体層は前記デバイス用積層支持基板に照射される光よりも短波長で波長３００ｎｍ以上５５０ｎｍ以下のピーク波長を有する光を放出する発光層を含み、前記透明半導体層積層ウエハ支持基板は波長３００ｎｍ以上５５０ｎｍ以下の光に対する光吸収係数が１×１０⁴ｃｍ^-1未満である請求項１９に記載の半導体デバイスの製造方法。
21. 前記透明半導体層積層ウエハ支持基板は、サファイア、スピネル、石英、窒化アルミニウム、ダイヤモンドおよびガラスからなる群から選ばれる少なくとも１つを含む請求項２０に記載の半導体デバイスの製造方法。
22. 前記透明半導体層積層ウエハ支持基板は、比抵抗が１０Ωｃｍ以下の導電性を有する請求項１９に記載の半導体デバイスの製造方法。
23. 前記透明半導体層積層ウエハ支持基板は、シリコン、ガリウムヒ素、インジウムリンおよび第１の金属からなる群から選ばれる少なくとも１つを含み、
    前記第１の金属は、モリブデン、タングステン、銅、アルミニウムおよびこれらの合金の少なくともいずれかである請求項２２に記載の半導体デバイスの製造方法。
24. 前記透明半導体層は、前記デバイス用積層支持基板に照射される光よりも短波長で波長３００ｎｍ以上５５０ｎｍ以下のピーク波長を有する光を放出する発光層を含み、
    前記透明半導体層積層ウエハ支持基板は、波長３００ｎｍ以上５５０ｎｍ以下の光に対する光吸収係数が１×１０⁴ｃｍ^-1未満であり、比抵抗が１０Ωｃｍ以下の導電性を有する請求項１９に記載の半導体デバイスの製造方法。
25. 前記透明半導体層積層ウエハ支持基板は、酸化ガリウム、炭化シリコン、セレン化亜鉛、窒化アルミニウムおよびダイヤモンドからなる群から選ばれる少なくとも１つを含む請求項２４に記載の半導体デバイスの製造方法。
26. 前記透明半導体層積層ウエハ支持基板と前記ＧａＮ層または前記透明半導体層との間に配置され、第２の金属および導電性酸化物のいずれかを含む比抵抗が１０Ωｃｍ以下の導電性接着層をさらに含む請求項２２から請求項２５のいずれかに記載の半導体デバイスの製造方法。
27. 前記第２の金属は、チタン、金、銀、ニッケル、アルミニウム、亜鉛、ゲルマニウムおよびこれらの合金からなる群から選ばれる少なくとも１つである請求項２６に記載の半導体デバイスの製造方法。
28. 前記導電性酸化物は、酸化亜鉛、酸化ガリウム、酸化スズ、インジウム亜鉛酸化物、インジウムスズ酸化物およびアンチモンスズ酸化物からなる群から選ばれる少なくとも１つである請求項２６に記載の半導体デバイスの製造方法。
29. Ｇａ含有透明支持基板と、前記Ｇａ含有透明支持基板上に配置されている中間層と、前記中間層上に配置されているＧａＮ層と、を含み、
    前記中間層は光熱変換層を含むエピ成長用積層支持基板。
30. 前記光熱変換層は、アモルファスシリコン層である請求項２９に記載のエピ成長用積層支持基板。
31. 前記光熱変換層は、モリブデン、タングステン、タンタル、チタン、白金、パラジウム、炭素、およびこれらのケイ化物、およびこれらの窒化物からなる群から選ばれる少なくとも１つを含む層である請求項２９に記載のエピ成長用積層支持基板。
32. 前記中間層は、前記中間層の前記光熱変換層と前記ＧａＮ層との間に配置される第１の透明層をさらに含む請求項２９から請求項３１のいずれかに記載のエピ成長用積層支持基板。
33. 前記第１の透明層は、二酸化シリコン層、窒化シリコン層および酸窒化シリコン層のいずれかである請求項３２に記載のエピ成長用積層支持基板。
34. 前記中間層は、前記中間層の前記光熱変換層と前記Ｇａ含有透明支持基板との間に配置される第２の透明層をさらに含む請求項３２または請求項３３に記載のエピ成長用積層支持基板。
35. 前記第２の透明層は、二酸化シリコン層、窒化シリコン層および酸窒化シリコン層のいずれかである請求項３４に記載のエピ成長用積層支持基板。
36. 前記第２の透明層の厚さは、前記光熱変換層の厚さの０．３倍以上２．５倍以下である請求項３４または請求項３５に記載のエピ成長用積層支持基板。
37. 前記第１の透明層の厚さは、前記第２の透明層の厚さに比べて大きい請求項３４から請求項３６のいずれかに記載のエピ成長用積層支持基板。
38. 請求項２９から請求項３７のいずれかに記載のエピ成長用積層支持基板と、前記エピ成長用積層支持基板の前記ＧａＮ層上にエピタキシャル成長された少なくとも１層の透明半導体層と、を含むデバイス用積層支持基板。
39. 前記透明半導体層は、ＩＩＩ族窒化物半導体層である請求項３８に記載のデバイス用積層支持基板。

Images