JP5598321B2 - 半導体デバイスの製造方法 - Google Patents

Description

本発明は、下地基板に中間層を介在させてＧａＮ層を積層させた支持基板を用いた半導体デバイスの製造方法に関する。

ＩＩＩ族窒化物半導体を用いた半導体デバイスは種々の方法で形成されている。一つの方法は、ＩＩＩ族窒化物半導体基板上に、少なくとも１層のＩＩＩ族窒化物半導体層をエピタキシャル成長させる方法である。しかし、かかる方法は、ＩＩＩ族窒化物半導体基板が非常に高価であるため、得られる半導体デバイスも非常に高価となる。

このため、ＩＩＩ族窒化物半導体とは化学組成が異なる下地基板上にＩＩＩ族窒化物半導体層を積層させた支持基板のＩＩＩ族窒化物半導体層上にＩＩＩ族窒化物半導体層をエピタキシャル成長させる方法が好適に用いられている。

たとえば、特開２００６−２１０６６０号公報（特許文献１）は、積層された半導体基板の製造方法として、第１の窒化物半導体基板の表面近傍にイオンを注入する工程と、その第１の窒化物半導体基板の表面側を第２の基板に重ね合わせる工程と、重ね合わせた上記２枚の基板を熱処理する工程と、イオン注入された層を境として上記第１の窒化物半導体基板の大部分を上記第２の窒化物半導体基板から引き剥がす工程と含む製造方法を開示する。

また、特開２００８−３００５６２号公報（特許文献２）は、ＩＩＩ族窒化物半導体層貼り合わせ基板として、ＩＩＩ族窒化物半導体基板と下地基板とが貼り合わされている基板であって、ＩＩＩ族窒化物半導体層の熱膨張係数と下地基板の熱膨張係数との差が４．５×１０^-6Ｋ^-1以下と小さく、下地基板の熱伝導率が５０Ｗ・ｍ^-1・Ｋ^-1以上と高い貼り合わせ基板を開示する。また、かかるＩＩＩ族窒化物半導体層貼り合わせ基板上に形成されている少なくとも１層のＩＩＩ族窒化物層を含む半導体デバイスを開示する。

また、特開２０１０−１６５９２７号公報（特許文献３）は、発光素子用基板として、波長が４００ｎｍ以上６００ｎｍ以下の光に対して透明な透明基板と、透明基板の一方の主面上に接合により形成された窒化物系化合物半導体薄膜とを備え、透明基板の主表面に垂直な方向における透明基板の熱膨張係数をα１、窒化物系化合物半導体薄膜の熱膨張係数をα２とすれば、（α１−α２）／α２が−０．５以上１．０以下と小さい基板が開示されている。

特開２００６−２１０６６０号公報 特開２００８−３００５６２号公報 特開２０１０−１６５９２７号公報

上記の特開２００６−２１０６６０号公報（特許文献１）、特開２００８−３００５６２号公報（特許文献２）および特開２０１０−１６５９２７号公報（特許文献３）に開示された支持基板は、いずれも下地基板とＩＩＩ族窒化物半導体層が直接貼り合わせたものであり、下地基板の種類によってはＩＩＩ族窒化物半導体層との接合強度が必ずしも十分でない場合があった。

このため、下地基板とＩＩＩ族窒化物半導体層との接合強度を高めるため、下地基板とＩＩＩ族窒化物半導体層とをそれらの間に中間層を介在させて貼り合わせた支持基板が検討されつつある。

しかしながら、現在の実際の製造において得られる下地基板とＩＩＩ族窒化物半導体層との間に中間層を介在させて積層された支持基板上にＩＩＩ族窒化物半導体層をエピタキシャル成長させると、異常な成長が発生するため、半導体デバイスの歩留まりが低下するという問題点がある。

本発明者らは、上記問題点の原因について鋭意調査研究した結果、下地基板上のＩＩＩ族窒化物半導体層の一部がかけて中間層の一部が露出しており、この露出部がＩＩＩ族窒化物半導体層のエピタキシャル成長時に種々の異常成長を引き起こすことをつきとめた。本発明は、上記の知見に基づき、中間層の一部が露出している支持基板であっても、それに適切な処理を加えることにより、半導体デバイスを歩留まりよく製造することができる半導体デバイスの製造方法を提供することを目的とする。

本発明は、少なくとも１層のＩＩＩ族窒化物半導体層をエピタキシャル成長させることができる下地基板と、ＧａＮ基板と、を中間層を介在させて貼り合わせた後、下地基板とＧａＮ基板との間に応力を加えて、ＧａＮ基板を、中間層を介在させて下地基板に貼り合わされたＧａＮ層と残りのＧａＮ基板とに分離することにより、下地基板上に全面的に配置された中間層と、中間層上に部分的に配置されたＧａＮ層とを含み、ＧａＮ層と中間層の一部とが露出している支持基板を形成する工程と、支持基板の中間層が露出している部分を選択的に除去することにより、下地基板の一部を露出させる工程と、ＧａＮ層上および下地基板が露出している部分上に、ＩＩＩ族窒化物半導体層をエピタキシャル成長させる工程と、を備える半導体デバイスの製造方法である。

本発明にかかる半導体デバイスの製造方法において、中間層が露出している部分を選択的に除去する方法を、ウェットエッチングおよびドライエッチングの少なくともいずれかとすることができる。さらに、ウェットエッチングおよびドライエッチングのマスクとして、中間層上に配置されたＧａＮ層自体を用いることにより、製造工程の増分を最小限に抑え，かつ除去すべき中間層が露出している部分を過不足なく除去できる。また、下地基板を、ＧａＮ基板、サファイア基板、Ｓｉ基板、ＳｉＣ基板、ＧａＡｓ基板およびＩｎＰ基板からなる群から選ばれるいずれかとすることができる。また、中間層は、ＳｉＯ₂、Ｓｉ₃Ｎ₄、ＳｉおよびＳｉＯＮからなる群から選ばれるいずれかを含むことができる。また、中間層は、Ｓｎ、Ｚｎ、Ｔｉ、Ｃｒ、Ｎｉ、Ｇａ、Ｉｎ、Ｓｂ、ＷおよびＭｏからなる群から選ばれる少なくともいずれかを含むことができる。

本発明によれば、中間層の一部が露出している支持基板であっても、それに適切な処理を加えることにより、半導体デバイスを歩留まりよく製造することができる半導体デバイスの製造方法を提供することができる。

半導体デバイスの理想的な製造方法を示す概略断面図である。ここで、（Ａ）は下地基板およびＧａＮ基板の準備工程、中間層の形成工程およびイオン注入工程を示し、（Ｂ）は貼り合わせ工程を示し、（Ｃ）はＧａＮ基板の分離による支持基板の形成工程を示し、（Ｄ）はＩＩＩ族窒化物半導体層の成長工程を示す。 実際の半導体デバイスの製造方法において、支持基板を製造する際の問題点を示す概略断面図である。ここで、（Ａ）は下地基板およびＧａＮ基板の準備工程、中間層の形成工程およびイオン注入工程を示し、（Ｂ）は貼り合わせ工程を示し、（Ｃ）はＧａＮ基板の分離による支持基板の形成工程を示す。 実際の半導体デバイスの製造方法において、支持基板上にＩＩＩ族窒化物半導体層を成長させる際の問題点を示す概略断面図である。ここで、（Ａ）は支持基板を示し、（Ｂ）は支持基板上のＩＩＩ族窒化物半導体層の成長工程を示す。 本発明にかかる半導体デバイスの製造方法の一例を示す概略断面図である。ここで、（Ａ）は支持基板の形成工程を示し、（Ｂ）は支持基板の中間層が露出している部分の選択的除去工程を示し、（Ｃ）は支持基板上のＩＩＩ族窒化物半導体層の成長工程を示し、（Ｄ）は半導体デバイスの形成工程を示す。 本発明にかかる半導体デバイスの製造方法により得られる半導体デバイスの一例を示す概略断面図である。 本発明にかかる半導体デバイスの製造方法により得られる半導体デバイスの別の例を示す概略断面図である。

［実施形態１］
図４を参照して、本発明の一実施形態である半導体デバイスの製造方法は、少なくとも１層のＩＩＩ族窒化物半導体層４０をエピタキシャル成長させることができる下地基板１０と、下地基板１０上に全面的に配置された中間層２０と、中間層２０上に部分的に配置されたＧａＮ層３０ａとを含み、ＧａＮ層３０ａと中間層２０の一部とが露出している支持基板２を形成する工程（図４（Ａ））と、支持基板２の中間層２０が露出している部分２０ｐ，２０ｑ，２０ｒを選択的に除去することにより、下地基板１０の一部を露出させる工程（図４（Ｂ））と、ＧａＮ層３０ａ上および下地基板１０が露出している部分１０ｐ，１０ｑ，１０ｒ上に、ＩＩＩ族窒化物半導体層４０をエピタキシャル成長させる工程（図４（Ｃ））と、を備える。かかる製造方法により、支持基板のＧａＮ層および下地基板が露出している部分上にＩＩＩ族窒化物半導体層を均一に成長させることができ、半導体デバイスを歩留まりよく製造できる。

以下、本発明の背景および意義について詳細に説明する。たとえば、図１を参照して、下地基板とＧａＮ層とが中間層を介在させて貼り合わされた支持基板を用いた半導体デバイスの製造方法は、理想的には以下のように行われる。

図１（Ａ）を参照して、まず、下地基板１０と、ＧａＮ層を形成するためのドナー基板としてのＧａＮ基板３０とを準備する（下地基板およびＧａＮ基板の準備工程）。次いで、下地基板１０上に中間層２０ａを形成し、ＧａＮ基板３０上に中間層２０ｂを形成する（中間層の形成工程）。次いで、ＧａＮ基板３０の中間層２０ｂが形成された側からイオンを注入する（イオン注入工程）。ここで、イオンは、ＧａＮ基板３０の表面から深さＤの面であるイオン注入領域３０ｉに注入される。

図１（Ｂ）を参照して、次に、下地基板１０上に形成された中間層２０ａとＧａＮ基板３０上に形成された中間層２０ｂとを貼り合わせる（貼り合わせ工程）。ここで、中間層２０ａと中間層２０ｂとは、両者の接合強度を高める観点から、化学的性質が同一または近似の層が好ましく、同一の化学組成が同一または近似の層がより好ましい。中間層２０ａと中間層２０ｂとが同一の化学組成である場合は、一体化して中間層２０となる。次いで、次に、下地基板１０、中間層２０およびＧａＮ基板３０に熱を加えて注入したイオンを活性化させてボイドを形成させることによりイオン注入領域３０ｉを脆化させる。

図１（Ｃ）を参照して、次いで、下地基板１０とＧａＮ基板３０との間に応力を加えてＧａＮ基板３０をイオン注入領域３０ｉにおいてＧａＮ層３０ａと残りのＧａＮ基板３０ｂとに分離することにより、下地基板１０、中間層２０および厚さＴ_DのＧａＮ層がこの順に積層された支持基板１が得られる（ＧａＮ基板の分離による支持基板の形成工程）。ここで、ＧａＮ層３０ａの厚さＴ_Dの大きさはＧａＮ基板３０におけるイオン注入の深さＤの大きさとほぼ同じである。

図１（Ｄ）を参照して、次に、支持基板１のＧａＮ層３０ａ上に１層以上のＩＩＩ族窒化物半導体層４０をエピタキシャル成長させる（ＩＩＩ族窒化物半導体層の成長工程）。こうして得られた積層ウエハ４に電極を形成することにより、半導体デバイスが得られる。

しかしながら、上記の図１（Ａ）〜（Ｄ）に示すような理想的な工程を行うことは、実際にはきわめて困難である。図２および図３を参照して、実際には以下の問題点がある。

図２（Ａ）を参照して、上記の下地基板１０およびＧａＮ基板３０の準備工程、中間層２０ａ，２０ｂの形成工程、イオン注入工程を経て、貼り合わせ工程の前までに、下地基板１０およびＧａＮ基板３０の表面の少なくともいずれかに結晶欠陥および／または研磨不良に由来するピットＰが発生する場合がある。また、下地基板１０上およびＧａＮ基板３０上に形成される中間層２０ａ，２０ｂの厚さの不均一さ、中間層２０ａ，２０ｂの研磨不良、およびイオン注入時のダメージの少なくともいずれかに由来するピットＱが発生する場合がある。また、中間層２０ａ，２０ｂ上にゴミなどの異物Ｒが混入する場合がある。

図２（Ｂ）を参照して、中間層２０ａ，２０ｂに上記のピットＰ，Ｑおよび異物Ｒのいずれかが存在する場合に、下地基板１０上に形成された中間層２０ａとＧａＮ基板３０上に形成された中間層２０ｂとを貼り合わせると、中間層２０ａと中間層２０ｂとが一体化して形成される中間層２０において、上記のピットＰ，Ｑおよび異物Ｒに由来する空隙Ｖ_P，Ｖ_Q，Ｖ_Rが発生する。中間層２０内にこのような空隙部分Ｖ_P，Ｖ_Q，Ｖ_Rが発生すると、下地基板１０およびＧａＮ基板３０に熱を加えても、ＧａＮ基板３０のイオン注入領域３０ｉのうち中間層２０に発生した空隙部分Ｖ_P，Ｖ_Q，Ｖ_Rに近傍する部分の脆化が不十分となる。ここで、下地基板１０とＧａＮ基板との貼り合わせに用いられる中間層２０としては、特に制限はないが、一般的には、ＩＩＩ族窒化物半導体層がその上にエピタキシャル成長しにくい層が用いられる。

図２（Ｂ）および（Ｃ）ならびに図３（Ａ）を参照して、次いで、下地基板１０とＧａＮ基板３０との間に応力を加えて両者を分離すると、ＧａＮ基板３０のイオン注入領域３０ｉのうち中間層２０に発生した空隙部分Ｖ_P，Ｖ_Q，Ｖ_Rの近傍部分３０ｉｉでは、脆化が不十分なためイオン注入領域を境として分離できない。これらの部分では，ＧａＮ基板３０の分離のために加えられた応力が空隙部分Ｖ_P，Ｖ_Rの外周部分に集中することで一部の中間層２０ｃが残りのＧａＮ基板３０ｂ側に残る形で分離したり（図２（Ｃ）の分離異常部分Ｗ_P，Ｗ_Rを参照）、中間層２０とＧａＮ基板３０との界面における密着性が低い場合はその界面で分離したりする（図２（Ｃ）の分離異常部分Ｗ_Qを参照）といった現象が起きる。このようにして，中間層２０が露出している部分２０ｐ，２０ｑ，２０ｒを有する支持基板２が得られる．ここで、支持基板２において、中間層２０の一部が露出していることおよび中間層２０が露出している部分は、光学顕微鏡による観察、エネルギー分散型Ｘ線分析法を併用した走査型電子顕微鏡観察（以下、ＳＥＭ−ＥＤＸという。）、分光エリプソメトリーなどによって確認することができる。

図３（Ｂ）を参照して、上記のようにして得られたＧａＮ層３０ａと中間層２０の一部が露出している支持基板２上に、ＩＩＩ族窒化物半導体層をエピタキシャル成長させようとすると、以下の問題点が発生する。ＧａＮ層３０ａ上にはＩＩＩ族窒化物半導体層４０がエピタキシャル成長する。このとき、中間層２０上はエピタキシャル成長に向いた表面状態にないことが問題の原因となる。ＧａＮ層３０ａにおいて近傍に中間層２０が露出していない部分上には、所望の厚さのＩＩＩ族窒化物半導体層４０ａが得られる。これに対して、ＧａＮ層３０ａにおいて近傍に中間層２０が露出している部分上には、中間層２０上で消費されなかったガスが拡散してくることにより、所望の厚さに比べて極めて厚いＩＩＩ族窒化物半導体層４０ｂが形成される。また、中間層２０が露出している部分２０ｐ，２０ｑ，２０ｒでは、ＩＩＩ族窒化物半導体層がエピタキシャル成長しない。中間層２０の露出部分が小さい場合（図３（Ｂ）に示された中間層２０が露出している部分２０ｑを参照）は、露出している部分２０ｑ上には、ＩＩＩ族窒化物半導体層が成長しない。中間層２０の露出部分がある程度より大きい場合（図３（Ｂ）に示された中間層２０が露出している部分２０ｐ，２０ｒを参照）は、露出している部分２０ｐ，２０ｒ上に堆積したＩＩＩ族窒化物の微結晶を核としてＩＩＩ族窒化物多結晶４４が成長する。ここで、ＩＩＩ族窒化物多結晶４４の厚さはＩＩＩ族窒化物半導体層４０の厚さの２倍以上にも達する場合がある。すなわち、中間層２０が露出している部分２０ｐ，２０ｑ，２０ｒおよびＧａ層３０ａの中間層に近傍している部分においては、設計した通りの結晶方位、厚さおよび構造を有するＩＩＩ族窒化物半導体層が得られないため、所望の特性を持つ半導体デバイスが作製できない。また、上記の不良部分は，予期しない導通不良や発光不良，その他製造工程上の不具合(コンタクトマスクの破壊や貼り合わせの阻害)を引き起こす可能性がある。その結果、半導体デバイスの歩留まりが低下する。

なお、上述の図１および２ならびに後述の図３においては、説明の都合上、支持基板の形成において中間層が露出している欠陥部分を強調して描いている。すなわち、現実の支持基板の形成においても、上記欠陥部分は少なく、中間層上にＧａＮ層が形成されており、その上に少なくとも１層以上のＩＩＩ族窒化物半導体層をエピタキシャル成長させて半導体デバイスを形成することができる部分は十分に確保されている。

本実施形態の半導体デバイスの製造方法は、従来の製造方法における上記の問題点を解決するためのものであり、図４を参照して、以下に詳細に説明する。

図４（Ａ）を参照して、本実施形態の半導体デバイスの製造方法は、少なくとも１層のＩＩＩ族窒化物半導体層をエピタキシャル成長させることができる下地基板１０と、下地基板１０上に全面的に配置された中間層２０と、中間層２０上に部分的に配置されたＧａＮ層３０ａとを含み、ＧａＮ層３０ａと中間層２０の一部とが露出している支持基板２を形成する工程を備える。かかる支持基板２を形成する工程は、具体的には、上記の図２（Ａ）〜（Ｃ）において説明したとおりである。

図４（Ａ）を参照して、本実施形態の製造方法の支持基板２を形成する工程において用いられる下地基板１０は、少なくとも１層のＩＩＩ族窒化物半導体層をエピタキシャル成長させることができる基板である。これは、後の工程（図４（Ｂ）〜（Ｃ））により得られる支持基板３において露出された下地基板１０上にもＩＩＩ族窒化物半導体層４０をエピタキシャル成長させることにより、ＧａＮ層３０ａ上およびそれ以外の部分上に異常成長が発生するのを防止するためである。このような下地基板１０であれば、特に制限はないが、結晶品質の高いＩＩＩ族窒化物半導体層４０をエピタキシャル成長させる観点から、ＧａＮ基板、サファイア基板、Ｓｉ基板、ＳｉＣ基板、ＧａＡｓ基板およびＩｎＰ基板からなる群から選ばれるいずれかを含む下地基板１０が好ましい。

また、本実施形態の製造方法の支持基板２を形成する工程において用いられる中間層２０は、下地基板１０とＧａＮ層３０ａとの接合強度が高いものであれば特に制限はないが、後の工程（図４（Ｂ））において、中間層２０が露出している部分２０ｐ，２０ｑ，２０ｒを、ＧａＮ層をマスクとしたウェットエッチングおよびドライエッチングのいずれかにより、選択的に除去できるものであることが好ましい。かかる観点から、中間層２０は、ＳｉＯ₂、Ｓｉ₃Ｎ₄、ＳｉおよびＳｉＯＮからなる群から選ばれるいずれかを含むことが好ましく、ＳｉＯ₂層、Ｓｉ₃Ｎ₄層、Ｓｉ層、ＳｉＯＮ層およびこれらの複合層からなる群から選ばれるいずれかであることがより好ましい。また、同様の観点から、中間層２０は、Ｓｎ、Ｚｎ、Ｔｉ、Ｃｒ、Ｎｉ、Ｇａ、Ｉｎ、Ｓｂ、ＷおよびＭｏからなる群から選ばれる少なくともいずれかを含むことが好ましく、Ｓｎ、Ｚｎ、Ｔｉ、Ｃｒ、Ｎｉ、Ｇａ、Ｉｎ、Ｓｂ、ＷおよびＭｏの金属層、これらの金属の合金層、これらの金属の複合層、これらの金属の酸化物層（たとえば、ＩＴＯ（インジウムスズ酸化物）層、ＩＺＯ（インジウム亜鉛酸化物）層、ＡＴＯ（アンチモンスズ酸化物）層、ＮｉＯ層など）ならびにこれらの金属の窒化物層（たとえば、ＴｉＮ層など）からなる群から選ばれるいずれかであることがより好ましい。

図４（Ｂ）を参照して、本実施形態の半導体デバイスの製造方法は、支持基板２の中間層２０が露出している部分２０ｐ，２０ｑ，２０ｒを選択的に除去することにより、下地基板１０の一部を露出させる工程を備える。かかる工程により、支持基板２の中間層２０が露出している部分２０ｐ，２０ｑ，２０ｒを選択的に除去して、下地基板１０と、下地基板１０上に部分的に配置された中間層２０と、中間層２０上に全面的に配置されたＧａＮ層３０ａとを含み、ＧａＮ層３０ａと下地基板１０の一部とが露出しているエピタキシャル成長用の支持基板３が得られる。こうして得られたエピタキシャル成長用の支持基板３には、中間層２０が露出している部分がないため、ＩＩＩ族窒化物半導体層を成長させる際に図３（Ｂ）に示すような異常成長が起こらず、支持基板３のＧａＮ層３０ａ上および下地基板１０が露出している部分１０ｐ，１０ｑ，１０ｒ上に少なくとも１層のＩＩＩ族窒化物半導体層４０をエピタキシャル成長させることができる。ここで、エピタキシャル成長用の支持基板３において、中間層２０が露出している部分がないことは、光学顕微鏡、ＳＥＭ−ＥＤＸ、分光エリプソメトリーなどにより確認することができる。

ここで、支持基板２の中間層２０が露出している部分２０ｐ，２０ｑ，２０ｒを選択的に除去する方法は、特に制限はないが、ＧａＮ層３０ａをマスクとしたウェットエッチングおよびドライエッチングの少なくともいずれかとすることにより、製造工程を極めて簡単にすることができる。すなわち、ＧａＮ層３０ａをエッチングすることなく、中間層２０が露出した部分２０ｐ，２０ｑ，２０ｒのみを選択的に除去するエッチング方法を用いることが好ましい。

たとえば、中間層２０としてＳｉＯ₂層、Ｓｉ₃Ｎ₄層、Ｓｉ層、ＳｉＯＮ層、Ｔｉ層、ＴｉＮ層などを用いる場合は、ＢＨＦ（バッファードフッ酸）を用いたウェットエッチング、ＣＦ₄ガスなどを用いたＲＩＥ（反応性イオンエッチング）などのドライエッチングが好適に用いられる。また、中間層２０としてＣｒ層、Ｎｉ層、Ｇａ層、Ｉｎ層などを用いる場合は、塩酸を用いたウェットエッチング、Ｃｌ₂ガスなどを用いたＲＩＥなどのドライエッチングが好適に用いられる。また、中間層２０としてＩＴＯ層などを用いる場合は、ＢＨＦを用いたウェットエッチング、Ｃｌ₂ガスなどを用いたＲＩＥなどのドライエッチングが好適に用いられる。

図４（Ｃ）を参照して、本実施形態の半導体デバイスの製造方法は、エピタキシャル成長用の支持基板３のＧａＮ層３０ａ上および下地基板１０が露出している部分１０ｐ，１０ｑ，１０ｒ上に、ＩＩＩ族窒化物半導体層４０をエピタキシャル成長させる工程を備える。かかる工程により、支持基板３のＧａＮ層３０ａ上および下地基板１０が露出している部分１０ｐ，１０ｑ，１０ｒ上に少なくとも１層のＩＩＩ族窒化物半導体層４０をエピタキシャル成長することができる。これにより、ＩＩＩ族窒化物半導体層を形成するための原料ガスが支持基板３のＧａＮ層３０ａ上および下地基板１０が露出している部分上で均一に消費されることにより上述の異常成長が抑制されるため、ＧａＮ層３０ａ上に均一なＩＩＩ族窒化物半導体層４０が得られる。また、下地基板１０が露出している部分１０ｐ，１０ｑ，１０ｒは、エピタキシャル成長に適した面になっているため，これらの部分上でもＩＩＩ族窒化物半導体層４０が膜状にエピタキシャル成長することにより、多結晶体の形成を抑制できる。以上の結果、半導体デバイスの歩留まりを高めることができる。

少なくとも１層のＩＩＩ族窒化物半導体層４０をエピタキシャル成長させる方法には、特に制限はなく、たとえば、ＭＯＣＶＤ（有機金属化学気相堆積）法、ＨＶＰＥ（ハイドライド気相成長）法、ＭＢＥ（分子線成長）法、昇華法などの気相法、フラックス法、高窒素圧溶液法などの液相法が用いられる。ＩＩＩ族窒化物半導体層４０の厚さの制御が容易な観点から、ＭＯＣＶＤ法が好ましい。

エピタキシャル成長用の支持基板３のＧａＮ層３０ａ上および下地基板１０が露出した部分１０ｐ，１０ｑ，１０ｒ上にエピタキシャル成長させる少なくとも１層のＩＩＩ族窒化物半導体層４０は、特に制限はなく、たとえば、支持基板３のＧａＮ層３０ａおよび下地基板１０が露出している部分１０ｐ，１０ｑ，１０ｒ側から、順に、ｎ型Ａｌ_0.05Ｇａ_0.95Ｎ層４０ｎａ、ｎ型ＧａＮ層４０ｎｇおよびｎ型Ｉｎ_0.05Ｇａ_0.95Ｎ層４０ｎｉで構成されるｎ型ＩＩＩ族窒化物半導体層４０ｎ、Ｉｎ_0.18Ｇａ_0.82Ｎ井戸層とＧａＮ障壁層とで構成される多重量子井戸構造を有する発光層４０ｅ、ならびにｐ型Ａｌ_0.2Ｇａ_0.8Ｎ層４０ｐａおよびｐ型ＧａＮ層４０ｐｇで構成されるｐ型ＩＩＩ族窒化物半導体層４０ｐである。

図４（Ｄ）を参照して、本実施形態の半導体デバイスの製造方法は、エピタキシャル成長用の支持基板３に少なくとも１層のＩＩＩ族窒化物半導体層４０が形成された積層ウエハ４に電極（ｐ側電極５０ｐおよびｎ側電極５０ｎ）を形成する工程（電極形成工程）および電極が形成された積層ウエハ４を分割してチップを形成する工程（チップ形成工程）をさらに備えることができる。こうして、半導体デバイス５Ａ，５Ｂが得られる（半導体デバイス形成工程）。

具体的には、図４（Ｃ）および（Ｄ）を参照して、エピタキシャル成長用の支持基板３のＧａＮ層３０ａ上に少なくとも１層のＩＩＩ族窒化物半導体層４０として、順に、ｎ型Ａｌ_0.05Ｇａ_0.95Ｎ層４０ｎａ、ｎ型ＧａＮ層４０ｎｇおよびｎ型Ｉｎ_0.05Ｇａ_0.95Ｎ層４０ｎｉで構成されるｎ型ＩＩＩ族窒化物半導体層４０ｎ、Ｉｎ_0.18Ｇａ_0.82Ｎ井戸層とＧａＮ障壁層とで構成される多重量子井戸構造を有する発光層４０ｅ、ならびにｐ型Ａｌ_0.2Ｇａ_0.8Ｎ層４０ｐａおよびｐ型ＧａＮ層４０ｐｇで構成されるｐ型ＩＩＩ族窒化物半導体層４０ｐが形成されている積層ウエハ部分４ｔにおいて、下地基板１０および中間層２０の少なくともいずれかが絶縁性である場合は、メサエッチングによりＩＩＩ族窒化物半導体層４０のｐ型ＧａＮ層４０ｐｇ、ｐ型Ａｌ_0.2Ｇａ_0.8Ｎ層４０ｐａ、発光層４０ｅ、およびｎ型Ｉｎ_0.05Ｇａ_0.95Ｎ層４０ｎｉのそれぞれの一部を除去して、ｎ型ＧａＮ層４０ｎｇの一部を露出させ、ｐ型ＧａＮ層４０ｐｇ上にｐ側電極５０ｐを形成し、ｎ型ＧａＮ層４０ｎｇが露出している部分上にｎ側電極５０ｎを形成することにより、横型構造の半導体デバイス５Ａを形成することができる。なお、ｐ側電極５０ｐおよびｎ側電極５０ｎの形成方法は、特に制限はなく、電極の材質に応じて、真空蒸着法、電子線蒸着法、スパッタ法などが用いられる。

これに対して、上記の積層ウエハ部分４ｔにおいて、下地基板１０および中間層２０が導電性である場合は、ＩＩＩ族窒化物半導体層４０のｎ型ＧａＮ層４０ｎｇ上にｐ側電極５０ｐを形成し、下地基板１０上にｎ側電極５０ｎを形成することにより、縦型構造の半導体デバイス５Ｂを形成することができる。

このようにして、本実施形態の半導体デバイスの製造方法によれば、歩留まりよく半導体デバイス５Ａ，５Ｂが得られる。

［実施形態２］
図４（Ｂ）を参照して、本発明の別の実施形態であるエピタキシャル成長用の支持基板３は、少なくとも１層のＩＩＩ族窒化物半導体層４０をエピタキシャル成長させることができる下地基板１０と、下地基板１０上に部分的に配置された中間層２０と、中間層２０上に全面的に配置されたＧａＮ層３０ａとを含み、ＧａＮ層３０ａと下地基板１０の一部が露出している。

本実施形態のエピタキシャル成長用の支持基板３には、中間層２０が露出している部分がないため、ＩＩＩ族窒化物半導体層を成長させる際に図３（Ｂ）に示すような異常成長が起こらず、支持基板３のＧａＮ層３０ａ上および下地基板１０が露出している部分１０ｐ，１０ｑ，１０ｒ上に少なくとも１層のＩＩＩ族窒化物半導体層４０をエピタキシャル成長させることができる。ここで、エピタキシャル成長用の支持基板３において、中間層２０が露出している部分がないことは、光学顕微鏡、ＳＥＭ−ＥＤＸ、分光エリプソメトリーなどにより確認することができる。

なお、本実施形態のエピタキシャル成長用の支持基板３の製造方法は、実施形態１において、図４（Ａ）および（Ｂ）を用いて説明したとおりであり、ここでは繰り返さない。

（実施例１）
１．支持基板の形成工程
図４（Ａ）に示す支持基板の形成工程を以下に示す。まず、図２（Ａ）を参照して、下地基板１０として直径２インチ（５．０８ｃｍ）で厚さ３５０μｍのサファイア基板を準備した。また、ＧａＮ層を形成するためのドナー基板として直径２インチで厚さ３５０μｍのＧａＮ基板３０を準備した。次いで、スパッタ法により、サファイア基板（下地基板１０）上に中間層２０ａとして厚さ３００ｎｍのＳｉＯ₂層を形成し、ＧａＮ基板３０上に中間層２０ｂとして厚さ３００ｎｍのＳｉＯ₂層を形成した。次いで、ＧａＮ基板３０とＳｉＯ₂層（中間層２０ｂ）との界面からＧａＮ基板３０内に３００ｎｍの深さＤの面にＨ⁺イオン（プロトン）を注入した。その後、それぞれの基板のＳｉＯ₂層（中間層２０ａ，２０ｂ）の表面を、ＣＭＰ（化学機械的研磨）により、表面から５０ｎｍの深さまで研磨して、その表面をより平滑な鏡面とした。

次いで、図２（Ｂ）を参照して、真空チャンバー内で、サファイア基板（下地基板１０）およびＧａＮ基板３０のそれぞれのＳｉＯ₂層（中間層２０ａ，２０ｂ）の表面をＡｒ（アルゴン）プラズマにより清浄化した後、それぞれのＳｉＯ層（中間層２０ａ，２０ｂ）の表面同士を７ＭＰａの圧力で圧着させることにより接合した（表面活性化法）。その後、大気中で、接合させた基板を２００℃〜３００℃に加熱することにより接合強度を高めるとともに注入したＨ⁺イオンを活性化させてボイドを発生させ、イオン注入領域３０ｉを脆化させた。

次いで、図２（Ｃ）および図４（Ａ）を参照して、サファイア基板（下地基板１０）とＧａＮ基板とを、応力をかけて分離した。これにより、サファイア基板（下地基板１０）上に全面的に配置されたＳｉＯ₂層（中間層２０）と、ＳｉＯ₂層（中間層２０）上に部分的に配置された厚さが３００ｎｍのＧａＮ層３０ａとを含み、ＧａＮ層３０ａとＳｉＯ₂層（中間層２０）の一部とが露出している支持基板２が得られた。支持基板２においてＳｉＯ₂層（中間層２０）の一部が露出していることは、ＳＥＭ−ＥＤＸによる測定で確認した。このような支持基板２が得られたのは、上記の図２（Ａ）〜（Ｃ）で述べた理由によるものと考えられる。かかる支持基板２のＧａＮ層３０ａの表面を、ＣＭＰにより、表面から１００ｎｍの深さまで研磨して、鏡面化した。

２．支持基板の中間層が露出している部分の選択的除去工程
次に、図４（Ｂ）を参照して、支持基板２のＳｉＯ₂層（中間層２０）が露出している部分２０ｐ，２０ｑ，２０ｒを、ＣＦ₄ガスを用いたＲＩＥでドライエッチングすることにより、ＧａＮ基板（下地基板１０）と、ＧａＮ基板（下地基板１０）上に部分的に配置されたＳｉＯ₂層（中間層２０）と、ＳｉＯ₂層（中間層２０）上に全面的に配置されたＧａＮ層３０ａとを含み、ＧａＮ層３０ａとＧａＮ基板（下地基板１０）の一部とが露出しているエピタキシャル成長用の支持基板３が得られた。ＲＩＥ条件は、ＲＦパワーが７０Ｗ、チャンバー圧力が２０Ｐａ、ガス流量が５０ｓｃｃｍ（ここで、１ｓｃｃｍは標準状態の気体の１分間当り１ｃｍ³の流量を示す）、エッチング時間が１０分間とした。ここで、ＧａＮは、ＣＦ₄およびそのプラズマ活性種とは反応しないため、ＧａＮ層３０ａを一種のハードマスクとして利用し、ＳｉＯ₂層（中間層２０）が露出している部分のみを除去することができた。こうして得られた支持基板３においてＳｉＯ₂層が露出している部分がないことは、ＳＥＭ−ＥＤＸによる測定で確認した。

３．支持基板上のＩＩＩ族窒化物半導体層の成長工程
次に、図４（Ｃ）を参照して、エピタキシャル成長用の支持基板３のＧａＮ層３０ａ上および下地基板１０が露出している部分１０ｐ，１０ｑ，１０ｒ上に、ＩＩＩ族窒化物半導体層４０として、厚さ０．０５μｍのｎ型Ａｌ_0.05Ｇａ_0.95Ｎ層４０ｎａ、厚さ２μｍのｎ型ＧａＮ層４０ｎｇおよび厚さ０．０５μｍのｎ型Ｉｎ_0.05Ｇａ_0.95Ｎ層４０ｎｉ、Ｉｎ_0.18Ｇａ_0.82Ｎ井戸層とＧａＮ障壁層とで構成される６重量子井戸構造を有する厚さ１００ｎｍの発光層４０ｅ、厚さ２０ｎｍのｐ型Ａｌ_0.2Ｇａ_0.8Ｎ層４０ｐａ、および厚さ０．１５μｍのｐ型ＧａＮ層４０ｐｇをエピタキシャル成長させた。このとき、支持基板３のサファイア基板（下地基板１０）が露出した部分１０ｐ，１０ｑ，１０ｒ上では、ＩＩＩ族窒化物半導体層４０が膜状にエピタキシャル成長し、多結晶様のＩＩＩ族窒化物の成長は見られなかった。

４．半導体デバイスの形成工程
次に、図４（Ｄ）を参照して、メサエッチングにより、ｐ型ＧａＮ層４０ｐｇ、ｐ型Ａｌ_0.2Ｇａ_0.8Ｎ層４０ｐａ、発光層４０ｅおよびｎ型Ｉｎ_0.05Ｇａ_0.95Ｎ層４０ｎｉのそれぞれの一部を除去して、ｎ型ＧａＮ層４０ｎｇの一部を露出させた。次いで、真空蒸着法または電子ビーム蒸着法により、ｐ型ＧａＮ層４０ｐｇ上にｐ側電極５０ｐを形成し、ｎ型ＧａＮ層４３が露出している部分上にｎ側電極５０ｎを形成して、図５に示す横型構造の半導体デバイス５Ａを得た。このようにして、歩留まりよく半導体デバイス５Ａを得ることができた。

なお、実施例１において、支持基板３上にＩＩＩ族窒化物半導体層４０を成長させた後、サファイア基板（下地基板１０）をリフトオフすることにより、ＩＩＩ族窒化物半導体層４０を別の支持基板に移すこともできる。また、実施例１において下地基板１０として用いたサファイア基板にかえてＧａＮ基板を用いることもできる。

（比較例１）
１．支持基板の形成工程
図３（Ａ）を参照して、実施例１と同様にして、サファイア基板（下地基板１０）上に全面的に配置されたＳｉＯ₂層（中間層２０）と、ＳｉＯ₂層（中間層２０）上に部分的配置された厚さが３００ｎｍのＧａＮ層３０ａとを含み、ＧａＮ層３０ａとＳｉＯ₂層（中間層２０）の一部とが露出している支持基板２を得た。また、得られた支持基板２のＧａＮ層３０ａの表面を、実施例１と同様にして、鏡面とした。

２．支持基板上のＩＩＩ族窒化物半導体層の成長工程
図３（Ｂ）を参照して、支持基板２のＳｉＯ₂層（中間層２０）が露出した部分２０ｐ，２０ｑ，２０ｒを選択的に除去しなかったこと以外は、実施例１と同様にして、支持基板２上にＩＩＩ族窒化物半導体層４０をエピタキシャル成長させて積層ウエハを得た。得られた積層ウエハにおいて、ＧａＮ層３０ａにおいて近傍に中間層２０が露出していない部分上には、所望の厚さのＩＩＩ族窒化物半導体層４０ａが得られた。これに対して、ＧａＮ層３０ａにおいて近傍に中間層２０が露出している部分上には、所望の厚さに比べて極めて厚いＩＩＩ族窒化物半導体層４０ｂが形成された。また、中間層２０が小さく（たとえば、露出部分の最小径が２００μｍ未満）露出している部分２０ｑ上には、ＩＩＩ族窒化物半導体層４０が成長しなかった。中間層２０がある程度の大きさ以上（たとえば、露出部分の最小径が２００μｍ以上）で露出している部分２０ｐ，２０ｒ上には、その上に堆積したＩＩＩ族窒化物の微結晶を核としてＩＩＩ族窒化物多結晶４４が成長した。ここで、ＩＩＩ族窒化物多結晶４４の厚さはＩＩＩ族窒化物半導体層４０の厚さの２倍以上にも達した。

上記積層ウエハのＧａＮ層３０ａ上に形成されたＩＩＩ族窒化物半導体層４０（すなわちＧａＮ層３０ａにおいて近傍に中間層２０が露出していない部分上に形成されたＩＩＩ族窒化物半導体層４０ａおよびＧａＮ層３０ａにおいて近傍に中間層２０が露出している部分上に形成されたＩＩＩ族窒化物半導体層４０ｂ）の一部をメサエッチングして、ＩＩＩ族窒化物半導体層４０のｐ型ＧａＮ層上にｐ側電極を形成し、上記メサエッチングにより露出されたｎ型ＧａＮ層４０ｎｇ上にｎ側電極を形成することにより、横型構造の半導体デバイスを作製した。

ここで、上記積層ウエハにおける上記のような凹凸は、たとえば電極の作製におけるフォトリソグラフィー工程において、レジストの均一な塗布を阻害する、コンタクトマスクと積層ウエハおよびその表面に塗布したレジストとの均一な接着を阻害する、コンタクトマスクに傷をつけるなどの原因となり、半導体デバイスの製造において、半導体デバイスの歩留まり低下に繋がる様々な問題が発生した。また、製造された半導体デバイスにおいても、その少なくとも一部にＩＩＩ族窒化物半導体層４０ｂを含む半導体デバイスでは、設計通りの発光強度，発光（中心）波長，電圧―電流特性が得られなかった。

（実施例２）
１．支持基板の形成工程
図４（Ａ）を参照して、下地基板１０として直径２インチで厚さ３５０μｍのＧａＮ基板を用い、中間層２０としてＩＴＯ層を形成したこと以外は、実施例１と同様にして、ＧａＮ基板（下地基板１０）上に全面的に配置されたＩＴＯ層（中間層２０）と、ＩＴＯ層（中間層２０）上に部分的配置された厚さが３００ｎｍのＧａＮ層３０ａとを含み、ＧａＮ層３０ａとＩＴＯ層（中間層２０）の一部とが露出している支持基板２を得た。ここで、ＩＴＯ層（中間層２０ａ，２０ｂ，２０）の形成方法および厚さは実施例１と同様とした。また、得られた支持基板２のＧａＮ層３０ａの表面を、実施例１と同様にして、鏡面化した。

２．支持基板の中間層が露出している部分の選択的除去工程
次に、図４（Ｂ）を参照して、支持基板２のＩＴＯ層（中間層２０）が露出している部分２０ｐ，２０ｑ，２０ｒを、３０質量％塩酸と６０質量％硝酸と水との質量比が１０：１：１０の混合液を用いて、４０℃で２０分間ウェットエッチングすることにより、サファイア基板（下地基板１０）と、サファイア基板（下地基板１０）上に部分的に配置されたＩＴＯ層（中間層２０）と、ＩＴＯ層（中間層２０）上に全面的に配置されたＧａＮ層３０ａとを含み、ＧａＮ層３０ａとサファイア基板の一部とが露出しているエピタキシャル成長用の支持基板３が得られた。支持基板３においてＩＴＯ層（中間層２０）が露出している部分がないことは、実施例１と同様にして確認した。

３．支持基板上のＩＩＩ族窒化物半導体層の成長工程
次に、図４（Ｃ）を参照して、支持基板３のＧａＮ層３０ａおよびＧａＮ基板（下地基板１０）が露出している部分１０ｐ，１０ｑ，１０ｒ上に、ＩＩＩ族窒化物半導体層４０として、厚さ０．０５μｍのｎ型Ａｌ_0.05Ｇａ_0.95Ｎ層４０ｎａ、厚さ２μｍのｎ型ＧａＮ層４０ｎｇおよび厚さ０．０５μｍのｎ型Ｉｎ_0.05Ｇａ_0.95Ｎ層４０ｎｉ、Ｉｎ_0.18Ｇａ_0.82Ｎ井戸層とＧａＮ障壁層とで構成される６重量子井戸構造を有する厚さ１００ｎｍの発光層４０ｅ、厚さ２０ｎｍのｐ型Ａｌ_0.2Ｇａ_0.8Ｎ層４０ｐａ、および厚さ０．１５μｍのｐ型ＧａＮ層４０ｐｇをエピタキシャル成長させた。このとき、支持基板３のサファイア基板（下地基板１０）が露出した部分１０ｐ，１０ｑ，１０ｒ上では、ＩＩＩ族窒化物半導体層４０が膜状にエピタキシャル成長し、多結晶様のＩＩＩ族窒化物の成長は見られなかった。

４．半導体デバイスの形成工程
次に、図４（Ｄ）を参照して、真空蒸着法または電子ビーム蒸着法により、ＩＩＩ族窒化物半導体層４０の最外層であるｐ型ＧａＮ層４０ｐｇ上にｐ側電極５０ｐを形成し、ＧａＮ基板（下地基板１０）にｎ側電極５０ｎを形成して、図６に示す縦型構造の半導体デバイス５Ｂを得た。このようにして、歩留まりよく半導体デバイス５Ｂを得ることができた。

（比較例２）
１．支持基板の形成工程
図３（Ａ）を参照して、実施例２と同様にして、ＧａＮ基板（下地基板１０）上に全面的に配置されたＩＴＯ層（中間層２０）と、ＩＴＯ層（中間層２０）上に部分的配置された厚さが３００ｎｍのＧａＮ層３０ａとを含み、ＧａＮ層３０ａとＩＴＯ層（中間層２０）の一部とが露出している支持基板２を得た。また、得られた支持基板２のＧａＮ層３０ａの表面を、実施例２と同様にして、鏡面とした。

２．支持基板上のＩＩＩ族窒化物半導体層の成長工程
図３（Ｂ）を参照して、支持基板２のＩＴＯ層（中間層２０）が露出した部分２０ｐ，２０ｑ，２０ｒを選択的に除去しなかったこと以外は、実施例２と同様にして、支持基板２上にＩＩＩ族窒化物半導体層４０をエピタキシャル成長させて積層ウエハを得た。得られた積層ウエハにおいて、ＧａＮ層３０ａにおいて近傍に中間層２０が露出していない部分上には、所望の厚さのＩＩＩ族窒化物半導体層４０ａが得られた。これに対して、ＧａＮ層３０ａにおいて近傍に中間層２０が露出している部分上には、所望の厚さに比べて極めて厚いＩＩＩ族窒化物半導体層４０ｂが形成された。また、中間層２０が小さく（たとえば、露出部分の最小径が２００μｍ未満）露出している部分２０ｑ上には、ＩＩＩ族窒化物半導体層４０が成長しなかった。中間層２０がある程度の大きさ以上（たとえば、露出部分の最小径が２００μｍ以上）で露出している部分２０ｐ，２０ｒ上には、その上に堆積したＩＩＩ族窒化物の微結晶を核としてＩＩＩ族窒化物多結晶４４が成長した。ここで、ＩＩＩ族窒化物多結晶４４の厚さはＩＩＩ族窒化物半導体層４０の厚さの２倍以上にも達した。

上記積層ウエハのＧａＮ層３０ａ上に形成されたＩＩＩ族窒化物半導体層４０（すなわちＧａＮ層３０ａにおいて近傍に中間層２０が露出していない部分上に形成されたＩＩＩ族窒化物半導体層４０ａおよびＧａＮ層３０ａにおいて近傍に中間層２０が露出している部分上に形成されたＩＩＩ族窒化物半導体層４０ｂ）の一部をメサエッチングして、ＩＩＩ族窒化物半導体層４０のｐ型ＧａＮ層上にｐ側電極を形成し、上記メサエッチングにより露出されたｎ型ＧａＮ層４０ｎｇ上にｎ側電極を形成することにより、縦型構造の半導体デバイスを作製した。

ここで、上記積層ウエハにおける上記のような凹凸は、たとえば電極の作製におけるフォトリソグラフィー工程において、レジストの均一な塗布を阻害する、コンタクトマスクと積層ウエハおよびその表面に塗布したレジストとの均一な接着を阻害する、コンタクトマスクに傷をつけるなどの原因となり、半導体デバイスの製造において、半導体デバイスの歩留まり低下に繋がる様々な問題が発生した。また、製造された半導体デバイスにおいても、その少なくとも一部にＩＩＩ族窒化物半導体層４０ｂを含む半導体デバイスでは、設計通りの発光強度，発光（中心）波長，電圧―電流特性が得られなかった。

上記実施例では光デバイスについて説明したが、本発明は光デバイス以外の種々の半導体デバイス、たとえば、高電子移動度トランジスタ（ＨＥＭＴ）、電界効果トランジスタ（ＦＥＴ）、静電誘導トランジスタ（ＳＩＴ）などの種々の電子デバイス、光検出器などの光半導体デバイスなどに適用可能である。

今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１，２，３ 支持基板、４ 積層ウエハ、４ｔ 積層ウエハ部分、５Ａ，５Ｂ 半導体デバイス、１０ 下地基板、１０ｐ，１０ｑ，１０ｒ，２０ｐ，２０ｑ，２０ｒ 露出している部分、２０，２０ａ，２０ｂ，２０ｃ 中間層、３０，３０ｂ ＧａＮ基板、３０ａ ＧａＮ層、４０ ＩＩＩ族窒化物半導体層、４０ｅ 発光層、４０ｎ ｎ型ＩＩＩ族窒化物半導体層、４０ｎａ ｎ型Ａｌ_0.05Ｇａ_0.95Ｎ層、４０ｎｇ ｎ型ＧａＮ層、４０ｎｉ ｎ型Ｉｎ_0.05Ｇａ_0.95Ｎ層、４０ｐ ｐ型ＩＩＩ族窒化物半導体層、４０ｐａ ｐ型Ａｌ_0.2Ｇａ_0.8Ｎ層、４０ｐｎ ｐ型ＧａＮ層、４４ ＩＩＩ族窒化物多結晶、５０ｎ ｎ側電極、５０ｐ ｐ側電極。

Claims (6)

1. 少なくとも１層のＩＩＩ族窒化物半導体層をエピタキシャル成長させることができる下地基板と、ＧａＮ基板と、を中間層を介在させて貼り合わせた後、前記下地基板と前記ＧａＮ基板との間に応力を加えて、前記ＧａＮ基板を、前記中間層を介在させて前記下地基板に貼り合わされたＧａＮ層と残りのＧａＮ基板とに分離することにより、前記下地基板と、前記下地基板上に全面的に配置された前記中間層と、前記中間層上に部分的に配置された前記ＧａＮ層とを含み、前記ＧａＮ層と前記中間層の一部とが露出している支持基板を形成する工程と、
   前記支持基板の前記中間層が露出している部分を選択的に除去することにより、前記下地基板の一部を露出させる工程と、
   前記ＧａＮ層上および前記下地基板を露出させた部分上に、前記ＩＩＩ族窒化物半導体層をエピタキシャル成長させる工程と、を備える半導体デバイスの製造方法。
2. 前記中間層が露出している部分を選択的に除去する方法は、ウェットエッチングおよびドライエッチングの少なくともいずれかである請求項１に記載の半導体デバイスの製造方法。
3. 前記ウェットエッチングおよびドライエッチングのマスクとして前記ＧａＮ層を用いる請求項２に記載の半導体デバイスの製造方法。
4. 前記下地基板は、ＧａＮ基板、サファイア基板、Ｓｉ基板、ＳｉＣ基板、ＧａＡｓ基板およびＩｎＰ基板からなる群から選ばれるいずれかを含む請求項１または請求項２に記載の半導体デバイスの製造方法。
5. 前記中間層は、ＳｉＯ₂、Ｓｉ₃Ｎ₄、ＳｉおよびＳｉＯＮからなる群から選ばれるいずれかを含む請求項１から請求項３のいずれかに記載の半導体デバイスの製造方法。
6. 前記中間層は、Ｓｎ、Ｚｎ、Ｔｉ、Ｃｒ、Ｎｉ、Ｇａ、Ｉｎ、Ｓｂ、ＷおよびＭｏからなる群から選ばれる少なくともいずれかを含む請求項１から請求項３のいずれかに記載の半導体デバイスの製造方法。

Images