JP2015170677A - ショットキーバリアダイオードおよびその製造方法 - Google Patents

ショットキーバリアダイオードおよびその製造方法 Download PDF

Info

Publication number
JP2015170677A
JP2015170677A JP2014043563A JP2014043563A JP2015170677A JP 2015170677 A JP2015170677 A JP 2015170677A JP 2014043563 A JP2014043563 A JP 2014043563A JP 2014043563 A JP2014043563 A JP 2014043563A JP 2015170677 A JP2015170677 A JP 2015170677A
Authority
JP
Japan
Prior art keywords
layer
barrier diode
schottky barrier
ingan
type gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014043563A
Other languages
English (en)
Other versions
JP6156200B2 (ja
Inventor
隆弘 藤井
Takahiro Fujii
隆弘 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2014043563A priority Critical patent/JP6156200B2/ja
Publication of JP2015170677A publication Critical patent/JP2015170677A/ja
Application granted granted Critical
Publication of JP6156200B2 publication Critical patent/JP6156200B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】ショットキーバリアダイオードにおける耐圧の低下を抑制する。
【解決手段】基板とn型GaN層とInGaN層とを有するショットキーバリアダイオードの製造方法は、TMInとTMGaとを用いてn型GaN層上にインジウム窒化ガリウム(InGaN)をエピタキシャル成長させることによりInGaN層を形成する工程を備え、前述の工程において、成長温度を825℃以上かつ1000℃以下とし、前述のモル比を、1.0×10-5以上かつ1.0×10-4以下とする。
【選択図】図2

Description

本発明は、ショットキーバリアダイオードに関する。
従来より、パワーデバイスにおける高耐圧化および低損失化等を目的として、窒化ガリウム(GaN)を用いたパワーデバイスが用いられることがある。このようなパワーデバイスとして、n型窒化ガリウム(GaN)層上にインジウム窒化ガリウム(InGaN)層が形成された構造を有するショットキーバリアダイオードが提案されている(下記特許文献1および下記非特許文献1参照)。
国際公開第2012/053071号
IEEE TRANSACTIONS ON ELECTRON DEVICE,VOL.58,No.7,JULY 2011 p.1986−1994
上述したGaN層上にInGaN層が形成された構造を有するショットキーバリアダイオードでは、実際の耐圧が理論値よりも低いという問題が、本願発明者の評価によって確認された。その原因として、InGaNがGaNから受ける圧縮歪に起因する欠陥および転移が発生し易くなった結果、リーク電流の発生に至ったことが考えられる。このため、従来においては、ショットキーバリアダイオードにおける耐圧の低下を抑制可能な技術が望まれていた。その他、従来のショットキーバリアダイオードにおいては、小型化、製造の容易化、信頼性の向上、省資源化、使い勝手の向上等が望まれていた。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。
(1)本発明の一形態によれば、主として窒化ガリウム(GaN)により構成されている基板と、主としてn型窒化ガリウム(GaN)により構成され、前記基板上に形成されているn型GaN層と、主としてインジウム窒化ガリウム(InGaN)により構成され、前記n型GaN層において前記基板と接する面とは反対側の面上に形成されているInGaN層と、を有するショットキーバリアダイオードの製造方法が提供される。この製造方法は、トリメチルインジウム(TMIn)とトリメチルガリウム(TMGa)とを用いて、前記n型GaN層上にインジウム窒化ガリウム(InGaN)をエピタキシャル成長させることにより、前記InGaN層を形成する工程を備え、前記工程において;エピタキシャル成長における成長温度を、825℃以上かつ1000℃以下とし;前記トリメチルガリウム(TMGa)に対する前記トリメチルインジウム(TMIn)のモル比を、1.0×10-5以上かつ1.0×10-4以下とする。この形態のショットキーバリアダイオードの製造方法によれば、InGaN層における(0002)面のXRCの半値幅を1arcsec以上かつ50arcsec以下と比較的小さな値にすることができる。すなわち、InGaN層の結晶性の低下を抑制できる。このため、ショットキーバリアダイオードにおいて、逆方向リーク電流の発生を抑制して耐圧の低下を抑制できる。加えて、トリメチルガリウム(TMGa)に対するトリメチルインジウム(TMIn)のモル比を1.0×10-5以上かつ1.0×10-4以下とするので、InGaN層におけるインジウム(In)の含有率をおよそ2%にすることができ、ショットキーバリアダイオードの耐圧と順方向の立ち上がり電圧とのバランスを向上できる。
(2)本発明の他の形態によれば、ショットキーバリアダイオードが提供される。このショットキーバリアダイオードは、主として窒化ガリウム(GaN)により構成されている基板と;主としてn型窒化ガリウム(GaN)により構成され、前記基板上に形成されているn型GaN層と;主としてインジウム窒化ガリウム(InGaN)により構成され、前記n型GaN層において前記基板と接する面とは反対側の面上に形成されているInGaN層であって、(0002)面のX線ロッキングカーブ(XRC)の半値幅が、1arcsec以上かつ50arcsec以下であるInGaN層と;を備える。この形態のショットキーバリアダイオードによれば、InGaN層における(0002)面のXRCの半値幅が1arcsec以上かつ50arcsec以下であるため、結晶性が高い。このため、ショットキーバリアダイオードにおいて、逆方向リーク電流の発生を抑制して、耐圧の低下を抑制できる。
なお、本発明は、種々の態様で実現することが可能であり、例えば、ショットキーバリアダイオードの製造装置や、パワーデバイスや、半導体装置等の形態で実現することができる。
本発明によれば、InGaN層における(0002)面のXRCの半値幅を1arcsec以上かつ50arcsec以下と比較的小さな値にすることができる。すなわち、InGaN層の結晶性の低下を抑制できる。このため、ショットキーバリアダイオードにおいて、逆方向リーク電流の発生を抑制して耐圧の低下を抑制できる。加えて、トリメチルガリウム(TMGa)に対するトリメチルインジウム(TMIn)のモル比を1.0×10-5以上かつ1.0×10-4以下とするので、InGaN層におけるインジウム(In)の含有率をおよそ2%にすることができ、ショットキーバリアダイオードの耐圧と順方向の立ち上がり電圧とのバランスを向上できる。
本発明の一実施形態としての製造方法により製造されたショットキーバリアダイオードの構成を模式的に示す断面図である。 本実施形態におけるショットキーバリアダイオード10の製造方法を示す工程図である。 3つのサンプルS1,R1,R2についての工程P110におけるInGaN層の成長温度とXRC半値幅との関係を示す説明図である。 3つのサンプルS1,R1,R2についてのXRC半値幅と耐圧との関係を示す説明図である。
A.第1実施形態:
A1.ショットキーバリアダイオードの構成:
図1は、本発明の一実施形態としての製造方法により製造されたショットキーバリアダイオードの構成を模式的に示す断面図である。なお、図1には、相互に直交するX軸,Y軸およびZ軸が表わされている。
図1に示すショットキーバリアダイオード10は、縦型ショットキーバリアダイオードであり、基板101と、n型GaN層102と、InGaN層103と、絶縁層104と、ショットキー電極105と、オーミック電極100とを備えている。
基板101は、X−Y平面と略平行に広がる層状部材であり、主として窒化ガリウム(GaN)により構成されている。より具体的には、基板101は、ケイ素(Si)をドーピングしたn型窒化ガリウム(GaN)により構成されている。基板101では、ドーパントとしてのケイ素(Si)の濃度は、1.0×1018cm-3以上に制御されている。なお、ドーパントとして、ケイ素(Si)に代えて、酸素(O)を用いてもよい。
n型GaN層102は、X−Y平面と略平行に広がる層であり、基板101上に形成されている。n型GaN層102は、主として、ケイ素(Si)をドーピングしたn型窒化ガリウム(GaN)により構成されている。なお、n型GaN層102におけるドーパントしてのケイ素(Si)の濃度は、基板101におけるケイ素(Si)の濃度よりも低い。具体的には、n型GaN層102では、ケイ素(Si)の濃度は、1.0×1016cm-3以下に制御されている。なお、n型GaN層102において、ドーパントを省略してもよい。
InGaN層103は、X−Y平面と略平行に広がる層であり、n型GaN層102上に形成されている。より具体的には、InGaN層103は、n型GaN層102の両面のうち、基板101と接する面とは反対側の面上に形成されている。本実施形態では、InGaN層103におけるインジウム(In)の含有率は、5%以下である。より好ましくは、InGaN層103におけるインジウム(In)の含有率は、2%である。InGaN層103は、GaN層(n型GaN層102)のみで半導体層が構成されているショットキーバリアダイオードに比べて逆方向耐圧を向上させる等の目的で、n型GaN層102上に形成されている。
絶縁層104は、X−Y平面と略平行に広がる電気絶縁性を有する層であり、InGaN層103上に形成されている。より具体的には、絶縁層104は、InGaN層103の両面のうち、n型GaN層102と接する面とは反対側の面上に形成されている。本実施形態では、絶縁層104は、酸化アルミニウム(Al23)により形成されている。なお、酸化アルミニウム(Al23)に代えて、二酸化ケイ素(SiO2)などの任意の絶縁性材料により形成してもよい。絶縁層104には、厚さ方向(Z軸方向)に貫通する開口部114が形成されている。このため、開口部114の内側には、InGaN層103の一部表面が露出している。
本実施形態では、ショットキー電極105は、ニッケル(Ni)により形成されている。なお、ニッケル(Ni)に代えて、アルミニウム(Al)や、窒化チタン(TiN)や、金(Au)や、これらの合金等、導電性を有する任意の材料により、ショットキー電極105を形成してもよい。ショットキー電極105の中央部は、絶縁層104の開口部114の内側に挿入され、露出しているInGaN層103の表面にショットキー接合されている。ショットキー電極105の周縁部(中央部を除いた部分)は、開口部114の周りにおいて絶縁層104と接している。
オーミック電極100は、X−Y平面と略平行に広がる電極であり、基板101の裏面(基板101の両面のうち、n型GaN層102が形成されている面とは反対側の面)に接して配置されている。本実施形態では、オーミック電極100は、アルミニウム(Al)とチタン(Ti)の合金により形成されている。なお、アルミニウム(Al)とチタン(Ti)の合金に代えて、アルミニウム(Al)や、ニッケル(Ni)や、窒化チタン(TiN)や、金(Au)等の純金属や、アルミニウム(Al)とチタン(Ti)の合金を除く他の合金等、導電性を有する任意の材料により、オーミック電極100を形成してもよい。
A2.ショットキーバリアダイオードの製造方法:
図2は、本実施形態におけるショットキーバリアダイオード10の製造方法を示す工程図である。図2に示すように、製造者は、まず、エピタキシャル成長により、基板101上に、n型GaN層102を形成する(工程P105)。本実施形態では、工程P105におけるエピタキシャル成長は、有機金属気相成長法(MOCVD)を実現する装置を用いて行われる。また、本実施形態では、工程P105における成長圧力は、200Torr以上かつ760Torr以下である。なお、エピタキシャル成長における不純物の混入を抑制するためには、成長圧力をより高い圧力とすることが好ましい。また、本実施形態では、工程P105では、III族原料であるトリメチルガリウム(TMGa)に対するV族原料であるアンモニア(NH3)のモル比(NH3/TMGa)を、2500以上かつ10000以下とする。これにより、n型GaN層102における炭素(C)の濃度を1.0×1016cm-3以下となるように制御する。炭素(C)の濃度を低く抑えることにより、炭素(C)によるドナーの働きの抑制(キャリアの減少)を抑えることができる。
次に、製造者は、工程P105により形成されたn型GaN層102上に、下記3つの条件(<条件1>,<条件2>,<条件3>)を満たしたエピタキシャル成長により、InGaN層103を形成する(工程P110)。
<条件1>:成長温度を、825℃以上かつ1000℃以下とする。
<条件2>:ガリウム(Ga)の原料であるトリメチルガリウム(TMGa)に対するインジウム(In)の原料であるトリメチルインジウム(TMIn)のモル比(TMIn/TMGa)を、1.0×10-5以上かつ1.0×10-4以下とする。
<条件3>:成長圧力を、200Torr以上かつ760Torr以下とする。
上記<条件1>および<条件2>を満たすことにより、後述するようにInGaN層103の結晶性を向上できる。なお、<条件3>は、前述の工程P105における成長圧力の条件と同じである。したがって、エピタキシャル成長における不純物の混入を抑制するためには、成長圧力をより高い圧力とすることが好ましい。
次に、製造者は、工程P110により形成されたInGaN層103上(InGaN層103の両面のうち、n型GaN層102と接する面とは反対側の面上)に、酸化アルミニウム(Al23)からなる絶縁層104を形成する(工程P115)。本実施形態では、ALD(Atomic Layer Deposition)法によって絶縁層104を形成する。なお、ALD法に代えて、スパッタ法により絶縁層104を形成してもよい。絶縁層104が形成された後、製造者は、絶縁層104に開口部114を形成する(工程P120)。本実施形態では、ウエットエッチングにより、開口部114を形成する。ウエットエッチングに用いるエッチング液として、例えば、フッ酸系混合液を用いることができる。
次に、製造者は、工程P120により形成された開口部114の内側に露出したInGaN層103の表面に、ショットキー電極105を形成する(工程P125)。換言すると、開口部114の内側に露出したInGaN層103の表面にニッケル(Ni)からなるショットキー電極105をショットキー接合する。本実施形態では、ショットキー電極105をリフトオフ法によって形成する。具体的には、例えば、フォトリソグラフィによって絶縁層104の上にショットキー電極105が形成される部位のみ開口したマスクを形成した後、マスクおよびマスクの開口から露出している絶縁層104の上にニッケルを蒸着し、その後、ショットキー電極105を残して、絶縁層104からマスクを除去する。本実施形態では、製造者は、開口部114の内側におけるInGaN層103の界面から、絶縁層104の開口部114を越えて、絶縁層104の+Z軸方向側にわたって、ショットキー電極105を形成する。なお、図1に示すように、ショットキー電極105は、開口部114の周囲に渡って形成されている。
次に、製造者は、基板101の裏面(−Z軸方向の表面)にオーミック電極100を形成する(工程P130)。換言すると、基板101の裏面にオーミック電極100をオーミック接合する。本実施形態では、基板101の裏面にチタン(Ti)から成る層を蒸着によって形成し、その上にアルミニウム(Al)から成る層を蒸着によってさらに形成し、これらの層を熱処理によって合金化することによって、オーミック電極100を形成する。
以上の製造方法によると、ショットキーバリアダイオード10のInGaN層103における結晶性を向上できるため、逆方向リーク電流を低減できる。したがって、ショットキーバリアダイオード10の耐圧の低下を抑制できる。
B.実施例:
実施例では、上述のショットキーバリアダイオード10の製造方法により1つのサンプルS1を製造した。また、比較例としての2つのサンプルR1,R2を製造した。サンプルS1を製造する際に、上記工程P105における成長圧力を700Torrとした。また、工程P105におけるトリメチルガリウム(TMGa)に対するアンモニア(NH3)のモル比(NH3/TMGa)を2500とした。また、工程P110の<条件1>の成長温度を825℃とした。また、工程P110の<条件2>のモル比(TMIn/TMGa)を、1.0×10-5とした。また、工程P110の<条件3>の成長圧力を700Torrとした。なお、工程P110における成長時間は、11分とした。
ここで、上記<条件2>のモル比(TMIn/TMGa)を、1.0×10-5としたのは、以下の理由による。一般に、ショットキーバリアダイオードにおいて、順方向の立ち上がり電圧(VF)が高いと耐圧は高くなり、また、順方向の立ち上がり電圧が低いと耐圧は低くなる。ここで、InGaN層103におけるインジウム(In)の含有率が高いと耐圧を向上できるが、それと共に順方向の立ち上がり電圧も高くなってしまい損失が大きくなる。そこで、本実施例では、InGaN層103におけるインジウム(In)の含有率を、耐圧と順方向の立ち上がり電圧とのバランスを鑑みて最適化された値として、2%に設定した。そして、このインジウム(In)の含有率を2%とするために、上記モル比を、1.0×10-5とした。なお、インジウム(In)の含有率を2%とするためのモル比は、工程P110における成長温度に応じて変わる。したがって、上述した「1.0×10-5」とは、成長温度825℃の場合においてインジウム(In)の含有率を2%とするためのモル比を意味する。
上記のようにして製造されたサンプルS1において、基板101の厚さ(Z軸方向の長さ)を、330μmとした。また、n型GaN層102の厚さを、およそ10μmとした。また、InGaN層103の厚さを、およそ20nmとした。
比較例としてのサンプルR1の製造方法は、工程P110おける成長温度が上記<条件1>における成長温度の範囲から外れている点と、工程P110におけるモル比(TMIn/TMGa)の具体的な値とにおいて、上述した本実施例のサンプルS1の製造方法と異なり、他の工程は、実施例のサンプルS1の製造方法と同じである。具体的には、サンプルR1を製造する際に、工程P110における成長温度を800℃とした。また、サンプルR1を製造する際に、工程P110におけるモル比(TMIn/TMGa)を、3×10-6とした。このモル比(TMIn/TMGa)の値「3×10-6」は、成長温度が800℃の場合において、InGaN層103におけるインジウム(In)の含有率を2%に制御するためのモル比である。換言すると、サンプルR1におけるインジウム(In)の含有率を2%とするために、工程P110におけるモル比(TMIn/TMGa)の値を調整した。以上のようにして製造されたサンプルR1の外観構成は、図1に示すショットキーバリアダイオード10の外観構成とほぼ等しい。但し、後述するように、サンプルR1は、InGaN層の結晶性において、図1に示すショットキーバリアダイオード10(サンプルS1)とは異なる。
比較例としてのサンプルR2の製造方法は、工程P110おける成長温度が上記<条件1>における成長温度の範囲から外れている点と、工程P110におけるモル比(TMIn/TMGa)の具体的な値とにおいて、上述した本実施例のサンプルS1の製造方法と異なり、他の工程は、実施例のサンプルS1の製造方法と同じである。具体的には、サンプルR2を製造する際に、工程P110における成長温度を775℃とした。また、サンプルR2を製造する際に、工程P110におけるモル比(TMIn/TMGa)を、5×10-7とした。なお、上述したサンプルR1と同様に、サンプルR2におけるインジウム(In)の含有率を2%とするために、工程P110におけるモル比(TMIn/TMGa)の値を調整した。以上のようにして製造されたサンプルR2の外観構成は、図1に示すショットキーバリアダイオード10の外観構成とほぼ等しい。但し、後述するように、サンプルR2は、InGaN層の結晶性において、図1に示すショットキーバリアダイオード10(サンプルS1)とは異なる。
本実施例では、製造された3つのサンプルS1,R1,R2の結晶性を、それぞれ、XRC(X-ray Rocking Curve)により評価した。具体的には、X線回折装置を用いて、各サンプルS1,R1,R2のInGaNの(0002)面のXRC半値幅(以下、単に「XRC半値幅」と呼ぶ)を測定した。XRC半値幅が小さいことは、X線の乱反射が小さいこと、つまり、InGaN層における結晶性が高いことを示す。
図3は、3つのサンプルS1,R1,およびR2についての工程P110におけるInGaN層103の成長温度と、XRC半値幅との関係を示す説明図である。図3において、横軸は工程P110におけるInGaN層103の成長温度(℃)を示し、縦軸はXRC半値幅(arcsec)を示す。本実施例において、サンプルS1のXRC半値幅は、50arcsecであった。また、サンプルR1のXRC半値幅は、66arcsecであった。また、サンプルR2のXRC半値幅は、74arcsecであった。
図3に示すように、工程P110におけるInGaN層の成長温度がより高いほど、XRC半値幅が低減する傾向がある。すなわち、InGaN層の成長温度がより高いほど、結晶性が向上する傾向がある。
また、本実施例では、製造された3つのサンプルS1,R1,R2の耐圧を評価した。なお、耐圧の測定方法は、周知の測定方法であるので、説明を省略する。
図4は、3つのサンプルS1,R1,R2についてのXRC半値幅と耐圧との関係を示す説明図である。図4において、横軸はXRC半値幅(arcsec)を示し、縦軸は耐圧(V)を示す。なお、図4における太い破線は、3つのサンプルS1,R1,R2についての理論上限値である。この理論上限値は、n型GaN層102におけるドナー濃度と、n型GaN層102の厚さと、InGaN層とn型GaN層との間のポテンシャルバリアの高さとに基づき算出することができ、各サンプルS1,R1,R2では、いずれも670Vであった。
本実施例において、サンプルS1の耐圧は、650Vであった。また、サンプルR1の耐圧は、520Vであった。また、サンプルR2の耐圧は、510Vであった。
図4に示すように、XRC半値幅がより小さいほど、耐圧がより高くなる傾向がある。これは、XRC半値幅がより小さいほど、InGaN層の結晶性が向上して逆方向リーク電流が減ることに起因するものと推測される。ここで、図4に示すように、XRC半値幅が50arcsecであるサンプルS1の耐圧は、理論上限値(670V)に近い値になっている。また、XRC半値幅がより小さいほど耐圧がより高くなる傾向にあるので、XRC半値幅を50arcsec以下とすることにより、ショットキーバリアダイオード10の耐圧を、理論上限値に近い値に制御することができる。なお、XRC半値幅の下限として、最も品質の高いInGaN結晶のXRC半値幅である1arcsecとすることが好ましい。このように、InGaN層103のXRC半値幅を1racsec以上かつ50arcsec以下とすることにより、ショットキーバリアダイオード10の耐圧を理論上限値に近い値とすることができる。
また、図3を用いて上述したとおり、工程P110におけるInGaN層の成長温度がより高いほどXRC半値幅が低減する傾向があり、XRC半値幅の上限値である50arcsecは、InGaN層の成長温度が825℃である場合に得られている。したがって、工程P110における成長温度を825℃以上とすることにより、XRC半値幅を50arcsec以下にでき、また、ショットキーバリアダイオード10の耐圧を、理論上限値に近い値に制御することができる。なお、工程P110における成長温度が1000℃以上である場合には、InGaNを形成することができないことが知られている。したがって、工程P110における成長温度の上限として、1000℃とすることが好ましい。このように、工程P110における成長温度を、825℃以上かつ1000℃以下とすることにより、InGaN層103を正常に成長させることができると共に、ショットキーバリアダイオード10の耐圧を理論上限値に近い値とすることができる。また、上述した3つのサンプルS1,R1,R2についての、工程P110における成長温度と、モル比(TMIn/TMGa)との関係から理解できるように、製造時の工程P110における成長温度がより高いほど、モル比(TMIn/TMGa)をより高くすることにより、インジウム(In)の含有率を一定に維持できる。したがって、上述のように工程P110における成長温度を825℃以上かつ1000℃以下すると共に、モル比(TMIn/TMGa)を、1.0×10-5以上かつ1.0×10-4以下とすることが好ましい。このようにすることで、前述の成長温度範囲においてインジウム(In)の含有率を2%とすることができ、ショットキーバリアダイオード10の耐圧と順方向の立ち上がり電圧とのバランスを向上できる。
以上説明したように、本実施例(サンプルS1)では、InGaN層103をエピタキシャル成長により形成する際に、成長温度を825℃としたので、InGaN層103におけるXRC半値幅を1arcsec以上かつ50arcsec以下という比較的低い値に抑えることができた。すなわち、InGaN層103の結晶性の低下を抑制できた。このため、ショットキーバリアダイオード10(サンプルS1)における逆方向リーク電流の発生を抑制して、ショットキーバリアダイオード10(サンプルS1)の耐圧を理論上限値に近い値にでき、耐圧の低下を抑制できた。加えて、本実施例では、トリメチルガリウム(TMGa)に対するトリメチルインジウム(TMIn)のモル比(TMIn/TMGa)を1.0×10-5することにより、InGaN層103におけるインジウム(In)の含有率をおよそ2%としたので、ショットキーバリアダイオード10(サンプルS1)の耐圧と順方向の立ち上がり電圧とのバランスを向上できた。
C.変形例:
C1.変形例1:
上記実施形態において、工程P105におけるn型GaN層102のエピタキシャル成長の条件は、上述した条件に限定されるものではない。例えば、工程P105におけるn型GaN層102の成長圧力を、200Torr以上かつ760Torr以下の範囲から外れた圧力としてもよい。また、工程P105におけるトリメチルガリウム(TMGa)に対するアンモニア(NH3)のモル比(NH3/TMGa)を、2500以上かつ10000以下の範囲から外れた値としてもよい。
C2.変形例2:
上記実施形態において、工程P110における<条件3>を省略してもよい。すなわち、工程P110におけるInGaN層103の成長圧力を、200Torr以上かつ760Torr以下の範囲から外れた値としてもよい。
本発明は、上述の実施形態や実施例、変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、変形例中の技術的特徴は、上述の課題の一部又は全部を解決するために、あるいは、上述の効果の一部又は全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
10…ショットキーバリアダイオード
100…オーミック電極
101…基板
102…n型GaN層
103…InGaN層
104…絶縁層
105…ショットキー電極
114…開口部

Claims (2)

  1. 主として窒化ガリウム(GaN)により構成されている基板と、主としてn型窒化ガリウム(GaN)により構成され、前記基板上に形成されているn型GaN層と、主としてインジウム窒化ガリウム(InGaN)により構成され、前記n型GaN層において前記基板と接する面とは反対側の面上に形成されているInGaN層と、を有するショットキーバリアダイオードの製造方法であって、
    トリメチルインジウム(TMIn)とトリメチルガリウム(TMGa)とを用いて、前記n型GaN層上にインジウム窒化ガリウム(InGaN)をエピタキシャル成長させることにより、前記InGaN層を形成する工程を備え、
    前記工程において、
    エピタキシャル成長における成長温度を、825℃以上かつ1000℃以下とし、
    前記トリメチルガリウム(TMGa)に対する前記トリメチルインジウム(TMIn)のモル比を、1.0×10-5以上かつ1.0×10-4以下とする、ショットキーバリアダイオードの製造方法。
  2. ショットキーバリアダイオードであって、
    主として窒化ガリウム(GaN)により構成されている基板と、
    主としてn型窒化ガリウム(GaN)により構成され、前記基板上に形成されているn型GaN層と、
    主としてインジウム窒化ガリウム(InGaN)により構成され、前記n型GaN層において前記基板と接する面とは反対側の面上に形成されているInGaN層であって、(0002)面のX線ロッキングカーブ(XRC)の半値幅が、1arcsec以上かつ50arcsec以下であるInGaN層と、
    を備える、ショットキーバリアダイオード。
JP2014043563A 2014-03-06 2014-03-06 ショットキーバリアダイオードの製造方法 Active JP6156200B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014043563A JP6156200B2 (ja) 2014-03-06 2014-03-06 ショットキーバリアダイオードの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014043563A JP6156200B2 (ja) 2014-03-06 2014-03-06 ショットキーバリアダイオードの製造方法

Publications (2)

Publication Number Publication Date
JP2015170677A true JP2015170677A (ja) 2015-09-28
JP6156200B2 JP6156200B2 (ja) 2017-07-05

Family

ID=54203168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014043563A Active JP6156200B2 (ja) 2014-03-06 2014-03-06 ショットキーバリアダイオードの製造方法

Country Status (1)

Country Link
JP (1) JP6156200B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06209122A (ja) * 1992-11-20 1994-07-26 Nichia Chem Ind Ltd 窒化インジウムガリウム半導体の成長方法
JP2008177369A (ja) * 2007-01-18 2008-07-31 Sumitomo Electric Ind Ltd ショットキバリアダイオード
JP2010182936A (ja) * 2009-02-06 2010-08-19 Sumitomo Electric Ind Ltd 複合基板、エピタキシャル基板、半導体デバイス及び複合基板の製造方法
JP2011195377A (ja) * 2010-03-19 2011-10-06 Panasonic Corp Iii族窒化物結晶の製造方法
JP2012178454A (ja) * 2011-02-25 2012-09-13 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2012256698A (ja) * 2011-06-08 2012-12-27 Hitachi Cable Ltd 半導体ダイオード

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06209122A (ja) * 1992-11-20 1994-07-26 Nichia Chem Ind Ltd 窒化インジウムガリウム半導体の成長方法
JP2008177369A (ja) * 2007-01-18 2008-07-31 Sumitomo Electric Ind Ltd ショットキバリアダイオード
JP2010182936A (ja) * 2009-02-06 2010-08-19 Sumitomo Electric Ind Ltd 複合基板、エピタキシャル基板、半導体デバイス及び複合基板の製造方法
JP2011195377A (ja) * 2010-03-19 2011-10-06 Panasonic Corp Iii族窒化物結晶の製造方法
JP2012178454A (ja) * 2011-02-25 2012-09-13 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2012256698A (ja) * 2011-06-08 2012-12-27 Hitachi Cable Ltd 半導体ダイオード

Also Published As

Publication number Publication date
JP6156200B2 (ja) 2017-07-05

Similar Documents

Publication Publication Date Title
JP5818853B2 (ja) n型窒化アルミニウム単結晶基板を用いた縦型窒化物半導体デバイス
TWI447959B (zh) 製造氮化物半導體晶體層的方法
US10319829B2 (en) Method and system for in-situ etch and regrowth in gallium nitride based devices
JP5596222B2 (ja) 半導体積層体及びその製造方法、並びに半導体素子
US20150349064A1 (en) Nucleation and buffer layers for group iii-nitride based semiconductor devices
JP2015082662A (ja) 半導体バッファ構造体、それを含む半導体素子及び半導体バッファ構造体を利用した半導体素子の製造方法
JP2018522415A (ja) 半導体デバイス性能を向上するための結晶整合層を含有するタ層構造
JP2016207748A (ja) 半導体装置の製造方法および半導体装置
JP2012015304A (ja) 半導体装置
US10332975B2 (en) Epitaxial substrate for semiconductor device and method for manufacturing same
JP2012238751A (ja) 半導体装置とその製造方法
JP2019021873A (ja) 基板生産物の製造方法
JP2018093076A (ja) 半導体装置の製造方法
JP6117010B2 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP6089122B2 (ja) 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
JP2016219590A (ja) 半導体基板の製造方法、及び半導体装置の製造方法
JP6156200B2 (ja) ショットキーバリアダイオードの製造方法
JP5978269B2 (ja) トランジスタ素子およびその製造方法
WO2016002801A1 (ja) 半導体積層構造体及び半導体素子
WO2012137783A1 (ja) 半導体積層体及びその製造方法、並びに半導体素子
WO2017221863A1 (ja) Iii族窒化物積層体、及び該積層体を備えた縦型半導体デバイス
JP6176064B2 (ja) Iii族窒化物半導体デバイス
JP7220647B2 (ja) 窒化物半導体基板及びその製造方法
JP2011061000A (ja) ショットキーバリアダイオード及びその製造方法
JP2018163956A (ja) 窒化物半導体層の成長方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170522

R150 Certificate of patent or registration of utility model

Ref document number: 6156200

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150