JP2012256698A - 半導体ダイオード - Google Patents

Abstract

【課題】オン抵抗の増大を招くことなく、逆方向耐電圧特性を大きく向上できる半導体ダイオードを提供する。
【解決手段】基板上にｎ型半導体層４，５とｐ型半導体層２，３とが積層されｐｎ接合が形成された半導体積層部の一部がエッチング除去されて、前記ｐ型半導体層の主表面から前記ｎ型半導体層の一部にまで至るメサ構造部１０を有する半導体ダイオードにおいて、前記メサ構造部の主表面と、前記ｐｎ接合の界面が露出した前記メサ構造部の側面と、エッチングされて露出した前記ｎ型半導体層の表面とを被覆して形成された保護絶縁膜８と、前記保護絶縁膜の前記メサ構造部の主表面上の一部に形成された開口から露出した前記ｐ型半導体層２にオーミック接触し、更に、前記メサ構造部の主表面、側面及び前記ｎ型半導体層の表面にまで至る、前記保護絶縁膜上に形成されたアノード電極１０ａと、を備えた半導体ダイオードである。
【選択図】図４

Description

本発明は、ｐｎ接合を有する半導体ダイオードに関し、特に、新規なアノード電極形状を有する半導体ダイオードに関する。

窒化物半導体を用いたｐｎ接合型ダイオード（ｐｎダイオード）は、高い降伏電圧を有し、低損失が期待できることから、次世代の大容量の整流素子として注目されている。

従来、ショットキー接合型ダイオード（ＳＢＤ）のアノード電極においては、電極端部への電界集中を抑制するためにフィールドプレート構造が採用されている（例えば、特許文献１、２、４参照）。これは、シリコンＳＢＤで用いられている技術の応用である。フィールドプレート構造は、半導体上に設けられた保護絶縁膜の上にアノード電極の一部を覆い被せる構造であり、アノード電極と半導体との接合面端部への電界集中を和らげ、素子の逆方向耐電圧特性を向上させる働きを有する。

ｐｎダイオードにおいては、半導体結晶内部のｐｎ接合界面全体に電界が集中することから、一般には結晶表面にあるアノード電極に対して上記のフィールドプレート構造を使用しても効果がないとされる。
ただし、ｐ型層をｎ型層に埋め込み、アノード電極とカソード電極の両方を結晶表面に形成するプレーナー型構造においては、ｐｎ接合界面の表面露出部からｎ型層表面に渡る部分の保護絶縁膜の上にアノード電極の一部を覆い被せる方法が有効である（例えば、特許文献３参照）。プレーナー構造においては、ｐｎ接合において最も電界の集中する部分が接合部全体ではなく、アノード電極とカソード電極を最短距離で結んだ位置、すなわち表面近傍にある。このため、アノード電極をフィールドプレートとして伸ばすことでｐｎ接合界面の表面近傍部への電界集中を和らげることができ、素子の逆方向耐電圧特性を向上できる。これはシリコンにおける例ではあるが、根底となる物理現象は半導体全般に共通のものであり、窒化物半導体をはじめとする化合物半導体にも適用可能な概念である。
また、導電性基板上に積層された化合物半導体領域のアノード電極と導電性基板とを電気的に接続して、ショットキー接合型ダイオードの高耐圧化を図った提案が知られている（例えば、特許文献５参照）。

特許第３２０１４１０号公報 特許第３８７５１８４号公報 特開平１−１３６３６６号公報 特開２００９−１９４２２５号公報 特開２００８−１２４４０９号公報

しかしながら、上記のｐｎダイオードでフィールドプレート構造を採用したことによる効果は、電界集中が表面近傍のｐｎ接合部分に集中するプレーナー構造に特有なものであって、従来、カソード電極を基板裏面側に形成する単純なｐｎ接合構造においては効果がなく、逆方向耐電圧特性を向上させるには、ｐｎ接合部分全体にわたって電界強度を弱めるために、ｐ型層とｎ型層のキャリア濃度を減少させる方法しかないと考えられていた。しかし、キャリア濃度を減少させる方法は、ｐｎダイオードのオン抵抗の増大を招き、通
電損失が増大する欠点を有していた。

また、逆方向耐電圧特性悪化の要因の一つとして、結晶中の格子欠陥も原因と考えられている。格子欠陥に固有欠陥準位や不純物準位が生じ、これらを介して逆方向に電流がリークするとされ、結晶自体の改善しか逆方向耐電圧特性を改善するすべはないとされていた。

本発明の目的は、オン抵抗の増大を招くことなく、逆方向耐電圧特性を大きく向上できる半導体ダイオードを提供することにある。

本発明の第１の態様は、基板上にｎ型半導体層とｐ型半導体層とが積層されｐｎ接合が形成された半導体積層部の一部がエッチング除去されて、前記ｐ型半導体層の主表面から前記ｎ型半導体層の一部にまで至るメサ構造部を有する半導体ダイオードにおいて、前記メサ構造部の主表面と、前記ｐｎ接合の界面が露出した前記メサ構造部の側面と、エッチングされて露出した前記ｎ型半導体層の表面とを被覆して形成された保護絶縁膜と、前記保護絶縁膜の前記メサ構造部の主表面上の一部に形成された開口から露出した前記ｐ型半導体層にオーミック接触し、更に、前記メサ構造部の主表面、側面及び前記ｎ型半導体層の表面にまで至る、前記保護絶縁膜上に形成されたアノード電極と、を備えた半導体ダイオードである。

本発明の第２の態様は、第１の態様に記載の半導体ダイオードにおいて、前記半導体積層部を構成する半導体が、窒化物半導体である半導体ダイオードである。

本発明の第３の態様は、第２の態様に記載の半導体ダイオードにおいて、前記窒化物半導体が、窒化ガリウムである半導体ダイオードである。

本発明の第４の態様は、第２または第３の態様に記載の半導体ダイオードおいて、前記基板が、ｎ型窒化ガリウム基板である半導体ダイオードである。

本発明の第５の態様は、第４の態様に記載の半導体ダイオードにおいて、カソード電極を、前記ｎ型窒化ガリウム基板に設けた半導体ダイオードである。

本発明の第６の態様は、第１〜第５の態様のいずれかに記載の半導体ダイオードにおいて、前記保護絶縁膜が、ＳｉＯ_２膜である半導体ダイオードである。

本発明の第７の態様は、第２〜第６の態様のいずれかに記載の半導体ダイオードにおいて、前記ｐ型半導体層のドーパントが、マグネシウムである半導体ダイオードである。

本発明の第８の態様は、第２〜第７の態様のいずれかに記載の半導体ダイオードにおいて、前記ｎ型半導体層のドーパントが、シリコンである半導体ダイオードである。

本発明によれば、オン抵抗の増大を招くことなく、逆方向耐電圧特性を大きく向上できる半導体ダイオードが得られる。

保護絶縁膜なしの比較例１の半導体ダイオードの構造を模式的に示した断面図である。 保護絶縁膜つきの比較例２の半導体ダイオードの構造を模式的に示した断面図である。 保護絶縁膜及びフィールドプレートつきの比較例３の半導体ダイオードの構造を模式的に示した断面図である。 本発明の一実施形態及び一実施例に係る半導体ダイオードの構造を模式的に示した断面図である。 比較例１の半導体ダイオードの逆方向電流電圧特性を示したグラフである。 実施例の半導体ダイオードの逆方向電流電圧特性を示したグラフである。 比較例１〜３及び実施例の半導体ダイオードにおける逆方向電流電圧特性を比較して示したグラフである。 比較例１〜３及び実施例の半導体ダイオードにおける順方向電流電圧特性を比較して示したグラフである。

以下に、本発明に係る半導体ダイオードの実施形態を説明する。
図４は、本発明の一実施形態に係る半導体ダイオードの構造を模式的に示した断面図である。

本実施形態の半導体ダイオードは、図４に示すように、基板６上に、ｎ型半導体層としてのｎ型ＧａＮ（窒化ガリウム）層５、４と、ｐ型半導体層としてのｐ型ＧａＮ層３、２とが順次積層され、ｎ型ＧａＮ層４とｐ型ＧａＮ層３との界面にｐｎ接合界面９が形成された半導体積層部を備え、この半導体積層部の一部がエッチング除去されて、ｐ型ＧａＮ層２の主表面からｎ型ＧａＮ層４の一部にまで至るメサ構造部１０を有する。メサ構造部１０を含む半導体層の表面を保護するために、メサ構造部１０の主表面（本実施形態ではｐ型ＧａＮ層２の主表面）１０ａと、ｐｎ接合界面９が露出したメサ構造部１０の側面１０ｂと、エッチングされて露出したｎ型ＧａＮ層４の表面４ａとに、例えばＳｉＯ_２等からなる保護絶縁膜（パッシべーション膜）８が被覆形成されている。アノード電極１は、メサ構造部１０の主表面１０ａ上の一部に形成された保護絶縁膜８の開口８ａから露出したｐ型ＧａＮ層２にオーミック接触すると共に、更に、保護絶縁膜８上に、メサ構造部１０の主表面１０ａ、側面１０ｂ及びｎ型ＧａＮ層４の表面４ａに至るまで伸ばして形成されている。すなわち、アノード電極１は、保護絶縁膜８の開口８ａから露出したｐ型ＧａＮ層２にオーミック接触するオーミック接合部１ａと、オーミック接合部１ａを囲むように、開口８ａの外側のｐ型ＧａＮ層２上方に位置する保護絶縁膜８上に形成されるフィールドプレート部１ｂと、フィールドプレート部１ｂから更に伸び、メサ構造部１０の側面１０ｂ及びｎ型ＧａＮ層４の表面４ａに至る延出構造部（ないしｐｎ接合表面被覆部）１ｃとを有する。また、カソード電極７は、基板６の裏面に形成されている。

本実施形態の半導体ダイオードは、ｐ型埋め込み構造を有しない非プレーナー型（リセス型）のｐｎ接合構造ではあるが、アノード電極１が、メサ構造部１０の側面１０ｂにｐｎ接合界面９が露出したｐｎ接合表面層を、保護絶縁膜８を介して覆うように設けられることで、ｐｎ接合ダイオードのオン抵抗を損なうことなく、逆方向リーク電流を低減でき、逆方向耐圧を向上できることがわかった（例えば、後述の実施例の図７，図８参照）。

プレーナー構造ではないｐｎ接合ダイオードでは、電界集中はｐｎ接合全体であって結晶表面層だけではない。しかしながら、プレーナー構造ではない本実施形態のｐｎ接合ダイオードにおける逆方向リーク電流・逆方向耐圧の劇的改善効果を見ると、素子特性、すなわち逆方向リーク電流と逆方向耐圧の悪化要因は、一般的に想定されているｐｎ接合界面への電界集中だけではないと考えられる。

従来、これら素子特性悪化の他の要因としては、結晶中の転位などの格子欠陥に起因するトラップ準位が原因とされ、電極の構造・形状では解決しないものとされていた。しか
し、本実施形態の半導体ダイオードでは、アノード電極の構造・形状によって大幅な改善効果が認められた。その理由は定かではないが、従来、あまり問題とされていない加工における表面ダメージ層やあるいは加工面の結晶方位にかかわる不対電子などの表面物性に起因するある種の電子準位が存在して、その部分を介してリーグ電流が流れるなどの特性悪化が生じていた可能性がある。これら表面物性に問題がある部分を保護絶縁膜を介してアノード電極で覆うことによって電位が変化し、その部分がリーク電流の流路とならなくなったと推測される。

素子特性悪化の原因及びその大幅な改善効果の理由は明確ではないが、上記実施形態に示されるような本発明のアノード電極構造を採用することにより、従来問題とされたオン抵抗と耐圧とのトレードオフの関係に制約されることなく、低いオン抵抗を保ったまま耐圧を向上できることがわかった。すなわち、本発明では、高耐圧、且つ低損失の半導体ダイオードを提供できる。

上記実施形態の基板６としては、低転位密度のｎ型ＧａＮ基板（ＧａＮ自立基板）を使用することが好ましい。結晶欠陥の一つである転位は、リーク電流を増加させ、逆方向耐電圧特性を悪化させる懸念がある。ダイオードを構成するエピタキシャル層（エピ層）の材料と異なる熱膨張係数や格子定数を有する基板を使用した場合には、エピ層と基板の間に高密度の転位が発生するため、ＧａＮエピ層と同じＧａＮ基板を使用するのがよい。

また、カソード電極７は、上記実施形態のように、アノード電極１とは反対側の基板６裏面に設けるのが好ましい。大電流を流す素子では、カソード電極が大きくなるため、カソード電極もアノード電極と同様に素子上面側に設けると、素子面積が広く必要となり、ウェハ当たりの取得可能素子数が減少し、コストが上昇するためである。

なお、上記実施形態では、半導体積層部を構成する半導体として、ＧａＮ（窒化ガリウム）を用いたが、ＧａＮ以外の窒化物半導体、すなわちＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＮ、ＢＧａＮなど、あるいはＳｉＣなどの材料を用いた場合でも同様の効果が期待される。

次に、本発明の実施例を具体的に説明する。

本発明の一実施例に係る半導体ダイオードは、図４に示す上記実施形態の半導体ダイオードと同様の構造を有するので、図４を用いて説明する。また、本実施例と比較評価するための比較例１、２、３の半導体ダイオードを、図１、図２，図３にそれぞれ示す。

（実施例）
実施例の半導体ダイオードの製造方法を述べる。
まず、基板として、ボイド形成剥離（Void-Assisted Separation, VAS）法を用いて、
低転位（約１０^６／ｃｍ^２）のｎ型ＧａＮ基板（キャリア濃度１×１０^１８／ｃｍ^３、厚さ４００μｍ）６を準備した。このｎ型ＧａＮ基板６上に、有機金属気相成長（ＭＯＶＰＥ）法を用いて、Ｓｉドープのｎ型ＧａＮ層５，４と、Ｍｇドープのｐ型ＧａＮ層３，２とを積層して半導体積層部を形成した。半導体積層部の各層の構成は次の通りである。すなわち、ｎ型ＧａＮ層５は、Ｓｉ濃度２×１０^１８／ｃｍ^３、厚さ２μｍであり、ｎ型ＧａＮ層４は、Ｓｉ濃度２×１０^１６／ｃｍ^３、厚さ１０μｍであり、ｐ型ＧａＮ層３は、Ｍｇ濃度２×１０^１９／ｃｍ^３(なお、Ｍｇ濃度が５×１０^１７／ｃｍ^３〜２×１０^１９
／ｃｍ^３までの範囲でほぼ同様の結果となることが確認されている)、厚さ５００ｎｍで
あり、ｐ型ＧａＮ層２は、Ｍｇ濃度２×１０^２０／ｃｍ^３、厚さ２０ｎｍである。

次に、上記半導体積層部の一部をエッチングにより除去してメサ構造部１０を形成した。エッチングには、ＩＣＰ−ＲＩＥ装置（誘導結合プラズマ−反応性イオンエッチング装置）を用い、ｐ型ＧａＮ層２の主表面からｎ型ＧａＮ層４の一部（例えば、Ｔ＝８００ｎｍ、Ｔ＝５５０ｎｍ）にまで至るメサ構造部１０を形成した。

続いて、メサ構造部１０の主表面１０ａ及び側面１０ｂと、エッチングされて露出したｎ型ＧａＮ層４の表面とを、保護絶縁膜としてのＳｉＯ_２膜８で被覆形成した。ＳｉＯ_２膜８は、ＳＯＧ（Spin On Glass）を塗布した後、熱処理することで形成した。なお、Ｓ
ｉＯ_２膜８はスパッタリング法により成膜してもよい。ＳｉＯ_２膜８の膜厚は、３００ｎｍとした。ＳｉＯ_２膜８の膜厚は７０ｎｍ以上が好ましい。保護絶縁膜の材料としては、ＳｉＯ_２に限らず、ＳｉＮ，ＳｉＯＮなどを用いてもよく、厚さ２００ｎｍ以上のＳｉＮの場合でもＳｉＯ_２と同様の結果が得られている。更に、ＳｉＯ_２膜８のメサ構造部１０の主表面１０ａ上の中央部に、エッチングにより開口８ａを形成した。

続いて、オーミック電極として、メサ構造部１０を含む上面側にアノード電極１、ｎ型ＧａＮ基板６の裏面にカソード電極７を、それぞれ電子ビーム蒸着により形成した。アノード電極１は、Ｐｄ層（２０ｎｍ厚）と、Ｔｉ層（３３ｎｍ厚）と、Ｐｔ層（３３ｎｍ厚）と、Ａｌ層（２００ｎｍ厚）とを、この順序で積層して形成した。カソード電極７は、Ｔｉ層（５０ｎｍ厚）と、Ａｌ層（２００ｎｍ厚）とを、この順序で積層して形成した。また、カソード電極７は、窒素雰囲気で５５０℃、１分間の熱処理を実施した。
その後、ダイシング等により各素子に分割して実施例の半導体ダイオードを得た。半導体ダイオードは円筒状であり、直径６０μｍ、１００μｍ、２００μｍ、４００μｍ、８００μｍの半導体ダイオードを作製した。

（比較例１〜３）
図１、図２、図３にそれぞれ示す比較例１、２、３の半導体ダイオードは、実施例の半導体ダイオードとはアノード電極構造およびＳｉＯ_２膜８の有無を異にするものの、ｐ型ＧａＮ層２，３、ｎ型ＧａＮ層４，５、ｎ型ＧａＮ基板６、カソード電極７、およびメサ構造部１０は同一の構造・構成である。また、比較例１、２、３のアノード電極１１，２１，３１も、上記実施例のアノード電極１と同一の４層構造であり、保護絶縁膜としてのＳｉＯ_２膜８の構成も同一である。
図１に示す比較例１の半導体ダイオードは、保護絶縁膜（パッシべーション膜）のないもので、ｐ型ＧａＮ層２の主表面の中央部に、アノード電極１１を形成した構造である。図２に示す比較例２の半導体ダイオードは、ＳｉＯ_２膜８を有し、ＳｉＯ_２膜８の開口８ａから露出するｐ型ＧａＮ層２上にアノード電極２１を形成した構造である。図３に示す比較例３の半導体ダイオードは、アノード電極３１が、開口８ａ部分のオーミック接合部３１ａと、その外側のＳｉＯ_２膜８上のフィールドプレート部３１ｂを有する構造である。

図５に、比較例１の半導体ダイオード（サイズ６０μｍ〜８００μｍ）の逆方向電流電圧特性を示し、図６に、実施例の半導体ダイオードの逆方向電流電圧特性を示す。なお、電流電圧（Ｉ−Ｖ）特性は、ケースレー社製の２３７型高電圧測定ユニットにより室温で測定した。
比較例１の半導体ダイオードでは、図５に示すように、降伏電圧の絶対値は４３０Ｖ以下であり、詳細に見るとリーク電流は−１００Ｖ付近で１０ｐＡ／ｃｍ^２から０.１ｍＡ
／ｃｍ^２に急激に増大してしまうため、−１００Ｖより大きな逆方向電圧を加えることはできない。
一方、実施例の半導体ダイオードでは、図６に示すように、６０μｍ径のダイオードでは、降伏電圧の絶対値は１ｋＶを越え、その電圧においてもなおリーク電流は１ｎＡ／ｃｍ^２を保っている。これより直径の大きい１００μｍ径、２００μｍ径のダイオードにお
いても降伏電圧の絶対値は８００Ｖ以上あり、結晶欠陥の影響が比較的にで易いとされる直径８００μｍ径のダイオードにおいても、−４００Ｖでのリーク電流が１０ｎＡ／ｃｍ^２以下ときわめて小さく、従来型の比較例１との差は歴然である。

図７に、比較例１〜３及び実施例の半導体ダイオード（いずれもサイズ１００μｍ）における逆方向電流電圧特性を比較した結果を示し、図８に、比較例１〜３及び実施例の半導体ダイオード（いずれもサイズ１００μｍ）における順方向電流電圧特性を比較した結果を示す。なお、図８において、ｎは理想係数（Ideality Factor）である。
図７から明らかなように、実施例の構造を用いた場合にのみ、−６５０Ｖの高電圧においても１μＡ／ｃｍ^２以下の低いリーク電流しか流れず、降伏電圧の絶対値も唯一、６５０Ｖを超えている。一方、図８から明らかなように、順方向特性は、比較例１〜３と実施例は全く同等である。すなわち順方向特性を犠牲にすることなく、高耐圧を実現できることを、この結果は示している。

１ アノード電極
２ ｐ型ＧａＮ層（ｐ型半導体層）
３ ｐ型ＧａＮ層（ｐ型半導体層）
４ ｎ型ＧａＮ層（ｎ型半導体層）
５ ｎ型ＧａＮ層（ｎ型半導体層）
６ ｎ型ＧａＮ基板（基板）
７ カソード電極
８ ＳｉＯ_２膜（保護絶縁膜）
９ ｐｎ接合界面
１０ メサ構造部
１１、２１，３１ 比較例のアノード電極

Claims (8)

1. 基板上にｎ型半導体層とｐ型半導体層とが積層されｐｎ接合が形成された半導体積層部の一部がエッチング除去されて、前記ｐ型半導体層の主表面から前記ｎ型半導体層の一部にまで至るメサ構造部を有する半導体ダイオードにおいて、
   前記メサ構造部の主表面と、前記ｐｎ接合の界面が露出した前記メサ構造部の側面と、エッチングされて露出した前記ｎ型半導体層の表面とを被覆して形成された保護絶縁膜と、
   前記保護絶縁膜の前記メサ構造部の主表面上の一部に形成された開口から露出した前記ｐ型半導体層にオーミック接触し、更に、前記メサ構造部の主表面、側面及び前記ｎ型半導体層の表面にまで至る、前記保護絶縁膜上に形成されたアノード電極と、
   を備えたことを特徴とする半導体ダイオード。
2. 前記半導体積層部を構成する半導体が、窒化物半導体であることを特徴とする請求項１に記載の半導体ダイオード。
3. 前記窒化物半導体が、窒化ガリウムであることを特徴とする請求項２に記載の半導体ダイオード。
4. 前記基板が、ｎ型窒化ガリウム基板であることを特徴とする請求項２または３に記載の半導体ダイオード。
5. カソード電極を、前記ｎ型窒化ガリウム基板に設けたことを特徴とする請求項４に記載の半導体ダイオード。
6. 前記保護絶縁膜が、ＳｉＯ_２膜であることを特徴とする請求項１〜５のいずれかに記載の半導体ダイオード。
7. 前記ｐ型半導体層のドーパントが、マグネシウムであることを特徴とする請求項２〜６のいずれかに記載の半導体ダイオード。
8. 前記ｎ型半導体層のドーパントが、シリコンであることを特徴とする請求項２〜７のいずれかに記載の半導体ダイオード。

Images