JP2018163956A - 窒化物半導体層の成長方法 - Google Patents

窒化物半導体層の成長方法 Download PDF

Info

Publication number
JP2018163956A
JP2018163956A JP2017059713A JP2017059713A JP2018163956A JP 2018163956 A JP2018163956 A JP 2018163956A JP 2017059713 A JP2017059713 A JP 2017059713A JP 2017059713 A JP2017059713 A JP 2017059713A JP 2018163956 A JP2018163956 A JP 2018163956A
Authority
JP
Japan
Prior art keywords
layer
period
gan layer
growth
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017059713A
Other languages
English (en)
Other versions
JP6848584B2 (ja
Inventor
圭一 由比
Keiichi Yui
圭一 由比
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2017059713A priority Critical patent/JP6848584B2/ja
Priority to US15/935,726 priority patent/US10392724B2/en
Publication of JP2018163956A publication Critical patent/JP2018163956A/ja
Application granted granted Critical
Publication of JP6848584B2 publication Critical patent/JP6848584B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C30B25/165—Controlling or regulating the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical Vapour Deposition (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】ＡｌＮ層上にＧａＮ層を成長する際に、ＧａＮ層表面のピットを低減しつつ、ＧａＮ層をより薄くすることができる窒化物半導体層の成長方法を提供する。【解決手段】この方法は、窒化物半導体層の成長方法であって、第１の成長温度及び第１のＮＨ３流量にて基板上にＡｌＮ層を成長する工程と、ＡｌＮ層上にＧａＮ層を成長する工程と、を含む。ＧａＮ層を成長する工程では、ＧａＮ層の成長開始時点を含む第１期間において、第１の成長温度から第１の成長温度よりも低い第２の成長温度への変更、及び、第１のＮＨ３流量から第１のＮＨ３流量とは異なる第２のＮＨ３流量への変更のうち少なくとも一方を行う。第１期間の後の第２期間においては、第２の成長温度及び第２のＮＨ３流量にてＧａＮ層を成長する。【選択図】図３

Description

本発明は、窒化物半導体層の成長方法に関するものである。
特許文献１，２には、ＳｉＣ基板上にＡｌＮ層及びＧａＮ層を備える高電子移動度トランジスタ（ＨＥＭＴ）に関する技術が開示されている。特許文献１には、成長温度を１１７５℃としてＮＨ３ガス及びＴＭＡを供給することによりＡｌＮ層を成長したのち、Ｎ２／ＮＨ３ガス混合雰囲気で基板温度を１０００℃まで冷却し、その後、ＮＨ３ガス及びＴＭＧを供給することにより膜厚４８０ｎｍのＧａＮ層を成長することが記載されている。特許文献２には、成長温度を１１００℃〜１２００℃としてＡｌＮ層を成長したのちＴＭＡの供給を停止し、基板温度を１０５０±５０℃まで低下させながらＮＨ３流量を変更し、その後、ＴＭＧを供給することにより厚さ２μｍのＧａＮ層を成長することが記載されている。
特開２０１３−１７５６９６号公報 特開２００８−２５１９６６号公報
近年、窒化ガリウム（ＧａＮ）系材料を用いた、例えばＨＥＭＴといった半導体装置が開発されている。このような半導体装置を作製する際には、ＳｉＣ等の異種基板上にＧａＮ系半導体を成長することが多い。その際、異種基板上にＧａＮ系半導体を直接成長することは難しいので、ＡｌＮ層を緩衝層（バッファ層）として成長させ、その上にＧａＮ系半導体層を成長する（例えば特許文献１及び２を参照）。
ＡｌＮ層を厚く成長すると結晶品質が劣化するので、ＡｌＮ層は出来るだけ薄く形成されるとよい。しかし、ＡｌＮ層は、薄い（例えば５０ｎｍ以下）と層状にはならず、島状の構造になる。そして、この島状構造のＡｌＮの上に、ＡｌＮとは格子定数が異なるＧａＮを成長すると、ＡｌＮとＧａＮとの界面に格子欠陥が発生する。更に、ＧａＮの成長条件によっては、ＡｌＮの島状構造の影響を受けてＧａＮ結晶表面にピットなどの異常が発生する。ピットなどの異常が成長面に存在すると、完成した半導体装置においてピットを介したリークなどが生じ、半導体装置の信頼性に大きな影響を与えてしまう。
また、半導体装置の動作特性を改善するなどの理由により、ＧａＮ層をなるべく薄くすることが望まれる場合がある。例えばＧａＮ層を電子走行層として用いるＨＥＭＴでは、ＧａＮ層を薄くすることによって過渡応答が改善する。ＧａＮ層を薄くするとＧａＮ層中に存在するトラップの総量が減少するので、電子の捕獲及び再放出の確率が低下するからである。しかしながら、ＧａＮ層を薄くすると表面に生じるピットの数が増加する。ＧａＮはピットを埋めながら成長するので厚く成長するほどピットが減少していくが、例えば０．５μｍ以下といった厚さではピットが十分に埋まらず、成長面にピットが多く残ってしまうからである。
本発明は、このような問題点に鑑みてなされたものであり、ＡｌＮ層上にＧａＮ層を成長する際に、ＧａＮ層表面のピットを低減しつつ、ＧａＮ層をより薄くすることができる窒化物半導体層の成長方法を提供することを目的とする。
上述した課題を解決するために、一実施形態に係る窒化物半導体層の成長方法は、第１の成長温度及び第１のＮＨ３流量にて基板上にＡｌＮ層を成長する工程と、ＡｌＮ層上にＧａＮ層を成長する工程と、を含む。ＧａＮ層を成長する工程では、ＧａＮ層の成長開始時点を含む第１期間において、第１の成長温度から第１の成長温度よりも低い第２の成長温度への変更、及び、第１のＮＨ３流量から第１のＮＨ３流量とは異なる第２のＮＨ３流量への変更のうち少なくとも一方を行う。第１期間の後の第２期間において、第２の成長温度及び第２のＮＨ３流量にてＧａＮ層を成長する。
本発明による窒化物半導体層の成長方法によれば、ＡｌＮ層上にＧａＮ層を成長する際に、ＧａＮ層表面のピットを低減しつつ、ＧａＮ層をより薄くすることができる。
図１は、一実施形態に係る半導体基板を示す断面図である。 図２は、一実施形態に係る半導体装置の一例として、トランジスタの構造を示す断面図である。 図３は、温度変化及びガスタイミングを示すチャートである。 図４（ａ）〜図４（ｄ）は、半導体基板の作製方法を説明する図である。図４（ｅ）は、トランジスタの作製方法を説明する図である。 図５は、比較例に係る半導体基板の作製方法における温度変化及びガスタイミングを示すチャートである。 図６（ａ）は、上記の比較例によって形成されたエピタキシャルウェハの構造を模式的に示す断面図である。図６（ｂ）は図６（ａ）のＡｌＮ層及びＧａＮ層の部分拡大図であり、図６（ｃ）は図６（ｂ）を更に拡大した図である。 図７（ａ）は、一実施形態によって形成されたエピタキシャルウェハの構造を模式的に示す断面図である。図７（ｂ）は図７（ａ）のＡｌＮ層及びＧａＮ層の部分拡大図であり、図７（ｃ）は図７（ｂ）を更に拡大した図である。 図８は、ピット抑制の原理の別の一面を説明するための図である。 図９は、ピット抑制の原理の別の一面を説明するための図である。 図１０は、比較例及び実施形態の各方法を用いた場合の、ＧａＮ層の層厚とＧａＮ層の表面ピット密度との関係を示すグラフである。 図１１は、一変形例に係る温度変化及びガスタイミングを示すチャートである。
本発明の実施形態に係る窒化物半導体層の成長方法の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。以下の説明では、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
図１は、本実施形態に係るエピタキシャルウェハ１を示す断面図である。エピタキシャルウェハ１は、基板２、ＡｌＮ層３、ＧａＮ層４、電子供給層５及びキャップ層６を備える。エピタキシャルウェハ１では、基板２側から順にＡｌＮ層３、ＧａＮ層４、電子供給層５及びキャップ層６が積層されている。エピタキシャルウェハ１は、電子供給層５及びキャップ層６を必ずしも含まなくてもよい。基板２は、結晶成長用の基板であって、窒化物半導体とは異種の材料からなる。基板２として、例えばＳｉ基板、ＳｉＣ基板、又はサファイア基板が用いられる。本実施形態では、基板２は半絶縁性のＳｉＣ基板である。ＡｌＮ層３と接触する基板２の表面２ａの格子面は、揃っていてもよいし、揃っていなくてもよい。
ＡｌＮ層３は、基板２の表面２ａからエピタキシャル成長した層である。ＡｌＮ層３の厚さは、例えば８ｎｍ以上であり、５０ｎｍ以下である。一実施例では、ＡｌＮ層３の厚さは２０ｎｍである。ＡｌＮ層３は、バッファ層及びシード層として機能する。
ＧａＮ層４は、ＡｌＮ層３の表面３ａからエピタキシャル成長した層である。ＧａＮ層４の厚さは、例えば１００ｎｍ以上であり、２０００ｎｍ以下である。一実施例では、ＧａＮ層４の厚さは４００ｎｍである。後述する本実施形態の成長方法によれば、ＧａＮ層４の厚さがこのように比較的薄い場合であっても、ＧａＮ層４の表面４ａに形成されるピット（窪み）の数を少なくできる。従って、エピタキシャルウェハ１を用いて作製される半導体装置の動作特性が良好となる。ＧａＮ層４の表面４ａに形成されるピットの数は、例えば１０個／ｃｍ２以下である。ＧａＮ層４は、不純物を実質的に含有しない層であってもよい。
電子供給層５は、ＧａＮ層４の表面４ａからエピタキシャル成長した層である。電子供給層５の厚さは、例えば７ｎｍ以上であり、３０ｎｍ以下である。一実施例では、電子供給層５の厚さは２０ｎｍである。電子供給層５は、窒化物半導体（例えばＡｌＧａＮ、ＩｎＡｌＮ又はＩｎＡｌＧａＮ）を含んでおり、例えばＡｌＧａＮ層である。ＡｌＧａＮ層は、ｎ型化していてもよい。キャップ層６は、電子供給層５の表面５ａからエピタキシャル成長した層である。キャップ層６の厚さは、例えば１ｎｍ以上であり、１０ｎｍ以下である。一実施例では、キャップ層６の厚さは５ｎｍである。キャップ層６は、例えばＧａＮ層である。このＧａＮ層は、ｎ型化していてもよい。
図２は、本実施形態に係る半導体装置の一例として、トランジスタ１１の構造を示す断面図である。本実施形態のトランジスタ１１は、ＨＥＭＴである。トランジスタ１１は、図１に示されたエピタキシャルウェハ１を用いて作製されたものである。具体的には、トランジスタ１１は、基板２、ＡｌＮ層３、ＧａＮ層４、電子供給層５、キャップ層６、ソース電極１２、ドレイン電極１３、ゲート電極１４、及び保護膜１５を備える。ＧａＮ層４と電子供給層５との界面に２次元電子ガス（２ＤＥＧ）が生じることにより、ＧａＮ層４の表面４ａ付近にチャネル領域１６が形成される。
ソース電極１２及びドレイン電極１３は、キャップ層６の一部が除去された部分に設けられている。つまり、ソース電極１２及びドレイン電極１３は、電子供給層５の表面５ａ上に設けられている。ソース電極１２及びドレイン電極１３は、オーミック電極であり、例えばチタン（Ｔｉ）層とアルミニウム（Ａｌ）層との積層構造を有する。この場合、電子供給層５とチタン層とが接触する。アルミニウム層は、膜厚方向においてチタン層によって挟まれていてもよい。ゲート電極１４は、キャップ層６上であって、ソース電極１２とドレイン電極１３との間に設けられている。ゲート電極１４は、例えばニッケル（Ｎｉ）層と金（Ａｕ）層との積層構造を有する。ゲート電極１４は、電子供給層５の表面５ａと接してもよい。保護膜１５は、キャップ層６を覆っており、基板２上に積層された各半導体層を保護する。保護膜１５は、例えば窒化ケイ素（ＳｉＮ）膜である。
次に、図３及び図４を参照しながら、本実施形態に係る窒化物半導体層の成長方法を含む、半導体基板及び半導体装置の作製方法を説明する。図３は、温度変化及びガスタイミングを示すチャートである。図３において、縦軸は温度を、横軸は時間をそれぞれ示す。図４（ａ）〜図４（ｄ）は、エピタキシャルウェハ１の作製方法を説明する図である。図４（ｅ）は、トランジスタ１１の作製方法を説明する図である。
まず、下処理として、基板２の熱処理を行う。基板２の熱処理は、例えばエピタキシャル成長装置のチャンバ内で行われる。当該熱処理では、図３に示されるように、所定の温度に到達するまで一定の割合でチャンバ内を昇温させる。その後、期間Ａにおいて一定の温度で基板２の熱処理を行う。期間Ａにおけるチャンバ内温度は、例えば１２００℃である。期間Ａにおいて、Ｎ原料ガス（Ｖ族ガス）としてアンモニア（ＮＨ３）ガスが供給されてもよい。
次に、図３及び図４（ａ）に示すように、チャンバ内を降温したのち、期間Ａの後の期間Ｂにおいて、基板２上にＡｌＮ層３を成長する。この工程では、原料ガスとしてＡｌ原料ガス（III族ガス）及びＮ原料ガスを供給し、有機金属気相成長法（ＭＯＣＶＤ；Metal Organic Chemical Vapor Deposition）によって、ＡｌＮ層３を基板２上に成長する。チャンバ内圧力は例えば６．７ｋＰａ以上であり、２６．７ｋＰａ以下である。一実施例では、チャンバ内圧力は１３．３ｋＰａである。また、ＡｌＮ層３の成長温度（第１の成長温度）は例えば１０５０℃以上であり、１１５０℃以下である。一実施例では、成長温度は１１００℃である。Ａｌ原料ガスは例えばトリメチルアルミニウム（ＴＭＡ；Tri-Methyl Aluminum）ガスであり、Ｎ原料ガスはＮＨ３ガスである。ＮＨ３ガスの流量（第１のＮＨ３流量）は例えば毎分０．１５ｍｏｌ以上であり、毎分０．４５ｍｏｌ以下である。一実施例では、ＮＨ３ガスの流量は毎分０．３ｍｏｌである。ＴＭＡガスの流量は例えば毎分１２０μｍｏｌである。
続いて、図４（ｂ）に示すように、ＭＯＣＶＤ法によって、ＡｌＮ層３の表面３ａ上にＧａＮ層４を成長する。この工程では、まず、図３に示されるように、期間Ｂの後の期間Ｃ（ＧａＮ層４の成長開始時点を含む第１期間）において、Ａｌ原料ガスの供給を止め、Ｇａ原料ガス（III族ガス）の供給を開始する。Ｇａ原料ガスは、例えばトリメチルガリウム（ＴＭＧ；Tri-Methyl Gallium）ガスである。ＴＭＧガスの流量は例えば毎分１２０μｍｏｌである。そして、その状態を維持しつつ、ＡｌＮ層３の成長温度よりも低いＧａＮ層４の成長温度（第２の成長温度）に到達するまで、チャンバ内温度を徐々に（例えば一定の割合で連続的に）変更する。ＡｌＮ層３の成長温度とＧａＮ層４の成長温度との差は、例えば少なくとも２０℃である。ＧａＮ層４の成長温度は、例えば１０００℃以上であり、１１００℃以下である。一実施例では、ＧａＮ層４の成長温度は１０８０℃である。ＡｌＮ層３の成長温度が１１００℃であり、ＧａＮ層４の成長温度が１０８０℃である場合、期間Ｃではチャンバ内温度を２０℃降温させる。
また、期間Ｃでは、期間ＢからＮＨ３ガスの供給を継続する。但し、期間Ｃにおいては、ＮＨ３ガスの流量を、ＡｌＮ層３成長時の流量（第１のＮＨ３流量）から、ＧａＮ層４の成長に好適な流量（第１のＮＨ３流量とは異なる第２のＮＨ３流量）に到達するまで徐々に（例えば一定の割合で連続的に）変更する。変更後のＮＨ３ガスの流量は、変更前の（ＡｌＮ層３成長時の）ＮＨ３ガスの流量よりも大きくてもよい。変更後のＮＨ３ガスの流量は、例えば毎分０．３ｍｏｌ以上であり、毎分０．６ｍｏｌ以下である。一実施例では、変更後のＮＨ３ガスの流量は毎分０．５ｍｏｌである。このように、本実施形態では期間Ｃにおいてチャンバ内温度の変更及びＮＨ３ガスの流量の変更の双方を行っているが、期間Ｃにおいてこれらのうち一方のみを行ってもよい。
期間Ｃでは、チャンバ内圧力は変更しなくてもよい。期間Ｃの長さ（言い換えれば、チャンバ内温度及びＮＨ３ガス流量の変更に要する時間）は、例えば１０秒以上であり、６００秒以下である。一実施例では、期間Ｃの長さは６０秒である。図３に示す例では期間Ｂと期間Ｃとが連続しているが、期間Ｂと期間Ｃとの間に時間間隔が設けられてもよい。
続いて、図３に示されるように、期間Ｃにおいて変更された成長温度及びＮＨ３ガス流量を維持しながら、期間Ｃから連続する期間Ｄ（第１期間の後の第２期間）において、ＧａＮ層４が所望の厚さに到達するまでＧａＮ層４の成長を継続する。このとき、ＧａＮ層４の成長速度は例えば０．４ｎｍ／秒である。
続いて、図３及び図４（ｃ）に示すように、期間Ｄの後の期間Ｅにおいて、ＧａＮ層４の表面４ａ上に電子供給層５としてのＡｌＧａＮ層を成長する。この工程では、原料ガスとしてＡｌ原料ガス、Ｇａ原料ガス及びＮ原料ガスを供給し、ＭＯＣＶＤ法によって、例えば１０８０℃、圧力１３．３ｋＰａの条件下において、ＡｌＧａＮ層をＧａＮ層４上に成長する。
次に、図３及び図４（ｄ）に示されるように、期間Ｅの後の期間Ｆにおいて、電子供給層５の表面５ａ上にキャップ層６としてのＧａＮ層を成長する。この工程では、原料ガスとしてＮ原料ガス及びＧａ原料ガスを供給し、ＭＯＣＶＤ法によって、例えば１０８０℃、及び圧力１３．３ｋＰａの条件下において、キャップ層６を電子供給層５上に成長する。以上の工程を経て、エピタキシャルウェハ１が作製される。
また、図４（ｅ）に示すように、エピタキシャルウェハ１を用いて半導体装置であるトランジスタ１１を作製してもよい。この場合、フォトリソグラフィーによってキャップ層６の一部を除去し、ソース電極１２及びドレイン電極１３を形成する。また、ゲート電極１４をフォトリソグラフィーによってキャップ層６上に形成した後に、保護膜１５を形成する。以上の工程により、トランジスタ１１が作製される。
以上に説明した、本実施形態に係る窒化物半導体層の成長方法によって得られる効果について、比較例とともに説明する。図５は、比較例に係る半導体基板の作製方法における温度変化及びガスタイミングを示すチャートである。図５に示すように、この比較例では、期間ＣにおいてＧａ原料ガスの供給が開始されておらず、Ｇａ原料ガスの供給は期間Ｄから開始されている。従って、期間ＣにおいてはＧａＮ層４は全く成長せず、ＧａＮ層４の成長は期間Ｄから開始されている。
具体的には、期間Ａにおいて基板２の熱処理を行ったのち、チャンバ内を降温し、期間Ｂにおいて基板２上にＡｌＮ層３を成長する。この工程では、原料ガスとしてＴＭＡガス及びＮＨ３ガスを供給し、ＭＯＣＶＤ法によって厚さ２０ｎｍのＡｌＮ層３を基板２上に成長する。チャンバ内圧力は１３．３ｋＰａであり、ＡｌＮ層３の成長温度は１１００℃である。ＮＨ３ガスの流量は毎分０．５ｍｏｌである。次に、期間Ｃにおいて、Ａｌ原料ガスの供給を止め、ＡｌＮ層３の成長温度よりも低いＧａＮ層４の成長温度に到達するまで、チャンバ内温度を徐々に変更する。ＧａＮ層４の成長温度は１０８０℃である。また、期間Ｃでは、期間ＢからＮＨ３ガスの供給を継続する。ＮＨ３ガスの流量は毎分０．５ｍｏｌである。チャンバ内圧力は１３．３ｋＰａである。続いて、期間ＤにおいてＴＭＧガスの供給を開始し、ＡｌＮ層３上にＧａＮ層４を成長する。ＴＭＧガスの流量は毎分１２０μｍｏｌである。このとき、ＧａＮ層４の成長速度は例えば０．４ｎｍ／秒であり、成長後のＧａＮ層４の厚さは例えば１０００ｎｍである。以降の工程は、前述した本実施形態に係る窒化物半導体層の成長方法と同様である。
図６（ａ）は、上記の比較例によって形成されたエピタキシャルウェハ１の構造を模式的に示す断面図である。図６（ｂ）は図６（ａ）のＡｌＮ層３及びＧａＮ層４の部分拡大図であり、図６（ｃ）は図６（ｂ）を更に拡大した図である。ＡｌＮ層３が比較的薄い（例えば２０ｎｍ）場合、図６（ｂ）に示すように、ＡｌＮ層３は完全な層構造にはならず、島状（或いは縞状）に成長する。このため、ＡｌＮ層３はしばしば核生成層とも呼ばれる。このようなＡｌＮ層３上に、ＡｌＮとは異なる格子定数を有するＧａＮ層４を通常の方法によって成長させると、図６（ｃ）に示すように、ＡｌＮ層３とＧａＮ層４との界面近傍には、格子欠陥２３が発生しやすくなる。これは、ＧａＮ層４の成長開始時に、ＡｌＮ層３の表面状態とＧａＮ結晶の成長特性（成長縦横比）とが適合しない箇所が生じるためと考えられる。また、ＡｌＮ層３内の転位２１に起因した転位２４がＧａＮ層４内に発生しやすくなると共に、ＧａＮ層４内に不純物２５が多くなる傾向にある。したがって、ＧａＮ層４の表面にピット２６が発生しやすくなり、トランジスタ１１においてピットを介したリークなどが生じ、トランジスタ１１の信頼性に大きな影響を与えてしまう。
また、ＡｌＮ層３表面の面方位は種々存在し、ＧａＮ層４はその面方位を継承しながら成長する。ＧａＮ層４の成長速度は面方位によって異なるが、一定の成長条件下では、成長速度が最も早い単一の面方位への結晶成長が支配的となる。故に、発生したピットを消滅させるまでには、相当な厚みのＧａＮ層４を成長させる必要がある。
図７（ａ）は、本実施形態によって形成されたエピタキシャルウェハ１の構造を模式的に示す断面図である。図７（ｂ）は図７（ａ）のＡｌＮ層３及びＧａＮ層４の部分拡大図であり、図７（ｃ）は図７（ｂ）を更に拡大した図である。上記の問題を解決するために、本実施形態では、ＡｌＮ層３の成長後、期間Ｃにおいて成長条件を連続的に変更しながら初期のＧａＮ層４（図中の層４１）を成長する。この期間Ｃでは成長温度やＮＨ３ガスの流量が逐次変化するので、ＧａＮ結晶において或るタイミングでは横方向成長が優位となり、別のタイミングでは縦方向成長が優位となる等、ＧａＮ結晶の成長特性（成長縦横比）が様々に変化する。これにより、ＡｌＮ層３のどのような表面状態に対してもＧａＮ結晶の成長特性（成長縦横比）が適合する瞬間を生じさせることができ、図７（ｃ）に示すように、層４１における格子欠陥２３、転位２４、及び不純物２５の発生を低減し、或いは途中で消滅させることができる。従って、ＧａＮ層４の表面に生じるピット２６を低減することができる。
図８及び図９は、上述したピット抑制の原理の別の側面を説明するための図である。図中の矢印Ａ１は、ＧａＮ結晶の成長縦横比を概念的に示す。ＡｌＮ層３の表面に表面欠損２７が生じると（図８（ａ））、表面欠損２７を起点としてＧａＮ層４にピット２６が発生する（図８（ｂ））。比較例の方法では、ＧａＮ結晶の成長条件が一定すなわち成長縦横比が一定なので、発生したピット２６はそのまま上方へ延びる（図８（ｃ））。その結果、ＧａＮ層４の表面にピット２６が形成されることとなる（図８（ｄ））。これに対し、本実施形態の方法では、ＧａＮ結晶の成長条件が変化すなわち成長縦横比が変化するので（図９（ｃ））、発生したピット２６は成長途中で埋められてしまう（図９（ｄ））。従って、ＧａＮ層４の表面に生じるピット２６を低減することができる。
図１０は、比較例及び本実施形態の各方法を用いた場合の、ＧａＮ層４の層厚とＧａＮ層４の表面ピット密度との関係を示すグラフである。縦軸はＧａＮ層４の表面ピット密度（単位：個／ｃｍ２）を表し、横軸はＧａＮ層４の層厚（単位：μｍ）を表す。グラフＧ１は比較例の方法を用いた結果を示し、グラフＧ２は本実施形態の方法を用いた結果（期間Ｃにおいて成長温度及びＮＨ３流量の双方を変更した場合）を示す。グラフＧ１に示すように、比較例では、トランジスタ１１の信頼性を得ることができる表面ピット密度基準（１０個／ｃｍ２、図中の破線Ｌ１）を満たすためにはＧａＮ層４の層厚が０．８μｍ以上必要である。これに対し本実施形態では、グラフＧ２に示すように、ＧａＮ層４の層厚が０．３μｍ以上あれば同じ表面ピット密度基準を満たす。
以上に説明したように、本実施形態による窒化物半導体層の成長方法によれば、ＡｌＮ層３上にＧａＮ層４を成長する際に、ＧａＮ層４表面のピットを低減しつつ、ＧａＮ層４をより薄くすることができる。これにより、ピットを介したリークを減少させてトランジスタ１１の信頼性を確保しつつ、ＧａＮ層４をより薄くしてＧａＮ層４中に存在するトラップの総量を減少させ、電子の捕獲及び再放出の確率を低下させてトランジスタ１１の過渡応答を改善することができる。
なお、期間Ｃにおいて、成長温度の変更及びＮＨ３流量の変更のいずれか一方のみを行ってもよく、その場合であっても上述した作用効果を得ることができる。但し、本実施形態のように、成長温度の変更及びＮＨ３流量の変更の双方を行うことにより、上述した作用効果をより顕著に得ることができる。
また、本実施形態のように、ＡｌＮ層３を成長する工程において、ＡｌＮ層３を島状に成長してもよい。このような場合に、ＧａＮ層４に格子欠陥や転位、不純物等が発生しやすくなるので、上述した作用効果をより顕著に得ることができる。
また、本実施形態のように、ＡｌＮ層３の成長温度とＧａＮ層４の成長温度との差が少なくとも２０℃であってもよい。このような場合に、期間ＣにおいてＧａＮ結晶の成長条件を大きく変化させることができ、ＧａＮ結晶の成長特性（成長縦横比）を大きく変化させてピットを効果的に低減することができる。
（変形例）
図１１は、上記実施形態の一変形例に係る温度変化及びガスタイミングを示すチャートである。図１１において、縦軸は温度を、横軸は時間をそれぞれ示す。上記実施形態では、図３に示したようにＡｌＮ層３を成長する期間Ｂと期間Ｃとが間隔を空けずに連続しているが、本変形例では、期間Ｂののち期間Ｃの開始までの期間Ｇにおいて、Ｇａ原料及びＡｌ原料の供給を停止した状態で、ＮＨ３ガスの流量及び成長温度を期間Ｂから維持する。このように、期間Ｂと期間Ｃとが連続していない場合であっても、上記実施形態と同様の作用効果を奏することができる。
本発明による窒化物半導体層の成長方法は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上述した各実施形態を、必要な目的及び効果に応じて互いに組み合わせてもよい。また、上記実施形態では、期間Ｃにおいて成長温度の変更及びＮＨ３流量の変更を行っているが、これらに加えて、チャンバ内圧力、Ｇａ原料ガスの流量、或いはＮＨ３ガス及びＧａ原料ガスの総流量を変更してもよい。変更する成長条件が多いほど、上述した効果をより顕著に得ることができる。
１…エピタキシャルウェハ、２…基板、３…ＡｌＮ層、４…ＧａＮ層、５…電子供給層、６…キャップ層、１１…トランジスタ、１２…ソース電極、１３…ドレイン電極、１４…ゲート電極、１５…保護膜、１６…チャネル領域、２１，２４…転位、２３…格子欠陥、２５…不純物、２６…ピット、２７…表面欠損、Ａ〜Ｇ…期間。

Claims (6)

  1. 窒化物半導体層の成長方法であって、
    第１の成長温度及び第１のＮＨ３流量にて基板上にＡｌＮ層を成長する工程と、
    前記ＡｌＮ層上にＧａＮ層を成長する工程と、を含み、
    前記ＧａＮ層を成長する工程では、前記ＧａＮ層の成長開始時点を含む第１期間において、前記第１の成長温度から前記第１の成長温度よりも低い第２の成長温度への変更、及び、前記第１のＮＨ３流量から前記第１のＮＨ３流量とは異なる第２のＮＨ３流量への変更のうち少なくとも一方を行い、前記第１期間の後の第２期間において、前記第２の成長温度及び前記第２のＮＨ３流量にて前記ＧａＮ層を成長する、窒化物半導体層の成長方法。
  2. 前記第１期間において、前記第１の成長温度から前記第２の成長温度への変更、及び、前記第１のＮＨ３流量から前記第２のＮＨ３流量への変更の双方を行う、請求項１に記載の窒化物半導体層の成長方法。
  3. 前記ＡｌＮ層を成長する工程では、前記ＡｌＮ層を島状に成長する、請求項１または２に記載の窒化物半導体層の成長方法。
  4. 前記ＡｌＮ層を成長したのち第１期間の開始までの期間において、Ｇａ原料及びＡｌ原料の供給を停止した状態で、前記第１のＮＨ３流量及び前記第１の成長温度を維持する、請求項１〜３のいずれか一項に記載の窒化物半導体層の成長方法。
  5. 前記第２のＮＨ３流量は前記第１のＮＨ３流量よりも大きい、請求項１〜４のいずれか一項に記載の窒化物半導体層の成長方法。
  6. 前記第１の成長温度と前記第２の成長温度との差が少なくとも２０℃である、請求項１〜５のいずれか一項に記載の窒化物半導体層の成長方法。
JP2017059713A 2017-03-24 2017-03-24 窒化物半導体層の成長方法 Active JP6848584B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017059713A JP6848584B2 (ja) 2017-03-24 2017-03-24 窒化物半導体層の成長方法
US15/935,726 US10392724B2 (en) 2017-03-24 2018-03-26 Process of forming epitaxial wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017059713A JP6848584B2 (ja) 2017-03-24 2017-03-24 窒化物半導体層の成長方法

Publications (2)

Publication Number Publication Date
JP2018163956A true JP2018163956A (ja) 2018-10-18
JP6848584B2 JP6848584B2 (ja) 2021-03-24

Family

ID=63581595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017059713A Active JP6848584B2 (ja) 2017-03-24 2017-03-24 窒化物半導体層の成長方法

Country Status (2)

Country Link
US (1) US10392724B2 (ja)
JP (1) JP6848584B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10600645B2 (en) * 2016-12-15 2020-03-24 Samsung Electronics Co., Ltd. Manufacturing method of gallium nitride substrate

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176804A (ja) * 1999-12-14 2001-06-29 Inst Of Physical & Chemical Res 半導体層の形成方法
JP2003059835A (ja) * 2001-08-13 2003-02-28 Sony Corp 窒化物半導体の成長方法
JP2008251966A (ja) * 2007-03-30 2008-10-16 Fujitsu Ltd 半導体エピタキシャル基板、化合物半導体装置、およびそれらの製造方法
JP2012039150A (ja) * 2011-11-07 2012-02-23 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体を成長する方法
JP2013004924A (ja) * 2011-06-21 2013-01-07 Sumitomo Electric Ind Ltd 半導体装置
JP2013175696A (ja) * 2012-01-25 2013-09-05 Hitachi Cable Ltd 窒化物半導体エピタキシャルウェハ及び電界効果型窒化物トランジスタ
JP2013187551A (ja) * 2013-04-09 2013-09-19 Toshiba Corp 窒化物半導体層の製造方法
JP2014175413A (ja) * 2013-03-07 2014-09-22 Sumitomo Electric Ind Ltd 半導体装置及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3569807B2 (ja) * 2002-01-21 2004-09-29 松下電器産業株式会社 窒化物半導体素子の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176804A (ja) * 1999-12-14 2001-06-29 Inst Of Physical & Chemical Res 半導体層の形成方法
JP2003059835A (ja) * 2001-08-13 2003-02-28 Sony Corp 窒化物半導体の成長方法
JP2008251966A (ja) * 2007-03-30 2008-10-16 Fujitsu Ltd 半導体エピタキシャル基板、化合物半導体装置、およびそれらの製造方法
JP2013004924A (ja) * 2011-06-21 2013-01-07 Sumitomo Electric Ind Ltd 半導体装置
JP2012039150A (ja) * 2011-11-07 2012-02-23 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体を成長する方法
JP2013175696A (ja) * 2012-01-25 2013-09-05 Hitachi Cable Ltd 窒化物半導体エピタキシャルウェハ及び電界効果型窒化物トランジスタ
JP2014175413A (ja) * 2013-03-07 2014-09-22 Sumitomo Electric Ind Ltd 半導体装置及びその製造方法
JP2013187551A (ja) * 2013-04-09 2013-09-19 Toshiba Corp 窒化物半導体層の製造方法

Also Published As

Publication number Publication date
JP6848584B2 (ja) 2021-03-24
US10392724B2 (en) 2019-08-27
US20180274126A1 (en) 2018-09-27

Similar Documents

Publication Publication Date Title
JP5634681B2 (ja) 半導体素子
US9123534B2 (en) Semiconductor device and method of manufacturing the same
US10916445B2 (en) Method for preparing a p-type semiconductor layer, enhanced device and method for manufacturing the same
JP5495069B2 (ja) 半導体素子及びその製造方法
JP5799604B2 (ja) 半導体装置
JP6035721B2 (ja) 半導体装置の製造方法
JPWO2005015642A1 (ja) 半導体装置及びその製造方法
JP5883331B2 (ja) 窒化物半導体エピタキシャルウェハの製造方法及び電界効果型窒化物トランジスタの製造方法
CN111406306B (zh) 半导体装置的制造方法、半导体装置
JP6729416B2 (ja) 窒化物半導体デバイス及び窒化物半導体デバイスの製造方法
JP2012015304A (ja) 半導体装置
JP2016207748A (ja) 半導体装置の製造方法および半導体装置
JP2011023677A (ja) 化合物半導体エピタキシャルウェハおよびその製造方法
JP2019033155A (ja) 窒化物半導体トランジスタの製造方法
US20170323960A1 (en) Epitaxial wafer, semiconductor device, method for producing epitaxial wafer, and method for producing semiconductor device
JP6696244B2 (ja) 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
JP2015192026A (ja) 半導体装置の製造方法
JP5914999B2 (ja) 半導体装置の製造方法
JP2011171639A (ja) 半導体装置、半導体ウェハ、半導体装置の製造方法及び半導体ウェハの製造方法
JP6519920B2 (ja) 半導体基板の製造方法、及び半導体装置の製造方法
JP6089122B2 (ja) 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
JP2018101701A (ja) 半導体基板およびその製造方法
JP6848584B2 (ja) 窒化物半導体層の成長方法
JP2015185809A (ja) 半導体基板の製造方法及び半導体装置
US9355841B2 (en) Manufacturing method of high electron mobility transistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210215

R150 Certificate of patent or registration of utility model

Ref document number: 6848584

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250