JP2014175413A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2014175413A
JP2014175413A JP2013045746A JP2013045746A JP2014175413A JP 2014175413 A JP2014175413 A JP 2014175413A JP 2013045746 A JP2013045746 A JP 2013045746A JP 2013045746 A JP2013045746 A JP 2013045746A JP 2014175413 A JP2014175413 A JP 2014175413A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
aln layer
aln
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013045746A
Other languages
English (en)
Inventor
Takeshi Nakada
健 中田
Keiichi Yui
圭一 由比
Takeshi Kouchi
剛志 河内
Isao Makabe
勇夫 眞壁
Hiroyuki Ichikawa
弘之 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2013045746A priority Critical patent/JP2014175413A/ja
Priority to US14/198,114 priority patent/US9029873B2/en
Publication of JP2014175413A publication Critical patent/JP2014175413A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】オフ耐圧の低い半導体装置の発生を抑制すること。
【解決手段】本発明は、ＳｉＣ基板１０と、ＳｉＣ基板１０上に設けられ、複数の島３０からなる島状パターンを有するＡｌＮ層１２と、ＡｌＮ層１２上に設けられた、窒化物半導体からなるチャネル層１４と、チャネル層１４上に設けられた、チャネル層よりもバンドギャップが大きい電子供給層１６と、電子供給層１６上に設けられたゲート電極２０、ソース電極２２、及びドレイン電極２４と、を備え、ＡｌＮ層１２は、島３０単体の面積および外周長から求められる円形度＝（４π×面積）／（外周長）２に関して、複数の島３０それぞれの円形度と面積との積の総和をＹ、複数の島３０それぞれの面積の総和をＸとすると、Ｙ／Ｘ＞０．２となる半導体装置である。
【選択図】図４

Description

本発明は、半導体装置及びその製造方法に関し、例えばＳｉＣ基板上に窒化物半導体が設けられた半導体装置及びその製造方法に関する。
窒化物半導体を用いた半導体装置、例えばＨＥＭＴ（High Electron Mobility Transistor）等のＦＥＴ（Field Effect Transistor）は、高周波且つ高出力で動作する増幅用素子に用いられている。高出力動作のために、半導体装置のオフ耐圧を高める様々な検討がなされている（例えば、特許文献１及び特許文献２）。
特開２００６−２６９８６２号公報 特開２００２−１００６４２号公報
しかしながら、従来の方法では、オフ耐圧が高い半導体装置が得られる一方で、オフ耐圧の低い半導体装置も相当数形成されてしまうなど、製造ばらつきが大きい。低耐圧の半導体装置の混在は、歩留まりを下げるだけでなく、信頼性にも関わる。
本発明は、上記課題に鑑みなされたものであり、オフ耐圧の低い半導体装置の発生を抑制することを目的とする。
本発明は、ＳｉＣ基板と、前記ＳｉＣ基板上に設けられ、複数の島からなる島状パターンを有するＡｌＮ層と、前記ＡｌＮ層上に設けられた、窒化物半導体からなるチャネル層と、前記チャネル層上に設けられた、前記チャネル層よりもバンドギャップが大きい電子供給層と、前記電子供給層上に設けられたゲート電極、ソース電極、及びドレイン電極と、を備え、前記ＡｌＮ層は、前記島単体の面積および外周長から求められる円形度＝（４π×面積）／（外周長）２に関して、前記複数の島それぞれの前記円形度と前記面積との積の総和をＹ、前記複数の島それぞれの面積の総和をＸとすると、Ｙ／Ｘ＞０．２となることを特徴とする半導体装置である。本発明によれば、オフ耐圧の低い半導体装置の発生を抑制することができる。
上記構成において、前記ＡｌＮ層の平均厚さは、５ｎｍ以上且つ５０ｎｍ以下である構成とすることができる。
上記構成において、前記チャネル層は、ＧａＮ層である構成とすることができる。
上記構成において、前記電子供給層は、ＡｌＧａＮ層又はＩｎＡｌＮ層である構成とすることができる。
本発明は、ＳｉＣ基板上に、ＭＯＣＶＤ法を用いて、成長温度が１１００℃以下、圧力が３８ｔｏｒｒ以上、原料ガスのＶ／ＩＩＩ比が５００以上の成長条件でＡｌＮ層を形成する工程と、前記ＡｌＮ層上に窒化物半導体からなるチャネル層を形成する工程と、前記チャネル層上に、前記チャネル層よりもバンドギャップが大きい電子供給層を形成する工程と、前記電子供給層上に、ゲート電極、ソース電極、及びドレイン電極を形成する工程と、を備えることを特徴とする半導体装置の製造方法である。本発明によれば、オフ耐圧の低い半導体装置の発生を抑制することができる。
上記構成において、前記ＡｌＮ層は、複数の島からなる島状パターンを有し、前記島単体の面積および外周長から求められる円形度＝（４π×面積）／（外周長）２に関して、前記複数の島それぞれの前記円形度と前記面積との積の総和をＹ、前記複数の島それぞれの面積の総和をＸとすると、Ｙ／Ｘ＞０．２となる構成とすることができる。
上記構成において、前記ＡｌＮ層の平均厚さは、５ｎｍ以上且つ５０ｎｍ以下である構成とすることができる。
上記構成において、前記原料ガスは、トリメチルアルミニウムとアンモニアである構成とすることができる。
本発明によれば、オフ耐圧の低い半導体装置の発生を抑制することができる。
図１は、オフ状態の半導体装置におけるリーク電流を説明するための断面図である。 図２は、ＳｉＣ基板上に形成されたＡｌＮ層の形状を説明するための断面ＴＥＭ（Transmission Electron Microscope）像である。 図３は、ＳｉＣ基板上に形成されたＡｌＮ層の形状を説明するための表面ＳＥＭ（Scanning Electron Microscope）像である。 図４は、実施例１に係る半導体装置の断面図である。 図５は、ＡｌＮ層の面積平均円形度とオフ耐圧が低い半導体装置の発生頻度との関係を示す図である。 図６は、ＳｉＣ基板上に形成されたＡｌＮ層の平均厚さとＡｌＮ層の面積平均円形度との関係を示す図である。 図７は、ＡｌＮ層の成長温度及び原料ガスのＶ／ＩＩＩ比とＡｌＮ層の面積平均円形度との関係を示す図である。 図８は、ＡｌＮ層の成長圧力とＡｌＮ層の面積平均円形度との関係を示す図である。 図９は、実施例２の半導体装置のＡｌＮ層の表面ＳＥＭ像を画像処理ソフトを用いて島を輪郭抽出した図である。 図１０は、実施例２の半導体装置のオフ耐圧の測定結果である。 図１１は、比較例１の半導体装置のＡｌＮ層の表面ＳＥＭ像を画像処理ソフトを用いて島を輪郭抽出した図である。 図１２は、比較例１の半導体装置のオフ耐圧の測定結果である。
まず初めに、オフ耐圧の低い半導体装置が混在してしまう理由について説明する。図１は、オフ状態の半導体装置におけるリーク電流を説明するための断面図である。図１のように、半導体装置は、ＳｉＣ基板１０上に、ＡｌＮ層１２、チャネル層１４、電子供給層１６がこの順に積層されている。電子供給層１６上に、ゲート電極２０と、ゲート電極２０を挟むソース電極２２及びドレイン電極２４と、が設けられている。ゲート電極２０、ソース電極２２、及びドレイン電極２４が設けられた領域以外の領域の電子供給層１６上に、保護膜２６が設けられている。
このような半導体装置を、ゲート電極２０に大きな負の電圧を印加してオフ状態にした場合、ゲート電極２０下のチャネル層１４にはＳｉＣ基板１０側に向かって大きな空乏層２８が形成される。このため、ソース電極２２とドレイン電極２４との間を流れるリーク電流は、図１の矢印のように、ＳｉＣ基板１０とＡｌＮ層１２との界面近傍を流れることになる。
ここで、ＳｉＣ基板１０上に形成されるＡｌＮ層１２の形状について説明する。図２は、ＳｉＣ基板１０上に形成されたＡｌＮ層１２の形状を説明するための断面ＴＥＭ（Transmission Electron Microscope）像である。図２のように、ＳｉＣ基板１０上に形成されたＡｌＮ層１２は、平坦ではなく、複数の島３０を有する島状パターンになっている。このような島状パターンとなるのは、ＳｉＣとＡｌＮとの格子定数の差に起因して、ＡｌＮの成長モードがＳ−Ｋモード（Stranski-Krastanov Growth Mode）となるためである。
図３は、ＳｉＣ基板１０上に形成されたＡｌＮ層１２の形状を説明するための表面ＳＥＭ（Scanning Electron Microscope）像である。図３では、ＳｉＣ基板１０上にＡｌＮ層１２を形成し、チャネル層１４等を形成する前でのＡｌＮ層１２の表面を示している。図３のように、ＡｌＮ層１２は、複数の島３０を有する島状パターンとなっていることが確認できる。島３０は、隣接した島同士が連結して面積が大きくなっている箇所と、小さい面積の状態で孤立している箇所と、が不規則に存在していることが分かる。
ＡｌＮ層１２には結晶歪みが生じるが、島３０の大きさによって結晶歪みの大きさが異なる。大きな島３０では結晶歪みが大きく、反対に、小さな島３０では結晶歪みが小さい。ＡｌＮでは、この歪みによる応力によってピエゾ電荷が発生し、結晶内部に負の電荷が生じるが、ＡｌＮ層１２では結晶歪みの大きさが場所によって異なるため、生じる電荷の大きさも異なる。ＡｌＮ層１２上に窒化物半導体からなるチャネル層１４が設けられた構造では、ＡｌＮ層１２に生じる電荷によってチャネル層１４のＳｉＣ基板１０側の電位が持ち上げられるが、ＡｌＮ層１２で生じる電荷の大きさが場所によって異なるため、持ち上げられる電位の大きさも異なる。その結果、ピンチオフ時のリーク電流にばらつきが生じてしまう。ＡｌＮ層１２の島状パターンは、複数のＳｉＣ基板１０上に形成されたＡｌＮ層１２それぞれで異なる。これらのことから、オフ耐圧の低い半導体装置が混在することが生じると考えられる。
そこで、ＳｉＣ基板１０上に形成されるＡｌＮ層１２の島状パターンを均一に孤立した島の状態に近づけることで、オフ耐圧の低い半導体装置の発生を抑制することが可能な実施例について以下に説明する。
図４は、実施例１に係る半導体装置の断面図である。実施例１の半導体装置はＨＥＭＴである。図４のように、実施例１の半導体装置１００は、半絶縁性のＳｉＣ基板１０上にＡｌＮ層１２が設けられている。ＳｉＣ基板１０は、例えば４Ｈ、６Ｈ等の六方晶系の結晶構造をしている。ＡｌＮ層１２は、例えばＳｉＣ基板１０の（０００１）Ｓｉ面に接して設けられている。半絶縁性のＳｉＣ基板１０を用いるのは、高周波動作での損失を抑制するためである。ＡｌＮ層１２上に、例えばＧａＮ層からなるチャネル層１４が設けられている。チャネル層１４は、例えばＡｌＮ層１２の上面に接して設けられている。チャネル層１４上に電子供給層１６が設けられている。電子供給層１６は、チャネル層１４よりも大きいバンドギャップを有する。即ち、チャネル層１４がＧａＮ層からなる場合では、電子供給層１６は、ＧａＮよりも大きいバンドギャップを有する。電子供給層１６は、例えばＡｌＧａＮ層である。電子供給層１６は、例えばチャネル層１４の上面に接して設けられている。チャネル層１４と電子供給層１６との間の界面のチャネル層１４側には２次元電子ガス（２ＤＥＧ）１８が形成される。
電子供給層１６上に、ゲート電極２０と、ゲート電極２０を挟むソース電極２２及びドレイン電極２４と、が設けられている。ゲート電極２０は、例えばＳｉＣ基板１０側からＮｉ層とＡｕ層とが順に積層された多層金属膜である。ソース電極２２及びドレイン電極２４は、例えばＳｉＣ基板１０側からＴｉ層とＡｌ層とが順に積層された多層金属膜である。ゲート電極２０、ソース電極２２、及びドレイン電極２４が設けられた領域以外の領域の電子供給層１６上には、例えばＳｉＮ膜からなる保護膜２６が設けられている。なお、ゲート電極２０は、電子供給層１６の上面に接して設けられる例えばＧａＮキャップ層上に形成されても良い（図示無し）。この場合、ソース電極２２、ドレイン電極２４は、ＧａＮキャップ層が除去された電子供給層１６に接して形成されると良い。
ＡｌＮ層１２は、図２及び図３で説明したように、複数の島３０からなる島状パターンとなっている。そこで、ＡｌＮ層１２を構成する島３０を、円形度という指標を用いて表すこととする。円形度とは、あるものの形がどれだけ円に近いかを表す指標であって、円形度＝（４π×面積）／（外周長）２で表される（面積および外周長は、単体の島３０を指す）。つまり、円形度が１である場合は真円である。ＡｌＮ層１２を構成する複数の島３０の円形度を面積平均した値（以下において、ＡｌＮ層の面積平均円形度と称す）は０．２よりも大きくなっている。円形度を面積平均した値とは、複数の島３０それぞれの円形度と面積との積の総和（Ｙ）を、複数の島３０それぞれの面積の総和（Ｘ）で割った値（Ｙ／Ｘ）のことをいう。即ち、円形度を面積平均した値＝Σ（Ｃｉ・Ｓｉ）／Σ（Ｓｉ）である。式中のＣｉはｉ番目の島３０の円形度であり、Ｓｉはｉ番目の島３０の面積である。面積平均という概念を導入することで、面積の大きな島３０に重み付けすることにより、単なる平均円形度に比べて、見た目の島３０の円形度をより正確に表現できる。
ここで、ＡｌＮ層１２の面積平均円形度を０．２よりも大きくすることについて説明する。ＡｌＮ層１２の面積平均円形度は、詳しくは後述するが、ＡｌＮ層１２の成長条件によって変えることができる。そこで、図４の構造において、ＡｌＮ層１２の面積平均円形度を異ならせ、その他については同じ構成とした複数の半導体装置を作製し、オフ耐圧の評価を行った。ここで、オフ耐圧が２４０Ｖ以下の半導体装置をオフ耐圧が低い半導体装置と定義した。
図５は、ＡｌＮ層１２の面積平均円形度とオフ耐圧が低い半導体装置の発生頻度との関係を示す図である。図５の横軸はＡｌＮ層１２の面積平均円形度であり、縦軸は作製した全ての半導体装置に占めるオフ耐圧の低い半導体装置の割合である。図５のように、ＡｌＮ層１２の面積平均円形度が０．２よりも大きくなると、オフ耐圧の低い半導体装置の発生を抑制できることが分かる。
以上のことから、実施例１によれば、ＳｉＣ基板１０上に設けられたＡｌＮ層１２の面積平均円形度（即ち、複数の島３０それぞれの円形度と面積と積の総和（Ｙ）を、複数の島３０それぞれの面積の総和（Ｘ）で割った値（Ｙ／Ｘ））を０．２よりも大きくしている。これにより、図５のように、オフ耐圧の低い半導体装置の発生を抑制することができる。よって、歩留まり及び信頼性を改善することができる。
オフ耐圧の低い半導体装置の発生をより確実に抑制する観点から、ＡｌＮ層１２の面積平均円形度は、０．３よりも大きい場合がより好ましく、０．４よりも大きい場合がさらに好ましい。
ＡｌＮ層１２の平均厚さは、５ｎｍ以上且つ５０ｎｍ以下である場合が好ましい。この理由を図６を用いて説明する。図６は、ＳｉＣ基板上に形成されたＡｌＮ層の平均厚さとＡｌＮ層の面積平均円形度との関係を示す図である。図６の横軸はＡｌＮ層の平均厚さであり、縦軸はＡｌＮ層の面積平均円形度である。なお、図６では、ＡｌＮ層の厚さのみを変えており、ＡｌＮ層の成長条件は同じにしている。また、ＡｌＮ層１２の平均厚さとは、ＡｌＮ層を構成する複数の島の凹凸を考慮した平均の厚さのことをいう。
図６のように、ＡｌＮ層が厚くなるほど、ＡｌＮ層の面積平均円形度が小さくなることが分かる。図５で説明したように、オフ耐圧の低い半導体装置の発生を抑制するには、ＡｌＮ層１２の面積平均円形度を０．２よりも大きくすることから、ＡｌＮ層１２の平均厚さは５０ｎｍ以下であることが好ましい。ＡｌＮ層１２の面積平均円形度をより大きくする観点から、ＡｌＮ層１２の平均厚さは４０ｎｍ以下である場合がより好ましく、３０ｎｍ以下である場合がさらに好ましい。また、ＡｌＮ層１２をバッファ層として機能させる観点から、ＡｌＮ層１２の平均厚さは５ｎｍ以上の場合が好ましく、１０ｎｍ以上の場合がより好ましく、１５ｎｍ以上の場合がさらに好ましい。
チャネル層１４がＧａＮ層である場合、チャネル層１４の厚さが０．５μｍよりも薄いと、結晶歪みのため電子の移動度が遅くなってしまう。したがって、チャネル層１４の厚さは、０．５μｍ以上の場合が好ましく、０．７５μｍ以上の場合がより好ましく、１．０μｍ以上の場合がさらに好ましい。また、チャネル層１４の厚さが２．０μｍよりも厚いと、クラックが生じる恐れがある。したがって、チャネル層１４の厚さは、２．０μｍ以下の場合が好ましく、１．５μｍ以下の場合がより好ましく、１．０μｍ以下の場合がさらに好ましい。
実施例１の図４では、電子供給層１６上にキャップ層が設けられていないが、キャップ層が設けられている場合でもよい。キャップ層として、例えばＧａＮ層を用いることができる。
次に、ＳｉＣ基板上にＡｌＮ層をＭＯＣＶＤ（有機金属気相成長）法を用いて形成した場合での、ＡｌＮ層の成長条件とＡｌＮ層の面積平均円形度との関係について説明する。まず、ＳｉＣ基板上に、ＭＯＣＶＤ法を用い、成長圧力を５０ｔｏｒｒの一定として、成長温度と原料ガスのＶ／ＩＩＩ比とを変え、厚さ２５ｎｍのＡｌＮ層を形成した場合での、ＡｌＮ層の面積平均円形度を評価した。原料ガスには、トリメチルアルミニウム（ＴＭＡ）とアンモニア（ＮＨ３）とを用いた。図７は、ＡｌＮ層の成長温度及び原料ガスのＶ／ＩＩＩ比とＡｌＮ層の面積平均円形度との関係を示す図である。図７の横軸は原料ガスのＶ／ＩＩＩ比であり、縦軸はＡｌＮ層の面積平均円形度である。図７中のひし型印は成長温度が１０５０℃の場合を、四角印は１１００℃の場合を、三角印は１１５０℃の場合を示している。図７のように、成長温度を１１００℃以下にし且つ原料ガスのＶ／ＩＩＩ比を５００以上することで、ＡｌＮ層の面積平均円形度を０．２よりも大きくできることが分かる。成長温度が低く、ＮＨ３ガスが多い条件ではＡｌが動き難くなるため、ＡｌＮ層を構成する島同士が結合し難くなり、面積平均円形度が大きくなったものと考えられる。
次に、ＳｉＣ基板上に、ＭＯＣＶＤ法を用い、成長温度を１１００℃、原料ガスのＶ／ＩＩＩ比を５００の一定として、成長圧力を変え、厚さ２５ｎｍのＡｌＮ層を形成した場合での、ＡｌＮ層の面積平均円形度を評価した。図８は、ＡｌＮ層の成長圧力とＡｌＮ層の面積平均円形度との関係を示す図である。図８の横軸は成長圧力であり、縦軸はＡｌＮ層の面積平均円形度である。図８のように、成長圧力を３８ｔｏｒｒ以上とすることで、ＡｌＮ層の面積平均円形度を０．２よりも大きくできることが分かる。成長圧力が高いとＡｌが動き難くなるため、このような条件ではＡｌＮ層を構成する島同士が結合し難くなり、面積平均円形度が大きくなったものと考えられる。
以上のことから、実施例１の半導体装置１００において、ＳｉＣ基板１０上に、ＭＯＣＶＤ法を用いて、成長温度を１１００℃以下、成長圧力を３８ｔｏｒｒ以上、原料ガスのＶ／ＩＩＩ比を５００以上の条件でＡｌＮ層１２を形成することで、ＡｌＮ層１２の面積平均円形度を０．２よりも大きくすることができる。これにより、オフ耐圧の低い半導体装置の発生を抑制することができる。
ＡｌＮ層１２の面積平均円形度をより大きくする観点から、ＡｌＮ層１２の成長温度は１０５０℃以下の場合が好ましく、１０００℃以下の場合がより好ましく、９５０℃以下の場合がさらに好ましい。ＡｌＮ層１２の成長圧力は、５０ｔｏｒｒ以上の場合が好ましく、７５ｔｏｒｒ以上の場合がより好ましく、１００ｔｏｒｒ以上の場合がさらに好ましい。ＡｌＮ層１２形成時の原料ガスのＶ／ＩＩＩ比は、１０００以上の場合が好ましく、１５００以上の場合がより好ましく、２０００以上の場合がさらに好ましい。なお、成長温度の一般的な下限として９００℃が挙げられ、成長圧力の一般的な上限として２００ｔｏｒｒが挙げられ、原料ガスのＶ／ＩＩＩ比の一般的な上限として１００００が挙げられる。
実施例２に係る半導体装置は、実施例１の図４と同じ構成であるため説明を省略する。ここでは、実施例２に係る半導体装置の製造方法について説明する。実施例２の半導体装置の製造方法は、半絶縁性のＳｉＣ基板１０上に、ＭＯＣＶＤ法を用いて、以下の条件にてＡｌＮ層１２を成長させる。
原料ガス ：トリメチルアルミニウム（ＴＭＡ）、アンモニア（ＮＨ３）
成長温度 ：１０５０℃
成長圧力 ：７６ｔｏｒｒ
Ｖ／ＩＩＩ比：１０００
平均厚さ ：２５ｎｍ
ここで、ＳｉＣ基板１０上にＡｌＮ層１２を形成した段階での、ＡｌＮ層１２の表面状態をＳＥＭを用いて観察した。図９は、実施例２の半導体装置のＡｌＮ層１２の表面ＳＥＭ像を画像処理ソフトを用いて島３０を輪郭抽出した図である。図９のように、ＡｌＮ層１２は均一に孤立した複数の島３０からなる島状パターンに近づいており、ＡｌＮ層１２の面積平均円形度は０．５２であった。
続いて、例えばＭＯＣＶＤ法を用いて、以下の条件にてＡｌＮ層１２上にＧａＮ層からなるチャネル層１４を成長させる。
原料ガス ：トリメチルガリウム（ＴＭＧ）、ＮＨ３
成長温度 ：１１００℃
圧力 ：１００ｔｏｒｒ
厚さ ：１μｍ
続いて、例えばＭＯＣＶＤ法を用いて、以下の条件にてチャネル層１４上にＡｌＧａＮ層からなる電子供給層１６を成長させる。
原料ガス ：ＴＭＡ、ＴＭＧ、ＮＨ３
成長温度 ：１０８０℃
圧力 ：１００ｔｏｒｒ
厚さ ：２５ｎｍ
Ａｌ組成比 ：２０％
続いて、電子供給層１６上に、例えばＣＶＤ（化学気相成長）法を用いて、ＡｌＮ膜からなる厚さ１００ｎｍの保護膜２６を形成する。その後、電子供給層１６上に、例えば蒸着法及びリフトオフ法を用いて、ＳｉＣ基板１０側からＮｉ層とＡｕ層とが積層されたゲート電極２０を形成する。ゲート電極２０の両側に、例えば蒸着法及びリフトオフ法を用いて、ＳｉＣ基板１０側からＴｉ層とＡｌ層とが積層されたオーミック電極であるソース電極２２とドレイン電極２４とを形成する。ゲート長は、例えば０．９μｍであり、ソース−ゲート間距離は、例えば１．５μｍであり、ゲート−ドレイン間距離は、例えば８μｍである。
上記製造方法によって作製した複数の半導体装置それぞれに対してオフ耐圧の測定を行った。オフ耐圧の測定は、ゲート電圧を閾値電圧の−３Ｖよりも十分に低い−１０Ｖとし、ドレイン電圧を徐々に増加させていって、半導体装置が壊れる電圧をオフ耐圧と定義して行った。図１０は、実施例２の半導体装置のオフ耐圧の測定結果である。図１０の横軸はドレイン電圧であり、縦軸はドレイン電流である。図１０のように、オフ耐圧が２４０Ｖ以下の半導体装置をオフ耐圧が低い半導体装置と定義した場合、実施例２の半導体装置では、オフ耐圧が低い半導体装置の発生が抑制される結果となった。
次に、比較例１の半導体装置について説明する。比較例１の半導体装置は、実施例２と同様に、実施例１の図４と同じ構造をしている。比較例１の半導体装置では、半絶縁性のＳｉＣ基板１０上に、ＭＯＣＶＤ法を用いて、以下の条件にてＡｌＮ層１２を成長させた。
原料ガス ：ＴＭＡ、ＮＨ３
成長温度 ：１１００℃
圧力 ：３８ｔｏｒｒ
Ｖ／ＩＩＩ比：１００
平均厚さ ：２５ｎｍ
ここで、ＳｉＣ基板１０上にＡｌＮ層１２を形成した段階での、ＡｌＮ層１２の表面状態をＳＥＭを用いて観察した。図１１は、比較例１の半導体装置のＡｌＮ層１２の表面ＳＥＭ像を画像処理ソフトを用いて島３０を輪郭抽出した図である。図１１のように、ＡｌＮ層１２は実施例２の場合に比べて島３０の形状が均一ではなくなり、ＡｌＮ層１２の面積平均円形度は０．０８３であった。
ＡｌＮ層１２の形成以降の製造については、実施例２と同じ方法を用いて行った。このような製造方法によって作製した複数の半導体装置それぞれに対してオフ耐圧の測定を行った。オフ耐圧の測定方法は、実施例２と同じ方法を用いた。図１２は、比較例１の半導体装置のオフ耐圧の測定結果である。図１２の横軸はドレイン電圧であり、縦軸はドレイン電流である。図１２のように、オフ耐圧が低い半導体装置（オフ耐圧が２４０Ｖ以下の半導体装置）が、およそ２５％の確率で発生する結果となった。
実施例２のように、ＡｌＮ層１２を、ＭＯＣＶＤ法を用い、成長温度を１０５０℃（１１００℃以下）、圧力を７６ｔｏｒｒ（３８ｔｏｒｒ以上）、且つ原料ガスのＶ／ＩＩＩ比を１０００（５００以上）で形成することで、図９のように、ＡｌＮ層１２の面積平均円形度を０．２よりも大きくすることができた。その結果、図１０のように、オフ耐圧が低い半導体装置の発生を抑制することができた。
ＡｌＮ層１２の観察は、ＡｌＮ層１２の表面をＳＥＭを用いて観察する場合に限らず、その他の方法を用いてもよい。例えば、半導体装置をＳｉＣ基板１０の上面と平行な方向でＡｌＮ層１２を含むような薄膜に切断し、ＴＥＭを用いてＡｌＮ層１２を観察する方法、いわゆる平面スライスＴＥＭによって観察する場合でもよい。
実施例１及び２において、チャネル層１４は、ＧａＮ層からなる場合を説明したが、その他の窒化物半導体層からなる場合でもよい。なお、窒化物半導体とは、ＧａＮ、ＩｎＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ等のことを言う。電子供給層１６は、チャネル層１４よりもバンドギャップの大きい窒化物半導体を用いることができる。例えば、チャネル層１４がＧａＮ層からなる場合、電子供給層１６は、ＡｌＧａＮ層又はＩｎＡｌＮ層を用いることができる。また、ＡｌＮ層１２を成長させる際の原料ガスは、ＴＭＡとＮＨ３の場合に限らず、その他のガスを用いてもよい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０ ＳｉＣ基板
１２ ＡｌＮ層
１４ チャネル層
１６ 電子供給層
１８ ２次元電子ガス
２０ ゲート電極
２２ ソース電極
２４ ドレイン電極
２６ 保護膜
２８ 空乏層
３０ 島
１００ 半導体装置

Claims (8)

  1. ＳｉＣ基板と、
    前記ＳｉＣ基板上に設けられ、複数の島からなる島状パターンを有するＡｌＮ層と、
    前記ＡｌＮ層上に設けられた、窒化物半導体からなるチャネル層と、
    前記チャネル層上に設けられた、前記チャネル層よりもバンドギャップが大きい電子供給層と、
    前記電子供給層上に設けられたゲート電極、ソース電極、及びドレイン電極と、を備え、
    前記ＡｌＮ層は、前記島単体の面積および外周長から求められる円形度＝（４π×面積）／（外周長）２に関して、前記複数の島それぞれの前記円形度と前記面積との積の総和をＹ、前記複数の島それぞれの面積の総和をＸとすると、Ｙ／Ｘ＞０．２となることを特徴とする半導体装置。
  2. 前記ＡｌＮ層の平均厚さは、５ｎｍ以上且つ５０ｎｍ以下であることを特徴とする請求項１記載の半導体装置。
  3. 前記チャネル層は、ＧａＮ層であることを特徴とする請求項１または２記載の半導体装置。
  4. 前記電子供給層は、ＡｌＧａＮ層又はＩｎＡｌＮ層であることを特徴とする請求項３記載の半導体装置。
  5. ＳｉＣ基板上に、ＭＯＣＶＤ法を用いて、成長温度が１１００℃以下、成長圧力が３８ｔｏｒｒ以上、原料ガスのＶ／ＩＩＩ比が５００以上の成長条件でＡｌＮ層を形成する工程と、
    前記ＡｌＮ層上に窒化物半導体からなるチャネル層を形成する工程と、
    前記チャネル層上に、前記チャネル層よりもバンドギャップが大きい電子供給層を形成する工程と、
    前記電子供給層上に、ゲート電極、ソース電極、及びドレイン電極を形成する工程と、を備えることを特徴とする半導体装置の製造方法。
  6. 前記ＡｌＮ層は、複数の島からなる島状パターンを有し、前記島単体の面積および外周長から求められる円形度＝（４π×面積）／（外周長）２に関して、前記複数の島それぞれの前記円形度と前記面積との積の総和をＹ、前記複数の島それぞれの面積の総和をＸとすると、Ｙ／Ｘ＞０．２となることを特徴とする請求項５記載の半導体装置の製造方法。
  7. 前記ＡｌＮ層の平均厚さは、５ｎｍ以上且つ５０ｎｍ以下であることを特徴とする請求項５または６記載の半導体装置の製造方法。
  8. 前記原料ガスは、トリメチルアルミニウムとアンモニアであることを特徴とする請求項５から７のいずれか一項記載の半導体装置の製造方法。
JP2013045746A 2013-03-07 2013-03-07 半導体装置及びその製造方法 Pending JP2014175413A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013045746A JP2014175413A (ja) 2013-03-07 2013-03-07 半導体装置及びその製造方法
US14/198,114 US9029873B2 (en) 2013-03-07 2014-03-05 Semiconductor device including an aluminum nitride layer having a calculated area-averaged circularity and a method of manufacturing the device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013045746A JP2014175413A (ja) 2013-03-07 2013-03-07 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2014175413A true JP2014175413A (ja) 2014-09-22

Family

ID=51486742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013045746A Pending JP2014175413A (ja) 2013-03-07 2013-03-07 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US9029873B2 (ja)
JP (1) JP2014175413A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018163956A (ja) * 2017-03-24 2018-10-18 住友電気工業株式会社 窒化物半導体層の成長方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006286741A (ja) * 2005-03-31 2006-10-19 Eudyna Devices Inc 半導体装置およびその製造方法並びにその半導体装置製造用基板
JP2008251966A (ja) * 2007-03-30 2008-10-16 Fujitsu Ltd 半導体エピタキシャル基板、化合物半導体装置、およびそれらの製造方法
JP2011023677A (ja) * 2009-07-21 2011-02-03 Hitachi Cable Ltd 化合物半導体エピタキシャルウェハおよびその製造方法
JP2013004924A (ja) * 2011-06-21 2013-01-07 Sumitomo Electric Ind Ltd 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4198339B2 (ja) 2000-07-17 2008-12-17 ユーディナデバイス株式会社 化合物半導体装置
JP2006269862A (ja) 2005-03-25 2006-10-05 Oki Electric Ind Co Ltd 半導体装置形成用ウエハ、その製造方法、および電界効果型トランジスタ
CN101390201B (zh) * 2005-12-28 2010-12-08 日本电气株式会社 场效应晶体管和用于制备场效应晶体管的多层外延膜
US20130005118A1 (en) * 2011-07-01 2013-01-03 Sung Won Jun Formation of iii-v materials using mocvd with chlorine cleans operations

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006286741A (ja) * 2005-03-31 2006-10-19 Eudyna Devices Inc 半導体装置およびその製造方法並びにその半導体装置製造用基板
JP2008251966A (ja) * 2007-03-30 2008-10-16 Fujitsu Ltd 半導体エピタキシャル基板、化合物半導体装置、およびそれらの製造方法
JP2011023677A (ja) * 2009-07-21 2011-02-03 Hitachi Cable Ltd 化合物半導体エピタキシャルウェハおよびその製造方法
JP2013004924A (ja) * 2011-06-21 2013-01-07 Sumitomo Electric Ind Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018163956A (ja) * 2017-03-24 2018-10-18 住友電気工業株式会社 窒化物半導体層の成長方法

Also Published As

Publication number Publication date
US20140252377A1 (en) 2014-09-11
US9029873B2 (en) 2015-05-12

Similar Documents

Publication Publication Date Title
JP5634681B2 (ja) 半導体素子
JP5784440B2 (ja) 半導体装置の製造方法及び半導体装置
US9111904B2 (en) Substrate breakdown voltage improvement for group III-nitride on a silicon substrate
JP2009049121A (ja) ヘテロ接合型電界効果トランジスタ及びその製造方法
JP5799604B2 (ja) 半導体装置
JP6035721B2 (ja) 半導体装置の製造方法
JP2008171843A (ja) 半導体電子デバイス
JP2009206163A (ja) ヘテロ接合型電界効果トランジスタ
US9653591B2 (en) Compound semiconductor device having at least one buried semiconductor material region
JP2010232297A (ja) 半導体装置
US20210057561A1 (en) High electron mobility transistor device and methods for forming the same
JP2010278199A (ja) 電界効果型トランジスタおよびその製造方法
JP6604036B2 (ja) 化合物半導体装置及びその製造方法
JP2019033155A (ja) 窒化物半導体トランジスタの製造方法
US20140167058A1 (en) Compositionally graded nitride-based high electron mobility transistor
CN105609552A (zh) 高电子迁移率晶体管及其制造方法
US10332975B2 (en) Epitaxial substrate for semiconductor device and method for manufacturing same
US20110057198A1 (en) TECHNIQUE FOR DEVELOPMENT OF HIGH CURRENT DENSITY HETEROJUNCTION FIELD EFFECT TRANSISTORS BASED ON (10-10)-PLANE GaN BY DELTA-DOPING
US9437725B2 (en) Semiconductor device and semiconductor substrate
JP2017139390A (ja) 半導体装置、電源装置及び増幅器
JP5776344B2 (ja) 半導体装置
JP6707837B2 (ja) 半導体結晶基板、半導体装置、半導体結晶基板の製造方法及び半導体装置の製造方法
JP2012033708A (ja) 半導体装置の製造方法
JP2014175413A (ja) 半導体装置及びその製造方法
TWM508782U (zh) 半導體裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170725