CN104798182A - 肖特基势垒二极管及其制造方法 - Google Patents

肖特基势垒二极管及其制造方法 Download PDF

Info

Publication number
CN104798182A
CN104798182A CN201380060425.5A CN201380060425A CN104798182A CN 104798182 A CN104798182 A CN 104798182A CN 201380060425 A CN201380060425 A CN 201380060425A CN 104798182 A CN104798182 A CN 104798182A
Authority
CN
China
Prior art keywords
metal film
film
schottky contact
group iii
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380060425.5A
Other languages
English (en)
Inventor
石原邦亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN104798182A publication Critical patent/CN104798182A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

肖特基势垒二极管包括在从第一主表面侧到第二主表面侧的方向上依次布置的：第一电极(72)；III族氮化物膜(20)；绝缘膜(30)，其具有开口；肖特基接触金属膜(40)；接合金属膜(60)；导电支撑衬底(50)；和第二电极(75)。肖特基接触金属膜(40)的一部分可在绝缘膜(30)的一部分上延伸。肖特基势垒二极管还可包括设置在肖特基接触金属膜(40)的凹进部分和接合金属膜(60)之间的嵌入金属膜。因此，能够提供具有高击穿电压并且允许大电流从中流过的低成本肖特基势垒二极管及其制造方法。

Description

肖特基势垒二极管及其制造方法
技术领域
本发明涉及具有高击穿电压并且允许大电流从中流过的肖特基势垒二极管及其制造方法。
背景技术
使用III族氮化物膜的肖特基势垒二极管(下文中也被称为SBD)的优异性表现在高频特性、击穿电压特性、低开关损耗等，因此近年来受到关注。例如，日本专利特许公开No.2006-156457(PTD 1)公开了使用生长在硅衬底上的III族氮化物膜。
引用列表
专利文献
PTD1：日本专利特许公开No.2006-156457
发明内容
技术问题
关于日本专利特许公开No.2006-156457(PTD1)中公开的SBD(肖特基势垒二极管)，SBD中使用的III族氮化物膜生长在其化学组分与III族氮化物不同的硅衬底上。因此，膜具有1×108cm-2或更大的高位错密度，从而难以保持高击穿电压。另外，为了在硅衬底上生长具有与硅衬底的化学组分不同的化学组分的III族氮化物膜，必须在硅衬底上生长具有低结晶度的III族氮化物缓冲膜，然后在III族氮化物缓冲膜上生长III族氮化物膜。因为III族氮化物缓冲膜具有高电阻，所以难以在具有允许大电流从中通过的垂直结构的SBD中使用III族氮化物缓冲膜。
尽管可通过使用III族氮化物衬底作为III族氮化物膜将在其上生长的基础衬底解决以上问题，但价格高的III族氮化物衬底增加了制造SBD的成本。
本发明的一个目的是解决上述问题并且提供具有高击穿电压并且允许大电流从中流过的低成本肖特基势垒二极管及其制造方法。
问题的解决方案
根据一方面，本发明是一种肖特基势垒二极管，所述肖特基势垒二极管包括在从第一主表面侧到第二主表面侧的方向上依次布置的：第一电极、III族氮化物膜、绝缘膜，其具有开口、肖特基接触金属膜、接合金属膜、导电支撑衬底、以及第二电极。
在根据本发明的这个方面的肖特基势垒二极管中，所述肖特基接触金属膜的一部分可在所述绝缘膜的一部分上延伸。
根据本发明的这个方面的肖特基势垒二极管还可包括设置在所述接合金属膜和所述肖特基接触金属膜的凹进部分之间的嵌入金属膜，所述肖特基接触金属膜的所述凹进部分由于所述绝缘膜存在所述开口而形成。它还可包括设置在所述肖特基接触金属膜和所述接合金属膜之间以及所述嵌入金属膜和所述接合金属膜之间的防扩散金属膜。
根据本发明的这个方面的肖特基势垒二极管还可包括设置在所述肖特基接触金属膜和所述接合金属膜之间的防扩散金属膜。它还可包括设置在所述接合金属膜和所述防扩散金属膜的凹进部分之间的嵌入金属膜，所述防扩散金属膜的所述凹进部分由于所述绝缘膜存在所述开口而形成。
在根据本发明的这个方面的肖特基势垒二极管中，所述第一电极可位于所述III族氮化物膜的主表面的一部分上。
根据另一方面，本发明是一种制造肖特基势垒二极管的方法，所述方法包括以下步骤：在基础复合衬底的基础III族氮化物膜上形成III族氮化物膜，所述基础复合衬底包括基础支撑衬底和接合至所述基础支撑衬底的一个主表面侧的所述基础III族氮化物膜；在所述III族氮化物膜上，形成具有开口的绝缘膜；在所述绝缘膜的开口下面的所述III族氮化物膜上和在所述绝缘膜上，形成肖特基接触金属膜；通过将导电支撑衬底接合到所述肖特基接触金属膜上，来获得接合衬底，其中使接合金属膜插入在导电支撑衬底和所述肖特基接触金属膜之间；从所述接合衬底去除所述基础复合衬底；在所述III族氮化物膜上形成第一电极并且在所述导电支撑衬底上形成第二电极。
关于根据本发明的这个方面的制造肖特基势垒二极管的方法，在形成肖特基接触金属膜的所述步骤中，所述肖特基接触金属膜可被形成为所述肖特基接触金属膜的一部分在所述绝缘膜的一部分上延伸。
根据本发明的这个方面的制造肖特基势垒二极管的方法还包括在形成肖特基接触金属膜的所述步骤之后和获得接合衬底的所述步骤之前，在所述肖特基接触金属膜的凹进部分上形成嵌入金属膜的步骤，可通过将所述导电支撑衬底接合到所述肖特基接触金属膜上以及将所述导电支撑衬底接合到所述嵌入金属膜上，来执行获得接合衬底的所述步骤，其中使所述接合膜插入所述导电支撑衬底和所述肖特基接触金属膜之间已经所述导电支撑衬底和所述嵌入金属膜之间。所述方法还包括在形成嵌入金属膜的所述步骤之后和获得接合衬底的所述步骤之前，在所述肖特基接触金属膜上以及在所述嵌入金属膜上形成防扩散金属膜的步骤，可通过将所述导电支撑衬底接合到所述防扩散金属膜上，来执行获得接合衬底的所述步骤，其中使所述接合膜插入所述导电支撑衬底和所述防扩散金属膜之间。
根据本发明的这个方面的制造肖特基势垒二极管的方法还包括在所述形成肖特基接触金属膜的步骤之后和所述得到接合衬底的步骤之前，在所述肖特基接触金属膜上形成防扩散金属膜的步骤，可通过将所述导电支撑衬底接合到所述防扩散金属膜上，来执行获得接合衬底的所述步骤，其中使所述接合膜插入所述导电支撑衬底和所述防扩散金属膜之间。所述方法还包括在形成防扩散金属膜的所述步骤之后和获得接合衬底的所述步骤之前，在所述防扩散金属膜的凹进部分上形成嵌入金属膜的步骤，可通过将所述导电支撑衬底接合到所述防扩散金属膜上以及将所述导电支撑衬底接合到所述嵌入金属膜上，来执行获得接合衬底的所述步骤，其中使所述接合膜插入所述导电支撑衬底和所述防扩散金属膜之间已经所述导电支撑衬底和所述嵌入金属膜之间。
关于根据本发明的这个方面的制造肖特基势垒二极管的方法，所述第一电极可形成在所述III族氮化物膜的主表面的一部分上。
本发明的有益效果
根据本发明，可提供具有高击穿电压并且允许大电流流动的低成本肖特基势垒二极管及其制造方法。
附图说明
图1是示出根据本发明的肖特基势垒二极管的示例的示意性剖视图。
图2是示出根据本发明的肖特基势垒二极管的另一个示例的示意性剖视图。
图3是示出根据本发明的肖特基势垒二极管的又一个示例的示意性剖视图。
图4是示出根据本发明的肖特基势垒二极管的又一个示例的示意性剖视图。
图5是示出根据本发明的肖特基势垒二极管的又一个示例的示意性剖视图。
图6是示出根据本发明的肖特基势垒二极管中的III族氮化物膜、具有开口的绝缘膜和肖特基势垒金属膜的布置状态的示例的示意性平面图。
图7是示出根据本发明的肖特基势垒二极管中的III族氮化物膜、具有开口的绝缘膜和肖特基势垒金属膜的布置状态的另一个示例的示意性平面图。
图8是示出根据本发明的肖特基势垒二极管中的III族氮化物膜、具有开口的绝缘膜和肖特基势垒金属膜的布置状态的又一个示例的示意性平面图。
图9是示出根据本发明的制造肖特基势垒二极管的方法的示例的示意性剖视图。
图10是示出根据本发明的制造肖特基势垒二极管的方法的另一个示例的示意性剖视图。
图11是示出根据本发明的制造肖特基势垒二极管的方法的又一个示例的示意性剖视图。
图12是示出根据本发明的制造肖特基势垒二极管的方法的又一个示例的示意性剖视图。
图13是示出根据本发明的制造肖特基势垒二极管的方法的又一个示例的示意性剖视图。
图14是示出根据本发明的用于制造肖特基势垒二极管的方法的制造基础复合衬底的方法的示例的示意性剖视图。
具体实施方式
[肖特基势垒二极管]
参照图1至图5，本发明的实施例中的SBD(肖特基势垒二极管)包括在从第一主表面侧到第二主表面侧的方向上依次布置的第一电极72、III族氮化物膜20、具有开口的绝缘膜30、肖特基接触金属膜40、接合金属膜60、导电支撑衬底50和第二电极75。
在本实施例的SBD中，第一电极72、III族氮化物膜20、具有开口的绝缘膜30、肖特基接触金属膜40、接合金属膜60、导电支撑衬底50和第二电极75依次布置，因此，SBD具有高击穿电压并且允许大电流从中通过。
除了图1至图5之外，还参照图6至图8，在本实施例的SBD中，优选地，肖特基接触金属膜40的一部分在绝缘膜30的一部分上延伸。在这种情况下，肖特基接触金属膜40具有：肖特基接触部分40a，其被定位为在绝缘膜30的开口下方与III族氮化物膜20的上表面接触；绝缘接触部分40b，其被定位为与作为绝缘膜30的一部分的开口的外围部分的上表面接触。因此，肖特基接触金属膜40的肖特基接触部分40a的边缘上的电场集中减轻并且在肖特基接触金属膜40和绝缘膜30之间不存在间隙，因此，得到具有高击穿电压的SBD。如果肖特基接触金属膜40的一部分没有在绝缘膜的一部分上延伸，则肖特基接触金属膜40的边缘上出现电场集中并且在肖特基接触金属膜40和绝缘膜30之间存在间隙。因为此间隙被具有高粘附性和小逸出功的金属材料(例如，Sn合金)填充，并且因为金属材料和III族氮化物膜彼此接触的部分被定位为靠近欧姆接触，所以阻碍SBD的击穿电压提高。
在本实施例的SBD中，肖特基接触金属膜40在绝缘膜30的一部分上延伸的部分具有优选地1μm或更大且100μm或更小、且更优选地15μm或更大且30μm或更小的宽度W(即，肖特基接触金属膜40的绝缘接触部分40b的宽度W)，以确保肖特基接触金属膜40在绝缘膜30的一部分上延伸的部分和肖特基接触金属膜40的这个部分之间的粘附性，并且没有多余地占据没有促成电流的区域。
参照图6至图8，在本实施例的SBD中，绝缘膜30的开口的平面图形状和肖特基接触金属膜40的主表面形状不受特别限制。为了减轻肖特基接触金属膜40的肖特基接触部分40a的边缘上的电场集中并且允许起作用的主表面具有大面积，这些形状优选地是具有弧形顶点、圆形和椭圆形中的至少一个。例如，这些形状优选地是具有弧形顶点的正方形(图6)、具有弧形顶点的矩形(图7)、圆形(图8)等。关于绝缘膜30的开口的二维尺寸，为了稳定地形成绝缘膜30的开口并且允许肖特基接触金属膜40的绝缘接触部分40b具有制造成芯片所需的合适工艺余量，通过彼此相对的两边之间的距离或径向尺寸限定的开口的大小如下。最短距离或最短径向尺寸优选地是50μm或更大且更优选地200μm或更大，最长距离或最长径向尺寸优选地是(芯片宽度-60)μm或更小且更优选地(芯片宽度-100)μm或更小。例如，在芯片具有1500μm(芯片宽度)×1500μm(芯片宽度)的正方形形状的情况下，最长距离优选地是1440μm或更小且更优选地1400μm或更小。在下文中，将描述具体实施例。
第一实施例
参照图1，本发明的实施例中的SBD包括在从第一主表面侧到第二主表面侧的方向上依次布置的第一电极72、III族氮化物膜20、具有开口的绝缘膜30、肖特基接触金属膜40、接合金属膜60、导电支撑衬底50和第二电极75。肖特基接触金属膜40的一部分在绝缘膜30的一部分上延伸。如上所述，第一实施例的SBD可具有高击穿电压并且允许大电流从中流过。
第一电极72不特别受限制。然而，为了实现令人满意的与III族氮化物膜20和外部电极(未示出)的电连接，第一电极72优选地具有包括从III族氮化物膜20侧起依次定位的Al层和Au层的电极结构。考虑到III族氮化物膜20、第一电极72和外部电极之间的粘附性，本文中的第一电极72具有由从III族氮化物膜20起依次定位的Ti层、Al层、Ti层和Au层制成的四层结构。另外，第二电极75不特别受限制。然而，为了实现令人满意的与导电支撑衬底50和外部电极(未示出)的电连接，本文中的第二电极75具有由从导电支撑衬底50侧起依次定位的Ti层、Pt层和Au层制成的三层结构。
III族氮化物膜20不特别受限制。然而，为了实现高击穿电压，III族氮化物膜20优选地具有1×106cm-2或更小的位错密度。具有此低位错密度的III族氮化物膜20是通过在包括基础支撑衬底和接合到基础支撑衬底的一个主表面侧的基础III族氮化物膜的基础复合衬底的该基础III族氮化物膜上生长得到的，如随后结合第六实施例例证的。出于同时在III族氮化物膜20和肖特基接触金属膜40之间形成肖特基结并且在III族氮化物膜20和第一电极72之间形成欧姆结的目的，优选地，III族氮化物膜20包括具有相对高的施主浓度并且形成在第一电极72侧的n+型族氮化物层21和具有相对低的施主浓度并且形成在相反侧的n型III族氮化物层22。
具有开口的绝缘膜30不特别受限制。然而，为了实现是非开口部分的绝缘膜30的高绝缘度，绝缘膜30优选地是SiO2膜、Si3N4膜等。
肖特基接触金属膜40不特别受限制，只要它与III族氮化物膜20形成肖特基接触。然而，为了使形成金属膜的金属的逸出功和形成III族氮化物膜的III族氮化物的费米能级之间的适当差，肖特基接触金属膜40优选地是Ni/Au膜、Ti/Au膜、Pt/Au膜等。
接合金属膜60不特别受限制。然而，为了实现与肖特基接触金属膜40以及本文中随后将描述的嵌入的金属膜和防扩散金属膜的高连接能力，接合金属膜60优选地包括Au-Sn合金层。另外，为了防止Sn从Au-Sn合金层扩散到导电支撑衬底50中，接合金属膜60优选地在接合金属膜60的Au-Sn合金层和导电支撑衬底50之间包括从导电支撑衬底50侧起依次布置的三层，即，Ni层、Pt层和Au层。
导电支撑衬底50不特别受限制。然而，为了具有高导电率，导电支撑衬底50优选地是硅(Si)衬底、锗(Ge)衬底、碳化硅(SiC)衬底等，进一步优选地是除了高导电率之外还具有高导热性的铜(Cu)衬底、钼(Mo)衬底、钨(W)衬底、铜-钨(Cu-W)合金衬底等。
在第一实施例的SBD中，肖特基接触金属膜40设置在具有开口的绝缘膜30上并且设置在III族氮化物膜20上，并且肖特基接触金属膜40的一部分在绝缘膜30的一部分上延伸。因此，在肖特基接触金属膜40中，被定位为在绝缘膜30的开口下方与III族氮化物膜20的上表面接触的肖特基接触部分40a相对于被定位为与绝缘膜30的上表面接触的绝缘接触部分40b凹进。然而，肖特基接触金属膜40的凹进部分被接合金属膜60填充。特别地，在绝缘膜30的开口小的情况下，肖特基接触金属膜40的凹进部分完全被接合金属膜60填充。
第二实施例
参照图2，本发明的第二实施例中的SBD包括在从第一主表面侧到第二主表面侧的方向上依次布置的第一电极72、III族氮化物膜20、具有开口的绝缘膜30、肖特基接触金属膜40、嵌入金属膜80、接合金属膜60、导电支撑衬底50和第二电极75。肖特基接触金属膜40的一部分在绝缘膜30的一部分上延伸。即，相对于第一实施例的SBD，第二实施例的SBD另外包括设置在接合金属膜60和肖特基接触金属膜40的凹进部分之间的嵌入金属膜80，其中，凹进部分是因绝缘膜30存在开口而形成的。
像第一实施例的SBD一样，第二实施例的SBD可具有高击穿电压并且允许大电流流过。第二实施例的SBD中的第一电极72、III族氮化物膜20、具有开口的绝缘膜30、肖特基接触金属膜40、接合金属膜60、导电支撑衬底50和第二电极75分别与第一实施例的SBD中的第一电极72、III族氮化物膜20、具有开口的绝缘膜30、肖特基接触金属膜40、接合金属膜60、导电支撑衬底50和第二电极75类似。
在第二实施例的SBD中，肖特基接触金属膜40设置在具有开口的绝缘膜30上并且设置在III族氮化物膜20上，并且肖特基接触金属膜40的一部分在绝缘膜30的一部分上延伸。因此，在肖特基接触金属膜40中，被定位为在绝缘膜30的开口下方与III族氮化物膜20的上表面接触的肖特基接触部分40a相对于被定位为与绝缘膜30的上表面接触的绝缘接触部分40b凹进。因此，如果绝缘膜30的开口大，则在肖特基接触金属膜40的凹进部分和接合金属膜60之间存在间隙。然后，嵌入金属膜80设置在肖特基接触金属膜40的凹进部分和接合金属膜60之间，使得嵌入金属膜80完全填充肖特基接触金属膜40的凹进部分和接合金属膜60之间的空间。以此方式，可防止在凹进部分和接合金属膜60之间出现任何间隙。因此，例如，就导通电阻、击穿电压和通过取决于例如III族氮化物膜20是否剥离的外观而确定的良率方面而言，可改进SBD。
嵌入金属膜80不特别受限制。然而，为了具有接近肖特基接触金属膜40的逸出功，嵌入金属膜80优选地具有从肖特基接触金属膜40侧起依次的Ni层和Au层制成的双层结构。
第三实施例
参照图3，本发明的第三实施例中的SBD包括在从第一主表面侧到第二主表面侧的方向上依次布置的第一电极72、III族氮化物膜20、具有开口的绝缘膜30、肖特基接触金属膜40、嵌入金属膜80、防扩散金属膜90、接合金属膜60、导电支撑衬底50和第二电极75。肖特基接触金属膜40的一部分在绝缘膜30的一部分上延伸。即，相对于第二实施例的SBD，第三实施例的SBD另外包括设置在肖特基接触金属膜40和接合金属膜60之间以及嵌入金属膜80和接合金属膜60之间的防扩散金属膜90。
像第一实施例的SBD一样，第三实施例的SBD可具有高击穿电压并且允许大电流流过。另外，像第二实施例的SBD一样，第三实施例的SBD可具有完全填充肖特基接触金属膜40的凹进部分和接合金属膜60之间的空间从而防止其间有任何间隙的嵌入金属膜80。因此，例如，就导通电阻、击穿电压和通过取决于例如III族氮化物膜20是否剥离的外观而确定的良率方面而言，可改进SBD。
第三实施例的SBD中的第一电极72、III族氮化物膜20、具有开口的绝缘膜30、肖特基接触金属膜40、接合金属膜60、导电支撑衬底50和第二电极75分别与第一实施例的SBD中的第一电极72、III族氮化物膜20、具有开口的绝缘膜30、肖特基接触金属膜40、接合金属膜60、导电支撑衬底50和第二电极75类似。第三实施例的SBD中的嵌入金属膜80与第二实施例的SBD中的嵌入金属膜80类似。
在第三实施例的SBD中，防扩散金属膜90设置在肖特基接触金属膜40和接合金属膜60之间以及嵌入金属膜80和接合金属膜60之间，因此，可防止接合金属膜60中的金属原子扩散到肖特基接触金属膜40中和嵌入金属膜80中。因此，就正向阈值电压、导通电阻、击穿电压等方面而言，改进SBD。
防扩散金属膜90不特别受限制。在接合金属膜60中包括Au-Sn合金层的情况下，防扩散金属膜90优选地包括从肖特基接触金属膜40侧和嵌入金属膜80侧依次定位的三层，即，Ni层、Pt层和Au层，以防止Sn从Au-Sn合金层扩散。
第四实施例
参照图4，本发明的第四实施例中的SBD包括在从第一主表面侧到第二主表面侧的方向上依次布置的第一电极72、III族氮化物膜20、具有开口的绝缘膜30、肖特基接触金属膜40、防扩散金属膜90、接合金属膜60、导电支撑衬底50和第二电极75。肖特基接触金属膜40的一部分在绝缘膜30的一部分上延伸。即，相对于第一实施例的SBD，第四实施例的SBD另外包括设置在肖特基接触金属膜40和接合金属膜60之间的防扩散金属膜90。
像第一实施例的SBD一样，第四实施例的SBD可具有高击穿电压并且允许大电流流过。第四实施例的SBD中的第一电极72、III族氮化物膜20、具有开口的绝缘膜30、肖特基接触金属膜40、接合金属膜60、导电支撑衬底50和第二电极75分别与第一实施例的SBD中的第一电极72、III族氮化物膜20、具有开口的绝缘膜30、肖特基接触金属膜40、接合金属膜60、导电支撑衬底50和第二电极75类似。
在第四实施例的SBD中，防扩散金属膜90设置在肖特基接触金属膜40和接合金属膜60之间，因此，可防止接合金属膜60中的金属原子扩散到肖特基接触金属膜40中。因此，就正向阈值电压、导通电阻、击穿电压等方面而言，改进SBD。
第四实施例的SBD中的防扩散金属膜90与第三实施例的SBD中的防扩散金属膜90类似。
在第四实施例的SBD中，具有开口的绝缘膜30设置在III族氮化物膜20上，肖特基接触金属膜40设置在具有开口的绝缘膜30上，防扩散金属膜90设置在肖特基接触金属膜40上。另外，肖特基接触金属膜40的一部分在绝缘膜30的一部分上延伸。因此，在肖特基接触金属膜40中，被定位为在绝缘膜30的开口下方与III族氮化物膜20的上表面接触的肖特基接触部分40a相对于被定位为与绝缘膜30的上表面接触的绝缘接触部分40b凹进。在防扩散金属膜90中，形成在肖特基接触金属膜40的凹进部分上的部分相对于在除了肖特基接触金属膜40的凹进部分外的部分上形成的部分凹进。然而，防扩散金属膜90的凹进部分被接合金属膜60填充。特别地，在绝缘膜30的开口小的情况下，防扩散金属膜90的凹进部分完全被接合金属膜60填充。
第五实施例
参照图5，本发明的第五实施例中的SBD包括在从第一主表面侧到第二主表面侧的方向上依次布置的第一电极72、III族氮化物膜20、具有开口的绝缘膜30、肖特基接触金属膜40、防扩散金属膜90、嵌入金属膜80、接合金属膜60、导电支撑衬底50和第二电极75。肖特基接触金属膜40的一部分在绝缘膜30的一部分上延伸。即，相对于第四实施例的SBD，第五实施例的SBD另外包括设置在防扩散金属膜90的凹进部分和接合金属膜60之间的嵌入金属膜80，其中，凹进部分因存储绝缘膜30的开口而形成。
像第四实施例的SBD一样，第五实施例的SBD可具有高击穿电压并且允许大电流流过。另外，可防止接合金属膜60中的金属原子扩散到肖特基接触金属膜40中。因此，就正向阈值电压、导通电阻、击穿电压等方面而言，改进SBD。
第五实施例的SBD中的第一电极72、III族氮化物膜20、具有开口的绝缘膜30、肖特基接触金属膜40、接合金属膜60、导电支撑衬底50和第二电极75分别与第一实施例的SBD中的第一电极72、III族氮化物膜20、具有开口的绝缘膜30、肖特基接触金属膜40、接合金属膜60、导电支撑衬底50和第二电极75类似。第五实施例的SBD中的防扩散金属膜90也与第四实施例的SBD中的防扩散金属膜90类似。
在第五实施例的SBD中，具有开口的绝缘膜30设置在III族氮化物膜20上，肖特基接触金属膜40设置在具有开口的绝缘膜30上，防扩散金属膜90设置在肖特基接触金属膜40上，肖特基接触金属膜40的一部分在绝缘膜30的一部分上延伸。因此，在肖特基接触金属膜40中，被定位为在绝缘膜30的开口下方与III族氮化物膜20的上表面接触的肖特基接触部分40a相对于被定位为与绝缘膜30的上表面接触的绝缘接触部分40b凹进。在防扩散金属膜90中，形成在肖特基接触金属膜40的凹进部分上的部分相对于在除了肖特基接触金属膜40的凹进部分外的部分上形成的部分凹进。因此，如果绝缘膜30的开口大，则在防扩散金属膜90和接合金属膜60之间会存在间隙。然后，嵌入金属膜80设置在防扩散金属膜90的凹进部分和接合金属膜60之间，使得嵌入金属膜80完全填充防扩散金属膜90的凹进部分和接合金属膜60之间的空间。以此方式，可防止在其间出现任何间隙。因此，例如，就导通电阻、击穿电压和通过取决于例如III族氮化物膜20是否剥离的外观而确定的良率方面而言，可改进SBD。
第五实施例的SBD中的嵌入金属膜80与第二实施例的SBD中的嵌入金属膜80类似。
参照图1至图8，为了促进在将第一实施例至第五实施例的上述SBD均制造成芯片的过程中进行对准，优选地，第一电极72被图案化，使得第一电极72位于III族氮化物膜20的主表面的一部分上。如果第一电极72形成在III族氮化物膜20的整个表面上，肖特基接触金属膜40的布置是不可见的，这样使得在将二极管制造成芯片的过程中难以进行对准。
[制造肖特基势垒二极管的方法]
参照图9至图13，本发明的另一个实施例中的制造SBD(肖特基势垒二极管)的方法包括以下步骤：在基础复合衬底10的基础III族氮化物膜13上，形成III族氮化物膜20，基础复合衬底10包括基础支撑衬底11和接合到基础支撑衬底11的一个主表面侧的基础III族氮化物膜1(图9至图13中的(A))；在III族氮化物膜20上形成具有开口的绝缘膜30(图9至图13中的(B))；在绝缘膜30的开口下方的III族氮化物膜20上和绝缘膜30上，形成肖特基接触金属膜40(图9至图13中的(C))；通过在接合金属膜60插入导电支撑衬底50和肖特基接触金属膜40之间的情况下，将导电支撑衬底50接合到肖特基接触金属膜40上，得到接合衬底100(图9(D)、图10(E)、图11(F)、图12(E)和图13(F))；从接合表面100去除基础复合衬底10(图9(E)、图10(F)、图11(G)、图12(F)和图13(G))；在III族氮化物膜20上形成第一电极72并且在导电支撑衬底50上形成第二电极75(图9(F)、图10(G)、图11(H)、图12(G)和图13(H))。
本实施例中的制造SBD的方法包括上述步骤，从而使肖特基势垒二极管能够具有高击穿电压并且允许大电流流过，并且以低成本制造。
除了图9至图13之外，参照图6至图8，在本实施例中制造SBD的方法中的形成肖特基接触金属膜的步骤中，优选地，肖特基接触金属膜40被形成为使得肖特基接触金属膜40的一部分在绝缘膜30的一部分上延伸。在这种情况下，肖特基接触金属膜40具有：肖特基接触部分40a，其被定位为在绝缘膜30的开口下方与III族氮化物膜20的上表面接触；绝缘接触部分40b，其被定位为与作为绝缘膜30的部分的开口的外围部分的上表面接触。因此，肖特基接触金属膜40的肖特基接触部分40a的边缘上的电场集中减轻并且在肖特基接触金属膜40和绝缘膜30之间不存在间隙，因此，得到具有高击穿电压的SBD。如果肖特基接触金属膜40的一部分没有在绝缘膜的一部分上延伸，则出现在肖特基接触金属膜40的边缘上的电场集中并且在肖特基接触金属膜40和绝缘膜30之间存在间隙。因为此间隙被具有高粘附性和小逸出功的金属材料(例如，Sn合金)填充并且因为金属材料和III族氮化物膜彼此接触的部分被定位为靠近欧姆接触，所以阻碍SBD的击穿电压提高。下面，将描述具体实施例。
第六实施例
参照图9，本发明的第六实施例中的制造SBD的方法是指制造第一实施例中的SBD的方法，并且包括以下步骤：在基础复合衬底10的基础III族氮化物膜13上，形成III族氮化物膜20，基础复合衬底10包括基础支撑衬底11和接合到基础支撑衬底11的一个主表面侧的基础III族氮化物膜13(图9(A))；在III族氮化物膜20上形成具有开口的绝缘膜30(图9(B))；在绝缘膜30的开口下方的III族氮化物膜20上和绝缘膜30上，形成肖特基接触金属膜40(图9(C))；通过在接合金属膜60插入在导电支撑衬底50和肖特基接触金属膜40之间的情况下，将导电支撑衬底50接合到肖特基接触金属膜40上，得到接合衬底100(图9(D))；从接合表面100去除基础复合衬底10(图9(E))；在III族氮化物膜20上形成第一电极72并且在导电支撑衬底50上形成第二电极75(图9(F))。在形成肖特基接触金属膜40的步骤(图9(C))中，肖特基接触金属膜40被形成为使得肖特基接触金属膜40的一部分在绝缘膜30的一部分上延伸。
第六实施例中的制造SBD的方法包括上述步骤，从而使肖特基势垒二极管能够具有高击穿电压并且允许大电流流过，并且以低成本制造。
参照图9(A)，在基础复合衬底10的基础III族氮化物膜13上形成III族氮化物膜20的步骤中使用的基础复合衬底10使基础III族氮化物膜13接合到可以低成本制造的基础支撑衬底11的一个主表面侧，因此成本低。在其基础III族氮化物膜13上，可生长具有低位错密度和高结晶度的III族氮化物膜。
现在，参照图14，制备基础复合衬底10的步骤不特别受限制。然而，为了将具有低位错密度和高结晶度的基础III族氮化物膜13有效接合到基础支撑衬底11的一个主表面11m侧，制备基础复合衬底10的步骤优选地包括以下子步骤：在基础支撑衬底11的主表面11m上，形成基础接合膜12a(图14(A))；在基础III族氮化物膜母衬底13D的主表面13n上形成基础接合膜12b并且形成距离基础III族氮化物膜母衬底13D的主表面13n达预定深度的离子注入区13i(图14(B))；将形成在基础支撑衬底11上的基础接合膜12a和形成在基础III族氮化物膜母衬底13D上的基础接合膜12b结合在一起(图14(C))；将基础III族氮化物膜母衬底13D沿着离子注入区13i分成基础III族氮化物膜13和剩余基础III族氮化物膜母衬底13E，从而形成基础复合衬底10，在基础复合衬底10中，在基础接合膜12插入基础III族氮化物膜13和基础支撑衬底11的一个主表面11m之间的情况下，将基础III族氮化物膜13接合到基础支撑衬底11的一个主表面11m上(图14(D))。
基础复合衬底10的基础支撑衬底11不特别受限制。然而，为了在基础复合衬底10的基础III族氮化物膜13上生长具有低位错密度和高结晶度的III族氮化物膜20而没有造成裂缝，优选地，基础支撑衬底11的热膨胀系数等于基础III族氮化物膜13的热膨胀系数和III族氮化物膜20的热膨胀系数，或者这些热膨胀系数之间的绝对差的值是2×10-6K-1或更小。具体地，基础支撑衬底优选地是钼衬底、莫来石(Al2O3-SiO2)衬底、铱稳定氧化锆-莫来石衬底等。
在基础复合衬底10的基础III族氮化物膜13上形成III族氮化物膜20的方法不特别受限制。然而，为了外延生长具有低位错密度和高结晶度的III族氮化物膜20，该方法优选地是HVPE(混合气相外延)、MOCVD(金属有机化学气相沉积)、MBE(分子束外延)等。
参照图9(B)，在III族氮化物膜20上形成具有开口的绝缘膜30的步骤不特别受限制。然而，这个步骤优选地包括形成绝缘膜30的子步骤和在绝缘膜30中形成开口的子步骤。形成绝缘膜30的步骤不特别受限制，可应用等离子体CVD(化学气相沉积)、溅射等。在绝缘膜30中形成开口的方法不特别受限制，可应用通过用光刻等形成的抗蚀剂掩膜(未示出)蚀刻绝缘膜30的方法。
参照图9(C)，在绝缘膜30的开口下方的III族氮化物膜20上和绝缘膜30上形成肖特基接触金属膜40的步骤中，形成肖特基接触金属膜40的方法不特别受限制，可应用下面的方法等。具体地，使用光刻形成抗蚀剂掩膜(未示出)。通过EB(电子束)气相沉积、电阻加热气相沉积、溅射等在其上形成由多个层制成的金属膜，通过剥离抗蚀剂掩膜将其图案化，此后，将由多个层制成的金属膜退火，成为合金。
由此得到的肖特基接触金属膜40形成在绝缘膜30的开口下方的III族氮化物膜20上和绝缘膜30上，并且肖特基接触金属膜40的一部分在绝缘膜30的一部分上延伸。因此，在肖特基接触金属膜40上，被定位为与绝缘膜30的开口下方的III族氮化物膜20的上表面接触的肖特基接触部分40a相对于被定位为与绝缘膜30的上表面接触的绝缘接触部分40b凹进。
参见图9(D)，通过在接合金属膜60插入导电支撑衬底50和肖特基接触金属膜40之间的情况下，将导电支撑衬底50接合到肖特基接触金属膜40上得到接合衬底100的步骤不特别受限制。然而，为了有效得到接合衬底100，这个步骤优选地包括通过EB气相沉积、电阻加热气相沉积、溅射等在导电支撑衬底50上形成接合金属膜60的子步骤以及通过晶片结合器将肖特基接触金属膜40和接合金属膜60结合在一起的子步骤。此时，肖特基接触金属膜40的凹进部分被接合金属膜60填充。特别地，在绝缘膜30的开口小的情况下，肖特基接触金属膜40的凹进部分被接合金属膜60完全填充。
参照图9(E)，从接合衬底100去除基础复合衬底10的步骤不特别受限制。例如，通过去除构成基础复合衬底10的基础支撑衬底11、基础接合膜12和基础III族氮化物膜13，执行这个步骤。去除基础支撑衬底11、基础接合膜12和基础III族氮化物膜13的方法根据形成它们的材料的类型而不同。例如，在基础支撑衬底11是钼衬底的情况下，通过用硝酸等进行蚀刻，去除钼衬底。在基础支撑衬底11是莫来石衬底或铱稳定氧化锆-莫来石衬底的情况下，通过用氢氟酸等进行蚀刻，去除莫来石衬底或铱稳定氧化锆-莫来石衬底。在基础接合膜12是SiO2膜或Si3N4膜的情况下，通过用氢氟酸等进行蚀刻，去除SiO2膜或Si3N4膜。通过使用氯气作为蚀刻气体进行ICP(电感耦合等离子体)-RIE(反应离子蚀刻)等，去除基础III族氮化物膜13。
参照图9(F)，在III族氮化物膜20上形成第一电极72并且在导电支撑衬底50上形成第二电极75的步骤不特别受限制。例如，使用通过光刻形成的抗蚀剂膜(未示出)，通过EB气相沉积、电阻加热气相沉积、溅射等形成由多层制成的金属膜，此后对其进行退火。以此方式，通过进行图案化，形成第一电极72，使得第一电极72位于III族氮化物膜20的主表面的部分上。形成第二电极75的方法不特别受限制。例如，通过EB气相沉积、电阻加热气相沉积、溅射等形成由多层制成的金属膜，此后进行退火。
另外，通过上述步骤得到的多膜衬底被制造成芯片，从而得到第一实施例的SBD。
第七实施例
参照图10，本发明的第七实施例中的制造SBD的方法是指制造第二实施例中的SBD的方法，并且包括以下步骤：在基础复合衬底10的基础III族氮化物膜13上，形成III族氮化物膜20，基础复合衬底10包括基础支撑衬底11和与基础支撑衬底11的一个主表面侧接合的基础III族氮化物膜13(图10(A))；在III族氮化物膜20上形成具有开口的绝缘膜30(图10(B))；在绝缘膜30的开口下方的III族氮化物膜20上和绝缘膜30上，形成肖特基接触金属膜40(图10(C))；在肖特基接触金属膜40的凹进部分上，形成嵌入金属膜80(图10(D))；通过在接合金属膜60插入导电支撑衬底50和肖特基接触金属膜40之间的情况下，将导电支撑衬底50接合到肖特基接触金属膜40上，得到接合衬底100(图10(E))；从接合衬底100去除基础复合衬底10(图10(F))；在III族氮化物膜20上形成第一电极72并且在导电支撑衬底50上形成第二电极75(图10(G))。在形成肖特基接触金属膜40的步骤(图10(C))中，肖特基接触金属膜40被形成为使得肖特基接触金属膜40的一部分在绝缘膜的一部分上延伸。
即，相对于第六实施例中的制造SBD的方法，第七实施例中的制造SBD的方法包括：在形成肖特基接触金属膜40的步骤之后且得到接合衬底100的步骤之前，在肖特基接触金属膜40的凹进部分上形成嵌入金属膜80的步骤，并且通过在接合金属膜60插入导电支撑衬底50和肖特基接触金属膜40之间的情况下，将导电支撑衬底50接合到肖特基接触金属膜40上来执行得到接合衬底100的步骤。
第七实施例中的制造SBD的方法包括上述步骤，从而使肖特基势垒二极管能够具有高击穿电压并且允许大电流流过，并且以低成本制造，像第六实施例中的制造SBD的方法一样。
另外，关于第七实施例中的制造SBD的方法，肖特基接触金属膜40设置在具有开口的绝缘膜30上并且设置在III族氮化物膜20上，并且在肖特基接触金属膜40中，被定位为与绝缘膜30的开口下方的III族氮化物膜20的上表面接触的肖特基接触部分40a相对于被定位为与绝缘膜30的上表面接触的绝缘接触部分40b凹进。因此，如果在接合金属膜60插入肖特基接触金属膜40和导电支撑衬底50之间的情况下，将肖特基接触金属膜40和导电支撑衬底50直接接合在一起并且绝缘膜30的开口大，则可在肖特基接触金属膜40的凹进部分和接合金属膜60之间形成间隙。然后，执行在肖特基接触金属膜40的凹进部分和接合金属膜60之间设置嵌入金属膜80的步骤，使得嵌入金属膜80完全填充肖特基接触金属膜40的凹进部分和接合金属膜60之间的空间。以此方式，可防止在凹进部分和接合金属膜60之间出现任何间隙。因此，例如，就导通电阻、击穿电压和通过取决于例如III族氮化物膜20是否剥离的外观而确定的良率方面而言，可改进SBD。
在第七实施例中的制造SBD的方法中，在基础复合衬底10的基础III族氮化物膜13上，形成III族氮化物膜20(图10(A))；在III族氮化物膜20上形成具有开口的绝缘膜30(图10(B))；在绝缘膜30的开口下方的III族氮化物膜20上和绝缘膜30上，形成肖特基接触金属膜40(图10(C))的步骤分别类似于在第六实施例中的制造SBD的方法中的在基础复合衬底10的基础III族氮化物膜13上，形成III族氮化物膜20(图9(A))；在III族氮化物膜20上形成具有开口的绝缘膜30(图9(B))；在绝缘膜30的开口下方的III族氮化物膜20上和绝缘膜30上，形成肖特基接触金属膜40(图9(C))的步骤。
参照图10(D)，在肖特基接触金属膜40的凹进部分上形成嵌入金属膜80的步骤中，形成嵌入金属膜80的方法不特别受限制，可应用下面的方法等。具体地，通过光刻形成抗蚀剂掩膜(未示出)，通过EB气相沉积、电阻加热气相沉积、溅射等在其上形成由多个层制成的金属膜，进一步剥离抗蚀剂掩膜。在肖特基接触金属膜40的凹进部分上形成嵌入金属膜80的步骤致使肖特基接触金属膜40的凹进部分减小或变平。
参见图10(E)，在通过在接合金属膜60插入导电支撑衬底50和肖特基接触金属膜40之间以及导电支撑衬底50和嵌入金属膜80之间的情况下，将导电支撑衬底50接合到肖特基接触金属膜40上和嵌入金属膜80上来得到接合衬底100的步骤中，形成嵌入金属膜80致使肖特基接触金属膜40的凹进部分减小或变平。因此，通过接合金属膜60将它们接合在一起，而不造成间隙。在接合金属膜60插入其间的情况下接合导电支撑衬底50的步骤优选地包括与在第六实施例中的制造SBD的方法中在接合金属膜60插入其间的情况下接合导电支撑衬底50的步骤的子步骤类似的子步骤。
在第七实施例中的制造SBD的方法中，从接合衬底100去除基础复合衬底10(图10(F))；在III族氮化物膜20上形成第一电极72并且在导电支撑衬底50上形成第二电极75(图10(G))的步骤分别类似于在第六实施例中的制造SBD的方法中，从接合衬底100去除基础复合衬底10(图9(E))；在III族氮化物膜20上形成第一电极72并且在导电支撑衬底50上形成第二电极75(图9(F))的步骤。
第八实施例
参照图11，本发明的第八实施例中的制造SBD的方法是指制造第三实施例中的SBD的方法，并且包括以下步骤：在基础复合衬底10的基础III族氮化物膜13上，形成III族氮化物膜20，基础复合衬底10包括基础支撑衬底11和接合到基础支撑衬底11的一个主表面侧的基础III族氮化物膜13(图11(A))；在III族氮化物膜20上形成具有开口的绝缘膜30(图11(B))；在绝缘膜30的开口下方的III族氮化物膜20上和绝缘膜30上，形成肖特基接触金属膜40(图11(C))；在肖特基接触金属膜40的凹进部分上，形成嵌入金属膜80(图11(D))；在肖特基接触金属膜40上和嵌入金属膜80上，形成防扩散金属膜90(图11(E))；通过在接合金属膜60插入导电支撑衬底50和防扩散金属膜90之间的情况下，将导电支撑衬底50接合到防扩散金属膜90上，得到接合衬底100(图11(F))；从接合衬底100去除基础复合衬底10(图11(G))；在III族氮化物膜20上形成第一电极72并且在导电支撑衬底50上形成第二电极75(图11(H))。在形成肖特基接触金属膜40的步骤(图11(C))中，肖特基接触金属膜40被形成为使得肖特基接触金属膜40的一部分在绝缘膜的一部分上延伸。
即，相对于第七实施例中的制造SBD的方法，第八实施例中的制造SBD的方法包括：在形成嵌入金属膜80的步骤之后且得到接合衬底100的步骤之前，在肖特基接触金属膜40上和嵌入金属膜80上形成防扩散金属膜90的步骤，并且通过在接合金属膜60插入导电支撑衬底50和防扩散金属膜90之间的情况下，将导电支撑衬底50接合到防扩散金属膜90上来执行得到接合衬底100的步骤。
第八实施例中的制造SBD的方法包括上述步骤，从而使肖特基势垒二极管能够具有高击穿电压并且允许大电流流过，并且以低成本制造，像第七实施例中的制造SBD的方法一样。另外，嵌入金属膜80完全填充肖特基接触金属膜40的凹进部分和接合金属膜60之间的空间。以此方式，可防止在凹进部分和接合金属膜60之间出现任何间隙。因此，例如，就导通电阻、击穿电压和通过取决于例如III族氮化物膜20是否剥离的外观而确定的良率方面而言，可改进SBD。
另外，关于第八实施例中的制造SBD的方法，在肖特基接触金属膜40上和嵌入金属膜80上，形成防扩散金属膜90的步骤和通过在接合金属膜60插入导电支撑衬底50和防扩散金属膜90之间的情况下，将导电支撑衬底50接合到防扩散金属膜90上得到接合衬底100的步骤致使在肖特基接触金属膜40和接合金属膜60之间以及嵌入金属膜80和接合金属膜60之间形成防扩散金属膜90，因此，可防止接合金属膜60中的金属原子扩散到肖特基接触金属膜40中和嵌入金属膜80中。因此，就正向阈值电压、导通电阻、击穿电压等而言，改进了SBD。
在第八实施例中的制造SBD的方法中，在基础复合衬底10的基础III族氮化物膜13上，形成III族氮化物膜20(图11(A))；在III族氮化物膜20上形成具有开口的绝缘膜30(图11(B))；在绝缘膜30的开口下方的III族氮化物膜20上和绝缘膜30上，形成肖特基接触金属膜40(图11(C))；在肖特基接触金属膜40的凹进部分上，形成嵌入金属膜80(图11(D))的步骤类似于第七实施例中的制造SBD的方法中，在基础复合衬底10的基础III族氮化物膜13上，形成III族氮化物膜20(图10(A))；在III族氮化物膜20上形成具有开口的绝缘膜30(图10(B))；在绝缘膜30的开口下方的III族氮化物膜20上和绝缘膜30上，形成肖特基接触金属膜40(图10(C))；在肖特基接触金属膜40的凹进部分上，形成嵌入金属膜80(图10(D))。
参照图11(E)，在肖特基接触金属膜40上和嵌入金属膜80上，形成防扩散金属膜90的步骤中，形成防扩散金属膜90的方法不特别受限制，并且例如可应用形成通过EB气相沉积、电阻加热气相沉积、溅射等由多个层制成的金属膜的方法。
参照图11(F)，在通过在接合金属膜60插入导电支撑衬底50和防扩散金属膜90之间的情况下，将导电支撑衬底50接合到防扩散金属膜90上得到接合衬底100的步骤中，在接合金属膜60插入其间的情况下接合导电支撑衬底50的步骤类似于第六实施例中的制造SBD的方法中在接合金属膜60插入其间的情况下接合导电支撑衬底50的步骤。
在第八实施例中的制造SBD的方法中，从接合衬底100去除基础复合衬底10(图11(G))；在III族氮化物膜20上形成第一电极72并且在导电支撑衬底50上形成第二电极75(图11(H))的步骤分别类似于在第六实施例中的制造SBD的方法中，从接合衬底100去除基础复合衬底10(图9(E))；在III族氮化物膜20上形成第一电极72并且在导电支撑衬底50上形成第二电极75(图9(F))的步骤。
第九实施例
参照图12，本发明的第九实施例中的制造SBD的方法是指制造第四实施例中的SBD的方法，并且包括以下步骤：在基础复合衬底10的基础III族氮化物膜13上，形成III族氮化物膜20，基础复合衬底10包括基础支撑衬底11和接合到基础支撑衬底11的一个主表面侧的基础III族氮化物膜13(图12(A))；在III族氮化物膜20上形成具有开口的绝缘膜30(图12(B))；在绝缘膜30的开口下方的III族氮化物膜20上和绝缘膜30上，形成肖特基接触金属膜40(图12(C))；在肖特基接触金属膜40上，形成防扩散金属膜90(图12(D))；通过在接合金属膜60插入导电支撑衬底50和防扩散金属膜90之间的情况下，将导电支撑衬底50接合到防扩散金属膜90上，得到接合衬底100(图12(E))；从接合衬底100去除基础复合衬底10(图12(F))；在III族氮化物膜20上形成第一电极72并且在导电支撑衬底50上形成第二电极75(图12(G))。在形成肖特基接触金属膜40的步骤(图12(C))中，肖特基接触金属膜40被形成为使得肖特基接触金属膜40的一部分在绝缘膜30的一部分上延伸。
即，相对于第六实施例中的制造SBD的方法，第九实施例中的制造SBD的方法包括：在形成肖特基接触金属膜40的步骤之后且得到接合衬底100的步骤之前，在肖特基接触金属膜40上形成防扩散金属膜90的步骤，并且通过在接合金属膜60插入导电支撑衬底50和防扩散金属膜90之间的情况下，将导电支撑衬底50接合到防扩散金属膜90上来执行得到接合衬底100的步骤。
第九实施例中的制造SBD的方法包括上述步骤，从而使肖特基势垒二极管能够具有高击穿电压并且允许大电流流过，并且以低成本制造，像第六实施例中的制造SBD的方法一样。
另外，关于第九实施例中的制造SBD的方法，在肖特基接触金属膜40上形成防扩散金属膜90的步骤和通过在接合金属膜60插入导电支撑衬底50和防扩散金属膜90之间的情况下，将导电支撑衬底50接合到防扩散金属膜90上得到接合衬底100的步骤致使在肖特基接触金属膜40和接合金属膜60之间形成防扩散金属膜90，因此，可防止接合金属膜60中的金属原子扩散到肖特基接触金属膜40中和嵌入金属膜80中。因此，就正向阈值电压、导通电阻、击穿电压等而言，改进了SBD。
在第九实施例中的制造SBD的方法中，在基础复合衬底10的基础III族氮化物膜13上，形成III族氮化物膜20(图12(A))；在III族氮化物膜20上形成具有开口的绝缘膜30(图12(B))；在绝缘膜30的开口下方的III族氮化物膜20上和绝缘膜30上，形成肖特基接触金属膜40(图12(C))的步骤分别类似于第六实施例中的制造SBD的方法中，在基础复合衬底10的基础III族氮化物膜13上，形成III族氮化物膜20(图9(A))；在III族氮化物膜20上形成具有开口的绝缘膜30(图9(B))；在绝缘膜30的开口下方的III族氮化物膜20上和绝缘膜30上，形成肖特基接触金属膜40(图9(C))。
参照图12(D)，在肖特基接触金属膜40上形成防扩散金属膜90的步骤中，形成防扩散金属膜90的方法类似于第八实施例中的形成SBD的防扩散金属膜90的方法。
以此方式得到的防扩散金属膜90形成在肖特基接触金属膜40上，在肖特基接触金属膜40中，形成在绝缘膜30的开口下方的III族氮化物膜20上形成的肖特基接触部分40a相对于绝缘膜30上形成的绝缘接触部分40b凹进。因此，在防扩散金属膜90中，在肖特基接触金属膜40的凹进部分上形成的部分相对于在肖特基接触金属膜40的除了凹进部分外的部分上形成的部分凹进。
参照图12(E)，在通过在接合金属膜60插入导电支撑衬底50和防扩散金属膜90之间的情况下，将导电支撑衬底50接合到防扩散金属膜90上得到接合衬底100的步骤中，在接合金属膜60插入其间的情况下接合导电支撑衬底50的步骤优选地包括与第六实施例中的制造SBD的方法中在接合金属膜60插入其间的情况下接合导电支撑衬底50的步骤的子步骤类似的子步骤。在这种情况下，防扩散金属膜90的凹进部分被接合金属膜60填充。特别地，在绝缘膜30的开口小的情况下，防扩散金属膜90的凹进部分被接合金属膜60完全填充。
在第九实施例中的制造SBD的方法中，从接合衬底100去除基础复合衬底10(图12(F))；在III族氮化物膜20上形成第一电极72并且在导电支撑衬底50上形成第二电极75(图12(G))的步骤分别类似于在第六实施例中的制造SBD的方法中，从接合衬底100去除基础复合衬底10(图9(E))；在III族氮化物膜20上形成第一电极72并且在导电支撑衬底50上形成第二电极75(图9(F))的步骤。
第十实施例
参照图13，本发明的第十实施例中的制造SBD的方法是指制造第五实施例中的SBD的方法，并且包括以下步骤：在基础复合衬底10的基础III族氮化物膜13上，形成III族氮化物膜20，基础复合衬底10包括基础支撑衬底11和与基础支撑衬底11的一个主表面侧接合的基础III族氮化物膜13(图13(A))；在III族氮化物膜20上形成具有开口的绝缘膜30(图13(B))；在绝缘膜30的开口下方的III族氮化物膜20上和绝缘膜30上，形成肖特基接触金属膜40(图13(C))；在肖特基接触金属膜40上形成防扩散金属膜90(图13(D))；在防扩散金属膜90的凹进部分上，形成嵌入金属膜80(图13(E))；通过在接合金属膜60插入导电支撑衬底50与防扩散金属膜90之间和导电支撑衬底50与嵌入金属膜80之间的情况下，将导电支撑衬底50接合到防扩散金属膜90和嵌入金属膜80上，得到接合衬底100(图13(F))；从接合衬底100去除基础复合衬底10(图13(G))；在III族氮化物膜20上形成第一电极72并且在导电支撑衬底50上形成第二电极75(图13(H))。在形成肖特基接触金属膜40的步骤(图13(C))中，肖特基接触金属膜40被形成为使得肖特基接触金属膜40的一部分在绝缘膜30的一部分上延伸。
即，相对于第九实施例中的制造SBD的方法，第十实施例中的制造SBD的方法包括：在形成防扩散金属膜90的步骤之后且得到接合衬底100的步骤之前，在防扩散金属膜90的凹进部分上形成嵌入金属膜80的步骤，并且通过在接合金属膜60插入导电支撑衬底50和防扩散金属膜90之间以及导电支撑衬底50和嵌入金属膜80之间的情况下，将导电支撑衬底50接合到防扩散金属膜90上和嵌入金属膜80上来执行得到接合衬底100的步骤。
第十实施例中的制造SBD的方法包括上述步骤，从而使肖特基势垒二极管能够具有高击穿电压并且允许大电流流过，并且以低成本制造，像第九实施例中的制造SBD的方法一样。另外，因为在肖特基接触金属膜40和接合金属膜60之间形成防扩散金属膜90，所以可防止接合金属膜60中的金属原子扩散到肖特基接触金属膜40中。因此，就正向阈值电压、导通电阻、击穿电压等方面而言，改进了SBD。
另外，关于第十实施例中的制造SBD的方法，在肖特基接触金属膜40上形成防扩散金属膜90，在肖特基接触金属膜40中，在绝缘膜30的开口下方的III族氮化物膜20上形成的肖特基接触部分40a相对于接触绝缘膜30上形成的绝缘接触部分40b凹进。因此，在防扩散金属膜90中，形成在肖特基接触金属膜40的凹进部分上的部分相对于除了在肖特基接触金属膜40的凹进部分外的部分上形成的部分凹进。因此，如果在接合金属膜60插入防扩散金属膜90和导电支撑衬底50之间的情况下，将防扩散金属膜90和导电支撑衬底50直接接合在一起并且绝缘膜30的开口大，即肖特基接触金属膜40的凹进部分大，则可在防扩散金属膜90的凹进部分和接合金属膜60之间形成间隙。然后，执行在防扩散金属膜90的凹进部分上形成嵌入金属膜80和通过在接合金属膜60插入在导电支撑衬底50和防扩散金属膜90之间以及导电支撑衬底50和嵌入金属膜80之间的情况下，将导电支撑衬底50接合到防扩散金属膜90上和嵌入金属膜80上的步骤。因此，嵌入金属膜80完全填充防扩散金属膜90的凹进部分和接合金属膜60之间的空间，从而防止其间出现间隙。因此，例如，就导通电阻、击穿电压和通过取决于例如III族氮化物膜20是否剥离的外观而确定的良率方面而言，可改进SBD。
在第十实施例中的制造SBD的方法中，在基础复合衬底10的基础III族氮化物膜13上，形成III族氮化物膜20(图13(A))；在III族氮化物膜20上形成具有开口的绝缘膜30(图13(B))；在绝缘膜30的开口下方的III族氮化物膜20上和绝缘膜30上，形成肖特基接触金属膜40(图13(C))；在肖特基接触金属膜40上形成防扩散金属膜90(图13(D))的步骤分别类似于在第九实施例中的制造SBD的方法中，在基础复合衬底10的基础III族氮化物膜13上，形成III族氮化物膜20(图12(A))；在III族氮化物膜20上形成具有开口的绝缘膜30(图12(B))；在绝缘膜30的开口下方的III族氮化物膜20上和绝缘膜30上，形成肖特基接触金属膜40(图12(C))；在肖特基接触金属膜40上形成防扩散金属膜90(图12(D))的步骤。
参照图13(E)，在防扩散金属膜90的凹进部分上形成嵌入金属膜80的步骤中，形成嵌入金属膜80的方法类似于第七实施例中的制造SBD的方法中形成嵌入金属膜80的方法。在防扩散金属膜90的凹进部分上形成嵌入金属膜80的步骤致使防扩散金属膜90的凹进部分减小或变平。
参照图13(F)，在通过在接合金属膜60插入导电支撑衬底50和防扩散金属膜90之间以及在导电支撑衬底50和嵌入金属膜80之间的情况下，将导电支撑衬底50接合到防扩散金属膜90和嵌入金属膜80上得到接合衬底100的步骤中，形成嵌入金属膜80致使防扩散金属膜90的凹进部分减小或变平。因此，它们通过接合金属膜60接合在一起，而没有造成间隙。在接合金属膜60插入其间的情况下接合导电支撑衬底50的步骤优选地包括与第六实施例中的制造SBD的方法中在接合金属膜60插入其间的情况下接合导电支撑衬底50的步骤的子步骤类似的子步骤。
在第十实施例中的制造SBD的方法中，从接合衬底100去除基础复合衬底10(图13(G))；在III族氮化物膜20上形成第一电极72并且在导电支撑衬底50上形成第二电极75(图13(H))分别类似于在第六实施例中的制造SBD的方法中，从接合衬底100去除基础复合衬底10(图9(E))；在III族氮化物膜20上形成第一电极72并且在导电支撑衬底50上形成第二电极75(图9(F))。
参照图9(F)、图10(G)、图11(H)、图12(G)和图13(H)，关于第六实施例至第十实施例中的制造SBD的方法，为了有助于将SBD制造成芯片，优选地，第一电极72被图案化，使得第一电极72位于III族氮化物膜20的主表面的部分上。将第一电极72图案化的方法不特别受限制。出于有效图案化的缘故，光刻等是合适的。
实例
实例1
实例1对应于第一实施例中的SBD和第六实施例中的至少SBD的方法。
1.形成III族氮化物膜
首先，参照图9(A)，制备基础复合衬底10，基础复合衬底10包括：基础支撑衬底11，其厚度为450μm；基础接合膜12，其由厚度为400nm的SiO2膜形成，设置在基础支撑衬底11的一个主表面上；基础III族氮化物膜13，其由厚度为150nm的GaN膜形成，设置在基础接合膜12上。基础III族氮化物膜的主表面是作为(0001)平面的Ga原子平面。如图14中所示，通过在基础接合膜12插入基础支撑衬底11和其中形成有离子注入区的基础III族氮化物膜母基板13D的情况下，将基础支撑衬底11和基础III族氮化物膜母基板13D结合在一起，此后沿着离子注入区13i将基础III族氮化物膜母基板13D分成基础III族氮化物膜13和剩余的基础III族氮化物膜母基板30E，得到这个基础复合衬底10。基础III族氮化物膜13具有大约1×105cm-2的低位错密度和高结晶度。
制备分别包括作为基础支撑衬底11的以下三个不同衬底的三个不同基础复合衬底作为基础复合衬底10。制备是钼衬底、莫来石衬底和铱稳定氧化锆-莫来石衬底的三个不同衬底。至于莫来石衬底的化学组分，它包括64摩尔％的Al2O3和36摩尔％的SiO2。至于铱稳定氧化锆-莫来石衬底的化学组分，它包括30质量％的铱稳定氧化锆和70质量的莫来石。至于铱稳定氧化锆的化学组分，它包括10摩尔％的Y2O3和90摩尔％的ZrO2。至于莫来石的化学组分，它包括60摩尔％的Al2O3和40摩尔％的SiO2。这些基础支撑衬底11均具有两英寸(5.08cm)的直径和450μm的厚度，并且使其主表面经受精确镜面抛光，使得其粗糙度Ra(粗糙度Ra在本文中是指在JIS B0601:2001下限定的算术平均粗糙度Ra，下文中也同样如此)小于10nm。另外，跨从室温(25℃)至1200℃的温度范围，钼衬底和的铱稳定氧化锆-莫来石衬底的热膨胀系数等于GaN的热膨胀系数。跨从室温(25℃)至1200℃的温度范围，莫来石衬底的热膨胀系数是GaN的热膨胀系数的80％。
接下来，在基础复合衬底10的基础III族氮化物膜13上，应用MOCVD，形成由厚度为1μm且施主浓度为1.5×1018cm-3的n+-GaN层形成的n+型III族氮化物层21和由厚度为7μm且施主浓度为5.5×1015cm-3的n--GaN层形成的n型III族氮化物层22作为III族氮化物膜20。关于得到的III族氮化物膜20，没有出现裂缝并且它具有通过CL(阴极电致发光)测得的105cm-2量级的低位错密度。
2.形成具有开口的绝缘膜
接下来，参照图9(B)，在III族氮化物膜20上，应用等离子体CVD，使用硅烷气体和氨气作为原料气体形成由厚度为500nm的Si3N4膜形成的绝缘膜30。随后，使用RTA(快速热退后)炉，在氮气气氛下在600℃下执行退火三分钟。
接下来，用缓冲氢氟酸(是指质量比为1：5的50质量％的氢氟酸的水溶液和40质量％的氯化铵的水溶液的混合物)，使用通过光刻在绝缘膜30上形成的抗蚀剂掩膜执行蚀刻15分钟，以去除抗蚀剂掩膜的开口中的绝缘膜30。在蚀刻之后，通过丙酮去除抗蚀剂掩膜。以此方式，将绝缘膜30形成为从平面图看具有带弧形顶点的矩形开口的200μm×5000μm形状的场板，弧形顶点的半径曲率是50μm。
3.形成肖特基接触金属膜
接下来，参照图9(C)，在具有开口的绝缘膜30上，通过光刻形成抗蚀剂膜。在绝缘膜30的开口下方的III族氮化物膜20上和绝缘膜30上，通过EB气相沉积连续地形成厚度为500埃的Ni层和厚度为3000埃的Au层，通过用丙酮剥离抗蚀剂掩膜进行图案化，然后通过RTA(快速热退火)炉在氮气气氛中在400℃下退火三分钟，成为合金。因此，以肖特基接触金属膜40的一部分在绝缘膜30的一部分上延伸的方式，形成肖特基接触金属膜40。在绝缘膜30的该部分上延伸的肖特基接触金属膜40的部分具有15μm的宽度(下文中，被称为肖特基接触金属膜40的绝缘接触部分40b的宽度)。
4.形成接合衬底
接下来，参照图9(D)，制备厚度为两英寸(5.08cm)和厚度为320μm的Si衬底作为导电支撑衬底50。这个Si衬底具有小于0.001Ωcm的电阻并且被掺杂p型。
接下来，在导电支撑衬底50上，应用EB气相沉积，以形成厚度为500埃的Ni层、厚度为4000埃的Pt层和厚度为500埃的Au层作为接合金属膜60。另外，在这个金属膜上，应用电阻加热气相沉积，以形成厚度为5μm的Au-Sn层(化学组分：70质量％的Au和30质量％的Sn)。
接下来，通过晶片结合器将肖特基接触金属膜40的Au层和接合金属膜60的Au-Sn层接合在一起，从而得到接合衬底100。用于接合的条件是小于1Pa的真空气氛、300℃的温度和10分钟的接合时间。在它们接合在一起之后，使用超声显微镜确认接合表面没有缺陷(保持空隙)等。
5.从接合衬底去除基础复合衬底
接下来，参照图9(E)，通过去除基础支撑衬底11、基础接合膜12和基础III族氮化物膜13，从接合衬底100去除基础复合衬底10。
在基础支撑衬底11是钼衬底的情况下，制备直径为3英寸(7.62cm)且厚度为500μm的蓝宝石衬底(未示出)。在蜡插入这个蓝宝石衬底和接合衬底100的导电支撑衬底50的Si衬底之间的情况下，将Si衬底结合到这个蓝宝石衬底，其外侧表面也受蜡保护。接下来，制备35质量％硝酸的水溶液。在以200rpm搅拌的硝酸水溶液中，将结合到蓝宝石衬底的接合衬底100浸没40分钟，从而蚀刻掉作为基础支撑衬底的钼衬底。用盐酸和纯水冲洗所得的衬底。随后，将它浸没在缓冲氢氟酸中10分钟，从而蚀刻掉作为基础接合膜12的SiO2膜。在由此得到的衬底上，暴露作为基础III族氮化物膜13的基础GaN膜。
在基础支撑衬底11是莫来石衬底的情况下，用表面研磨机研磨作为接合衬底100的基础支撑衬底11的莫来石衬底，使得厚度变成40μm。接下来，制备直径为3英寸(7.62cm)且厚度为500μm的蓝宝石衬底(未示出)。在蜡插入这个蓝宝石衬底和接合衬底100的导电支撑衬底50的Si衬底之间的情况下，将Si衬底结合到这个蓝宝石衬底，其外侧表面也受蜡保护。接下来，制备50质量％氢氟酸的水溶液。在以200rpm搅拌的氢氟酸水溶液中，将结合到蓝宝石衬底的接合衬底100浸没30分钟，从而蚀刻掉作为基础接合膜12的SiO2膜并因此剥离作为基础支撑衬底11的莫来石衬底。在由此得到的衬底上，暴露作为基础III族氮化物膜13的基础GaN膜。
在基础支撑衬底11是铱稳定氧化锆-莫来石衬底的情况下，用表面研磨机研磨作为接合衬底100的基础支撑衬底11的铱稳定氧化锆-莫来石衬底，使得厚度变成40μm。接下来，制备直径为3英寸(7.62cm)且厚度为500μm的蓝宝石衬底(未示出)。在蜡插入这个蓝宝石衬底和接合衬底100的导电支撑衬底50的Si衬底之间的情况下，将Si衬底结合到这个蓝宝石衬底，其外侧表面也受蜡保护。接下来，制备50质量％氢氟酸的水溶液。在以200rpm搅拌的氢氟酸水溶液中，将结合到蓝宝石衬底的接合衬底100浸没8小时，从而蚀刻掉作为基础接合膜12的SiO2膜并因此剥离作为基础支撑衬底11的莫来石衬底。在由此得到的衬底上，暴露作为基础III族氮化物膜13的基础GaN膜。
接下来，使用氯气作为蚀刻气体，通过ICP-RIE蚀刻掉作为所得衬底下方的基础III族氮化物膜13的基础GaN膜。
6.形成第一电极和第二电极
接下来，参照图9(F)，在所得衬底的III族氮化物膜20上，通过光刻形成抗蚀剂掩膜。在这个膜上，应用EB气相沉积，以连续形成厚度为200埃的Ti层、厚度为300埃的Al层、再一个厚度为200埃的Ti层、最后厚度为3000埃的Au层，从而形成从平面图看300μm×5100μm的矩形形状的第一电极72。在所得衬底的导电支撑衬底50上，应用EB气相沉积，以连续形成厚度为200埃的Ti层、厚度为300埃的Pt层、厚度为3000埃的Au层，从而形成第二电极75。接下来，使用RTA，在氮气气氛下在250℃下对第一电极72和第二电极75进行退火3分钟。
将由此得到的SBD结合到UV可固化切割胶带上，使得III族氮化物膜20上形成的第一电极72被向下引导。按照芯片图案，用切割器将作为导电支撑衬底50的Si衬底从其主表面切割至300μm的深度。随后，用破碎器破碎被切割部分，使得剩余部分被分开。因此，它被制造成具有400μm×5200μm的主表面的SBD芯片。
用曲线量测仪测量由此得到的SBD芯片。它具有600V或更大的对反向偏置的击穿电压。在正向偏置操作中，可以使5A或更大电流成功流动通过1mm2的电极图案芯片。
实例2
实例2对应于第二实施例中的SBD和第七实施例中的制造SBD的方法。
1.形成III族氮化物膜、形成具有开口的绝缘膜、形成肖特基接触金属膜
参照图10(A)至(C)，形成III族氮化物膜20，形成从平面图看具有带弧形顶点的正方形开口的1000μm×1000μm的形状的绝缘膜30，弧形顶点的半径曲率是100μm，在绝缘膜30的开口下方的III族氮化物膜上和绝缘膜的一部分上形成肖特基接触金属膜40，使得肖特基接触金属膜40的绝缘接触部分40b具有30μm的宽度，类似于实例1。
2.形成嵌入金属膜
参照图10(D)，在肖特基接触金属膜40的凹进部分上，通过光刻形成抗蚀剂掩膜(未示出)，通过EB气相沉积，连续地形成厚度为4500埃的Ni层和厚度为500埃的Au层，从而形成从平面图看具有带弧形顶点的正方形形状的990μm×990μm的嵌入金属膜80，弧形顶点的半径曲率是95μm。
3.形成接合衬底、从接合衬底去除基础复合衬底、形成第一电极和第二电极
参照图10(E)至(G)，形成接合衬底100，从接合衬底100去除基础复合衬底10，形成第一电极72和第二电极75，类似于实例1。另外，将它制造成芯片，因此得到具有1500μm×1500μm的主表面的SBD芯片。
用曲线量测仪测量由此得到的SBD芯片。它具有600V或更大的对反向偏置的击穿电压。在正向偏置操作中，可以使5A或更大电流成功流动通过1mm2的电极图案芯片。
实例3
实例3对应于第三实施例中的SBD和第八实施例中的制造SBD的方法。
1.形成III族氮化物膜、形成具有开口的绝缘膜、形成肖特基接触金属膜、形成嵌入金属膜
参照图11(A)至(D)，形成III族氮化物膜20，形成从平面图看具有带弧形顶点的正方形开口的1000μm×1000μm的形状的绝缘膜30，弧形顶点的半径曲率是100μm，在绝缘膜30的开口下方的III族氮化物膜上和绝缘膜的一部分上形成肖特基接触金属膜40，使得肖特基接触金属膜40的绝缘接触部分40b具有30μm的宽度，形成从平面图看具有带弧形顶点的990μm×990μm的正方形形状的嵌入金属膜80，弧形顶点的半径曲率是95μm，类似于实例2。
2.形成防扩散金属膜
参照图11(E)，在肖特基接触金属膜40上和嵌入金属膜80上，应用EB气相沉积，以连续形成厚度为500埃的Ni层、厚度为4000埃的Pt层，厚度为500埃的Au层，从而形成防扩散金属膜90。
3.形成接合衬底、从接合衬底去除基础复合衬底、形成第一电极和第二电极
参照图11(F)至(H)，形成接合衬底100，从接合衬底100去除基础复合衬底10，形成第一电极72和第二电极75，类似于实例1。另外，将它制造成芯片，因此得到具有1500μm×1500μm的主表面的SBD芯片。
用曲线量测仪测量由此得到的SBD芯片。它具有600V或更大的对反向偏置的击穿电压。在正向偏置操作中，可以使5A或更大电流成功流动通过1mm2的电极图案芯片。
实例4
实例4对应于第四实施例中的SBD和第九实施例中的制造SBD的方法。
1.形成III族氮化物膜、形成具有开口的绝缘膜、形成肖特基接触金属膜
参照图12(A)至(C)，形成III族氮化物膜20，形成从平面图看具有带弧形顶点的矩形开口的200μm×5000μm的形状的绝缘膜30，弧形顶点的半径曲率是50μm，在绝缘膜30的开口下方的III族氮化物膜上和绝缘膜的一部分上形成肖特基接触金属膜40，使得肖特基接触金属膜40的绝缘接触部分40b具有15μm的宽度，类似于实例1。
2.形成防扩散金属膜
参照图12(D)，在肖特基接触金属膜40上，应用EB气相沉积，以连续形成厚度为500埃的Ni层、厚度为4000埃的Pt层，厚度为500埃的Au层，从而形成防扩散金属膜90。
3.形成接合衬底、从接合衬底去除基础复合衬底、形成第一电极和第二电极
参照图12(E)至(G)，形成接合衬底100，从接合衬底100去除基础复合衬底10，形成第一电极72和第二电极75，类似于实例1。另外，将它制造成芯片，因此得到具有400μm×5200μm的主表面的SBD芯片。
用曲线量测仪测量由此得到的SBD芯片。它具有600V或更大的对反向偏置的击穿电压。在正向偏置操作中，可以使5A或更大电流成功流动通过1mm2的电极图案芯片。
实例5
实例5对应于第五实施例中的SBD和第十实施例中的制造SBD的方法。
1.形成III族氮化物膜、形成具有开口的绝缘膜、形成肖特基接触金属膜、形成防扩散金属膜
参照图13(A)至(D)，形成III族氮化物膜20，形成从平面图看具有带弧形顶点的正方形开口的1000μm×1000μm的形状的绝缘膜30，弧形顶点的半径曲率是100μm，在绝缘膜30的开口下方的III族氮化物膜上和绝缘膜的一部分上形成肖特基接触金属膜40，使得肖特基接触金属膜40的绝缘接触部分40b具有30μm的宽度，形成防扩散金属膜90，类似于实例4。
2.形成嵌入金属膜
参照图13(E)，在肖特基接触金属膜40的凹进部分上，通过光刻形成抗蚀剂掩膜(未示出)，通过EB气相沉积，连续地形成厚度为4500埃的Ni层和厚度为500埃的Au层，从而形成从平面图看具有弧形顶点的990μm×990μm的正方形形状的嵌入金属膜80，弧形顶点的半径曲率是95μm。
3.形成接合衬底、从接合衬底去除基础复合衬底、形成第一电极和第二电极
参照图13(F)至(H)，形成接合衬底100，从接合衬底100去除基础复合衬底10，形成第一电极72和第二电极75，类似于实例1。另外，将它制造成芯片，因此得到具有1500μm×1500μm的主表面的SBD芯片。
用曲线量测仪测量由此得到的SBD芯片。它具有600V或更大的对反向偏置的击穿电压。在正向偏置操作中，可以使5A或更大电流成功流动通过1mm2的电极图案芯片。
应该理解，本文中公开的实施例和实例在所有方面都是以例证方式而非限制方式提供的。本发明的范围旨在由权利要求书而不是由以上的说明书限定，并且涵盖含义和范围与权利要求书等同的所有修改形式和变形形式。
参考符号列表
10 基础复合衬底；11 基础支撑衬底；11m、13n 主表面；12、12a、12b 基础接合膜；13 基础III族氮化物膜；13D 基础III族氮化物膜母衬底；13i 离子注入区；20 III族氮化物膜；21 n+GaN层；22 n型GaN层；30 绝缘膜；40 肖特基接触金属膜；40a 肖特基接触部分；40b 绝缘接触部分；50 导电支撑衬底；60 接合金属膜；72 第一电极；75 第二电极；80 嵌入金属膜；90 防扩散金属膜；100 接合衬底。

Claims (14)

1.一种肖特基势垒二极管，包括在从第一主表面侧到第二主表面侧的方向上依次布置的：第一电极、III族氮化物膜、具有开口的绝缘膜、肖特基接触金属膜、接合金属膜、导电支撑衬底、以及第二电极。
2.根据权利要求1所述的肖特基势垒二极管，其中所述肖特基接触金属膜的一部分在所述绝缘膜的一部分上延伸。
3.根据权利要求2所述的肖特基势垒二极管，进一步包括嵌入金属膜，所述嵌入金属膜设置在所述肖特基接触金属膜的凹进部分和所述接合金属膜之间，所述肖特基接触金属膜的所述凹进部分由于所述绝缘膜存在所述开口而形成。
4.根据权利要求3所述的肖特基势垒二极管，进一步包括防扩散金属膜，所述防扩散金属膜设置在所述肖特基接触金属膜和所述接合金属膜之间以及所述嵌入金属膜和所述接合金属膜之间。
5.根据权利要求2所述的肖特基势垒二极管，进一步包括防扩散金属膜，所述防扩散金属膜设置在所述肖特基接触金属膜和所述接合金属膜之间。
6.根据权利要求5所述的肖特基势垒二极管，进一步包括嵌入金属膜，所述嵌入金属膜设置在所述防扩散金属膜的凹进部分和所述接合金属膜之间，所述防扩散金属膜的所述凹进部分由于所述绝缘膜存在所述开口而形成。
7.根据权利要求2所述的肖特基势垒二极管，其中所述第一电极位于所述III族氮化物膜的主表面的一部分上。
8.一种制造肖特基势垒二极管的方法，包括以下步骤：
在基础复合衬底的基础III族氮化物膜上形成III族氮化物膜，所述基础复合衬底包括基础支撑衬底和所述基础III族氮化物膜，所述基础III族氮化物膜接合到所述基础支撑衬底的一个主表面侧；
在所述III族氮化物膜上，形成具有开口的绝缘膜；
在所述绝缘膜的开口下面的所述III族氮化物膜上以及在所述绝缘膜上，形成肖特基接触金属膜；
通过将导电支撑衬底接合到所述肖特基接触金属膜上，来获得接合衬底，其中使接合金属膜插入在所述导电支撑衬底和所述肖特基接触金属膜之间；
从所述接合衬底去除所述基础复合衬底；以及
在所述III族氮化物膜上形成第一电极并且在所述导电支撑衬底上形成第二电极。
9.根据权利要求8所述的制造肖特基势垒二极管的方法，其中在形成肖特基接触金属膜的所述步骤中，所述肖特基接触金属膜被形成为所述肖特基接触金属膜的一部分在所述绝缘膜的一部分上延伸。
10.根据权利要求9所述的制造肖特基势垒二极管的方法，进一步包括在形成肖特基接触金属膜的所述步骤之后和获得接合衬底的所述步骤之前，在所述肖特基接触金属膜的凹进部分上形成嵌入金属膜的步骤，其中
通过将所述导电支撑衬底接合到所述肖特基接触金属膜上以及将所述导电支撑衬底接合到所述嵌入金属膜上，来执行获得接合衬底的步骤，其中使所述接合金属膜插入在所述导电支撑衬底和所述肖特基接触金属膜之间以及所述导电支撑衬底和所述嵌入金属膜之间。
11.根据权利要求10所述的制造肖特基势垒二极管的方法，进一步包括在形成嵌入金属膜的所述步骤之后和获得接合衬底的所述步骤之前，在所述肖特基接触金属膜上以及在所述嵌入金属膜上形成防扩散金属膜的步骤，其中
通过将所述导电支撑衬底接合到所述防扩散金属膜上，来执行获得接合衬底的所述步骤，其中使所述接合金属膜插入在所述导电支撑衬底和所述防扩散金属膜之间。
12.根据权利要求9所述的制造肖特基势垒二极管的方法，进一步包括在形成肖特基接触金属膜的所述步骤之后和获得接合衬底的所述步骤之前，在所述肖特基接触金属膜上形成防扩散金属膜的步骤，其中
通过将所述导电支撑衬底接合到所述防扩散金属膜上，来执行获得接合衬底的所述步骤，其中使所述接合金属膜插入在所述导电支撑衬底和所述防扩散金属膜之间。
13.根据权利要求12所述的制造肖特基势垒二极管的方法，进一步包括在形成防扩散金属膜的所述步骤之后和获得接合衬底的所述步骤之前，在所述防扩散金属膜的凹进部分上形成嵌入金属膜的步骤，其中
通过将所述导电支撑衬底接合到所述防扩散金属膜上以及将所述导电支撑衬底接合到所述嵌入金属膜上，来执行获得接合衬底的所述步骤，其中使所述接合金属膜插入在所述导电支撑衬底和所述防扩散金属膜之间以及所述导电支撑衬底和所述嵌入金属膜之间。
14.根据权利要求9所述的制造肖特基势垒二极管的方法，其中所述第一电极形成在所述III族氮化物膜的主表面的一部分上。
CN201380060425.5A 2012-11-26 2013-11-13 肖特基势垒二极管及其制造方法 Pending CN104798182A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012257194 2012-11-26
JP2012-257194 2012-11-26
PCT/JP2013/080678 WO2014080820A1 (ja) 2012-11-26 2013-11-13 ショットキーバリアダイオードおよびその製造方法

Publications (1)

Publication Number Publication Date
CN104798182A true CN104798182A (zh) 2015-07-22

Family

ID=50776003

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380060425.5A Pending CN104798182A (zh) 2012-11-26 2013-11-13 肖特基势垒二极管及其制造方法

Country Status (4)

Country Link
US (1) US20150287839A1 (zh)
JP (1) JPWO2014080820A1 (zh)
CN (1) CN104798182A (zh)
WO (1) WO2014080820A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10411108B2 (en) * 2017-03-29 2019-09-10 QROMIS, Inc. Vertical gallium nitride Schottky diode

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010182936A (ja) * 2009-02-06 2010-08-19 Sumitomo Electric Ind Ltd 複合基板、エピタキシャル基板、半導体デバイス及び複合基板の製造方法
CN102119443A (zh) * 2008-08-05 2011-07-06 住友电气工业株式会社 肖特基势垒二极管和制造肖特基势垒二极管的方法
US7998836B1 (en) * 2010-10-27 2011-08-16 Sumitomo Electric Industries, Ltd. Method for fabricating gallium nitride based semiconductor electronic device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104424A (ja) * 1992-09-18 1994-04-15 Seiko Instr Inc ショットキバリヤ型ダイオード及びその製造方法
JP3835684B2 (ja) * 2002-03-04 2006-10-18 住友電気工業株式会社 ヴィアホールの形成方法
JP2007129166A (ja) * 2005-11-07 2007-05-24 Toshiba Corp 半導体装置及びその製造方法
JP5564799B2 (ja) * 2009-01-28 2014-08-06 住友電気工業株式会社 窒化ガリウム系半導体電子デバイスを作製する方法
JP2012069798A (ja) * 2010-09-24 2012-04-05 Toyota Motor Corp 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102119443A (zh) * 2008-08-05 2011-07-06 住友电气工业株式会社 肖特基势垒二极管和制造肖特基势垒二极管的方法
JP2010182936A (ja) * 2009-02-06 2010-08-19 Sumitomo Electric Ind Ltd 複合基板、エピタキシャル基板、半導体デバイス及び複合基板の製造方法
US7998836B1 (en) * 2010-10-27 2011-08-16 Sumitomo Electric Industries, Ltd. Method for fabricating gallium nitride based semiconductor electronic device

Also Published As

Publication number Publication date
JPWO2014080820A1 (ja) 2017-01-05
WO2014080820A1 (ja) 2014-05-30
US20150287839A1 (en) 2015-10-08

Similar Documents

Publication Publication Date Title
CN100573822C (zh) 衬底及其制备方法以及半导体器件及其制备方法
CN108538711B (zh) 用于使用工程化衬底的氮化镓电子器件的方法和系统
CN103140946A (zh) 制造GaN基半导体器件的方法
JP5343984B2 (ja) 化合物半導体基板およびその製造方法
CN104051242A (zh) 用于制造电气碳化硅器件的碳化硅基板的方法
JP2015082662A (ja) 半導体バッファ構造体、それを含む半導体素子及び半導体バッファ構造体を利用した半導体素子の製造方法
US20190334015A1 (en) Vertical gallium nitride schottky diode
JPWO2013046267A1 (ja) 半導体素子およびその製造方法
CN104488086A (zh) 含有焊料的半导体器件、安装的含有焊料的半导体器件、含有焊料的半导体器件的制造方法和安装方法
US8614464B2 (en) Nitride-based semiconductor device and method for manufacturing the same
JP5564799B2 (ja) 窒化ガリウム系半導体電子デバイスを作製する方法
KR101841631B1 (ko) 고전자이동도 트랜지스터 및 그의 제조방법
JP6794896B2 (ja) 酸化ガリウム半導体装置の製造方法
CN104798182A (zh) 肖特基势垒二极管及其制造方法
JP2012178548A (ja) 層移転用金属キャリア及びその形成方法
JP2014175335A (ja) 複合積層基板およびｉｉｉ族窒化物半導体デバイスの製造方法
JP2016072353A (ja) Ｉｉｉ族窒化物半導体デバイスおよびその製造方法
CN101174664A (zh) 氮化物半导体发光装置及其制造方法
JP2015076577A (ja) 半導体装置およびその製造方法
US20230022774A1 (en) Manufacturing method for semiconductor element, and semiconductor device
CN106024855B (zh) 半导体晶片和制造方法
TW201123522A (en) Semiconductor wafers and semiconductor devices and methods of making semiconductor wafers and devices
KR20160072762A (ko) 전계 완화 패턴층을 구비하는 질화물계 다이오드 소자 및 이의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150722