CN106024855B - 半导体晶片和制造方法 - Google Patents

半导体晶片和制造方法 Download PDF

Info

Publication number
CN106024855B
CN106024855B CN201610188505.4A CN201610188505A CN106024855B CN 106024855 B CN106024855 B CN 106024855B CN 201610188505 A CN201610188505 A CN 201610188505A CN 106024855 B CN106024855 B CN 106024855B
Authority
CN
China
Prior art keywords
semiconductor wafer
nitrogen
semiconductor
concentration
mean concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610188505.4A
Other languages
English (en)
Other versions
CN106024855A (zh
Inventor
H-J·舒尔策
H·奥弗纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN106024855A publication Critical patent/CN106024855A/zh
Application granted granted Critical
Publication of CN106024855B publication Critical patent/CN106024855B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/06Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion material in the gaseous state
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/005Oxydation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

公开了半导体晶片和制造方法。半导体晶片包括:第一主表面和第二主表面,沿着竖直方向彼此相反;以及侧表面,环绕半导体晶片。在侧表面和半导体晶片的中心之间的垂直于竖直方向的横向距离包括第一部分和第二部分。第一部分从侧表面延伸到第二部分,并且第二部分从第一部分延伸到中心。第一部分中的氮和氧中的至少之一的平均浓度大于5x 1014cm‑3并且超过第二部分中的氮和氧中的至少之一的平均浓度(第二部分中的氮和氧中的至少之一的平均浓度的)多于20%。

Description

半导体晶片和制造方法
技术领域
本公开涉及半导体晶片和制造方法。
背景技术
半导体器件制造需要针对半导体本体的各种处理,包括材料沉积、移除、图案化、以及对半导体本体的电性质的修改。这些处理中的一些处理在高温下执行,例如外延生长和退火。在高温下处理半导体本体在半导体本体内生成导致机械应力的热梯度。半导体本体可以通过更改其晶体结构以对超过某个阈值的热应力做出反应以便释放该应力,例如通过沿着优选晶格平面将晶体平面相对于彼此进行位移。这导致晶格的局部破坏,伴随有诸如滑移线之类的晶体缺陷。滑移线对电器件的性能可能是不利的,例如由于由滑移线造成的泄漏电流的增加。随着晶片尺寸的增加,由诸如前道工序 (FEOL)处理之类的晶片处理造成的晶体缺陷生成的问题变得甚至更加有挑战性。
发明内容
期望增加半导体晶片的机械稳定性并且提供制造具有经改善的机械稳定性的半导体晶片的方法。
本公开涉及具有沿着竖直方向与彼此相反的第一和第二主表面的半导体晶片。半导体晶片进一步包括环绕半导体晶片的侧表面。侧表面和半导体晶片的中心之间的垂直于竖直方向的横向距离包括第一和第二部分。第一部分从侧表面延伸到第二部分,并且第二部分从第一部分延伸到中心。第一部分中的氮和氧中的至少之一的平均浓度大于5x1014cm-3并且超过第二部分中的氮和氧中的至少之一的平均浓度多于第二部分中的氮和氧中的至少之一的平均浓度的 20%。
本公开还涉及形成半导体晶片的方法。该方法包括提供半导体材料块,该半导体材料块包括相反的第一和第二表面、和环绕半导体块的侧表面。该方法进一步包括将氮和氧中的至少之一穿过侧表面引入到半导体块中,其中侧表面和半导体块的中心之间的横向距离包括第一和第二部分。第一部分从侧表面延伸到第二部分,并且第二部分从第一部分延伸到中心。第一部分中的氮和氧中的至少之一的平均浓度大于5x 1014cm-3并且超过第二部分中的氮和氧中的至少之一的平均浓度多于第二部分中的氮和氧中的至少之一的平均浓度的20%。该方法进一步包括将半导体块切片成半导体晶片。
本公开还涉及形成半导体晶片的另一方法。该方法包括从半导体块切片为半导体晶片。在半导体晶片的相反的第一和第二主表面中的至少一个上形成扩散障碍。扩散障碍覆盖第一和第二表面中的至少一个上的半导体晶片的中心部分,留下在第一和第二表面处的半导体晶片的边缘部分未被覆盖。氮和氧中的至少之一穿过半导体晶片的未被覆盖的部分被引入到半导体晶片中。
本领域技术人员在阅读以下具体实施方式并且在查看附图时将意识到附加的特征和优势。
附图说明
包括附图以提供对本发明的进一步理解,并且附图被并入在本说明书中并且构成其一部分。附图图示了本发明的实施例并且与描述一起服务于解释本发明的原理。本发明的其它实施例和所旨在的优势将容易领会,因为通过参照以下具体实施方式,它们变得更好理解。
图1A是半导体晶片的实施例的示意性顶视图。
图1B是图1A中的半导体晶片沿着剖切线A-A'的横截面图。
图1C是图示氧和氮中的至少之一从图1A中的半导体晶片的侧表面到半导体晶片的中心的分布和平均浓度的实施例的图。
图2是制造半导体晶片的方法的实施例的流程图。
图3是从硅锭开始处理半导体晶片的实施例的示意性图示。
图4是处理半导体晶片的方法的另一实施例的流程图。
图5是将氮和氧中的至少之一引入到半导体晶片中的实施例的示意性图示。
具体实施方式
在以下具体实施方式中,参照了附图,附图形成具体实施方式的一部分,并且在附图中通过图示的方式示出了其中可以实践本发明的特定实施例。要理解的是,可以利用其它实施例并且可以在不脱离本发明的范围的情况下做出结构或者逻辑改变。例如,针对一个实施例所图示或者描述的特征可以被用在其它实施例上或者与其它实施例结合以产生又一实施例。所旨在的是,本发明包括这种修改和变化。使用特定语言描述了示例,这不应该被理解为限制了所附权利要求的范围。附图不是按比例的并且仅用于说明性目的。为了清楚,如果未另外阐明,则在不同的附图中用对应的附图标记指定相同的元件。
术语“具有”、“含有”、“包含”、“包括”等是开放式的并且这些术语指示存在所阐明的结构、元件、或者特征,但是不排除存在附加的元件或者特征。冠词“一(a)”、“一个(an)”、以及“该”旨在包括复数以及单数,除非上下文明确另外指示。
术语“电连接”描述电连接的元件之间的永久低欧姆连接,例如涉及的元件之间的直接接触或者经由金属和/或高掺杂半导体的低欧姆连接。术语“电耦合”包括适于信号传输的一个或者多个中间元件可以存在于电耦合的元件之间,例如在第一状态下暂时提供低欧姆连接并且在第二状态下暂时提供高欧姆电去耦合的元件。
图通过指示紧接着掺杂类型“n”或者“p”的“-”或者“+”图示相对掺杂浓度。例如,“n-”意指低于“n”掺杂区域的掺杂浓度的掺杂浓度,而“n+”掺杂区域具有高于“n”掺杂区域的掺杂浓度。相同相对掺杂浓度的掺杂区域不必要具有相同的绝对掺杂浓度。例如,两个不同的“n”掺杂区域可以具有相同或者不同的绝对掺杂浓度。
在以下描述中使用的术语“晶片”、“衬底”、“半导体本体”、或者“半导体衬底”可以包括具有半导体表面的任何基于半导体的结构。晶片和结构要被理解为包括硅(Si)、绝缘体上硅(SOI)、蓝宝石上硅(SOS)、掺杂和非掺杂半导体、由基体半导体基础支撑的硅的外延层、以及其它半导体结构。半导体不需要是基于硅的。半导体也可以是锗硅(SiGe)、锗(Ge)、或者砷化镓(GaAs)。根据其它实施例,碳化硅(SiC)或者氮化镓(GaN)可以形成半导体衬底材料。
如本说明书中所使用的术语“水平”旨在描述基本上平行于半导体衬底或者本体的第一或者主表面的定向。这可以是例如晶片或者裸片的表面。
如本说明书中所使用的术语“竖直”旨在描述被设置为基本上垂直于第一表面、即平行于半导体衬底或者本体的第一表面的法线方向的定向。
在本说明书中,半导体衬底或者半导体本体的第二表面被认为由下表面或者背侧表面形成,而第一表面被认为由半导体衬底的上表面、前表面、或者主表面形成。如本说明书中使用的术语“上方”和“下方”因此描述结构特征与另一结构特征的相对位置。
在本说明书中,n掺杂被称为第一导电类型,而p掺杂被称为第二导电类型。备选地,半导体器件可以使用相反的掺杂关系形成,使得第一导电类型可以是p掺杂的并且第二导电类型可以是n掺杂的。
对半导体晶片的处理可以导致具有诸如接触焊盘(或者电极) 之类的端子接触的半导体器件,端子接触允许与集成电路或者被包括在半导体本体中的分立半导体器件进行电接触。电极可以包括被应用到半导体芯片的半导体材料的一个或者多个电极金属层。电极金属层可以使用任何期望的几何形状和任何期望的材料组分制造。电极金属层可以例如具有覆盖区域的层的形式。任何期望的金属,例如Cu、Ni、Sn、Au、Ag、Pt、Pd、以及这些金属中的一个或者多个的合金,都可以被用作该材料。(多个)电极金属层不需要是同质的或者仅由一种材料制造,也就是说,(多个)电极金属层中可能包含各种组分和浓度的材料。作为示例,电极层可以被设定尺寸为足够大以便与接线键合。
在本文中所公开的实施例中,应用了一个或者多个传导层,特别地电传导层。应该领会的是,任何如“形成的”或者“应用的”这种术语意味着实际覆盖应用层的所有种类和技术。特别地,它们意味着覆盖如下技术,即其中一次作为一个整体应用层(比如例如层压技术)的技术以及其中按顺序的方式沉积层的技术(比如例如溅射、电镀、成型、CVD(化学气相沉积)、物理气相沉积(PVD)、蒸发、混合物理-化学气相沉积(HPCVD)等)。
除其它外,所应用的传导层可以包括诸如Cu或者Sn或者其合金之类的金属层、传导膏层、以及键合材料层中的一个或者多个。金属层可以是同质层。传导膏可以包括分布在可汽化或者可固化聚合物材料中的金属粒子,其中膏可以是流体的、粘性的、或者蜡质的。键合材料可以被应用于将半导体芯片电和机械连接到例如载体或者例如接触夹。可以使用软焊接材料或者特别地能够形成扩散焊接键合的焊接材料,例如包括Sn、SnAg、SnAu、SnCu、In、InAg、 InCu、以及InAu中的一种或者多种的焊接材料。
可以使用切割处理将半导体晶片分割成单独的芯片。可以应用用于切割的任何技术,例如刀片切割(锯切)、激光切割、刻蚀等。例如半导体晶片的半导体本体可以通过如下方式被切割,即将半导体晶片应用在胶带(特别地切割胶带)上,将切割图案(特别地长方形图案)应用到半导体晶片(例如根据上述技术中的一种或者多种技术),并且拉动胶带(例如沿着胶带平面中的四个正交方向)。通过拉动胶带,半导体晶片被分割成多个半导体裸片(芯片)。
在图1A至图1C中图示了半导体晶片100的实施例。图1A指代半导体晶片100的示意性顶视图,图1B指代沿着图1A中的剖切线A-A'的示意性横截面图,并且图1C指代图示了氮(N)和氧(O) 中的至少之一沿着图1A中的剖切线A-A'的浓度c的图。
半导体晶片100包括沿着竖直方向y彼此相反的第一和第二主表面102、104。侧表面106环绕半导体晶片100。半导体晶片100 的侧表面106和中心110之间的垂直于竖直方向y的横向距离108 包括第一和第二部分112、114。第一部分112从侧表面106延伸到第二部分114。第二部分从第一部分112延伸到中心110。第一部分 112中的氮和氧中的至少之一的平均浓度ca1大于5x 1014cm-3,并且超过第二部分114中的氮和氧中的至少之一的平均浓度ca2(第二部分114中的氮和氧中的至少之一的平均浓度ca2的)多于20%。在一些实施例中,第一部分112中的氧的平均浓度ca1大于3x 1017 cm-3,或者大于5x 1017cm-3,或者甚至大于8x 1017cm-3。在一些实施例中,第一部分112中的氮的平均浓度ca1大于5x 1014cm-3,或者大于1x 1015cm-3,或者甚至大于3x 1015cm-3。第一和第二部分 112、114中的氮和氧中的至少之一的浓度c的示例性分布由图1C 中的曲线c1、c2示意性图示。曲线c1表示浓度分布的一个实施例,其中氮和氧中的至少之一从侧表面106开始沿着第一部分112的横向尺寸的多于80%减少。对应于曲线c1的分布和相似分布可以通过氮和氧中的至少之一穿过半导体晶片100的侧表面106的扩散形成。曲线c2表示浓度分布的一个实施例,其中氮和氧中的至少之一沿着横向距离x是阶梯式浓度分布,该阶梯式浓度分布包括在第一部分 112和第二部分114之间的界面处的浓度减少。对应于曲线c2的分布和相似分布可以通过氮和氧中的至少之一穿过第一和第二主表面 102、104之一或者两者的离子注入和/或扩散形成(使用覆盖第二部分114中的半导体晶片100的离子注入和/或扩散掩模并且暴露第一部分112中的半导体晶片100)。
在一些实施例中,半导体晶片100是直拉(Czochralski)(CZ) 硅晶片,例如通过标准CZ方法或者通过磁CZ(MCZ)方法或者通过连续CZ(CCZ)方法形成的。在一些其它实施例中,半导体晶片 100是区熔(float zone)(FZ)硅晶片。可选地,外延层可以被沉积在第一和第二主表面102、104中的至少一个上。在一些实施例中,这一外延层的厚度的范围在1μm和200μm之间。
在一些实施例中,侧表面106和第二部分114之间的第一部分 112的横向尺寸1的范围在10μm和1cm之间,或者在20μm和5mm 之间。
在一些实施例中,半导体晶片100的边缘部分118中的氮和氧中的至少之一的平均浓度超过半导体晶片100的由边缘部分118环绕的中心部分120中的氮和氧中的至少之一的平均浓度(中心部分 120中的氮和氧中的至少之一的平均浓度的)多于20%,或者甚至多于50%,或者甚至是多于2倍。中心部分和边缘部分120、118中的氮和氧中的至少之一的平均浓度之间的关系对于侧表面106的覆盖缺口或者平口的部分而言可能无效,因为移除或者部分移除了围绕该缺口或者平口的边缘部分118。在图1A所图示的实施例中,示意性地图示了平口122。在一些其它实施例中,半导体晶片100可以包括(附加地或者备选地)指示半导体晶片100的晶面的缺口或者任何其它种类的标记。
在一些实施例中,半导体晶片100是12英寸或者更大的半导体晶片。
在一些实施例中,在第一部分112中的氮和氧中的至少之一的平均浓度是第二部分114中的多于十倍大,或者多于一百倍大。在一些实施例中,氮和氧中的至少之一是氮。在一些其它实施例中,氮和氧中的至少之一是氧。在一些其它实施例中,氮和氧中的至少之一对应于氮和氧。
用于增加(硅中出现滑移线形成的)应力极限所需要的量的氧的存在导致在硅中形成热施主,这对用作用于例如绝缘栅双极晶体管(IGBT)的基体材料的轻掺杂硅晶片是不利的。同样对于形成在 CZ或者MCZ晶片上的(多个)外延层的情形,因为在(多个)外延层的形成(诸如(多个)外延层的沉积或者生长以及后续的高温处理)期间氧的外扩散,所需要的氧的量可能是关键的。因为氮与硅中的氢和由质子注入生成的缺陷(例如,当通过质子注入制造场停止区域时)相互作用,可能生成不期望的电活性缺陷。
本文中所描述的实施例提供具有经改善的机械稳定性的半导体晶片。在本文中所描述的实施例中,通过添加氮和氧中的至少之一,充当用于滑移线向半导体晶片的中心110发展的种子区域的第一部分112的机械稳定性被加强。第一部分112可以组成沿着半导体晶片100的圆周的边缘包括区域或者是其一部分,在该边缘包括区域中,不制造半导体裸片。因为半导体晶片100的第二部分114中的氮和氧中的至少之一的浓度小于第一部分112中,由第一部分112 中的氧和氮中的至少之一造成的不期望的缺陷生成可以被抵消和/或避免。
图2是制造半导体晶片的方法200的实施例的流程图。
将要领会的是,虽然方法200在下面被图示和描述为一系列动作或者事件,但是这种动作或者事件的所图示的排序不应在限制性意义上解释。例如,一些动作可以以不同顺序发生和/或与本文中图示和/或描述的那些之外的其它动作或者事件同时发生。此外,可以不要求所有图示的动作以用于实施本文中的公开内容的一个或者多个方面或者实施例。同样地,本文中描绘的动作中的一个或者多个动作可以在一个或者多个分开的动作和/或面中执行。
在S200处,提供了半导体材料块。该半导体材料块包括相反的第一和第二表面以及环绕半导体块的侧表面。在一些实施例中,半导体块是硅块。在一些其它实施例中,半导体块不同于硅,并且由如下材料制成,该材料可以通过氮和氧中的至少之一加强其机械稳定性。半导体块可以通过切片处理由半导体锭形成,例如诸如线锯切之类的锯切处理。
在S210处,氮和氧中的至少之一穿过侧表面被引入到半导体块中。侧表面和半导体块的中心之间的横向距离包括第一和第二部分。第一部分从侧表面延伸到第二部分,并且第二部分从第一部分延伸到中心。第一部分中的氮和氧中的至少之一的平均浓度大于5x1014 cm-3,并且超过第二部分中的氮和氧中的至少之一的平均浓度(第二部分中的氮和氧中的至少之一的平均浓度的)多于20%。
在S220处,半导体块被切片成半导体晶片。半导体晶片可以通过将半导体块切片形成,例如通过诸如线锯切之类的锯切处理。
在一些实施例中,氮和氧中的至少之一通过熔炉扩散处理穿过侧表面被引入到半导体块中。在一些实施例中熔炉扩散处理在氮气氛中,在大于900摄氏度、或者甚至大于1000摄氏度的温度下,在多于1小时的时段内执行。附加地或者作为备选方案,熔炉扩散处理还可以在氧气氛中,在大于1100摄氏度、或者大于1150摄氏度、或者甚至大于1200摄氏度的温度下,在多于1小时的时段内执行。
图3是制造硅晶片的示例性方法300的示意性图示。
从硅锭350(例如通过拉动硅晶体制造的)开始,硅块352在阶段P1例如通过锯切处理被从硅锭350切下。
在阶段P2,硅块352经受熔炉处理。在熔炉处理期间,氮穿过硅块352的外表面扩散进入硅块352的体积内的表面区域353。熔炉处理可以在氮气氛中,在大于900摄氏度、或者甚至大于1000摄氏度的温度下执行多于1小时。根据表面区域353中的期望氮浓度,可以应用更高的温度(例如1100摄氏度或者1200摄氏度或者更高温度)和更长的扩散时间(例如2小时、4小时、10小时、或者更长时间)。备选地,阶段P1可以省略,这意味着为了氮和/或氧的内扩散,整个硅锭350经受熔炉处理。
接着,在阶段P3,硅块352被切片成硅晶片355。在P2被引入到硅块352中的氮仅存在于环绕硅晶片355的内部部分或者中心部分的表面区域353中。在半导体晶片355的内部部分或者中心部分中,氮的浓度等于事先设置在硅锭350中的浓度。在表面区域353 中富集有氮的硅晶片355允许硅晶片355的经改善的机械稳定性。
图4是制造半导体晶片的方法400的实施例的流程图。
将领会的是,虽然方法400在下面被图示和描述为一系列动作或者事件,但是这种动作或者事件的所图示的排序不应在限制性意义上解释。例如,一些动作可以以不同顺序发生和/或与本文中图示和/或描述的那些之外的其它动作或者事件同时发生。此外,可以不要求所有图示的动作以用于实施本文中的公开内容的一个或者多个方面或者实施例。同样地,本文中描绘的动作中的一个或者多个动作可以在一个或者多个分开的动作和/或面中执行。
在S400处,半导体晶片通过将半导体块切片形成,例如通过锯切处理。
在410处,在半导体晶片的相反的第一和第二主表面中的至少一个上形成扩散障碍,扩散障碍覆盖第一和第二表面上的半导体晶片的中心部分并且留下第一和第二表面中的至少一个处的半导体晶片的边缘部分未被覆盖。在一些实施例中,扩散障碍通过使用扩散障碍材料完全覆盖半导体晶片(例如通过热氧化处理),并且部分移除扩散障碍材料形成。在一些实施例中,扩散障碍在半导体晶片的第一和第二主表面之一上形成,例如在半导体晶片的前侧表面上形成,在FEOL处理期间可以在这里形成平面电极或者栅极沟槽电极。从背侧或者后侧进入硅晶片的氧可以进一步增加针对滑移线的生成的稳定性,而不干扰场停止掺杂。因为背侧或者后侧处的半导体材料可以在场停止离子注入处理之前被移除,所以在背侧处进入硅晶片的氧可以仅导致可忽略量的热施主。可选地,氧扩散障碍(例如氧化物/氮化物层堆)可以形成在硅晶片的表面部分上,之后可以在这里对裸片实施FEOL处理,并且因此,氧内扩散仅在靠近晶片边缘的硅晶片的区域中发生。假设半导体晶片的第一和第二主表面两者都经历FEOL处理,而不从第一和第二主表面之一移除半导体材料,则扩散障碍可以形成在半导体晶片的相反的第一和第二主表面两者上。
在S420处,例如通过扩散和/或离子注入处理,氮和氧中的至少之一穿过半导体晶片未被覆盖的部分被引入到半导体晶片中。
a.在一些实施例中,半导体晶片是硅晶片。在一些其它实施例中,半导体晶片不同于硅并且由如下材料制成,该材料可以通过氮和氧中的至少之一加强其机械稳定性。
在一些实施例中,扩散障碍被形成为氧化物和氮化物的单层或者层堆。
在一些实施例中,半导体晶片的侧表面和扩散障碍部分之间的最大横向尺寸的范围在1mm和1cm之间。
在一些实施例中,氮和氧中的至少之一通过熔炉扩散处理被引入到半导体晶片中。熔炉扩散处理可以在氮气氛中,在大于900摄氏度、或者大于1000摄氏度、或者甚至大于1100摄氏度的温度下,在多于1小时、或者多于5小时、或者甚至多于20小时的时段内执行。附加地或者作为备选方案,熔炉扩散处理在氧气氛中,在大于 1100摄氏度、或者甚至大于1200摄氏度的温度下,在多于1小时、或者多于5小时、或者甚至多于20小时的时段内执行。
图5是制造硅晶片的示例性方法的示意性图示。
从硅晶片550(例如通过将硅块切片制造的)开始,例如通过在硅晶片上通过热氧化的生长,扩散障碍材料552在阶段PP1被形成在硅晶片550的表面上。
在阶段PP2,扩散障碍材料552的一部分从硅晶片550的侧表面 554和边缘区域556被移除,从而暴露在侧表面554处和在边缘区域 556中的相反的主表面处的硅晶片。
在阶段PP3,例如通过扩散和/或离子注入处理,氮穿过侧表面 554并且穿过边缘区域556中的相反的主表面被引入到硅晶片550 的未被掩模的表面区域558中。在一些实施例中,扩散在熔炉扩散处理中在氮气氛中,在大于900摄氏度、或者甚至大于1000摄氏度的温度下,在多于1小时、或者多于2小时、或者甚至多于5小时或者10小时的时段内执行。在一些实施例中,硅晶片550具有小于 2.5x 1017cm-3或者甚至小于2.0x 1017cm-3的氧浓度,以便避免热施主的形成和干扰通过质子照射处理制造的场停止区域。在一些实施例中,硅晶片550具有小于1015cm-3或者甚至小于3x 1014cm-3的氮浓度,以便避免干扰通过质子照射处理制造的场停止区域。可选地,附加地或者备选地,在大于1100摄氏度、或者大于1150摄氏度、或者甚至大于1200摄氏度的温度下的熔炉扩散处理可以在氧气氛中执行,例如在前侧抛光处理之前。这可以导致氧穿过整个表面扩散到硅晶片550中。穿过前侧被引入的大部分氧将通过前侧减薄/抛光处理移除。可选地,充当针对氧扩散的扩散障碍的障碍层(例如氧化物/氮化物层堆)可以例如通过层沉积形成在前侧上。前侧可以是硅晶片550的相反的主表面之一,在FEOL处理期间可以在这里形成平面电极或者栅极沟槽电极。从背侧进入硅晶片的氧可以进一步增加针对滑移线的生成的稳定性,而不干扰场停止掺杂。因为背侧处的半导体材料可以在场停止离子注入处理之前被移除,所以在背侧处进入硅晶片550的氧可以仅导致可忽略量的热施主。可选地,氧扩散障碍(例如氧化物/氮化物层堆)可以在硅晶片550的表面部分上形成,之后可以在这里对裸片实施FEOL处理,并且因此,氧内扩散仅在靠近晶片边缘的硅晶片550的区域中发生。
在阶段PP4,例如通过诸如刻蚀和抛光之类的机械和/或化学处理,扩散障碍材料552被移除。
可以在硅晶片550的主表面处接着进行前道工序(FEOL)处理,以用于制造包括分立半导体器件和/或集成电路的裸片。
虽然在本文中图示和描述了特定实施例,但是本领域普通技术人员将领会的是,在不脱离本发明的范围的情况下,对于所示和所描述的特定实施例,可以用各种备选和/或等效实施方式进行替换。本申请旨在覆盖对本文中所讨论的特定实施例的任何适配或者变化。因此,所旨在的是,本发明仅由权利要求和其等效物限制。

Claims (20)

1.一种半导体晶片,包括:
第一主表面和第二主表面,沿着竖直方向彼此相反;
侧表面,环绕所述半导体晶片;以及
在所述侧表面和所述半导体晶片的中心之间的垂直于所述竖直方向的横向距离包括第一部分和第二部分,所述第一部分从所述侧表面延伸到所述第二部分,并且所述第二部分从所述第一部分延伸到所述中心,并且其中
所述第一部分中的氮的平均浓度大于5x1014原子/cm3,并且超过所述第二部分中的氮的平均浓度的量多于所述第二部分中的所述平均浓度的20%。
2.根据权利要求1所述的半导体晶片,其中所述半导体晶片是直拉硅晶片或者区熔硅晶片。
3.根据权利要求1所述的半导体晶片,其中所述侧表面和所述第二部分之间的所述第一部分的横向尺寸的范围在10μm和1cm之间。
4.根据权利要求1所述的半导体晶片,其中氮的浓度从所述侧表面开始沿着所述第一部分的多于80%的横向尺寸减少。
5.根据权利要求4所述的半导体晶片,其中氮的浓度的分布等于穿过所述侧表面进入所述半导体晶片的掺杂剂的扩散分布。
6.根据权利要求1所述的半导体晶片,其中氮沿着所述横向距离的浓度的分布是阶梯式浓度分布,所述阶梯式浓度分布包括在所述第一部分和所述第二部分之间的界面处的浓度减少。
7.根据权利要求1所述的半导体晶片,其中所述半导体晶片的边缘部分中的氮的平均浓度超过由所述边缘部分环绕的中心部分中的氮的平均浓度的量多于所述中心部分中的氮的所述平均浓度的20%,其中所述边缘部分包括所述第一部分,并且所述中心部分包括所述第二部分。
8.根据权利要求7所述的半导体晶片,其中所述侧表面和所述中心部分之间的所述边缘部分的最大横向尺寸的范围在10μm和1cm之间。
9.根据权利要求1所述的半导体晶片,其中所述半导体晶片是12英寸或者更大的半导体晶片。
10.根据权利要求1所述的半导体晶片,其中所述第一部分中的氮的所述平均浓度是所述第二部分中的氮的所述平均浓度的不止10倍。
11.一种制造半导体晶片的方法,所述方法包括:
提供半导体材料块,所述半导体材料块包括相反的第一表面和第二表面以及环绕半导体块的侧表面;
将氮穿过所述侧表面引入到所述半导体块中,其中所述侧表面和所述半导体块的中心之间的横向距离包括第一部分和第二部分,所述第一部分从所述侧表面延伸到所述第二部分,并且所述第二部分从所述第一部分延伸到所述中心,并且其中所述第一部分中的氮的平均浓度大于5x1014原子/cm3,并且超过所述第二部分中的氮的所述平均浓度的量多于所述第二部分中的氮的所述平均浓度的20%;以及
将所述半导体块切片成半导体晶片。
12.根据权利要求11所述的方法,其中氮通过熔炉扩散处理穿过所述侧表面被引入到所述半导体块中。
13.根据权利要求12所述的方法,其中所述熔炉扩散处理在氮气氛中在大于1000摄氏度的温度下在多于1小时的时段内执行。
14.根据权利要求12所述的方法,其中所述熔炉扩散处理在氧气氛中在大于1100摄氏度的温度下在多于1小时的时段内执行。
15.一种处理半导体晶片的方法,所述方法包括:
通过将半导体块切片,形成半导体晶片;
在所述半导体晶片的相反的第一主表面和第二主表面中的至少一个上形成扩散障碍,所述扩散障碍覆盖所述第一主表面和所述第二主表面中的所述至少一个上的所述半导体晶片的中心部分,并且留下在所述第一主表面和所述第二主表面处的所述半导体晶片的边缘部分未被覆盖;以及
将氮穿过所述半导体晶片的未被覆盖的部分引入到所述半导体晶片中,其中所述边缘部分中的氮的平均浓度大于5x1014原子/cm3,并且超过所述中心部分中的氮的平均浓度的量多于所述中心部分中的所述平均浓度的20%。
16.根据权利要求15所述的方法,其中所述扩散障碍被形成为氧化物和氮化物的单层或者层堆。
17.根据权利要求15所述的方法,其中所述半导体晶片的侧表面和所述扩散障碍之间的最大横向尺寸的范围在10μm和1cm之间。
18.根据权利要求15所述的方法,其中氮通过熔炉扩散处理被引入到所述半导体晶片中。
19.根据权利要求18所述的方法,其中所述熔炉扩散处理在氮气氛中在大于900摄氏度的温度下在多于1小时的时段内执行。
20.根据权利要求18所述的方法,其中所述熔炉扩散处理在氧气氛中在大于1200摄氏度的温度下在多于1小时的时段内执行。
CN201610188505.4A 2015-03-30 2016-03-29 半导体晶片和制造方法 Active CN106024855B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/672,783 2015-03-30
US14/672,783 US10026816B2 (en) 2015-03-30 2015-03-30 Semiconductor wafer and manufacturing method

Publications (2)

Publication Number Publication Date
CN106024855A CN106024855A (zh) 2016-10-12
CN106024855B true CN106024855B (zh) 2019-07-12

Family

ID=56937523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610188505.4A Active CN106024855B (zh) 2015-03-30 2016-03-29 半导体晶片和制造方法

Country Status (3)

Country Link
US (1) US10026816B2 (zh)
CN (1) CN106024855B (zh)
DE (1) DE102016105040A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786291A (ja) * 1993-09-14 1995-03-31 Nec Corp 半導体装置及びその製造方法
JP2013182950A (ja) * 2012-02-29 2013-09-12 Renesas Electronics Corp 半導体ウエハ、半導体ウエハの製造方法、半導体装置、および半導体装置の製造方法
CN105264644A (zh) * 2013-05-31 2016-01-20 三垦电气株式会社 硅系基板、半导体装置及半导体装置的制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5611855A (en) * 1995-01-31 1997-03-18 Seh America, Inc. Method for manufacturing a calibration wafer having a microdefect-free layer of a precisely predetermined depth
KR100654511B1 (ko) * 1999-11-11 2006-12-05 신에쯔 한도타이 가부시키가이샤 실리콘 단결정 웨이퍼 및 그 제조방법
KR100792773B1 (ko) * 2000-04-14 2008-01-11 신에쯔 한도타이 가부시키가이샤 실리콘웨이퍼, 실리콘에피텍셜웨이퍼, 어닐웨이퍼 및이들의 제조방법
JP4192530B2 (ja) * 2002-08-27 2008-12-10 株式会社Sumco パーティクルモニター用シリコン単結晶ウェーハの製造方法
JP4794137B2 (ja) * 2004-04-23 2011-10-19 Sumco Techxiv株式会社 シリコン半導体基板の熱処理方法
WO2011096489A1 (ja) * 2010-02-08 2011-08-11 株式会社Sumco シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法
FR3003395B1 (fr) * 2013-03-15 2015-05-29 Commissariat Energie Atomique Procede et realisation d'un substrat muni d'une protection de bord

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786291A (ja) * 1993-09-14 1995-03-31 Nec Corp 半導体装置及びその製造方法
JP2013182950A (ja) * 2012-02-29 2013-09-12 Renesas Electronics Corp 半導体ウエハ、半導体ウエハの製造方法、半導体装置、および半導体装置の製造方法
CN105264644A (zh) * 2013-05-31 2016-01-20 三垦电气株式会社 硅系基板、半导体装置及半导体装置的制造方法

Also Published As

Publication number Publication date
US10026816B2 (en) 2018-07-17
CN106024855A (zh) 2016-10-12
US20160293712A1 (en) 2016-10-06
DE102016105040A1 (de) 2016-10-06

Similar Documents

Publication Publication Date Title
US9704750B2 (en) Method for forming a semiconductor device and a semiconductor device
CN106356286B (zh) 包括氧扩散阻挡的半导体器件及制造方法
CN106024850B (zh) 半导体装置
CN104851907B (zh) 具有背侧插入结构的半导体器件及其制造方法
US9355853B2 (en) Systems and methods for bidirectional device fabrication
JP6121501B2 (ja) 半導体ウエハーの製造方法と低格子間酸素濃度を有する半導体デバイス
JP4221012B2 (ja) 半導体装置とその製造方法
EP2733746B1 (en) Method for manufacturing a semiconductor device
US20200111672A1 (en) Systems and Methods for Bidirectional Device Fabrication
CN107068564A (zh) 形成半导体器件的方法
CN107039502A (zh) 形成半导体器件的方法以及半导体器件
JP7190245B2 (ja) 垂直窒化ガリウムショットキーダイオード
CN104518035B (zh) 半导体器件及其制造方法
TWI657556B (zh) 半導體二極體組件及製造包含二極體之複數個半導體裝置之程序
CN106024855B (zh) 半导体晶片和制造方法
JP6125568B2 (ja) 半導体用の最適化層
JP2014241345A (ja) 炭化珪素半導体装置の製造方法
WO2015029635A1 (ja) ワイドバンドギャップ半導体装置および半導体モジュールの製造方法、ならびにワイドバンドギャップ半導体装置および半導体モジュール
EP3842574B1 (en) Semiconductor device and manufacturing method
JP6013817B2 (ja) ジャンクションバリアショットキーダイオードの製造方法
JP2009130130A (ja) ダイオード及びその製造方法
EP3055884B1 (en) Systems and methods for bidirectional device fabrication
CN108091610A (zh) 用于制造半导体装置的方法
JP2020102547A (ja) 半導体装置およびその製造方法
JP5601004B2 (ja) 半導体素子及び半導体素子の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant