FR3002812A1 - Procede de transfert de couche - Google Patents
Procede de transfert de couche Download PDFInfo
- Publication number
- FR3002812A1 FR3002812A1 FR1351846A FR1351846A FR3002812A1 FR 3002812 A1 FR3002812 A1 FR 3002812A1 FR 1351846 A FR1351846 A FR 1351846A FR 1351846 A FR1351846 A FR 1351846A FR 3002812 A1 FR3002812 A1 FR 3002812A1
- Authority
- FR
- France
- Prior art keywords
- layer
- silicon
- substrate
- porous
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
L'invention concerne un procédé de transfert de couche comprenant : doper une région superficielle d'un substrat de silicium de type p pour former une couche dopée ; rendre poreuse la couche dopée et une couche du substrat de type p sous-jacente à la couche dopée ; former, par croissance épitaxiale, une couche de silicium monocristallin sur la couche poreuse dopée ; et fixer un substrat support à la couche de silicium monocristallin et séparer la couche de silicium monocristallin du substrat de silicium au sein des couches rendues poreuses.
Description
PROCÉDÉ DE TRANSFERT DE COUCHE Domaine La présente description concerne un procédé de transfert de couche et plus particulièrement un procédé de transfert d'une couche de silicium à partir d'un substrat de silicium vers un substrat support. La présente description concerne également une structure de silicium propre à un procédé de transfert de couche. Exposé de l'art antérieur Dans les technologies de semiconducteurs, des procédés de transfert de couche sont utilisés pour transférer de fines couches de silicium sur des substrats support. Par exemple, des procédés de transfert de couche peuvent être utilisés à titre de variante pour former une tranche de type SOI (silicium sur isolant).
Une technique connue de transfert de couche de silicium implique la formation d'une couche de silicium poreux à la surface d'un substrat de silicium et la formation, par croissance épitaxiale, d'une couche de silicium monocristallin sur la couche de silicium poreux. Une couche d'oxyde peut alors être formée sur la couche de silicium monocristallin et un substrat support assemblé à la couche d'oxyde. A titre de variante, la couche d'oxyde peut être formée sur le substrat support ou encore à la fois sur le substrat support et sur la couche de silicium monocristallin. Une séparation mécanique est ensuite utilisée pour séparer la couche de silicium monocristallin du substrat de silicium au point le plus faible, qui correspond à la couche de silicium poreux. Un problème avec les techniques de transfert de couche existantes est qu'il existe des défauts cristallins dans la couche de silicium monocristallin, et/ou que le procédé de séparation mécanique conduit à l'endommagement de la couche de silicium monocristallin. Résumé Un objet de modes de réalisation de la présente description est de résoudre au moins partiellement un ou plusieurs des problèmes existants dans l'art antérieur.
Il est prévu ici un procédé de transfert de couche comprenant : doper une région superficielle d'un substrat de silicium de type p pour former une couche dopée ; rendre poreuse la couche dopée et une couche du substrat de type p sous-jacente à la couche dopée ; former, par croissance épitaxiale, une couche de silicium monocristallin sur la couche poreuse dopée ; et fixer un substrat support à la couche de silicium monocristallin et séparer la couche de silicium monocristallin du substrat de silicium au sein des couches rendues poreuses. Selon un mode de réalisation, le substrat de type p a un niveau de dopage inférieur à 1016 at./cm3 et la couche dopée est : une couche de type p ayant un niveau de dopage d'au moins 1017 at./cm3 et de préférence d'au moins 1019 at./cm3 ; ou une couche de type n ayant un niveau de dopage d'au moins 1017 at./cm3.
Il est également prévu ici un procédé de transfert de couche comprenant : doper une région superficielle d'un substrat de silicium de type n pour former une couche dopée de type n ; rendre poreuse la couche dopée et une couche du substrat de type n sous-jacente à la couche dopée ; former, par croissance épitaxiale, une couche de silicium monocristallin sur la couche poreuse dopée ; et fixer un substrat support à la couche de silicium monocristallin et séparer la couche de silicium mono-cristallin du substrat de silicium au niveau des couches rendues poreuses.
Selon un mode de réalisation, le substrat de silicium de type n a un niveau de dopage d'au plus 1016 at./cm3 et la couche dopée de type n a un niveau de dopage d'au moins 1017 at./cm3. Selon un mode de réalisation, la séparation de la 10 couche de silicium monocristallin du substrat de silicium comprend la réalisation d'un recuit à 400°C ou moins. Selon un mode de réalisation, la couche poreuse du substrat de silicium sous-jacente à la couche dopée a une épaisseur d'au moins 600 nm. 15 Selon un mode de réalisation, la couche dopée a une porosité inférieure à 25 %. Selon un mode de réalisation, le procédé comprend en outre, avant la croissance de la couche de silicium monocristallin, un recuit de la couche dopée à une température 20 comprise entre 700 et 1000°C. Selon un mode de réalisation, la couche poreuse du substrat de silicium sous-jacente à la couche dopée a une porosité dans une plage de 50 à 70 %. Selon un mode de réalisation, la fixation du substrat 25 support à la couche de silicium monocristallin comprend la formation d'une couche d'oxyde sur la couche de silicium mono-cristallin et la liaison du substrat support à la couche d'oxyde. Il est également prévu une structure de silicium 30 comprenant un substrat de type p d'un premier niveau de dopage et, à la surface du substrat de type p, une couche dopée ayant un second niveau de dopage supérieur au premier niveau de dopage, dans laquelle la couche dopée et une couche du substrat de silicium sous-jacent à la couche dopée sont poreuses.
Selon un mode de réalisation, le niveau de dopage du substrat de type p est au plus de 1016 at./cm3 et la couche dopée est : une couche de type p ayant un niveau de dopage d'au moins 1017 at./cm3 et de préférence d'au moins 1019 at./cm3 ; ou une couche de type n ayant un niveau de dopage d'au moins 1017 at./cm3. Il est également prévu une structure de silicium comprenant un substrat de type n d'un premier niveau de dopage et, à la surface du substrat de type n, une couche dopée de type n ayant un second niveau de dopage supérieur au premier niveau de dopage, dans laquelle la couche dopée et une couche du substrat de silicium sous-jacent à la couche dopée sont poreuses. Selon un mode de réalisation, le niveau de dopage du 15 substrat de type n est au plus de 1016 at./cm3 et la couche dopée a un niveau de dopage d'au moins 1017 at./cm3. Selon un mode de réalisation, la porosité de la couche dopée est inférieure à 25 % et la porosité de la couche sous-jacente à la couche dopée est dans une plage de 50 à 70 %. 20 Brève description des dessins Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles : 25 les figures LA à lE sont des vues en coupe illustrant une structure de silicium pendant un procédé de transfert de couche selon un mode de réalisation de la présente description ; les figures 2A et 2B sont des graphiques illustrant la relation entre la porosité de la couche de silicium et l'inten30 sité de courant pendant une anodisation électrochimique ; et la figure 3 représente un dispositif de formation d'image éclairé par la face arrière selon un exemple de réalisation de la présente description.
Comme cela est usuel dans la représentation des structures de silicium, les diverses vues en coupe ne sont pas tracées à l'échelle. Description détaillée Un article intitulé "Eltran; Novel SOI Wafer Technology", de Takao Yonehara et Kiyofumi Sakaguchi, JSAP International N°4 (juillet 2001) décrit une technique dans laquelle des première et seconde couches de silicium poreux ayant des porosités différentes sont formées dans un substrat de silicium. La porosité des couches est commandée par une modification de la densité de courant pendant un processus d'anodisation électrochimique. Une croissance épitaxiale est réalisée sur le silicium poreux et un jet d'eau est utilisé pour séparer la couche épitaxiale du substrat de silicium.
Les inventeurs ont constaté que ce procédé présente plusieurs inconvénients. En effet, pour obtenir une couche de silicium épitaxiée de bonne qualité, le silicium poreux est formé à partir d'un substrat de type p fortement dopé (p+). Ce type de substrat permet de faire varier la porosité de façon importante en faisant varier la densité de courant pendant l'anodisation électrochimique. Pendant l'étape d'épitaxie, la couche de silicium poreux obtenue sur ce type de substrat se restructure fortement sous l'action du traitement thermique, ce qui rend pratiquement impossible la séparation des films par fracture mécanique au niveau du silicium poreux. Pour limiter ce problème, les auteurs de l'article susmentionné procèdent à une oxydation de la couche poreuse à basse température. Cette oxydation réduit partiellement la restructuration du silicium poreux, mais ne l'empêche pas. Dans ce cas la fracture au sein du silicium devient possible mais reste difficile et nécessite un équipement dédié (jet d'eau). Par ailleurs, pour permettre l'épitaxie, il est nécessaire de retirer l'oxyde de surface tout en le laissant à l'intérieur des pores. Cette étape est difficile à contrôler. Ces difficultés rendent le procédé coûteux.
Une solution possible serait d'utiliser du silicium poreux formé à partir d'un substrat de type p faiblement dopé, par exemple avec un niveau de 1015 à 1016 at./cm-3 de dopant. Ce type de silicium poreux présente des pores ainsi que des cristallites de silicium beaucoup plus petits, par exemple de l'ordre de 2 nm, ce qui rend la fracture mécanique beaucoup plus facile. Par ailleurs ce matériau présente une surface développée importante d'environ 1000 m2 par cm3 de matériau, 5 fois plus élevée que s'il était formé sur un substrat fortement dopé.
Cette surface élevée induit des contraintes mécaniques importantes au sein de la structure qui favorisent la fracture mécanique. Mais avec un substrat de type p faiblement dopé, il n'est pas possible de faire varier la porosité de façon importante. En particulier, on ne peut pas obtenir de faibles porosités, de l'ordre de 20 %. Dans ces conditions, la couche de silicium épitaxiée sur ce matériau présente une densité de défauts élevée incompatible avec leur utilisation en micro-électronique. Les figures lA à lE sont des vues en coupe illustrant 20 une structure de silicium 100 pendant un processus de transfert de couche selon un mode de réalisation de la présente description. La figure lA représente la structure de silicium 100 comprenant un substrat de silicium 102. Une région de surface du 25 substrat de silicium est dopée pour former une couche dopée 104. Dans un mode de réalisation, le substrat de silicium 102 est du type de conductivité p et a par exemple un niveau de dopage égal ou inférieur à 1016 at./cm3. En ce cas, la couche 104 est une couche de type p ayant un niveau de dopage d'au 30 moins 1017 at./cm3 et de préférence d'au moins 1019 at./cm3 ou une couche de type n ayant un niveau de dopage d'au moins 1017 at./cm3. Dans un autre mode de réalisation, le substrat de silicium 102 est de type de conductivité n et a par exemple un 35 niveau de dopage égal ou inférieur à 1016 at./cm3. Dans ce cas, la couche 104 est par exemple une couche fortement dopée pour former une couche de type n ayant un niveau de dopage d'au moins 1017 at./cm3. Le dopage de la région superficielle est par exemple 5 réalisé sur une profondeur comprise entre 100 et 300 nm dans un substrat de silicium 102 de sorte que la couche dopée 104 a une épaisseur comprise entre 100 et 300 nm. La figure 1B représente la structure de silicium 100 après une étape ultérieure au cours de laquelle la couche dopée 10 104 et une couche 106 du substrat de silicium formée sous la couche dopée 104 sont rendues poreuses. On utilise par exemple un processus d'anodisation électrochimique impliquant l'immersion de la structure 100 dans une solution d'acide fluorhydrique (HF) et on applique une tension ou un courant aux bornes de la 15 structure de silicium. Dans le cas où la couche dopée 104 et/ou le substrat 102 sont de type n, l'anodisation est par exemple réalisée en présence d'un éclairement, comme cela est connu dans la technique. Le silicium devient progressivement poreux à partir de 20 la surface de la couche dopée 104 vers l'intérieur de la structure. La couche dopée 104 est ainsi rendue poreuse. La couche 106 du substrat 102 est également rendue poreuse et son épaisseur est contrôlée par la durée du processus d'anodisation électrochimique. Par exemple, dans certains modes de réali- 25 sation, la couche 106 a une épaisseur dans une plage de 100 à 1600 nm et par exemple d'au moins 600 nm. Comme cela sera décrit plus en détail ci-après, la porosité des couches poreuses 104 et 106 dépend en partie de la densité de courant appliquée pendant le processus d'anodisation 30 électrochimique et également de la concentration en acide fluorhydrique dans la solution de HF. Toutefois, en raison de la différence des niveaux de dopage entre les couches 104 et 106, la porosité de la couche 104 peut être contrôlée pour être bien inférieure à la porosité de la couche 106 tout en maintenant une densité de courant constante et une concentration constante en HF pendant l'anodisation. Dans certains modes de réalisation, la couche 104 a une porosité inférieure à 25 %, par exemple comprise entre 10 et 20 %. Comme cela est connu dans la technique, la porosité est généralement exprimée sous forme d'une fraction du volume vide par rapport au volume considéré et peut être facilement déterminée par une mesure pondérale. La couche 106 a par exemple une porosité supérieure ou égale à 50 % et par exemple comprise entre 50 et 70 %. La structure de silicium 100 illustrée en figure 1B constitue un exemple de structure adaptée à un procédé de transfert de couche. La figure 1C illustre la structure de silicium 100 après une étape ultérieure au cours de laquelle une couche de silicium monocristallin 108 est formée au-dessus de la couche de silicium poreux dopée 104 par croissance épitaxiale. Avant de faire croître la couche de silicium monocristallin 108, on pourra réaliser une étape de recuit, par exemple à une température comprise entre 700 et 1000°C, par exemple en présence de H2. Cette étape de recuit lisse la surface de la couche poreuse dopée 104 et la rend moins poreuse, améliorant ainsi la qualité de la couche de silicium monocristallin 108 épitaxiée.
La croissance épitaxiale peut être contrôlée pour former la couche de silicium monocristallin 108 à une épaisseur désirée, par exemple entre 10 nm et 2 pin. La figure 1D représente une étape ultérieure au cours de laquelle un substrat support 112 est fixé à la couche de silicium monocristallin 108. Dans certains cas, les surfaces peuvent être préparées avant d'être fixées l'une à l'autre, par exemple par CMP (polissage mécano-chimique), ou par activation chimique ou plasma. Dans l'exemple illustré en figure 1D, la fixation du substrat support 112 est réalisée par formation d'une couche d'oxyde 110 sur la couche de silicium mono- cristallin 108 et par liaison du substrat support 112 à la couche d'oxyde 110 Le substrat support 112 est par exemple en silicium ou en un autre matériau tel que du quartz. On pourra prévoir à sa 5 surface une couche spécifique, par exemple une couche d'oxyde pour faciliter le collage. Dans certains modes de réalisation, le substrat support 112 peut être flexible, par exemple en un matériau polymère. Dans ce cas, une technologie de liaison telle que la technologie dite SOP (silicium sur polymère) pourra être 10 utilisée pour lier le substrat support 112 à la couche de silicium 108. La figure lE illustre une étape ultérieure au cours de laquelle la couche de silicium monocristallin 108 est séparée du substrat 102. Cette étape implique par exemple un processus 15 mécanique et/ou un traitement thermique. Dans certains modes de réalisation, un recuit est réalisé pour amener la couche de silicium monocristallin 108 à se séparer du substrat 102. En particulier, les inventeurs ont trouvé que, notamment dans le cas où la couche de silicium poreux 106 sous-jacente à la couche 20 dopée 104 a une épaisseur de 600 nm ou plus, et une porosité de 50 % ou plus, un recuit à une température relativement faible de l'ordre de 400°C ou moins est suffisant pour amener la couche de silicium monocristallin 108 à se séparer du substrat 102 sans appliquer de force mécanique. En outre, les inventeurs ont 25 trouvé qu'une température aussi basse que 200°C peut suffire à provoquer une séparation automatique. De telles températures faibles de l'étape de recuit permettent d'utiliser une large gamme de matériaux pour le substrat support 112, tels que des matériaux polymères qui ne supportent pas de températures 30 élevées. En outre, la basse température est compatible avec des processus de transfert de couche requérant un faible budget thermique, par exemple par suite d'un désaccord de dilatation thermique entre les couches et/ou les substrats. Pour les plus faibles épaisseurs et porosités de la 35 couche de silicium poreux 106, une température de recuit pouvant aller au-delà de 400°C peut être utilisée pour séparer la couche de silicium monocristallin 108 du substrat 102. A titre de variante, un recuit à 400°C ou moins pourrait être réalisé associé à une opération de séparation mécanique pour séparer la couche de silicium monocristallin 108 du substrat 102, l'action mécanique étant réalisée pendant ou après le recuit. Comme cela est représenté en figure lE, la séparation est susceptible de survenir au sein de la bicouche formée par les deux couches poreuses. La séparation peut intervenir par exemple au voisinage de la jonction entre les couches poreuses 104 et 106. La séparation entraîne l'obtention de structures séparées 116 et 118 illustrées en figure lE. La structure 116 comprend le substrat support 112 et la couche de silicium monocristallin 108 séparée par une couche 15 d'oxyde 110. La couche poreuse 104 peut être supprimée, par exemple par CMP (polissage mécano-chimique). La structure 118 comprend le substrat support 102 qui peut être réutilisé, par exemple après avoir enlevé la couche de silicium poreux 106 par CMP.
20 Les figures 2A et 2B sont des graphiques illustrant des exemples de porosité du silicium pour diverses concentrations de HF et diverses densités de courant pendant un processus d'anodisation électrochimique. Ces graphiques apparaissent par exemple dans le livre intitulé "Properties of porous silicon" 25 édité par Leigh Canham, ISBN 0-85296-932-5, Institution of Engineering and Technology, Londres, pages 12-22, sous le titre "Porous silicon formation by anodization", A. Halimaoui. La figure 2A est un graphique illustrant des valeurs de porosité (Porosity) qui peuvent être obtenues en utilisant un 30 processus d'anodisation électrochimique sur du silicium ayant un niveau de dopage de type p de 1015 at./cm3. Deux courbes sont représentées, l'une correspondant à une concentration en HF de 20 % et l'autre à une concentration en HF de 35 %. Comme cela est représenté, avec une densité de courant (Current density) de 50 mA/cm2 et une concentration en HF de 35 %, il est possible d'obtenir une porosité voisine de 62 %. La figure 2B est un graphique illustrant des valeurs de porosité (Porosity) qui peuvent être obtenues en utilisant un processus d'anodisation électrochimique sur du silicium qui dans cet exemple a un niveau de dopage de type p de 1019 at./cm3. Deux courbes sont présentées, l'une correspondant à une concentration en HF de 25 % et l'autre à une concentration en HF de 35 %. Comme cela est représenté, avec une densité de courant (Current density) de 50 mA/cm2 et une concentration en HF de 35 % il est possible d'obtenir une porosité d'environ 35 %. Le niveau de dopage de la couche dopée 104 de la figure LA décrite ci-dessus ainsi que la concentration en HF et la densité de courant pendant l'anodisation électrochimique de la figure 1B sont par exemple sélectionnés sur la base des courbes des figures 2A et 2B pour obtenir des niveaux de porosité désirés dans les couches 104 et 106. Par exemple, pour obtenir une porosité de 20 % dans la couche dopée 104, on peut utiliser une densité de courant de 10 mA/cm2 et une concen- tration en HF de 40 %. La figure 3 est une vue en coupe d'un exemple particulier d'une structure de silicium 300 résultant d'une application particulière du procédé de transfert de couche décrit ici dans le cas où la structure est un dispositif de formation d'image à éclairement par la face arrière (BSI). Dans cet exemple, après formation de la couche de silicium monocristallin 108 sur la couche de silicium poreux dopée 104 (étape de la figure 1C), la couche de silicium 108 est traitée pour former les diverses régions de silicium du dispositif de formation d'image, et les diverses couches métalliques d'interconnexion désignées par la référence 302 en figure 3 sont formées sur la couche de silicium 108. La couche d'oxyde 110 est alors déposée sur les couches métalliques 302 et le substrat support 112 est lié à la couche d'oxyde 110. La couche de silicium 108 est alors séparée du substrat de silicium 102 (non représenté en figure 3) pour fournir le dispositif BSI de la figure 3. De façon avantageuse, la basse température à laquelle la couche de silicium 108 peut se séparer du substrat de silicium 102 permet d'utiliser une large gamme de substrats supports 112, tels que des substrats en polymère, ce qui permet une fabrication relativement flexible du dispositif de formation d'image. Un avantage des modes de réalisation décrits ici est que la différence entre les niveaux de dopage de la couche 104 et du substrat 102 entraîne des différences de propriétés entre les couches poreuses 104 et 106, bien que celles-ci soient réalisées au cours d'une même étape de porosification. Avantageusement cette étape est réalisée avec des conditions, notamment en termes de densité de courant et concentration HF, constantes au cours de l'étape. Il est cependant possible de moduler les conditions de porosification, notamment au cours du temps si on le souhaite. La différence de porosité obtenue conduit à une couche de silicium monocristallin 108 de particulièrement bonne qualité et à une séparation sans endommagement de la couche de silicium monocristallin du substrat de silicium 102 par traitement thermique ou autre. Ayant ainsi décrit au moins un mode de réalisation illustratif, diverses modifications, variantes et améliorations apparaîtront à l'homme de l'art. Par exemple, bien que l'exemple d'application d'un dispositif de formation d'image BSI ait été décrit en relation avec la figure 3, il sera clair pour l'homme de l'art que le procédé de transfert de couche décrit ici aura de nombreuses autres applications. En outre, il sera clair pour l'homme de l'art que, bien que des exemples aient été décrits dans lesquels la couche de silicium monocristallin est liée au substrat support par une couche d'oxyde, on peut prévoir d'autres techniques qui pourraient être utilisées pour fixer la couche de silicium monocristallin au substrat support.
Claims (17)
- REVENDICATIONS1. Procédé de transfert de couche comprenant : doper une région superficielle d'un substrat de silicium de type p (102) pour former une couche dopée (104) ; et rendre poreuse la couche dopée (104) et une couche (106) du substrat de type p sous-jacente à la couche dopée.
- 2. Procédé, selon la revendication 1, comprenant en outre : former, par croissance épitaxiale, une couche de silicium monocristallin (108) sur la couche poreuse dopée ; et fixer un substrat support (112) à la couche de silicium monocristallin et séparer la couche de silicium mono-cristallin du substrat de silicium au sein des couches rendues poreuses.
- 3. Procédé selon la revendication 2, dans lequel le 15 substrat de type p a un niveau de dopage inférieur à 1016 at./cm3 et la couche dopée (104) est : une couche de type p ayant un niveau de dopage d'au moins 1017 at./cm3 et de préférence d'au moins 1019 at./cm3 ; ou une couche de type n ayant un niveau de dopage d'au 20 moins 1017 at./cm3.
- 4. Procédé de transfert de couche comprenant : doper une région superficielle d'un substrat de silicium de type n (102) pour former une couche dopée de type n (104) ; et 25 rendre poreuse la couche dopée (104) et une couche (106) du substrat de type n sous-jacente à la couche dopée.
- 5. Procédé selon la revendication 4, comprenant en outre : former, par croissance épitaxiale, une couche de 30 silicium monocristallin (108) sur la couche poreuse dopée ; et fixer un substrat support (112) à la couche de silicium monocristallin et séparer la couche de silicium mono-cristallin du substrat de silicium au niveau des couches rendues poreuses.
- 6. Procédé selon la revendication 5, dans lequel le substrat de silicium de type n (102) a un niveau de dopage d'au plus 1016 at./cm3 et la couche dopée de type n a un niveau de dopage d'au moins 1017 at./cm3.
- 7. Procédé selon l'une quelconque des revendications 1 à 6, dans lequel la séparation de la couche de silicium mono-cristallin (108) du substrat de silicium (102) . comprend la réalisation d'un recuit à 400°C ou moins.
- 8. Procédé selon l'une quelconque des revendications 1 10 à 7, dans lequel la couche poreuse (106) du substrat de silicium sous-jacente à la couche dopée (104) a une épaisseur d'au moins 600 nm.
- 9. Procédé selon l'une quelconque des revendications 1 à 8, dans lequel la couche dopée (104) a une porosité inférieure 15 à 25 %.
- 10. Procédé selon l'une quelconque des revendications 1 à 9, comprenant en outre, avant la croissance de la couche de silicium monocristallin (108), un recuit de la couche dopée à une température comprise entre 700 et 1000°C. 20
- 11. Procédé selon l'une quelconque des revendications-1 à 10, dans lequel la couche poreuse (106) du substrat de silicium sous-jacente à la couche dopée (104) a une porosité dans une plage de 50 à 70 %.
- 12. Procédé selon l'une quelconque des revendications 1 25 à 11, dans lequel la fixation du substrat support (112) à la couche de silicium monocristallin (108) comprend la formation d'une couche d'oxyde (110) sur la couche de silicium mono-cristallin et la liaison du substrat support à la couche d'oxyde. 30
- 13. Structure de silicium issue du procédé de la revendication 1.
- 14. Structure de silicium selon la revendication 13, dans laquelle le niveau de dopage du substrat de type p (102) est au plus de 1016 at./cm3 et dans lequel la couche dopée (104) 35 est :une couche de type p ayant un niveau de dopage d'au moins 1017 at./cm3 et de préférence d'au moins 1019 at./cm3 ; ou une couche de type n ayant un niveau de dopage d'au moins 1017 at./cm3.
- 15. Structure de silicium issue du procédé de la revendication 4.
- 16. Structure de silicium sèlon la revendication 15, dans laquellè le niveau de dopage du substrat de type n est au plus de 1016 at./cm3 et dans laquelle la couche dopée a un 10 niveau de dopage d'au moins 1017 at./cm3.
- 17. Structure de silicium selon l'une quelconque des revendications 13 à 16, dans laquelle la porosité de la couche dopée (104) est inférieure à 25 % et dans laquelle la porosité de la couche (106) sous-jacente à la couche dopée (104) est dans 15 une plage de 50 à 70 %.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1351846A FR3002812B1 (fr) | 2013-03-01 | 2013-03-01 | Procede de transfert de couche |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1351846A FR3002812B1 (fr) | 2013-03-01 | 2013-03-01 | Procede de transfert de couche |
Publications (2)
Publication Number | Publication Date |
---|---|
FR3002812A1 true FR3002812A1 (fr) | 2014-09-05 |
FR3002812B1 FR3002812B1 (fr) | 2016-08-05 |
Family
ID=48856749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR1351846A Expired - Fee Related FR3002812B1 (fr) | 2013-03-01 | 2013-03-01 | Procede de transfert de couche |
Country Status (1)
Country | Link |
---|---|
FR (1) | FR3002812B1 (fr) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017025494A1 (fr) * | 2015-08-12 | 2017-02-16 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procédé de fabrication d'une structure semi-conductrice avec collage direct temporaire exploitant une couche poreuse |
FR3057396A1 (fr) * | 2016-10-10 | 2018-04-13 | Soitec Silicon On Insulator | Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102020119953A1 (de) | 2020-07-29 | 2022-02-03 | Infineon Technologies Ag | Verfahren zum Bilden eines Halbleiterbauelements |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0989593A2 (fr) * | 1998-09-25 | 2000-03-29 | Canon Kabushiki Kaisha | Dispositif et procédé de séparation de substrat, et procédé de fabrication de susbtrat |
US20030087503A1 (en) * | 1994-03-10 | 2003-05-08 | Canon Kabushiki Kaisha | Process for production of semiconductor substrate |
US20050082526A1 (en) * | 2003-10-15 | 2005-04-21 | International Business Machines Corporation | Techniques for layer transfer processing |
FR2977075A1 (fr) * | 2011-06-23 | 2012-12-28 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat semi-conducteur, et substrat semi-conducteur |
-
2013
- 2013-03-01 FR FR1351846A patent/FR3002812B1/fr not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030087503A1 (en) * | 1994-03-10 | 2003-05-08 | Canon Kabushiki Kaisha | Process for production of semiconductor substrate |
EP0989593A2 (fr) * | 1998-09-25 | 2000-03-29 | Canon Kabushiki Kaisha | Dispositif et procédé de séparation de substrat, et procédé de fabrication de susbtrat |
US20050082526A1 (en) * | 2003-10-15 | 2005-04-21 | International Business Machines Corporation | Techniques for layer transfer processing |
FR2977075A1 (fr) * | 2011-06-23 | 2012-12-28 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat semi-conducteur, et substrat semi-conducteur |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017025494A1 (fr) * | 2015-08-12 | 2017-02-16 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procédé de fabrication d'une structure semi-conductrice avec collage direct temporaire exploitant une couche poreuse |
FR3040108A1 (fr) * | 2015-08-12 | 2017-02-17 | Commissariat Energie Atomique | Procede de fabrication d'une structure semi-conductrice avec collage direct temporaire exploitant une couche poreuse |
US10643884B2 (en) | 2015-08-12 | 2020-05-05 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Method for manufacturing a semiconductor structure with temporary direct bonding using a porous layer |
FR3057396A1 (fr) * | 2016-10-10 | 2018-04-13 | Soitec Silicon On Insulator | Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat |
WO2018069310A1 (fr) * | 2016-10-10 | 2018-04-19 | Soitec | Capteur d'image de type frontal et procédé de fabrication d'un tel capteur d'image de type frontal |
Also Published As
Publication number | Publication date |
---|---|
FR3002812B1 (fr) | 2016-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2005086226A1 (fr) | Traitement thermique d’amelioration de la qualite d’une couche mince prelevee | |
US20050020032A1 (en) | Method for making thin film devices intended for solar cells or silicon-on-insulator (SOI) applications | |
FR2917232A1 (fr) | Procede de fabrication d'une structure pour epitaxie sans zone d'exclusion. | |
FR3033933A1 (fr) | Couche thermiquement stable de piegeage de charges pour une utilisation dans la fabrication de structures de semi-conducteur sur isolant | |
FR2817394A1 (fr) | Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede | |
FR2915625A1 (fr) | Procede de transfert d'une couche epitaxiale | |
EP2342744A1 (fr) | Procede de formation d'une couche monocristalline dans le domaine micro-electronique | |
FR2880988A1 (fr) | TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE | |
FR2938975A1 (fr) | Procede de realisation d'une heterostructure de type silicium sur saphir | |
FR2995136A1 (fr) | Pseudo-substrat avec efficacite amelioree d'utilisation d'un materiau monocristallin | |
FR2842350A1 (fr) | Procede de transfert d'une couche de materiau semiconducteur contraint | |
FR3036844A1 (fr) | Procede de fabrication de semi-conducteur sur isolant | |
FR2864970A1 (fr) | Substrat a support a coefficient de dilatation thermique determine | |
FR2980919A1 (fr) | Procede de double report de couche | |
FR3051596A1 (fr) | Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant | |
FR3108774A1 (fr) | Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic | |
FR2928775A1 (fr) | Procede de fabrication d'un substrat de type semiconducteur sur isolant | |
FR3002812A1 (fr) | Procede de transfert de couche | |
FR2860340A1 (fr) | Collage indirect avec disparition de la couche de collage | |
FR2969815A1 (fr) | Procédé de fabrication d'un dispositif semi-conducteur | |
EP1786025B1 (fr) | Procédé de formation de couches non-contraintes | |
EP1186024B1 (fr) | Procede de fabrication d'un substrat de silicium comportant une mince couche d'oxyde de silicium ensevelie | |
FR3064398B1 (fr) | Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure | |
FR3116940A1 (fr) | Procédé basse température de fabrication d’un substrat semiconducteur sur isolant | |
FR2912550A1 (fr) | Procede de fabrication d'une structure ssoi. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PLFP | Fee payment |
Year of fee payment: 4 |
|
ST | Notification of lapse |
Effective date: 20171130 |