DE102020119953A1 - Verfahren zum Bilden eines Halbleiterbauelements - Google Patents

Verfahren zum Bilden eines Halbleiterbauelements Download PDF

Info

Publication number
DE102020119953A1
DE102020119953A1 DE102020119953.8A DE102020119953A DE102020119953A1 DE 102020119953 A1 DE102020119953 A1 DE 102020119953A1 DE 102020119953 A DE102020119953 A DE 102020119953A DE 102020119953 A1 DE102020119953 A1 DE 102020119953A1
Authority
DE
Germany
Prior art keywords
semiconductor layer
semiconductor
semiconductor substrate
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020119953.8A
Other languages
English (en)
Inventor
Hans-Joachim Schulze
Alexander Breymesser
Bernhard Goller
Matthias Kuenle
Helmut Oefner
Francisco Javier Santos Rodriguez
Stephan Voss
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102020119953.8A priority Critical patent/DE102020119953A1/de
Priority to US17/386,699 priority patent/US11742215B2/en
Publication of DE102020119953A1 publication Critical patent/DE102020119953A1/de
Priority to US18/236,434 priority patent/US20230395394A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Ein Verfahren zum Bilden eines Halbleiterbauelements, umfassend ein Bilden einer ersten Halbleiterschicht auf einem Halbleitersubstrat, wobei die erste Halbleiterschicht von dem gleichen Dotierstofftyp wie das Halbleitersubstrat ist, wobei die erste Halbleiterschicht eine höhere Dotierstoffkonzentration als das Halbleitersubstrat aufweist, ein Erhöhen der Porosität der ersten Halbleiterschicht, ein erstes Tempern der ersten Halbleiterschicht bei einer Temperatur von zumindest 1050°C, ein Bilden einer zweiten Halbleiterschicht auf der ersten Halbleiterschicht und ein Trennen der zweiten Halbleiterschicht von dem Halbleitersubstrat durch Spalten innerhalb der ersten Halbleiterschicht.

Description

  • Gebiet
  • Beispiele beziehen sich auf Konzepte für verbessertes Spalten von Halbleitersubstraten und insbesondere ein Verfahren zum Bilden eines Halbleiterbauelements.
  • Hintergrund
  • Die Trennung von Halbleiterbauelementen von dem Substrat kann durch Verwendung einer Trennschicht ausgeführt werden, die zwischen Halbleiterbauelement und Substrat gebildet wird. Die Trennschicht kann aus einer porösen Si-Schicht bestehen und wird auf der Oberfläche des Substrats gebildet. Dann wird eine aktive Si-Schicht epitaktisch auf die poröse Si-Schicht aufgewachsen. Eine genaue Steuerung einer Dicke der Trennschicht und/oder des thermischen Diffusionsprozesses kann erwünscht sein.
  • Zusammenfassung
  • Es besteht ein Bedarf zum Bereitstellen eines verbesserten Konzeptes für ein Bilden eines Halbleiterbauelements, was eine verbesserte Dotierstoffverteilung ermöglicht.
  • Ein solcher Bedarf kann durch den Gegenstand der Ansprüche erfüllt sein.
  • Ausführungsbeispiele beziehen sich auf ein Verfahren zum Bilden eines Halbleiterbauelements. Das Verfahren umfasst ein Bilden einer ersten Halbleiterschicht auf einem Halbleitersubstrat. Die erste Halbleiterschicht ist von dem gleichen Dotierstofftyp wie das Halbleitersubstrat. Die erste Halbleiterschicht weist eine höhere Dotierstoffkonzentration als das Halbleitersubstrat auf. Ferner umfasst das Verfahren ein Erhöhen der Porosität der ersten Halbleiterschicht und ein erstes Tempern der ersten Halbleiterschicht bei einer Temperatur von zumindest 1050°C. Zusätzlich umfasst das Verfahren ein Bilden einer zweiten Halbleiterschicht auf der ersten Halbleiterschicht und ein Trennen der zweiten Halbleiterschicht von dem Halbleitersubstrat durch Spalten innerhalb der ersten Halbleiterschicht.
  • Weitere Ausführungsbeispiele beziehen sich auf ein Verfahren zum Bilden eines Halbleiterbauelements. Das Verfahren umfasst ein Bilden einer ersten Halbleiterschicht auf einem Halbleitersubstrat. Die erste Halbleiterschicht ist von dem gleichen Dotierstofftyp wie das Halbleitersubstrat. Die erste Halbleiterschicht weist eine höhere Dotierstoffkonzentration als das Halbleitersubstrat auf. Ferner umfasst das Verfahren ein Erhöhen der Porosität der ersten Halbleiterschicht, ein erstes Tempern des ersten Halbleiters in einer Atmosphäre, die zumindest ein Material aus der Gruppe Stickstoff und Argon umfasst. Zusätzlich umfasst das Verfahren ein Bilden einer zweiten Halbleiterschicht auf der ersten Halbleiterschicht und ein Trennen der zweiten Halbleiterschicht von dem Halbleitersubstrat durch Spalten innerhalb der ersten Halbleiterschicht.
  • Einige Ausführungsbeispiele beziehen sich auf ein Verfahren zum Bilden eines Halbleiterbauelements. Das Verfahren umfasst ein Bilden einer ersten Halbleiterschicht auf einem Halbleitersubstrat. Die erste Halbleiterschicht ist von dem gleichen Dotierstofftyp wie das Halbleitersubstrat. Die erste Halbleiterschicht weist eine höhere Dotierstoffkonzentration als das Halbleitersubstrat auf. Ferner umfasst das Verfahren ein Erhöhen der Porosität der ersten Halbleiterschicht, ein Verringern der Dotierstoffkonzentration der ersten Halbleiterschicht, sodass die Dotierstoffkonzentration der ersten Halbleiterschicht 5*1016cm-3 oder weniger ist. Zusätzlich umfasst das Verfahren ein Bilden einer zweiten Halbleiterschicht auf der ersten Halbleiterschicht und ein Trennen der zweiten Halbleiterschicht von dem Halbleitersubstrat durch Spalten innerhalb der ersten Halbleiterschicht.
  • Andere Ausführungsbeispiele beziehen sich auf ein Verfahren zum Bilden eines Halbleiterbauelements. Das Verfahren umfasst ein Bilden einer ersten Halbleiterschicht auf einem Halbleitersubstrat. Die erste Halbleiterschicht ist von dem gleichen Dotierstofftyp wie das Halbleitersubstrat. Die erste Halbleiterschicht weist eine höhere Dotierstoffkonzentration als das Halbleitersubstrat auf. Ferner umfasst das Verfahren ein Erhöhen der Porosität der ersten Halbleiterschicht, ein Verringern der Dotierstoffkonzentration der ersten Halbleiterschicht um zumindest 15 %. Zusätzlich umfasst das Verfahren ein Bilden einer zweiten Halbleiterschicht auf der ersten Halbleiterschicht und ein Trennen der zweiten Halbleiterschicht von dem Halbleitersubstrat durch Spalten innerhalb der ersten Halbleiterschicht.
  • Figurenliste
  • Nachfolgend werden einige Beispiele von Vorrichtungen und/oder Verfahren ausschließlich beispielhaft und Bezug nehmend auf die beiliegenden Figuren beschrieben, in denen gilt:
    • 1 zeigt ein Flussdiagramm eines Verfahrens zum Bilden eines Halbleiterbauelements;
    • 2 zeigt ein anderes Flussdiagramm eines Verfahrens zum Bilden eines Halbleiters;
    • 3 zeigt ein anderes Flussdiagramm eines Verfahrens zum Bilden eines Halbleiterbauelementes;
    • 4 zeigt ein anderes Flussdiagramm eines Verfahrens zum Bilden eines Halbleiterbauelementes;
    • 5 zeigt ein simuliertes Diagramm der Dotierstoffkonzentration der ersten Halbleiterschicht in Abhängigkeit von der Tiefe;
    • 6 ist ein simulierter Graph der Dotierstoffkonzentration in Abhängigkeit von der Tiefe, der das Bilden einer n-dotierten zweiten Halbleiterschicht auf einer hoch p-dotierten ersten Halbleiterschicht auf einem niedrig p-dotierten Halbleitersubstrat veranschaulicht;
    • 7 ist ein simulierter Graph, der das Verarbeiten von 6 und eine Verringerung der Borkonzentration aufgrund der Porosität der ersten Halbleiterschicht veranschaulicht;
    • 8 ist ein simulierter Graph, der das Verarbeiten von 7 und einen Effekt des Temperns der ersten Halbleiterschicht veranschaulicht;
    • 9a und 9b zeigen schematische Ansichten von Querschnitten eines Halbleitersubstrats während der Herstellung einer ersten Halbleiterschicht; und
    • 10 zeigt eine schematische Ansicht eines Querschnitts eines Halbleiterbauelements.
  • Detaillierte Beschreibung
  • Verschiedene Beispiele werden nun ausführlicher Bezug nehmend auf die beiliegenden Zeichnungen beschrieben, in denen einige Beispiele dargestellt sind. In den Figuren können die Stärken von Linien, Schichten und/oder Regionen der Klarheit halber übertrieben dargestellt sein.
  • Entsprechend sind, obgleich weitere Beispiele zu verschiedenen Modifikationen und alternativen Formen in der Lage sind, manche bestimmten Beispiele davon in den Figuren gezeigt und werden anschließend ausführlich beschrieben. Allerdings beschränkt diese detaillierte Beschreibung weitere Beispiele nicht auf die beschriebenen bestimmten Formen. Weitere Beispiele können alle Modifikationen, Entsprechungen und Alternativen abdecken, die in den Schutzbereich der Offenbarung fallen. Gleiche Bezugszeichen beziehen sich in der gesamten Beschreibung der Figuren auf gleiche oder ähnliche Elemente, die bei einem Vergleich miteinander identisch oder in modifizierter Form implementiert sein können, während sie die gleiche oder eine ähnliche Funktionalität bereitstellen.
  • Es versteht sich, dass, wenn ein Element als mit einem anderen Element „verbunden“ oder „gekoppelt“ bezeichnet wird, die Elemente direkt, oder über ein oder mehrere Zwischenelemente, verbunden oder gekoppelt sein können. Wenn zwei Elemente A und B unter Verwendung eines „oder“ kombiniert werden, ist dies so zu verstehen, dass alle möglichen Kombinationen offenbart sind, d. h. nur A, nur B sowie A und B. Eine alternative Formulierung für die gleichen Kombinationen ist „zumindest eines aus der Gruppe A und B“. Das Gleiche gilt für Kombinationen von mehr als zwei Elementen.
  • Die Terminologie, die hierin zum Beschreiben bestimmter Beispiele verwendet wird, soll nicht begrenzend für weitere Beispiele sein. Wenn eine Singularform, z. B. „ein, eine“ und „der, die, das“ verwendet wird und die Verwendung nur eines einzelnen Elements weder explizit noch implizit als verpflichtend definiert ist, können weitere Beispiele auch Pluralelemente verwenden, um die gleiche Funktion zu implementieren. Ähnlich, wenn eine Funktionalität nachfolgend als unter Verwendung mehrerer Elemente implementiert beschrieben ist, können weitere Beispiele die gleiche Funktionalität unter Verwendung eines einzelnen Elements oder einer einzelnen Verarbeitungsentität implementieren. Es versteht sich weiterhin, dass die Begriffe „umfasst“, „umfassend“, „aufweist“ und/oder „aufweisend“ bei Gebrauch das Vorhandensein der angegebenen Merkmale, Ganzzahlen, Schritte, Operationen, Prozesse, Handlungen, Elemente und/oder Komponenten präzisieren, aber nicht das Vorhandensein oder das Hinzufügen eines oder mehrerer anderer Merkmale, Ganzzahlen, Schritte, Operationen, Prozesse, Handlungen, Elemente, Komponenten und/oder einer Gruppe derselben ausschließen.
  • Sofern nicht anderweitig definiert, werden alle Begriffe (einschließlich technischer und wissenschaftlicher Begriffe) hierin in ihrer üblichen Bedeutung des Gebiets verwendet, zu dem die Beispiele gehören.
  • 1 zeigt ein Flussdiagramm eines Verfahrens zum Bilden eines Halbleiters. Das Verfahren 100 umfasst ein Bilden 110 einer ersten Halbleiterschicht auf einem Halbleitersubstrat.
  • Die erste Halbleiterschicht ist von dem gleichen Dotierstofftyp wie das Halbleitersubstrat. Die erste Halbleiterschicht weist eine höhere Dotierstoffkonzentration als das Halbleitersubstrat auf und erhöht 120 die Porosität der ersten Halbleiterschicht. Ferner umfasst das Verfahren 100 ein erstes Tempern 130 der ersten Halbleiterschicht bei einer Temperatur von zumindest 1050°C. Zusätzlich umfasst das Verfahren 100 ein Bilden 140 einer zweiten Halbleiterschicht auf der ersten Halbleiterschicht und ein Trennen 150 der zweiten Halbleiterschicht von dem Halbleitersubstrat durch Spalten innerhalb der ersten Halbleiterschicht.
  • Gemäß einem Aspekt kann ein niedrig dotiertes Halbleitersubstrat verwendet werden. Durch das Bilden einer höher dotierten ersten Halbleiterschicht auf dem niedriger dotierten Halbleitersubstrat kann eine Dotierstoffverteilung des Halbleiterbauelements verbessert werden. Die für eine Diffusion (z. B. eine Diffusion während des Bildens 140 der zweiten Halbleiterschicht und/oder Folgeprozesse) in das Halbleiterbauelement zur Verfügung stehende Dotierstoffkonzentration kann im Vergleich zu der Verwendung eines vollständig hoch dotierten Halbleitersubstrats reduziert werden. Die Dotierstoffverteilung des Halbleiterbauelements kann durch eine verringerte Dotierstoffdiffusion in das Halbleiterbauelement verbessert werden. Die Dicke der ersten Halbleiterschicht kann im Vergleich zu einer Dicke des Halbleitersubstrats gering gehalten werden, sodass die Menge der Dotierstoffe für die Diffusion gering gehalten werden kann.
  • Das Verfahren 100 kann ferner ein Bilden der ersten Halbleiterschicht auf dem Halbleitersubstrat durch Bereitstellen eines Halbleitersubstrats und Dotieren eines oberen Abschnitts des Halbleitersubstrats umfassen. Anders ausgedrückt, die erste Halbleiterschicht kann in einer Oberflächenregion des Halbleiters gebildet 110 werden.
  • Die erste Halbleiterschicht, die auf oder in der Oberflächenregion des Halbleitersubstrats gebildet 110 wird, weist eine höhere Dotierstoffkonzentration als das Halbleitersubstrat auf. Beispielsweise kann die Dotierstoffkonzentration der ersten Halbleiterschicht höchstens 2*1019cm-3 (oder höchstens 5*1018cm-3, oder zumindest ausreichend zum Erhöhen der Porosität) und/oder zumindest 6*1017cm-3 (oder zumindest 1*1018cm-3 oder zumindest 2*1018cm-3) sein.
  • Die Dotierstoffkonzentration des Halbleitersubstrats kann höchstens 6*1017cm-3 (oder höchstens 6*1016cm-3, höchstens 6*1015cm-3 oder höchstens 2*1015cm-3, z. B. wie in 5 und 6 gezeigt) sein. Ein spezifischer Widerstand des Halbleitersubstrats kann zumindest 1 Ohmcm (oder zumindest 0,1 Ohmcm oder zumindest 5 Ohmcm) und/oder höchstens 10 Ohmcm (oder höchstens 5 Ohmcm oder höchstens 300 Ohmcm) sein. Der gemessene spezifische Widerstand kann von der Messtechnik abhängen, z. B. von einem verwendeten Potentiostat.
  • Die ersten Halbleiterschicht kann eine vertikale Erstreckung oder Dicke von zumindest 80 nm (oder zumindest 1 µm oder zumindest 2 µm) und/oder höchstens 5 µm (oder höchstens 4 µm oder höchstens 3 µm) aufweisen. Somit kann die erste Halbleiterschicht eine erschöpfbare Quelle für die Diffusion sein, sodass die Dotierstoffe auf eine feste Menge begrenzt werden können. Die feste Menge kann durch die Parameter der ersten Halbleiterschicht, z. B. Dotierstoffkonzentration und/oder Dicke, gewählt werden. Ferner kann eine Dotierstoffdiffusion von der ersten Halbleiterschicht in die gebildete 140 zweite Halbleiterschicht sowie in das Halbleitersubstrat auftreten, sodass eine Dotierstoffdiffusion in die gebildete 140 zweite Halbleiterschicht verringert werden kann und/oder eine Dotierstoffverteilung verbessert werden kann.
  • Optional kann das Halbleitersubstrat thermisch oxidiert werden, z. B. durch eine trockene Oxidation, bei einer Temperatur von zumindest 700°C oder zumindest 900°C für zumindest 30 min., bevor die erste Halbleiterschicht auf dem Halbleitersubstrat 110 gebildet wird, um eine streuende Oxidschicht auf dem Halbleitersubstrat zu bilden und/oder die Oberfläche desselben zu reinigen. Diese streuende Oxidschicht kann eine vertikale Erstreckung oder Dicke von zumindest 10 nm, oder zumindest 20 nm, und/oder 40 nm oder weniger oder 30nm oder weniger aufweisen.
  • Die erste Halbleiterschicht kann direkt auf dem Halbleitersubstrat gebildet 110 werden. Die erste Halbleiterschicht kann durch epitaktisches Wachstum (z. B. durch chemische Gasphasenabscheidung) einer hoch dotierten Schicht auf der Oberfläche des leicht dotierten Halbleitersubstrats abgeschieden werden oder kann thermisch auf der Oberfläche des Halbleitersubstrats aufgewachsen werden, sodass die erste Halbleiterschicht in Kontakt mit dem Halbleitersubstrat sein kann. Folglich gibt es möglicherweise beim Trennen 150 keine Entfernung von Material des Halbleitersubstrats. Somit kann das Halbleitersubstrat irgendeine Anzahl von Malen oft für das Verfahren 100 verwendet werden, da kein Teil des Halbleitersubstrats durch Erhöhen 120 der Porosität zu einem porösen Teil verändert werden kann. Ferner kann die Dotierung der ersten Halbleiterschicht und die Dotierstoffdiffusion in die gebildete 140 zweite Halbleiterschicht durch erhöhte reproduzierbare Qualität der Dicke, Erhöhen 120 der Porosität und/oder der Dotierstoffkonzentration der ersten Halbleiterschicht genauer gesteuert werden. Beispielsweise kann eine p-dotierte Schicht (z. B. ein Rückseiten-p-Typ-Kollektor (auch rückseitiger Emitter) eines IGBT) an der Rückseite des Halbleiterbauelements durch Diffusion von Dotierstoffen aus der ersten Halbleiterschicht in die zweite Halbleiterschicht gebildet werden.
  • Alternativ kann die erste Halbleiterschicht durch Einbringen von Dotierstoffen in die Oberflächenregion des Halbleitersubstrats gebildet 110 werden, z.B. durch Ionenimplantation und/oder durch Diffusion und/oder während des Bildens des Halbleitersubstrats (z. B. beim Kristallwachstum). Die Implantationsenergie und/oder die Implantationsdosis kann so gewählt werden, dass ein effektiver Porosierungsprozess gewährleistet ist. Die Dicke der ersten Halbleiterschicht kann z. B. durch Auswählen der Implantationsenergie für die Implantation der Dotierstoffe gesteuert werden, sodass die Dicke der ersten Halbleiterschicht durch das Bereichsende der Implantation der Dotierstoffatome bestimmt werden kann. Zum Beispiel können die Dotierstoffe mit einer ersten Implantationsdosis von zumindest 1,5*1014cm-2 (oder zumindest 1 * 1012cm-2 oder zumindest 1*1013cm-2) und/oder höchstens 5*1012cm-2 (oder höchstens 5*1013cm-2 oder höchstens 5*1014cm-2) implantiert werden. Die Dotierstoffe können mit einer Implantationsenergie von zumindest 10 keV (oder zumindest 30 keV) und höchstens 80 keV (oder höchstens 200 keV implantiert werden. Zum Beispiel können die Dotierstoffe mit einer zweiten Implantationsdosis von zumindest 4*1014cm-2 (oder zumindest 1*1013cm-2 oder zumindest 5*1013cm-2) und/oder höchstens 9*1012cm-2 (oder höchstens 8*1013cm-2 oder höchstens 7*1014cm-22) implantiert werden. Die Dotierstoffe können mit einer Implantationsenergie von zumindest 100 keV (oder zumindest 150 keV) und/oder höchstens 180 keV (oder höchstens 200 keV) implantiert werden. Die Dotierstoffe können durch aufeinanderfolgende Prozesse implantiert werden, die einen ersten Prozess mit der ersten Implantationsdosis und einen zweiten Prozess mit der zweiten Implantationsdosis umfassen.
  • Optional kann die erste Halbleiterschicht einer Wärmebehandlung bei einer Temperatur von zumindest 800°C oder zumindest 1000°C für zumindest 60 min. oder zumindest 120 min. zur Erholung (Aushärten von Gitterschäden, die durch Ionenimplantation verursacht sind) und/oder Aktivierung (Aktivieren der implantierten Dotierstoffe) und/oder Bilden des Dotierstoffprofils durch Dotierstoffdiffusion unterzogen werden. Die Wärmebehandlung kann durch Erwärmen in einem Ofen und/oder durch eine Lasererwärmung ausgeführt werden. Die Aktivierung der implantierten Dotierstoffe kann das Erhöhen 120 der Porosität verbessein. Das Bilden des Dotierstoffprofils kann das Erhöhen 120 der Porosität verbessern. Eine Penetrationstiefe der Dotierstoffe in die erste Halbleiterschicht kann z. B. von der Zeit der Wärmebehandlung abhängen, sodass das Erhöhen 120 der Porosität nur bis zu einer der Penetrationstiefe entsprechenden Distanz von der Oberfläche der ersten Halbleiterschicht ausgeführt werden kann. Somit kann eine Dicke einer porösen Schicht, die durch das Erhöhen 120 der Porosität gebildet wird, durch die Penetrationstiefe der Dotierstoffe definiert werden. Folglich kann das Dotierstoffprofil für eine verbesserte Steuerung des Erhöhens 120 der Porosität der ersten Halbleiterschicht verwendet werden, sodass das Erhöhen 120 der Porosität sowohl durch eine elektrische Stromdichte eines Porosierungsprozesses als auch durch das Dotierstoffprofil gesteuert werden kann. Insbesondere kann durch diese Maßnahmen die laterale Homogenität der vertikalen Erstreckung der porösen Schicht verbessert werden. Somit kann eine Morphologie der Poren gemäß der Dotierstoffkonzentration gebildet werden. Beispielsweise kann ein homogenes Dotierstoffprofil mit einer Dicke von zumindest 0,3 µm (oder zumindest 0,4µm oder zumindest 0,5µm oder zumindest 0,8µm) und einer Dotierstoffkonzentration von zumindest 5*1017cm-3 (oder zumindest 3*1018cm-3 oder zumindest 1,5*1019cm-3) in die Oberfläche des Halbleitersubstrats gebildeet werden (siehe auch 5). Somit kann eine Dicke einer porösen Schicht, die durch das Erhöhen 120 der Porosität gebildet wird, durch eine Dicke der hoch dotierten ersten Halbleiterschicht definiert werden. Dies kann auch als selbstjustierende Porosierung bezeichnet werden. Als weiteres Beispiel kann das Dotierstoffprofil ein retrogrades Profil sein, das durch eine Ionenimplantationsenergie und/oder durch Dotierstoffdiffusion oder durch spezielle Schmelzlaserbehandlungen unter Verwendung von z. B. mehreren Laserschüssen definiert werden kann, sodass das Erhöhen 120 der Porosität in einer Region mit einer bestimmten Distanz zu einer Oberfläche der ersten Halbleiterschicht effizienter sein kann. Ferner kann das Erhöhen 120 der Porosität aufgrund des steilen Abfalls des retrograden Profils auf einen Teil der ersten Halbleiterschicht begrenzt werden, sodass ein Porosierungsprozess in einer vordefinierten Distanz zu der Oberfläche der ersten Halbleiterschicht stoppen kann (z. B. selbstjustierende Porosierung).
  • Optional kann nach der Wärmebehandlung eine Oxidschicht auf der Oberfläche des ersten Halbleiters (z. B. verursacht durch vorherige Prozessschritte) durch Ätzen und/oder Polieren, z. B. durch einen chemisch-mechanischen Polierprozess, entfernt werden.
  • Die erste Halbleiterschicht kann die gesamte Oberfläche des Halbleitersubstrats bedecken. Alternativ kann die erste Halbleiterschicht strukturiert werden, z. B. durch Photolithographie. Eine Struktur der ersten Halbleiterschicht kann gebildet werden, indem eine erste Region, z. B. ein Rand des Halbleitersubstrats, durch ein Maskenmaterial (z. B. Photoresist) bedeckt wird, bevor die erste Halbleiterschicht auf dem Halbleitersubstrat gebildet 110 wird. Die erste Halbleiterschicht kann nur in einer durch das Maskenmaterial freigelegten Zielregion, z. B. einer mittleren Region, aufgewachsen, abgeschieden oder implantiert werden. Das Erhöhen 120 der Porosität kann somit auf die Zielregion beschränkt sein. Zum Beispiel kann ein poröses Material, das durch das Erhöhen 120 der Porosität gebildet wird, als eine Insel auf dem Halbleitersubstrat gebildet werden. Das Maskenmaterial in der ersten Region (z. B. einem Rand des Halbleitersubstrats) kann die Ionenpenetration blockieren, sodass die erste Halbleiterschicht nur in der zweiten Region, z. B. einer mittleren Region, gebildet werden kann.
  • Optional kann die erste Region, die durch ein Material bedeckt ist, die zweite Region während des Bildens 110 der ersten Halbleiterschicht umschließen. Somit kann ein poröses Material, das durch das Erhöhen 120 der Porosität gebildet wird, lateral von nicht-porösem Material des leicht dotierten Halbleitersubstrats entlang eines Randes des leicht dotierten Halbleitersubstrats umgeben sein. Somit kann das Erhöhen 120 der Porosität mit einem lateralen Umgeben von nicht-porösem Material durch die Implantation von Ionen während des Bildens 110 der ersten Halbleiterschicht definiert werden. Daher kann eine Verwendung eines Dichtungsrings auf einer Oberfläche des Waferträgers zum Strukturieren poröser Teile der ersten Halbleiterschicht durch die Ionenimplantation und das Maskenmaterial ersetzt werden.
  • Das Erhöhen 120 der Porosität der ersten Halbleiterschicht kann durch einen Porosierungsprozess erfolgen, der die Kristallstruktur der ersten Halbleiterschicht von z. B. einer ein- oder multikristallinen Struktur in eine poröse Struktur verändert. Das Erhöhen 120 der Porosität des ersten Halbleiters kann zu einer Verringerung der Dotierstoffkonzentration der ersten Halbleiterschicht aufgrund von Materialentfernung führen, sodass eine Dotierstoffdiffusion, die z. B. durch Bilden der zweiten Halbleiterschicht verursacht wird, reduziert werden kann. Die Porosität kann ein Bruchteil des Volumens der Hohlräume im Verhältnis zu dem Gesamtvolumen sein. Der Porosierungsprozess kann zu einer Vergrößerung des Volumens der Hohlräume führen, sodass die Porosität der ersten Halbleiterschicht erhöht wird und eine Oberflächenkonzentration und eine Volumenkonzentration verringert wird. Die Porosität/Oberflächenkonzentration kann durch den Porosierungsprozess um zumindest 30%, oder um zumindest 50%, oder um zumindest 70% erhöht/verringert werden (siehe auch 7). Zum Beispiel kann die Dotierstoffkonzentration der ersten Halbleiterschicht von 2*1018cm-3 auf höchstens 1,4*1018cm-3 (oder auf höchstens 1 *1018cm-3 oder auf höchstens 6*1017cm-3) verringert werden. Die durch den Porosierungsprozess gebildete, poröse Schicht kann eine Mehrzahl von Hohlräumen wie beispielsweise Mesoporen und/oder Nanoporen und/oder Makroporen umfassen. Typische Porengrößen für Nanoporen können höchstens 2 nm, für Mesoporen zumindest 2 nm und höchstens 100 nm sein und Makroporen können Porengrößen in dem µm-Bereich aufweisen.
  • Eine Dicke der porösen Schicht kann von der Dotierstoffkonzentration und der vertikalen Dotierstoffverteilung, einer verwendeten Lösung (z. B. einer flusssäurehaltigen Lösung) und/oder von der elektrischen Stromdichte abhängen. Zum Beispiel kann der Porosierungsprozess eine minimale Dotierstoffkonzentration benötigen, z. B. 1014cm-3 oder 1015cm-3 oder 1016cm-3 oder sogar 1017cm-3, um ausgeführt zu werden. Optional kann die Dicke der porösen Schicht durch die Dicke der ersten Halbleiterschicht begrenzt sein. Die Dotierstoffkonzentration des Halbleitersubstrats kann unterhalb der minimalen Dotierstoffkonzentration für den Porosierungsprozess sein, sodass ein Porosierungsprozess in dem Halbleitersubstrat im Wesentlichen verhindert werden kann. Folglich kann die Dicke der porösen Schicht geringer als oder gleich der Dicke der gebildeten 110 ersten Halbleiterschicht sein. Zum Bilden 110 der ersten Halbleiterschicht auf dem Halbleitersubstrat ist das Halbleitersubstrat möglicherweise durch den Porosierungsprozess nicht wesentlich beeinträchtigt. Somit kann das Halbleitersubstrat irgendeine Anzahl von Malen für das Verfahren 100 verwendet werden. Zum Bilden 110 der ersten Halbleiterschicht in die Substratschicht kann das Dotierstoffprofil (z. B. ein retrogrades Profil) die Dicke der porösen Schicht bestimmen.
  • Optional kann die erste Halbleiterschicht oder die poröse Schicht nach dem Porosierungsprozess durch Ionenimplantation definiert werden, sodass eine Funktionalität der ersten Halbleiterschicht nach dem Trennen 150 verbessert werden kann. Ein verbleibender Teil der ersten Halbleiterschicht nach dem Trennen 150 kann als Rückseite des Halbleiterbauelements verwendet werden. Zum Beispiel kann eine p-Dotierung der ersten Halbleiterschicht oder der porösen Schicht durch die Ionenimplantation von Donatoren nach dem Porosierungsprozess reduziert oder kompensiert werden. Folglich kann die Funktionalität der (verbleibenden Teile der) ersten Halbleiterschicht als Kollektor (z. B. rückseitiger Emitter) reduziert oder verhindert werden. Weiterhin kann eine Position eines gebildeten p-n-Übergangs zwischen dem Halbleitersubstrat und der zweiten Halbleiterschicht durch Ionenimplantation von Dotierstoffen in die erste Halbleiterschicht definiert werden. Beispielsweise kann eine erste p-Typ-Halbleiterschicht durch die Ionenimplantation von Donatoren in eine erste n-Typ-Halbleiterschicht transformiert werden, sodass die Position des p-n-Übergangs zwischen (z. B. einer zweiten n-Typ-Halbleiterschicht und einem p-Typ-Halbleitersubstrat) in Richtung von oder in das Halbleitersubstrat hinein bewegt werden kann. Zusätzlich kann die Ionenimplantation nach dem Porosierungsprozess zum Bilden einer Feldstoppschicht während des Bildens 140 der zweiten Halbleiterschicht und/oder während weiterer Wärmebehandlungen verwendet werden. Zum Beispiel kann eine n-Typ-Dotierung der ersten Halbleiterschicht durch die Ionenimplantation von Donatoren ein Bilden der Feldstoppschicht während des Bildens 140 durch Diffusion der Donatoren verbessein.
  • Optional kann die poröse Schicht durch eine Mehrschicht gebildet werden, z. B. durch eine erste poröse Schicht, die in Kontakt mit dem Halbleitersubstrat gebildet wird, und eine zweite poröse Schicht, die auf der ersten porösen Schicht ohne Kontakt mit dem Halbleitersubstrat gebildet wird. Die erste poröse Schicht und die zweite poröse Schicht können eine unterschiedliche Gitterkonstante und/oder Porengröße (auch Hohlraumgröße) aufweisen. Zum Beispiel kann die Porengröße der zweiten porösen Schicht klein genug gehalten werden, sodass eine entsprechende Bildung 140 der zweiten Halbleiterschicht erlaubt sein kann. Die Porengröße der ersten porösen Schicht kann im Vergleich zu der zweiten porösen Schicht erhöht werden, sodass eine Trennung 150 entlang der ersten porösen Schicht verbessert werden kann. Die Mehrschicht kann durch zwei aufeinanderfolgende unterschiedliche Porosierungsprozesse gebildet werden, z. B. durch Verwendung einer unterschiedlichen elektrischen Stromdichte.
  • Das erste Tempern 130 der ersten Halbleiterschicht erfolgt bei einer Temperatur von zumindest 1050°C. Durch das erste Tempern 130 kann die Dotierstoffkonzentration in der ersten Halbleiterschicht durch Dotierstoffdiffusion in das Halbleitersubstrat und/oder Ausdiffusion verringert werden. Aufgrund des stark erhöhten Oberflächen-zu-Volumen-Verhältnisses von porösen Materialien im Vergleich zu nicht-porösen Materialien kann die Dotierstoffdiffusion bei niedrigerer Temperatur und/oder kürzerer Zeitskala als bei einem nicht-porösen Material ausgeführt werden. Das Verfahren 100 kann ferner ein Ausführen des ersten Temperns 130 bei einer Temperatur von 1300°C oder weniger umfassen. Das erste Tempern 130 kann bei einer Temperatur von zumindest 1100°C (oder zumindest 1150°C) und/oder bei einer Temperatur von höchstens 1400°C (oder höchstens 1300°C oder höchstens 1200°C) und/oder für zumindest 60 min. (oder zumindest 120 min. oder zumindest 180 min.) und/oder für höchstens 300 min. (oder für höchstens 240 min.) durchgeführt werden. Das Verfahren 100 kann ein erstes Tempern der ersten Halbleiterschicht in einer Atmosphäre, die ein Inertgas, z. B. zumindest ein Material oder Gas aus der Gruppe Stickstoff und Argon aufweist, umfassen. Somit kann eine Oxidation von Porenoberflächen der ersten Halbleiterschichtoberfläche reduziert oder verhindert werden.
  • Das Verfahren 100 kann ferner ein Ausführen des ersten Temperns 130 in einer Atmosphäre mit einem Inertgas, z. B. Argon, aber ohne Stickstoff, umfassen. Die Atmosphäre mit Argon, aber ohne Stickstoff, kann die chemische Reaktion an der Oberfläche/im Inneren der ersten Halbleiterschicht während des ersten Temperns 130 reduzieren, z. B. kann sie eine Oxidation von Oberflächen der Poren der ersten Halbleiterschicht reduzieren. Beispielsweise kann die Dotierstoffdiffusion während des ersten Temperns 130 durch eine Oxidschicht auf den Oberflächen der Poren der ersten Halbleiterschicht weniger verringert werden.
  • Ferner kann durch das erste Tempern 130 eine Oxidschicht an einer Grenzfläche der porösen Schicht und der ersten Halbleiterschicht oder dem Halbleitersubstrat gebildet werden. Diese Oxidschicht kann eine Dotierstoffdiffusion in die zweite Halbleiterschicht durch Absorbieren von Dotierstoffen verringern, sodass die Dotierstoffkonzentration für die Diffusion während des Bildens 140 der zweiten Halbleiterschicht und/oder bei Folgeprozessen reduziert werden kann. Optional kann das erste Tempern 130 während des normalen Herstellungsprozesses eines Halbleiterbauelements ausgeführt werden, z. B. während eines Prozesses der Substratbehandlung/Vorbereitung zum Bilden der zweiten Halbleiterschicht.
  • Optional kann die Dotierstoffdiffusion durch Oxidieren zumindest eines Teils der Oberflächen der Poren der ersten Halbleiterschicht und/oder der Grenzfläche der porösen Schicht und der ersten Halbleiterschicht oder des Halbleitersubstrats, z. B. durch elektrochemische anodische Oxidation, reduziert werden. In diesem Fall kann die Dotierstoffdiffusion in die zweite Halbleiterschicht durch Absorbieren von Dotierstoffen in den Oxiden verringert werden, sodass die Dotierstoffkonzentration für die Diffusion während des Bildens 140 der zweiten Halbleiterschicht und/oder bei Folgeprozessen reduziert werden kann. Zusätzlich kann die Oberfläche der ersten Halbleiterschicht durch Ätzen und/oder Polieren definiert werden, z. B. nach der Oxidation des Teils der Oberflächen der Poren durch einen chemisch-mechanischen Polierprozess. Dies kann ein epitaktisches Wachstum der zweiten Halbleiterschicht auf der Oberfläche der ersten Halbleiterschicht verbessem.
  • Die Dotierstoffkonzentration der ersten Halbleiterschicht kann durch das erste Tempern 130 durch Dotierstoffdiffusion um zumindest 30 % oder um zumindest 50 % oder um zumindest 90 % reduziert werden (siehe auch 8). Zum Beispiel kann die Dotierstoffkonzentration der ersten Halbleiterschicht von 6*1017cm-3 auf höchstens 4,2*1017cm-3 (oder auf höchstens 3*1017cm-3 oder auf höchstens 6*1016cm3) verringert werden.
  • Das Verfahren 100 kann ferner ein Verringern der Dotierstoffkonzentration der ersten Halbleiterschicht umfassen, sodass die Dotierstoffkonzentration der ersten Halbleiterschicht 5*1016cm-3 oder weniger ist. Das Verfahren 100 kann ferner ein Verringern der Dotierstoffkonzentration der ersten Halbleiterschicht um zumindest 15 % oder zumindest 30 % oder zumindest 50 % oder sogar zumindest 80 % im Vergleich zu der Dotierstoffkonzentration der ersten Halbleiterschicht nach dem Erhöhen 120 der Porosität umfassen.
  • Das Verfahren 100 kann ferner ein Glätten der Oberfläche der ersten Halbleiterschicht vor dem Bilden der zweiten Halbleiterschicht umfassen. Die zweite Halbleiterschicht wird auf der geglätteten Oberfläche der ersten Halbleiterschicht gebildet. Das Glätten kann durch Porenreorganisation ausgeführt werden. Die Porenreorganisation der ersten Halbleiterschicht kann eine Porenreorganisation von zumindest einem Teil der Oberfläche der ersten Halbleiterschicht in einer Umgebungsatmosphäre von Wasserstoff bei einer Temperatur von zumindest 1050°C für zumindest 15 min. umfassen. Auf diese Weise kann das Bilden 140 der zweiten Halbleiterschicht verbessert werden, z. B. durch Reduzieren der Gesamtmenge des von der Oberfläche aus zugänglichen Hohlraums (void space), z. B. durch Erzeugen einer Schaumstruktur der Poren auf der Oberfläche und/oder in die poröse Schicht hinein.
  • Zusätzlich kann das Verfahren 100 auch ein Glätten nach dem Verringern der Dotierstoffkonzentration der ersten Halbleiterschicht umfassen. Alternativ kann das Verfahren 100 ferner ein Glätten zur gleichen Zeit wie das Verringern der Dotierstoffkonzentration der ersten Halbleiterschicht umfassen, sodass eine Zeitersparnis erreicht werden kann.
  • Das Verfahren 100 kann ferner ein zweites Tempern in einer Wasserstoffatmosphäre umfassen, wobei das zweite Tempern nach dem ersten Tempern, aber vor dem Bilden 140 der zweiten Halbleiterschicht ausgeführt wird. Das zweite Tempern kann zum Tempern und/oder Diffundieren der ersten Halbleiterschichtimplantation vor der Porosierung verwendet werden. Das Verfahren 100 kann ferner ein Ausführen des zweiten Temperns bei einer Temperatur von 1000°C oder weniger umfassen. Das Verfahren 100 kann ein Ausführen des zweiten Temperns bei einer Temperatur von zumindest 700°C (oder zumindest 800°C) und/oder bei einer Temperatur von höchstens 1100°C (oder höchstens 1000°C oder höchstens 900°C) und/oder für zumindest 15 min. und/oder für höchstens 240 min. umfassen.
  • Die zweite Halbleiterschicht wird auf der ersten Halbleiterschicht gebildet 140. Die erste Halbleiterschicht und/oder zweite Halbleiterschicht können eine epitaktische Schicht sein. Der Dotierstofftyp der ersten Halbleiterschicht und des Halbleitersubstrats kann ein p-Typ sein, z. B. Bor-dotiert, und der zweiten Halbleiterschicht kann ein n-Typ sein, z. B. Phosphor-dotiert. Das Halbleitersubstrat kann ein Silizium-Wafer sein und die erste Halbleiterschicht kann eine Siliziumschicht sein.
  • Nach dem Abschluss der Vorderseitenprozesse, wie z. B. Body-/Source-/Gate-/Metallisierungs-Implementierung, wird die zweite Halbleiterschicht durch Spalten innerhalb der ersten Halbleiterschicht, z. B. durch Spalten entlang der porösen Schicht, von dem Halbleitersubstrat getrennt 150. Ein verbleibender Teil der ersten Halbleiterschicht nach dem Spalten kann als Rückseite des Halbleiterbauelements verwendet werden. Das Spalten der ersten Halbleiterschicht kann durch mechanische Beanspruchung (z. B. durch Abkühlen), thermomechanische Beanspruchung, Druck auf die vergrabenen Hohlräume, Ätzen von Säulen, die das Halbleitersubstrat mit der zweiten Halbleiterschicht verbinden, ausgeführt werden. Das Spalten kann durch eine große Porosität verbessert werden. Alternativ kann die Rückseite des Halbleiterbauelements durch eine Oberfläche der zweiten Halbleiterschicht benachbart zu der ersten Halbleiterschicht gebildet werden, indem die erste Halbleiterschicht durch das Spalten oder durch einen Ätz- und/oder Polierprozess nach dem Spalten vollständig entfernt wird. Zusätzlich kann durch einen Ätz- und/oder Polierprozess ein Dotierstoffprofil der Rückseite des Halbleiterbauelements definiert werden, sodass eine Funktionalität als z. B. Kollektor- oder Feldstoppschicht verbessert oder eine unerwünschte Dotierstoffkonzentration (z. B. verursacht durch Diffusion während des Bildens 140 der zweiten Halbleiterschicht) entfernt werden kann. Ferner könnte das Reduzieren der Dotierstoffkonzentration in der ersten Halbleiterschicht gemäß dem Verfahren 100 besonders vorteilhaft für das Bilden der Rückseite des Halbleiterbauelements sein. Eine unerwünschte Dotierstoffdiffusion in die Rückseite des Halbleiterbauelements unter Verwendung des Verfahrens 100 kann aufgrund der geringeren Dotierstoffkonzentration der ersten Halbleiterschicht reduziert werden, sodass eine Dotierstoffdiffusion in die Rückseite des Halbleiterbauelements unter einer Dotierstoffkonzentration sein kann, die zum Bilden einer Feldstoppzone erforderlich ist, z.B. höchstens 6*1016cm-3 (oder höchstens 3*1016cm-3 oder höchstens 1*1016cm-3). Daher hat die Dotierstoffdiffusion von der ersten Halbleiterschicht in die zweite Halbleiterschicht möglicherweise keinen Einfluss auf das Bilden der Feldstoppzone im Inneren der Rückseite des Halbleiterbauelements. Dadurch kann ein unerwünschtes Bilden einer Zone, die entgegengesetzt zu einer Driftzone dotiert ist, reduziert oder verhindert werden.
  • Das Verfahren 100 kann ferner ein Bilden einer Rückseitenmetallisierung an einer Oberfläche der Rückseite des Halbleiterbauelements umfassen. Das Verfahren 100 kann ferner ein Bilden eines elektrischen Elements des Halbleiterbauelements auf der zweiten Halbleiterschicht vor dem Trennen 150 der zweiten Halbleiterschicht von dem Halbleitersubstrat umfassen. Das elektrische Element kann eine Source-Region, eine Gate-Struktur, eine Drain-Region, eine Kollektor-Region, eine Emitter-Region oder eine Feldstoppzonen-Region eines Transistors sein. Ferner kann das gemäß Verfahren 100 hergestellte Halbleiterbauelement ein vertikales Leistungsbauelement sein.
  • Das Halbleitersubstrat kann eine Dicke von zumindest 50 µm (oder zumindest 100 µm oder zumindest 200 µm) und/oder höchstens 1 mm (oder höchstens 800 µm oder höchstens 500 µm oder höchstens 200 µm) aufweisen. Das Halbleitersubstrat kann ein Halbleiterwafer oder ein Halbleiter-Die sein. Zum Beispiel kann das Halbleitersubstrat ein Siliziumsubstrat sein. Alternativ kann das Halbleitersubstrat ein Breiter-Bandabstand-Halbleitersubstrat mit einem Bandabstand größer als der Bandabstand von Silizium (1,1 eV) sein. Zum Beispiel kann das Halbleitersubstrat ein auf Siliziumcarbid (SiC) basierendes Halbleitersubstrat oder ein auf Galliumarsenid (GaAs) basierendes Halbleitersubstrat oder ein auf Galliumnitrid (GaN) basierendes Halbleitersubstrat sein.
  • Zum Beispiel können eine vertikale Richtung und eine vertikale Abmessung oder Dicken von Schichten orthogonal zu einer Vorderseitenoberfläche des Halbleitersubstrats gemessen werden und eine laterale Richtung und laterale Abmessungen können parallel zu der Vorderseitenoberfläche des Halbleitersubstrats gemessen werden.
  • Eine Dotierungsregion, die den ersten Leitfähigkeitstyp oder Dotierstofftyp aufweist, kann eine p-dotierte Region (z. B. verursacht durch ein Einbringen von Aluminiumionen oder Borionen) oder eine n-dotierte Region (z. B. verursacht durch ein Einbringen von Stickstoffionen, Phosphorionen oder Arsenionen) sein. Folglich zeigt der zweite Leitfähigkeitstyp oder Dotierstofftyp eine entgegengesetzte, n-dotierte Region oder p-dotierte Region an. Anders ausgedrückt kann der erste Leitfähigkeitstyp oder Dotierstofftyp eine p-Dotierung anzeigen und der zweite Leitfähigkeitstyp oder Dotierstofftyp kann eine n-Dotierung anzeigen oder umgekehrt.
  • Das Halbleiterbauelement kann z. B. ein vertikales Halbleiterbauelement sein (z. B. eine vertikale Diode, ein vertikaler Feldeffekttransistor, ein vertikaler Bipolartransistor mit isoliertem Gate und/oder ein vertikaler rückwärts leitender Bipolartransistor mit isoliertem Gate). Ein vertikales Halbleiterbauelement kann ein Bauelement sein, das Strom in einem leitfähigen Zustand oder einem Ein-Zustand hauptsächlich (z. B. zumindest 70 % eines Gesamtstroms durch das Bauelement) vertikal zwischen der Vorderseite und der Rückseite leitet. Zum Beispiel kann das Halbleiterbauelement ein Leistungshalbleiterbauelement sein. Ein Leistungshalbleiterbauelement oder eine elektrische Struktur (z. B. Transistorstruktur oder Diodenstruktur) des Leistungshalbleiterbauelements kann zum Beispiel eine Durchbruchspannung oder Sperrspannung von zumindest 10 V (z. B. eine Durchbruchspannung von 10 V, 20 V oder 50 V), zumindest 100 V (z. B. eine Durchbruchspannung von 200 V, 300 V, 400 V oder 500 V) oder zumindest 500 V (z. B. eine Durchbruchspannung von 600 V, 700 V, 800 V oder 1000 V) oder zumindest 1000 V (z. B. eine Durchbruchspannung von 1200 V, 1500 V, 1700 V, 2000 V, 3300 V oder 6500 V) aufweisen.
  • Die genannten Details und Aspekte können darauf abzielen, die Dotierstoffdiffusion aus der porösen Schicht zu reduzieren, sodass eine resultierende Dotierstoffkonzentration in der zweiten Halbleiterschicht unterhalb einer Dotierstoffkonzentration ist, die zum Bilden einer Feldstoppzone erforderlich ist, z. B. höchstens 1*1016cm-3 oder sogar höchstens 1 x 1015 cm-3 oder sogar höchstens 3 × 1014 cm-3. Daher hat die Dotierstoffdiffusion von der porösen Schicht in die zweite Halbleiterschicht möglicherweise keinen oder nur geringen Einfluss auf das Bilden der Feldstoppzone im Inneren der Rückseite des Halbleiterbauelements. Dadurch kann ein unerwünschtes Bilden einer Zone, die entgegengesetzt zu einer Driftzone dotiert ist, reduziert oder verhindert werden.
  • Weitere Details und Aspekte werden in Verbindung mit den nachfolgend beschriebenen Ausführungsbeispielen erwähnt. Das in 1 gezeigte Beispiel kann ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren der nachstehend (z. B. 2-10) beschriebenen Beispielen erwähnt sind.
  • 2 zeigt ein Flussdiagramm eines Verfahrens zum Bilden eines Halbleiters. Das Verfahren 101 umfasst ein Bilden 110 einer ersten Halbleiterschicht auf einem Halbleitersubstrat. Die erste Halbleiterschicht ist von dem gleichen Dotierstofftyp wie das Halbleitersubstrat. Die erste Halbleiterschicht hat eine höhere Dotierstoffkonzentration als das Halbleitersubstrat und das Erhöhen 120 der Porosität der ersten Halbleiterschicht. Ferner umfasst das Verfahren 101 ein erstes Tempern 131 der ersten Halbleiterschicht in einer Atmosphäre, die zumindest ein Material aus der Gruppe Stickstoff und Argon umfasst. Zusätzlich umfasst das Verfahren 101 ein Bilden 140 einer zweiten Halbleiterschicht auf der ersten Halbleiterschicht und ein Trennen 150 der zweiten Halbleiterschicht von dem Halbleitersubstrat durch Spalten innerhalb der ersten Halbleiterschicht nach dem Abschluss der Vorderseitenprozesse. Das erste Tempern 131 in einer Atmosphäre, die zumindest ein Material aus der Gruppe Stickstoff und Argon umfasst, kann eine Oxidation von Oberflächen von Poren der ersten Halbleiterschicht reduzieren.
  • Weitere Einzelheiten und Aspekte werden in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Das in 2 gezeigte Beispiel kann ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorangehend (z. B. 1) oder nachfolgend (z. B. 3-10) beschriebenen Beispiele erwähnt werden.
  • 3 zeigt ein Flussdiagramm eines Verfahrens zum Bilden eines Halbleiters. Das Verfahren 102 umfasst ein Bilden 110 einer ersten Halbleiterschicht auf einem Halbleitersubstrat. Die erste Halbleiterschicht ist von dem gleichen Dotierstofftyp wie das Halbleitersubstrat. Die erste Halbleiterschicht hat eine höhere Dotierstoffkonzentration als das Halbleitersubstrat und das Erhöhen 120 der Porosität der ersten Halbleiterschicht. Ferner umfasst das Verfahren 102 ein Verringern 132 der Dotierstoffkonzentration der ersten Halbleiterschicht, sodass die Dotierstoffkonzentration der ersten Halbleiterschicht 5x1016cm-3 oder weniger ist. Zusätzlich umfasst das Verfahren 102 ein Bilden 140 einer zweiten Halbleiterschicht auf der ersten Halbleiterschicht und ein Trennen 150 der zweiten Halbleiterschicht von dem Halbleitersubstrat nach dem Abschluss der Vorderseitenprozesse durch Spalten innerhalb der ersten Halbleiterschicht. Das Verringern 132 kann durch Erwärmen ausgeführt werden.
  • Weitere Einzelheiten und Aspekte werden in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Das in 3 gezeigte Beispiel kann ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorangehend (z. B. 1, 2) oder nachfolgend (z. B. 4-10) beschriebenen Beispiele erwähnt werden.
  • 4 zeigt ein Flussdiagramm eines Verfahrens zum Bilden eines Halbleiters. Das Verfahren 103 umfasst ein Bilden 110 einer ersten Halbleiterschicht auf einem Halbleitersubstrat. Die erste Halbleiterschicht ist von dem gleichen Dotierstofftyp wie das Halbleitersubstrat. Die erste Halbleiterschicht hat eine höhere Dotierstoffkonzentration als das Halbleitersubstrat und das Erhöhen 120 der Porosität der ersten Halbleiterschicht. Ferner umfasst das Verfahren 103 ein Verringern 133 der Dotierstoffkonzentration der ersten Halbleiterschicht um zumindest 15 % oder um zumindest 50 %. Zusätzlich umfasst das Verfahren 103 ein Bilden 140 einer zweiten Halbleiterschicht auf der ersten Halbleiterschicht und ein Trennen 150 der zweiten Halbleiterschicht von dem Halbleitersubstrat durch Spalten innerhalb der ersten Halbleiterschicht nach dem Abschluss der Vorderseitenprozesse. Das Verringern 133 kann durch Erwärmen ausgeführt werden.
  • Weitere Einzelheiten und Aspekte werden in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Das in 4 gezeigte Beispiel kann ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorangehend (z. B. 1-3) oder nachfolgend (z. B. 5-10) beschriebenen Beispiele erwähnt werden.
  • 5 zeigt ein simuliertes Diagramm der Dotierstoffkonzentration der ersten Halbleiterschicht in Abhängigkeit von der Tiefe. Eine hoch dotierte erste Halbleiterschicht 250 wird auf einem niedrig dotierten Halbleitersubstrat 251 durch Ionenimplantation gebildet. Die erste Halbleiterschicht 250 weist ein nahezu homogenes Dotierungsprofil von der Oberfläche des Halbleitersubstrats an der Position x = 0 µm bis zu einer Position in dem Halbleiter in einer Distanz von etwa 0,5 µm zu der Oberfläche mit einer Dotierstoffkonzentration von 1,1*1019cm-3 (spezifischer Widerstand (resistivity) ist etwa 8mOhmcm) und bis zu einer Position in dem Halbleiter in einer Distanz von etwa 0,635 µm zu der Oberfläche mit einer Dotierstoffkonzentration von 8,8*1018cm-3 (spezifischer Widerstand ist etwa 10mOhmcm). Die gestrichelten Linien 252 und 253 zeigen einen typischen Bereich für ein hoch dotiertes Halbleitersubstrat an, das für Porosierungsprozesse verwendet wird.
  • Weitere Einzelheiten und Aspekte werden in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Das in 5 gezeigte Beispiel kann ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorangehend (z. B. 1-4) oder nachfolgend (z. B. 6-10) beschriebenen Beispiele erwähnt werden.
  • 6 ist ein simulierter Graph der Dotierstoffkonzentration in Abhängigkeit von der Tiefe, der das Bilden einer n-dotierten zweiten Halbleiterschicht auf einem hoch p-dotierten Halbleitersubstrat oder auf einer hoch p-dotierten ersten Halbleiterschicht auf einem niedrig p-dotierten Halbleitersubstrat veranschaulicht. Die Linien 260 und 261 zeigen die Akzeptorkonzentration innerhalb der ersten/zweiten Halbleiterschicht und des Halbleitersubstrats jeweils für die hoch p-dotierte erste Halbleiterschicht auf dem niedrig p-dotierten Halbleitersubstrat oder für das hoch p-dotierte Halbleitersubstrat. Die zweite Halbleiterschicht kann durch epitaktisches Wachstum eines n-Typ-Materials gebildet werden. Linie 262 zeigt die Donatorkonzentration, die durch das epitaktische Aufwachsen der zweiten Halbleiterschicht verursacht wird. Die gestrichelten Linien 263 und 264 zeigen die Netto-Dotierungskonzentration innerhalb der ersten/zweiten Halbleiterschicht und des Halbleitersubstrats jeweils für die hoch p-dotierte erste Halbleiterschicht auf dem niedrig p-dotierten Halbleitersubstrat oder für das hoch p-dotierte Halbleitersubstrat. Die Dotierstoffkonzentration ist für beide gestrichelten Linien 263 und 264 an der Oberfläche (Vorderseite) der zweiten Halbleiterschicht an einer Position von x = 0 µm identisch und unterscheidet sich an der Rückseite der zweiten Halbleiterschicht. Die Dotierstoffkonzentration an der Rückseite der zweiten Halbleiterschicht wird von Akzeptoren jeweils aus der ersten Halbleiterschicht 260 oder dem hoch p-dotierten Halbleitersubstrat 261 dominiert. Somit kann die Dotierstoffkonzentration durch eine erschöpfbare Quelle für die Diffusion der ersten Halbleiterschicht 260 im Vergleich zu der unerschöpflichen Quelle des hoch p-dotierten Halbleitersubstrats 261 vorteilhaft reduziert werden und eine Dotierstoffverteilung verbessert werden. Ferner wird ein p-n-Übergang zum Bilden der zweiten Halbleiterschicht auf der ersten Halbleiterschicht 263 im Vergleich zu dem hoch p-dotierten Halbleitersubstrat 261 in Richtung des Halbleitersubstrats verschoben und eine Dotierstoffverteilung kann verbessert werden. Die epitaktisch aufgewachsene zweite Halbleiterschicht ist n-dotiert mit z. B. einer Phosphorkonzentration von höchstens 2*1014cm-3 (oder höchstens t 8*1013cm-3 oder höchstens 4*1013cm-3) und/oder zumindest 1*1013cm-3 (oder zumindest 2*1013cm3), die erste Halbleiterschicht kann p-dotiert sein mit einer Dotierstoffkonzentration von höchstens 8*1018cm-3. Nach der Bildung der zweiten Siliziumschicht kann das niedrig p-dotierte Halbleitersubstrat mit einer Dotierstoffkonzentration von höchstens 2*1015cm-3 (spezifischer Widerstand ist etwa 8 Ohmcm) dotiert sein und das hoch p-dotierte Halbleitersubstrat ist mit einer Dotierstoffkonzentration von zumindest 1*1018cm-3 dotiert.
  • Weitere Einzelheiten und Aspekte werden in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Das in 6 gezeigte Beispiel kann ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorangehend (z. B. 1-5) oder nachfolgend (z. B. 7-10) beschriebenen Beispiele erwähnt werden.
  • 7 ist ein simulierter Graph der Dotierstoffkonzentration in Abhängigkeit von der Tiefe, der das Verarbeiten von 6 und ferner das Erhöhen der Porosität der ersten Halbleiterschicht veranschaulicht. Linie 270 zeigt die Akzeptorkonzentration innerhalb der ersten/zweiten Halbleiterschicht und des Halbleitersubstrats für das ausgeführte Erhöhen der Porosität. Die Dotierstoffkonzentration an der Rückseite der zweiten Halbleiterschicht wird durch das Erhöhen der Porosität von 2*1018cm-3 vor dem Erhöhen der Porosität 260 vorteilhaft um ca. 70 % reduziert, sodass die Dotierstoffkonzentration nach dem Erhöhen der Porosität 270 etwa 6*1017cm-3 ist. Daher wird eine Akzeptorkonzentration an der Rückseite der zweiten Halbleiterschicht durch das Erhöhen der Porosität 270 im Vergleich zu einem Nichterhöhen der Porosität 260 vorteilhaft reduziert und eine Dotierstoffverteilung kann verbessert werden. Ferner wird eine Distanz eines innerhalb der zweiten Halbleiterschicht gebildeten p-n-Übergangs zu dem Halbleitersubstrat durch das Erhöhen der Porosität 273 im Vergleich zu einem Nichterhöhen der Porosität 263 reduziert und eine Dotierstoffverteilung kann verbessert werden.
  • Weitere Einzelheiten und Aspekte werden in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Das in 7 gezeigte Beispiel kann ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorangehend (z. B. 1-6) oder nachfolgend (z. B. 8-10) beschriebenen Beispiele erwähnt werden.
  • 8 ist ein simulierter Graph der Dotierstoffkonzentration in Abhängigkeit von der Tiefe, der das Verarbeiten von 7 und ferner das Tempern der ersten Halbleiterschicht veranschaulicht. Linie 280 zeigt die Akzeptorkonzentration innerhalb der ersten/zweiten Halbleiterschicht und des Halbleitersubstrats für das ausgeführte Tempern der ersten Halbleiterschicht. Die Dotierstoffkonzentration an der Rückseite der zweiten Halbleiterschicht wird von 6*1017cm-3 vor dem Tempern 270 vorteilhaft um ca. 90 % reduziert, sodass die Dotierstoffkonzentration nach dem Tempern 280 etwa 6*1016cm-3 ist. Daher wird eine Akzeptorkonzentration an der Rückseite der zweiten Halbleiterschicht durch das Tempern 280 im Vergleich zu einem Nicht-Tempern 270 vorteilhaft reduziert und eine Dotierstoffverteilung kann verbessert werden. Ferner wird eine Distanz eines innerhalb der zweiten Halbleiterschicht gebildeten p-n-Übergangs zu dem Halbleitersubstrat durch das Tempern 283 im Vergleich zu einem Nicht-Tempern 273 reduziert und eine Dotierstoffverteilung kann verbessert werden.
  • Weitere Einzelheiten und Aspekte werden in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Das in 8 gezeigte Beispiel kann ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorangehend (z. B. 1-7) oder nachfolgend (z. B. 9a-10) beschriebenen Beispiele erwähnt werden.
  • 9a zeigt eine schematische Ansicht eines Querschnitts eines Halbleitersubstrats, das gemäß einem Ausführungsbeispiel der Herstellung einer ersten Halbleiterschicht unterzogen wird. Auf einer Oberfläche 201 des niedrig p-dotierten Halbleitersubstrats 200 wird durch Ionenimplantation eine hoch p-dotierte erste Halbleiterschicht 202 gebildet. Die erste Halbleiterschicht 202 kann durch eine Borimplantation in die Oberfläche 201 des Halbleitersubstrats 200 gebildet werden. Ferner kann die erste Halbleiter- 202 Schicht durch eine Wärmebehandlung 203 zur Erholung (Aushärten von Gitterschäden, die durch Ionenimplantation verursacht sind) und/oder Aktivierung (Aktivieren der implantierten Dotierstoffe) und/oder Bilden des Dotierstoffprofils durch Dotierstoffdiffusion gebildet werden. Ein Porosierungsprozess verändert die erste Halbleiterschicht, die durch eine Wärmebehandlung 203 gebildet wurde, in eine poröse Schicht 204, wodurch eine Dotierstoffkonzentration der ersten Halbleiterschicht verringert wird.
  • Weitere Einzelheiten und Aspekte werden in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Das in 9a gezeigte Beispiel kann ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorangehend (z. B. 1-8) oder nachfolgend (z. B. 9b -10) beschriebenen Beispiele erwähnt werden.
  • 9b zeigt eine schematische Ansicht eines Querschnitts eines Halbleitersubstrats, das gemäß einem Ausführungsbeispiel der Herstellung einer ersten Halbleiterschicht unterzogen wird. Auf einer Oberfläche 201a des niedrig p-dotierten Halbleitersubstrats 200a wird durch epitaktisches Wachstum eine hoch p-dotierte erste Halbleiterschicht 202a gebildet. Die erste Halbleiterschicht kann durch p-dotiertes epitaktisches Wachstum gebildet werden. Ein Porosierungsprozess verändert die erste Halbleiterschicht 202a in eine poröse Schicht 204a, wodurch eine Dotierstoffkonzentration der ersten Halbleiterschicht verringert wird.
  • Weitere Einzelheiten und Aspekte werden in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Das in 9b gezeigte Beispiel kann ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren vorangehend (z. B. 1- 9a) oder nachfolgend (z. B. 9b -10) beschriebenen Beispiele erwähnt werden.
  • 10 zeigt eine schematische Ansicht eines Querschnitts eines Halbleiterbauelements gemäß einem Ausführungsbeispiel. Das Halbleiterbauelement umfasst ein vertikales Element 301, das an der zweiten Halbleiterschicht 302 gebildet ist, eine Vorderseitenmetallisierung 305, die sich auf einer Vorderseitenoberfläche 303 der zweiten Halbleiterschicht 302 befindet, und eine Rückseitenmetallisierung 306, die sich auf einer Rückseitenoberfläche 304 der zweiten Halbleiterschicht 302 befindet. Ferner ist das vertikale elektrische Element 301 ausgebildet, in zumindest einem Betriebszustand des vertikalen elektrischen Elements 301 Strom zwischen der Vorderseitenmetallisierung 305 und der Rückseitenmetallisierung 306 zu leiten. Ferner kann eine Konzentration von p-Typ-Dotierstoffen an der Rückseitenoberfläche 304 der zweiten Halbleiterschicht 302 zumindest 1*1014cm-3 (oder zumindest 1 *1015cm-3 oder zumindest 1 *1016cm-3) und/oder höchstens 1*1018 cm-3 (oder höchstens 1 *1015 cm-3 oder höchstens 1 *1016 cm-3) sein.
  • Das Halbleiterbauelement kann ferner ein vertikales elektrisches Element 301, das an einer zweiten Halbleiterschicht 302 gebildet ist, eine Vorderseitenmetallisierung 305, die sich auf einer Vorderseitenoberfläche 303 der zweiten Halbleiterschicht 302 befindet, und eine Rückseitenmetallisierung 306, die sich auf einer Rückseitenoberfläche 304 der zweiten Halbleiterschicht 302 befindet, umfassen. Ferner ist das vertikale elektrische Element 301 ausgebildet, in zumindest einem Betriebszustand des vertikalen elektrischen Elements 301 Strom zwischen der Vorderseitenmetallisierung 305 und der Rückseitenmetallisierung 306 zu leiten.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vorstehend beschriebenen Ausführungsbeispielen erwähnt. Das in 10 gezeigte Beispiel kann ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren der vorangehend (z. B. 1-9b) beschriebenen Beispielen erwähnt wurden.
  • Die Aspekte und Merkmale, die zusammen mit einem oder mehreren der vorangehend detaillierten Beispiele und Figuren erwähnt und beschrieben sind, können auch mit einem oder mehreren der anderen Beispiele kombiniert werden, um ein gleiches Merkmal des anderen Beispiels zu ersetzen oder um das Merkmal in das andere Beispiel zusätzlich einzuführen.
  • Die Beschreibung und Zeichnungen stellen nur die Grundsätze der Offenbarung dar. Weiterhin sollen alle hierin aufgeführten Beispiele grundsätzlich ausdrücklich nur Lehrzwecken dienen, um den Leser beim Verständnis der Grundsätze der Offenbarung und der durch den (die) Erfinder beigetragenen Konzepte zur Weiterentwicklung der Technik zu unterstützen. Alle hiesigen Aussagen über Grundsätze, Aspekte und Beispiele der Offenbarung sowie konkrete Beispiele derselben sollen deren Entsprechungen umfassen.
  • Ein Blockdiagramm kann zum Beispiel ein detailliertes Schaltungsdiagramm darstellen, das die Grundsätze der Offenbarung implementiert. Auf ähnliche Weise können ein Flussdiagramm, ein Ablaufdiagramm, ein Zustandsübergangsdiagramm, ein Pseudocode und dergleichen verschiedene Prozesse, Operationen oder Schritte repräsentieren, die zum Beispiel im Wesentlichen in einem computerlesbaren Medium dargestellt und so durch einen Computer oder Prozessor ausgeführt werden können, ungeachtet dessen, ob ein solcher Computer oder Prozessor explizit gezeigt ist. In der Beschreibung oder in den Patentansprüchen offenbarte Verfahren können durch eine Vorrichtung implementiert werden, die Mittel zum Ausführen eines jeden der jeweiligen Schritte dieser Verfahren aufweist.
  • Es versteht sich, dass die Offenbarung mehrerer, in der Beschreibung oder den Ansprüchen offenbarter Handlungen, Prozesse, Operationen, Schritte oder Funktionen nicht als in der bestimmten Reihenfolge befindlich ausgelegt werden soll, sofern dies nicht explizit oder implizit anderweitig, zum Beispiel aus technischen Gründen, angegeben ist. Daher werden diese durch die Offenbarung von mehreren Schritten oder Funktionen nicht auf eine bestimmte Reihenfolge begrenzt, es sei denn, dass diese Schritte oder Funktionen aus technischen Gründen nicht austauschbar sind. Ferner kann bei einigen Beispielen ein einzelner Schritt, Funktion, Prozess oder Operation mehrere Teilschritte, -funktionen, -prozesse oder - operationen einschließen und/oder in dieselben aufgebrochen werden. Solche Teilschritte können umfasst sein und Teil der Offenbarung dieses Einzelschritts sein, sofern sie nicht explizit ausgeschlossen sind.
  • Weiterhin sind die folgenden Ansprüche hiermit in die detaillierte Beschreibung aufgenommen, wo jeder Anspruch als getrenntes Beispiel für sich stehen kann. Während jeder Anspruch als getrenntes Beispiel für sich stehen kann, ist zu beachten, dass - obwohl ein abhängiger Anspruch sich in den Ansprüchen auf eine bestimmte Kombination mit einem oder mehreren anderen Ansprüchen beziehen kann - andere Beispiele auch eine Kombination des abhängigen Anspruchs mit dem Gegenstand jedes anderen abhängigen oder unabhängigen Anspruchs umfassen können. Solche Kombinationen werden hier explizit vorgeschlagen, sofern nicht angegeben ist, dass eine bestimmte Kombination nicht beabsichtigt ist. Ferner sollen auch Merkmale eines Anspruchs für jeden anderen unabhängigen Anspruch eingeschlossen sein, selbst wenn dieser Anspruch nicht direkt abhängig von dem unabhängigen Anspruch gemacht ist.

Claims (20)

  1. Ein Verfahren (100) zum Bilden eines Halbleiterbauelements, umfassend: Bilden (110) einer ersten Halbleiterschicht (202, 202a, 203, 204, 204a) auf einem Halbleitersubstrat (200, 200a), wobei die erste Halbleiterschicht (202, 202a, 203, 204, 204a) von dem gleichen Dotierstofftyp wie das Halbleitersubstrat (200, 200a) ist, wobei die erste Halbleiterschicht (202, 202a, 203, 204, 204a) eine höhere Dotierstoffkonzentration als das Halbleitersubstrat (200, 200a) aufweist; Erhöhen (120) der Porosität der ersten Halbleiterschicht (202, 202a, 203, 204, 204a); erstes Tempern (130) der ersten Halbleiterschicht (202, 202a, 203, 204, 204a) bei einer Temperatur von zumindest 1050°C; Bilden (140) einer zweiten Halbleiterschicht auf der ersten Halbleiterschicht (202, 202a, 203, 204, 204a); und Trennen (150) der zweiten Halbleiterschicht von dem Halbleitersubstrat (200, 200a) durch Spalten innerhalb der ersten Halbleiterschicht (202, 202a, 203, 204, 204a).
  2. Ein Verfahren (101) zum Bilden eines Halbleiterbauelements, umfassend: Bilden (110) einer ersten Halbleiterschicht (202, 202a, 203, 204, 204a) auf einem Halbleitersubstrat (200, 200a), wobei die erste Halbleiterschicht (202, 202a, 203, 204, 204a) von dem gleichen Dotierstofftyp wie das Halbleitersubstrat (200, 200a) ist, wobei die erste Halbleiterschicht (202, 202a, 203, 204, 204a) eine höhere Dotierstoffkonzentration als das Halbleitersubstrat (200, 200a) aufweist; Erhöhen (120) der Porosität der ersten Halbleiterschicht (202, 202a, 203, 204, 204a); erstes Tempern (131) der ersten Halbleiterschicht (202, 202a, 203, 204, 204a) in einer Atmosphäre, die zumindest ein Material aus der Gruppe Stickstoff und Argon umfasst, Bilden (140) einer zweiten Halbleiterschicht auf der ersten Halbleiterschicht (202, 202a, 203, 204, 204a); und Trennen (150) der zweiten Halbleiterschicht von dem Halbleitersubstrat (200, 200a) durch Spalten innerhalb der ersten Halbleiterschicht (202, 202a, 203, 204, 204a).
  3. Ein Verfahren (102) zum Bilden eines Halbleiterbauelements, umfassend: Bilden (110) einer ersten Halbleiterschicht (202, 202a, 203, 204, 204a) auf einem Halbleitersubstrat (200, 200a), wobei die erste Halbleiterschicht (202, 202a, 203, 204, 204a) von dem gleichen Dotierstofftyp wie das Halbleitersubstrat (200, 200a) ist, wobei die erste Halbleiterschicht (202, 202a, 203, 204, 204a) eine höhere Dotierstoffkonzentration als das Halbleitersubstrat (200, 200a) aufweist; Erhöhen (120) der Porosität der ersten Halbleiterschicht (202, 202a, 203, 204, 204a); Verringern (132) der Dotierstoffkonzentration der ersten Halbleiterschicht (202, 202a, 203, 204, 204a), sodass die Dotierstoffkonzentration der ersten Halbleiterschicht (202, 202a, 203, 204, 204a) 5*1016cm-3 oder weniger ist, Bilden (140) einer zweiten Halbleiterschicht auf der ersten Halbleiterschicht (202, 202a, 203, 204, 204a); und Trennen (150) der zweiten Halbleiterschicht von dem Halbleitersubstrat (200, 200a) durch Spalten innerhalb der ersten Halbleiterschicht (202, 202a, 203, 204, 204a).
  4. Ein Verfahren (103) zum Bilden eines Halbleiterbauelements, umfassend: Bilden (110) einer ersten Halbleiterschicht (202, 202a, 203, 204, 204a) auf einem Halbleitersubstrat (200, 200a), wobei die erste Halbleiterschicht (202, 202a, 203, 204, 204a) von dem gleichen Dotierstofftyp wie das Halbleitersubstrat (200, 200a) ist, wobei die erste Halbleiterschicht (202, 202a, 203, 204, 204a) eine höhere Dotierstoffkonzentration als das Halbleitersubstrat (200, 200a) aufweist; Erhöhen (120) der Porosität der ersten Halbleiterschicht (202, 202a, 203, 204, 204a); Verringern (133) der Dotierstoffkonzentration der ersten Halbleiterschicht (202, 202a, 203, 204, 204a) um zumindest 15 %, Bilden (140) einer zweiten Halbleiterschicht auf der ersten Halbleiterschicht (202, 202a, 203, 204, 204a); und Trennen (150) der zweiten Halbleiterschicht von dem Halbleitersubstrat (200, 200a) durch Spalten innerhalb der ersten Halbleiterschicht (202, 202a, 203, 204, 204a).
  5. Das Verfahren (100, 101, 102, 103) gemäß Anspruch 1, 2, 3 oder 4, wobei das erste Tempern (130, 131) der ersten Halbleiterschicht (202, 202a, 203, 204, 204a) in einer Atmosphäre erfolgt, die zumindest ein Material aus der Gruppe Stickstoff und Argon umfasst.
  6. Das Verfahren (100, 101, 102, 103) gemäß Anspruch 1, 2, 3 oder 4, umfassend das Verringern (132) der Dotierstoffkonzentration der ersten Halbleiterschicht (202, 202a, 203, 204, 204a), sodass die Dotierstoffkonzentration der ersten Halbleiterschicht (202, 202a, 203, 204, 204a) 5*1016cm-3 oder weniger ist.
  7. Das Verfahren (100, 101, 102, 103) gemäß Anspruch 1, 2, 3 oder 4, umfassend das Verringern (133) der Dotierstoffkonzentration der ersten Halbleiterschicht (202, 202a, 203, 204, 204a) um zumindest 15 %.
  8. Das Verfahren (100, 101, 102, 103) gemäß einem der vorhergehenden Ansprüche, wobei das erste Tempern (130) in einer Atmosphäre ausgeführt wird, die Argon umfasst, aber keinen Stickstoff umfasst.
  9. Das Verfahren (100, 101, 102, 103) gemäß einem der vorhergehenden Ansprüche, wobei das erste Tempern (130) bei einer Temperatur von 1300°C oder weniger ausgeführt wird.
  10. Das Verfahren (100, 101, 102, 103) gemäß einem der vorhergehenden Ansprüche, ferner umfassend ein Glätten der Oberfläche der ersten Halbleiterschicht (202, 202a, 203, 204, 204a) vor dem Bilden der zweiten Halbleiterschicht.
  11. Das Verfahren (100, 101, 102, 103) gemäß Anspruch 10, wobei das Glätten gleichzeitig mit oder nach dem Verringern der Dotierstoffkonzentration der ersten Halbleiterschicht (202, 202a, 203, 204, 204a) ausgeführt wird.
  12. Das Verfahren (100, 101, 102, 103) gemäß einem der vorhergehenden Ansprüche, ferner umfassend ein zweites Tempern in einer Wasserstoffatmosphäre, wobei das zweite Tempern nach dem ersten Tempern (130), aber vor dem Bilden der zweiten Halbleiterschicht erfolgt.
  13. Das Verfahren (100, 101, 102, 103) gemäß Anspruch 12, wobei das zweite Tempern der ersten Halbleiterschicht (202, 202a, 203, 204, 204a) bei einer Temperatur von 1100°C oder weniger ausgeführt wird.
  14. Das Verfahren (100, 101, 102, 103) gemäß Anspruch 12 oder 13, wobei das zweite Tempern bei einer Temperatur von zumindest 800°C ausgeführt wird.
  15. Das Verfahren (100, 101, 102, 103) gemäß einem der vorhergehenden Ansprüche, wobei das Bilden der ersten Halbleiterschicht (202, 202a, 203, 204, 204a) auf dem Halbleitersubstrat (200, 200a) umfasst: Bereitstellen eines Halbleitersubstrats; und Dotieren eines oberen Abschnitts des Halbleitersubstrats.
  16. Das Verfahren (100, 101, 102, 103) gemäß einem der vorhergehenden Ansprüche, wobei das Verringern der Dotierstoffkonzentration die erste Halbleiterschicht (202, 202a, 203, 204, 204a) veranlasst, die Dotierstoffe auszudiffundieren.
  17. Das Verfahren (100, 101, 102, 103) gemäß einem der vorangehenden Ansprüche, wobei die zweite Halbleiterschicht eine epitaktische Schicht ist.
  18. Das Verfahren (100, 101, 102, 103) gemäß einem der vorhergehenden Ansprüche, wobei der Dotierstofftyp ein p-Typ ist.
  19. Das Verfahren (100, 101, 102, 103) gemäß einem der vorhergehenden Ansprüche, ferner umfassend ein Bilden eines elektrischen Elements des Halbleiterbauelements auf der zweiten Halbleiterschicht vor dem Trennen (150) der zweiten Halbleiterschicht von dem Halbleitersubstrat (200, 200a).
  20. Das Verfahren (100, 101, 102, 103) gemäß einem der vorhergehenden Ansprüche, wobei das zu bildende Halbleiterbauelement eine Durchbruchspannung von zumindest 50 V aufweist.
DE102020119953.8A 2020-07-29 2020-07-29 Verfahren zum Bilden eines Halbleiterbauelements Pending DE102020119953A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102020119953.8A DE102020119953A1 (de) 2020-07-29 2020-07-29 Verfahren zum Bilden eines Halbleiterbauelements
US17/386,699 US11742215B2 (en) 2020-07-29 2021-07-28 Methods for forming a semiconductor device
US18/236,434 US20230395394A1 (en) 2020-07-29 2023-08-22 Methods for Forming a Semiconductor Device Having a Second Semiconductor Layer on a First Semiconductor Layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102020119953.8A DE102020119953A1 (de) 2020-07-29 2020-07-29 Verfahren zum Bilden eines Halbleiterbauelements

Publications (1)

Publication Number Publication Date
DE102020119953A1 true DE102020119953A1 (de) 2022-02-03

Family

ID=79300781

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020119953.8A Pending DE102020119953A1 (de) 2020-07-29 2020-07-29 Verfahren zum Bilden eines Halbleiterbauelements

Country Status (2)

Country Link
US (2) US11742215B2 (de)
DE (1) DE102020119953A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190043956A1 (en) 2015-03-12 2019-02-07 Globalfoundries Inc. Low defect iii-v semiconductor template on porous silicon
DE102019111377A1 (de) 2018-05-28 2019-11-28 Infineon Technologies Ag Verfahren zum Verarbeiten eines Siliziumkarbid-Wafers und ein Siliziumkarbid-Halbleiterbauelement

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180497B1 (en) * 1998-07-23 2001-01-30 Canon Kabushiki Kaisha Method for producing semiconductor base members
TW469643B (en) * 1998-09-04 2001-12-21 Canon Kk Process for producing semiconductor substrate
US6326279B1 (en) * 1999-03-26 2001-12-04 Canon Kabushiki Kaisha Process for producing semiconductor article
US6375738B1 (en) * 1999-03-26 2002-04-23 Canon Kabushiki Kaisha Process of producing semiconductor article
JP2000349266A (ja) * 1999-03-26 2000-12-15 Canon Inc 半導体部材の製造方法、半導体基体の利用方法、半導体部材の製造システム、半導体部材の生産管理方法及び堆積膜形成装置の利用方法
FR3002812B1 (fr) 2013-03-01 2016-08-05 St Microelectronics Crolles 2 Sas Procede de transfert de couche
DE102016117921A1 (de) * 2016-09-22 2018-03-22 Infineon Technologies Ag Verfahren zum Spalten von Halbleiterbauelementen und Halbleiterbauelement

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190043956A1 (en) 2015-03-12 2019-02-07 Globalfoundries Inc. Low defect iii-v semiconductor template on porous silicon
DE102019111377A1 (de) 2018-05-28 2019-11-28 Infineon Technologies Ag Verfahren zum Verarbeiten eines Siliziumkarbid-Wafers und ein Siliziumkarbid-Halbleiterbauelement

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SOLANKI, C. S. et. al.: Porous silicon layer transfer processes for solar cells. In: Solar Energy Materials & Solar Cells, Vol. 83, 2004, S. 101 - 113.

Also Published As

Publication number Publication date
US20230395394A1 (en) 2023-12-07
US11742215B2 (en) 2023-08-29
US20220037165A1 (en) 2022-02-03

Similar Documents

Publication Publication Date Title
DE102016105610B4 (de) Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu dessen Herstellung
DE102014101937B4 (de) Verfahren zum Herstellen einer Superübergang-Halbleitervorrichtung und Halbleitervorrichtung
DE102016120771B3 (de) Verfahren zum Herstellen von Halbleitervorrichtungen und Halbleitervorrichtung, die wasserstoff-korrelierte Donatoren enthält
DE102015208097B4 (de) Herstellen einer Halbleitervorrichtung durch Epitaxie
DE102013111792A1 (de) Verfahren zum verarbeiten eines halbleiterträgers, halbleiterchipanordnung und verfahren zum herstellen eines halbleiterbauelements
DE102017102127B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung einer Epitaxie und Halbleitervorrichtungen mit einer lateralen Struktur
DE102016112139B3 (de) Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
DE112006001791B4 (de) Non-Punch-Through Hochspannungs-IGBT für Schaltnetzteile und Verfahren zur Herstellung derselben
DE102014108279A1 (de) Halbleitervorrichtung mit rekombinationszentren und herstellungsverfahren
DE102015223405A1 (de) Siliziumkarbid-Substrat, Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung eines Siliziumkarbid-Substrats
DE102017131354A1 (de) Ein Halbleiterbauelement mit breitem Bandabstand und ein Verfahren zum Bilden eines Halbleiterbauelements mit breitem Bandabstand
DE102015107085A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen und Sauerstoffkorrelierte thermische Donatoren enthaltende Halbleitervorrichtung
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE112017000947T5 (de) Verbindungshalbleitervorrichtung und herstellungsverfahren für dieverbindungshalbleitervorrichtung
DE102016102861B3 (de) Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE102017120535B4 (de) Halbleitervorrichtung und Halbleitersubstrat, das eine poröse Schicht enthält, und Herstellungsverfahren
DE102017121693B4 (de) Dotierungsverfahren
DE102017119568B4 (de) Siliziumkarbidbauelemente und Verfahren zum Herstellen von Siliziumkarbidbauelementen
DE112013000866B4 (de) Siliziumkarbid (SiC)-Halbleitervorrichtungen
DE102015101966A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit Schottkykontakt
DE102014116631B4 (de) Junction-feldeffekttransistorzelle mit lateralem kanalbereich
DE102016102070B4 (de) Ein Verfahren zum Bilden eines Halbleiterbauelements und ein Halbleiterbauelement
DE102020119953A1 (de) Verfahren zum Bilden eines Halbleiterbauelements
DE102015109192A1 (de) Optimierte Schicht für Halbleiter
DE102018111450A1 (de) Verfahren zum Verarbeiten eines Breiter-Bandabstand-Halbleiterwafers, Verfahren zum Bilden einer Mehrzahl von dünnen Breiter-Bandabstand-Halbleiterwafern und Breiter-Bandabstand-Halbleiterwafer

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication