DE102015223405A1 - Siliziumkarbid-Substrat, Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung eines Siliziumkarbid-Substrats - Google Patents

Siliziumkarbid-Substrat, Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung eines Siliziumkarbid-Substrats Download PDF

Info

Publication number
DE102015223405A1
DE102015223405A1 DE102015223405.3A DE102015223405A DE102015223405A1 DE 102015223405 A1 DE102015223405 A1 DE 102015223405A1 DE 102015223405 A DE102015223405 A DE 102015223405A DE 102015223405 A1 DE102015223405 A1 DE 102015223405A1
Authority
DE
Germany
Prior art keywords
silicon carbide
carbide epitaxial
substrate
epitaxial layer
major surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102015223405.3A
Other languages
English (en)
Inventor
Toru Hiyoshi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of DE102015223405A1 publication Critical patent/DE102015223405A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Ein Siliziumkarbid-Substrat (10) umfasst eine Siliziumkarbid-Epitaxieschicht (12). Die Siliziumkarbid-Epitaxieschicht (12) weist eine erste Hauptfläche (12b) und eine zweite Hauptfläche (12d) gegenüber der ersten Hauptfläche (12b) auf. Die Siliziumkarbid-Epitaxieschicht (12) weist eine Dicke (T1) von nicht weniger als 50 μm in einer Richtung senkrecht zu der zweiten Hauptfläche (12d) auf. In der Siliziumkarbid-Epitaxieschicht (12) sind Z1/2-Herde (1) mit einer Dichte von nicht mehr als 1 × 1012 cm–3 vorhanden. Eine Vertiefung (4) weist eine Höchsttiefe (D1) von nicht mehr als 5 nm auf, wobei die Vertiefung (4) von einer durchstoßenden Versetzung (2) oder einer basalen Versetzung (3) stammt und eine Öffnung in der zweiten Hauptfläche (12d) aufweist.

Description

  • Hintergrund der Erfindung
  • Gegenstand der Erfindung
  • Die vorliegende Erfindung betrifft ein Siliziumkarbid-Substrat, eine Siliziumkarbid-Halbleitervorrichtung und ein Verfahren zur Herstellung eines Siliziumkarbid-Substrats.
  • Beschreibung des Stands der Technik
  • Siliziumkarbid, das eine elektrische Feldstärke mit hohem dielektrischem Durchschlag aufweist, findet als Material für eine nächste Generation von Leistungshalbleitervorrichtungen, um Silizium zu ersetzen, weitgehend Beachtung.
  • Zusammenfassung der Erfindung
  • Zur Realisierung einer Siliziumkarbid-Leistungshalbleitervorrichtung mit einer hohen Durchbruchspannung von beispielsweise nicht weniger als 5 kV, ist eine dicke Epitaxieschicht mit einer Dicke von nicht weniger als 50 μm erforderlich. In der Siliziumkarbid-Epitaxieschicht befinden sich Punktdefekte, die als Z1/2-Herde bezeichnet werden und aus Kohlenstoffvakanzen entstehen. Jeder der Z1/2-Herde weist ein Energieniveau Ec (die niedrigste Energie in dem Leitungsband) von –0,65 eV auf. Die Z1/2-Herde sind sogenannte ”Lebenszeitvernichter” und verkürzen die Ladungsträgerlebensdauer, wenn die Dichte der Z1/2-Herde zu hoch wird. Insbesondere führt in einer bipolaren Halbleitervorrichtung eine kurze Ladungsträgerlebensdauer zu keiner ausreichenden Leitfähigkeitsmodulation, wodurch ein hoher Durchlasswiderstand erhalten wird.
  • In T. Hiyoshi et. al., "Elimination of the Major Deep Levels in n- and p-Type 4H-SiC by Two-Step Thermal Treatment", Appl. Phys. Express 2, 2009, 091101 wird offenbart, dass sich die Dichte der Z1/2-Herde durch thermische Oxidation von Siliziumkarbid verringert. Bei der thermischen Oxidation einer Oberfläche einer Siliziumkarbid-Epitaxieschicht reagiert Silizium in der Nähe der Oberfläche mit Sauerstoff und bildet dabei einen Siliziumdioxidfilm. Andererseits verbleibt Kohlenstoff in der Nähe der Oberfläche in der Siliziumkarbid-Epitaxieschicht. Der so verbleibende Kohlenstoff rekombiniert mit den Z1/2-Herden in der Siliziumkarbid-Epitaxieschicht, sodass die Z1/2-Herde in der Oberflächenschicht der Siliziumkarbid-Epitaxieschicht beseitigt werden. Wenn die Siliziumkarbid-Epitaxieschicht geglüht wird, diffundiert Kohlenstoff in eine tiefe Schicht der Siliziumkarbid-Epitaxieschicht. Dementsprechend können die Z1/2-Herde in der tiefen Schicht der Siliziumkarbid-Epitaxieschicht beseitigt werden. Folglich kann die Ladungsträgerlebensdauer der dicken Siliziumkarbid-Epitaxieschicht verbessert werden.
  • Im Falle einer Siliziumkarbid-Halbleitervorrichtung, die eine dicke Siliziumkarbid-Epitaxieschicht mit einer Dicke von beispielsweise etwa nicht weniger als 50 μm und verringerte Z1/2-Herde durch thermisches Oxidieren der Oberfläche der Siliziumkarbid-Epitaxieschicht aufweist und die anschließend einem Glühschritt ausgesetzt wird, kann sich jedoch die dielektrische Durchschlagsfestigkeit eines Gate-Isolierfilms, der auf der Siliziumkarbid-Epitaxieschicht vorgesehen ist, verschlechtern.
  • Eine Ausführungsform der vorliegenden Erfindung weist somit die Aufgabe auf, ein Siliziumkarbid-Substrat, eine Siliziumkarbid-Halbleitervorrichtung und ein Verfahren zur Herstellung des Siliziumkarbid-Substrats bereitzustellen, die jeweils die Ladungsträgerlebensdauer verbessern und einen elektrischen Durchschlag des Gate-Isolierfilms unterdrücken können.
  • Ein Siliziumkarbid-Substrat gemäß einer Ausführungsform der vorliegenden Erfindung umfasst eine Siliziumkarbid-Epitaxieschicht. Die Siliziumkarbid-Epitaxieschicht weist eine erste Hauptfläche und eine zweite Hauptfläche, die gegenüber der ersten Hauptfläche angeordnet ist, auf. Die Siliziumkarbid-Epitaxieschicht weist eine Dicke von nicht weniger als 50 μm in einer Richtung senkrecht zur zweiten Hauptfläche auf. Ferner sind Z1/2-Herde in der Siliziumkarbid-Epitaxieschicht mit einer Dichte von nicht mehr als 1 × 1012 cm–3 vorhanden. Eine Vertiefung weist eine Höchsttiefe von nicht mehr als 5 nm auf, wobei die Vertiefung von einer durchstoßenden Versetzung oder einer basalen Versetzung stammt und eine Öffnung an bzw. in der zweiten Hauptfläche aufweist.
  • Ein Verfahren zur Herstellung eines Siliziumkarbid-Substrats gemäß einer Ausführungsform der vorliegenden Erfindung umfasst die folgenden Schritte. Es wird ein Siliziumkarbid-Epitaxiesubstrat hergestellt, das ein Siliziumkarbid-Einkristallsubstrat umfasst, auf dem eine Siliziumkarbid-Epitaxieschicht vorgesehen ist. Die Siliziumkarbid-Epitaxieschicht weist eine erste Hauptfläche und eine zweite Hauptfläche auf, wobei die erste Hauptfläche in Kontakt mit dem Siliziumkarbid-Einkristallsubstrat ist und wobei die zweite Hauptfläche gegenüber der ersten Hauptfläche angeordnet ist. Ein Oxidfilm wird durch Oxidieren der zweiten Hauptfläche in Kontakt mit der Siliziumkarbid-Epitaxieschicht gebildet. Eine dritte Hauptfläche der Siliziumkarbid-Epitaxieschicht wird durch Entfernen der Oxidschicht von der Siliziumkarbid-Epitaxieschicht freigelegt. Das Siliziumkarbid-Epitaxiesubstrat wird nach dem Schritt des Freilegens der dritten Hauptfläche geglüht. Nach dem Schritt des Glühens des Siliziumkarbid-Epitaxiesubstrats wird eine vierte Hauptfläche der Siliziumkarbid-Epitaxieschicht durch Entfernen einer Oberflächenschicht, die die dritte Hauptfläche umfasst, freigelegt. In dem Schritt des Bildens der Oxidschicht wird eine Vertiefung in der Siliziumkarbid-Epitaxieschicht gebildet, wobei die Vertiefung durch eine durchstoßende Versetzung oder eine basale Versetzung entsteht und eine Tiefe von mehr als 5 nm aufweist. In dem Schritt des Freilegens der vierten Hauptfläche weist die Vertiefung eine Höchsttiefe von nicht mehr als 5 nm auf.
  • Das Vorstehende und weitere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden durch die folgende Beschreibung der vorliegenden Erfindung deutlicher, wenn diese in Verbindung mit den beiliegenden Zeichnungen gelesen wird.
  • Kurze Beschreibung der Zeichnungen
  • 1 zeigt eine schematische Querschnittsansicht, die einen Aufbau eines Siliziumkarbid-Substrats gemäß einer ersten Ausführungsform der vorliegenden Erfindung darstellt.
  • 2 zeigt eine schematische Querschnittsansicht, die einen Aufbau einer Siliziumkarbid-Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung darstellt.
  • 3 zeigt ein Flussidagramm, das schematisch ein Verfahren zur Herstellung eines Siliziumkarbid-Substrats gemäß einer dritten Ausführungsform der vorliegenden Erfindung darstellt.
  • 4 zeigt ein Flussdiagramm, das schematisch eine Modifikation des Verfahrens zur Herstellung des Siliziumkarbid-Substrats gemäß der dritten Ausführungsform der vorliegenden Erfindung darstellt.
  • 5 zeigt eine schematische Querschnittsansicht, die einen ersten Schritt des Verfahrens zur Herstellung des Siliziumkarbid-Substrat gemäß der dritten Ausführungsform der vorliegenden Erfindung darstellt.
  • 6 zeigt eine schematische Querschnittsansicht, die einen zweiten Schritt des Verfahrens zur Herstellung des Siliziumkarbid-Substrats gemäß der dritten Ausführungsform der vorliegenden Erfindung darstellt.
  • 7 zeigt eine schematische Querschnittsansicht, die einen dritten Schritt des Verfahrens zur Herstellung des Siliziumkarbid-Substrats gemäß der dritten Ausführungsform der vorliegenden Erfindung darstellt.
  • 8 zeigt eine schematische Querschnittsansicht, die einen vierten Schritt des Verfahrens zur Herstellung des Siliziumkarbid-Substrats gemäß der dritten Ausführungsform der vorliegenden Erfindung darstellt.
  • 9 zeigt eine schematische Querschnittsansicht, die einen fünften Schritt des Verfahrens zur Herstellung des Siliziumkarbid-Substrats gemäß der dritten Ausführungsform der vorliegenden Erfindung darstellt.
  • 10 zeigt eine schematische Querschnittsansicht, die einen sechsten Schritt des Verfahrens zur Herstellung des Siliziumkarbid-Substrats gemäß der dritten Ausführungsform der vorliegenden Erfindung darstellt.
  • Beschreibung der bevorzugten Ausführungsformen
  • Der Erfinder hat als Ergebnis sorgfältiger Untersuchungen eine Ursache für die schlechte dielektrische Durchschlagsfestigkeit eines Gate-Isolierfilms, der auf einem Siliziumkarbid-Substrat mit einer dicken Siliziumkarbid-Epitaxieschicht gebildet ist, gefunden, und daraus die nachfolgende Erkenntnis gewonnen, die zum Gegenstand der vorliegenden Erfindung führte.
  • Zur Diffundierung von Kohlenstoff in eine tiefe Schicht der dicken Siliziumkarbid-Epitaxieschicht muss eine große Menge an Kohlenstoffatomen in der Siliziumkarbid-Epitaxieschicht freigesetzt werden. Ein denkbarer Weg dies zu erreichen, beinhaltet die Erhöhung der Dicke eines thermischen Oxidationsfilms, in dem die Siliziumkarbid-Epitaxieschicht für eine lange Zeitdauer zur Aufnahme einer hohen Siliziummenge thermische oxidiert wird. Für gewöhnlich befinden sich durchstoßende Versetzungen und basale Versetzungen in der Siliziumkarbid-Epitaxieschicht. Die Oxidationsgeschwindigkeit von Siliziumkarbid um den durchstoßenden Versetzungen und basalen Versetzungen ist höher als die Oxidationsgeschwindigkeit von Siliziumkarbid ohne durchstoßende Versetzungen und basale Versetzungen. Wird dementsprechend die Siliziumkarbid-Epitaxieschicht geglüht, wird das Siliziumkarbid um den durchstoßenden Versetzung und basalen Versetzungen, die an der Oberfläche der Siliziumkarbid-Epitaxieschicht freiliegen, mit einer hohen Geschwindigkeit oxidiert, um dabei eine Vertiefung zu bilden, die eine Öffnung in der Oberfläche bildet. Es wird angenommen, dass sich bei der Bildung eines Gate-Isolierfilms auf der Vertiefung ein elektrisches Feld im Bereich des Gate-Isolierfilms in der Nähe der Vertiefung verstärkt, mit dem Ergebnis, dass voraussichtlich ein dielektrischer Durchschlag des Gate-Isolierfilms stattfindet. Es wird angenommen, dass es insbesondere bei einer Tiefe der Vertiefung von mehr als 5 nm voraussichtlich zu einem dielektrischen Durchschlag des Gate-Isolierfilms kommt.
  • [Beschreibung der Ausführungsformen der vorliegenden Erfindung]
  • Zunächst werden Ausführungsformen der vorliegenden Erfindung zusammengefasst und beschrieben.
    • (1) Ein Siliziumkarbid-Substrat 10 gemäß einer Ausführungsform der vorliegenden Erfindung umfasst eine Siliziumkarbid-Epitaxieschicht 12. Die Siliziumkarbid-Epitaxieschicht 12 weist eine erste Hauptfläche 12b und eine zweite Hauptfläche 12d, die gegenüber der ersten Hauptfläche 12b liegt, auf. Die Siliziumkarbid-Epitaxieschicht 12 weist eine Dicke T1 von nicht weniger als 50 μm in einer Richtung senkrecht zur zweiten Hauptfläche 12d auf. Es befinden sich Z1/2-Herde 1 mit einer Dichte von nicht mehr als 1 × 1012 cm–3 in der Siliziumkarbid-Epitaxieschicht 12. Eine Vertiefung 4 weist eine Höchsttiefe D1 von nicht mehr als 5 nm auf, wobei die Vertiefung 4 durch eine durchstoßende Versetzung 2 oder eine basale Versetzung 3 entsteht und eine Öffnung in der vierten Hauptfläche 12d aufweist.
  • Es sollte beachtet werden, dass der Ausdruck ”die Vertiefung 4 weist eine Höchsttiefe von nicht mehr als 5 nm” angibt, dass eine Länge von der zweiten Hauptfläche 12d zum tiefsten Abschnitt der Vertiefung 4 nicht mehr als 5 nm in der Richtung senkrecht zur zweiten Hauptfläche 12d beträgt. Ferner gibt in dem Fall, bei dem mehrere Vertiefungen vorgesehen sind, die jeweils eine Öffnung in der zweiten Hauptfläche 12d aufweisen, der Ausdruck an, dass von den mehreren Vertiefungen 4 eine Vertiefung mit der größten Länge von der zweiten Hauptfläche 12d zu dem tiefsten Abschnitt der Vertiefung 4 eine Tiefe von nicht mehr als 5 nm aufweist. Mit anderen Worten beträgt Tiefe einer jeden der Vertiefungen 4 mit jeweils einer Öffnung in der zweiten Hauptfläche 12d nicht mehr als 5 nm.
  • Gemäß dem Siliziumkarbid-Substrat 10 gemäß Punkt (1) weist die Vertiefung 4, die aus der durchstoßenden Versetzung 2 oder der basalen Versetzung 3 entsteht und eine Öffnung an der zweiten Hauptfläche 12d aufweist, eine Höchsttiefe von nicht mehr als 5 nm auf. Dementsprechend wird verhindert, dass sich die dielektrische Durchschlagsfestigkeit eines Gate-Isolierfilms, der auf der zweiten Hauptfläche 12d gebildet wird, verschlechtert. Darüber hinaus beträgt die Dichte der Z1/2-Herde 1 in der Siliziumkarbid-Epitaxieschicht 12 nicht mehr als 1 × 1012 cm–3. Dementsprechend kann die Ladungsträgerlebensdauer verbessert werden.
    • (2) Vorzugsweise umfasst in dem Siliziumkarbid-Substrat 10 gemäß Punkt (1) die Siliziumkarbid-Epitaxieschicht 12 eine Verunreinigung, die eine p-Leitfähigkeit oder eine n-Leitfähigkeit bilden kann. Die Verunreinigung weist eine Konzentration von nicht mehr 1 × 1015 cm–3 auf. Dementsprechend kann die Durchbruchspannung der Siliziumkarbid-Halbleitervorrichtung verbessert werden.
    • (3) Vorzugsweise beträgt in dem Siliziumkarbid-Substrat 10 gemäß Punkt (1) oder (2) eine Ladungsträgerlebensdauer nicht weniger als 1 Mikrosekunde. Dementsprechend kann im Falle der Herstellung einer Bipolar-Halbleitervorrichtung unter Verwendung des Siliziumkarbid-Substrats 10 der Durchlasswiderstand durch den Leitfähigkeitsmodulationseffekt verringert werden.
    • (4) Eine Siliziumkarbid-Halbleitervorrichtung 100 gemäß einer Ausführungsform der vorliegenden Erfindung umfasst das Siliziumkarbid-Substrat 10 gemäß Punkt (1) bis (3), einen Gate-Isolierfilm 57 und eine Gate-Elektrode 51. Der Gate-Isolierfilm 57 ist auf der zweiten Hauptfläche 12d vorgesehen. Die Gate-Elektrode 51 ist auf dem Gate-Isolierfilm 57 vorgesehen. Die Siliziumkarbid-Halbleitervorrichtung 100 weist eine Durchbruchspannung von nicht weniger als 6,5 kV auf.
  • Gemäß der Siliziumkarbid-Halbleitervorrichtung 100 gemäß Punkt (4), weist die Vertiefung 4, die von der durchstoßenden Versetzung 2 oder der basalen Versetzung 3 stammt und eine Öffnung in der zweiten Hauptfläche 12d aufweist, eine Höchsttiefe von nicht mehr als 5 nm auf. Dementsprechend wird verhindert, dass sich die dielektrische Durchschlagsfestigkeit des Gate-Isolierfilms 57, der auf der zweiten Hauptfläche 12d vorgesehen ist, verschlechtert. Darüber hinaus beträgt die Dichte der Z1/2-Herde 1 in der Siliziumkarbid-Epitaxieschicht 12 nicht mehr als 1 × 1012 cm–3. Somit kann die Ladungsträgerlebensdauer verbessert werden.
    • (5) Ein Verfahren zur Herstellung eines Siliziumkarbid-Substrats 10 gemäß einer Ausführungsform der vorliegenden Erfindung umfasst die folgenden Schritte. Es wird ein Siliziumkarbid-Epitaxiesubstrat 20 hergestellt, das ein Siliziumkarbid-Einkristallsubstrat 11 umfasst, auf dem eine Siliziumkarbid-Epitaxieschicht 12 vorgesehen ist. Diese Siliziumkarbid-Epitaxieschicht 12 weist eine erste Hauptfläche 12b und eine zweite Hauptfläche 12a auf, wobei die erste Hauptfläche 12b in Kontakt mit dem Siliziumkarbid-Einkristallsubstrat 11 ist und wobei die zweite Hauptfläche 12a gegenüber der ersten Hauptfläche 12b angeordnet ist. Ein Oxidfilm 5 wird durch Oxidieren der zweiten Hauptfläche 12a in Kontakt mit der Siliziumkarbid-Epitaxieschicht 12 ausgebildet. Eine dritte Hauptfläche 12c der Siliziumkarbid-Epitaxieschicht 12 wird durch Entfernen des Oxidfilms 5 von der Siliziumkarbid-Epitaxieschicht 12 freigelegt. Ein Siliziumkarbid-Epitaxiesubstrat 20 wird nach dem Freilegen der dritten Hauptfläche 12c geglüht. Eine vierte Hauptfläche 12d der Siliziumkarbid-Epitaxieschicht 12 wird nach dem Glühen des Siliziumkarbid-Epitaxiesubstrats 20 durch Entfernen einer Oberflächenschicht 12e, die die dritte Hauptfläche 12c umfasst, freigelegt. In dem Schritt des Bildens des Oxidfilms 5 wird eine Vertiefung 4 in der Siliziumkarbid-Epitaxieschicht 12 gebildet, wobei die Vertiefung 4 von einer durchstoßenden Versetzung 2 oder einer basalen Versetzung stammt und eine Tiefe von mehr als 5 nm aufweist. In dem Schritt des Freilegens der vierten Hauptfläche 12d weist die Vertiefung 4 eine Höchsttiefe D1 von nicht mehr als 5 nm auf.
  • Gemäß dem Verfahren zur Herstellung des Siliziumkarbid-Substrats 10 gemäß Punkt (5) beträgt in dem Schritt des Freilegens der vierten Hauptfläche 12d die Höchsttiefe der Vertiefung 4 nicht mehr als 5 nm. Dementsprechend kann verhindert werden, dass sich die dielektrische Durchschlagsfestigkeit des Gate-Isolierfilms 57, der auf der vierten Hauptfläche 12d vorgesehen ist, verschlechtert. Darüber hinaus wird das Siliziumkarbid-Epitaxiesubstrat 20 geglüht, nachdem der Oxidfilm 5 in Kontakt mit der Siliziumkarbid-Epitaxieschicht 12 durch Oxidieren der zweiten Hauptfläche 12a gebildet wurde. Dementsprechend kann die Dichte der Z1/2-Herde 1 in der Siliziumkarbid-Epitaxieschicht 12 verringert werden, wodurch eine verbesserte Ladungsträgerlebensdauer erzielt wird.
    • (6) Vorzugsweise wird in dem Verfahren zur Herstellung des Siliziumkarbid-Substrats 10 gemäß Punkt (5), in dem Schritt des Freilegens der vierten Hauptfläche 12d, die dritte Hauptfläche 12c chemisch-mechanisch poliert. Auf diese Weise kann die Höchsttiefe der Vertiefung 4 leicht verringert werden.
    • (7) Vorzugsweise weist in dem Verfahren zur Herstellung des Siliziumkarbid-Substrats 10 gemäß Punkt (5) oder (6) der Oxidfilm 5 eine Dicke T2 von nicht weniger als 100 μm in einer Richtung senkrecht zur ersten Hauptfläche 12b auf. Somit kann eine große Kohlenstoffmenge der Siliziumkarbid-Epitaxieschicht 12 zugeführt werden, wodurch die Dichte der Z1/2-Herde in der tiefen Schicht der dicken Siliziumkarbid-Epitaxieschicht 12 verringert wird.
    • (8) Vorzugsweise befinden sich dem Verfahren zur Herstellung des Siliziumkarbid-Substrats 10 gemäß einem der Punkte (5) bis (7), nach dem Schritt des Glühens des Siliziumkarbid-Substrat Siliziumkarbid-Epitaxiesubstrats 20, die Z1/2-Herde mit einer Dichte von nicht mehr als 1 × 1012 cm–3 in der Siliziumkarbid-Epitaxieschicht 12. Dadurch kann die Ladungsträgerlebensdauer verbessert werden.
    • (9) Vorzugsweise umfasst das Verfahren zur Herstellung des Siliziumkarbid-Substrats 10 gemäß einem der Punkte (5) bis (8) nach dem Schritt des Entfernens des Oxidfilms 5 und vor dem Schritt des Glühens des Siliziumkarbid-Epitaxiesubstrats 20 ferner einen Schritt des Bildens eines Kohlenstofffilms 7 auf der dritten Hauptfläche 12c. In dem Schritt zum Glühen des Siliziumkarbid-Epitaxiesubstrats 20 wird das Siliziumkarbid-Epitaxiesubstrat 20 ausgeglüht, wobei der Kohlenstofffilm 7 auf der dritten Hauptfläche 12c vorgesehen ist. Dementsprechend wird das Siliziumkarbid-Epitaxiesubstrat 20 in dem Zustand geglüht, wenn die dritte Hauptfläche 12c mit dem Kohlenstofffilm 7 bedeckt ist, wodurch verhindert wird, dass Kohlenstoff von der dritten Hauptfläche 12c zur Außenseite der Siliziumkarbid-Epitaxieschicht 12 diffundiert.
    • (10) Vorzugsweise wird in dem Verfahren zur Herstellung des Siliziumkarbid-Substrats 10 gemäß einem der Punkte (5) bis (9) das Siliziumkarbid-Epitaxiesubstrat 20 in dem Schritt des Glühens des Siliziumkarbid-Epitaxiesubstrats 20 bei nicht weniger als 1400°C und nicht mehr als 2000°C geglüht. Da das Siliziumkarbid-Epitaxiesubstrat 20 auf nicht weniger als 1400°C erhitzt wird, kann Kohlenstoff in eine tiefe Schicht des Siliziumkarbid-Epitaxiesubstrats 20 diffundieren. Da das Siliziumkarbid-Epitaxiesubstrat 20 auf nicht mehr als 2000°C erhitzt wird, kann verhindert werden, dass Siliziumkarbid sublimiert.
  • [Detaillierte Beschreibung der Ausführungsformen der vorliegenden Erfindung]
  • Im Nachfolgenden werden die Ausführungsformen der vorliegenden Erfindung mit Bezug auf die Figuren beschrieben. Es sollte beachtet werden, dass in den nachfolgend beschriebenen Figuren gleiche oder sich entsprechende Elemente mit den gleichen Bezugszeichen versehen sind und nicht wiederholt beschrieben werden. Hinsichtlich der kristallografischen Bezeichnungen der vorliegenden Beschreibung wird eine einzelne Orientierung durch [], eine Gruppenorientierung durch <>, eine einzelne Ebene durch () und eine Gruppenebene durch {} dargestellt. Zudem sollte ein negativer Index kristallografisch durch Setzen eines ”–” (Strich) über der Zahl angegeben werden, wird jedoch in der vorliegenden Beschreibung durch Setzen eines negativen Vorzeichens vor der Zahl gekennzeichnet.
  • (Erste Ausführungsform: Siliziumkarbid-Substrat)
  • Im Nachfolgenden wird zunächst ein Aufbau eines Siliziumkarbid-Substrats 10 gemäß einer ersten Ausführungsform der vorliegenden Erfindung beschrieben.
  • Wie in 1 gezeigt, umfasst ein Siliziumkarbid-Substrat gemäß der vorliegenden Ausführungsform im Wesentlichen ein Siliziumkarbid-Einkristallsubstrat 11 und eine Siliziumkarbid-Epitaxieschicht 12. Das Siliziumkarbid-Einkristallsubstrat 11 umfasst beispielsweise hexagonales Siliziumkarbid, das den 4H-Polytyp aufweist. Die Siliziumkarbid-Epitaxieschicht 12 ist auf dem Siliziumkarbid-Einkristallsubstrat 11 vorgesehen. Die Siliziumkarbid-Epitaxieschicht 12 weist eine erste Hauptfläche 12b in Kontakt mit dem Siliziumkarbid-Einkristallsubstrat 11 und eine zweite Hauptfläche 12d gegenüberliegend der ersten Hauptfläche 12b auf. Die Siliziumkarbid-Epitaxieschicht 12 weist eine Dicke T1 von nicht weniger als 50 μm in einer Richtung senkrecht zur zweiten Hauptfläche 12d auf. Vorzugsweise beträgt die Dicke D1 der Siliziumkarbid-Epitaxieschicht 12 nicht weniger als 100 μm, bevorzugter nicht weniger als 150 μm, noch bevorzugter nicht weniger als 200 μm, und noch bevorzugter nicht weniger als 300 μm.
  • In der Siliziumkarbid-Epitaxieschicht 12 ist eine Vielzahl von Z1/2-Herden 1 vorhanden. Ein Z1/2-Herd 1 ist ein Punktdefekt, der aus Kohlenstoffvakanzen entsteht. Die Z1/2-Herde 1 befinden sich mit einer Dichte von nicht weniger als 1 × 1012 cm–3 in der Siliziumkarbid-Epitaxieschicht 12. Vorzugsweise beträgt die Dichte der Z1/2-Herde 1 nicht mehr als 5 × 1011 cm–3. Die Dichte der Z1/2-Herde 1 kann beispielsweise mittels DLTS-Verfahren (Analyse tiefer Störstellen; engl. Deep Level Transient Spectroscopy) gemessen werden. Es sollte beachtet werden, dass der Ausdruck ”die Dichte der Z1/2-Herde beträgt nicht mehr als 1 × 1012 cm–3” angibt, dass der Durchschnittswert der Dichte der Z1/2-Herde nicht mehr als 1 × 1012 cm–3 beträgt. Beispielsweise werden zehn beliebige Bereiche in der Siliziumkarbid-Epitaxieschicht 12 mittels DLTS gemessen, und anschließend ein Durchschnittswert der Dichte der Z1/2-Herde 1 in den zehn Bereichen ermittelt, woraus dann die Dichte der Z1/2-Herde 1 berechnet wird. Es sind durchstoßende Versetzungen 2 und/oder basale Versetzungen 3 in der Siliziumkarbid-Epitaxieschicht 12 vorhanden. Die durchstoßenden Versetzung 2 können Schraubenversetzungen oder Stufenversetzungen umfassen. Die basalen Versetzungen 3 sind Versetzungen, die sich in einer in {0001}-Ebene erstrecken.
  • Es können eine Vielzahl von Vertiefungen 4 in der zweiten Hauptfläche 12d der Siliziumkarbid-Epitaxieschicht 12 auftreten. Jede der Vertiefungen 4 stammt entweder von den durchstoßenden Versetzungen 2 oder den basalen Versetzungen 3 und weist eine Öffnung in der zweiten Hauptfläche 12d auf. Mit anderen Worten ist die Vertiefung 4 derart ausgebildet, dass sie eine Breite aufweist, die von der ersten Hauptflächenseite 12b zu der zweiten Hauptflächenseite 12d in einer Querschnittsansicht breiter wird (Gesichtsfeld in einer Richtung parallel zu der zweiten Hauptfläche 12d). Im Bodenabschnitt der Vertiefung 4 sind die durchstoßenden Versetzungen 2 oder die basalen Versetzungen 3 mit dem tiefsten Abschnitt der Vertiefung 4 verbunden. Die Vertiefung 4 weist eine Höchsttiefe D1 von nicht mehr als 5 nm auf. Die Höchsttiefe D1 der Vertiefung 4 beträgt vorzugsweise nicht mehr als 4 nm, und beträgt noch bevorzugter nicht mehr als 3 nm. In Querschnittsansicht weist die Vertiefung 4 beispielsweise eine V-Form auf.
  • Vorzugsweise umfasst die Siliziumkarbid-Epitaxieschicht 12 eine Verunreinigung, die einen p-Leitfähigkeitstyp oder einen n-Leitfähigkeitstyp bilden kann. Die Verunreinigung, die beispielsweise den p-Leitfähigkeitstyp bilden kann, umfasst Aluminium oder Bor. Die Verunreinigung, die den n-Leitfähigkeitstyp bilden kann, umfasst beispielsweise Stickstoff oder Phosphor. Die Verunreinigungskonzentration beträgt beispielsweise nicht weniger als 5 × 1013 cm–3 und nicht mehr als 1 × 1015 cm–3. Zur Realisierung eines Leistungs-Halbleiters mit einer Durchbruchspannung von 65 kV weist beispielsweise die Siliziumkarbid-Epitaxieschicht 12 eine Dicke von in etwa nicht weniger als 50 μm und nicht mehr als 60 μm auf und umfasst Stickstoff mit einer Konzentration von etwa nicht weniger als 5 × 1014 cm–3 und nicht mehr als 3 × 1015 cm–3. Zur Realisierung eines Leistungshalbleiters mit einer Durchbruchspannung von 10 kV, weist die Siliziumkarbid-Epitaxieschicht 12 beispielsweise eine Dicke von etwa nicht weniger als 80 μm und nicht mehr als 120 μm auf und umfasst Stickstoff mit einer Konzentration von etwa nicht weniger als 1 × 1014 cm–3 und nicht mehr als 1 × 1015 cm–3. Zur Realisierung eines Leistungshalbleiters mit einer Durchbruchspannung von 30 kV umfasst die Siliziumkarbid-Epitaxieschicht 12 beispielsweise eine Dicke von etwa 300 μm und umfasst Stickstoff mit einer Konzentration von etwa nicht weniger als 5 × 1013 cm–3 und nicht mehr als 5 × 1014 cm–3.
  • Die Art und Konzentration der Verunreinigung in der Siliziumkarbid-Epitaxieschicht 12 kann beispielsweise mittels SIMS (Sekundärionen-Massenspektroskopie) gemessen werden. Eine Ladungsträgerlebensdauer beträgt vorzugsweise nicht weniger als 1 Mikrosekunde und noch bevorzugter nicht weniger als 1,5 Mikrosekunden. Eine übliche Ladungsträgerlebensdauer beträgt beispielsweise nicht mehr als 0,9 Mikrosekunden. Die Ladungsträgerlebensdauer kann beispielsweise nicht mehr als 25 Mikrosekunden betragen. Die Ladungsträgerlebensdauer kann beispielsweise mittels μ-PCD-Verfahren (das mikrowellendetektierende Abklingen der Fotoleitfähigkeit; eng. Microwave Photo Conductivity Decay) gemessen werden. Gemäß dem μ-PCD-Verfahren wird ein Überschuss an Trägern erzeugt, indem gepulstes Licht auf die Siliziumkarbid-Epitaxieschicht 12 aufgebracht wird, und anschließend wird die Leitfähigkeit, die gemäß der Rekombination des Überschusses an Träger abnimmt, auf der Grundlage der Reflexion der Mikrowellen gemessen, wodurch die Ladungsträgerlebensdauer bestimmt wird.
  • Im Nachfolgenden werden die Funktion und die Wirkung des Siliziumkarbid-Substrats 10 gemäß der ersten Ausführungsform beschrieben.
  • Gemäß dem Siliziumkarbid-Substrat 10 gemäß der ersten Ausführungsform weist die Vertiefung 4, die aufgrund von durchstoßenden Versetzungen 2 oder basalen Versetzungen 3 entsteht und eine Öffnung in der zweiten Hauptfläche 12d aufweist, eine Höchsttiefe D1 von nicht mehr als 5 nm auf. Somit kann verhindert werden, dass sich die dielektrische Durchschlagsfestigkeit eines Gate-Isolierfilms, der auf der zweiten Hauptfläche 12d gebildet wird, verschlechtert. Darüber hinaus beträgt die Dichte der Z1/2-Herde 1 in der Siliziumkarbid-Epitaxieschicht 12 nicht mehr als 1 × 1012 cm–3. Auf diese Weise kann die Ladungsträgerlebensdauer verbessert werden.
  • Darüber hinaus umfasst gemäß dem Siliziumkarbid-Substrat 10 gemäß der ersten Ausführungsform die Siliziumkarbid-Epitaxieschicht 12 eine Verunreinigung, die entweder den p-Leitfähigkeitstyp oder den n-Leitfähigkeitstyp bilden kann. Die Verunreinigungskonzentration beträgt nicht mehr als 1 × 1015 cm–3. Somit kann die Durchbruchspannung der Siliziumkarbid-Halbleitervorrichtung verbessert werden.
  • Ferner beträgt gemäß dem Siliziumkarbid-Substrat 10 gemäß der ersten Ausführungsform die Ladungsträgerlebensdauer nicht weniger als 1 Mikrosekunde. Somit kann in dem Fall, in dem eine bipolare Halbleitervorrichtung unter Verwendung des Siliziumkarbid-Substrats 10 hergestellt wird, der Durchlasswiderstand durch einen Leitfähigkeits-Modulationseffekt verringert werden.
  • (Zweite Ausführungsform: Siliziumkarbid-Halbleitervorrichtung)
  • Im Nachfolgenden wird ein Aufbau eines IGBT (Bipolartransistor mit isoliertem Gate) als eine Siliziumkarbid-Halbleitervorrichtung 100 gemäß einer zweiten Ausführungsform der vorliegenden Erfindung beschrieben.
  • Wie in 2 gezeigt, ist der IGBT 100 gemäß der vorliegenden Ausführungsform eine Bipolar-Halbleitervorrichtung, die im Wesentlichen eine Siliziumkarbid-Epitaxieschicht 12, einen Gate-Isolierfilm 57, eine Gate-Elektrode 51, einen Zwischenschicht-Isolierfilm 56, eine Emitter-Elektrode 52, eine Kollektor-Elektrode 53, eine obere Zwischenverbindung 54 und eine untere Zwischenverbindung 55 umfasst. Das Siliziumkarbid-Substrat 10 umfasst im Wesentlichen die Siliziumkarbid-Epitaxieschicht 12 und ein Kollektorgebiet 65.
  • Die Siliziumkarbid-Epitaxieschicht 12 weist eine erste Hauptfläche 12b und eine zweite Hauptfläche 12d, die gegenüber der ersten Hauptfläche 12b angeordnet ist, auf. In der zweiten Hauptfläche 12d der Siliziumkarbid-Epitaxieschicht 12 sind Vertiefungen 4 vorhanden, wobei jede der Vertiefungen 4 von durchstoßenden Versetzungen 2 oder basalen Versetzungen 3 stammt und eine Öffnung in der zweiten Hauptfläche 12d aufweist (in 2 sind die durchstoßenden Versetzungen 2, die basalen Versetzungen 3 und die Vertiefungen 4 nicht dargestellt). Die Höchsttiefe der Vertiefung 4 beträgt nicht mehr als 5 nm. Die Siliziumkarbid-Epitaxieschicht 12 weist eine Dicke von nicht weniger als 50 μm in der Richtung senkrecht zur zweiten Hauptfläche 12d auf. Die Dichte der Z1/2-Herde 1 in der Siliziumkarbid-Epitaxieschicht 12 beträgt nicht mehr als 1 × 1012 cm–3. Der IGBT 100 weist eine Durchbruchspannung von beispielsweise nicht weniger als 6,5 kV, vorzugsweise nicht weniger als 10 kV auf. Die Größe der Vertiefung 4, die in der Siliziumkarbid-Epitaxieschicht 12 gebildet ist, die Dichte der Z1/2-Herde 1 in der Siliziumkarbid-Epitaxieschicht 12, die Dicke der Siliziumkarbid-Epitaxieschicht 12 und die Verunreinigungskonzentration in der Siliziumkarbid-Epitaxieschicht 12 sind gleich wie jene der ersten Ausführungsform.
  • Die Siliziumkarbid-Epitaxieschicht 12 umfasst im Wesentlichen einen Driftbereich 61, ein Basisgebiet 62, ein Emittergebiet 63 und ein Kontaktgebiet 64. Der Driftbereich 61 umfasst eine n-Verunreinigung, wie beispielsweise Stickstoff, die einen n-Typ bilden kann und weist den n-Leitfähigkeitstyp (ersten Leitfähigkeitstyp) auf. Das Basisgebiet 62 umfasst eine p-Verunreinigung, wie beispielsweise Aluminium, die den p-Typ bilden kann und weist den p-Leitfähigkeitstyp (den zweiten Leitfähigkeitstyp) auf. Das Emittergebiet 63 umfasst eine n-Verunreinigung, wie beispielsweise Phosphor, die den n-Typ bilden kann und weist den n-Leitfähigkeitstyp auf. Das Emittergebiet 63 ist von dem Driftbereich 61 durch das Basisgebiet 62 getrennt. Das Kontaktgebiet 64 umfasst eine p-Verunreinigung, wie beispielsweise Aluminium, die den p-Typ bilden kann und den p-Leitfähigkeitstyp (den zweiten Leitfähigkeitstyp) aufweist. Das Kontaktgebiet 64 erstreckt sich durch das Emittergebiet 63 und ist mit dem Basisgebiet 62 in Kontakt. Die Dicke des Driftbereichs 61 (d. h. die Dicke der Siliziumkarbid-Epitaxieschicht 12) beträgt beispielsweise in etwa 100 μm. Die Konzentration der n-Verunreinigung, wie beispielsweise Stickstoff, in dem Driftbereich 61 beträgt beispielsweise in etwa nicht weniger als 1 × 1014 cm–3 und nicht mehr als 1 × 1015 cm–3.
  • Das Kollektorgebiet 65 umfasst eine p-Verunreinigung, wie beispielsweise Aluminium, die den p-Typ bilden kann, und ist ein Siliziumkarbid-Epitaxiegebiet mit dem p-Leitfähigkeitstyp (dem zweiten Leitfähigkeitstyp). Das Kollektorgebiet 65 ist mit dem Driftbereich 61 in Kontakt und durch den Driftbereich 61 von dem Basisgebiet 62 getrennt. Die Kollektorelektrode 53 ist mit dem Kollektorgebiet 65 in Kontakt. Beispielsweise ist die Kollektor-Elektrode 53 mit dem Kollektorgebiet 65 in ohmschem Kontakt. Die untere Zwischenverbindung 55 ist in Kontakt mit der Kollektor-Elektrode 53. Die Kollektor-Elektrode 53 befindet sich zwischen dem Kollektorgebiet 65 und der unteren Zwischenverbindung 55.
  • Der Gate-Isolierfilm 57 ist auf der zweiten Hauptfläche 12d vorgesehen. In der zweiten Hauptfläche 12d der Siliziumkarbid-Epitaxieschicht 12 ist der Gate-Isolierfilm 57 in Kontakt mit dem Emittergebiet 63, dem Driftbereich 61 und dem Basisgebiet 62. Die Emitter-Elektrode 52 ist in Kontakt mit sowohl dem Emittergebiet 63 als auch dem Kontaktgebiet 64 in der zweiten Hauptfläche 12d der Siliziumkarbid-Epitaxieschicht 12. Vorzugsweise ist die Emitter-Elektrode 52 in ohmschem Kontakt mit dem Emittergebiet 63.
  • Die Gate-Elektrode 51 ist auf dem Gate-Isolierfilm 57 vorgesehen. Die Gate-Elektrode 51 ist derart vorgesehen, dass sie dem Driftbereich 61, dem Basisgebiet 62 und dem Emittergebiet 63 gegenüberliegt. Der Zwischenschicht-Isolierfilm 56 bedeckt die Gate-Elektrode 51. Der Zwischenschicht-Isolierfilm 56 ist in Kontakt mit sowohl der Gate-Elektrode 51 als auch dem Gate-Isolierfilm 57. Die obere Zwischenverbindung 54 ist derart vorgesehen, dass sie den Zwischenschicht-Isolierfilm 56 bedeckt und in Kontakt mit der Emitter-Elektrode 52 ist.
  • Es sollte beachtet werden, dass der IGBT in der zuvor beschriebenen Ausführungsform als beispielhafte Siliziumkarbid-Halbleitervorrichtung veranschaulicht wurde, wobei jedoch die Siliziumkarbid-Halbleitervorrichtung nicht auf den IGBT beschränkt ist. Beispielsweise kann die Siliziumkarbid-Halbleitervorrichtung umfassen: eine bipolare Halbleitervorrichtung, wie beispielsweise einen BJT (Bipolartransistor), eine PiN-Diode, eine JBS (Schottky-Diode mit Übergangsbarriere) oder einen Thyristor; oder eine unipolare Halbleitervorrichtung, wie beispielsweise einer MOSFET, einen JFET (Sperrschicht-Feldeffekttransistor), oder eine SBD (Schottky-Diode).
  • Im Nachfolgenden wird die Funktion und Wirkung der Siliziumkarbid-Halbleitervorrichtung 100 gemäß der zweiten Ausführungsform beschrieben.
  • Gemäß dem IGBT 100 gemäß der zweiten Ausführungsform weist die Vertiefung 4, die von durchstoßenden Versetzungen 2 oder basalen Versetzungen 3 stammt und eine Öffnung in der zweiten Hauptfläche 12d aufweist, eine Höchsttiefe von nicht mehr als 5 nm auf. Dementsprechend kann verhindert werden, dass sich die dielektrische Durchschlagsfestigkeit des Gate-Isolierfilms 57, der auf der zweiten Hauptfläche 12d gebildet wird, verschlechtert. Darüber hinaus beträgt die Dichte der Z1/2-Herde 100 in der Siliziumkarbid-Epitaxieschicht 12 nicht mehr als 1 × 1012 cm–3. Dementsprechend kann die Ladungsträgerlebensdauer verbessert werden.
  • (Dritte Ausführungsform: Verfahren zur Herstellung des Siliziumkarbid-Substrats)
  • Im Nachfolgenden wird ein Verfahren zur Herstellung des Siliziumkarbid-Substrats 10 gemäß einer dritten Ausführungsform der vorliegenden Erfindung beschrieben.
  • Zunächst wird ein Schritt (S10: 3) zur Herstellung eines Siliziumkarbid-Epitaxiesubstrats durchgeführt. Beispielsweise wird das Siliziumkarbid-Einkristallsubstrat 11 durch Schneiden eines Siliziumkarbid-Einkristallingots gebildet. Das Siliziumkarbid weist beispielsweise den 4H-Polytyp auf. Das Siliziumkarbid-Einkristallsubstrat 11 weist beispielsweise eine Vorderfläche 11a und eine Rückfläche 11b auf. Die Vorderfläche 11a des Siliziumkarbid-Einkristallsubstrats 11 entspricht beispielsweise einer {0001}-Ebene oder einer Ebene, die bezogen auf die {0001}-Ebene in einem Winkel angeordnet ist. Die Vorderfläche 11a weist beispielsweise einen Versatzwinkel von nicht weniger als 1° und nicht mehr als 8°, vorzugsweise nicht weniger als 2° und nicht mehr als 7°, und noch bevorzugter nicht weniger als 3° und nicht mehr als 5° auf. Die Versatzrichtung ist beispielsweise eine <11-20>-Richtung. Das Siliziumkarbid-Einkristallsubstrat 11 umfasst eine Verunreinigung, wie beispielsweise Stickstoff, die den n-Leitfähigkeitstyp bilden kann.
  • Anschließend wird eine Siliziumkarbid-Epitaxieschicht 12 auf der Vorderfläche 11a des Siliziumkarbid-Einkristallsubstrats 11 gebildet. Beispielsweise wird die Siliziumkarbid-Epitaxieschicht 12 epitaktisch mittels CVD-Verfahren (chemisches Dampfabscheidungsverfahren) gebildet. Für das epitaktische Wachstum wird Silan (SiH4) und Propan (C3H8) als Quellengasmaterial verwendet, während Wasserstoff (H2) als Trägergas verwendet wird. Die Temperatur des Siliziumkarbid-Einkristallsubstrats 11 während des epitaktischen Wachstums beträgt in etwa nicht weniger als 1400°C und nicht mehr als 1700°C. Vorzugsweise wird eine n-Verunreinigung, wie beispielsweise Stickstoff, während des epitaktischen Wachstums eingebracht. Die n-Verunreinigung weist beispielsweise eine Konzentration von nicht weniger als 5 × 1013 cm–3 und nicht mehr als 1 × 1015 cm–3 auf. Die Siliziumkarbid-Epitaxieschicht 12 weist eine Dicke T1 von beispielsweise nicht weniger als 50 μm in der Richtung senkrecht zu der zweiten Hauptfläche 12d auf. Die Dicke T1 der Siliziumkarbid-Epitaxieschicht 12 beträgt vorzugsweise nicht weniger als 100 μm, noch bevorzugter nicht weniger als 150 μm, noch bevorzugter nicht weniger als 200 μm und noch bevorzugter nicht weniger als 300 μm.
  • Wie in 5 gezeigt, können durchstoßende Versetzungen 2 oder basale Versetzungen 3 in dem Siliziumkarbid-Einkristallsubstrat 11 gebildet sein. Die durchstoßenden Versetzungen 2 können Schraubenversetzungen oder Stufenversetzungen umfassen. Die basalen Versetzungen 3 sind Versetzungen, die sich in der {0001}-Ebene erstrecken. Beim epitaktischen Wachstum werden die sich in dem Siliziumkarbid-Einkristallsubstrat 11 befindenden durchstoßenden Versetzungen 2 oder basalen Versetzungen 3 in die Siliziumkarbid-Epitaxieschicht 12 übertragen und auf der zweiten Hauptfläche 12a der Siliziumkarbid-Epitaxieschicht 12 freigelegt. Die Siliziumkarbid-Epitaxieschicht 12 umfasst Z1/2-Herde 1 in hoher Dichte. Unmittelbar nach dem epitaktischen Wachstum beträgt die Dichte der Z1/2-Herde 1 in der Siliziumkarbid-Epitaxieschicht 12 mehr als 1 × 1012 cm–3.
  • Auf diese Weise wird ein Siliziumkarbid-Epitaxiesubstrat 20 gebildet, das das Siliziumkarbid-Einkristallsubstrat 11 umfasst, auf dem die Siliziumkarbid-Epitaxieschicht 12 gebildet ist. Die Siliziumkarbid-Epitaxieschicht 12 weist eine erste Hauptfläche 12b in Kontakt mit dem Siliziumkarbid-Einkristallsubstrat 11 und eine zweite Hauptfläche 12a gegenüber der ersten Hauptfläche 12b auf (siehe 5).
  • Anschließend wird ein Schritt (S20: 3) zum Bilden eines Oxidfilms durchgeführt. Insbesondere wird das Siliziumkarbid-Epitaxiesubstrat 20 in einer Sauerstoffatmosphäre bei einer Temperatur von beispielsweise nicht weniger als 1300°C für nicht weniger als 5 Stunden erhitzt. Dementsprechend wird die zweite Hauptfläche 12a des Siliziumkarbid-Epitaxiesubstrats 20 oxidiert und ein Oxidfilm 5 in Kontakt mit der Siliziumkarbid-Epitaxieschicht 12 gebildet (siehe 6). Der Oxidfilm 5 umfasst beispielsweise Siliziumdioxid. Bei der Bildung des Oxidfilms 5 durch thermisches Oxidieren der zweiten Hauptfläche 12a reagiert Silizium in der Nähe der zweiten Hauptfläche 12a der Siliziumkarbid-Epitaxieschicht 12 mit Sauerstoff, um Siliziumdioxid zu bilden. Andererseits verbindet sich der in der Siliziumkarbid-Epitaxieschicht 12 freigesetzter Kohlenstoff mit den Z1/2-Herden 1 in der Siliziumkarbid-Epitaxieschicht 12. Werden die Z1/2-Herde 1 mit Kohlenstoff rekombiniert, werden die Z1/2-Herde 1 beseitigt. Der Oxidfilm 5 weist eine Dicke T2 von vorzugsweise nicht weniger als 100 nm, noch bevorzugter nicht weniger als 150 nm in der Richtung senkrecht zu der ersten Hauptfläche 12b auf. Die Dicke T2 des Oxidfilms 5 beträgt beispielsweise nicht mehr als 750 nm.
  • Wie in 6 gezeigt, wird das Siliziumkarbid, das um die durchstoßenden Versetzungen 2 oder die basalen Versetzungen 3, die auf der zweiten Hauptfläche 12a freigelegt sind, angeordnet ist, während der Oxidation der zweiten Hauptfläche 12a des Siliziumkarbid-Epitaxiesubstrats 20 schnell oxidiert, um dabei die Vertiefungen 4 in der zweiten Hauptfläche 12a zu bilden. Die zweite Hauptfläche 12a umfasst: Vertiefungen 4b, 4c, die von den durchstoßenden Versetzungen 2 stammen; und Vertiefungen 4a, die von den basalen Versetzungen 3 stammen. Der Oxidfilm 5 wird gewachsen, um die Vertiefungen 4 zu füllen. Die Vertiefung 4 weist eine Tiefe D2 (mit anderen Worten die Dicke des Oxidfilms 5 in der Vertiefung 4) von mehr als 5 nm auf. Die Tiefe D2 der Vertiefung 4 kann nicht weniger als 10 nm betragen, oder sie kann nicht weniger als 20 nm betragen. Die Tiefe D2 der Vertiefung 4 beträgt beispielsweise nicht mehr als 50 nm.
  • Anschließend wird ein Schritt (S30: 3) zum Entfernen des Oxidfilms durchgeführt. Insbesondere wird zur Entfernung des Oxidfilms 5 von dem Siliziumkarbid-Epitaxiesubstrat 20 Flusssäure (HF) verwendet. Mittels Trockenätzen kann der Oxidfilm 5 von dem Siliziumkarbid-Epitaxiesubstrat 20 entfernt werden. Dementsprechend wird eine dritte Hauptfläche 12c der Siliziumkarbid-Epitaxieschicht 12 freigelegt. Der Oxidfilm 5 wird von der Innenseite der Vertiefungen 4, die von den durchstoßenden Versetzungen 2 oder den basalen Versetzungen 3 stammen, entfernt (siehe 7). Es sollte beachtet werden, dass sich während der thermischen Oxidation der zweiten Hauptfläche 12a ein Oberflächenschichtabschnitt der Siliziumkarbid-Epitaxieschicht 12, die die zweite Hauptfläche 12a umfasst, in dem Oxidfilm 5 bildet. Dementsprechend ist die durch das Entfernen des Oxidfilms 5 freigelegte dritte Hauptfläche 12c der Siliziumkarbid-Epitaxieschicht 12, in Bezug auf die zweite Hauptfläche 12a, auf der Seite der ersten Hauptfläche 12b angeordnet. Wie zuvor beschrieben, wird der Oxidfilm 5 von der Siliziumkarbid-Epitaxieschicht 12 entfernt, um die dritte Hauptfläche 12c der Siliziumkarbid-Epitaxieschicht 12 freizulegen.
  • Anschließend wird ein Schritt (S35: 4) zum Bilden eines Kohlenstofffilms auf der dritten Hauptfläche durchgeführt. Beispielsweise wird ein Resist auf der dritten Hauptfläche 12c der Siliziumkarbid-Epitaxieschicht 12 gebildet. Anschließend wird das Resist in einer inerten Atmosphäre, wie beispielsweise Argon, karbonisiert, um dabei den Kohlenstofffilm 7 in Kontakt mit der dritten Hauptfläche 12c zu bilden (siehe 8). Anstelle des Resists kann DLC (diamantähnlicher Kohlenstoff), der als Kohlenstofffilm 7 dient, auf der dritten Hauptfläche 12c gebildet werden. Der Kohlenstofffilm 7 kann derart vorgesehen werden, dass er die Vertiefungen 4 füllt, die jeweils eine Öffnung auf der dritten Hauptfläche 12c aufweisen. Wie zuvor beschrieben wird der Schritt (S35: 4) zum Bilden des Kohlenstofffilms auf der dritten Hauptfläche nach dem Schritt (S30: 3) zum Entfernen des Oxidfilms und vor einem Schritt (S40: 3) zum Glühen des Siliziumkarbid-Epitaxiesubstrats durchgeführt. Es sollte beachtet werden, dass der Schritt (S35: 4) zum Bilden des Kohlenstofffilms auf der dritten Hauptfläche ausgelassen werden kann.
  • Anschließend wird der Schritt (S40: 3) zum Glühen des Siliziumkarbid-Epitaxiesubstrats durchgeführt. Beispielsweise wird das Siliziumkarbid-Epitaxiesubstrat 20 bei einer Temperatur von nicht weniger als 1600°C für nicht weniger als 1 Stunde geglüht. Dementsprechend diffundiert der Kohlenstoff in der Nähe der dritten Hauptfläche 12c in eine tiefe Schicht (d. h. die Seite der ersten Hauptfläche 12b) des Siliziumkarbid-Epitaxiesubstrats 20. Der diffundierte Kohlenstoff rekombiniert mit den Z1/2-Herden 1 in der tiefen Schicht der Siliziumkarbid-Epitaxieschicht 12, um dabei die Z1/2-Herde 1 in der tiefen Schicht zu beseitigen. Nach dem Schritt (S40: 3) zum Glühen des Siliziumkarbid-Epitaxiesubstrats beträgt die Dichte der Z1/2-Herde in der Siliziumkarbid-Epitaxieschicht 12 beispielsweise nicht mehr als 1 × 1012 cm–3, vorzugsweise nicht mehr als 5 × 1011 cm–3. Vorzugsweise wird das Siliziumkarbid-Epitaxiesubstrat 29 in einer inerten Gasatmosphäre, wie beispielsweise Argon, bei nicht weniger als 1400°C und nicht mehr als 2000°C geglüht. Noch bevorzugter wird das Siliziumkarbid-Epitaxiesubstrat 20 bei nicht weniger als 1500°C und nicht mehr als 1800°C geglüht. Vorzugsweise wird das Siliziumkarbid-Epitaxiesubstrat 20 in dem Zustand geglüht, bei dem sich der Kohlenstofffilm 7 auf der dritten Hauptfläche 12c der Siliziumkarbid-Epitaxieschicht 12 befindet.
  • Anschließend wird ein Schritt (S50: 3) zum Freilegen einer vierten Hauptfläche durchgeführt. Der Schritt (S50: 3) zum Freilegen der vierten Hauptfläche wird nach dem Schritt (S40: 3) zum Glühen des Siliziumkarbid-Epitaxiesubstrats durchgeführt. Beispielsweise wird auf der dritten Hauptfläche 12c der Siliziumkarbid-Epitaxieschicht 12 ein chemisch-mechanischer Polierschritt (CMP) durchgeführt, um dabei eine Oberflächenschicht 12e, die die dritte Hauptfläche 12c umfasst, zu entfernen (siehe 10). Die Oberflächenschicht 12e weist eine Dicke T3 von beispielsweise nicht weniger als 5 nm und nicht mehr als 300 nm in der Richtung senkrecht zu der ersten Hauptfläche 12b auf. Als Schlämme für das chemisch-mechanische Polieren wird beispielsweise Kolloid-Kieselerde verwende. Auf diese Weise wird die vierte Hauptfläche 12d der Siliziumkarbid-Epitaxieschicht 12 freigelegt. In dem Schritt (S30: 3) zum Bilden des Oxidfilms wird die Siliziumkarbid-Epitaxieschicht 12 mit Vertiefungen 4 gebildet, die aus durchstoßenden Versetzungen 2 oder basalen Versetzungen 3 entstehen und die eine Tiefe von mehr als 5 nm aufweisen. In dem Schritt (S50: 3) zum Freilegen der vierten Hauptfläche werden die Vertiefungen 4, die aus den durchstoßenden Versetzungen 2 oder den basalen Versetzungen 3 entstehen und eine Tiefe von mehr als 5 nm aufweisen, einem chemisch-mechanischen Polierschritt unterworfen, bis die Höchsttiefe einer jeden Vertiefung 4 nicht mehr als 5 nm aufweist. Das heißt in dem Schritt (S50: 3) zum Freilegen der vierten Hauptfläche beträgt die Höchsttiefe D1 der Vertiefung 4 nicht mehr als 5 nm. Es sollte beachtet werden, dass die Vertiefungen 4 mit einer Tiefe von mehr als 5 nm durch das chemisch-mechanische Polieren vollständig entfernt werden können, oder durch das chemisch-mechanische Polieren teilweise entfernt werden können, um eine Höchsttiefe von nicht mehr als 5 nm aufzuweisen.
  • In dem Schritt (S50: 3) zum Freilegen der vierten Hauptfläche kann die Oberflächenschicht 12e, die die dritte Hauptfläche 12c umfasst, anstelle des chemisch-mechanischen Polierens, durch Durchführen eines mechanischen Polierschritts (MP) oder durch RIE (reaktives Ionenätzen) entfernt werden.
  • Es sollte beachtet werden, dass beim Durchführen des Schritts (S35: 4) zum Bilden des Kohlenstofffilms auf der dritten Hauptfläche die vierte Hauptfläche 12d in der folgenden Weise freigelegt werden kann: beispielsweise wird in dem Schritt (S50: 3) zum Freilegen der vierten Hauptfläche ein chemisch-mechanischer Polierschritt durchgeführt, um den Kohlenstofffilm 7 zur Freilegung der dritten Hauptfläche 12c zu entfernen, und anschließend wird die Oberflächenschicht 12e, die die dritte Hauptfläche 12c aufweist, durchgehend entfernt (siehe 9 und 10). Alternativ kann die vierte Hauptfläche 12d in der folgenden Weise freigelegt werden: Es wird entweder ein Trockenätzschritt oder ein Nassätzschritt verwendet, um den Kohlenstofffilm 7 von der dritten Hauptfläche 12c der Siliziumkarbid-Epitaxieschicht 12 zu entfernen, um die dritte Hauptfläche 12c freizulegen, und anschließend wird ein chemisch-mechanischer Polierschritt verwendet, um die Oberflächenschicht 12e mit der dritten Hauptfläche 12c zu entfernen.
  • In der zuvor beschriebenen Ausführungsform wurde angenommen, dass der n-Typ dem ersten Leitfähigkeitstyp und der p-Typ dem zweiten Leitfähigkeitstyp entspricht; jedoch kann der p-Typ dem ersten Leitfähigkeitstyp und der n-Typ dem zweiten Leitfähigkeitstyp entsprechen.
  • Nachfolgend wird die Funktion und Wirkung des Verfahrens zur Herstellung des Siliziumkarbid-Substrats 10 gemäß der dritten Ausführungsform beschrieben.
  • Gemäß dem Verfahren zur Herstellung des Siliziumkarbid-Substrats 10 gemäß der dritten Ausführungsform beträgt in dem Schritt zum Freilegen der vierten Hauptfläche 12d die Höchsttiefe D1 der Vertiefung 4 nicht mehr als 5 nm. Somit kann verhindert werden, dass sich die dielektrische Durchschlagsfestigkeit des Gate-Isolierfilms 57, der auf der vierten Hauptfläche 12d gebildet ist, verschlechtert. Darüber hinaus wird das Siliziumkarbid-Epitaxiesubstrat 20 nach der Bildung des Oxidfilms 5 in Kontakt mit der Siliziumkarbid-Epitaxieschicht 12 durch Oxidieren der zweiten Hauptfläche 12a geglüht. Dementsprechend kann die Dichte der Z1/2-Herde 1 in der Siliziumkarbid-Epitaxieschicht 12 verringert werden, wodurch eine verbesserte Ladungsträgerlebensdauer erzielt wird.
  • Darüber hinaus wird gemäß dem Verfahren zur Herstellung des Siliziumkarbid-Substrats 10 gemäß der dritten Ausführungsform in dem Schritt zum Freilegen der vierten Hauptfläche 12d der chemisch-mechanische Polierschritt auf der dritten Hauptfläche 12c durchgeführt. Dementsprechend kann die Höchsttiefe der Vertiefung schnell verringert werden.
  • Ferner beträgt gemäß dem Verfahren zur Herstellung des Siliziumkarbid-Substrats 10 gemäß der dritten Ausführungsform die Dicke T2 des Oxidfilms 5 nicht weniger als 100 μm in der Richtung senkrecht zu der ersten Hauptfläche 12b. Dadurch kann der Siliziumkarbid-Epitaxieschicht 12 eine große Kohlenstoffmenge zugeführt werden, wodurch die Dichte der Z1/2-Herde in der tiefen Schicht der dicken Siliziumkarbid-Epitaxieschicht 12 verringert wird.
  • Ferner beträgt gemäß dem Verfahren zur Herstellung des Siliziumkarbid-Substrats 10 gemäß der dritten Ausführungsform die Dichte der Z1/2-Herde in der Siliziumkarbid-Epitaxieschicht 12 nicht mehr als 1 × 1012 cm–3, nach dem Schritt zum Glühen des Siliziumkarbid-Epitaxiesubstrats 20. Somit kann die Ladungsträgerlebensdauer verbessert werden.
  • Ferner umfasst das Verfahren zur Herstellung des Siliziumkarbid-Substrats 10 gemäß der dritten Ausführungsform nach dem Schritt zum Entfernen des Oxidfilms 5 und vor dem Schritt zum Glühen des Siliziumkarbid-Epitaxiesubstrats 20 den Schritt zum Bilden des Kohlenstofffilms 7 auf der dritten Hauptfläche 12c. In dem Schritt zum Glühen des Siliziumkarbid-Epitaxiesubstrats 20 wird das Siliziumkarbid-Epitaxiesubstrat 20 geglüht, wobei der Kohlenstofffilm 7 auf der dritten Hauptfläche 12c vorgesehen ist. Somit wird das Siliziumkarbid-Epitaxiesubstrat 20 in einem derartigen Zustand geglüht, bei dem die dritte Hauptfläche 12c von dem Kohlenstofffilm 7 bedeckt ist, um dadurch zu verhindern, dass Kohlenstoff von der dritten Hauptfläche 12c zur Außenseite der Siliziumkarbid-Epitaxieschicht 12 diffundiert.
  • Ferner wird in dem Verfahren zur Herstellung des Siliziumkarbid-Substrats 10 gemäß der dritten Ausführungsform in dem Schritt zum Glühen des Siliziumkarbid-Epitaxiesubstrats 20 das Siliziumkarbid-Epitaxiesubstrat 20 bei nicht weniger als 1400°C und nicht mehr als 2000°C geglüht. Wird das Siliziumkarbid-Epitaxiesubstrat 20 bei nicht weniger als 1400°C geglüht, kann Kohlenstoff in eine tiefe Schicht des Siliziumkarbid-Epitaxiesubstrats 20 diffundieren. Wird das Siliziumkarbid-Epitaxiesubstrat 20 bei nicht weniger als 2000°C geglüht, kann verhindert werden, dass das Siliziumkarbid sublimiert.
  • [Beispiel]
  • 1. Herstellung der Proben
  • Zunächst wurden MOSFETs gemäß Proben 1 bis 3 mit dem nachfolgenden Verfahren hergestellt. Die Proben 1 und 2 sind MOSFETs gemäß den Vergleichsbeispielen und Probe 3 ist ein MOSFET gemäß dem vorliegenden Beispiel. Durch thermisches Oxidieren der zweiten Hauptfläche 12a des Siliziumkarbid-Epitaxiesubstrats 20 wurde der Oxidfilm 5 gebildet. Anschließend wurde die dritte Hauptfläche 12c des Siliziumkarbid-Epitaxiesubstrats 20 durch Entfernen des Oxidfilms 5 freigelegt. Dann wurde das Siliziumkarbid-Epitaxiesubstrat 20 geglüht. Anschließend wurde die Oberflächenschicht 12e mit der dritten Hauptfläche 12c durch chemisch-mechanisches Polieren entfernt, um dabei die vierte Hauptfläche 12d des Siliziumkarbid-Epitaxiesubstrats 20 freizulegen. Anschließend wurde der Gate-Isolierfilm 57 auf der vierten Hauptfläche 12d gebildet. Die vierte Hauptfläche 12d des MOSFETs gemäß den Proben 1 bis 3 wurde mit Vertiefungen 4 ausgebildet, die von durchstoßenden Versetzungen oder basalen Versetzungen stammen. Die Vertiefungen 4 der MOSFETs gemäß der Proben 1 bis 3 wiesen jeweils eine Höchsttiefe von etwa 30 nm, etwa 10 nm und etwa 5 nm auf. Die Durchbruchspannung einer jeden Probe 1 bis 3 wurde auf 1,7 kV festgelegt.
  • 2. Durchbruchspannungstest
  • Ein Durchbruchsspannungstest wurde mit Bezug auf jeden der MOSFETs gemäß den Proben 1 bis 3 durchgeführt. Bei dem Durchbruchspannungstest wurde eine Spannung an die Drain-Elektrode angelegt, wobei jeder der MOSFETs ausgeschaltet war. Insbesondere wurde die Spannung zwischen der Gate-Elektrode und der Source-Elektrode auf 0 V festgelegt und die Spannung zwischen der Drain-Elektrode und der Source-Elektrode wurde auf 1700 V festgelegt. Eine Durchbruchspannungstesttemperatur wurde auf 150°C eingestellt. Unter diesen Durchbruchspannungstestbedingungen wurde die Zeit gemessen, bis jeder der MOSFETs durchbrach. Es sollte beachtet werden, dass bei diesem Durchbruchspannungstest ein Durchbruch eines MOSFETs auf einen Durchbruch eines Gate-Isolierfilms in der Nähe einer Vertiefung zurückzuführen ist. 3. Testergebnis [Tabelle 1]
    Proben Nr. Tiefe der Vertiefung Zeitpunkt des Anfangs eines Durchbruchs nach Testbeginn
    Probe 1 30 nm ungefähr 500 Stunden
    Probe 2 10 nm ungefähr 1000 Stunden
    Probe 3 5 nm Kein Durchbruch nach nicht weniger als 1500 Stunden
  • Tabelle 1 zeigt eine Beziehung zwischen der Höchsttiefe der Vertiefung und dem Zeitpunkt des Anfangs eines Durchbruchs nach Testbeginn. Im MOSFET mit einer Vertiefung, die eine Höchsttiefe von etwa 30 nm aufwies, kam es in etwa 500 Stunden nach Testbeginn zu einem Durchbruch. Im MOSFET mit einer Vertiefung, der eine Höchsttiefe von etwa 10 nm aufwies, kam es in etwa 1000 Stunden nach Testbeginn zu einem Durchbruch. Im MOSFET mit einer Vertiefung, der eine Höchsttiefe von etwa 5 nm aufwies, kam es selbst nach etwa 1500 Stunden nach Testbeginn zu keinem Durchbruch. Durch die obigen Ergebnisse konnte bestätigt werden, dass sich mit Abnahme der Höchsttiefe der Vertiefung die Zeitdauer verlängert, bis ein Durchbruch nach Testbeginn stattfindet. Darüber hinaus ist es im MOSFET mit einer Vertiefung, die eine Höchsttiefe von etwa 5 nm aufweist, selbst etwa 1500 Stunden nach Testbeginn zu keinem Durchbruch gekommen. Somit wird angenommen, dass im MOSFET mit einer Vertiefung mit einer Höchsttiefe von weniger als 5 nm selbst etwa 1500 Stunden nach Testbeginn kein Durchbruch auftritt. Mit anderen Worten wird angenommen, dass durch Einstellen der Höchsttiefe der Vertiefung auf nicht mehr als 5 nm verhindert werden kann, dass sich die dielektrische Durchbruchfestigkeit der Siliziumkarbid-Halbleitervorrichtung verschlechtert.
  • Obwohl die vorliegende Erfindung detailliert beschrieben und dargestellt wurde, versteht es sich, dass diese lediglich der Veranschaulichung und als Beispiel dient und in keinerlei Hinsicht als einschränkend zu erachten ist, wobei der Umfang der vorliegenden Erfindung durch die Begriffe der beigefügten Ansprüche definiert ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • T. Hiyoshi et. al., ”Elimination of the Major Deep Levels in n- and p-Type 4H-SiC by Two-Step Thermal Treatment”, Appl. Phys. Express 2, 2009, 091101 [0004]

Claims (10)

  1. Siliziumkarbid-Substrat (10), umfassend eine Siliziumkarbid-Epitaxieschicht (12), die eine erste Hauptfläche (12b) und eine zweite Hauptfläche (12d), die gegenüber der ersten Hauptfläche (12b) liegt, umfasst, wobei die Siliziumkarbid-Epitaxieschicht (12) in einer Richtung senkrecht zu der zweiten Hauptfläche (12d) eine Dicke von nicht weniger als 50 μm aufweist, Z1/2-Herde (1) in der Siliziumkarbid-Epitaxieschicht (12) mit einer Dichte von nicht mehr als 1 × 1012 cm–3, eine Vertiefung (4) mit einer Höchsttiefe von nicht mehr als 5 nm, wobei die Vertiefung (4) von einer durchstoßenden Versetzung (2) oder einer basalen Versetzung (3) stammt und eine Öffnung an der zweiten Hauptfläche (12d) aufweist.
  2. Siliziumkarbid-Substrat (10) nach Anspruch 1, wobei die Siliziumkarbid-Epitaxieschicht (12) eine Verunreinigung zur Bildung einer p-Leitfähigkeit oder einer n-Leitfähigkeit umfasst, und die Verunreinigung eine Konzentration von nicht mehr als 1 × 1015 cm–3 aufweist.
  3. Siliziumkarbid-Substrat (10) nach Anspruch 1 oder 2, wobei eine Ladungsträgerlebensdauer nicht weniger als 1 Mikrosekunde beträgt.
  4. Siliziumkarbid-Halbleitervorrichtung (100), umfassend: das Siliziumkarbid-Substrat (10) nach einem der Ansprüche 1 bis 3, einen Gate-Isolierfilm (57), der auf der zweiten Hauptfläche gebildet ist; und eine Gate-Elektrode (51), die auf dem Gate-Isolierfilm gebildet ist, wobei die Siliziumkarbid-Halbleitervorrichtung (100) eine Durchbruchspannung von nicht weniger als 6,5 kV aufweist.
  5. Verfahren zur Herstellung eines Siliziumkarbid-Substrats (10) mit den Schritten: Herstellen eines Siliziumkarbid-Epitaxiesubstrat (20) mit einem Siliziumkarbid-Einkristall-Substrat (11), auf dem eine Siliziumkarbid-Epitaxieschicht (12) vorgesehen ist, wobei die Siliziumkarbid-Epitaxieschicht (12) eine erste Hauptfläche (12b) und eine zweite Hauptfläche (12a) aufweist, wobei die erste Hauptfläche (12b) in Kontakt mit dem Siliziumkarbid-Einkristall-Substrat (11) ist, wobei die zweite Hauptfläche (12a) gegenüber der ersten Hauptfläche (12b) angeordnet ist; Bilden eines Oxidfilms (5) in Kontakt mit der Siliziumkarbid-Epitaxieschicht (12) durch Oxidieren der zweiten Hauptfläche (12a); Freilegen einer dritten Hauptfläche (12c) der Siliziumkarbid-Epitaxieschicht (12) durch Entfernen der Oxidschicht (5) von der Siliziumkarbid-Epitaxieschicht (12); Glühen des Siliziumkarbid-Epitaxiesubstrats (20) nach dem Schritt des Freilegens der dritten Hauptfläche (12c); und Freilegen einer vierten Hauptfläche (12d) der Siliziumkarbid-Epitaxieschicht (12) durch Entfernen einer Oberflächenschicht (12e), die die dritte Hauptfläche (12c) umfasst, nach dem Schritt des Glühens des Siliziumkarbid-Epitaxiesubstrats (20), wobei in dem Schritt des Bildens der Oxidschicht (5), eine Vertiefung (4) in der Siliziumkarbid-Epitaxieschicht (12) gebildet wird, wobei die Vertiefung (4) von einer durchstoßenden Versetzung (2) oder einer basalen Versetzung (3) stammt und eine Tiefe von mehr als 5 nm aufweist, wobei in dem Schritt des Freilegens der vierten Hauptfläche (12d) die Vertiefung (4) eine Höchsttiefe von nicht mehr als 5 nm aufweist.
  6. Verfahren zur Herstellung des Siliziumkarbid-Substrats (10) nach Anspruch 5, wobei in dem Schritt des Freilegens der vierten Hauptfläche (12d) ein chemisch-mechanischer Polierschritt auf der dritten Hauptfläche (12c) durchgeführt wird.
  7. Verfahren zur Herstellung des Siliziumkarbid-Substrats (10) nach Anspruch 5 oder Anspruch 6, wobei die Oxidschicht (5) in einer Richtung senkrecht zu der ersten Hauptfläche (12b) eine Dicke von nicht weniger als 100 μm aufweist.
  8. Verfahren zur Herstellung des Siliziumkarbid-Substrats (10) nach einem der Ansprüche 5 bis 7, wobei nach dem Schritt des Glühens des Siliziumkarbid-Epitaxiesubstrats (20), Z1/2-Herde (1) in der Siliziumkarbid-Epitaxieschicht (12) mit einer Dichte von nicht mehr als 1 × 1012 cm–3 vorhanden sind.
  9. Verfahren zur Herstellung des Siliziumkarbid-Substrats (10) nach einem der Ansprüche 5 bis 8, das ferner, nach dem Schritt des Entfernens der Oxidschicht (5) und vor dem Schritt des Glühens des Siliziumkarbid-Epitaxiesubstrats (20), einen Schritt zur Bildung eines Kohlenstofffilms (7) auf der dritten Hauptfläche (12c) umfasst, wobei in dem Schritt des Glühens des Siliziumkarbid-Epitaxiesubstrats (20) das Siliziumkarbid-Epitaxiesubstrat (20) mit dem auf der dritten Hauptfläche (12c) vorgesehenen Kohlenstofffilm (7) geglüht wird.
  10. Verfahren zur Herstellung des Siliziumkarbid-Substrats (10) nach einem der Ansprüche 5 bis 9, wobei in dem Schritt des Glühens des Siliziumkarbid-Epitaxiesubstrats (20) das Siliziumkarbid-Epitaxiesubstrat (20) bei nicht weniger als 1400°C und nicht mehr als 2000°C geglüht wird.
DE102015223405.3A 2015-01-06 2015-11-26 Siliziumkarbid-Substrat, Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung eines Siliziumkarbid-Substrats Withdrawn DE102015223405A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015000798A JP2016127177A (ja) 2015-01-06 2015-01-06 炭化珪素基板、炭化珪素半導体装置および炭化珪素基板の製造方法
JP2015-000798 2015-01-06

Publications (1)

Publication Number Publication Date
DE102015223405A1 true DE102015223405A1 (de) 2016-07-07

Family

ID=56133483

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015223405.3A Withdrawn DE102015223405A1 (de) 2015-01-06 2015-11-26 Siliziumkarbid-Substrat, Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung eines Siliziumkarbid-Substrats

Country Status (4)

Country Link
US (1) US20160197155A1 (de)
JP (1) JP2016127177A (de)
CN (1) CN105762175A (de)
DE (1) DE102015223405A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022124385A1 (de) 2022-09-22 2024-03-28 Infineon Technologies Ag Feldeffekttransistor mit randabschlussbereich

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112015003559B4 (de) 2014-08-01 2024-08-22 Sumitomo Electric Industries, Ltd. Epitaxialer Wafer
DE112015003959T5 (de) * 2014-08-29 2017-05-18 Sumitomo Electric Industries Ltd. Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung derselben
CN105814694B (zh) 2014-10-03 2019-03-08 富士电机株式会社 半导体装置以及半导体装置的制造方法
CN106536793B (zh) * 2015-02-02 2019-04-05 富士电机株式会社 碳化硅半导体装置的制造方法以及碳化硅半导体装置
CN107636808B (zh) 2015-12-18 2021-03-23 富士电机株式会社 碳化硅半导体基板、碳化硅半导体基板的制造方法、半导体装置及半导体装置的制造方法
JP2018060928A (ja) * 2016-10-06 2018-04-12 株式会社日立製作所 パワーモジュールおよび電力変換装置
JP6911453B2 (ja) * 2017-03-28 2021-07-28 富士電機株式会社 半導体装置およびその製造方法
JP6896672B2 (ja) * 2018-03-21 2021-06-30 株式会社東芝 半導体装置及びその製造方法
JP6961088B2 (ja) * 2018-07-12 2021-11-05 三菱電機株式会社 半導体装置及び半導体装置の製造方法
DE112019006020T5 (de) * 2018-12-04 2021-09-02 Sumitomo Electric Industries, Ltd. Siliziumkarbid-Epitaxiesubstrat und Siliziumkarbid-Halbleiterbauelement
JP7451881B2 (ja) * 2019-05-22 2024-03-19 住友電気工業株式会社 炭化珪素エピタキシャル基板、炭化珪素半導体チップおよび炭化珪素半導体モジュール
EP4033521A1 (de) * 2021-01-26 2022-07-27 Infineon Technologies AG Verfahren zum waferbonden und halbleiterbauelementverbund

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3760688B2 (ja) * 1999-08-26 2006-03-29 富士電機ホールディングス株式会社 炭化けい素半導体素子の製造方法
JP5155536B2 (ja) * 2006-07-28 2013-03-06 一般財団法人電力中央研究所 ＳｉＣ結晶の質を向上させる方法およびＳｉＣ半導体素子の製造方法
EP2631951B1 (de) * 2006-08-17 2017-10-11 Cree, Inc. Bipolare Hochleistungstransistoren mit isoliertem Gatter
JP2008071896A (ja) * 2006-09-13 2008-03-27 Nippon Steel Corp 金属−絶縁膜−炭化珪素半導体構造
WO2009013914A1 (ja) * 2007-07-26 2009-01-29 Ecotron Co., Ltd. ＳｉＣエピタキシャル基板およびその製造方法
US8652255B2 (en) * 2007-10-12 2014-02-18 The United States Of America, As Represented By The Secretary Of The Navy Method of producing epitaxial layers with low basal plane dislocation concentrations
JP2012004275A (ja) * 2010-06-16 2012-01-05 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP2013062397A (ja) * 2011-09-14 2013-04-04 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP2013254826A (ja) * 2012-06-06 2013-12-19 Mitsubishi Electric Corp 半導体装置およびその製造方法
DE102013010187A1 (de) * 2012-06-27 2014-01-02 Fairchild Semiconductor Corp. Schottky-Barriere-Vorrichtung mit lokal planarisierter Oberfläche und zugehöriges Halbleitererzeugnis
JP2014022708A (ja) * 2012-07-17 2014-02-03 Yoshitaka Sugawara 半導体装置とその動作方法
US20140054609A1 (en) * 2012-08-26 2014-02-27 Cree, Inc. Large high-quality epitaxial wafers
JP6123408B2 (ja) * 2013-03-26 2017-05-10 三菱電機株式会社 単結晶４Ｈ−ＳｉＣ基板及びその製造方法
JP2014203833A (ja) * 2013-04-01 2014-10-27 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6376729B2 (ja) * 2013-05-21 2018-08-22 ローム株式会社 半導体装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
T. Hiyoshi et. al., "Elimination of the Major Deep Levels in n- and p-Type 4H-SiC by Two-Step Thermal Treatment", Appl. Phys. Express 2, 2009, 091101

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022124385A1 (de) 2022-09-22 2024-03-28 Infineon Technologies Ag Feldeffekttransistor mit randabschlussbereich

Also Published As

Publication number Publication date
US20160197155A1 (en) 2016-07-07
JP2016127177A (ja) 2016-07-11
CN105762175A (zh) 2016-07-13

Similar Documents

Publication Publication Date Title
DE102015223405A1 (de) Siliziumkarbid-Substrat, Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung eines Siliziumkarbid-Substrats
DE102009014583B4 (de) Siliziumcarbid-MOS-Halbleitervorrichtung
DE102015112649B4 (de) Verfahren zum bilden eines halbleiterbauelements und halbleiterbauelement
DE112012006967B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102012102341B4 (de) Halbleiterbauelement und Substrat mit chalkogen-dotiertem Gebiet
DE102005052731B4 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE112014002647B4 (de) Siliziumkarbid-Substrat und Verfahren zur Herstellung desselben, Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung und Verwendung des Siliziumkarbid-Substrats für die Siliziumkarbid-Halbleitervorrichtung
DE102015216064A1 (de) Verfahren zur Herstellung eines Siliziumkarbid-Epitaxiesubstrats, Siliziumkarbid-Epitaxiesubstrat und Siliziumkarbid-Halbleitervorrichtung
DE102013010245A1 (de) Halbleitervorrichtung
DE112015004798B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE102018107966B4 (de) Verfahren zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements
DE112013006438T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE102015216091A1 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung und Siliziumkarbid-Halbleitervorrichtung
DE10393777T5 (de) Halbleitervorrichtung und elektrischer Leistungswandler, Ansteuerungsinverter, Mehrzweckinverter und Höchstleistungs-Hochfrequenz-Kommunikationsgerät unter Verwendung der Halbleitervorrichtung
DE102018110190A1 (de) Siliziumcarbidepitaxiewafer, Siliziumcarbidbipolartransistor mit isoliertem Gate und Verfahren zur Herstellung desselben
DE112013006470T5 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung selbiger
DE112014004717T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE112015002939T5 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112019000292T5 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE112013006611T5 (de) Halbleitervorrichtung
DE112017000947T5 (de) Verbindungshalbleitervorrichtung und herstellungsverfahren für dieverbindungshalbleitervorrichtung
DE112017002379T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112014007144B4 (de) Siliziumkarbid-halbleitervorrichtung
DE112016000831T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE112013000866B4 (de) Siliziumkarbid (SiC)-Halbleitervorrichtungen

Legal Events

Date Code Title Description
R005 Application deemed withdrawn due to failure to request examination