FR3030877B1 - Fabrication de couches de nitrure de groupe iiia sur structures de semi-conducteur sur isolant - Google Patents
Fabrication de couches de nitrure de groupe iiia sur structures de semi-conducteur sur isolant Download PDFInfo
- Publication number
- FR3030877B1 FR3030877B1 FR1563137A FR1563137A FR3030877B1 FR 3030877 B1 FR3030877 B1 FR 3030877B1 FR 1563137 A FR1563137 A FR 1563137A FR 1563137 A FR1563137 A FR 1563137A FR 3030877 B1 FR3030877 B1 FR 3030877B1
- Authority
- FR
- France
- Prior art keywords
- layer
- mesa
- monocrystalline semiconductor
- micrometers
- monocrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 171
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 127
- 238000004519 manufacturing process Methods 0.000 title description 17
- 238000009413 insulation Methods 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 111
- 238000000034 method Methods 0.000 claims abstract description 107
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 49
- 239000010703 silicon Substances 0.000 claims abstract description 48
- 239000012212 insulator Substances 0.000 claims abstract description 45
- 229910002601 GaN Inorganic materials 0.000 claims description 108
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 101
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 46
- 239000000463 material Substances 0.000 claims description 38
- 238000007667 floating Methods 0.000 claims description 36
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 25
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 24
- 230000008569 process Effects 0.000 claims description 24
- 239000013078 crystal Substances 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052594 sapphire Inorganic materials 0.000 claims description 16
- 239000010980 sapphire Substances 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 150000002902 organometallic compounds Chemical class 0.000 claims description 11
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 9
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 235000012239 silicon dioxide Nutrition 0.000 claims description 8
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 claims description 6
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 claims description 6
- -1 HIA group nitride Chemical class 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 238000000927 vapour-phase epitaxy Methods 0.000 claims description 5
- 238000005304 joining Methods 0.000 claims description 4
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 3
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 3
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 3
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 3
- 239000007787 solid Substances 0.000 claims 2
- 230000008021 deposition Effects 0.000 abstract description 22
- 235000012431 wafers Nutrition 0.000 description 138
- 239000002019 doping agent Substances 0.000 description 25
- 238000000151 deposition Methods 0.000 description 23
- 125000004429 atom Chemical group 0.000 description 15
- 239000000872 buffer Substances 0.000 description 14
- 239000002243 precursor Substances 0.000 description 14
- 238000003776 cleavage reaction Methods 0.000 description 12
- 230000007017 scission Effects 0.000 description 12
- 239000007789 gas Substances 0.000 description 11
- 238000012546 transfer Methods 0.000 description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 9
- 239000002131 composite material Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 9
- 229910052760 oxygen Inorganic materials 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 239000000243 solution Substances 0.000 description 8
- 229910003460 diamond Inorganic materials 0.000 description 7
- 239000010432 diamond Substances 0.000 description 7
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 6
- 238000013459 approach Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 230000008719 thickening Effects 0.000 description 6
- 229910002704 AlGaN Inorganic materials 0.000 description 5
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 238000001994 activation Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000000678 plasma activation Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005484 gravity Effects 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000002086 nanomaterial Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000011669 selenium Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- DIIIISSCIXVANO-UHFFFAOYSA-N 1,2-Dimethylhydrazine Chemical compound CNNC DIIIISSCIXVANO-UHFFFAOYSA-N 0.000 description 1
- KRQUFUKTQHISJB-YYADALCUSA-N 2-[(E)-N-[2-(4-chlorophenoxy)propoxy]-C-propylcarbonimidoyl]-3-hydroxy-5-(thian-3-yl)cyclohex-2-en-1-one Chemical compound CCC\C(=N/OCC(C)OC1=CC=C(Cl)C=C1)C1=C(O)CC(CC1=O)C1CCCSC1 KRQUFUKTQHISJB-YYADALCUSA-N 0.000 description 1
- XDLMVUHYZWKMMD-UHFFFAOYSA-N 3-trimethoxysilylpropyl 2-methylprop-2-enoate Chemical compound CO[Si](OC)(OC)CCCOC(=O)C(C)=C XDLMVUHYZWKMMD-UHFFFAOYSA-N 0.000 description 1
- 208000029108 46,XY sex reversal 8 Diseases 0.000 description 1
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 description 1
- 229910052582 BN Inorganic materials 0.000 description 1
- 241000605059 Bacteroidetes Species 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000002231 Czochralski process Methods 0.000 description 1
- RWSOTUBLDIXVET-UHFFFAOYSA-N Dihydrogen sulfide Chemical compound S RWSOTUBLDIXVET-UHFFFAOYSA-N 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 241001125862 Tinca tinca Species 0.000 description 1
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 1
- BGECDVWSWDRFSP-UHFFFAOYSA-N borazine Chemical compound B1NBNBN1 BGECDVWSWDRFSP-UHFFFAOYSA-N 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- XOYLJNJLGBYDTH-UHFFFAOYSA-M chlorogallium Chemical compound [Ga]Cl XOYLJNJLGBYDTH-UHFFFAOYSA-M 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 125000000058 cyclopentadienyl group Chemical group C1(=CC=CC1)* 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- HQWPLXHWEZZGKY-UHFFFAOYSA-N diethylzinc Chemical compound CC[Zn]CC HQWPLXHWEZZGKY-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- AXAZMDOAUQTMOW-UHFFFAOYSA-N dimethylzinc Chemical compound C[Zn]C AXAZMDOAUQTMOW-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005489 elastic deformation Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- ZSWFCLXCOIISFI-UHFFFAOYSA-N endo-cyclopentadiene Natural products C1C=CC=C1 ZSWFCLXCOIISFI-UHFFFAOYSA-N 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- JMMJWXHSCXIWRF-UHFFFAOYSA-N ethyl(dimethyl)indigane Chemical compound CC[In](C)C JMMJWXHSCXIWRF-UHFFFAOYSA-N 0.000 description 1
- QUZPNFFHZPRKJD-UHFFFAOYSA-N germane Chemical compound [GeH4] QUZPNFFHZPRKJD-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052986 germanium hydride Inorganic materials 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000001307 helium Chemical group 0.000 description 1
- 229910052734 helium Chemical group 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 229910000037 hydrogen sulfide Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012705 liquid precursor Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- QWDJLDTYWNBUKE-UHFFFAOYSA-L magnesium bicarbonate Chemical compound [Mg+2].OC([O-])=O.OC([O-])=O QWDJLDTYWNBUKE-UHFFFAOYSA-L 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- WJFZPDZHLPHPJO-UHFFFAOYSA-N methyl-di(propan-2-yl)indigane Chemical compound CC(C)[In](C)C(C)C WJFZPDZHLPHPJO-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- HKOOXMFOFWEVGF-UHFFFAOYSA-N phenylhydrazine Chemical compound NNC1=CC=CC=C1 HKOOXMFOFWEVGF-UHFFFAOYSA-N 0.000 description 1
- 229940067157 phenylhydrazine Drugs 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007670 refining Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- SPVXKVOXSXTJOY-UHFFFAOYSA-N selane Chemical compound [SeH2] SPVXKVOXSXTJOY-UHFFFAOYSA-N 0.000 description 1
- 229910000058 selane Inorganic materials 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 238000011272 standard treatment Methods 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- YBRBMKDOPFTVDT-UHFFFAOYSA-N tert-butylamine Chemical compound CC(C)(C)N YBRBMKDOPFTVDT-UHFFFAOYSA-N 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
- VOITXYVAKOUIBA-UHFFFAOYSA-N triethylaluminium Chemical compound CC[Al](CC)CC VOITXYVAKOUIBA-UHFFFAOYSA-N 0.000 description 1
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 1
- OTRPZROOJRIMKW-UHFFFAOYSA-N triethylindigane Chemical compound CC[In](CC)CC OTRPZROOJRIMKW-UHFFFAOYSA-N 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000007704 wet chemistry method Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
- H01L21/0243—Surface structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Crystallography & Structural Chemistry (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Junction Field-Effect Transistors (AREA)
- Element Separation (AREA)
Abstract
L'invention concerne un procédé de formation de couches de nitrure de groupe IIIA, telles que du GaN, sur des substrats. Les couches de nitrure de groupe IIIA peuvent être déposées sur des substrats de semi-conducteur sur isolant (SOI, par exemple, silicium sur isolant) à motifs mésa. Les couches de nitrure de groupe IIIA peuvent être déposées par dépôt hétéroépitaxial sur des substrats de semi-conducteur sur isolant (SOI, par exemple, silicium sur isolant) à motifs mésa.
Description
FABRICATION DE COUCHES DE NITRURE DE GROUPE IIIA SUR STRUCTURES DE SEMI-CONDUCTEUR SUR ISOLANT
RENVOI À DEMANDE CONNEXE
[0001] La présente demande revendique la priorité de la demande de brevet provisoire U.S. n° 62/095 282 déposée le 22 décembre 2014.
DOMAINE DE L’INVENTION
[0002] La présente invention concerne de manière générale le domaine de la fabrication des tranches de semi-conducteur. De manière plus spécifique, la présente invention concerne un procédé de formation d’une couche de nitrure de groupe IIIA sur la couche de dispositif d’une structure de semi-conducteur sur isolant (par exemple, silicium sur isolant).
ARRIÈRE-PLAN DE L’INVENTION
[0003] Les tranches semi-conductrices sont généralement préparées à partir d’un lingot monocristallin (par exemple, lingot de silicium) qui est taillé et meulé pour présenter un ou plusieurs méplats ou encoches à des fins d’orientation de la tranche dans les procédures ultérieures. Le lingot est ensuite découpé en tranches individuelles. Alors que nous ferons référence ici à des tranches semi-conductrices construites à partir de silicium, d’autres matériaux peuvent être utilisés, tels que du carbure de silicium, du saphir et du nitrure d’aluminium.
[0004] Les tranches semi-conductrices (par exemple, tranches de silicium) peuvent être utilisées dans la préparation de structures de couches composites. Une structure de couches composites (par exemple, une structure de semi-conducteur sur isolant, et de manière plus spécifique, une structure de silicium sur isolant (SOI)) comprend généralement une tranche ou couche de base, une couche de dispositif et un film isolant (à savoir, diélectrique) (d’ordinaire, une couche d’oxyde) entre la couche de base et la couche de dispositif. De manière générale, la couche de dispositif fait entre 0,01 et 20 micromètres d’épaisseur, par exemple, entre 0,05 et 20 micromètres d’épaisseur. En général, les structures de couches composites, telles que du silicium sur isolant (SOI), du silicium sur saphir (SOS) et du silicium sur quartz, sont produites en plaçant deux tranches en contact étroit, puis en procédant à un traitement thermique pour renforcer la liaison.
[0005] Après recuit thermique, la structure liée subit un traitement complémentaire pour éliminer une partie substantielle de la tranche donneuse pour obtenir le transfert de couche. Par exemple, des techniques d’affinage de tranche, par exemple, par gravure ou meulage, peuvent être utilisées, souvent désignées par SOI à gravure en retrait (à savoir, BESOI), où une tranche de silicium est liée à une tranche de base et puis éliminée lentement par gravure jusqu’à que seule une couche mince de silicium subsiste sur la tranche de base. Voir, par exemple, le brevet U.S. n° 5 189 500. Ce procédé prend du temps et est coûteux, gaspille l’un des substrats et ne présente généralement pas d’uniformité d’épaisseur appropriée, pour des couches plus minces que quelques microns.
[0006] Un autre procédé commun d’obtention de transfert de couche utilise un implant d’hydrogène suivi par une séparation de couche induite thermiquement. Des particules (par exemple, des atomes d’hydrogène ou une combinaison d’atomes d’hydrogène et d’hélium) sont implantées à une profondeur spécifiée en dessous de la surface avant de la tranche donneuse. Les particules implantées forment un plan de clivage dans la tranche donneuse à la profondeur spécifiée à laquelle elles ont été implantées. La surface de la tranche donneuse est nettoyée pour éliminer les composés organiques déposés sur la tranche pendant le processus d’implantation.
[0007] La surface avant de la tranche donneuse est ensuite liée à une tranche de base pour former une tranche liée par le biais d’un processus de liaison hydrophile. Avant la liaison, la tranche donneuse et/ou la tranche de base sont activées en exposant les surfaces des tranches au plasma contenant, par exemple, de l’oxygène ou de l’azote. L’exposition au plasma modifie la structure des surfaces dans un processus souvent appelé activation de surface, lequel processus d’activation rend hydrophiles les surfaces de l’une ou des deux de la 1 tranche donneuse et de la tranche de base. Les tranches sont ensuite pressées ensemble, et une liaison est formée entre elles. Cette liaison est relativement faible, et doit être renforcée avant de pouvoir effectuer un traitement complémentaire.
[0008] Dans certains procédés, la liaison hydrophile entre la tranche donneuse et la tranche de base (à savoir, une tranche liée) est renforcée par chauffage ou recuit de la paire de tranches liée. Dans certains procédés, la liaison de tranches peut se produire à de basses températures, telles qu’entre environ 300°C et 500°C. Dans certains procédés, la liaison de tranches peut se produire à de hautes températures, telles qu’entre environ 800°C et 1100°C.
Les températures élevées entraînent la formation de liaisons covalentes entre les surfaces attenantes de la tranche donneuse et de la tranche de base, solidifiant ainsi la liaison entre la tranche donneuse et la tranche de base. En parallèle avec le chauffage ou le recuit de la tranche liée, les particules implantées plus tôt dans la tranche donneuse affaiblissent le plan de clivage.
[0009] Une partie de la tranche donneuse est ensuite séparée (à savoir, clivée) le long du plan de clivage de la tranche liée pour former la tranche SOI. Le clivage peut être effectué uniquement en plaçant la tranche liée dans un bâti où une force mécanique est appliquée perpendiculairement aux côtés opposés de la tranche liée afin d’écarter une partie de la tranche donneuse de la tranche liée. Selon certains procédés, des ventouses sont utilisées pour appliquer la force mécanique. La séparation de la portion de la tranche donneuse est lancée en appliquant un coin mécanique au niveau du bord de la tranche liée au niveau du plan de clivage afin de lancer la propagation d’une fissure le long du plan de clivage. La force mécanique appliquée par les ventouses tire ensuite la partie de la tranche donneuse de la tranche liée, formant ainsi une tranche SOL
[0010] Selon d’autres procédés, la paire liée peut à la place être soumise à une température élevée sur une période de temps pour séparer la partie de la tranche donneuse de la tranche liée. L’exposition à la température élevée entraîne la création et la propagation d’une fissure le long du plan de clivage, séparant ainsi une partie de la tranche donneuse. Ce procédé permet une meilleure uniformité de la couche transférée et permet de recycler la tranche donneuse, mais requiert d’ordinaire le chauffage de la paire implantée et liée à des températures approchant 500°C.
[0011] La croissance du cristal de la masse des nitrures de groupe IIIA, en particulier du GaN, constitue un défi et n’a pas été opérée avec succès dans la production en volume. D’ordinaire, les nitrures de groupe IIIA, tels que le GaN, sont produits par dépôt hétéroépitaxial sur des substrats de tranche constitués de saphir, de carbure de silicium et de silicium. Le dépôt de nitrures de groupe IIIA sur des tranches semi-conductrices constitue un défi du fait du décalage du coefficient de dilatation thermique (CTE - Coefficient of Thermal Expansion) entre le GaN et au substrat, ce qui conduit à un fort bombement du substrat de la tranche et à des craquelures dans la couche de nitrure de groupe IIIA déposée.
[0012] D’ordinaire, il existe plusieurs approches techniques pour répondre à la tension résiduelle dans les couches de nitrure de groupe IIIA, par exemple, de GaN, déposées de manière hétéroépitaxiale sur des substrats semi-conducteurs. Dans une solution, les couches de nitrure de groupe IIIA sont déposées sur des substrats semi-conducteurs épais. Par exemple, des substrats de silicium ayant une épaisseur d’au moins environ 1,0 millimètre, tels que de 1,5 millimètre, ont été utilisés pour réduire le bombement de tranche causé par la couche de GaN déposée de manière hétéroépitaxiale. Cette approche ne change pas la tension, mais atténue la déformation de substrat induite par la tension en augmentant la rigidité du substrat. Bien que le bombement de tranche soit réduit, la tension résiduelle ne change pas et les craquelures dans la couche de GaN peuvent rester présentes. Les craquelures sont un défaut nuisible pour la croissance des couches de GaN épaisses (> 5 μτη) telles qu’utilisées dans les dispositifs d’alimentation haute tension (> 800V). La craquelure de couche et le bombement de tranche deviennent plus sévères lors de l’extension du diamètre du substrat jusqu’à 200 mm ou au-delà.
[0013] Dans une autre technique pour réduire la défectivité dans la couche de nitrure de groupe IIIA déposée (par exemple, GaN), une couche tampon ayant une épaisseur comprise entre environ 2 micromètres et environ 5 micromètres peut être déposée sur le substrat de tranche avant la formation de la couche de nitrure de groupe IIIA (par exemple, de GaN). La couche tampon peut comprendre du nitrure d’aluminium, du nitrure d’aluminium et de gallium, ou une multicouche comprenant du nitrure d’aluminium et du nitrure d’aluminium et de gallium. La tension résiduelle dans les tampons d’AlN/AlGaN tend à déformer le substrat et à créer ainsi une non-uniformité de température à travers le substrat, ce qui conduit à une non-uniformité dans l’épaisseur de la couche ou bien sa composition. Voir Dadgar, Journal of Crystal Growth, 272 (2004) 72-75. Par ailleurs, la tension dans la couche de GaN layer pose un problème en termes de performance de dispositif. Voir Zhang, J. Appl. Phys., 108,073522(2010).
[0014] Dans une autre approche, la structure de tampon est optimisée pour induire une tension compressive dans la couche de nitrure de groupe IIIA (par exemple, GaN) de telle sorte que la contrainte de traction induite par le décalage CTE peut être partiellement compensée. Un exemple de cette technique est l’utilisation d’une mince couche intermédiaire d’AIN à basse température lors de la croissance épitaxiale du GaN. Le GaN développé sur une couche AIN ou AlGaN à tension relâchée est soumis à une contrainte de compression.
Etant donné que la dislocation dans le GaN a une faible mobilité, la relaxation de contrainte dans la couche de GaN n’est pas complète. A la fin de l’épitaxie, une tension compressive est conservée dans la couche de GaN pour compenser la contrainte de traction induite par le décalage CTE. Voir, par exemple, Amano, J. Appl. Phys, 37, L1540 (1998), et Krost & Dadgar, Phys. Stat. Sol. (a) 200, No. 1, 26-35 (2003). Etant donné que la couche intermédiaire d’AIN et la couche tampon d’AlGaN ne compensent que partiellement la contrainte de traction dans le GaN, l’épaisseur du GaN exempt de craquelures reste limitée à quelques micromètres.
[0015] Dans encore une autre approche, les nitrures de groupe IIIA, tels que GaN, sont développés sur des substrats à motifs. Voir, par exemple, le brevet U.S. n° 8 507 737, qui divulgue la croissance du GaN sur des substrats de saphir à motifs. Voir également la publication U.S. n° 2011/004568 qui divulgue des substrats rainurés. Il a également été rapporté que le GaN peut croître sur des substrats de Si (111) à motifs. Voir Kawaguch, phys. stat. sol. (a) 176, 553 et Sawaki, Journal of Crystal Growth 311 (2009) 2867-2874. L’objet de ce procédé est de relâcher la tension au bord des îlots de GaN. Toutefois, la relaxation de contrainte est seulement efficace dans les couches de GaN ayant une dimension latérale de quelques centaines de micromètres.
[0016] En outre encore, le GaN a été développé sur des substrats compatibles. La croissance du GaN sur des substrats de SOI présente une qualité cristalline améliorée telle qu’indiquée par Cao, J. Appl. Phys., 83, 3829, 1998. Toutefois, il n’existe aucune étude détaillée sur l’avantage de l’utilisation de substrats de couverture en SOI en termes de craquelure et de relaxation de contrainte. Cette approche peut réduire la défectivité du GaN, mais n’augmente pas nécessairement l’épaisseur du GaN exempt de craquelures.
[0017] Pour finir, l’utilisation d’une couche de CTE côté arrière pour équilibrer le bombement a été divulguée dans la publication U.S. n° 2012/0132921. La publication U.S. n° 2012/0132921 divulgue un procédé pour équilibrer la contrainte de traction dans le GaN en utilisant une couche de CTE sur le côté arrière du substrat. Le défi de ce procédé est que la réaction du film de CTE au changement de température doit suivre celle du GaN.
RÉSUMÉ DE L’INVENTION
[0018] Un procédé est fourni pour déposer des couches de nitrure de groupe IIIA sur des substrats de semi-conducteur sur isolant (SOI). Dans certains modes de réalisation, les couches de nitrure de groupe IIIA (par exemple, des couches de nitrure de gallium (GaN)) sont formées par dépôt hétéroépitaxial sur des substrats de semi-conducteur sur isolant. Avant le dépôt des couches de nitrure de groupe IIIA, les substrats de semi-conducteur sur isolant sont soumis à un processus qui produit un motif d’îlots mesa dans la couche de dispositif du substrat de SOI. Dans certains modes de réalisation, le motif d’îlots mésa comprend des îlots semi-flottants, flottants ou des combinaisons à la fois d’îlots flottants et semi-flottants supportés par des colonnes de support formées dans la couche diélectrique des substrats de SOI. Les couches de nitrure de groupe IIIA peuvent être formées sur les îlots mésa formés dans les couches de dispositif. Ce procédé est conçu pour répondre au décalage des coefficients de dilatation thermique (CTE) entre un nitrure de groupe IIIA, par exemple, GaN, et le substrat ainsi que pour fournir des gabarits épitaxiaux de nitrure de groupe IIIA qui sont prêts à être transférés à un substrat porteur dissemblable à faible coût.
[0019] En bref, la présente invention concerne un procédé de formation d’une structure multicouche. Le procédé comprend : la formation d’un motif comprenant une pluralité d’îlots mésa sur une structure de semi-conducteur sur isolant, la structure de semi-conducteur sur isolant comprenant une tranche de base semi-conductrice monocristalline, une couche diélectrique en contact interfacial avec la tranche de base semi-conductrice monocristalline, et une couche de dispositif semi-conductrice monocristalline en contact interfacial avec la couche diélectrique, et en outre dans lequel le motif comprenant la pluralité d’îlots mésa est formé dans la couche de dispositif semi-conductrice monocristalline ; et la formation d’une couche de nitrure de groupe IIIA sur la pluralité d’îlots mésa.
[0020] La présente invention concerne en outre une structure multicouche comprenant : une tranche de base semi-conductrice monocristallihe comprenant deux surfaces principales généralement parallèles, dont une est une surface avant de la tranche de base semi-conductrice monocristalline et dont l’autre est une surface arrière de la tranche de base semi-conductrice monocristalline, un rebord circonférentiel joignant les surfaces avant et arrière de la tranche de base semi-conductrice monocristalline, une région volumique entre les surfaces avant et arrière, et un plan central de la tranche de base semi-conductrice monocristalline entre les surfaces avant et arrière de la tranche de base semi-conductrice monocristalline ; une couche diélectrique en contact interfacial avec une surface principale de la tranche de base semi-conductrice monocristalline ; une couche de dispositif semi-conductrice monocristalline en contact interfacial avec la couche diélectrique, la couche de dispositif semi-conductrice monocristalline comprenant un motif comprenant une pluralité d’îlots mésa ; et une couche de nitrure de groupe IIIA sur les îlots mésa.
[0021] La présente invention concerne en outre une structure multicouche comprenant : un substrat porteur ; une couche de liaison interfaciale ; et une couche de nitrure de groupe IIIA, la couche de nitrure de groupe IIIA ayant une épaisseur comprise entre environ 500 nanomètres et environ 1000 micromètres.
[0022] D’autres objets et caractéristiques de la présente invention seront en partie évidents et en partie soulignés ci-après.
BRÈVE DESCRIPTION DES DESSINS
[0023] Les figures IA à 1D illustrent un mode de réalisation du processus de la présente invention.
[0024] La figure 2A illustre un motif d’îlots mésa semi-flottants sur un substrat de SOI selon un mode de réalisation de la présente invention.
[0025] La figure 2B illustre un motif d’îlots mésa flottants sur un substrat de SOI selon un mode de réalisation de la présente invention.
[0026] La figure 3A illustre une structure multicouche selon un mode de réalisation de la présente invention. Dans un mode de réalisation, la structure multicouche illustrée sur la figure 3A comprend un dispositif de diode électroluminescente (DEL) formé directement sur un nitrure de groupe IIIA sur des îlots mésa.
[0027] La figure 3B illustre une structure multicouche selon un mode de réalisation de la présente invention. Dans un mode de réalisation, la structure multicouche illustrée sur la figure 3B comprend un dispositif d’alimentation à transistor à haute mobilité d’électrons (HEMT - High-Electron-Mobility Transistor) formé directement sur un nitrure de groupe IIIA sur des îlots mésa.
[0028] La figure 4 est une illustration d’un dispositif d’alimentation à transistor à haute mobilité d’électrons (HEMT) latéral qui peut être construit sur une couche de nitrure de groupe IIIA sur des îlots mésa.
[0029] Les figures 5A à 5D illustrent un mode de réalisation du processus de la présente invention.
DESCRIPTION DÉTAILLÉE DE MODE(S) DE RÉALISATION DE L’INVENTION
[0030] Selon la présente invention, un procédé est fourni pour former une couche de nitrure de groupe IIIA, telle qu’une couche comprenant du GaN, sur un substrat. Dans certains modes de réalisation, la couche de nitrure de groupe IIIA (par exemple, une couche de GaN) est déposée sur un substrat semi-conducteur sur isolant à motifs mésa (SOI, par exemple, silicium sur isolant). Dans certains modes de réalisation, la couche de nitrure de groupe IIIA peut être déposée par dépôt hétéroépitaxial sur des substrats semi-conducteur sur isolant à motifs mésa (SOI, par exemple, silicium sur isolant). Plus particulièrement, une structure de semi-conducteur sur isolant est préparée pour comprendre un motif comprenant une pluralité d’îlots mésa. Le motif comprenant la pluralité d’îlots mésa est formé dans la couche de dispositif semi-conductrice monocristalline (par exemple, une couche de dispositif de silicium monocristallin) du substrat SOI. Dans le contexte de la présente divulgation, la référence à une « couche de dispositif » est faite à la couche de matériau semi-conducteur (d’ordinaire, de silicium monocristallin) sur un substrat de SOI qui résulte d’un processus de transfert de couche classique utilisé pour former une structure de SOL En d’autres termes, une structure de SOI comprend une tranche de base, une couche diélectrique (d’ordinaire, une couche d’oxyde enterrée, ou BOX), et une couche de dispositif, et elle est formée par un transfert de couche classique au moyen d’une tranche de base et d’une tranche donneuse. La couche de dispositif est dérivée d’une tranche donneuse semi-conductrice monocristalline. Une « couche de dispositif » dans le contexte de la présente divulgation ne désigne pas nécessairement le matériau semi-conducteur dans lequel un dispositif peut être formé. Au contraire, dans le contexte de la présente divulgation, des dispositifs sont généralement formés dans les couches de nitrure de groupe IIIA formées par le procédé de la présente invention. La couche de nitrure de groupe IIIA peut être formée sur les îlots mésa formés dans la couche de dispositif semi-conductrice monocristalline d’un substrat de SOI.
[0031] Dans certains modes de réalisation, une couche tampon peut être formée sur la pluralité d’îlots mésa formés dans la couche de dispositif semi-conductrice monocristalline. La couche de nitrure de groupe IIIA peut être formée sur la couche de tampon formée sur les îlots mésa. Dans le contexte de la présente invention, un îlot mésa formé dans la couche de dispositif semi-conductrice monocristalline (par exemple, une couche de dispositif de silicium monocristallin) comprend une surface plane pour dépôt d’un nitrure de groupe IIIA. De manière essentiellement perpendiculaire à la surface de dépôt, se trouvent des parois latérales qui définissent les contours des îlots mésa. Les îlots mésa sont supportés par la couche diélectrique de la structure semi-conducteur sur isolant.
[0032] Dans certains modes de réalisation, la couche diélectrique est modifiée en retirant une partie de celle-ci, laissant des colonnes de support en dessous des îlots mésa. Dans certains modes de réalisation, par conséquent, le motif d’îlots mésa semi-conducteurs monocristallins flottants et semi-flottants ou leurs combinaisons est supporté par les colonnes de support dérivées de la couche diélectrique. Dans le contexte de la présente invention, un motif d’îlots semi-flottants comprend l’interconnexion ou la formation de pont entre les îlots. Voir, par exemple, la figure 2A. L’interconnexion des îlots avec un matériau semi-conducteur dérivé de la couche de dispositif aide à surmonter par l’affaissement de couche induit par la gravité. Dans certains modes de réalisation, par exemple, la figure 2B, les îlots mésa sont flottants en ce que les îlots ne présentent pas de pont d’interconnexion entre les îlots. Dans encore d’autres modes de réalisation, le motif des îlots mésa peut comprendre à la fois des îlots flottants et semi-flottants, à savoir, dans certains segments de la tranche, les îlots mésa peuvent être connectés par un matériau semi-conducteur, alors que dans d’autres segments de la tranche, les îlots mésa ne sont pas connectés. Le procédé de la présente invention est censé répondre au décalage des coefficients de dilatation thermique (CTE) entre le GaN et le substrat de SOI.
[0033] Dans certains modes de réalisation, les dispositifs peuvent être fabriqués directement dans la couche de nitrure de groupe IIIA formée sur le motif d’îlots mésa. Dans certains modes de réalisation, la couche de nitrure de groupe IIIA sur le motif comprenant une pluralité d’îlots mésa peut être transférée sur un substrat porteur dissemblable, et la couche de nitrure de groupe IIIA peut subir en outre une croissance avant la fabrication de dispositifs dans la couche de nitrure de groupe IIIA. Dans certains modes de réalisation, les gabarits de GaN développés sur la structure de SOI sont faciles à transférer vers un substrat porteur dissemblable. Le procédé permet le transfert d’une couche de nitrure de groupe IIIA vers un substrat porteur dissemblable à faible coût. Dans certains modes de réalisation, après transfert de la couche de nitrure de groupe IIIA vers le substrat porteur dissemblable, elle peut être épaissie. Dans certains modes de réalisation, la technique d’épaississement comprend le dépôt épitaxial. Les dispositifs peuvent être fabriqués dans la couche de nitrure de groupe ΠΙΑ épaissie. Dans certains modes de réalisation, le procédé de la présente invention permet la fabrication de dispositifs qui peuvent actuellement être fabriqués uniquement sur une masse de GaN tel que du GaN vertical sur un dispositif d’alimentation haute tension en GaN, du GaN sur des DEL de GaN et des diodes laser. 1. Substrat de semi-conducteur sur isolant [0034] Les substrats destinés à être utilisés dans la présente invention sont des structures semi-conducteur sur isolant, par exemple, une structure silicium sur isolant. Voir la figure IA. Une structure semi-conducteur sur isolant 10 est formée par liaison d’une tranche de base semi-conductrice 12 et d’une tranche donneuse semi-conductrice. Une couche diélectrique 14 se trouve entre la tranche de base semi-conductrice 12 et la couche de dispositif semi-conductrice 16. Lors de la fabrication du SOI, la couche diélectrique intervenante 14 peut être formée sur la surface avant de la tranche de base semi-conductrice 12, ou elle peut être formée sur la tranche donneuse semi-conductrice. Dans certains processus de fabrication de SOI, les couches diélectriques peuvent être formées sur les deux tranches. La couche de dispositif semi-conductrice 16 dans une structure composite semiconducteur sur isolant 10 est dérivée de la tranche donneuse semi-conductrice. La couche de dispositif semi-conductrice 16 peut être transférée sur la tranche de base semi-conductrice 12 par des techniques d’amincissement de tranche telles que par gravure d’un substrat donneur semi-conducteur ou par clivage d’un substrat donneur semi-conducteur comprenant un plan de dommage.
[0035] En général, la tranche de base· semi-conductrice monocristalline 12 et la tranche donneuse semi-conductrice monocristalline (la couche de dispositif 16 est dérivée de la tranche donneuse dans la fabrication de SOI) comprennent deux surfaces principales généralement parallèles. L’une des surfaces parallèles est une surface avant de la tranche, et l’autre surface parallèle est une surface arrière de la tranche. Les tranches comprennent un rebord circonférentiel joignant les surfaces avant et arrière, et un plan central entre les surfaces avant et arrière. Les tranches comprennent en outre un axe central imaginaire perpendiculaire au plan central et une longueur radiale qui s’étend de l’axe central au rebord circonférentiel. Par ailleurs, étant donné que les tranches, par exemple, les tranches de silicium, présentent d’ordinaire une certaine variation d’épaisseur totale (TTV), une déformation et un renflement, le point intermédiaire entre chaque point sur la surface avant et chaque point sur la surface arrière peut ne pas se trouver précisément à l’intérieur d’un plan. En pratique, toutefois, la TTV, la déformation et le renflement sont d’ordinaire si légers que dans une proche approximation, on peut dire que les points intermédiaires se trouvent à l’intérieur d’un plan central imaginaire qui est environ équidistant entre les surfaces avant et arrière.
[0036] Si nous regardons à nouveau la figure IA, la couche de dispositif semi-conductrice 16 dans une structure composite semi-conducteur sur isolant 10 est dérivée d’une tranche donneuse semi-conductrice monocristalline. La couche de dispositif semi-conducteur 16 peut être transférée sur la tranche de base semi-conductrice 12 par des techniques d’amincissement de tranche telles que par gravure d’un substrat donneur semi-conducteur et par clivage d’un substrat donneur semi-conducteur comprenant un plan de dommage. Lors de l’exécution d’étapes de liaison et d’amincissement de tranche classiques, la structure composite semi-conducteur sur isolant (par exemple, silicium sur isolant) 10 comprend la tranche de base semi-conductrice monocristalline 12, une couche diélectrique 14 telle qu’une couche d’oxyde enterrée, et la couche de dispositif semi-conductrice monocristalline 16. Un substrat de SOI fini est soumis à la formation de motifs mésa selon le procédé de la présente invention, avant dépôt de la couche de nitrure de groupe IIIA. De manière plus spécifique, la couche de dispositif 16 est soumise à une série d’étapes pour former ainsi un motif d’îlots mésa dans la couche de dispositif semi-conducteur. Se référer à la figure IB sur laquelle se trouvent une structure composite de semi-conducteur sur isolant 10 (par exemple, silicium sur isolant) comprenant une tranche de base semi-conductrice monocristalline 12, une couche diélectrique 14 telle qu’une couche d’oxyde enterrée, et un motif d’îlots mésa 18, qui sont » dérivés de la couche de dispositif semi-conducteur 16 de la figure IA. C’est sur ce motif d’îlots mésa 18 (figures IB et IC) formé à partir de la couche de dispositif 16 (figure IA) que les couches de nitrure de groupe IIIA sont formées. Dans certains modes de réalisation, le motif d’îlots mésa 18 peut comprendre des îlots semi-flottants. Se référer à la figure 2A, qui est un exemple d’illustration en vue de dessus d’îlots mésa semi-flottants. Dans le contexte de la présente invention, un motif d’îlots semi-flottants comprend l’interconnexion ou la formation de ponts entre îlots. Ceci est représenté par les îlots de liaison en matériau semi-conducteur sur la figure 2A, qui est une vue de dessus d’un motif d’îlots mésa interconnectés. Le matériau semi-conducteur de pontage, qui est dérivé de la couche de dispositif 16 de la figure IA peut être situé sensiblement comme illustré sur la figure 2A, mais d’autres configurations de liaison sont possibles, telles qu’une liaison substantielle au niveau ou à proximité du milieu des îlots, et en outre un îlot peut être lié à un îlot adjacent, deux îlots adjacents, trois îlots adjacents, quatre îlots adjacents ou encore plus d’îlots, en fonction de la forme des îlots. Dans certains modes de réalisation, le motif d’îlots mésa 18 peut comprendre des îlots flottants. Se référer à la figure 2B, qui est une représentation en vue de dessus d’îlots mésa flottants. Comme le montre la figure 2B, les îlots mésa sont flottants en ce que les îlots ne présentent pas de pont d’interconnexion entre îlots. Dans encore d’autres modes de réalisation, le motif d’îlots mésa peut comprendre à la fois des îlots flottants et semi-flottants, à savoir, dans certains segments de la tranche, les îlots mésa peuvent être reliés par un matériau semi-conducteur, alors que dans d’autres segments de la tranche, les îlots mésa ne sont pas connectés. Par ailleurs encore, la couche diélectrique peut également être gravée pour révéler des colonnes de support qui supportent les îlots mésa. Se référer à la figure IC, qui illustre la structure composite semi-conducteur sur isolant (par exemple, silicium sur isolant) 10 comprenant la tranche de base semi-conductrice monocristalline 12 et le motif d’îlots mésa 18. La structure de SOI 10 de la figure IC comprend des structures de support 20 en dessous de chaque îlot mésa. Les structures de support 20 comprennent un matériau diélectrique (par exemple, dioxyde de silicium) puisqu’elles sont dérivées de la couche diélectrique 14 comme illustré sur les figures 1A et IB.
[0037] La tranche de base semi-conductrice 12 et la couche de dispositif 16 peuvent comprendre un matériau semi-conducteur monocristallin. Dans certains modes de réalisation, le matériau semi-conducteur peut être choisi dans le groupe constitué de silicium, carbure de silicium, saphir et nitrure d’aluminium. Dans certains modes de réalisation, la couche de dispositif semi-conductrice, monocristalline, comprend un matériau semi-conducteur choisi dans le groupe constitué de silicium, carbure de silicium, saphir et nitrure d’aluminium. Dans certains modes de réalisation, le semi-conducteur peut comprendre du silicium ou du saphir. La tranche de base 12 et la couche de dispositif 14 peuvent comprendre le même matériau semi-conducteur, ou elles peuvent être différentes. Au vu de ceci, les structures de SOI 16 peuvent comprendre, par exemple, du silicium sur isolant, du saphir sur isolant, du nitrure d’aluminium sur isolant et d’autres combinaisons. Les structures de semi-conducteur sur isolant 16 ont d’ordinaire un diamètre nominal d’au moins environ 150 mm, d’au moins environ 200 mm, d’au moins environ 300 mm ou d’au moins environ 450 mm. Les épaisseurs peuvent varier d’environ 250 micromètres à environ 1500 micromètres, telles qu’entre environ 300 micromètres et environ 1000 micromètres, de manière appropriée dans la plage d’environ 500 micromètres à environ 1000 micromètres.
[0038] Dans des modes de réalisation particulièrement préférés, les structures de semi-conducteur sur isolant 10 sont préparées à partir de tranches de support et de tranches donneuses qui sont des tranches de silicium monocristallin qui ont été découpées à partir d’un lingot monocristallin développé selon des procédés classiques de croissance de cristal de Czochralski ou de procédés de croissance de zone flottante. Ces procédés, ainsi que des techniques de découpage, de rodage, de gravure et de polissage de silicium standards sont divulgués, par exemple, dans F. Shimura, Semiconductor Silicon Crystal Technology, Academie Press, 1989, et Silicon Chemical Etching, (J. Grabmaier ed.) Springer-Verlag, N.Y., 1982 (intégré ici à titre de référence). De préférence, les tranches sont polies et nettoyées par des procédés standards connus de l’homme du métier. Voir, par exemple, W.C. O’Mara et al., Handbook of Semiconductor Silicon Technology, Noyés Publications. Si souhaité, les tranches peuvent être nettoyées, par exemple, dans une solution SCI/ SC2 standard. Dans certains modes de réalisation, les tranches de silicium monocristallin de la présente invention sont des tranches de silicium monocristallin qui ont été découpées à partir d’un lingot monocristallin développé selon les procédés de croissance de cristal de Czochralski ("Cz") classiques, ayant d’ordinaire un diamètre nominal d’au moins environ 150 mm, d’au moins environ 200 mm, d’au moins environ 300 mm, ou d’au moins environ 450 mm. De préférence, à la fois la tranche de base en silicium monocristallin et la tranche donneuse en silicium monocristallin présentent des finis de surface avant polis miroir qui sont exempts de défauts de surface, tels que des entailles, des grandes particules, etc. L’épaisseur de la tranche peut varier d’environ 250 micromètres à environ 1500 micromètres, telle que \ d’entre environ 300 micromètres et environ 1000 micromètres, d’ordinaire dans la plage d’environ 500 micromètres à environ 1000 micromètres. Dans certains modes de réalisation spécifiques, l’épaisseur de la tanche peut être d’environ 725 micromètres.
[0039] Dans certains modes de réalisation, les tranches de semi-conducteur monocristallin, à savoir, la tranche de base et la tranche donneuse, comprennent de l’oxygène interstitiel dans des concentrations qui sont généralement obtenues par le procédé de croissance de Czochralski. Dans certains modes de réalisation, les tranches semi-conductrices comprennent de l’oxygène dans une concentration entre environ 4 PPMA et environ 18 PPMA. Dans certains modes de réalisation, les tranches semi-conductrices comprennent de l’oxygène dans une concentration comprise entre environ 10 PPMA et environ 35 PPMA. Dans certains modes de réalisation, la tranche de base en silicium monocristallin comprend de l’oxygène dans une concentration ne dépassant pas environ 10 PPMA. L’oxygène interstitiel peut être mesuré selon SEMI MF 1188-1105.
[0040] La tranche de base en silicium monocristallin 12 peut avoir n’importe laquelle d’une orientation de cristal (100), (110) ou (111). L’orientation de cristal de la tranche de base 12 n’est souvent pas critique étant donné que la tranche de base 12 ne fait souvent pas partie du dispositif fini. Dans certains modes de réalisation, la tranche donneuse en silicium monocristallin a une orientation de cristal (111). En conséquence et à nouveau en référence à la figure IA, la structure semi-conducteur sur isolant 10 comprend une couche de dispositif monocristallin 14 ayant une orientation de cristal (111). L’orientation du cristal de silicium (111) est préférée afin d’obtenir une croissance épitaxiale de haute qualité de matériaux de nitrure de groupe IIIA. D’autres orientations de cristaux, telles que (100) et (110), ne sont pas autant réussies pour le dépôt épitaxial de nitrures de groupe IIIA. Par exemple, l’orientation du cristal en silicium (111) est préférée puisqu’elle est conforme à l’habitude de croissance hexagonale du GaN.
[0041] Dans certains modes de réalisation la tranche de base semi-conductrice monocristalline 12, telle que la tranche de base en silicium monocristalline, et/ou la couche de dispositif semi-conducteur 16, par exemple, une couche de silicium monocristalline, possède une résistivité volumique minimale relativement élevée. Les tranches de haute résistivité sont généralement découpées de lingots monocristallins développés par le procédé de Czochralski ou un procédé de zone flottante. Les tranches de silicium développées par Cz peuvent être soumises à un recuit thermiquè allant d’environ 600°C à environ 1000°C afin d’annihiler les donneurs thermiques causés par l’oxygène qui sont incorporés lors de la croissance du cristal. Dans certains modes de réalisation, la tranche de base semi-conductrice monocristalline possède une résistivité volumique minimale d’au moins 10 Ohm-cm, d’au moins 100 Ohm-cm, d’au moins environ 500 Ohm-cm, d’au moins environ 1000 Ohm-cm, ou encore d’au moins environ 3000 Ohm-cm, comme d’entre environ 100 Ohm-cm et environ 100 000 Ohm-cm, ou d’entre environ 500 Ohm-cm et d’environ 100 000 Ohm-cm, ou d’entre environ 1000 Ohm-cm et d’environ 100 000 Ohm-cm, ou d’entre environ 500 Ohm-cm et environ 10 000 Ohm-cm, ou d’entre environ 750 Ohm-cm et environ 10,000 Ohm-cm, d’entre environ 1000 Ohm-cm et environ 10 000 Ohm-cm, d’entre environ 2000 Ohm-cm et environ 10 000 Ohm- cm, d’entre environ 3000 Ohm-cm et environ 10 000 Ohm-cm, ou d’entre environ 3000 Ohm cm et environ 5 000 Ohm-cm. Les procédés pour préparer des tranches de haute résistivité sont connus dans l’art, et de telles tranches de haute résistivité peuvent être obtenues de fournisseurs commerciaux, tels que SunEdison Semiconductor Ltd. (St. Peters, MO ; anciennement MEMO Electronic Materials, Inc.).
[0042] Pour former la structure de semi-conducteur sur isolant 10, la tranche de base semi-conductrice monocristalline 12 est liée à une tranche donneuse semi-conductrice iiionocristalline, par exemple, une tranche donneuse semi-conductrice monocristalline, qui est préparée selon des procédés de transfert de couche classiques. A savoir, la tranche donneuse semi-conductrice monocristalline peut être soumise à des étapes de traitement standard incluant le nettoyage d’oxydation, d’implantation et post-implantation. En conséquence, une tranche donneuse semi-conductrice monocristalline d’un matériau qui est d’ordinaire utilisé dans la préparation de structures semi-conductrices multicouches, par exemple, d’une tranche donneuse en silicium monocristallin, qui a été gravée et polie et oxydée, est soumise à implantation ionique pour former une couche de dommage dans le substrat donneur.
[0043] La tranche de base et la tranche donneuse sont amenées en contact étroit pour former ainsi une structure liée. Etant donné que la liaison mécanique est relativement faible, la structure liée est en outre recuite par des procédés classiques pour solidifier la liaison entre la tranche donneuse et la tranche de base. Après le recuit thermique, la liaison entre les tranches est suffisamment forte pour lancer le transfert de couche via clivage de la structure liée au niveau du plan de clivage. Le clivage peut se produire selon des techniques connues dans l’art. Si nous regardons la figure IA, le clivage élimine une partie de la tranche donneuse semi-conductrice, laissant ainsi une couche de dispositif semi-conducteur 16, 'de préférence, une couche de dispositif de silicium, en contact interfacial avec une couche diélectrique 14 (à savoir, une couche d’oxyde enterrée ou BOX), qui est en contact avec une tranche de base semi-conductrice monocristalline (par exemple, de silicium) 12. L’ensemble de la structure comprend la structure composite de semi-conducteur sur isolant 10, qui est le substrat pour le procédé de la présente invention.
[0044] Si nous regardons à nouveau la figure 1 A, entre le substrat de support 12 et la couche de dispositif 16, se trouve une couche diélectrique 14. Les matériaux de couche diélectrique 14 appropriée incluent le dioxyde de silicium, le nitrure de silicium, l’oxynitrure de silicium, l’oxyde d’hafnium, l’oxyde de titane, l’oxyde de zirconium, l’oxyde de lanthane, l’oxyde de baryum et une combinaison de ceux-ci. Dans certains modes de réalisation préférés, la couche diélectrique 14 comprend une couche d’oxyde enterrée, à savoir, une BOX. L’épaisseur de la couche diélectrique peut être comprise entre environ 10 nanomètres et environ 5000 nanomètres, telle qu’entre environ 10 nanomètres et environ 1000 nanomètres, telle qu’entre environ 50 nanomètres et environ 500 nanomètres.
[0045] La couche de dispositif semi-conductrice monocristalline 16, par exemple, une couche de dispositif en silicium monocristalline, peut avoir une épaisseur comprise entre environ 1 nanomètre et environ 500 nanomètres, telle que d’entre environ 5 nanomètres et environ 100 nanomètres. A nouveau, la structure de SOI 10 comprend de préférence une couche de dispositif 16 ayant une orientation de cristal Si (111) afin d’obtenir une croissance épitaxiale de haute qualité de matériaux de nitrure de groupe IIIA. 2. Formation d’îlots mésa dans la couche de dispositif d’un substrat de semi-conducteur sur isolant [0046] Selon le procédé de la présente invention, et en faisant référence à la figure IB, un motif comprenant une pluralité d’îlots mésa 18 est formé sur une structure de semi-conducteur sur isolant 10. De manière plus spécifique, le motif comprenant la pluralité d’îlots mésa 18 est formé dans la couche de dispositif semi-conductrice monocristalline 16. Comparer la figure 1A et la figure IB, qui sont des illustrations illustrant le substrat de SOI de départ (figure 1 A) et un substrat de SOI comprenant un motif d’îlots mésa 18 (figure IB), où les îlots mésa sont préparés dans la couche de dispositif semi-conducteur d’origine 16. Le motif comprenant la pluralité d’îlots mésa 18 comprend de préférence des formes formées dans la couche de dispositif semi-conducteur 16 qui sont utiles dans la structure finale qui incorpore la couche de nitrure de groupe IIIA. Dans certains modes de réalisation, les îlots mésa 18 sont formés en éliminant une partie de la couche de dispositif semi-conductrice monocristalline 16. Dans certains modes de réalisation, les îlots mésa 18 sont formés par lithographie. La lithographie définit les motifs par photorésine. L’élimination du matériau semi-conducteur dans la couche de dispositif 16, par exemple, du silicium entre les îlots, est réalisée par gravure sélective du matériau semi-conducteur, par exemple, du silicium au moyen d’une gravure ionique réactive (RIE) ou d’une gravure humide. Dans la RIE, un gaz
Cl2 grave sélectivement le semi-conducteur, par exemple, le silicium. Lors d’une gravure humide, une solution KOH aqueuse ou une solution TMAH aqueuse peut être utilisée. Une fois que la couche de dispositif 16 est ouverte, la photorésine est décapée et la tranche est soumise à une solution HF pour sous-graver la BOX de telle sorte que des îlots mésa flottant et semi-flottant 18 (figure IC) sont obtenus. La forme des îlots n’est pas primordiale, mais des formes rectangulaires ou carrées sont préférées pour la fabrication de dispositif sur les couches de GaN. Voir la figure 2A illustrant un motif d’îlots mésa semi-flottants sur un substrat de SOI selon un mode de réalisation de la présente invention, et la figure 2B illustrant un motif d’îlots mésa flottants sur un substrat de SOI selon un mode de réalisation de la présente invention.
[0047] Dans certains modes de réalisation de la formation de motifs mésa, des îlots mésa flottants, à savoir, des îlots mésa sans ponts d’interconnexion de matériau semi-conducteur, ne sont pas préférés car il est préférable de maximiser la dimension latérale des îlots. De plus, l’interconnexion ou la formation de pont entre les îlots aide à surmonter l’affaissement de couche induit par gravité. Dans certains modes de réalisation préférés, la partie de la couche de dispositif semi-conductrice monocristalline 16 éliminée pour former un motif d’îlots mésa 18 dans la couche de dispositif semi-conductrice monocristalline laisse un motif dans lequel chaque îlot mésa a une forme quadrilatérale, par exemple, carrée, rectangulaire, de losange, de parallélogramme, etc., lorsqu’il est vu depuis le dessus. Voir, par exemple, les figures 2A et 2B pour illustrations d’un exemple de forme d’îlot mésa approprié. Dans certains modes de réalisation, chaque côté de la forme quadrilatérale a une dimension comprise entre environ 10 micromètres et environ 10 000 micromètres. Les dimensions des îlots mésa peuvent dépendre de la taille de puce requise pour l’utilisation finale souhaitée. Par exemple, les tailles de puce de dispositif d’alimentation peuvent aller d’environ 1000 micromètres à environ 10 000 micromètres. Les tailles de puce pour les dispositifs DEL peuvent aller d’environ 10 micromètres à environ 1000 micromètres, telles qu’entre environ 10 micromètres et environ 500 micromètres. De plus, dans certains modes de réalisation, les îlots mésa peuvent être séparés par un espace ayant une distance comprise entre environ 1 micromètre et environ 100 micromètres.
[0048] Dans certains modes de réalisation, la partie de la couche de dispositif semi-conductrice monocristalline 16 (figure IA) retirée pour former un motif d’îlots mésa 18 (FIGS. IB et IC) dans la couche de dispositif semi-conductrice monocristalline laisse un motif dans lequel chaque îlot mësa a une forme rectangulaire, lorsqu’il est vu de dessus. Voir par exemple, les figures 2A et 2B, qui sont des vues de dessus d’une structure de SOI dans laquelle une partie de la couche donneuse est retirée pour former un motif comprenant une pluralité d’îlots mésa rectangulaires. Dans certains modes de réalisation, la partie de la couche de dispositif semi-conductrice monocristalline 16 (figure 1 A) éliminée pour former un motif d’îlots mésa 18 (figures IB et IC) dans la couche de dispositif semi-conductrice monocristalline laisse un motif dans lequel chaque îlot mésa a une forme carrée, lorsqu’il est vu de dessus. Dans certains modes de réalisation, chaque côté de la forme rectangulaire ou carré a une dimension comprise entre environ 10 micromètres et environ 10 0Ô0 micromètres. De plus, dans certains modes de réalisation, les îlots mésa sont séparés par un espace ayant une distance comprise entre environ 1 micromètre et environ 100 micromètres.
[0049] Après élimination d’une partie de la couche de dispositif semi-conductrice monocristalline 16 pour révéler un motif d’îlots mésa 18 (par exemple, îlots rectangulaires sur la couche d’oxyde enterrée) dans la couche de dispositif comme illustré sur la figure IB (et illustré en exemple sur les figures 2A et 2B), dans certains modes de réalisation de l’invention, le substrat de SOI 10 est gravé pour éliminer une partie de la couche diélectrique 14 pour former ainsi une couche de structures de support 20 en dessous des îlots mésa 18. Voir la figure IC pour un exemple d’illustration non limitative de structures de support 20 supportant un motif d’îlots mésa 18. Dans certains modes de réalisation, une couche diélectrique 14, par exemple, du dioxyde de silicium, est éliminée partiellement, de telle sorte qu’un motif d’îlots mésa de silicium monocristallins 18 semi-flottants ou flottants ou les deux est obtenu. Voir figure IC. La couche diélectrique 14, par exemple, la BOX, peut être gravée au moyen d’acide fluorhydrique, soit aqueux, soit en phase vapeur. Dans un mode de réalisation, la couche diélectrique 14 peut être gravée au moyen d’une solution HF (0,5-10%) sur un banc humide. Dans un mode de réalisation, la couche diélectrique 14 peut être gravée au moyen de vapeur HF dans une chambre fermée. Dans certains modes de réalisation, la couche diélectrique 14 est gravée de telle sorte que les colonnes de support restantes 20 (figure IC) ont essentiellement la même forme quadrilatérale que les îlots mésa 18 dans la couche donneuse semi-conductrice monocristalline, mais avec de plus petites dimensions. A savoir, le matériau de couche diélectrique restant 20 (figure IC), qui supporte les îlots mésa 18, peut avoir essentiellement une forme quadrilatérale, par exemple, carrée, rectangulaire, de losange, de parallélogramme, etc., lorsqu’ils sont vus de dessus, et ayant des dimensions plus
petites, laissant ainsi des îlots mésa flottants ou semi-flottants 18 formés sur le substrat de SOI 10.
[0050] Dans certains modes de réalisation, avant dépôt de la couche de nitrure de groupe IIIA, le substrat de SOI 10 comprenant le motif d’îlots mésa 18 peut être nettoyé. Par exemple, dans certains modes de réalisation, le substrat de SOI 10 peut être cuit dans une atmosphère d’hydrogène à une température comprise entre environ 900°C et environ 1100°C. Ces conditions de cuisson peuvent être appropriées pour nettoyer l’oxyde à l’état de trace résiduelle sur la couche de dispositif de silicium comprenant les îlots mésa. 3. Dépôt de couche tampon sur îlots mésa [0051] Dans certains modes de réalisation, avant dépôt de la couche de nitrure de groupe IIIA, une couche tampon peut être éventuellement déposée sur le motif d’îlots mésa 18 formé dans la couche de dispositif semi-conductrice monocristalline du substrat de SOI 10. La couche de tampon peut comprendre une couche de nitrure d’aluminium formée sur le motif comprenant la pluralité d’îlots mésa 18. Dans certains modes de réalisation, une couche de nitrure d’aluminium peut être déposée par dépôt chimique en phase vapeur à partir de composés organométalliques (MOCVD - MetalOrganic Chemical Vapor Phase Déposition) ou épitaxie en phase vapeur à partir de composés organométalliques (MOVPE - MetalOrganic Vapor Phase Epitaxy), généralement à une température comprise entre 800 et 1100°C. L’épitaxie par faisceaux moléculaires est également une option pour le dépôt d’AlN. Les instruments de dépôt sont disponibles dans le commerce auprès de fabricants tels qu’Aixtron et Vecco. La couche de nitrure d’aluminium peut être déposée à une épaisseur comprise entre environ 1 nanomètre et environ 500 nanomètres, telle qu’entre environ 10 nanomètres et environ 100 nanomètres. La couche tampon peut comprendre une couche de nitrure d’aluminium et de gallium formée sur le motif comprenant la pluralité d’îlots mésa. En général, le nitrure d’aluminium et de gallium peut être déposé par dépôt chimique en phase vapeur à partir de composés organométalliques (MOCVD) ou épitaxie en phase vapeur à partir de composés organométalliques (MOVPE), généralement à des températures comprises entre 800 et 1100°C. La couche de nitrure d’aluminium et de gallium peut être déposée à une épaisseur comprise entre environ 1 nanomètre et environ 500 nanomètres, telle qu’entre environ 10 nanomètres et environ 100 nanomètres. Dans certains modes de réalisation, la couche tampon peut comprendre une couche de nitrure d’aluminium et de gallium formée sur une couche de nitrure d’aluminium avant formation de la couche de nitrure de groupe IIIA sur le motif comprenant la pluralité d’îlots mésa. 4. Dépôt de couche de nitrure de groune TTTA sur îlots mésa [0052] Si nous regardons la figure 1D, la structure de SOI 10 comprenant la tranche de base semi-conductrice monocristalline 12, la partie restante de la couche diélectrique 20 comprenant les structures de support, et le motif d’îlots mésa 18 semi-flottants formés à partir de la couche de dispositif semi-conductrice monocristalline supportée par la partie restante de t— la couche diélectrique 20 est ensuite soumise à un dépôt d’une couche de nitrure de groupe IIIA 22. Dans le contexte de la présente invention, le groupe IIIA désigne le groupe d’éléments bore, incluant le bore, l’aluminium, le gallium et l’indium. En conséquence, les nitrures de groupe IIIA incluent le nitrure de bore, le nitrure d’aluminium, le nitrure de gallium et le nitrure d’indium. Dans des modes de réalisation préférés, le nitrure de gallium est déposé sur le motif d’îlots mésa. Le nitrure de gallium peut être déposé sur une couche tampon, qui a été préalablement déposée sur les îlots mésa. La couche de nitrure de groupe IIIA peut être déposée par dépôt chimique en phase vapeur à partir de composés organométalliques (MOCVD), épitaxie en phase vapeur à partir de composés organométalliques (MOVPE), ou épitaxie par faisceaux moléculaires (MBE). Dans certains modes de réalisation préférés, la couche de nitrure de groupe IIIA peut être déposée par dépôt chimique en phase vapeur à partir de composés organométalliques (MOCVD). Un réacteur MOCVD approprié peut être un Veeco TurboDisc ou un Aixtron G5. Les précurseurs d’aluminium adaptés au MOCVD incluent le triméthylaluminium et le triéthylaluminium. Les précurseurs de gallium adaptés au MOCVD incluent le triméthylgallium et le triéthylgallium. Les précurseurs d’indium adaptés au MOCVD,incluent le triméthylindium, le triéthylindium, le di-isopropylméthylindium, et l’éthyldiméthylindium. Les précurseurs d’azote adaptés au MOCVD incluent l’ammonium, la phénylhydrazine, la diméthylhydrazine, la butylamine tertiaire et l’ammoniac. Les précurseurs de bore incluent le diborane, le chlorure de bore, la l,3,5-tri(N-méthyl)borazine. Le rapport molaire du précurseur de groupe V (par exemple, ammoniac) sur le précurseur de groupe IIIA (par exemple, triméthylgallium) peut être compris entre 1 et 10000, de préférence, entre 100 et 1000. Un réacteur MOCVD comprend une chambre comprenant des parois de réacteur, un revêtement, un suscepteur, des unités d’injection de gaz et des unités de régulation de température. Les parties du réacteur sont constituées de matériaux résistants aux matériaux précurseurs et non réactifs à ceux-ci.
Pour empêcher une surchauffe, de l’eau de refroidissement peut s’écouler à travers les canaux à l’intérieur des parois de réacteur. Un substrat repose sur un suscepteur qui est à une température régulée. Le suscepteur est réalisé à partir d’un matériau résistant aux composés organométalliques utilisés, tels que SiC ou graphite. Du gaz réactif est introduit par une entrée qui contrôle le rapport de réactifs précurseurs. Avant la croissance du GaN, une couche d’ensemencement d’AIN peut être déposée à une épaisseur comprise entre environ 1 nanomètre et environ 200 nanomètres, ou entre environ 5 nanomètres et environ 100 nanomètres, ou entre environ 50 nanomètres et environ 100 nanomètres. La température de croissance peut être comprise entre environ 600°C et environ 1200°C, telle qu’entre environ 800°C et environ 1200°C, de préférence, qu’entre environ 1000°C et environ 1150°C. Le nitrure de groupe IIIA peut être formé sous pression réduite, telle qu’entre environ 10 Torr et environ 760 Torr (environ 101 kPa), de préférence, entre environ 10 Torr (environ 1,33 kPa) et environ 80 Torr (environ 10,67 kPa). Lors de la croissance du GaN, la diffusion de précurseurs issue de la phase gazeuse vers les cavités entre deux îlots mésa adjacents est retardée, ce qui supprime en outre le dépôt de matériaux de nitrure. La couche de nitrure de groupe IIIA peut être déposée à une épaisseur comprise entre environ 500 nanomètres et environ 200 micromètres, telle qu’entre environ 500 nanomètres et environ 100 micromètres, ou entre environ 1 micromètre et environ 50 micromètres, ou entre environ 2 micromètres et environ 10 micromètres. La contrainte dans les couches de nitrure est libérée à la fois par des dislocations inadaptées et la déformation élastique de la couche de Si semi-flottante.
[0053] La couche de nitrure de groupe IIIA déposée selon le procédé de la présente invention peut avoir une densité de dislocations traversantes entre environ 106/cm2 et environ g y V 2 8 2 10/cm , telle qu’entre environ 10/cm et environ 10/cm . Dans certains modes de réalisation de la présente invention, la couche de nitrure de groupe IIIA peut être déposée à 6 2 une épaisseur telle que la densité de dislocations traversantes est inférieure à environ 10 /cm , λ 2 6 2 3 2 * telle qu’entre environ 10/cm et environ 10/cm , ou entre environ 10/cm et environ 105/cm2. Le procédé de la présente invention permet la croissance de couches de GaN épaisses sans craquelures. On sait que la densité de dislocations traversantes (TDD -Threading Dislocation Density) (Kapper, JCG, 300, 70 (2007) dépend de l’épaisseur de la couche de nitrure de groupe IIIA. Selon le procédé de la présente invention, des couches de GaN épaisses peuvent être développées, conduisant à des TDD réduites. Toutefois, l’épaisseur de la couche de GaN épitaxiale issue d’une croissance de GaN classique sur des substrats de couverture est limitée par la craquelure de couche due au décalage de coefficient de dilatation thermique (CTE - Coefficient of Thermal Expansion) entre le GaN et le substrat, qui est *généralement inférieur de 5 μηι en conjugaison avec une densité de dislocations traversantes û Λ d’environ 10 /cm . Le procédé de la présente invention permet de surmonter les contraintes de CTE grâce à la croissance de GaN sur des îlots mésa. Par conséquent, l’épaisseur de la couche de GaN peut être étendue à 10 um et plus, pouvant même atteindre 100 micromètres ou plus, ce qui conduit à une densité de dislocations traversantes sensiblement réduite.
[0054] Une autre technique de défauts peut être appliquée pour réduire les dislocations traversantes, telles qu’une formation de nanomotifs de SiNx in-situ. Voir Kapper, JCG, 300, 70 (2007) et le brevet U.S. n° 7 708 832 B2. La formation de nanomotifs implique l’utilisation de diélectriques (tels que S13N4) pour bloquer ou terminer les dislocations traversantes sur la surface avant de croissance de la couche de GaN. Comme le diélectrique est mince (~lnm), il présente des orifices qui permettent l’accès à la couche de GaN épitaxiale sous-jacente dans la croissance épitaxiale consécutive. La croissance latérale épitaxiale au-dessus du masque diélectrique favorise la formation d’une couche continue. Voir Kapper. Le masque diélectrique peut être formé dans le réacteur de MOCVD (in-situ) ou par d’autres techniques de dépôt, telles que CVD, ALD, etc. La couche de masque diélectrique peut être du S13N4, du S1O2 ou un autre oxyde.
5. Structures de dispositif fabriquées dans la couche de nitrure de groupe ITT A
[0055] Dans certains modes de réalisation et en référence à la figure 3A, une fois terminé le dépôt de la couche de nitrure de groupe IIIA 108 sur le motif d’îlots mésa 106 formé dans la couche de dispositif semi-conductrice monocristalline (16 sur la figure IA), de multiples puits quantiques et une couche de contact en P-GaN 110 peuvent être développés \ directement pour terminer une structure de dispositif de DEL. La croissance des puits quantiques est expliquée dans la littérature. Voir par exemple, Zhang, phys. stat. sol. (a) 188, No. 1, 151-154 (2001)]. Après formation de puits quantiques dans la couche de nitrure de groupe IIIA, la structure 100 comprend la tranche de base semi-conductrice monocristalline 102, une couche de structures de support 104 dérivée de la couche diélectrique (par exemple, couche d’oxyde enterrée, et 14 sur la figure IA), une couche comprenant le motif d’îlots mésa 106 (dérivé de la couche de dispositif 16 sur la figure 1 A), la couche de nitrure de groupe IIIA 108 formée sur la couche comprenant le motif d’îlots mésa 106, et les multiples puits quantiques et la couche de contact en P-GaN 110 formés dans la couche de nitrure de groupe IIIA 108. Dans certains modes de réalisation, les îlots mésa 106 comprenant le nitrure de groupe ΙΙΙΑ 108 et les puits quantiques 110 sont transférés vers un autre substrat, tel que du verre pour terminer la fabrication et le conditionnement du dispositif de DEL.
[0056] Dans certains modes de réalisation et en référence à la figure 3B, une fois terminé le dépôt de la couche de nitrure de groupe IIIA 108 sur le motif d’îlots mésa 106 formé dans la couche donneuse semi-conductrice monocristalline, un dispositif latéral de transistor à haute mobilité d’électrons (HEMT) 120, 122 peut être développé directement sur la couche de nitrure de groupe IIIA 108. Le dispositif HEMT peut être utilisé comme un dispositif d’alimentation ou comme un dispositif radiofréquence. La puce peut ensuite être détachée et montée directement dans un boîtier. La structure mince (silicium mince avec couches hétéroépitaxiales) aiderait à minimiser les pertes de conductivité thermique. Un dispositif à transistor à haute mobilité d’électrons (HEMT) latéral 140 qui peut être fabriqué sur un nitrure de groupe IIIA, par exemple, du GaN, est illustré sur la figure 4. Voir également, par exemple, Joshin, Proceedings of Asia-Pacific Microwave Conférence, 2006. Dans le dispositif HEMT latéral 140 illustré sur la figure 4, les électrons se déplacent horizontalement de la source 142 vers le drain 144 le long du gaz d’électrons bidimensionnel 148 (2DEG) formé au niveau de l’interface entre la couche AlGaN 146 et la couche de GaN 150. La tension de la grille 152 module le 2DEG 148 pour ouvrir et fermer le trajet de courant. Un champ électrique élevé est accumulé entre le drain 144 et la grille 152 et une tension de rupture est d’ordinaire limitée par ce champ électrique. La densité d’électrons du 2DEG 148 détermine la résistance à l’état passant (Ron) et le courant d’attaque. Comme la densité d’électrons du 2DEG 148 (5-10xl012/cm2) est induite par effet de polarisation, la tension résiduelle du décalage du CTE peut modifier la performance du dispositif ainsi que la fiabilité du dispositif. Voir Jocob Leach et Hadis Morkoc, Proceedings of the IEEE, 1127, V98, No. 7, July 2010. La présente invention permet la réduction de la tension résiduelle issue du décalage du CTE et fournit une performance de dispositif plus stable.
[0057] Un autre avantage de la présente invention est qu’elle fournit l’option de transfert de la couche de nitrure de groupe IIIA de haute qualité (par exemple, une couche de GaN déposée par dépôt épitaxial) vers un autre substrat porteur qui est mis au point pour couvrir l’application du dispositif. Par exemple, un substrat porteur isolant ou semi-isolant ou à haute résistivité, tel qu’un saphir ou AIN polycristallin, est utilisé pour les dispositifs HEMT radiofréquence (RF) construit dans des couches de GaN pour minimiser la perte de RF et la distorsion du signal. Les dispositifs HEMT RF comprennent des structures similaires aux dispositifs d’alimentation HEMT, mais ils fonctionnent à des tensions plus basses. La structure du HEMT RF est une structure latérale comme celle du dispositif d’alimentation haute tension (600V). Etant donné que le besoin en tension est bien inférieur (<100V), la couche de GaN peut ne pas être aussi épaisse que pour un dispositif d’alimentation, mais par contre, la structure et la séquence de la couche sont d’ordinaire identiques. Ces dispositifs sont conçus sur des substrats semi-isolants pour éviter le couplage de substrat en signal haute fréquence, dans le silicium haute résistivité (> 1000ohm-cm)du cas GaN/Si(l 11) de Nitronex. Un substrat porteur hautement conducteur, tel que du diamant ou du Si revêtu de diamant, peut être utilisé pour les dispositifs HEMT d’alimentation pour faciliter la dissipation de chaleur.
[0058] Dans certains modes de réalisation, la structure telle qu’illustrée sur la figure 1D est adaptée à une utilisation comme point de départ dans la fabrication de dispositifs d’alimentation haute tension. Dans la fabrication de dispositifs d’alimentation haute tension, les îlots mésa comprenant le matériau de nitrure de groupe IIIA (par exemple, GaN) peuvent être transférés vers un substrat porteur pour la croissance supplémentaire du matériau de nitrure de groupe IIIA et la fabrication ultérieure du dispositif. Dans certains modes de réalisation, le substrat porteur possède des propriétés de haute conductivité thermique et de faible conductivité électrique. Dans certains modes de réalisation, le substrat porteur peut comprendre un substrat semi-conducteur monocristallin à haute résistivité, tel qu’un substrat de silicium monocristallin à haute résistivité, un substrat de silicium polycristallin, un substrat de nitrure d’aluminium, un substrat de saphir, un substrat de nitrure d’aluminium polycristallin, un substrat de diamant, une tranche de silicium revêtue de diamant, et similaire.
Si nous regardons maintenant les figures 5A à 5D, une structure multicouche 200 est fournie, » comprenant une tranche de base semi-conductrice monocristalline 202, une couche de structures de support 204 dérivée de la couche diélectrique (par exemple, une couche d’oxyde enterrée, et 14 sur la figure 1 A), une couche comprenant le motif d’îlots mésa 206 (dérivée de la couche de dispositif 16 sur la figure IA), et la couche de nitrure de groupe IIIA 208 formée sur la couche comprenant le motif d’îlots mésa 206.
[0059] Dans certains modes de réalisation, une mince couche de liaison interfaciale 210 est déposée sur la couche de nitrure de groupe IIIA 208. Dans certains modes de réalisation, la mince couche de liaison interfaciale 210 comprend entre environ 1 nanomètre et environ 5 nanomètres d’oxyde d’aluminium (AI2O3). La couche de liaison interfaciale 210 peut être déposée par dépôt de couche atomique ou épitaxie par faisceaux moléculaires. Dans certains modes de réalisation, une couche d’oxyde d’aluminium (AI2O3) est formée sur la couche de nitrure de groupe IIIA avant transfert sur le substrat porteur.
[0060] Après dépôt de la couche de liaison interfaciale 210, la couche peut être activée pour liaison par activation par plasma d’oxygène ou d’azote. Dans certains modes de réalisation, l’outil d’activation de surface par plasma d’oxygène est un outil disponible dans le commerce, tel que ceux disponibles dans le groupe EV, tel que le système d’activation par plasma à basse température EVG®810LT. La tranche donneuse semi-conductrice monocristalline éventuellement nettoyée est chargée dans la chambre. La chambre est évacuée et remplie à nouveau avec de ΓΟ2 à une pression inférieure à la pression atmosphérique pour créer ainsi le plasma. La structure multicouche de SOI 200 est exposée à ce plasma pendant le temps souhaité, qui peut aller d’environ 1 seconde à environ 120 secondes. L’oxydation de surface par plasma d’oxygène est effectuée afin de rendre la surface avant de la couche de liaison interfaciale 210 hydrophile et apte à former la liaison à un substrat de base semi-conducteur monocristallin préparé selon le procédé décrit plus haut.
[0061] Si nous regardons maintenant la figure 5B, la structure multicouche 200 comprenant une tranche de base semi-conductrice monocristalline 202, une couche de structure de support 204 dérivée de la couche diélectrique (par exemple, couche d’oxyde enterrée, 14 sur la figure 1 A), une couche comprenant le motif d’îlots mésa 206 (dérivée de la couche de dispositif 16 sur la figure IA), et la couche de nitrure de groupe IIIA 208 formée sur la couche comprenant le motif d’îlots mésa 206, et la couche de liaison interfaciale activée 210 est ensuite liée à un substrat de base ou porteur 220. Le substrat de base ou porteur 220 peut être n’importe quel substrat qui efct adapté à une application spécifique. Pour les dispositifs HEMT d’alimentation, des substrats ayant une bonne conductivité thermique, tels que des substrats de diamant, sont adaptés. Pour les dispositifs d’alimentation verticaux, des substrats métalliques, tels que des substrats de cuivre, sont adaptés. Pour les dispositifs DEL, un substrat transparent, tel que du saphir ou du verre, sont adaptés. Pour les dispositifs RF HEMT, des substrats semi-isolants oü isolants sont préférés, tels que du saphir, du Si à haute résistivité, de 1Ά1Ν, etc. La liaison entre la structure multicouche 200 et le substrat porteur 220 n’a pas besoin d’être forte. Dans certains modes de réalisation, le substrat de base 220 procure uniquement un support à l’îlot mésa de GaN. Dans certains modes de réalisation, il n’existe pas de processus de suppression de liaison consécutif, tel qu’un clivage. Dans certains modes de réalisation, la couche d’interface est optionnelle, pourvu qu’un processus de liaison assisté par activation par plasma soit utilisé.
[0062] Selon le processus de la présente invention, la couche diélectrique 204 est gravée pour éliminer la couche diélectrique et le substrat de base en silicium monocristallin 202. Dans certains modes de réalisation, la couche diélectrique est gravée en immergeant la structure liée dans une solution de gravure comprenant 1-10 % de HF. Une fois la gravure de la couche diélectrique restante effectuée, le motif d’îlots mésa 206 et la couche de nitrure de groupe IIIA 208 sont libérés du substrat de base en silicium monocristallin 202 et sont transférés vers le substrat porteur 220. Au niveau de l’interface de la couche de nitrure de groupe IIIA 208 et du substrat porteur 220, la couche de liaison interfaciale 210 est partiellement gravée et affaiblit la résistance de liaison, ce qui s’adapte à toute tension thermique potentielle dans le processus d’épaississement de nitrure de groupe IIIA consécutif.
[0063] Selon le processus de la présente invention, les îlots mésa formés dans la couche donneuse semi-conductrice monocristalline 206 sont ensuite retirés pour préparer ainsi la structure 230 représentée sur la figure 5C comprenant un substrat porteur 220, la couche de liaison interfaciale 210 et la couche de nitrure de groupe IIIA 208. Ce processus de transfert de couche sur un substrat différent fournit des options polyvalentes pour une différente application de dispositif. Sur les îlots mésa de GaN tels que transférés, des DEL, un dispositif d’alimentation HEMT et un dispositif radiofréquence HEMT peuvent être construits. Les îlots mésa formés dans la couche donneuse semi-conductrice monocristalline 206 peuvent être éliminés par gravure soit par une chimie par voie humide, telle qu’une solution HNO3/HF et TMAH ou par gravure par plasma. Dans certains modes de réalisation dans lesquels des ' couches tampons comprenant de l’AIN et/ou de l’AlGaN sont présentes, une gravure au plasma est préférée. La gravure au plasma est également adaptée pour éliminer les couches défectueuses de nitrure de groupe IIIA. Après élimination des couches supérieures défectueuses, une couche de nitrure de groupe IILA de haute qualité 208 (par exemple, de GaN) ayant des dislocations traversantes comprises entre environ 106/cm2 et environ 109/cm2, telles qu’entre environ 107/cm2 et environ 108/cm2, est laissée sur le substrat porteur 220.
[0064] Dans certains modes de réalisation et en référence à la figure 5D, la couche de nitrure de groupe IIIA de haute qualité 208 (par exemple, de GaN) peut être épaissie. Dans certains modes de réalisation, la couche de nitrure de groupe IIIA de haute qualité 208 (par exemple, de GaN) peut être épaissie par dépôt épitaxial, par exemple, par épitaxie en phase vapeur à partir de composés organométalliques (MOVPE) ou épitaxie en phase vapeur aux hydrures (HVPE). Les réacteurs HVPE disponibles dans le commerce incluent le système Aura HVPE d’Agnitron Technology, Inc. Les précurseurs de Ga peuvent être de la poudre de GaN synthétisée ou du liquide de Ga. Du gaz vapeur d’HCl est utilisé pour convertir le GaN ou le liquide de Ga en précurseur de GaCl. Du NH3 est utilisé en tant que précurseur d’azote. De l’Ar est utilisé en tant que gaz porteur. La croissance du GaN survient à une température comprise entre environ 1000°C et environ 1200°C, d’ordinaire d’environ 1000°C à environ 1100°C. Le taux de croissance peut être aussi élevé que 100 micromètres par heure. Dans certains modes de réalisation, la couche de nitrure de groupe IIIA peut être épaissie à une épaisseur comprise entre environ 2 micromètres et environ 50 micromètres, de préférence, entre environ 5 micromètres et environ 10 micromètres. Dans certains modes de réalisation, la couche de nitrure de groupe IIIA peut être épaissie à une épaisseur comprise entre environ 2 micromètres et environ 2000 micromètres, telle qu’entre environ 2 micromètres et environ 1000 micromètres, ou entre environ 100 micromètres et environ 300 micromètres.
[0065] Dans certains modes de réalisation, la couche de nitrure de groupe IIIA épaissie, par exemple, la couche de GaN, peut être dopée pendant le processus de croissance. Dans certains modes de réalisation, la couche de nitrure de groupe IIIA peut être dopée avec un dopant de type N, tel que du silicium Si, du germanium Ge, du soufre S, du sélénium Se et de l’étain Sn. Des précurseurs appropriés qui peuvent être incorporés dans la formule de gaz lors de la croissance de la couche afin de doper la couche avec un dopant de type N peuvent inclure S1H4, GeH4, H2S, H2Se, et (QHsjSn. Dans certains modes de réalisation, la couche de nitrure de groupe IIIA peut être dopée avec un dopant de type P, tel que Mg ou Zn. Des précurseurs appropriés qui peuvent être incorporés dans la formule de gaz lors de la croissance de la couche afin de doper la couche avec un dopant de type N peuvent inclure le bis(cyclopentadiényle) de magnésium, le zinc diéthylique et le zinc diméthylique. Dans certains modes de réalisation, la couche épaissie de nitrure de groupe IIIA, par exemple, la couche de GaN, peut être dopée avec du silicium. Dans certains modes de réalisation, du gaz de S1H4 peut être ajouté à la formule de gaz lors du processus d’épaississement de la couche de nitrure de groupe IIIA afin de doper la couche avec du Si. Dans certains modes de réalisation, du gaz de S1H4 peut être ajouté lors de l’épaississement de la couche de GaN afin de doper la couche de GaN avec du Si. L’inclusion de S1H4 lors de l’épaississement de la couche de nitrure de groupe IIIA peut conduire au dopage de la couche avec du Si pour préparer ainsi une couche de type n de nitrure de groupe IIIA. L’inclusion de S1H4 lors de l’épaississement de la couche de GaN peut conduire au dopage de la couche avec du Si pour préparer ainsi la couche de GaN de type N. La concentration de dopant peut aller d’environ lxlO15 atomes dopants/cm3 à environ 5xl020 atomes dopants/cm3. Dans certains modes de réalisation pour préparer des couches de nitrure de groupe MA N-, la concentration de dopant Si peut aller d’environ lxlO15 atomes dopants/cm3 à environ 3xl017 atomes dopants/cm3, telle que d’environ lxlO16 atomes dopants/cm3 à environ 3xl016 atomes dopants/cm3. Dans certains modes de réalisation pour préparer des couches de nitrure de groupe ΠΙΑ N+, la concentration du Si dopant peut aller d’environ lxlO18 atomes
Λ ΛΛ Λ 1Q dopants/cm à environ 5x10 atomes dopants/cm , telle que d’environ 1x10 atomes dopants/cm3 à environ 3xl020 atomes dopants/cm3. Dans certains modes de réalisation, par exemple, des modes de réalisation dans lesquels les couches de nitrure de groupe IIIA sont destinées à des dispositifs d’alimentation haute tension verticaux de nitrure de gallium sur nitrure de gallium, le niveau de dopant peut être modifié lors de la croissance de la couche de nitrure de groupe IIIA épaissie. La variation du niveau de dopant permet la croissance d’une couche de nitrure de groupe IIIA ayant de multiples couches ayant différentes concentrations de dopant. Dans certains modes de réalisation, la couche de nitrure de groupe IIIA peut tout d’abord être dopée avec un dopant N-, tel que Si, à un niveau de dopant d’environ lxlO15 atomes dopants/cm3 à environ 3xl017 atomes dopants/cm3, tel que d’environ lxlO16 atomes dopants/cm3 à environ 3x1016 atomes dopants/cm3, ce qui est suivi par la formation d’une couche N+ par augmentation du niveau de dopant d’entre environ lxlO18 atomes dopants/cm3 à environ 5xl020 atomes dopants/cm3, tel que d’environ lxlO19 atomes dopants/cm3 à environ 3x1020 atomes dopants/cm3.
[0066] Des structures multicouches 230 comprenant le substrat porteur 220, la couche de liaison interfaciale 210, et la couche épaissie de nitrure de groupe IIIA 208, comme illustrées sur la figure 5D, sont adaptées à la fabrication de dispositifs d’alimentation HEMT avec une application cible de 800-1000V. Les structures sont également adaptées aux dispositifs HEMT RF, aux DEL, aux diodes laser et aux dispositifs d’alimentation haute tension verticaux de nitrure de gallium sur nitrure de gallium, entre autres utilisations.
[0067] Dans certains modes de réalisation, les structures multicouche 230 comprenant un substrat porteur 220, la couche de liaison interfaciale 210 et la couche épaissie de nitrure de groupe IIIA 208, telles qu’illustrées sur la figure 5D, peuvent également être soumises à une croissance supplémentaire par épitaxie, par exemple, épitaxie en phase vapeur aux hydrures (HVPE), pour atteindre une épaisseur cible d’au moins environ 50 micromètres, telle qu’entre environ 50 micromètres et environ 2000 micromètres, ou entre environ 50 micromètres et environ 1000 micromètres, telle qu’entre environ 100 micromètres et environ 500 micromètres. Les couches épaissies de nitrure de groupe IIIA peuvent être obtenues avec une densité de dislocations traversantes réduite. Dans certains modes de réalisation, les couches de nitrure de groupe IIIA ayant une épaisseur comprise entre environ 50 micromètres et environ 2000 micromètres, telle qu’entre environ 100 micromètres et environ 1000 micromètres peuvent présenter une dislocation traversante inférieure à 106/cm2, telle qu’entre environ 10 /cm et environ 10 /cm , ou entre environ 10 /cm et environ 10 /cm , qui est comparée à des matériaux massifs de GaN. De telles structures 230 sont adaptées à une utilisation dans la fabrication de dispositifs d’alimentation verticaux (par exemple, de dispositifs d’alimentation HEMT) et de diodes laser ainsi que de DEL à forte luminosité. Voir, par exemple, Uesugi, CS MANTECH Conférence, Florida, 2009. Un dispositif d’alimentation vertical est adapté à la gestion d’une puissance élevée, telle que 20kW et supérieure. Les structures 230 illustrées sur la figure 5D sont également adaptées à des dispositifs d’alimentation haute tension verticaux de nitrure de gallium sur nitrure de gallium. Voir, par exemple, Kizilyalli et al., Vertical Devices in Bulk GaN Drive Diode Performance to Near-Theoretical Limits, HOW2POWER TODAY, March 2013. L’avantage du dispositif d’alimentation vertical sur le dispositif HEMT latéral est : une plus petite taille, une tension de rupture plus élevée et une inductance parasite plus faible. Toutefois, étant donné le flux de courant à travers l’ensemble de la couche GaN, les exigences en matière de qualité de GaN, tels qu’en matière de dislocations traversantes et d’impuretés, sont plus strictes. Jusqu’ici, un dispositif d’alimentation vertical est fabriqué sur des substrats massifs de GaN de petite taille qui sont coûteux. Dans la présente divulgation, comme la croissance du GaN a lieu sur des îlots mésa flottants ou semi-flottants, on obtient une approche viable à la croissance de matériaux de GaN épais qui ont des propriétés physiques et électriques comparables à celles de substrats de GaN massifs à plus faible coût. Le procédé divulgué utilise un procédé de croissance classique, MOCVD ou MOVPE et est adaptable à la fabrication sur de grands substrats.
[0068] La présente invention fournit par conséquent des couches épaisses de nitrure de groupe IIIA de haute qualité, des couches de GaN appropriées, sans fissures. Les couches de nitrure de groupe IIIA peuvent être déposées à des épaisseurs d’au moins 500 nanomètres, et peuvent être développées jusqu’à 1000 micromètres d’épaisseur. Le procédé de la présente invention minimise la tension résiduelle dans la couche de GaN, réduisant ainsi l’impact de la tension sur la performance du dispositif. La technique est adaptée de manière appropriée à une grande taille de tranche jusqu’à 200 mm et au-delà. Le procédé de la présente invention fournit des options de transfert de couche, élimine le dommage potentiel sur le dispositif RF d’alimentation provenant de la couche conductrice entre la couche d’ensemencement d’AIN et le substrat de Si en raison de l’autodopage de l’Al dans le Si. Le procédé de la présente invention permet l’intégration de dispositif optoélectronique avec des dispositifs CMOS sur des substrats de Si. Le procédé de la présente invention améliore la qualité du GaN pour stimuler la performance des dispositifs DEL, RF, d’alimentation.
[0069] Ayant procédé à une description détaillée de l’invention, il apparaît évident que des modifications et variations peuvent y être apportées sans s’écarter de la portée de l’invention définie dans les revendications annexées.
[0070] Etant donné que divers changement peuvent être apportés aux compositions et processus ci-dessus sans s’écarter de la portée de l’invention, il est entendu que toute la matière contenue dans la description ci-dessus sera interprétée comme illustrative et non comme limitative.
[0071] Lors de l’introduction des éléments de la présente invention ou d’un/de mode(s) de réalisation préféré(s) de celle-ci, les articles « un », « une », « le », « la » et « ledit » sont censés signifier qu’il existe un ou plusieurs des éléments. Les termes « comprenant », « incluant » et « ayant » sont censés être inclusifs et signifier qu’il peut exister des éléments en plus des éléments énumérés.
Claims (59)
- REVENDICATIONS :1. Procédé de formation d’une structure multicouche, le procédé comprenant : la formation d’un motif comprenant une pluralité d’îlots mésa sur une structure de semi-conducteur sur isolant, dans lequel la structure de semi-conducteur sur isolant comprend une tranche de base semi-conductrice monocristalline, une couche diélectrique en contact interfacial avec la tranche de base semi-conductrice monocristalline, et une couche de dispositif semi-conductrice monocristalline en contact interfacial avec la couche diélectrique, et dans lequel en outre le motif comprenant la pluralité d’îlots mésa est formé dans la couche de dispositif semi-conductrice monocristalline ; la formation d’une couche de nitrure d’aluminium sur le motif comprenant la pluralité d’îlots mésa ; et la formation d’une couche de nitrure de groupe ΠΙΑ en contact interfacial avec la couche de nitrure d’aluminium.
- 2. Procédé selon la revendication 1, dans lequel la tranche de base semi-conductrice monocristalline comprend deux surfaces principales généralement parallèles, dont une est une surface avant de la tranche de base semi-conductrice monocristalline et l’autre est une surface arrière de la tranche de base semi-conductrice monocristalline, un rebord circonférentiel joignant les surfaces avant et arrière de la tranche de base semi-conductrice monocristalline, une région massive entre les surfaces avant et arrière, et un plan central de la tranche de base semi-conductrice monocristalline entre les surfaces avant et arrière de la tranche de base semi-conductrice monocristalline.
- 3. Procédé selon la revendication 1, dans lequel la tranche de base semi-conductrice monocristalline comprend un matériau semi-conducteur choisi dans le groupe constitué de silicium, carbure de silicium, saphir et nitrure d’aluminium.
- 4. Procédé selon la revendication 1, dans lequel la tranche de base semi-conductrice monocristalline comprend une tranche de base en silicium monocristalline découpée d’un lingot de silicium monocristallin développé par le procédé de Czochralski ou le procédé de zone flottante.
- 5. Procédé selon la revendication 1, dans lequel la couche diélectrique comprend un matériau choisi dans le groupe constitué de dioxyde de silicium, nitrure de silicium, oxynitrure de silicium, oxyde d’hafnium, oxyde de titane, oxyde de zirconium, oxyde de lanthane, oxyde de baryum et d’une combinaison de ceux-ci.
- 6. Procédé selon la revendication 1, dans lequel la couche diélectrique comprend du dioxyde de silicium.
- 7. Procédé selon la revendication 1, dans lequel la couche de dispositif semi-conductrice monocristalline comprend un matériau semi-conducteur choisi dans le groupe constitué de silicium, carbure de silicium, saphir et nitrure d’aluminium.
- 8. Procédé selon la revendication 1, dans lequel la couche de dispositif semi-conductrice monocristalline comprend du silicium monocristallin.
- 9. Procédé selon la revendication 8, dans lequel la couche de dispositif en silicium monocri stalline comprend une orientation de cristal (111).
- 10. Procédé selon la revendication 1, dans lequel la pluralité d’îlots mésa sont formés dans la couche de dispositif semi-conductrice monocristalline en éliminant une partie de la couche de dispositif semi-conductrice monocristalline pour former ainsi un motif comprenant la pluralité d’îlots mésa.
- 11. Procédé selon la revendication 10, dans lequel les îlots mésa sont interconnectés par un pont de matériau semi-conducteur.
- 12. Procédé selon la revendication 10, dans lequel la partie de la couche de dispositif semi-conductrice monocristalline retirée forme un motif d’îlots mésa dans la couche de dispositif semi-conductrice monocristalline, chaque îlot mésa ayant une forme de quadrilatère, et dans lequel en outre chaque côté de la forme de quadrilatère a une dimension comprise entre 10 micromètres et 10 000 micromètres.
- 13. Procédé selon la revendication 12, dans lequel la partie de la couche de dispositif semi-conductrice monocristalline retirée forme un motif d’îlots mésa dans la couche de dispositif semi-conductrice monocristalline, chaque îlot mésa ayant une forme de quadrilatère, et dans lequel en outre chaque côté de la forme de quadrilatère a une dimension comprise entre environ 1000 micromètres et environ 10 000 micromètres.
- 14. Procédé selon la revendication 12, dans lequel la partie de la couche de dispositif semi-conductrice monocristalline retirée forme un motif d’îlots mésa dans la couche de dispositif semi-conductrice monocristalline, chaque îlot mésa ayant une forme de quadrilatère, et dans lequel en outre chaque côté de la foime de quadrilatère possède une dimension comprise entre 10 micromètres et 500 micromètres.
- 15. Procédé selon la revendication 10, comprenant en outre l’élimination d’une partie de la couche diélectrique pour former ainsi un motif de colonnes de support dans la couche diélectrique, dans lequel chaque colonne de support supporte un îlot mésa.
- 16. Procédé selon la revendication 10, dans lequel la partie de la couche de dispositif semi -conductrice monocristalline éliminée forme un motif d’îlots mésa dans la couche de dispositif semi-conductrice monocristalline, chaque îlot mésa ayant une forme rectangulaire, et dans lequel en outre chaque côté de la forme rectangulaire a une dimension comprise entre 10 micromètres et 10 000 micromètres.
- 17. Procédé selon la revendication 16, dans lequel les îlots mésa de forme rectangulaire sont interconnectés par un pont de matériau semi-conducteur.
- 18. Procédé selon la revendication 16, dans lequel la partie de la couche de dispositif semi-conductrice monocristalline éliminée forme un motif d’îlots mésa dans la couche de dispositif semi-conductrice monocristalline, chaque îlot mésa ayant une forme rectangulaire, et dans lequel en outre chaque côté de la forme rectangulaire a une dimension comprise entre 1000 micromètres et 10 000 micromètres.
- 19. Procédé selon la revendication 16, dans lequel la partie de la couche de dispositif semi-conductrice monocristalline éliminée forme un motif d’îlots mésa dans la couche de dispositif semi-conductrice monocristalline, chaque îlot mésa ayant une forme rectangulaire, et dans lequel en outre chaque côté de la forme rectangulaire a une dimension comprise entre 10 micromètres et 500 micromètres.
- 20. Procédé selon la revendication 16, comprenant en outre l’élimination d’une partie de la couche diélectrique pour former ainsi un motif de colonnes de support dans la couche diélectrique, dans lequel chaque colonne de support supporte un îlot mésa.
- 21. Procédé selon la revendication 1, dans lequel une couche de nitrure d’aluminium et de gallium est formée sur la couche de nitrure d’aluminium avant la formation de la couche de nitrure de groupe ΙΠΑ sur le motif comprenant la pluralité d’îlots mésa, dans lequel la couche de nitrure de groupe IIIA est formée en contact interfacial avec la couche de nitrure d’aluminium et de gallium.
- 22. Procédé selon la revendication 1, dans lequel la couche de nitrure de groupe IIIA est déposée par dépôt chimique en phase vapeur à partir de composés organométal 1 iques (MOCVD).
- 23. Procédé selon la revendication 1, dans lequel la couche de nitrure de groupe IIIA est déposée par épitaxie en phase vapeur à partir de composés organométal 1 i ques (MOVPE).
- 24. Procédé selon la revendication 1, dans lequel la couche de nitrure de groupe HIA est déposée par épitaxie par faisceaux moléculaires (MBE).
- 25. Procédé selon la revendication 1, dans lequel la couche de nitrure de groupe IIIA comprend du nitrure de gallium.
- 26. Procédé selon la revendication 1, dans lequel la couche de nitrure de groupe IIIA a une épaisseur comprise entre 500 nanomètres et 100 micromètres.
- 27. Procédé selon la revendication 1, dans lequel la couche de nitrure de groupe IIIA a une épaisseur comprise entre 2 micromètres et 10 micromètres.
- 28. Procédé selon la revendication 1, dans lequel la couche de nitrure de groupe IIIA possède une densité de dislocations traversantes comprise entre 106/cm2 et 109/cm2.
- 29. Procédé selon la revendication 1, dans lequel la couche de nitrure de groupe IIIA possède une densité de dislocations traversantes comprise entre 107cm2 et 108/cmf
- 30. Procédé selon la revendication 1, dans lequel des puits quantiques sont formés dans la couche de nitrure de groupe ΙΠΑ formée sur le motif comprenant la pluralité d’îlots mésa.
- 31. Procédé selon la revendication 30, dans lequel une couche de contact de P-GaN est développée sur les puits quantiques pour préparer ainsi une structure de diode électroluminescente.
- 32. Procédé selon la revendication 31, dans lequel un îlot mésa comprenant la couche de nitrure de groupe ΠΙΑ, les puits quantiques et la couche de contact de P-GaN sont transférés sur un substrat de verre.
- 33. Procédé selon la revendication 1, dans lequel un dispositif d’alimentation HEMT latéral est formé dans la couche de nitrure de groupe ΙΠΑ.
- 34. Structure multicouche comprenant : une tranche de base semi-conductrice monocristalline comprenant deux surfaces principales généralement parallèles, l’une étant une surface avant de la tranche de base semi-conductrice monocristalline et l’autre étant une surface arrière de la tranche de base semi-conductrice monocristalline, un rebord circonférentiel joignant les surfaces avant et arrière de la tranche de base semi-conductrice monocristalline, une région massive entre les surfaces avant et arrière, et un plan central de la tranche de base semi-conductrice monocristalline entre les surfaces avant et arrière de la tranche de base semi-conductrice monocristalline ; une couche diélectrique en contact interfacial avec une surface principale de la tranche de base semi-conductrice monocristalline; une couche de dispositif semi-conductrice monocristalline en contact interfacial avec la couche diélectrique, la couche de dispositif semi-conductrice monocristalline comprenant un motif comprenant une pluralité d’îlots mésa ; une couche de nitrure d’aluminium en contact interfacial avec la couche de dispositif semi-conductrice monocristalline ; et une couche de nitrure de groupe IIIA en contact interfacial avec la couche de nitrure d’aluminium.
- 35. Structure multicouche selon la revendication 34, dans laquelle la tranche de base semi-conductrice monocristalline comprend un matériau semi-conducteur choisi dans le groupe constitué de silicium, de carbure de silicium, de saphir et de nitrure d’aluminium.
- 36. Structure multicouche selon la revendication 34, dans laquelle la couche diélectrique comprend un matériau choisi dans le groupe constitué de dioxyde de silicium, de nitrure de silicium, d’oxynitrure de silicium, d’oxyde d’hafnium, d’oxyde de titane, d’oxyde de zirconium, d’oxyde de lanthane, d’oxyde de baryum et d’une combinaison de ceux-ci.
- 37. Structure multi couche selon la revendication 34 dans laquelle la couche diélectrique comprend du dioxyde de silicium.
- 38. Structure multicouche selon la revendication 34, dans laquelle la couche de dispositif semi-conductrice monocristalline comprend un matériau semi-conducteur choisi dans le groupe constitué de silicium, de carbure de silicium, de saphir et de nitrure d’aluminium.
- 39. Structure multicouche selon la revendication 34, dans laquelle la couche de dispositif semi-conductrice monocristalline comprend du silicium monocristallin.
- 40. Structure multicouche selon la revendication 39, dans laquelle la couche de dispositif en silicium monocristalline comprend une orientation de cristal (111).
- 41. Structure multicouche selon la revendication 34, dans laquelle les îlots mésa sont interconnectés par un pont de matériau semi-conducteur.
- 42. Structure multicouche selon la revendication 34, dans laquelle chaque îlot mésa à l’intérieur du motif comprend une forme de quadrilatère, et dans laquelle en outre chaque côté de la forme de quadrilatère a une dimension comprise entre 10 micromètres et 10 000 micromètres.
- 43. Structure multicouche selon la revendication 34, dans laquelle chaque îlot mésa à l’intérieur du motif comprend une forme de quadrilatère, et dans laquelle en outre chaque côté de la forme de quadrilatère a une dimension comprise entre 1000 micromètres et 10 000 micromètres.
- 44. Structure multicouche selon la revendication 34, dans laquelle chaque îlot mésa à l’intérieur du motif comprend une forme de quadrilatère, et dans laquelle en outre chaque côté de la forme de quadrilatère a une dimension comprise entre 10 micromètres et 500 micromètres.
- 45. Structure multicouche selon la revendication 34, dans laquelle chaque îlot mésa à l’intérieur du motif comprend une forme rectangulaire, et dans laquelle en outre chaque côté de la forme rectangulaire a une dimension comprise entre 10 micromètres et 10 000 micromètres.
- 46. Structure multi couche selon la revendication 34, dans laquelle chaque îlot mésa à l’intérieur du motif comprend une forme rectangulaire, et dans laquelle en outre chaque côté de la forme rectangulaire a une dimension comprise entre 1000 micromètres et 10 000 micromètres.
- 47. Structure multi couche selon la revendication 34, dans laquelle chaque îlot mésa à l’intérieur du motif comprend une forme rectangulaire, et dans laquelle en outre chaque côté de la forme rectangulaire a une dimension comprise entre 10 micromètres et 500 micromètres.
- 48. Structure multi couche selon la revendication 34, dans laquelle la couche diélectrique comprend des structures de support, chaque structure de support supportant un îlot mésa dans la couche de dispositif semi-conductrice monocristalline.
- 49. Structure multi couche selon la revendication 34, dans laquelle une couche de nitrure d’aluminium est en contact interfacial avec la couche de dispositif semi-conductrice monocristalline, une couche de nitrure d’aluminium et de gallium est en contact interfacial avec la couche de nitrure d’aluminium, et la couche de nitrure de groupe ΠΙΑ est en contact interfacial avec la couche de nitrure d’aluminium et de gallium.
- 50. Structure multi couche selon la revendication 34, dans laquelle la couche de nitrure de groupe ΙΠΑ comprend du nitrure de gallium.
- 51. Structure multi couche selon la revendication 34, dans laquelle la couche de nitrure de groupe ΙΠΑ a une épaisseur comprise entre 500 nanomètres et 100 micromètres.
- 52. Structure multi couche selon la revendication 34, dans laquelle la couche de nitrure de groupe ΙΠΑ a une épaisseur comprise entre 2 micromètres et 10 micromètres.
- 53. Structure multi couche selon la revendication 34, dans laquelle la couche de nitrure de groupe IIIA a une densité de dislocations traversantes comprise entre 107cm2 et 109/cm2.
- 54. Structure multicouche selon la revendication 34, dans laquelle la couche de nitrure de groupe MA a une densité de dislocations traversantes comprise entre 107cm2 et 108/cm2.
- 55. Structure multicouche selon la revendication 34, comprenant en outre des puits quantiques formés dans la couche de nitrure de groupe ΠΙΑ et une couche de contact de P-GaN.
- 56. Structure multicouche selon la revendication 34, comprenant en outre les composants d’un dispositif d’alimentation HEMT latéral.
- 57. Structure multicouche selon la revendication 34, comprenant en outre les composants d’un dispositif radiofréquence HEMT latéral.
- 58. Structure multicouche selon la revendication 34, comprenant en outre les composants d’une diode électroluminescente.
- 59. Structure multicouche selon la revendication 34, comprenant en outre les composants d’une diode laser.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201462095282P | 2014-12-22 | 2014-12-22 | |
| US62095282 | 2014-12-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR3030877A1 FR3030877A1 (fr) | 2016-06-24 |
| FR3030877B1 true FR3030877B1 (fr) | 2019-11-08 |
Family
ID=55173948
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1563137A Active FR3030877B1 (fr) | 2014-12-22 | 2015-12-22 | Fabrication de couches de nitrure de groupe iiia sur structures de semi-conducteur sur isolant |
| FR1911190A Active FR3087045B1 (fr) | 2014-12-22 | 2019-10-09 | Fabrication de couches de nitrure de groupe IIIA sur structures de semi-conducteur sur isolant |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR1911190A Active FR3087045B1 (fr) | 2014-12-22 | 2019-10-09 | Fabrication de couches de nitrure de groupe IIIA sur structures de semi-conducteur sur isolant |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US10262855B2 (fr) |
| FR (2) | FR3030877B1 (fr) |
| WO (1) | WO2016106231A1 (fr) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9768271B2 (en) * | 2013-02-22 | 2017-09-19 | Micron Technology, Inc. | Methods, devices, and systems related to forming semiconductor power devices with a handle substrate |
| WO2016106231A1 (fr) * | 2014-12-22 | 2016-06-30 | Sunedison Semiconductor Limited | Fabrication de couches de nitrure du groupe iiia sur des structures de semi-conducteur sur isolant |
| US10302864B2 (en) * | 2016-06-02 | 2019-05-28 | Ohio State Innovation Foundation | Method of forming a deterministic thin film from a crystal substrate by etching a bilayer bonding interface to create a channel |
| US20180019169A1 (en) * | 2016-07-12 | 2018-01-18 | QMAT, Inc. | Backing substrate stabilizing donor substrate for implant or reclamation |
| US10186630B2 (en) * | 2016-08-02 | 2019-01-22 | QMAT, Inc. | Seed wafer for GaN thickening using gas- or liquid-phase epitaxy |
| US20180138357A1 (en) * | 2016-11-11 | 2018-05-17 | QMAT, Inc. | Micro-light emitting diode (led) fabrication by layer transfer |
| KR102614121B1 (ko) * | 2016-11-24 | 2023-12-14 | 현대자동차주식회사 | 클러치 |
| CN109273526B (zh) * | 2018-10-24 | 2024-06-14 | 江西华讯方舟智能技术有限公司 | 一种高性能晶体管及其制造方法 |
| CN111362701B (zh) * | 2018-12-25 | 2022-01-07 | 比亚迪股份有限公司 | 一种碳化硅晶块的制备装置、碳化硅晶块及其制备方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US262855A (en) * | 1882-08-15 | Pipe-coupling | ||
| US483379A (en) * | 1892-09-27 | Spoon | ||
| JP2617798B2 (ja) | 1989-09-22 | 1997-06-04 | 三菱電機株式会社 | 積層型半導体装置およびその製造方法 |
| US6982460B1 (en) * | 2000-07-07 | 2006-01-03 | International Business Machines Corporation | Self-aligned gate MOSFET with separate gates |
| US20080071701A1 (en) | 2006-09-14 | 2008-03-20 | Lehman Brothers Inc. | Methods and Systems for Providing Swap Indices |
| US8236638B2 (en) * | 2007-04-18 | 2012-08-07 | Freescale Semiconductor, Inc. | Shallow trench isolation for SOI structures combining sidewall spacer and bottom liner |
| KR100901822B1 (ko) | 2007-09-11 | 2009-06-09 | 주식회사 실트론 | 질화갈륨 성장용 기판 및 질화갈륨 기판 제조 방법 |
| US7915643B2 (en) * | 2007-09-17 | 2011-03-29 | Transphorm Inc. | Enhancement mode gallium nitride power devices |
| US8846505B2 (en) * | 2009-03-09 | 2014-09-30 | Skokie Swift Corporation | Method of growing semiconductor micro-crystalline islands on an amorphous substrate |
| TW201108328A (en) | 2009-08-21 | 2011-03-01 | Univ Nat Central | Method for fabricating a semi-polar nitride semiconductor |
| JP5117588B2 (ja) * | 2010-09-07 | 2013-01-16 | 株式会社東芝 | 窒化物半導体結晶層の製造方法 |
| JP5627649B2 (ja) | 2010-09-07 | 2014-11-19 | 株式会社東芝 | 窒化物半導体結晶層の製造方法 |
| US8723185B2 (en) | 2010-11-30 | 2014-05-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing wafer distortion through a high CTE layer |
| CN102117869B (zh) | 2011-01-21 | 2013-12-11 | 厦门市三安光电科技有限公司 | 一种剥离发光二极管衬底的方法 |
| US8786053B2 (en) * | 2011-01-24 | 2014-07-22 | Soraa, Inc. | Gallium-nitride-on-handle substrate materials and devices and method of manufacture |
| JP6196987B2 (ja) * | 2012-02-14 | 2017-09-13 | ヘキサジェム アーベー | 窒化ガリウムナノワイヤに基づくエレクトロニクス |
| US9650723B1 (en) * | 2013-04-11 | 2017-05-16 | Soraa, Inc. | Large area seed crystal for ammonothermal crystal growth and method of making |
| US9520695B2 (en) * | 2013-10-18 | 2016-12-13 | Soraa Laser Diode, Inc. | Gallium and nitrogen containing laser device having confinement region |
| KR102171286B1 (ko) * | 2014-07-11 | 2020-10-29 | 삼성전자주식회사 | 반도체 패키지 및 그 제조방법 |
| US9899499B2 (en) * | 2014-09-04 | 2018-02-20 | Sunedison Semiconductor Limited (Uen201334164H) | High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss |
| WO2016106231A1 (fr) * | 2014-12-22 | 2016-06-30 | Sunedison Semiconductor Limited | Fabrication de couches de nitrure du groupe iiia sur des structures de semi-conducteur sur isolant |
-
2015
- 2015-12-21 WO PCT/US2015/067139 patent/WO2016106231A1/fr active Application Filing
- 2015-12-21 US US15/538,474 patent/US10262855B2/en active Active
- 2015-12-22 FR FR1563137A patent/FR3030877B1/fr active Active
-
2019
- 2019-03-05 US US16/292,441 patent/US10796905B2/en active Active
- 2019-10-09 FR FR1911190A patent/FR3087045B1/fr active Active
Also Published As
| Publication number | Publication date |
|---|---|
| WO2016106231A1 (fr) | 2016-06-30 |
| US20190206675A1 (en) | 2019-07-04 |
| US10796905B2 (en) | 2020-10-06 |
| US10262855B2 (en) | 2019-04-16 |
| FR3030877A1 (fr) | 2016-06-24 |
| FR3087045A1 (fr) | 2020-04-10 |
| US20180005815A1 (en) | 2018-01-04 |
| FR3087045B1 (fr) | 2023-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR3030877B1 (fr) | Fabrication de couches de nitrure de groupe iiia sur structures de semi-conducteur sur isolant | |
| KR100805469B1 (ko) | 특히 광학, 전자 공학 또는 광전자 공학용의 기판 제조방법, 및 이 방법에 의한 기판 | |
| KR100746182B1 (ko) | 합성재료 웨이퍼의 제조 방법 | |
| JP6454716B2 (ja) | 高抵抗率ｓｏｉウエハおよびその製造方法 | |
| FR3033933A1 (fr) | Couche thermiquement stable de piegeage de charges pour une utilisation dans la fabrication de structures de semi-conducteur sur isolant | |
| KR100746179B1 (ko) | 에피택셜 기판의 준비 방법 | |
| US10510583B2 (en) | Method of manufacturing silicon germanium-on-insulator | |
| FR2857983A1 (fr) | Procede de fabrication d'une couche epitaxiee | |
| FR2857982A1 (fr) | Procede de fabrication d'une couche epitaxiee | |
| JP2017538288A (ja) | 高抵抗率半導体・オン・インシュレータウエハおよび製造方法 | |
| FR3036844A1 (fr) | Procede de fabrication de semi-conducteur sur isolant | |
| US9041165B2 (en) | Relaxation and transfer of strained material layers | |
| EP4006955A1 (fr) | Procédé basse température de fabrication d'un substrat semiconducteur sur isolant | |
| FR2921200A1 (fr) | Heterostructures semi-conductrices monolithiques epitaxiees et leur procede de fabrication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 2 |
|
| PLFP | Fee payment |
Year of fee payment: 3 |
|
| PLSC | Publication of the preliminary search report |
Effective date: 20180921 |
|
| PLFP | Fee payment |
Year of fee payment: 4 |
|
| TP | Transmission of property |
Owner name: GLOBALWAFERS CO., LTD, TW Effective date: 20190531 |
|
| PLFP | Fee payment |
Year of fee payment: 5 |
|
| PLFP | Fee payment |
Year of fee payment: 6 |
|
| PLFP | Fee payment |
Year of fee payment: 7 |
|
| PLFP | Fee payment |
Year of fee payment: 8 |
|
| PLFP | Fee payment |
Year of fee payment: 9 |