CN109273526B - 一种高性能晶体管及其制造方法 - Google Patents
一种高性能晶体管及其制造方法 Download PDFInfo
- Publication number
- CN109273526B CN109273526B CN201811242989.1A CN201811242989A CN109273526B CN 109273526 B CN109273526 B CN 109273526B CN 201811242989 A CN201811242989 A CN 201811242989A CN 109273526 B CN109273526 B CN 109273526B
- Authority
- CN
- China
- Prior art keywords
- layer
- gan layer
- algan
- undoped gan
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 78
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 239000000463 material Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 19
- 239000013078 crystal Substances 0.000 claims description 13
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 abstract description 3
- 230000005855 radiation Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 230000001603 reducing effect Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明属于电子技术领域，公开了一种高性能晶体管及其制造方法，包括多晶衬底层、键合层、第一非掺杂GaN层、AlGaN层、源电极、漏电极以及栅电极；其中，键合层设置在多晶衬底层第一表面；第一非掺杂GaN层设置在键合层第一表面；AlGaN层设置在非掺杂GaN层第一表面；源电极和漏电极间隔设置在AlGaN层第一表面；栅极设置在AlGaN层第一表面的源电极和漏电极之间区域；由于通过键合和衬底移除技术将AlGaN/GaN器件转移到高导热多晶衬底材料上，有效提高了器件在高频应用时散热性能，从而提高器件及其应用的系统的可靠性；增加了产品的市场竞争力。
Description
技术领域
本发明属于电子技术领域，尤其涉及高性能晶体管及其制造方法。
背景技术
传统市场上的高性能晶体管具有：未掺杂GaN沟道层、与未掺杂GaN沟道层接触的AlGaN电子施主层、提供在AlGaN电子施主层上的未掺杂GaN层、提供在未掺杂GaN层上并彼此间隔开的源电极和漏电极、提供在源电极和漏电极之间的区域中并穿透未掺杂GaN层的凹槽、埋入凹槽并在其底部表面与AlGaN电子施主层相接触的栅电极、在栅电极和漏电极之间区域中提供在未掺杂GaN层上的SiN膜以及高电阻率SiC衬底。由于高电阻率SiC衬底为单晶结构，其导热性能差，在高频应用时器件散热效果差，从而导致高性能晶体管及其所应用的系统可靠性差。
传统的高性能晶体管存在高频应用时器件散热效果差从而导致可靠性差的缺陷。
发明内容
本发明提供了一种高性能晶体管及其制造方法，旨在解决传统技术高性能晶体管中存在在高频和功率应用时器件散热效果差从而导致可靠性差的问题。
本发明是这样实现的，一种高性能晶体管，包括：
多晶衬底层；
设置在所述多晶衬底层第一表面的键合层；
设置在所述键合层第一表面的第一非掺杂GaN层；
设置在所述第一非掺杂GaN层第一表面的AlGaN层；
间隔设置在所述AlGaN层第一表面的源电极和漏电极；及
设置在所述AlGaN层第一表面，且位于所述源电极和所述漏电极之间区域的栅电极。
在其中一个实施例中，还包括分别设置在所述AlGaN层与所述源电极之间以及在所述AlGaN层与所述漏电极之间的两个高掺杂GaN层。
在其中一个实施例中，高掺杂GaN层为N型掺杂。
在其中一个实施例中，所述AlGaN层为高温AlGaN层，Al组分在0.15到0.5之间。
在其中一个实施例中，所述第一非掺杂GaN层和所述AlGaN层均为单晶结构。
在其中一个实施例中，所述栅电极的第二表面位于所述AlGaN层第一表面和所述AlGaN层第二表面之间。
在其中一个实施例中，所述多晶衬底层为高导热材料。
本发明还提供一种高性能晶体管的制造方法，所述方法还包括：
在单晶衬底第二表面生长第二非掺杂GaN层；
在所述第二非掺杂GaN层第二表面化学气相沉淀或分子束外延AlGaN层；
在所述AlGaN层第二表面生长第一非掺杂GaN层；
将多晶衬底与所述第一非掺杂GaN层的第二表面进行键合；
移除所述单晶衬底；
移除所述第二非掺杂GaN层；
在所述AlGaN层第一表面形成栅电极、源电极和漏电极，其所述栅电极位于所述源电极和所述漏电极之间区域。
在其中一个实施例中，在所述在单晶衬底第二表面生长第二非掺杂GaN层之后还包括：
在所述第二非掺杂GaN层第二表面生长高掺杂GaN层；
所述在所述第二非掺杂GaN层第二表面化学气相沉淀或分子束外延AlGaN层具体为：
在所述高掺杂GaN层第二表面化学气相沉淀或分子束外延GaN层；
所述移除所述第二非掺杂GaN层具体为：
移除所述第二非掺杂GaN层和部分所述高掺杂GaN层；
所述移除所述第二非掺杂GaN层之后还包括：
移除栅电极区域的所述高掺杂GaN层和部分所述AlGaN层。
所述在所述AlGaN层第一表面形成栅电极、源电极和漏电极具体为：
在所述高掺杂GaN层第一表面形成源电极和漏电极；在所述栅电极区域的所述AlGaN层的第一表面形成栅电极。
在其中一个实施例中，所述移除栅电极区域的所述高掺杂GaN层具体为：
移除栅电极区域的所述高掺杂GaN层和所述栅电极区域的部分所述AlGaN层。
在其中一个实施例中，高掺杂GaN层为N型掺杂。
在其中一个实施例中，所述AlGaN层为高温AlGaN层。
在其中一个实施例中，所述第一非掺杂GaN层和所述AlGaN层均为单晶结构。
在其中一个实施例中，所述多晶衬底层为高导热材料。
本发明实施例通过键合和衬底移除技术将AlGaN/GaN器件转移到多晶衬底材料上，由于多晶衬底材料的导热系数远大于单晶衬底材料，具有高导热性能，有效提高了器件在高频应用时散热性能，从而提高器件及其应用的系统的可靠性；增加了产品的市场竞争力。
附图说明
为了更清楚地说明本发明实施例中的技术发明，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的高性能晶体管的一种结构示意图；
图2为本发明实施例提供的高性能晶体管的另一种结构示意图；
图3为本发明实施例提供的一种高性能晶体管的制作方法中生成AlGaN层一种示意图；
图4为本发明实施例提供的一种高性能晶体管的制作方法中移除单晶衬底一种示意图；
图5为本发明实施例提供的一种高性能晶体管的制作方法中生成AlGaN层另一种示意图；
图6为本发明实施例提供的一种高性能晶体管的制作方法中移除单晶衬底另一种示意图；
图7为本发明实施例提供的一种高性能晶体管的制作方法中刻蚀栅电极区域一种示意图；
上述图中标号含义如下：
101-多晶衬底层；102-键合层；103-第一非掺杂GaN层；104-AlGaN层；105-源电极；106-漏电极；107-栅电极；108-高掺杂GaN层；109-单晶衬底层；110-第二非掺杂GaN层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
图1示出了本发明实施例提供的高性能晶体管的模块结构，为了便于说明，仅示出了与本发明实施例相关的部分，详述如下：
高性能晶体管包括多晶衬底层101、键合层102、第一非掺杂GaN层103、AlGaN层104、源电极105、漏电极106以及栅电极107。
其中，键合层102设置在多晶衬底层101第一表面；第一非掺杂GaN层103设置在键合层102第一表面；AlGaN层104设置在第一非掺杂GaN层第一表面；源电极105和漏电极106间隔设置在AlGaN层104第一表面；栅极设置在AlGaN层104第一表面，且位于源电极105和漏电极106之间区域。
如图2所示，高性能晶体管还包括两个高掺杂GaN层108。两个掺杂GaN层设置在AlGaN层104与源电极105之间以及在AlGaN层104与漏电极106之间。
高掺杂GaN层108为N型掺杂。N型掺杂的高掺杂GaN层108的载流子为电子，使得具有N型掺杂的高掺杂GaN层108具有较高的载流子浓度，且高掺杂GaN层108与源电极105和漏电极106形成欧姆接触，故有效降低了高性能晶体管的电阻。
AlGaN层104为高温AlGaN层104。通过AlGaN和GaN之间的晶格失配减极化效应，提高AlGaN/GaN异质结材料的迁移率和电子密度。Al组分在0.15到0.5之间
第一非掺杂GaN层103和AlGaN层104均为单晶结构。第一非掺杂GaN层103和AlGaN层104的界面形成二维电子气并作为沟道。
栅电极107的第二表面位于AlGaN层104第一表面和AlGaN层104第二表面之间，即栅电极107是部分陷设在AlGaN层104中，另一部分是外露于AlGaN层104。通过减小栅电极107区域的AlGaN层104的厚度，进一步提高了沟道中电子的浓度。
多晶衬底层101为高导热材料。高导热材料可以为金刚石或高导热陶瓷。多晶衬底层101的厚度可以为100至1000μm。
具体实施中，第一非掺杂GaN层103的厚度可以为1至5μm。高掺杂GaN层108的厚度可以为0.5至1μm。AlGaN层104的厚度可以为20至100nm。键合层102材料可以为金属、SiO2或Si，键合层102的厚度可以为100至500nm。源电极105材料可以为Ti、Al、Ni或Au。漏电极106材料可以为Ti、Al、Pt或Au。栅电极107材料可以为Ni、Pt或Au。
与一种高性能晶体管实施例相对应，本发明还提供了一种高性能晶体管的制造方法的一种实施例。
一种高性能晶体管的制造方法，方法包括步骤301至步骤307。
在步骤301中，在单晶衬底第二表面生长第二非掺杂GaN层。
在步骤302中，如图3所示，在第二非掺杂GaN层第二表面化学气相沉淀或分子束外延AlGaN层。化学气相沉淀可以为金属有机化合物化学气相沉淀。
在步骤303中，在AlGaN层第二表面生长第一非掺杂GaN层。
在步骤304中，将多晶衬底与第一非掺杂GaN层的第二表面进行键合。
具体地，通过表面处理和晶圆键合技术将多晶衬底与第一非掺杂GaN层的第二表面进行键合。
在步骤305中，如图4所示，移除单晶衬底。
具体地，可以通过激光剥离技术或研磨抛光技术移除单晶衬底。
在步骤306中，移除第二非掺杂GaN层。
具体地，可以通过刻蚀技术移除第二非掺杂GaN层。
在步骤307中，在AlGaN层第一表面形成栅电极、源电极和漏电极，其栅电极位于源电极和漏电极之间区域。
具体地，可以通过光刻技术在AlGaN层第一表面形成源电极和漏电极，再通过光刻技术在AlGaN层第一表面形成栅电极。
与一种高性能晶体管实施例相对应，本发明还提供了一种高性能晶体管的制造方法的另一种实施例。
一种高性能晶体管的制造方法，方法包括步骤401至步骤409。
在步骤401中，在单晶衬底第二表面生长第二非掺杂GaN层；
在步骤402中，在第二非掺杂GaN层第二表面生长高掺杂GaN层。
在步骤403中，如图5所示，在高掺杂GaN层第二表面化学气相沉淀或分子束外延AlGaN层。化学气相沉淀可以为金属有机化合物化学气相沉淀。
在步骤404中，在AlGaN层第二表面生长第一非掺杂GaN层。
在步骤405中，将多晶衬底与第一非掺杂GaN层的第二表面进行键合。
在步骤406中，如图6所示，移除单晶衬底。
在步骤407中，移除第二非掺杂GaN层和部分高掺杂GaN层。
具体地，可以通过刻蚀技术移除第二非掺杂GaN层和部分高掺杂GaN层。
在步骤408中，移除栅电极区域的高掺杂GaN层。
步骤408可以具体为：如图7所示，移除栅电极区域的高掺杂GaN层。
具体实施中，可以通过刻蚀技术移除栅电极区域的高掺杂GaN层和部分AlGaN层。
在步骤409中，在高掺杂GaN层第一表面形成源电极和漏电极；在栅电极区域的AlGaN层的第一表面形成栅电极。
具体地，可以通过光刻技术在所高掺杂GaN层第一表面形成源电极和漏电极，再通过光刻技术在AlGaN层第一表面形成栅电极。
本发明实施例通过包括多晶衬底层、键合层、第一非掺杂GaN层、AlGaN层、源电极、漏电极以及栅电极；其中，键合层设置在多晶衬底层第一表面；第一非掺杂GaN层设置在键合层第一表面；AlGaN层设置在非掺杂GaN层第一表面；源电极和漏电极间隔设置在AlGaN层第一表面；栅极设置在AlGaN层第一表面的源电极和漏电极之间区域；由于通过键合和衬底移除技术将AlGaN/GaN器件转移到多晶衬底材料上，由于多晶衬底材料的导热系数远大于单晶衬底材料，具有高导热性能，有效提高了器件在高频应用时散热性能，从而提高器件及其应用的系统的可靠性；增加了产品的市场竞争力。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种高性能晶体管的制造方法，其特征在于，所述方法还包括：
在单晶衬底第二表面生长第二非掺杂GaN层；
在所述第二非掺杂GaN层第二表面化学气相沉淀或分子束外延AlGaN层；
在所述AlGaN层第二表面生长第一非掺杂GaN层；
将多晶衬底与所述第一非掺杂GaN层的第二表面进行键合；
移除所述单晶衬底；
移除所述第二非掺杂GaN层；
在所述AlGaN层第一表面形成栅电极、源电极和漏电极，其所述栅电极位于所述源电极和所述漏电极之间区域。
2.根据权利要求1所述的高性能晶体管的制造方法，其特征在于，在所述在单晶衬底第二表面生长第二非掺杂GaN层之后还包括：
在所述第二非掺杂GaN层第二表面生长高掺杂GaN层；
所述在所述第二非掺杂GaN层第二表面化学气相沉淀或分子束外延AlGaN层具体为：
在所述高掺杂GaN层第二表面化学气相沉淀或分子束外延AlGaN层；
所述移除所述第二非掺杂GaN层具体为：
移除所述第二非掺杂GaN层和部分所述高掺杂GaN层；
所述移除所述第二非掺杂GaN层之后还包括：
移除栅电极区域的所述高掺杂GaN层和部分所述AlGaN层；
所述在所述AlGaN层第一表面形成栅电极、源电极和漏电极具体为：
在所述高掺杂GaN层第一表面形成源电极和漏电极；在所述栅电极区域的所述AlGaN层的第一表面形成栅电极。
3.根据权利要求2所述的高性能晶体管的制造方法，其特征在于，所述移除栅电极区域的所述高掺杂GaN层具体为：
移除栅电极区域的所述高掺杂GaN层和所述栅电极区域的部分所述AlGaN层。
4.根据权利要求3所述的高性能晶体管的制造方法，其特征在于，高掺杂GaN层为N型掺杂。
5.根据权利要求1所述的高性能晶体管的制造方法，其特征在于，所述AlGaN层为高温AlGaN层。
6.根据权利要求1所述的高性能晶体管的制造方法，其特征在于，所述第一非掺杂GaN层和所述AlGaN层均为单晶结构。
7.根据权利要求1所述的高性能晶体管的制造方法，其特征在于，所述多晶衬底层为高导热材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811242989.1A CN109273526B (zh) | 2018-10-24 | 2018-10-24 | 一种高性能晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811242989.1A CN109273526B (zh) | 2018-10-24 | 2018-10-24 | 一种高性能晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109273526A CN109273526A (zh) | 2019-01-25 |
| CN109273526B true CN109273526B (zh) | 2024-06-14 |
Family
ID=65193308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811242989.1A Active CN109273526B (zh) | 2018-10-24 | 2018-10-24 | 一种高性能晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109273526B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN209266411U (zh) * | 2018-10-24 | 2019-08-16 | 深圳市华讯方舟微电子科技有限公司 | 一种高性能晶体管 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2871172B1 (fr) * | 2004-06-03 | 2006-09-22 | Soitec Silicon On Insulator | Support d'epitaxie hybride et son procede de fabrication |
| US20060284167A1 (en) * | 2005-06-17 | 2006-12-21 | Godfrey Augustine | Multilayered substrate obtained via wafer bonding for power applications |
| CN103779193A (zh) * | 2014-01-27 | 2014-05-07 | 苏州能讯高能半导体有限公司 | 基于金刚石衬底的氮化物半导体器件及其制备方法 |
| KR20170015285A (ko) * | 2014-06-13 | 2017-02-08 | 인텔 코포레이션 | 층 이송에 의해 극성이 반전된 기판 상의 고 전자 이동도 트랜지스터 제조 프로세스 |
| US10262855B2 (en) * | 2014-12-22 | 2019-04-16 | Globalwafers Co., Ltd. | Manufacture of Group IIIA-nitride layers on semiconductor on insulator structures |
-
2018
- 2018-10-24 CN CN201811242989.1A patent/CN109273526B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN209266411U (zh) * | 2018-10-24 | 2019-08-16 | 深圳市华讯方舟微电子科技有限公司 | 一种高性能晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109273526A (zh) | 2019-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9685513B2 (en) | Semiconductor structure or device integrated with diamond | |
| US9184266B2 (en) | Transistor having graphene base | |
| US20090078943A1 (en) | Nitride semiconductor device and manufacturing method thereof | |
| KR101202497B1 (ko) | 보호층 및 저손상 리세스를 갖는 질화물계 트랜지스터 및 그의 제조 방법 | |
| CN110085518B (zh) | 一种选择性电化学方法剥离的可转移GaN薄膜及其器件的制备方法 | |
| CN110112215B (zh) | 兼具栅介质与刻蚀阻挡功能结构的功率器件及制备方法 | |
| JP2007519262A5 (zh) | ||
| CN109037066B (zh) | 半导体器件及其制造方法 | |
| JP2012142595A (ja) | キャップ層および埋込みゲートを有する窒化物ベースのトランジスタを作製する方法 | |
| JP5520432B2 (ja) | 半導体トランジスタの製造方法 | |
| WO2020149186A1 (ja) | 電界効果トランジスタの作製方法 | |
| CN107731903A (zh) | 基于SOI结构金刚石复合衬底的GaN高电子迁移率器件及制备方法 | |
| WO2022041674A1 (zh) | 低热阻硅基氮化镓微波毫米波器件材料结构及制备方法 | |
| JP2008263212A (ja) | 半導体装置及びその作製方法並びに半導体装置応用システム | |
| JP2019186316A (ja) | トランジスタの製造方法 | |
| CN109273526B (zh) | 一种高性能晶体管及其制造方法 | |
| CN117080183A (zh) | 一种金刚石-单晶AlN-GaNAlGaN复合晶圆及其制备方法和应用 | |
| CN112018177A (zh) | 全垂直型Si基GaN UMOSFET功率器件及其制备方法 | |
| JP2005005646A (ja) | 半導体装置 | |
| CN209266411U (zh) | 一种高性能晶体管 | |
| CN111952175B (zh) | 晶体管的凹槽制作方法及晶体管 | |
| CN114582726A (zh) | 一种GaN基HEMT器件及其制作方法 | |
| CN113826212B (zh) | 一种半导体结构的制备方法 | |
| JP4175157B2 (ja) | 炭化珪素半導体装置とその製造方法 | |
| WO2023223375A1 (ja) | 半導体積層構造およびその作製方法、ならびに半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20230721 Address after: 518000 107, building 37, chentian Industrial Zone, chentian community, Xixiang street, Bao'an District, Shenzhen, Guangdong Province Applicant after: Shenzhen Huaxun ark Intelligent Information Technology Co.,Ltd. Address before: 518102 East, 2nd floor, building 37, chentian Industrial Zone, Baotian 1st Road, Xixiang street, Bao'an District, Shenzhen City, Guangdong Province Applicant before: SHENZHEN HUAXUN FANGZHOU MICROELECTRONIC SCIENCE & TECHNOLOGY Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20231130 Address after: Building 7-6, Industrial Control Cloud Creation Port, No. 58 Hongtu Avenue, Honggutan District, Nanchang City, Jiangxi Province, 330000 Applicant after: Jiangxi Huaxun Fangzhou Intelligent Technology Co.,Ltd. Address before: 518000 107, building 37, chentian Industrial Zone, chentian community, Xixiang street, Bao'an District, Shenzhen, Guangdong Province Applicant before: Shenzhen Huaxun ark Intelligent Information Technology Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |