FR2921200A1 - Heterostructures semi-conductrices monolithiques epitaxiees et leur procede de fabrication - Google Patents

Heterostructures semi-conductrices monolithiques epitaxiees et leur procede de fabrication Download PDF

Info

Publication number
FR2921200A1
FR2921200A1 FR0757652A FR0757652A FR2921200A1 FR 2921200 A1 FR2921200 A1 FR 2921200A1 FR 0757652 A FR0757652 A FR 0757652A FR 0757652 A FR0757652 A FR 0757652A FR 2921200 A1 FR2921200 A1 FR 2921200A1
Authority
FR
France
Prior art keywords
semiconductor
layer
monocrystalline
substrate
inp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0757652A
Other languages
English (en)
Other versions
FR2921200B1 (fr
Inventor
Girons Guillaume Saint
Ludovic Largeau
Gilles Patriarche
Philippe Regreny
Guy Hollinger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre National de la Recherche Scientifique CNRS
Original Assignee
Centre National de la Recherche Scientifique CNRS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to FR0757652A priority Critical patent/FR2921200B1/fr
Application filed by Centre National de la Recherche Scientifique CNRS filed Critical Centre National de la Recherche Scientifique CNRS
Priority to EP08837575A priority patent/EP2188830A1/fr
Priority to JP2010525404A priority patent/JP2010539723A/ja
Priority to US12/678,548 priority patent/US8389995B2/en
Priority to PCT/FR2008/051669 priority patent/WO2009047448A1/fr
Publication of FR2921200A1 publication Critical patent/FR2921200A1/fr
Application granted granted Critical
Publication of FR2921200B1 publication Critical patent/FR2921200B1/fr
Priority to JP2014138772A priority patent/JP6062887B2/ja
Priority to JP2016205042A priority patent/JP2017028318A/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

L'invention concerne principalement un procédé de fabrication d'une structure semi-conductrice monolithique comportant les étapes consistant à :(i) fournir un substrat monocristallin ;(ii) former par croissance épitaxiale une couche d'oxyde monocristalline sur ledit substrat ;(iii) former une couche d'accroche par les étapes consistant à :(a) éliminer les impuretés de la surface de la couche d'oxyde monocristalline ;(b) déposer par croissance épitaxiale lente une couche semi-conductrice d'accroche ; et(iv) former par croissance épitaxiale une couche semi-conductrice monocristalline sur la couche d'accroche ainsi formée.Elle concerne également des hétérostructures semi-conductrices monolithiques ainsi obtenues.

Description

Hétérostructures semi-conductrices monolithiques épitaxiées et leur procédé de fabrication La présente invention concerne des hétérostructures semi-conductrices monolithiques épitaxiées et leur procédé de fabrication. L'intégration de composants optoélectroniques dans les systèmes à base de silicium est un point clé du développement des performances de ces systèmes. Les procédés les plus matures d'intégration de semi-conducteurs sur silicium, comme le vignettage, le smartcut ou encore le wafer bonding, sont basés sur des techniques de report par collage. Ces techniques impliquent des technologies complexes et sont très coûteuses. La fabrication d' hétérostructures semi-conductrices monolithiques par épitaxie permettrait de réduire notablement la complexité technologique des procédés et par conséquent les coûts de fabrication.
Or pour l'heure, les procédés d'hétéroépitaxie sont limités par les difficultés entraînées par le désaccord paramétrique entre le substrat et le matériau à épitaxier. Les premières monocouches d'un matériau en désaccord de maille sur un substrat sont exemptes de défauts, mais au- delà d'une épaisseur dite critique, on observe une relaxation dite plastique. Cette transformation s'accompagne de la formation de défauts structuraux (dislocations, mâcles, fautes d'empilement) qui rendent le matériau impropre à l'utilisation pour les applications envisagées. Pour les matériaux III-V ou IV-IV, l'épaisseur critique est typiquement de l'ordre de quelques nanomètres pour un désaccord paramétrique de l'ordre du pourcent, et de quelques monocouches pour un désaccord de l'ordre de plusieurs pourcents.
Afin de réduire le nombre de défauts, l'utilisation de pseudosubstrats a été proposée. Ainsi, on a proposé d'utiliser des substrats du germanium relaxé plastiquement sur Si. En effet, le germanium est proche du GaAs en termes de paramètres de maille. Cette approche a cependant également des limites.
D'une part, si on réduit les défauts liés au désaccord de paramètres de maille, il subsiste ceux liés aux différences de structure cristalline. Ainsi, on observe des défauts de type paroi d'antiphase dans le GaAs engendrés par la différence de structure cristalline entre le Ge (diamant) et le GaAs (blende de zinc).
D'autre part, elle est spécifique au GaAs et ne peut pas être envisagée pour d'autres matériaux comme l'InP, semi-conducteur de premier plan pour les applications optoélectroniques dans l'infrarouge, dont le paramètre de maille est très différent de celui du germanium.
La société Motorola a proposé en 2002 une approche basée sur l'utilisation de bicouches tampon constituées d'une couche amorphe de SiO2 surmontée d'une couche d'oxyde cristallin. Le principe sous-jacent repose sur une dilatation de la couche amorphe, obtenue par recuit, qui conduit à une augmentation du paramètre de maille de l'oxyde cristallin jusqu'à obtenir une valeur proche de celle du GaAs.
Les phénomènes physiques qui se déroulent dans un tel empilement ne sont pas élucidés avec certitude. Toutefois, il est fortement probable que la dilatation du paramètre de maille induite par recuit s'accompagne d'une ondulation des couches, fortement préjudiciable à la qualité cristalline du GaAs repris sur l'oxyde. D'ailleurs, à ce jour, cette approche n'a pas été mise en pratique à échelle industrielle. Le but de l'invention était donc de proposer un procédé performant et peu coûteux permettant la fabrication monolithique par épitaxie d'hétérostructures de semi-conducteurs en évitant les problèmes évoqués plus haut. En particulier, il était recherché un procédé permettant l'obtention d'une structure sans défauts étendus, quel que soit le désaccord paramétrique entre le semi-conducteur et le substrat. Un autre but de l'invention était de proposer des structures ainsi obtenues, sans défauts étendus, ni interfaces métalliques ou de silice amorphe résultant de procédés de collage.
De manière surprenante, il a été constaté que l'obtention d'hétérostructures monolithiques semi-conductrices non contraintes et sans défauts étendus sur des couches d'oxydes épitaxiées sur Si est possible lorsque la couche d'oxyde monocristalline déposée sur le substrat est soumise à un traitement spécifique préalable.
Dans sa forme la plus générale, ce traitement comprend deux étapes l'élimination des impuretés, notamment les carbonates formés en surface de l'oxyde, et le dépôt d'une fine couche de semi-conducteur d'accroche dans des conditions de croissance lente et à basse température.
La couche semi-conductrice déposée sur la couche d'accroche ainsi obtenue prend son paramètre de maille massif dès le début de la croissance, indépendamment de son désaccord paramétrique avec le substrat ou l'oxyde. Elle est alors exempte de tout défaut étendu habituellement associé aux processus classiques de relaxation plastique. L'absence de défauts dans l'hétérostructure ne dépend alors pas de l'adaptation du paramètre de maille de l'oxyde sous l'effet d'une couche d'oxyde amorphe dilatée, comme proposé pour le procédé de Motorola. Le semi-conducteur est donc libre de toute contrainte élastique, ce qui évite la génération de défauts liés à la relaxation de ces contraintes, contrairement à ce qui est observé pour tous les systèmes de matériaux épitaxiés en désaccord de maille. Les hétérostructures obtenues dans le cadre de la présente invention sont monolithiques et entièrement cristallines. Aussi, selon un premier aspect, l'invention propose un procédé de fabrication d'une structure semi-conductrice monolithique comportant les étapes consistant à : (i) fournir un substrat monocristallin ; (ii) former par croissance épitaxiale une couche d'oxyde monocristalline sur ledit substrat ; (iii) former une couche d'accroche par les étapes consistant à : (a) éliminer les impuretés de la surface de la couche d'oxyde monocristalline ; (b) déposer par croissance épitaxiale lente une couche semi-conductrice d'accroche ; et (iv) former par croissance épitaxiale une couche semi-conductrice monocristalline sur la couche d'accroche ainsi formée. On entend par le terme défaut étendu désigner un défaut dans la structure cristalline qui se propage au travers d'une couche mince, par exemple une dislocation, une mâcle ou une paroi de domaine (joint de grain), susceptible d'affecter les propriétés électriques et optiques des empilements.
On entend par le terme épaisseur critique désigner l'épaisseur à laquelle une couche épitaxiée contrainte est capable de former des défauts étendus. Cette épaisseur dépend de la nature du matériau épitaxiée. A titre indicatif, elle est de l'ordre de quelques nanomètres pour un désaccord paramétrique de l'ordre du dixième de pourcent, et de quelques monocouches pour un désaccord de l'ordre du pourcent.
On entend par le terme semi- conducteur désigner tout matériau comportant une bande de valence et une bande de conduction séparées par une bande interdite que les électrons ne peuvent franchir que grâce à une excitation extérieure. Ce terme désigne les semi-conducteurs IV-IV tels que le silicium et le germanium, ainsi que les semi-conducteurs III-V et Il-VI. Aussi bien les semi-conducteurs binaires que ternaires ou supérieurs sont visés. On peut ainsi citer comme semi-conducteurs III-V le GaAs, InP, InAs, GaP, GaSb, InSb, GaN, Inn, AIN ainsi que leurs composés ternaires ou quaternaires et comme semi-conducteurs Il-VI le CdSe, ZnSe, CdTe, ZnTe, ZnS, MgS, MgSe ainsi que leurs composés ternaires ou quaternaires. Parmi ces composés, l'InP, l'InAs et le Ge sont aujourd'hui employés de manière préférentielle. La couche d'oxyde cristalline épitaxiée sur le substrat joue le rôle de tampon compliant en accommodant la différence entre les paramètres de maille du substrat et du semi-conducteur. En effet, le désaccord paramétrique entre le semi-conducteur épitaxié et le substrat n'a pas d'influence sur la densité des défauts étendus. Les résultats obtenus montrent que le désaccord est immédiatement et entièrement relaxé dès la première monocouche épitaxiée de semi-conducteur. Ce résultat ne dépend pas en principe de la nature du substrat, de l'oxyde ou encore du semi-conducteur. II repose cependant sur des mécanismes différents selon les configurations de symétrie. Ainsi, le désaccord paramétrique entre le semi-conducteur et l'oxyde peut être accommodé soit par la mise en place d'un réseau de dislocations interfaciales qui ne se propagent pas dans la couche (cas 1), soit par absence de génération de défauts liés au désaccord de maille (cas 2).
Le cas (1) est observé lorsque l'orientation cristallographique du semi-conducteur est la même que celle de l'oxyde. Le confinement des dislocations est alors lié aux propriétés cristallographiques de l'interface oxyde / semi-conducteur. Il est dû au fait que les plans de glissement des dislocations ne sont pas les mêmes dans l'oxyde et dans le semi-conducteur. Les dislocations de désaccord de maille générées à l'interface ne peuvent alors pas se propager dans le semi-conducteur et restent donc confinées à l'interface. Le cas (2) est observé lorsque l'orientation cristallographique du semi-conducteur diffère de celle de l'oxyde. Dans ce cas, il est possible en adaptant les conditions de croissance d'obtenir la relaxation complète du semi-conducteur par déplacement des atomes d'oxygène de la surface de l'oxyde, et par la génération d'un certain nombre de liaisons pendantes à l'interface. Le plus souvent, le substrat fourni à l'étape (i) est du silicium monocristallin. Avantageusement, le substrat est du silicium monocristallin à orientation (100), (110), (111) ou (001). Hormis leur aptitude à être déposé par épitaxie, il n'existe pas de limitation spécifique concernant les oxydes utilisés pour former la couche d'oxyde monocristallin à l'étape (ii). En effet, la nature de la couche d'oxyde cristalline est finalement peu d'importante, étant donné qu'elle a comme fonction principale de fournir une couche cristalline de surface riche en oxygène. Il peut s'agir notamment d'oxydes de la famille des pérovskites ((Ba,Sr)TiO3, LaAIO3,...), de la famille des lanthanides (La2O3, Pr2O3, Gd2O3, Nd2O3, Y2O3...), des zirconates (ZrO2, SrZrO3, ...), des cubiques simples (BaO, SrO, CeO2) ou des spinelles (AI2O3). Parmi ceux-ci, on peut citer tout particulièrement le Gd2O3, AI2O3 et (Ba,Sr)TiO3. De préférence, l'oxyde formé à l'étape (ii) est choisi parmi le SrTiO3, le Al2O3 et le Gd2O3. L'oxyde peut être choisi en fonction de sa qualité cristalline lorsqu'il est épitaxié sur le substrat. De ce point de vue, et concernant le silicium, de très bons résultats sont obtenus avec des couches tampons de Gd2O31Si(111) et de SrTiO31Si(001).
L'étape (iii) est particulièrement importante dans le cadre du procédé selon l'invention. Cette étape comporte elle-même deux étapes. La première étape vise à préparer la surface de la couche d'oxyde cristalline épitaxié sur le substrat. II s'agit dans un premier temps d'obtenir une surface d'oxyde propre et non contaminée. Cette étape peut être réalisé selon le document (D. Abriou et al, Surf. Sci. 352-354, (1996), 499). Avantageusement, l'étape (a) est réalisée par traitement avec un composé oxydant choisi parmi l'oxygène, l'ozone, ou l'oxygène atomique. On peut ainsi procéder à un recuit sous atmosphère oxydante, par exemple sous oxygène moléculaire de la couche d'oxyde épitaxiée sur le substrat. A titre indicatif, ce recuit peut être mené dans le cas de SrTiO3ISi(001) et de Gd2O31Si(111) sous une pression d'oxygène comprise entre 10-6 et 10.3 Torr, de préférence 10-5 Torr, et à une température comprise entre 200 et 600°C, notamment 400°C.
La seconde étape vise à amorcer correctement la croissance du semi-conducteur sur la surface propre de l'oxyde. Pour ce faire, on épitaxie quelques monocouches de semi-conducteur à relativement basse température et à faible vitesse de croissance. A titre indicatif, les conditions appropriées dans le cas de l'InP peuvent être une température de l'ordre de 400°C, une vitesse de quelques dixièmes de monocouches par seconde avec une pression de phosphore de l'ordre de 10"5 Torr. De préférence, la couche d'accroche est formée par épitaxie du semi-conducteur à une température de 250°C à 500°C.
L'adhésion de la couche d'accroche sur l'oxyde est favorisée par épitaxie du semi-conducteur à une température relativement faible et pression de l'élément V élevée dans le cas des semiconducteurs III-V. Ainsi, dans le cas du InP, l'application d'une pression de phosphore de l'ordre de 10-5 Torr et une température comprise entre 300 et 450°C permet de garantir une accroche optimale de l'InP déposé.
Avantageusement, à l'étape (iii)(a), la couche d'accroche est formée par épitaxie du semi-conducteur à une vitesse comprise entre 0,1 et 0,5 monocouche/s. Cette croissance lente proche de l'équilibre thermodynamique permet au réseau cristallin du semiconducteur de s'arranger de manière optimale sur la surface de l'oxyde. Elle conduit à la fabrication d'une couche semiconductrice présentant un paramètre de maille égal au paramètre de maille du matériau massif, en absorbant la différence de paramètre de maille sur une épaisseur inférieure à l'épaisseur critique au delà de laquelle se forment des défauts traversants. La couche semiconductrice cristalline ainsi fabriquée constitue un support optimal pour la suite de la croissance. En effet, on observe sur la couche d'accroche ainsi préparée une croissance monodomaine et monocristalline du semi-conducteur. Avantageusement, la couche semi-conductrice formée à l'étape (iv) est essentiellement constituée d'un composé 111-V ou de Ge. De préférence, la couche semi-conductrice formée à l'étape (iv) est essentiellement constituée d'un composé III-V binaire ou ternaire. Avantageusement, la couche semi-conductrice formée à l'étape (iv) est essentiellement constituée d'un composé III-V choisi dans le groupe constitué par le GaAs, le InP et l'InAs. De préférence, la couche semi-conductrice formée à l'étape (iv) est essentiellement constituée d'InP.
Le procédé décrit permet de fabriquer des couches bidimensionnelles mais aussi d'autres objets tels que notamment des boîtes quantiques semi-conductrices d'excellente qualité cristalline, non contraintes, sans couche de mouillage.
Le procédé décrit peut être mis en oeuvre dans des équipements d'épitaxie par jets moléculaires (EJM, en anglais molecular beam epitaxy , MBE) conventionnels. Avantageusement, la fabrication de la structure semi-conductrice est réalisée intégralement par épitaxie par jets moléculaires. L'utilisation d'autres techniques d'épitaxie, comme l'épitaxie en phase vapeur aux organométalliques, mieux adaptée aux contraintes industrielles, peut également être envisagée. Il permet ainsi l'accès à des hétérostructures entièrement épitaxiées exemptes de défauts traversants peu coûteuses et aux propriétés optiques et électriques très intéressantes.
Ce procédé est en particulier aussi approprié pour la fabrication de structures plus complexes, par exemple comportant des empilements hétérogènes de couches semiconductrices ou des nanocristallites (quantum dots). Selon un deuxième aspect, l'invention vise donc une hétérostructure semi-conductrice monolithique cristalline comportant : - un substrat monocristallin ; - une couche d'oxyde monocristalline disposée directement sur ledit substrat ; et - une couche semi-conductrice monocristalline disposée sur la couche d'oxyde. De préférence, la couche semi-conductrice monocristalline présente une densité de dislocations inférieure à 105 cm-2. Contrairement aux structures obtenues par collage, il n'y a ni couche métallique ni silice amorphe à l'interface entre le semiconducteur et le substrat. II est également possible à l'étape iii du procédé de former des nanocristallites de semiconducteur sur la surface de l'oxyde. Pour ce faire, il faut choisir une température de croissance plus élevée que celle permettant d'obtenir une couche d'accroche optimale, ainsi qu'une pression d'élément V plus faible dans le cas des semiconducteurs III-V, afin de favoriser la rnigration de surface des atomes. La densité de nanocristallites peut être ajustée à volonté entre quelques 107 cm-2 et 1011 cm-2 en adaptant ces deux paramètres. La taille des nanocristallites peut être ajustée par le biais du nombre de monocouches de semiconducteur déposé. Les nanocristallites croissent avec le paramètre de maille du matériau massif et sont exempts de défauts étendus. Dans le cas de l'InP, les conditions d'obtention de nanocristallites peuvent être une température comprise entre 450°C et 550°C, une pression de phosphore comprise entre 1 et 6.10"6 Torr et une couche d'accroche d'une épaisseur comprise entre 1 et 5 monocouches. Particulièrement visés sont les hétérostructures semi-conductrices, dans lesquelles la couche semi-conductrice formée à l'étape (iv) est constituée par le InP.
Comme déjà signalé, le désaccord paramétrique entre le semi-conducteur et l'oxyde n'a quasiment pas d'influence sur la densité de défauts étendus liés à la relaxation plastique dans la couche semi-conductrice. Il n'est donc pas limité par le désaccord paramétrique entre le semi-conducteur et l'oxyde. Le procédé décrit peut donc être appliqué pour la croissance de tout semi-conducteur d'intérêt.
Il permet également d'intégrer sur une couche d'oxyde monocristalline sur substrat des boîtes quantiques semi-conductrices non contraintes, c'est-à-dire possédant leur paramètre de maille massif, et de contrôler leur forme, leur taille et leur densité sans aucune limitation liée à la contrainte entre le semi-conducteur et l'oxyde ou le substrat.
On peut ainsi mettre en oeuvre le procédé pour la fabrication d'hétérostructures pour des applications en microélectronique et optoélectronique les plus diverses, ainsi que pour la réalisation de dispositifs complexes comme des afficheurs et des LEDs. L'invention sera expliquée plus en détail dans les exemples qui suivent, et par les figures qui montrent : Fig. 1: l'évolution du désaccord du paramètre de maille de l'InP épitaxié sur Gd203/ Si (111) obtenu selon l'exemple 1, mesuré par RHEED; Fig. 2 : un cliché de MET en coupe transverse d'un échantillon d'InP épitaxié sur Gd2031 Si (111) obtenu selon l'exemple 1 ; Fig. 3: un spectre de photoluminescence à 300K d'un échantillon d'InP épitaxié sur Gd203/ Si (111) obtenu selon l'exemple 1 ; Fig. 4: un cliché d'AFM d'un échantillon d'InP épitaxié sur SrTiO3/ Si (001) obtenu selon l'exemple 2 ; et Fig. 5 : un cliché MET en coupe transverse d'une boîte quantique de l'échantillon d'InP épitaxié sur SrTiO3/ Si (001) obtenu selon l'exemple 2. EXEMPLES EXEMPLE 1 Préparation d'une hétérostructure semi-conductrice (InAsP,InP)/ Gd203/ Si(111)
On soumet un substrat de Si(111) (disponible auprès de la société ACM, France) 10 à un nettoyage comprenant une immersion pendant 10 secondes dans un bain de NH4F pur suivie d'un rinçage à l'eau désionisée et d'un séchage, avant de l'introduire immédiatement dans un bâti RIBER 2300 modifié pour la croissance des oxydes par épitaxie par jets moléculaires. On dépose sur le substrat une épaisseur de 4 nm de Gd203 en évaporant au 15 canon à électrons une cible de Gd203 à une température de 700°C en ajustant une pression partielle d'oxygène de 10-6 Torr. On obtient une couche de Gd203 monocristalline contrainte de qualité excellente. Le substrat ainsi revêtu est ensuite extrait du bâti RIBER 2300 et introduit dans un système connecté sous ultravide comprenant une chambre de nettoyage sous 02 et 20 un dispositif d'épitaxie par jets moléculaire (bâti RIBER 32). On procède dans la chambre de nettoyage à un traitement sous oxygène moléculaire (pression de 10-5 Torr) à 400°C. Le substrat est ensuite transféré sous ultravide dans l'enceinte du dispositif d'épitaxie par jets moléculaire (bâti RIBER 32). Il est tout d'abord chauffé avec une 25 rampe de température de 30 à 400°C sous une pression partielle de phosphore de 10-5 Torr. A cette même température, on procède à l'épitaxie de 7 nm d'InP sous une pression de phosphore de 10-5 Torr à une vitesse de croissance de 0.21 pm/h. On procède ensuite à la croissance par épitaxie de l'InP à une température d'environ 450°C, à une vitesse de 1 pm/h et à une pression de phosphore de 4.10-6 30 Torr. On dépose dans ces conditions 750 nm d'InP, un puits quantique d'InAsP (épaisseur de 6 nm), puis une couche d'InP d'une épaisseur de 20 nm. Les couches semi-conductrices ainsi obtenues sont monodomaines, monocristallines et entièrement relaxées dès le début de la croissance et ne contiennent pas de défauts étendus liés à un processus de relaxation plastique.5 Les propriétés structurales et optiques de l'échantillon préparé ont été étudiées comme décrit ci-après.
Diffraction d'électrons lents en incidence rasante (RHEED) L'évolution du paramètre de maille de l'InP épitaxié selon l'exemple 1 a été mesurée in situ pendant la croissance. Elle est reportée sur la figure 1. On constate que l'InP reprend son paramètre de maille massif dès la première monocouche déposée. Ceci permet d'éviter la formation de dislocations étendues, normalement observée dans tous les systèmes contraints étudiés jusqu'à présent. Elle est liée à la formation d'un réseau interfacial de dislocations qui ne se propagent pas dans la couche d'InP, comme illustré sur le cliché MET (voir figure 2).
Microscopie électronique à transmission (MET) Un échantillon obtenu selon l'exemple 1 a été analysé par MET (voir figure 2). On constate que l'empilement InP/ Gd2O3 / Si(111) présente une très bonne qualité cristalline. En effet, il constitue un monocristal rnonodomaine avec une interface abrupte entièrement relaxée. L'InP comporte quelques mâcles, dont une est visible sur la figure 2. Toutefois, il semble que leur présence n'est pas intrinsèque au procédé, mais résulte plutôt de la rugosité résiduelle de la surface du Gd2O3.
Photoluminescence (PL) Le spectre de photoluminescence du puits quantique d'InAsP/InP réalisé sur Gd2O3/Si(111) selon l'exemple 1 a été mesurée sur un équipement comprenant un diode de pompe GaAs/AlGaAs émettant à 730 nm, un objectif de focalisation de la pompe et de collection de la PL, un monochromateur à réseau et un détecteur InGaAs refroidi sur Peltier. Le spectre de photoluminescence à 300 K de la structure à puits quantique d'InAsP inséré dans une matrice d'InP/Gd2O3/Si(111) obtenue selon l'exemple 1 est présenté sur la figure 3. Le pic correspondant au puits quantique apparaît clairement et bien résolu sur le spectre. A température ambiante, ce spectre présente une largeur à mi-hauteur (80 meV) et une intensité raisonnable, et atteste de la bonne qualité structurale de l'empilement, compatible avec la réalisation de composants optiques intégrés de manière monolithique sur le substrat.
EXEMPLE 2 Préparation d'une hétérostructure semi-conductrice InP/ SrTiO31 Si(001)
Sur un substrat de Si(001) fourni par la société STMicroelectronics préalablement nettoyé comme à l'exemple 1 on dépose une couche de SrTiO3 par épitaxie par jets moléculaires dans un bâti RIBER 2300.
La surface du Si est tout d'abord traitée en formant une monocouche de SrO. Pour ce faire, la température du substrat est portée à 550°C, et sa surface est exposée à une pression de Strontium de 5.10-8 Torrs pendant 3 minutes. Le substrat est ensuite porté à 750°C, ce qui donne lieu à la stabilisation d'1/3 de monocouche de Sr en surface du silicium. La température du substrat est alors à nouveau portée à 550°C, et exposée au même flux de strontium jusqu'à obtenir 1/2 rnonocouche. Enfin la température du substrat est portée à la température de croissance du SrTiO3 (entre 350 et 400°C), et la surface est exposée à une pression partielle d'oxygène de 5.10-8 Torrs afin d'oxyder la 1/2 monocouche de strontium et d'obtenir une monocouche de SrO.
On déposer ensuite une couche de SrTiO3 par co-évaporation de Sr et de Ti sous une pression d'oxygène de 10-' Torrs. Une calibration précise de la stoechiométrie de l'oxyde à l'aide d'une microbalance à quartz, ainsi qu'un bon contrôle de la température de croissance de l'oxyde (entre 350 et 400°C) permet d'obtenir une couche d'oxyde monocristalline sans défaut étendu et sans couche interfaciale amorphe entre l'oxyde et le Si. L'échantillon est ensuite extrait du RIE3ER 2300 et introduit dans le système connecté sous vide comprenant la chambre de traitement sous oxygène moléculaire et le bâti de croissance RIBER 32. La surface de l'échantillon est traitée sous oxygène comme décrit dans l'exemple 1. L'échantillon est ensuite transféré sous ultravide dans la chambre d'épitaxie, et chauffé sous ultravide (1010 Torr) à 500°C, puis exposé à une pression de phosphore de 4.106 Torr pendant 10s. Trois monocouches d'InP sont ensuite déposées à cette température et à cette pression de phosphore, à une vitesse de 0.21 pm/h.
On obtient ainsi des boîtes quantiques d'InP/ SrTiO31 Si(001), d'excellente qualité cristalline, entièrement relaxées, sans couche de mouillage ni défauts. Les propriétés structurales de l'échantillon ont été analysées par microscopie à 5 force atomique (AFM) et par MET.
AFM Un échantillon obtenu selon l'exemple 2 a été analysé par AFM (voir figure 4). On constate que des boîtes quantiques d'InP ont été formées, que leur densité est de 10 l'ordre de 5.10-9 cm-2, et que leur taille latérale est d'une vingtaine de nanomètres.
MET Une vue en coupe d'une des boîtes quantiques de l'échantillon obtenu selon l'exemple 2 au microscope électronique à transmission est présentée sur la figure 5.
15 On constate en particulier qu'il n'y a pas de couche de mouillage, et que la boîte quantique est un cristal parfait d'InP sur SrTiO3/ Si(001). Les propriétés structurales de ces boîtes quantiques sont compatibles avec les applications en optoélectronique. En particulier, elles ne contiennent aucun défaut étendu susceptible de dégrader leurs propriétés optiques ou électroniques.

Claims (12)

  1. REVENDICATIONS
    1.- Procédé de fabrication d'une structure semi-conductrice monolithique 5 comportant les étapes consistant à : (i) fournir un substrat monocristallin ; (ii) former par croissance épitaxiale une couche d'oxyde monocristalline sur ledit substrat ; (iii) former une couche d'accroche par les étapes consistant à : 10 (a) éliminer les impuretés de la surface de la couche d'oxyde monocristalline ; (b) déposer par croissance épitaxiale lente une couche semi-conductrice d'accroche ; et (iv) former par croissance épitaxiale une couche semi-conductrice 15 monocristalline sur la couche d'accroche ainsi formée.
  2. 2. Procédé selon la revendication 1, dans lequel à l'étape (iii)(a), la couche d'accroche est formée par épitaxie du semi-conducteur à une vitesse comprise entre 0,1 à 0,5 monocouche Is.
  3. 3. Procédé selon la revendication 1 ou 2, dans lequel à l'étape (iii)(a), la couche d'accroche est formée par épitaxie du semi-conducteur à une température de substrat de 250 à 500°C. 25
  4. 4. Procédé selon l'une des revendications 1 à 3, dans lequel l'étape (a) est réalisée par traitement avec un composé oxydant choisi parmi l'oxygène, l'ozone, ou l'oxygène atomique.
  5. 5. Procédé selon l'une des revendications 1 à 4, dans lequel le substrat fourni à 30 l'étape (i) est le silicium.
  6. 6. Procédé selon l'une des revendications 1 à 5, dans lequel le substrat est du silicium à orientation (100), (110), (111) ou (001). 20
  7. 7. Procédé selon l'une des revendications 1 à 6, dans lequel l'oxyde formé à l'étape (ii) est le SrTiO3 ou le Gd2O3.
  8. 8. Procédé selon l'une des revendications 1 à 7, dans lequel la couche semi-5 conductrice formée à l'étape (iv) est essentiellement constituée d'un composé III-V ou de Ge.
  9. 9. Procédé selon l'une des revendications 1 à 8, dans lequel la couche semi-conductrice formée à l'étape (iv) est essentiellement constituée d'un composé III-V 10 binaire ou ternaire.
  10. 10. Procédé selon l'une des revendications 1 à 9, dans lequel la couche semi-conductrice formée à l'étape (iv) est essentiellement constituée d'un composé III-V choisi dans le groupe constitué par le GaAs, l'InP et I'InAs.
  11. 11. Procédé selon l'une des revendications 1 à 10, dans lequel la couche semi-conductrice formée à l'étape (iv) est essentiellement constituée d'InP.
  12. 12. Hétérostructure semi-conductrice cristalline monolithique comportant : 20 - un substrat monocristallin ; - une couche d'oxyde monocristalline disposée directement sur ledit substrat ; et - une couche semi-conductrice monocristalline disposée sur la couche d'oxyde. 15. Hétérostructure semi-conductrice selon la revendication 12, dans laquelle la 25 couche semi-conductrice monocristalline présente une densité de dislocations inférieure à 105 cm-2. 16. Hétérostructure semi-conductrice selon l'une des revendications 12 à 13, comportant en outre des nanocristallites. 17. Hétérostructure semi-conductrice selon l'une des revendications 12 à 14, dans laquelle la couche semi-conductrice monocristalline est constituée par l'InP. 15 30
FR0757652A 2007-09-18 2007-09-18 Heterostructures semi-conductrices monolithiques epitaxiees et leur procede de fabrication Expired - Fee Related FR2921200B1 (fr)

Priority Applications (7)

Application Number Priority Date Filing Date Title
FR0757652A FR2921200B1 (fr) 2007-09-18 2007-09-18 Heterostructures semi-conductrices monolithiques epitaxiees et leur procede de fabrication
JP2010525404A JP2010539723A (ja) 2007-09-18 2008-09-17 エピタキシャル固体半導体ヘテロ構造及びその製造方法
US12/678,548 US8389995B2 (en) 2007-09-18 2008-09-17 Epitaxial solid-state semiconducting heterostructures and method for making same
PCT/FR2008/051669 WO2009047448A1 (fr) 2007-09-18 2008-09-17 Hétérostructures semi-conductrices monolithiques épitaxiées et leur procédé de fabrication
EP08837575A EP2188830A1 (fr) 2007-09-18 2008-09-17 Hétérostructures semi-conductrices monolithiques épitaxiées et leur procédé de fabrication
JP2014138772A JP6062887B2 (ja) 2007-09-18 2014-07-04 エピタキシャル固体半導体ヘテロ構造及びその製造方法
JP2016205042A JP2017028318A (ja) 2007-09-18 2016-10-19 エピタキシャル固体半導体ヘテロ構造及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0757652A FR2921200B1 (fr) 2007-09-18 2007-09-18 Heterostructures semi-conductrices monolithiques epitaxiees et leur procede de fabrication

Publications (2)

Publication Number Publication Date
FR2921200A1 true FR2921200A1 (fr) 2009-03-20
FR2921200B1 FR2921200B1 (fr) 2009-12-18

Family

ID=39434296

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0757652A Expired - Fee Related FR2921200B1 (fr) 2007-09-18 2007-09-18 Heterostructures semi-conductrices monolithiques epitaxiees et leur procede de fabrication

Country Status (5)

Country Link
US (1) US8389995B2 (fr)
EP (1) EP2188830A1 (fr)
JP (3) JP2010539723A (fr)
FR (1) FR2921200B1 (fr)
WO (1) WO2009047448A1 (fr)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5585137B2 (ja) * 2010-03-17 2014-09-10 行男 渡部 金属酸化物を含むへテロ構造の作製法及び該金属酸化物の製造法
US8846506B2 (en) * 2012-04-26 2014-09-30 The University Of North Carolina At Charlotte Enhanced electron mobility at the interface between Gd2O3(100)/N-Si(100)
GB2517697A (en) 2013-08-27 2015-03-04 Ibm Compound semiconductor structure
FR3069705A1 (fr) 2017-07-28 2019-02-01 Centre National De La Recherche Scientifique Cellule photovoltaique tandem
CN113284839B (zh) * 2021-05-21 2024-07-02 中国科学院上海微系统与信息技术研究所 一种钻石晶体的异质键合方法及异质结构
CN116102085B (zh) * 2023-02-24 2024-08-20 黑龙江大学 一种原位制备铁系尖晶石异质结阵列材料的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020153524A1 (en) * 2001-04-19 2002-10-24 Motorola Inc. Structure and method for fabricating semiconductor structures and devices utilizing perovskite stacks
US20020163024A1 (en) * 2001-05-04 2002-11-07 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices ultilizing lateral epitaxial overgrowth of a monocrystallaline material layer on a compliant substrate
US20030024471A1 (en) * 2001-08-06 2003-02-06 Motorola, Inc. Fabrication of semiconductor structures and devices forms by utilizing laser assisted deposition
US20040011280A1 (en) * 2002-03-27 2004-01-22 Takamitsu Higuchi Device substrate and method for producing device substrate

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2649928B2 (ja) * 1988-01-11 1997-09-03 富士通株式会社 半導体ウエハの製造方法
US5323023A (en) * 1992-12-02 1994-06-21 Xerox Corporation Epitaxial magnesium oxide as a buffer layer on (111) tetrahedral semiconductors
US6608327B1 (en) * 1998-02-27 2003-08-19 North Carolina State University Gallium nitride semiconductor structure including laterally offset patterned layers
US6427066B1 (en) * 2000-06-30 2002-07-30 Motorola, Inc. Apparatus and method for effecting communications among a plurality of remote stations
US6410941B1 (en) * 2000-06-30 2002-06-25 Motorola, Inc. Reconfigurable systems using hybrid integrated circuits with optical ports
KR20030051868A (ko) * 2000-11-22 2003-06-25 모토로라 인코포레이티드 컴플라이언트 기판을 갖는 반도체 구조
US20020096683A1 (en) * 2001-01-19 2002-07-25 Motorola, Inc. Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
US20020158265A1 (en) * 2001-04-26 2002-10-31 Motorola, Inc. Structure and method for fabricating high contrast reflective mirrors
PL219109B1 (pl) * 2001-06-06 2015-03-31 Ammono Spółka Z Ograniczoną Odpowiedzialnością Sposób otrzymywania objętościowego monokrystalicznego azotku zawierającego gal oraz urządzenie do otrzymywania objętościowego monokrystalicznego azotku zawierającego gal
US20030015134A1 (en) * 2001-07-18 2003-01-23 Motorola, Inc. Semiconductor structure for edge mounting applications and process for fabrication
US6472276B1 (en) * 2001-07-20 2002-10-29 Motorola, Inc. Using silicate layers for composite semiconductor
US6472694B1 (en) * 2001-07-23 2002-10-29 Motorola, Inc. Microprocessor structure having a compound semiconductor layer
EP1419519A4 (fr) * 2001-07-31 2006-12-13 Univ Illinois Dispositif semi-conducteur a points quantiques et a puits quantiques couples et procede de production de ce dernier
US6462360B1 (en) * 2001-08-06 2002-10-08 Motorola, Inc. Integrated gallium arsenide communications systems
JP4041877B2 (ja) * 2001-12-27 2008-02-06 国立大学法人 筑波大学 半導体装置
US6872252B2 (en) * 2002-03-06 2005-03-29 Agilent Technologies, Inc. Lead-based perovskite buffer for forming indium phosphide on silicon
US6916717B2 (en) * 2002-05-03 2005-07-12 Motorola, Inc. Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate
JP2003332242A (ja) * 2002-05-10 2003-11-21 Makoto Ishida 半導体基板およびその製造方法
JP2003327497A (ja) * 2002-05-13 2003-11-19 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板、窒化物系半導体エピタキシャル基板、窒化物系半導体素子及びその製造方法
EP1569269B1 (fr) * 2002-12-03 2010-12-08 Nippon Mining & Metals Co., Ltd. Procede de croissance epitaxiale et utilisation d'un substrat destine a la croissance epitaxiale
JP2004317886A (ja) * 2003-04-17 2004-11-11 Matsushita Electric Ind Co Ltd 光スイッチとそれを用いた光磁気回路、ならびに光磁気回路の製造方法
US7968273B2 (en) * 2004-06-08 2011-06-28 Nanosys, Inc. Methods and devices for forming nanostructure monolayers and devices including such monolayers
JP4707475B2 (ja) * 2005-06-17 2011-06-22 国立大学法人 東京大学 化合物半導体結晶の成長方法、その成長方法を用いて成長した化合物半導体結晶の層を備えた半導体装置及び半導体基板
KR100753152B1 (ko) * 2005-08-12 2007-08-30 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
JP4809684B2 (ja) * 2006-01-31 2011-11-09 富士通株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020153524A1 (en) * 2001-04-19 2002-10-24 Motorola Inc. Structure and method for fabricating semiconductor structures and devices utilizing perovskite stacks
US20020163024A1 (en) * 2001-05-04 2002-11-07 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices ultilizing lateral epitaxial overgrowth of a monocrystallaline material layer on a compliant substrate
US20030024471A1 (en) * 2001-08-06 2003-02-06 Motorola, Inc. Fabrication of semiconductor structures and devices forms by utilizing laser assisted deposition
US20040011280A1 (en) * 2002-03-27 2004-01-22 Takamitsu Higuchi Device substrate and method for producing device substrate

Also Published As

Publication number Publication date
FR2921200B1 (fr) 2009-12-18
JP6062887B2 (ja) 2017-01-18
WO2009047448A1 (fr) 2009-04-16
JP2017028318A (ja) 2017-02-02
JP2015008293A (ja) 2015-01-15
JP2010539723A (ja) 2010-12-16
EP2188830A1 (fr) 2010-05-26
US8389995B2 (en) 2013-03-05
US20100289063A1 (en) 2010-11-18

Similar Documents

Publication Publication Date Title
TWI246116B (en) Process for growing ZnSe Epitaxy layer on Si substrate and semiconductor structure thereby
US4876219A (en) Method of forming a heteroepitaxial semiconductor thin film using amorphous buffer layers
US7323764B2 (en) Buffer structure for modifying a silicon substrate
FR3030877B1 (fr) Fabrication de couches de nitrure de groupe iiia sur structures de semi-conducteur sur isolant
WO2004012227A2 (fr) Procede de realisation par epitaxie en phase vapeur d'un film de nitrure de gallium a faible densite de defaut
FR2977260A1 (fr) Procede de fabrication d'une couche epitaxiale epaisse de nitrure de gallium sur un substrat de silicium ou analogue et couche obtenue par ledit procede
KR20030007896A (ko) 갈륨 나이트라이드층 형성방법
US7361522B2 (en) Growing lower defect semiconductor crystals on highly lattice-mismatched substrates
WO2014184487A1 (fr) Dispositif optoelectronique et son procede de fabrication
JP2017028318A (ja) エピタキシャル固体半導体ヘテロ構造及びその製造方法
FR2853141A1 (fr) Appareil a semi-conducteur, procede pour faire croitre un semi-conducteur a nitrure et procede de production d'un appareil a semi-conducteur
EP4176461A1 (fr) Substrat semi-conducteur avec couche d'interface nitruree
FR2728103A1 (fr) Substrat de base en si recouvert d'une couche de cdte ou de cdznte riche en cd et procede pour sa production
US7902046B2 (en) Thin buffer layers for SiGe growth on mismatched substrates
EP1476898A1 (fr) Procede de formation de couche de carbure de silicium ou de nitrure d element iii sur un substrat adapte
EP3900017B1 (fr) Procede de fabrication d'un substrat de croissance
JP3707211B2 (ja) Ｉｉｉ族窒化物半導体薄膜の製造方法
EP3420125B1 (fr) Procédé permettant d'obtenir sur un substrat cristallin une couche semi-polaire de nitrure
WO2020127603A1 (fr) Substrat semi-conducteur avec couche intermediaire dopee n
US7879697B2 (en) Growth of low dislocation density Group-III nitrides and related thin-film structures
FR3091020A1 (fr) SUBSTRAT SEMI-CONDUCTEUR CO-DOPE n
TW201327633A (zh) 具有應力吸收緩衝層之半導體結構及其製造方法

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 10

PLFP Fee payment

Year of fee payment: 11

PLFP Fee payment

Year of fee payment: 12

PLFP Fee payment

Year of fee payment: 13

ST Notification of lapse

Effective date: 20210506