TW201327633A - 具有應力吸收緩衝層之半導體結構及其製造方法 - Google Patents

具有應力吸收緩衝層之半導體結構及其製造方法 Download PDF

Info

Publication number
TW201327633A
TW201327633A TW100148013A TW100148013A TW201327633A TW 201327633 A TW201327633 A TW 201327633A TW 100148013 A TW100148013 A TW 100148013A TW 100148013 A TW100148013 A TW 100148013A TW 201327633 A TW201327633 A TW 201327633A
Authority
TW
Taiwan
Prior art keywords
buffer layer
semiconductor structure
layer
germanium
stress absorbing
Prior art date
Application number
TW100148013A
Other languages
English (en)
Other versions
TWI457985B (zh
Inventor
guo-ren Zhang
jia-qing Lin
Original Assignee
Chung Shan Inst Of Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chung Shan Inst Of Science filed Critical Chung Shan Inst Of Science
Priority to TW100148013A priority Critical patent/TWI457985B/zh
Publication of TW201327633A publication Critical patent/TW201327633A/zh
Application granted granted Critical
Publication of TWI457985B publication Critical patent/TWI457985B/zh

Links

Landscapes

  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明揭示一種具有應力吸收緩衝層之半導體結構及其製造方法，其結構係包含有：一基板、一絕緣層、一緩衝層以及一磊晶層；且該半導體結構係藉由一表面處理技術消除緩衝層之應力，進而達到降低缺陷密度且避免磊晶層剝落之功效。

Description

具有應力吸收緩衝層之半導體結構及其製造方法
本發明係有關於一種具有應力吸收緩衝層之半導體結構及其製造方法，藉由一表面處理技術可消除半導體結構之緩衝層之應力，進而達到降低缺陷密度且避免磊晶層龜裂或剝落之功效。
近年來，以化合物半導體為代表之半導體有效利用其各種特性，應用範圍進一步擴大。例如：化合物半導體作為用以積層磊晶層之基底基板而有用，可用於發光二極體(LED，Light Emitting Diode)、雷射二極體(LD，Laser Diode)等半導體裝置。
然而，在製作這些材料期間通常會產生的一個問題就是因為異性磊晶(hereroepitaxial)沈積造成的晶格扭曲。所謂的「異性磊晶」沈積層是一種磊晶或是單晶層，此沈積層會沈積在單晶基底上，其與單晶基底具有不同的組成。當沈積的磊晶層受到壓迫而產生一種至少兩個方位與其下方的單晶基底相同的晶格結構，但是與其本來的晶格常數不同時就會被稱為「扭曲」；其中，晶格扭曲的發生是因為當薄膜沈積的方式是讓其晶格結構會與下層的單晶基底相配時，沈積層內的原子會離開原來的位置，也就是在單獨大量材料的晶格結構中原本佔據的位置。舉例來說，在一個單晶矽基底上沈積像是矽鍺或是鍺本身等含鍺材料的異性磊晶一般會產生壓縮的晶格扭曲，因為沈積的含鍺材料其晶格常數比矽基底大，扭曲的程度跟沈積層的厚度以及沈積材料與下層的積底之間的晶格不協調的程度有關。
請參照美國專利第5,122,845號，其揭示了一種緩衝層用於化合物半導體和發光二極體。其中，利用在基板與氮化鎵層之間沉積以氮化鋁(AlN)為主之緩衝層(buffer layer)，且此緩衝層的結晶結構係以微結晶或是多結晶且在非結晶矽的狀態下混合，藉此緩衝層之結晶結構可以改善在氮化鎵化合物層之間的晶格不匹配(crystal mismatching)的問題。然而，該專利之緩衝層需由微晶矽或多晶矽於非晶矽的狀態下混合，缺點在於作法並未詳細之揭露。
另參照美國專利第5,290,393號，其揭示一種光電元件係以氮化鎵為主之化合物半導體層，例如GaxAl1-xN(0<x≦1)。然而，在基板上以磊晶的方式形成化合物半導體層時，在基底上的晶格表面圖案不佳且會影響到後續製作藍光光電元件的品質，因此，藉由一緩衝層例如GaxAlx-1N來改善基底與化合物半導體之間的晶格匹配問題。然而，在上述習知技術中，所產生的光電效益有其限制。
職是之故，申請人乃進行試驗與研究，提出種一種具有應力吸收緩衝層之半導體結構及其製造方法，特別係有關於藉由一表面處理技術可消除緩衝層之應力，進而達到降低缺陷密度且避免磊晶層龜裂或剝落之功效。
本發明之主要目的在於提出一種具有應力吸收緩衝層之半導體結構及其製造方法，其係於該緩衝層與磊晶層的接面上，進行一表面處理技術以形成複數個具有多孔隙之結構，藉由該些複數個具有多孔隙之表面可消除緩衝層之應力，以避免磊晶層龜裂或剝落。
為達上述目的，本發明提出一具有應力吸收緩衝層之半導體結構，其包含：一基板、一絕緣層、一緩衝層、一磊晶層；其中，該絕緣層形成於該基板之表面；該緩衝層形成於該絕緣層之表面；以及該磊晶層形成於該緩衝層之表面。
此外，本發明尚提出一種具有應力吸收緩衝層之半導體結構之製造方法，其步驟包含：提供一基板；沈積一絕緣層，形成於該基板表面；沈積一緩衝層，形成於該絕緣層表面；提供一表面處理於該緩衝層表面，形成複數個具有多孔隙之結構，且該些複數個具有多孔性之結構可消除該緩衝層之應力；沈積一磊晶層，形成於該緩衝層表面。
於本發明之一實施例中，該絕緣層係自氧化矽(SiOx)、氮化矽(SiNx)、氧化鈦(TiOx)或氧化鋁(AlOx)等氧化物所組成之群中的任一種。
於本發明之一實施例中，該緩衝層係選自矽或多孔性矽、多晶矽、碳化矽(SiC)、氮化鎵(GaN)、藍寶石、氮化鋁(AlN)、矽鍺(SiGe)與氮化矽之一。
於本發明之一實施例中，該些複數個多孔隙之結構之表面顯微結構可為有序的點狀、纖維狀、樹枝狀或無序的混合結構之一。
於本發明之一實施例中，該表面處理技術係選自電漿處理技術、乾式蝕刻、濕式蝕刻之一或其組合。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉數個較佳實施例，並配合所附圖式，作詳細說明如下。
雖然本發明可表現為不同形式之實施例，但附圖所示者及於下文中說明者係為本發明可之較佳實施例，並請瞭解本文所揭示者係考量為本發明之一範例，且並非意圖用以將本發明限制於圖示及/或所描述之特定實施例中。
請參考第1圖，其顯示為本發明具有應力吸收緩衝層之半導體結構示意圖。該具有應力吸收緩衝層之半導體結構100主要包含：一基板110、一絕緣層120、一緩衝層130、一磊晶層140；其中該絕緣層120係形成於該基板110之表面；該緩衝層130係形成於該絕緣層120之表面；該磊晶層140係形成於該緩衝層130表面，而該緩衝層130之表面係藉由一表面處理技術形成複數個具有多孔隙之結構131，且該些複數個具有多孔性之結構131可消除該緩衝層130之應力，進而避免該磊晶層140之龜裂或剝落。
請再參考第2圖，其顯示為本發明具有應力吸收緩衝層之半導體結構之製造流程示意圖，其包含下列之步驟：步驟210：提供一基板110；步驟220：沈積一絕緣層120，形成於該基板110之表面；步驟230：沈積一緩衝層130，形成於該絕緣層120之表面；步驟240：提供一表面處理於該緩衝層130之表面，形成複數個具有多孔隙之結構131，且該些複數個具有多孔性之結構131可消除該緩衝層130之應力；步驟250：沈積一磊晶層140，形成於該緩衝層130表面。
其中，該基板110材料係選自矽(Si)、藍寶石、碳化矽(SiC)、氮化鋁(AlN)或金剛石所組成之群中的任一種。
接著如圖2所示，該絕緣層120材料係選自氧化矽(SiOx)、氮化矽(SiNx)、氧化鈦(TiOx)或氧化鋁(AlOx)等氧化物所組成之群中的任一種。較佳地，係選用氧化矽(SiOx)作為絕緣層120。雖然一般來說，絕緣層120與基板110的厚度並非發明之關鍵，但較佳是控制厚度高約1微米的絕緣層120。此外，該絕緣層120沉積於基板110表面之沉積方法係選自濺鍍法、蒸鍍法以及化學氣相沉積法之一。
該緩衝層130材料係選自矽或多孔性矽、多晶矽、碳化矽(SiC)、氮化鎵(GaN)、藍寶石、氮化鋁(AlN)、矽鍺(SiGe)與氮化矽之一。其中，該緩衝層130沉積於絕緣層120表面之沉積方法係選自濺鍍法、蒸鍍法、化學氣相沉積法之一。
值得注意的是，若單純沉積磊晶層140於緩衝層上130會導致內應力產生使得缺陷密度提升，最終導致磊晶層140剝落。舉例如下：藍寶石上沉積GaN磊晶層係處於壓縮應力中；在碳化矽上獲得的彼等層係處於輕微張應力下；在矽上者處於高張力下。對於壓縮應力與張力下之層，這導致在磊晶薄膜中將形成裂紋進而剝落。尤其，上述之現象對於在矽上沉積磊晶層140特別嚴重。對於磊晶載體而言，超過出現裂紋之限度為約1微米至2微米，此係關於產生優良品質層的一個限制因素。
因此，為了解決上述之問題，本發明之一較佳實施例中係採用SOI(絕緣層上矽)之方式，尤其是有關於一種在矽基板上圖案化之方式。值得注意的是，圖案化之方式並不限定於矽基板，亦即於藍寶石或碳化矽基板可得同樣之功效。然而，雖然上述之改良磊晶生長薄膜之晶體品質之方法並不能完全且有效的解決磊晶生長薄膜中的應力問題。
因此，本發明提出一種解決方法，亦為本發明之重要特徵：該緩衝層130之表面係藉由一表面處理技術形成複數個具有多孔隙之結構131，以避免磊晶層140龜裂或剝落。
此外，該些複數個具有多孔隙結構之表面顯微結構可為有序的點狀、纖維狀、樹枝狀或無序的混合結構之一。
最後，將磊晶層140沉積於該緩衝層130表面。其中，本發明可應用於磊晶生長以下材料層之技術，如GaN、GaAs、InP、GaAlAs、InGaAs、AlN、AlGaN或甚至SiGe。此外，該磊晶層140之磊晶方法可選自有機金屬氣相磊晶法(MOCVD)、分子束磊晶(MBE)，氣相磊晶法(VPE)及液相磊晶法(LPE)之一。其中，LPE及VPE的磊晶長成的速度和量產能力較MOCVD佳，但在磊晶薄度及平整度的控制能力就不如MOCVD好。然而，MOCVD有成本較高，良率低而且原料取得不易等缺點。基於以上因素，造成在不同的產品所應用的磊晶方法也不同，在傳統亮度的LED上(如GaP、GaAsP及AlGaAs)常用LPE(液相磊晶法)，若是高亮度LED(如AlGaInP及GaN等)則要求的品質較為嚴格，較佳地則要用有機金屬氣相磊晶法(MOCVD)。
<實施例1>
首先，將矽(Si)基板110經由RCA Standard Clean，除去基板110上之微塵、金屬離子及有機物之雜質。接著，以直流磁控濺鍍法於矽(Si)基板110之表面沉積層厚為1微米之二氧化矽(SiO2)絕緣層120；接著，以直流磁控濺鍍法沉積多晶矽之緩衝層130，其該表面緩衝層130之粗糙度為8nm(以RMS基準計)。其中，多晶矽之緩衝層130經由表面處理，其中，該表面處理技術係電漿處理技術，產生壓力係介於5 mTorr至30 mTorr之間，且電漿頻率係於一偏壓頻率為2 MHz或13.56 MHz之一。此外，電漿處理所採用之氣體為含有氟氣或氫氟氣及載氣之混合氣體之一。其中，氟氣之氣體可為C1 F4、C2 F2、C2 F4、C3 F6、C4 F6、C4 F8、C5 F8、或C6 F6其中之一；氫氟氣之氣體可為C2 HF5、CHF3、CH2 F2、CH3 F、C3 H2 F6、C3 H2 F4、C3 HF5或C3 HF7其中之一；載氣可為氦氣、氮氣、氬氣、氫氣或空氣其中之一。可得緩衝層130表面有較佳之粗糙度3.6nm，可使磊晶層140之結晶品質進一步提高。另外，該緩衝層130表面係藉為複數個有序點狀之多孔隙之表面結構，藉由該結構可吸收內應力，以避免磊晶層於其上龜裂或剝落。最後，以有機金屬氣相磊晶法(MOCVD)沉積磷砷化鎵(GaAsP)之磊晶層140，即完成整個具有應力吸收之磊晶半導體結構。藉由本發明與其先前例比較，本發明不需額外複雜之結構，藉由電漿處理技術可使磊晶層140之結晶品質進一步提高，提升整體元件之發光特性。(註電漿產生條件為表1)
<實施例2>
首先，將矽(Si)基板110經由RCA Standard Clean，除去基板110上之微塵、金屬離子及有機物之雜質。接著，以射頻磁控濺鍍法於矽(Si)基板110表面沉積一層厚為1.5微米之二氧化矽(SiO2)絕緣層120；然後，以射頻磁控濺鍍法沉積矽鍺(SiGe)之緩衝層130，其該表面緩衝層130粗糙度為7nm。其中，多晶矽之緩衝層130經由電漿處理後，可得緩衝層130表面有較佳之粗糙度為4nm，可使磊晶層140之結晶品質進一步提高。另外，該緩衝層130表面係藉由電漿處理技術形成複數個有序樹枝狀之多孔隙之表面結構而吸收應力，藉由該結構可吸收內應力，以避免磊晶層於其上剝落。其後，以有機金屬氣相磊晶法(MOCVD)沉積砷化鎵(GaAs)之磊晶層140，即完成整個具有應力吸收之磊晶半導體結構。藉由本發明與其先前例比較，本發明不需額外複雜之結構，藉由電漿處理技術可使磊晶層140之結晶品質進一步提高，且錯位密度降低15%以上。(註電漿產生條件為表1)
<實施例3>
首先，將碳化矽(SiC)基板110經由RCA Standard Clean，除去基板110上之微塵、金屬離子及有機物之雜質。接著，以射頻磁控濺鍍法於碳化矽(SiC)基板110表面形成一層厚為1.5微米之氮化矽(SiNx)之絕緣層120；接著，以射頻磁控濺鍍法沉積矽鍺(SiGe)之緩衝層130，其該表面緩衝層130粗糙度為10nm。其中，矽鍺(SiGe)之緩衝層130經由電漿處理後，可得緩衝層130表面有較佳之粗糙度為3.6nm，可使磊晶層140之結晶品質進一步提高。另外，該緩衝層130表面係藉由電漿處理技術形成複數個有序樹枝狀之多孔隙之表面結構而吸收應力，藉由該結構可吸收內應力，以避免磊晶層於其上剝落。最後，以有機金屬氣相磊晶法(MOCVD)沉積砷化鎵(GaAs)之磊晶層140，即完成整個具有應力吸收之磊晶半導體結構。藉由本發明與其先前例比較，本發明不需額外複雜之結構，藉由電漿處理技術可使磊晶層140之結晶品質進一步提高，且錯位密度降低22%以上。(註電漿產生條件為表1)
雖然本發明已以前述較佳實施例揭示，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與修改。如上述的解釋，都可以作各型式的修正與變化，而不會破壞此創作的精神。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100．．．具有應力吸收之磊晶半導體結構
110．．．基板
120．．．絕緣層
130．．．緩衝層
131．．．複數個具有多孔隙之結構
140．．．磊晶層
210～250．．．製備方法之步驟
第1圖，顯示為本發明具有應力吸收緩衝層之半導體結構示意圖。
第2圖，顯示為本發明具有應力吸收緩衝層之半導體結構之製造流程示意圖。
100．．．具有應力吸收之磊晶半導體結構
110．．．基板
120．．．絕緣層
130．．．緩衝層
140．．．磊晶層

Claims (9)

  1. 一種具有應力吸收緩衝層之半導體結構，其包含：一基板；一絕緣層，係形成於該基板之表面；一緩衝層，係形成於該絕緣層之表面，且該緩衝層之表面係藉由一表面處理技術形成複數個具有多孔隙之結構；以及一磊晶層，係形成於該緩衝層之表面，可藉由各多孔性之結構消除該緩衝層之應力，進而避免該磊晶層產生龜裂或剝落。
  2. 依申請專利範圍第1項所述之具有應力吸收緩衝層之半導體結構，其中，該絕緣層係自氧化矽(SiOx)、氮化矽(SiNx)、氧化鈦(TiOx)或氧化鋁(AlOx)等氧化物所組成之群中的任一種。
  3. 依申請專利範圍第1項所述之具有應力吸收緩衝層之半導體結構，其中，該緩衝層係選自矽或多孔性矽、多晶矽、碳化矽(SiC)、氮化鎵(GaN)、藍寶石、氮化鋁(AlN)、矽鍺(SiGe)與氮化矽之一。
  4. 依申請專利範圍第1項所述之具有應力吸收緩衝層之半導體結構，其中，該些複數個多孔隙之結構之表面顯微結構可為有序的點狀、纖維狀、樹枝狀或無序的混合結構之一。
  5. 一種具有應力吸收緩衝層之半導體結構之製造方法，其步驟包含：(a)提供一基板；(b)沈積一絕緣層，形成於該基板之表面；(c)沈積一緩衝層，形成於該絕緣層之表面；(d)提供一表面處理技術於該緩衝層表面，形成複數個具有多孔隙之結構，且該些複數個具有多孔性之結構可消除該緩衝層之應力；以及(e)沈積一磊晶層，形成於該緩衝層表面。
  6. 依申請專利範圍第5項所述之具有應力吸收緩衝層之半導體結構之製造方法，其中，該絕緣層係自氧化矽(SiOx)、氮化矽(SiNx)、氧化鈦(TiOx)或氧化鋁(AlOx)等氧化物所組成之群中的任一種。
  7. 依申請專利範圍第5項所述之具有應力吸收緩衝層之半導體結構之製造方法，其中，該緩衝層係選自矽或多孔性矽、多晶矽、碳化矽(SiC)、氮化鎵(GaN)、藍寶石、氮化鋁(AlN)、矽鍺(SiGe)與氮化矽之一。
  8. 依申請專利範圍第5項所述之具有應力吸收緩衝層之半導體結構之製造方法，其中，該些複數個多孔隙之結構之表面顯微結構可為有序的點狀、纖維狀、樹枝狀或無序的混合結構之一。
  9. 依申請專利範圍第5項所述之具有應力吸收緩衝層之半導體結構之製造方法，其中，該步驟(d)之表面處理技術係選自電漿處理技術、乾式蝕刻、濕式蝕刻之一或其組合。
TW100148013A 2011-12-22 2011-12-22 Semiconductor structure with stress absorbing buffer layer and manufacturing method thereof TWI457985B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100148013A TWI457985B (zh) 2011-12-22 2011-12-22 Semiconductor structure with stress absorbing buffer layer and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100148013A TWI457985B (zh) 2011-12-22 2011-12-22 Semiconductor structure with stress absorbing buffer layer and manufacturing method thereof

Publications (2)

Publication Number Publication Date
TW201327633A true TW201327633A (zh) 2013-07-01
TWI457985B TWI457985B (zh) 2014-10-21

Family

ID=49225170

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100148013A TWI457985B (zh) 2011-12-22 2011-12-22 Semiconductor structure with stress absorbing buffer layer and manufacturing method thereof

Country Status (1)

Country Link
TW (1) TWI457985B (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1583139A1 (en) * 2004-04-02 2005-10-05 Interuniversitaire Microelectronica Centrum vzw ( IMEC) Method for depositing a group III-nitride material on a silicon substrate and device therefor
US6893936B1 (en) * 2004-06-29 2005-05-17 International Business Machines Corporation Method of Forming strained SI/SIGE on insulator with silicon germanium buffer

Also Published As

Publication number Publication date
TWI457985B (zh) 2014-10-21

Similar Documents

Publication Publication Date Title
US7811902B2 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same
US9209023B2 (en) Growing III-V compound semiconductors from trenches filled with intermediate layers
KR101144466B1 (ko) 질화물 반도체 결정층을 제조하기 위한 방법
JP5117596B2 (ja) 半導体発光素子、ウェーハ、および窒化物半導体結晶層の製造方法
JP3589200B2 (ja) 窒化物半導体基板及びその製造方法、並びにその窒化物半導体基板を用いた窒化物半導体素子
US20100044719A1 (en) III-V Compound Semiconductor Epitaxy Using Lateral Overgrowth
TWI407491B (zh) 分離半導體及其基板之方法
JP6484328B2 (ja) バッファ層スタック上にｉｉｉ−ｖ族の活性半導体層を備える半導体構造および半導体構造を製造するための方法
JP2010251738A (ja) 窒化物半導体エピタキシャル基板
WO2005088687A1 (ja) 窒化ガリウム系半導体基板の作製方法
KR101672213B1 (ko) 반도체장치의 제조방법
JP2009099932A (ja) 半導体基板上において３族窒化物半導体層を形成する方法
CN101145516A (zh) 硅基氮化物单晶薄膜的外延结构及生长方法
US10727054B2 (en) Nitride-based semiconductor device and method for preparing the same
JP3441415B2 (ja) 半導体結晶の製造方法
CN111681946B (zh) 氮化镓单晶衬底的制备方法
JPH11233391A (ja) 結晶基板とそれを用いた半導体装置およびその製法
JP2022104771A (ja) 半導体基板、半導体デバイス、電子機器
US20150035123A1 (en) Curvature compensated substrate and method of forming same
KR20230056686A (ko) 다이아몬드 방열판을 갖는 헤테로에피택셜 구조
WO2012029216A1 (ja) 化合物半導体の製造方法
US20140151714A1 (en) Gallium nitride substrate and method for fabricating the same
TWI457985B (zh) Semiconductor structure with stress absorbing buffer layer and manufacturing method thereof
JP3698061B2 (ja) 窒化物半導体基板及びその成長方法
KR100454907B1 (ko) 질화물 반도체 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent