KR100805469B1 - 특히 광학, 전자 공학 또는 광전자 공학용의 기판 제조방법, 및 이 방법에 의한 기판 - Google Patents

특히 광학, 전자 공학 또는 광전자 공학용의 기판 제조방법, 및 이 방법에 의한 기판 Download PDF

Info

Publication number
KR100805469B1
KR100805469B1 KR1020037007110A KR20037007110A KR100805469B1 KR 100805469 B1 KR100805469 B1 KR 100805469B1 KR 1020037007110 A KR1020037007110 A KR 1020037007110A KR 20037007110 A KR20037007110 A KR 20037007110A KR 100805469 B1 KR100805469 B1 KR 100805469B1
Authority
KR
South Korea
Prior art keywords
layer
support
working
working layer
substrate
Prior art date
Application number
KR1020037007110A
Other languages
English (en)
Other versions
KR20030059280A (ko
Inventor
파브리스 르떼르뜨르
브루노 기스랑
Original Assignee
에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 filed Critical 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Publication of KR20030059280A publication Critical patent/KR20030059280A/ko
Application granted granted Critical
Publication of KR100805469B1 publication Critical patent/KR100805469B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Luminescent Compositions (AREA)
  • Footwear And Its Accessory, Manufacturing Method And Apparatuses (AREA)
  • Manufacture Of Macromolecular Shaped Articles (AREA)
  • Light Receiving Elements (AREA)
  • Polymers With Sulfur, Phosphorus Or Metals In The Main Chain (AREA)

Abstract

본 발명은 특히 광학, 전자 공학 또는 광전자 공학용의 기판 제조 방법을 제공하는 것이다. 상기 방법은 하기의 단계로 이루어진다:
- 접착 계면 내에 분자 접착에 의해 지지체(12) 상으로 종층(2)을 이송하는 단계;
- 상기 종층 상에 에피택셜하게 작업층(16)을 성장시키는 단계; 및
- 상기 종층(2)과 상기 작업층(16)으로 구성된 집합체가 접착 계면에서 상기 지지체(12)로부터 분리되도록 응력을 적용하는 단계.

Description

특히 광학, 전자 공학 또는 광전자 공학용의 기판 제조 방법, 및 이 방법에 의한 기판{Method for making a substrate in particular for optics, electronics or optoelectronics and resulting substrate}
본 발명은 특히 광학, 전자 공학 또는 광전자 공학용의 기판 제조 방법의 영역에 관한 것이고, 또한, 상기 방법으로 얻어진 기판에 관한 것이다. 보다 상세하게는 발광 다이오드 및 레이저 다이오드를 제조하는데 적합할 수 있는 기판에 관한 것이다.
광학, 전자 공학 또는 광전자 공학용에 대하여, 얇은 작업층(thin working layer)을 포함하는 기판을 얻는 것이 종종 요망된다. 이러한 목적의 상기 기판을 제조하기 위한 2개의 광족(broad family)의 방법이 알려져 있다. 이들 족(family)은 소스 기판으로부터 취하여진 박층이 이송되어 지지체 기판 상에 배치되는 방법, 및 분자선 에피택시(MBE: molecular beam epitaxy), 금속 유기 화학 증기 증착(MOVCD: metal organic chemical vapor deposition), 등의 증착 기술로써 지지체 기판 상에 박층이 증착되는 방법으로 이루어지고 있다. 그렇지만, 사용 불가능하거나, 박층을 취할 수 있는 소스 기판의 형태로 얻는 것이 매우 어려운 재료가 존재하고, 또는 지지체 기판 상의 증착에 의한 그들 성장은 아직 만족스럽지 않다. 이것은 품질 및/또는 직경이 만족스럽고, 및/또는 적정 가격으로 고체 단결정의 형태로 사용할 수 없는 단결정 질화갈륨에 특히 적용되고, 결과로서 헤테로에피택셀 기술에 의해서만 성장될 수 있다.
게다가, 지지체에 의해 지지되는 종층(seed layer) 그 자체 상에 작업층을 성장시키기 위한 주지의 기술에 대하여, 최종 생성물을 얻기 위해, 문제의 지지체를 제거할 필요가 종종 있다.
이것을 행하기 위한 다양한 기술이 알려져 있다. 따라서, 문서 FR 2 787 919 A는 메카노케미칼 박육 기술(mechano-chemical thinning technique)에 의해 이러한 기판을 제거하는 것을 설명하고 있다. 그럼에도 불구하고, 에칭 또는 어떤 등가 기술로써 지지체를 제거하는 모든 기술은 재료의 상당한 손실로 이어지고 때때로 고가일 수 있기 때문에 바람직하지 않다.
문서 US 6 114 188 A는 특수 처리가 고유 기판(native substrate) 상에 수행되어, 막이 성장되고, 다음에 증착막이 고유 기판으로부터 분리되는, 증착에 의해 생성된 복합 전이 금속 산화물(CTMO: complex transition metal oxide)막을 분리하기 위한 기술을 설명하고 있다. 그럼에도 불구하고 상기 기술은 막 성장의 적당한 개시를 손상할 위험, 수율의 손실이나 나쁜 품질의 증착막 중의 어느 하나로 이어질 위험을 무릅쓰기 때문에 바람직하지 않다.
본 발명은 이들 결점을 경감하는 것을 목적으로 한다.
그 목적을 달성하기 위해서, 특히 광학, 전자 공학 또는 광전자 공학용의 기 판 제조 방법을 제공하는 것이고, 상기 방법은 하기의 단계로 이루어지는 사실을 특징으로 한다:
- 접착 계면(adhesion interface) 내에 분자 접착에 의해 지지체 상으로 종층을 이송하는 단계;
- 종층 상에 에피택셜하게 작업층을 성장시키는 단계; 및
- 종층과 작업층으로 구성된 집합체가 접착 계면에서 지지체로부터 분리되도록 응력을 적용하는 단계.
바람직하게는, 분리를 행하도록 적용된 응력은 하기의 응력으로 이루어지는 그룹 중에서 선택된다:
기계적 응력, 열 응력, 정전 압력(electrostatic stress), 및 레이저 조사 응력.
게다가, 질화갈륨으로 되돌아가기 위해서, 사파이어 및 탄화규소는 이 재료에 대해 헤테로에피택시용 양호한 종기판(seed substrate)을 구성할 수 있다는 것이 알려져 있다. 그렇지만, 사파이어는 전기적 절연체이고, 이것은 어떤 용도에 있어서 불리하고, 단결정 탄화규소가 고가인 결점 및 큰 직경으로 얻는 것이 어렵다는 것을 나타낸다. 질화갈륨에 대하여, 헤테로에피택시용 이상적인 기판은 {111} 실리콘일 것이다. 이 기판은 매우 광범위한 용도의 재료이기 때문에, 이상적이라고 간주되고(따라서 이 재료가 이미 사용되는 수많은 기판 처리 시스템에 적합하고), 이것은 그다지 고가이지 않고, 큰 직경으로 사용할 수 있다. 그렇지만, 약 1000∼1100℃에서 MOCVD의 표준 기술을 사용하여 {111} 실리콘 상에 질화갈륨의 증착이 시도될 때에, 이들은 평방 센티미터(㎠)당 108 초과의 농도에서 질화갈륨의 박층 내에 형성되는 전위(轉位)의 문제 및 심지어 상기 박층 균열의 문제와 조우하고 있다.
본 발명의 다른 목적은 특히 이용할 수 없거나 박층을 취할 수 있는 소스 기판의 형태로 얻는 것이 매우 어려운 재료에 대해, 또는 지지체 기판 상에 증착됨으로써 만족할만한 방식으로 아직 성장할 수 없는 재료에 대해, 종래의 기술 방법으로 얻어진 층의 품질보다 뛰어난 품질의 작업 박층을 얻을 수 있도록 하는 방법을 제공하는 것이다. 문제의 작업 박층의 품질은 특히 무엇보다도 균열에 관하여, 이차적으로는 전위 농도(dislocation concentration)에 관하여 평가된다.
이 다른 목적은 열 팽창 계수가 작업층의 계수보다 0.7∼3배인 재료로 지지체가 구성되고, 종층이 지지체 및 작업층의 열 팽창을 순응시키는데 적합한 본 발명의 임의의 특성에 의해 얻어진다.
바람직하게는, 이 명세서에서 고찰된 열 팽창 계수치는 작업층의 면과 평행한 면에서의 값과 관련 있다.
이 특징에 의해, 지지체를 형성하도록 선택된 재료는 온도의 변화 중에 생기고, 작업층을 성장시키는데 생기고, 또는 이 방식으로 형성된 기판을 주위 온도로 되돌리는데 발생하는 상당한 장력 또는 이 종류의 압축 응력을 감소 또는 심지어 제거하는 열 팽창 계수를 나타낸다.
특히 균열의 문제에 관하여, 작업층 및 지지체의 각각의 재료의 열 팽창 계 수 사이의 차이에 관한 허용 범위는 상기 층의 신장으로 이어질 때와 대조적으로, 상기 차이가 작업층 내의 압축으로 이어질 때 증가하는 것에 주의해야 한다. 따라서, 압축에 있어서, 지지체 재료의 열 팽창 계수는 작업층의 것보다 몇 배 이상일 수 있다. 그렇지만, 신장에 있어서, 지지체 재료의 열 팽창 계수는 작업층의 계수보다 0.7배 이상이 바람직하다.
종층은 지지체 및/또는 작업층에 의해 부가된 열 팽창에 순응시키는데 적합한 것에 주의해야 한다. 이 목적을 위해서, 종층은 지지체 및/또는 작업층의 열 팽창에 의한 치수 변화를 추종하도록 변형될 수 있을 만큼 작은 두께를 가진다. 이 두께는 종층을 구성하는 재료와, 지지체 및 작업층의 각각의 재료에 따른다. 일반적으로, 300㎛ 두께의 탄화규소 지지체 및 수㎛ 두께의 질화갈륨 작업층에 대하여, 단결정 탄화규소 종층은 0.5㎛ 미만, 바람직하게는 1000(Å) 미만의 두께를 가져야 한다.
바람직하게는, 종층을 구성하는 재료는 107/㎠ 미만의 농도에서 작업층 내에서 전위하면서 종층 상에 에피택셜하게 작업층이 성장될 수 있도록 격자 상수(lattice parameter)를 추가로 나타낸다. 당업자는 종층 및 작업층 모두에 대한 파라미터와 배향을 선택함으로써 상기 에피택셜 성장을 수행하는 방법을 알고 있다.
일례로서, 하기의 표 1은 작업층에 대한 재료 또는 종층에 대한 재료 또는 지지체 기판에 대한 재료 중의 어느 것으로서, 본 발명의 방법을 실시하는데 적합 한 다양한 재료의 격자 상수 및 열 팽창 계수를 요약하고 있다.
(표 1)
Figure 112003018917799-pct00001
본 발명의 방법은 질화갈륨으로부터 작업층을 형성하는 것이 바람직할 때 특히 유리하다. 이것을 하기 위해서, 종래기술은 본 발명이 극복할 수 있는 결점으로 고생하는 다양한 기술을 제안하고 있다.
따라서, 종래기술에 있어서, 기판은 지지체로서 및 작업층용 성장종(growth seed)으로서 모두 기능하도록 단결정 탄화규소 또는 사파이어제가 사용되었다. 그렇지만, 작업층이 발광 다이오드(LEDs)를 형성하기 위해 사용되면, 고체 탄화규소 또는 사파이어를 사용하는 것은 전기적 접촉의 위치, 다이오드에 의해 방사된 빛의 추출, 또는 반사면 등의 사용을 만족스런 방식으로 제어할 수 없다는 것을 의미한다. 본 경우에 있어서, 제1 지지체는 증착 작업에 적합하도록 선택될 수 있고, 또한 회복될 수 있고, 다음에, 제2 지지체는 상기 측면에 대해 양호한 제어를 얻기에 적합하도록 제1 지지체가 제거된 후 맞추어 지게 선택될 수 있다. 게다가, 사파이어의 소범위까지 단결정 탄화규소제의 기판은 비싸고, 제한된 직경을 가지는 반면 본 경우에 있어서, 얇아질 수 있고, 선택적으로 재이용 가능한 기판 또는 단결정으로부터 취할 수 있는 종층이 사용되어, 고가일 수 있는 재료의 소비를 절약할 수 있다. 게다가, 본 발명은 예를 들면 단결정 탄화규소보다 큰 직경으로 얻기 쉬운 재료로 구성된 종층을 사용할 수 있다.
게다가, 사파이어는 전기적 절연체이고, 고체 지지체의 형태로 유지된다면, 작업층의 용도에 필요한 어떤 전극이 작업층 그 자체에 단독으로 제공되는 것이 필수적이고, 이것은 이용 가능한 공간(예를 들면, 2개의 전기적 접촉이 1개의 전면(前面), 즉 작업층의 자유 표면 상에 생기는 것이면)의 문제를 초래할 수 있다.
본 발명은 특히 지지체가 재이용될 가능성이 제거될 때, 작업층용 성장종을 형성하기에 바람직한 특성 및 지지체에 바람직한 특성을 관련짓지 않을 수 있어, 상술의 결점을 경감시킬 수 있다.
다른 종래기술에 있어서, 고체 질화갈륨 또는 실제로 네오디뮴 갈레이트(neodymium gallate) 또는 인듐 갈레이트 상에 직접 질화갈륨을 증착하는 시도가 있다. 그렇지만, 고체 질화갈륨은 고가이고 그들 기술은 완숙하지 않다.
상기 다른 종래기술에 있어서, 질화갈륨의 작업층은 {111} 실리콘 상에 증착되고 있다. 그렇지만, {111} 실리콘이 지지체, 즉 두꺼운 형태로서 사용되면, 이어서 열 팽창에 대한 빈약한 정합 때문에 작업층 내에서 균열이 발견된다. 선택을 관련짓지 않음으로써, 본 발명은 핵생성에 적합하고, 열 응력의 효과하에서 변형하도록 충분히 얇은 종층을 일차적으로 선택할 수 있고, 종층 상에 성장시키는 작업층에 열 팽창에 대하여 정합되는 박층을 이차적으로 선택할 수 있다.
바람직하게는, 본 발명의 방법은 개별적으로 또는 조합하여 얻어진 하기의 특성을 포함한다:
- 적어도 1개의 접착층이 종층과 지지체 사이에 개재되고, 접착 계면은 상기 접착층 또는 각 접착층을 포함한다;
- 작업층은 질화갈륨, 질화알루미늄, 및 갈륨과 알루미늄 질화물(일반 방식에 있어서, 반도체 질화물은 큰 밴드 갭(band gap)을 가진다)로 이루어지는 목록 중에서 선택된 재료로 구성된다;
- 종층은 사파이어, 탄화규소, 산화아연, 및 {111} 실리콘으로 이루어지는 목록 중에서 선택된 재료로 이루어진다;
- 종층은 정밀한 결정 구조 및 배향을 얻도록, 또는 Si면이나 C면이 탄화규소의 종층 상에 작업층을 증착하도록 선택되면, 예를 들면 육방정계 또는 입방정계 질화갈륨 얻도록 선택된다;
- 종층은 매우 고품질의, 즉 평방 센티미터당 106 전위보다 낮은 질화갈륨, 예들 들면, 에피택셜 측방 전면성장(ELOG: epitaxial lateral overgrowth) 기술로 얻어진 질화갈륨으로 만들어진다;
- 지지체는 무정형 재료, 다결정 재료, 및 소결 재료로 이루어지는 목록 중에서 선택된 재료로 이루어진다;
- 지지체는 전위의 고농도(107/㎠ 이상)를 갖는 다결정 탄화규소, 단결정 탄화규소, 다결정 질화알루미늄, 다결정 질화갈륨, 및 단결정 질화갈륨으로 이루어지는 목록 중에서 선택된 재료로 이루어진다;
- 종층은 지지체와 마찬가지의 화학적 조성을 갖는다;
- 종층은 미리 약화된 영역(pre-weakened zone)에서 소스 기판으로부터 종층을 분리함으로써 소스 기판으로부터 취해진다;
- 종층은 바람직한 두께의 종층을 얻도록, 상기 지지체에 결합되고 이어서 그 자유 면을 통하여 서서히 파괴된 소스 기판으로부터 취해진다(이 목적을 위해, 기판을 얻기 위해 사용된 기술과, 본드 및 에치 백 실리콘 온 인슐레이터(BESOI: bond and etch back silicon on insulator)로서의 기술로 알려진 타입의 기술로부터 취해진 기술을 사용할 수 있다);
- 미리 약화된 영역은 종층의 두께에 대응하는 깊이에서 소스 기판 내에 원자 종(atomic species)을 주입함으로써 만들어진다(완성 단계를 무시); 및
- 종층은 열 처리, 기계적 응력 적용, 및 화학적 에칭, 또는 적어도 2개의 이들 작업의 결합으로 이루어지는 목록 중에서 선택된 작업에 의해 적어도 어느 정 도 소스 기판으로부터 분리된다.
상기 및 본 명세서의 하기에서, "원자 주입(atomic implantation)"은 원자 또는 이온 종을 사용하여 어떤 충격을 막는데 사용되고, 재료 내에 이들 종의 농도 최대치를 얻도록 이들 종을 재료에 도입시키기에 적합하고, 충격 표면과 관련하여 결정 깊이(determined depth)에서 상기 최대치가 위치 결정된다. 상기 원자 또는 이온 종은 최대치 부근의 분포된 에너지를 갖는 재료에 도입된다. 원자 종은 이온 빔 주입기(ion beam implanter), 플라즈마 침투 주입기(plasma immersion implanter), 등을 사용하여 재료 내에 주입될 수 있다. 상기 용어 "원자 또는 이온 종"은 이온, 중성(neutral), 또는 분자 형태로의 원자, 또는 이온 또는 중성 형태로의 분자, 또는 실제로 이온 또는 중성 형태로의 다른 원자 또는 분자의 결합을 나타내는데 사용된다.
도 1은 본 발명에 따른 방법의 실시에서의 단계를 나타내는 도면이다.
도 2는 본 발명에 따른 방법의 다른 실시에서의 단계의 도면이다.
도 3은 본 발명의 방법의 추가로 다른 실시에서의 단계의 도면이다.
도 4는 본 발명의 다양한 방법에 있어서 사용될 수 있는 종류의, 4개의 종층을 가진 중간 지지체의 개략 투시도이다.
본 발명의 다른 측면, 목적, 및 이점은 하기의 상세한 설명을 읽는 중에 나타날 것이고, 본 발명은 또한 첨부한 도면을 참조하면 더욱 잘 이해될 것이다.
본 발명의 방법은 4개의 세목에 관하여 하기에 상세하게 설명되지만, 그 실시를 한정시키는 것은 아니다.
제1 실시에 있어서, 도 1에 도시된 바와 같이, 하기의 단계로 행함으로써 최종 기판(14)은 종층(2) 상에 작업층(16)을 구성하여 만들어진다:
- 주입된 원자 종을 갖게 되는 소스 기판(6)의 표면 상에 접착층(10)을 만들도록 무정형 재료의 층을 형성하고, 다른 접착층(11)을 만들도록 지지체(12)의 표면 상에 무정형 재료의 층을 형성;
- 약화 영역을 형성하도록 소스 기판(6) 내에 결정 깊이에서 원자 종을 주입;
- 100, 접착층(10, 11)을 접촉하도록 배치;
- 200, 약화 영역(8)을 통하여 소스 기판(6)으로부터 종층(2)을 분리; 및
- 300, 약화 영역(8)에 대응한 종층(2)의 표면 상에 작업층(16)을 증착.
접착층(10)을 형성하고 원자 종을 주입하는 단계는 상기한 순서 또는 다른 순서로 수행될 수 있다.
원자 종을 주입하는 단계 및 종층(2)을 분리하는 단계(200)의 예는 예를 들면, 프랑스 특허 번호 FR 2 681 472에 설명된다.
접착층(10, 11)을 형성하는 단계는 일례로서 당업자에게 주지된 어떤 방법을 사용하여 무정형 재료의 층을 형성하는 것에 상당한다.
단계(200)와 단계(300) 사이에, 본 발명의 방법은 선택적으로 작업층(16)을 지지하는 종층(2)의 표면을 준비하는 작업을 포함한다. 준비 작업은 예를 들면, 연마 작업, 어닐링 작업, 스무딩 어닐링 작업(smooding annealing operation)(예를 들면, 수소하에서), 접착층(10, 11) 사이의 접착 계면을 강화하기 위한 어닐링 작업, 희생적 산화 작업(산화 재료의 제거에 이어지는 산화), 에칭 작업, 등을 포함한다.
본 발명의 방법의 이 제1 실시는 실시예 5의 뒤에 설명되는 이들 실시예에서 기재된 접착 계면에서 분리가 행하여지는 방식을 가지면서, 5가지 세목에 관하여 상세하게 설명되지만, 하기에 계속해서 설명되는 실시예를 한정시키는 것은 아니다.
하기 표 2는 상기의 제1 실시를 실시하는데 적합한 재료의 예를 요약한다.
(표 2)
Figure 112003018917799-pct00002
상기 표 2에 있어서, 하기 표에 있어서도 마찬가지로, 용어 "모노"는 "단결정(monocrystalline)"을 나타내는데 사용되고, 용어 "폴리"는 "다결정(polycrystalline)"을 나타내는데 사용된다.
(실시예 1)
표 2의 제1 열에 상당하는 실시예에 있어서, 다결정 탄화규소 지지체(12) 상에 지지체(12)와 종층(2) 사이에 개재되는 탄화규소의 접착층(10, 11)을 가지며, 작업층(16)은 단결정 탄화규소로 구성된 종층(2) 상에 질화갈륨으로 만들어진다.
일례로서, 종층(2)은 1000Å 두께이다. 예를 들면 지지체(12)는 300㎛ 두께이다.
단결정 탄화규소의 종층(2), 산화규소의 2개의 접착층(10, 11), 및 다결정 탄화규소의 지지체(12)의 스택으로 구성된 구조는 당업자에게 주지의 층 이송 방법(layer transfer method)으로 만들어진다(예를 들면, 프랑스 특허 번호 FR 2 681 472에서 Smart-Cut® 방법의 적용을 개시한다).
작업층(16)은 예를 들면 문서 "GaN계 LEDs 및 LDs용 GaN 벌크 기판"(O. Oda et al., Phys. Stat. Sol. (a), No. 180, P. 51 (2000))에 개시된 화학 증기 증착(CVD: chemical vapor deposition), 고온 화학 증기 증착(HTCVD), MOCVD, MBE, 또는 수소화물 증기상 에피택시(HVPE: hydride vapor phase epitaxy)에 의해, 또는 다른 등가 기술에 의해 만들 수 있다.
접착층(10)을 위한 산화규소의 사용은 소스 기판(6)으로부터 종층(2)을 취하기 쉽게 한다. 산화규소의 평면화 증착(planarized deposit)은 표면 불균일을 제거할 수 있고, 실시하기 쉬운 종래기술을 사용하여 연마 단계, 평면화 단계, 세정 단계, 화학적 준비 단계, 및 상기 산화규소를 지지체(12) 상에 형성된 접착층(11)의 산화규소 상으로 접착하는 단계를 행할 수 있다. 일례로서, 접착층(10, 11)의 세트는 1㎛ 두께이다.
(실시예 2)
이 실시예(상기 표 2의 제2 열)에 있어서, 탄화규소의 종층(2)을 {111} 실리 콘의 종층(2)으로 대체하는 것을 제외하고 구조는 실시예 1과 동등하게 제공된다.
{111} 실리콘의 두께는 상기의 다양한 작업 동안 발생할 수 있는 열 팽창에 균열 없이 순응할 수 있도록 3000Å 미만으로 한정되는 것이 바람직하다.
(실시예 3)
이 실시예(상기 표 2의 제3 열)에 있어서, 종층(2)이 사파이어로 만들어지는 것을 제외하고 구조는 실시예 1 및 실시예 2와 동등하게 만들어진다.
사파이어는 질화갈륨의 양호한 에피택시를 가능하게 한다고 알려진 다른 재료이다.
(실시예 4)
이 실시예(상기 표 2의 제 4열)에 있어서, 종층(2)이 단결정 질화갈륨으로 만들어지는 것을 제외하고 구조는 실시예 1 내지 실시예 3과 동등하게 만들어진다.
(실시예 5)
이 실시예(상기 표 2의 제 5열)에 있어서, 종층(2)이 네오디뮴 갈레이트 또는 리튬 갈레이트로 만들어지는 것을 제외하고 구조는 실시예 1 내지 실시예 4와 동등하게 만들어진다.
상기 실시예의 수많은 변형을 추정할 수 있다.
따라서, 접착층(10, 11)의 1개에 있어서의 산화규소, 또는 양쪽 접착층(10, 11)에 있어서의 산화규소는 약간의 다른 재료, 예를 들면 질화규소(Si3N4)로 대체될 수 있다. 이 재료는 산화규소보다 고온에서 잘 견딜 수 있다. 이 이점은 양호한 품질의 단결정층을 형성하기 위해 작업층(16)의 증착을 최적화하는 점에서 보아, 또는 실제로 증착률을 증가시키는 것이 바람직할 때, 특히 이점이 있다. 질화규소는 지지체(12)로의 갈륨의 확산을 제한 또는 심지어 회피하는 이점을 또한 갖는다.
본 발명의 방법의 이 제1 실시의 추가로 다른 변형에 있어서, 질화갈륨의 작업층(16)은 질화알루미늄, 탄화규소, 알루미늄과 갈륨 합금, 및 갈륨과 인듐 합금, 또는 약간의 다른 화합물의 작업층(16)으로 대체된다. 질화갈륨의 작업층(16)은 질화갈륨, 질화알루미늄, 갈륨과 인듐 질화물 등, 가능한 한 다른 종류의 도핑이 첨가된 타입 등의 층의 스택으로 구성되는 다층 구조로 또한 대체될 수 있다.
추가로 다른 변형에 있어서, 다결정 탄화규소 지지체(12)는 단결정 탄화규소(특히, 지지체(12)가 하기와 같이 재이용될 수 있을 때), 사파이어, 다결정 질화알루미늄, 또는 다결정 질화갈륨으로 대체된다.
작업층(16)을 성장시킨 후, 지지체(12)는 강도의 문제에 대한 필요가 있을 때, 직접 접착하거나 작업층, 등 상에 증착함으로써 상기 다른 지지체를 형성하거나 하여 약간의 다른 지지체의 의해, 가능한 한 대체로 구조를 강화한 후에 제거된다.
이어서, 지지체(12)는 작업층(16)이 성장하는 조건에 견딜 수 있을 뿐만 아니라, 제거에 적합해짐으로써 이점이 있어야 한다. 중간 지지체(12)를 제거하기 위해 선택된 기술은 그것을 구성하기 위해 선택된 재료를 결정할 수 있다. 에칭에 의해 또는 기계적 또는 화학적 제거에 의해 그것이 희생되는 것이면, 다음에, 에칭 및 제거 단계와 또한 지지체(12) 그 자체는 가능한 한 저비용이어야 한다. 이러한 환경하에서, 지지체(12)는 다결정 질화알루미늄으로 만들어야 한다.
(분리)
본 발명에 있어서, 기계적, 열적, 정전기적, 레이저 조사 등의 응력은 집합체를 접착 계면의 어느 면 상에 위치된 2개의 부분으로 분할하도록 사용된다.
이러한 환경하에서, 지지체(12)는 소비되지 않고 재이용할 수 있기 때문에, 단결정 탄화규소로 만들어질 수 있다.
다른 변형에 있어서, 작업층(16) 상의 전체 또는 약간의 성분은 지지체(12)를 제거하기 전이나 후에 만들어진다.
본 발명의 방법의 제2 실시예에 있어서, 도 2에 도시된 바와 같이, 구조는 상기 본 발명의 방법의 제1 실시와 같이 만들어지고, 상기 구조는 지지체(12) 상에 종층(2)과 지지체(12) 사이에 개재된 접착층(10, 11)을 가지며, 종층(2) 그 자체 상에 작업층(16)으로 이루어진다. 다음에, 본 실시에 따라서, 두꺼운 층(4)이 작업층(16)의 자유 표면 상에 증착되고, 가능한 한 종층(2)과 함께, 지지체(12)가 제거된다. 이어서, 지지체(12)가 제거된 후, 두꺼운 층(4)은 특히 작업층(16)을 위한 지지를 형성하도록 기능한다.
하기의 표 3은 본 발명의 방법의 이 제2 실시의 점에서 보아 사용될 수 있는 재료의 예를 요약한다.
(표 3)
Figure 112003018917799-pct00003
(실시예 6)
이 실시예에 있어서, 단결정 {111} 실리콘의 종층(2)은 다결정 탄화규소 지지체(12) 상에 만들어지고, 이들 사이에 탄화규소 접착층(10, 11)을 가진다. 이후, 단결정 질화갈륨의 작업층(16)이 MOCVD에 의해 증착되고, 다이아몬드의 두꺼운 층(4)이 단결정 질화갈륨 작업층(16)의 자유 면 상에 증착된다.
이후 얻어진 구조는 지지체(12) 및 종층(2)으로 구성된 집합체로부터 작업층(16)으로 구성된 집합체를 분리하기에 적합한 처리가 가해진다. 이 처리는 기계적, 열적, 정전기적, 등의 응력을 사용하여 2개의 부분이 접착 계면의 어느 면 상으로 분리되도록 한다.
이 실시예는 종층(2)을 지지하는 그 표면이 불충분하게 마감 처리된 지지체(12)를 사용할 수 있는 이점을 나타내고, 단 GaN의 작업층(16)이 {111} 실리콘의 종층(2)에 의해 형성되기만 하면, 상기 작업층(16)을 사용하기에 적합한 특성을 갖는, 작업층(16)에 대한 최종 지지층(두꺼운 층(4))을 만들 수 있고(이 경우에 있어서, 다이아몬드이면, 열 전도성 및 전기적 절연 특성이 양호하고, 예들 들면 마이크로웨이브 용도에 바람직하다), 예를 들면 보다 양호한 열 전도를 얻도록, 두꺼운 층(4)과 작업층(16) 사이에 고품질 계면을 또한 보장할 수 있다.
이 실시예는 수많은 변형을 포함할 수 있다.
따라서, {111} 실리콘의 종층(2)은 단결정 탄화규소, 사파이어, 네오디뮴 갈레이트, 또는 리튬 갈레이트로 대체될 수 있고; 산화규소의 접착층(10, 11)은 질화규소로 대체될 수 있고; 다결정 탄화규소 지지체(12)는 단결정 탄화규소 또는 사파이어로 대체될 수 있고; 및 다이아몬드의 두꺼운 층(4)은 다결정 탄화규소, 다결정 질화갈륨(예를 들면, HVPE로 증착된다), 질화붕소, 또는 구리 등의 금속(예를 들면, 전해에 의해 두꺼운 층으로서 증착된다), 등으로 대체될 수 있다.
두꺼운 층(4)의 두께 특성은 매우 중요해질 수 있고, 예를 들면, 최종 기판(14)의 후면과 전기적 접촉하는 것이 바람직할 때, 또는 작업층(16) 상에 만들어진 성분에 의해 발생한 열을 배출할 수 있는 것이 필수적일 때, 또는 실제로 작업층(16)으로 만들어진 다이오드 또는 레이저에 의해 방출된 빛의 제어 및 추출을 향상시키는 것이 바람직할 때인 것에 주의해야 한다. 다음에, 두꺼운 층(4)에 대해 선택된 특성은 광학, 전자 공학, 광전자 공학, 등을 위한 기판을 만들 때 특히 이점을 갖는 기판 제조 방법에 있어서 자유도를 제공한다는 것을 이해될 것이다. 두꺼운 층(4)을 이후에 작업층(16)으로부터 분리될 수 있도록 준비 단계(당업자에게 주지된)를 제공함으로써 기판 제조 방법에 있어서 자유도를 추가로 더할 수 있다.
마찬가지로, 이들 변형은 상기한 바와 같이 질화갈륨으로 작업층(16)을 만드 는 대신에, 질화알루미늄, 탄화규소, 알루미늄과 갈륨 합금, 또는 다른 화합물로 작업층(16)이 만들어지는 상황으로 치환될 수 있다. 상기 질화갈륨 작업층(16)은 또한, 질화갈륨, 질화알루미늄 등, 가능한 한 다른 종류의 도핑이 첨가된 타입 등의 층을 스택하는 다층 구조일 수 있다.
본 발명의 방법의 제3 실시예에 있어서, 도 3에 도시된 바와 같이, 본 발명의 제2 실시에 관하여 상술된 바와 반대로, 작업층(16)과 종층(2)이 분리된 후에 두꺼운 층(4)이 증착되게 구조가 만들어진다. 다음에, 두꺼운 층(4)은 작업층(16)의 자유 면과 같은 측면 상에 증착되거나 또는 종층(2)과 같은 측면 상에 증착될 수 있거나, 종층(2)이 지지체(12)와 함께 또는 지지체(12)가 제거된 후에 제거되면, 상기 종층(2) 상 또는 작업층(16)의 대응 면 상 중의 어느 하나에 증착될 수 있다.
본 발명의 방법의 제3 실시는 3개의 실시예를 참조하여 하기에 설명된다.
이들 3개의 실시예의 점에서 보아 사용된 재료는 표 4에 요약되고, 이들은 표 3의 재료와 대응한다.
(표 4)
Figure 112003018917799-pct00004
(실시예 7)
본 실시예(표 4의 제1 열)에 있어서, 실시예 1에 대한 상술한 바와 같은 방식으로, 구조는 단결정 탄화규소 지지체(12) 상에 단결정 탄화규소 종층(2)을 이루고, 그들 사이에 산화규소 접착층(10, 11)을 갖도록 만들어진다. 이후, 단결정 질화갈륨의 작업층(16)은 MOCVD에 의해 탄화규소 종층(2)의 자유 표면 상에 만들어진다. 이어서, 이 방식으로 얻어진 구조는 종층(2)과 작업층(16)으로 구성된 구조를 지지체(12)로부터 분리하는데 적합한 처리가 가해진다. 이것은 단결정 탄화규소의 종층(2)으로 덮힌 질화갈륨 작업층(16)으로 구성된 구조, 및 재이용할 준비를 갖춘 지지체(12)를 일차적으로 제공한다. 이어서, 다결정 탄화규소의 두꺼운 층(4)은 종층(2) 상에 CVD에 의해 증착된다.
단결정 탄화규소 지지체(12)는 비교적 고가이지만, 본 실시예에 있어서, 이후의 경우에 본 발명의 방법을 실시할 때 재이용된다.
(실시예 8)
본 발명의 방법의 이 제3 실시의 다른 실시예(표 4의 제2 열)에 있어서, 실시예 7과 마찬가지의 동일 구조가 만들어지지만, 단결정 탄화규소의 종층(2)은 다결정 탄화규소의 두꺼운 층(4)을 형성하기 전에, 예를 들면 플라즈마 에칭함으로써 제거된다.
(실시예 9)
본 발명의 방법의 이 제3 실시의 추가로 다른 실시예(표 4의 3열)에 있어서, 단결정 탄화규소의 종층(2)이 제거될 뿐만 아니라, 가능한 한 결점이 거의 없음을 나타내는 작업층(16)을 보호하도록, 일부의 질화갈륨의 작업층(16)인 것을 제외하고, 구조는 실시예 8과 마찬가지로 만들어진다.
단결정 탄화규소의 종층(2) 또는 단결정 질화갈륨의 작업층(16)은 두꺼운 층(4)의 증착을 행하기에 앞서 다양한 부가적인 기술적 단계가 가해질 수 있고, 이들 단계는 약간 또는 전체의 전자 성분을 제공하는 것을 목적으로 하거나, 에피택셜하게 또는 달리하거나 하여, 부가적인 막의 균일한 증착을 만드는 것을 포함한다는 것에 주의해야 한다.
단결정 탄화규소의 종층(2)(Si면 또는 C면)의 극성 및 질화갈륨의 작업층(16)의 극성은 초기 소스 기판(6)에 대해 선택된 극성에 의해 결정될 수 있음에 주의해야 한다. 본 발명의 방법은 적어도 1개의 2회 변경되는 중복 이송 이네이블링 극성(double transfer enabling polarity)을 선택적으로 포함한다.
마찬가지로, 본 발명에 따라서, 이들 실시예는 상기와 같이 질화갈륨으로 작업층(16)을 만드는 대신에, 질화알루미늄, 탄화규소, 알루미늄과 갈륨 합금, 인듐과 갈륨 합금, 또는 약간의 다른 화합물로 작업층(16)이 만들어지는 상황으로 치환될 수 있다. 질화갈륨 작업층(16)은 또한, 질화갈륨, 질화알루미늄 등, 선택적으로 다른 종류의 도핑이 첨가된 타입 등의 층의 스택으로 구성되는 다층 구조일 수 있다.
종층(2)은 단결정 탄화규소로 만들어지는 대신에, {111} 실리콘, 사파이어, 네오디뮴 갈레이트, 또는 인듐 갈레이트 등으로 만들어질 수 있다.
지지체(12)는 단결정 탄화규소로 만들어지는 대신에, 다결정 탄화규소, 다결정 질화규소, 다결정 질화알루미늄, 사파이어, 또는 다결정 질화갈륨으로 만들어질 수 있다. 두꺼운 층(4)은 다결정 탄화규소로 만들어지는 대신에, 다결정 질화알루미늄, 다이아몬드, 또는 질화붕소로 만들어질 수 있다.
본 발명의 방법의 제4 실시에 있어서, 구조는 중간층(10, 11)이 만들어지지 않는 것을 제외하고, 상기 실시예와 마찬가지로 만들어진다. 예들 들면, 종층(2)은 {111} 실리콘의 소스 기판(6)으로부터 취해지고, 직접 접착으로 다결정 탄화규소와 결합된다(예를 들면, 선행 실시예에서 설명된 바와 같이). 이후, 상기 기술의 하나가 종층(2) 상에 질화갈륨의 작업층(16)을 증착하는데 사용된다.
상기 실시에 수많은 다른 변경이 본 발명의 범위를 벗어나는 일 없이 또한 추정될 수 있다.
예를 들면, 본 발명의 방법의 실시의 다른 실시예에서 설명된 작업이 서로 결합될 수 있다.
도 4에 도시된 바와 같이, 1개의 변경은 작업층(16)을 증착하기 전에 종층(2) 상에 배치 처리(batch treatment)를 행함에 있다. 이러한 환경하에서, 종층(2)은 큰 크기의 일반 지지체(12) 상에 고정된다.
이 일반 지지체(12)의 형상은 임의(원형상, 직사각형상, 등)로 선택될 수 있다.
이들 환경하에서, 종층(2)은 동일할 수 있거나 상이할 수 있다. 각각의 종층(2)은 지지체(12)로부터 종층을 분리하는 분리 작업이 가해질 수 있다. 일례로서, 일반 지지체(12)는 산화규소로 덮힌 다결정 탄화규소의 판일 수 있다.
바람직하게는, 강직해진 기판은 종층(2) 상의 작업층 집합체(16)를 지지체(12)로부터 분리하는 것을 목적으로 하는 작업 전에, 각각의 다양한 집합체의 작업층(16)에 접착된다.
각각의 일반 지지체(12)는 재이용된다.
본 발명의 방법의 다른 변경에 있어서, 두꺼운 층(4)의 증착을 결정하는 파라미터는 단결정인 두꺼운 층(4)을 만들도록 최적화된다.
매우 높은 결정 품질이 작업층(16)에만 요구될 때에는, 단결정 두꺼운 층(4)이 최고 품질이 아닐지라도, 그럼에도 불구하고 그 품질은 수많은 용도에 충분하 다.
본 발명의 방법은 단결정이 성장할 수 없을 때(질화갈륨의 경우와 마찬가지이다), 또는 단결정이 성장하기 어려울 때(탄화규소에 대한 경우와 마찬가지이다) 특히 유리하다.
다른 변경에 있어서, 상기 설명은 다른 반도체 재료, 예를 들면 인화인듐, 비화갈륨, 게르마늄, 실리콘 게르마늄, 등, 또는 실제로 니오브산리튬과 같은 다른 재료로부터 작업층을 성장시키는 것으로 치환될 수 있다.
추가로 다른 변경에 있어서, 접착층(10, 11)은 사용되지 않거나, 1개의 상기 접착층만이 사용된다(지지체(12) 상이거나 종층(2) 상의 어느 쪽).
또한, 추가로 다른 변경에 있어서, 절연체 상에 반도체를 이루는 기판을 형성하도록, 중간층, 예들 들면 절연층은 작업층(16) 및/또는 종층(2)(이것이 보호되고 있다면) 및 지지체(12) 또는 두꺼운 층(4) 사이에 만들어진다. 일례로서, 중간층은 다이아모드, 미세 산화물(500Å 두께), 등으로 만들어질 수 있다.

Claims (16)

  1. 광학, 전자 공학 또는 광전자 공학용의 기판 제조 방법에 있어서,
    - 접착 계면 내에 분자 접착에 의해 지지체(12) 상으로 종층(2)을 이송하는 단계,
    - 상기 종층 상에 에피택셜하게 작업층(16)을 성장시키는 단계, 및
    - 상기 종층(2)과 상기 작업층(16)으로 구성된 집합체가 접착 계면에서 상기 지지체(12)로부터 분리되도록 응력을 적용하는 단계를 포함하며,
    상기 지지체(12)는, 열 팽창 계수가 상기 작업층(16)의 계수보다 0.7∼3배인 재료로 구성되고, 상기 종층(2)은 상기 지지체 및 상기 작업층의 열 팽창을 순응시키는데 적합한 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 분리를 행하도록 적용된 상기 응력은 기계적 응력, 열 응력, 정전 압력, 및 레이저 조사 응력으로 이루어지는 그룹 중에서 선택되는 것을 특징으로 하는 방법.
  3. 삭제
  4. 제1항에 있어서, 107/㎠ 미만의 농도에서 상기 작업층(16) 내에서 전위하면서 상기 종층(2) 상에 상기 작업층(16)이 에피택셜하게 성장되도록 상기 종층(2)은 결정 격자 상수를 소유하는 것을 특징으로 하는 방법.
  5. 제1항에 있어서, 적어도 1개의 접착층(10, 11)이 상기 종층(2)과 상기 지지체(12) 사이에 개재되고, 접착 계면은 상기 접착층 또는 각 접착층을 포함하는 것을 특징으로 하는 방법.
  6. 제1항, 제2항, 제4항 또는 제5항 중 어느 한 항에 있어서, 상기 작업층(16)은 질화갈륨으로 만들어지는 것을 특징으로 하는 방법.
  7. 제1항, 제2항, 제4항 또는 제5항 중 어느 한 항에 있어서, 상기 종층(2)은 사파이어, 탄화규소, 산화아연, {111} 실리콘, 질화갈륨, 네오디뮴 갈레이트, 및 리튬 갈레이트로 이루어지는 목록 중에서 선택된 재료로 이루어지는 것을 특징으로 하는 방법.
  8. 제1항, 제2항, 제4항 또는 제5항 어느 한 항에 있어서, 상기 지지체(12)는 무정형 재료, 다결정 재료, 및 소결 재료로 이루어지는 목록 중에서 선택된 재료로 이루어지는 것을 특징으로 하는 방법.
  9. 제1항, 제2항, 제4항 또는 제5항 중 어느 한 항에 있어서, 상기 지지체(12)는, 107/㎠ 보다 큰 전위 농도를 갖는 단결정 질화갈륨, 다결정 질화 갈륨, 다결정 탄화규소, 단결정 탄화규소, 다결정 질화알루미늄, 및 사파이어로 이루어지는 목록 중에서 선택된 재료로 이루어지는 것을 특징으로 하는 방법.
  10. 제1항, 제2항, 제4항 또는 제5항 중 어느 한 항에 있어서, 상기 종층(2)은 상기 지지체(12)와 동일한 화학적 조성을 갖는 것을 특징으로 하는 방법.
  11. 제1항, 제2항, 제4항 또는 제5항 중 어느 한 항에 있어서, 상기 종층(2)은 미리 약화된 영역(8)을 통하여 소스 기판(6)으로부터 상기 종층(2)을 분리함으로써 상기 소스 기판(6)으로부터 취해지는 것을 특징으로 하는 방법.
  12. 제11항에 있어서, 상기 미리 약화된 영역(8)은 상기 소스 기판(6)의 두께에 대응한 깊이에서 상기 소스 기판(6) 내에 원자 종을 주입함으로써 만들어지는 것을 특징으로 하는 방법.
  13. 제11항에 있어서, 상기 종층(2)은 열 처리, 기계적 응력 적용, 및 화학적 에칭, 또는 적어도 2개의 이들 작업의 결합으로 이루어지는 목록 중에서 선택된 작업에 의해 상기 소스 기판(6)으로부터 분리되는 것을 특징으로 하는 방법.
  14. 제1항, 제2항, 제4항 또는 제5항 중 어느 한 항에 있어서, 상기 작업층(16)은 10㎛ 미만의 두께로 증착되는 것을 특징으로 하는 방법.
  15. 제1항, 제2항, 제4항 또는 제5항 중 어느 한 항에 있어서, 상기 작업층(16)은 5㎛ 미만의 두께로 증착되는 것을 특징으로 하는 방법.
  16. 제1항, 제2항, 제4항 또는 제5항 중 어느 한 항에 있어서, 종층(2) 상의 작업층 집합체(16)를 지지체(12)로부터 분리하는 작업을 행하기 전에, 강직해진 기판이 상기 작업층(16)에 접착되는 것을 특징으로 하는 방법.
KR1020037007110A 2000-11-27 2001-11-26 특히 광학, 전자 공학 또는 광전자 공학용의 기판 제조방법, 및 이 방법에 의한 기판 KR100805469B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0015279A FR2817394B1 (fr) 2000-11-27 2000-11-27 Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR00/15279 2000-11-27
PCT/FR2001/003714 WO2002043112A2 (fr) 2000-11-27 2001-11-26 Procede de fabrication d'un substrat

Publications (2)

Publication Number Publication Date
KR20030059280A KR20030059280A (ko) 2003-07-07
KR100805469B1 true KR100805469B1 (ko) 2008-02-20

Family

ID=8856906

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037007110A KR100805469B1 (ko) 2000-11-27 2001-11-26 특히 광학, 전자 공학 또는 광전자 공학용의 기판 제조방법, 및 이 방법에 의한 기판

Country Status (11)

Country Link
US (2) US6794276B2 (ko)
EP (2) EP1791170B1 (ko)
JP (2) JP2004517472A (ko)
KR (1) KR100805469B1 (ko)
CN (2) CN1217381C (ko)
AT (2) ATE427559T1 (ko)
AU (1) AU2002222036A1 (ko)
DE (2) DE60138233D1 (ko)
FR (1) FR2817394B1 (ko)
TW (1) TW536728B (ko)
WO (1) WO2002043112A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090093887A (ko) * 2008-02-29 2009-09-02 신에쓰 가가꾸 고교 가부시끼가이샤 단결정 박막을 갖는 기판의 제조 방법
KR101763984B1 (ko) 2010-09-10 2017-08-01 베르라세 테크놀러지스 엘엘씨 반도체 도너로부터 분리된 층을 사용하여 광전자 디바이스를 제조하는 방법 및 그것에 의해 제조된 디바이스

Families Citing this family (157)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7118929B2 (en) * 2000-07-07 2006-10-10 Lumilog Process for producing an epitaxial layer of gallium nitride
US7560296B2 (en) * 2000-07-07 2009-07-14 Lumilog Process for producing an epitalixal layer of galium nitride
US7407869B2 (en) 2000-11-27 2008-08-05 S.O.I.Tec Silicon On Insulator Technologies Method for manufacturing a free-standing substrate made of monocrystalline semiconductor material
US8507361B2 (en) 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2840730B1 (fr) * 2002-06-11 2005-05-27 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
FR2894990B1 (fr) * 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
FR2835096B1 (fr) * 2002-01-22 2005-02-18 Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin
FR2840731B3 (fr) * 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
WO2002084725A1 (en) 2001-04-17 2002-10-24 California Institute Of Technology A method of using a germanium layer transfer to si for photovoltaic applications and heterostructure made thereby
US7238622B2 (en) * 2001-04-17 2007-07-03 California Institute Of Technology Wafer bonded virtual substrate and method for forming the same
US20050026432A1 (en) * 2001-04-17 2005-02-03 Atwater Harry A. Wafer bonded epitaxial templates for silicon heterostructures
US6770966B2 (en) 2001-07-31 2004-08-03 Intel Corporation Electronic assembly including a die having an integrated circuit and a layer of diamond to transfer heat
FR2835095B1 (fr) * 2002-01-22 2005-03-18 Procede de preparation d'ensembles a semi-conducteurs separables, notamment pour former des substrats pour l'electronique, l'optoelectrique et l'optique
FR2840452B1 (fr) * 2002-05-28 2005-10-14 Lumilog Procede de realisation par epitaxie d'un film de nitrure de gallium separe de son substrat
US6936497B2 (en) * 2002-12-24 2005-08-30 Intel Corporation Method of forming electronic dies wherein each die has a layer of solid diamond
US7018909B2 (en) * 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
DE60336543D1 (de) 2003-05-27 2011-05-12 Soitec Silicon On Insulator Verfahren zur Herstellung einer heteroepitaktischen Mikrostruktur
FR2855908B1 (fr) * 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention d'une structure comprenant au moins un substrat et une couche ultramince
FR2855909B1 (fr) * 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat
TWI240434B (en) 2003-06-24 2005-09-21 Osram Opto Semiconductors Gmbh Method to produce semiconductor-chips
EP1664393B1 (en) * 2003-07-14 2013-11-06 Allegis Technologies, Inc. METHOD OF PROducING GALLIUM NITRIDE LEDs
FR2857982B1 (fr) * 2003-07-24 2007-05-18 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
US7538010B2 (en) * 2003-07-24 2009-05-26 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating an epitaxially grown layer
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
FR2868204B1 (fr) * 2004-03-25 2006-06-16 Commissariat Energie Atomique Substrat de type semi-conducteur sur isolant comportant une couche enterree en carbone diamant
WO2005104192A2 (en) * 2004-04-21 2005-11-03 California Institute Of Technology A METHOD FOR THE FABRICATION OF GaAs/Si AND RELATED WAFER BONDED VIRTUAL SUBSTRATES
US9011598B2 (en) * 2004-06-03 2015-04-21 Soitec Method for making a composite substrate and composite substrate according to the method
WO2006015185A2 (en) * 2004-07-30 2006-02-09 Aonex Technologies, Inc. GaInP/GaAs/Si TRIPLE JUNCTION SOLAR CELL ENABLED BY WAFER BONDING AND LAYER TRANSFER
WO2006034120A2 (en) 2004-09-17 2006-03-30 Massachusetts Institute Of Technology Integrated bst microwave tunable devices using buffer layer transfer method
US7713839B2 (en) * 2004-10-06 2010-05-11 Intel Corporation Diamond substrate formation for electronic assemblies
US7846759B2 (en) * 2004-10-21 2010-12-07 Aonex Technologies, Inc. Multi-junction solar cells and methods of making same using layer transfer and bonding techniques
EP1962340A3 (en) 2004-11-09 2009-12-23 S.O.I. TEC Silicon Method for manufacturing compound material wafers
DE102004062290A1 (de) * 2004-12-23 2006-07-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterchips
EP1681712A1 (en) 2005-01-13 2006-07-19 S.O.I. Tec Silicon on Insulator Technologies S.A. Method of producing substrates for optoelectronic applications
JP2006210660A (ja) * 2005-01-28 2006-08-10 Hitachi Cable Ltd 半導体基板の製造方法
US10374120B2 (en) * 2005-02-18 2019-08-06 Koninklijke Philips N.V. High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
WO2006113539A2 (en) * 2005-04-13 2006-10-26 Group4 Labs, Llc Semiconductor devices having gallium nitride epilayers on diamond substrates
TW200703462A (en) * 2005-04-13 2007-01-16 Univ California Wafer separation technique for the fabrication of free-standing (Al, In, Ga)N wafers
US8674405B1 (en) * 2005-04-13 2014-03-18 Element Six Technologies Us Corporation Gallium—nitride-on-diamond wafers and devices, and methods of manufacture
TW200707799A (en) * 2005-04-21 2007-02-16 Aonex Technologies Inc Bonded intermediate substrate and method of making same
KR100588377B1 (ko) * 2005-05-10 2006-06-09 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
US20060284167A1 (en) * 2005-06-17 2006-12-21 Godfrey Augustine Multilayered substrate obtained via wafer bonding for power applications
US7795050B2 (en) * 2005-08-12 2010-09-14 Samsung Electronics Co., Ltd. Single-crystal nitride-based semiconductor substrate and method of manufacturing high-quality nitride-based light emitting device by using the same
US8334155B2 (en) * 2005-09-27 2012-12-18 Philips Lumileds Lighting Company Llc Substrate for growing a III-V light emitting device
US20070069225A1 (en) * 2005-09-27 2007-03-29 Lumileds Lighting U.S., Llc III-V light emitting device
US7568412B2 (en) * 2005-10-04 2009-08-04 Marquip, Llc Method for order transition on a plunge slitter
JP2007180142A (ja) * 2005-12-27 2007-07-12 Toshiba Corp 窒化物系半導体素子及びその製造方法
US20070194342A1 (en) * 2006-01-12 2007-08-23 Kinzer Daniel M GaN SEMICONDUCTOR DEVICE AND PROCESS EMPLOYING GaN ON THIN SAPHIRE LAYER ON POLYCRYSTALLINE SILICON CARBIDE
FR2896619B1 (fr) * 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite a proprietes electriques ameliorees
JP4756418B2 (ja) * 2006-02-28 2011-08-24 公立大学法人大阪府立大学 単結晶窒化ガリウム基板の製造方法
US8438119B2 (en) * 2006-03-30 2013-05-07 Sap Ag Foundation layer for services based enterprise software architecture
US20070232074A1 (en) * 2006-03-31 2007-10-04 Kramadhati Ravi Techniques for the synthesis of dense, high-quality diamond films using a dual seeding approach
US20070243703A1 (en) * 2006-04-14 2007-10-18 Aonex Technololgies, Inc. Processes and structures for epitaxial growth on laminate substrates
WO2007123496A1 (en) * 2006-04-25 2007-11-01 National University Of Singapore Method of zinc oxide film grown on the epitaxial lateral overgrowth gallium nitride template
TW200802544A (en) * 2006-04-25 2008-01-01 Osram Opto Semiconductors Gmbh Composite substrate and method for making the same
US7498191B2 (en) * 2006-05-22 2009-03-03 Chien-Min Sung Semiconductor-on-diamond devices and associated methods
US7670928B2 (en) * 2006-06-14 2010-03-02 Intel Corporation Ultra-thin oxide bonding for S1 to S1 dual orientation bonding
US20080048192A1 (en) * 2006-08-22 2008-02-28 Chien-Min Sung LED devices and associated methods
EP1901345A1 (en) * 2006-08-30 2008-03-19 Siltronic AG Multilayered semiconductor wafer and process for manufacturing the same
US8236594B2 (en) * 2006-10-20 2012-08-07 Chien-Min Sung Semiconductor-on-diamond devices and associated methods
WO2008091910A2 (en) * 2007-01-22 2008-07-31 Group4 Labs, Llc Composite wafers having bulk-quality semiconductor layers
ATE518241T1 (de) * 2007-01-24 2011-08-15 Soitec Silicon On Insulator Herstellungsverfahren für wafer aus silizium auf isolator und entsprechender wafer
US8157914B1 (en) 2007-02-07 2012-04-17 Chien-Min Sung Substrate surface modifications for compositional gradation of crystalline materials and associated products
US7732301B1 (en) 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
EP1986229A1 (en) * 2007-04-27 2008-10-29 S.O.I.T.E.C. Silicon on Insulator Technologies Method for manufacturing compound material wafer and corresponding compound material wafer
US7781256B2 (en) * 2007-05-31 2010-08-24 Chien-Min Sung Semiconductor-on-diamond devices and associated methods
US7799600B2 (en) * 2007-05-31 2010-09-21 Chien-Min Sung Doped diamond LED devices and associated methods
FR2917232B1 (fr) * 2007-06-06 2009-10-09 Soitec Silicon On Insulator Procede de fabrication d'une structure pour epitaxie sans zone d'exclusion.
JP4945725B2 (ja) * 2007-07-26 2012-06-06 ソイテック 改善されたエピタキシャル材料を製造するための方法
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
EP2171748A1 (en) * 2007-07-26 2010-04-07 S.O.I.Tec Silicon on Insulator Technologies Epitaxial methods and templates grown by the methods
JP2009141093A (ja) 2007-12-06 2009-06-25 Toshiba Corp 発光素子及び発光素子の製造方法
FR2926674B1 (fr) * 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable
US7749884B2 (en) * 2008-05-06 2010-07-06 Astrowatt, Inc. Method of forming an electronic device using a separation-enhancing species
FR2931293B1 (fr) * 2008-05-15 2010-09-03 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure support d'epitaxie et heterostructure correspondante
KR20110028278A (ko) * 2008-05-17 2011-03-17 애스트로와트, 인코포레이티드 분리 기술을 사용하는 전자 디바이스 형성 방법
JP5548395B2 (ja) * 2008-06-25 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
TWI457984B (zh) 2008-08-06 2014-10-21 Soitec Silicon On Insulator 應變層的鬆弛方法
EP2151861A1 (en) * 2008-08-06 2010-02-10 S.O.I. TEC Silicon Passivation of etched semiconductor structures
FR2934925B1 (fr) * 2008-08-06 2011-02-25 Soitec Silicon On Insulator Procede de fabrication d'une structure comprernant une etape d'implantations d'ions pour stabiliser l'interface de collage.
EP2151852B1 (en) 2008-08-06 2020-01-15 Soitec Relaxation and transfer of strained layers
EP2151856A1 (en) * 2008-08-06 2010-02-10 S.O.I. TEC Silicon Relaxation of strained layers
EP2159836B1 (en) * 2008-08-25 2017-05-31 Soitec Stiffening layers for the relaxation of strained layers
US8624357B2 (en) * 2008-08-28 2014-01-07 The Regents Of The University Of California Composite semiconductor substrates for thin-film device layer transfer
US8692260B2 (en) * 2008-09-26 2014-04-08 Soitec Method of forming a composite laser substrate
US8048754B2 (en) * 2008-09-29 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing single crystal semiconductor layer
JP5611571B2 (ja) * 2008-11-27 2014-10-22 株式会社半導体エネルギー研究所 半導体基板の作製方法及び半導体装置の作製方法
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
FR2943174B1 (fr) 2009-03-12 2011-04-15 Soitec Silicon On Insulator Adaptation du parametre de maille d'une couche de materiau contraint
US8703521B2 (en) * 2009-06-09 2014-04-22 International Business Machines Corporation Multijunction photovoltaic cell fabrication
US8633097B2 (en) 2009-06-09 2014-01-21 International Business Machines Corporation Single-junction photovoltaic cell
US20110048517A1 (en) * 2009-06-09 2011-03-03 International Business Machines Corporation Multijunction Photovoltaic Cell Fabrication
US20100310775A1 (en) * 2009-06-09 2010-12-09 International Business Machines Corporation Spalling for a Semiconductor Substrate
US8802477B2 (en) * 2009-06-09 2014-08-12 International Business Machines Corporation Heterojunction III-V photovoltaic cell fabrication
US9520856B2 (en) 2009-06-24 2016-12-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator structure having an electrode with a cantilevered portion
US9847243B2 (en) 2009-08-27 2017-12-19 Corning Incorporated Debonding a glass substrate from carrier using ultrasonic wave
JP5377212B2 (ja) 2009-10-13 2013-12-25 信越化学工業株式会社 単結晶ダイヤモンド基板の製造方法
US9847768B2 (en) * 2009-11-23 2017-12-19 Avago Technologies General Ip (Singapore) Pte. Ltd. Polarity determining seed layer and method of fabricating piezoelectric materials with specific C-axis
DE102009057020B4 (de) 2009-12-03 2021-04-29 Solaero Technologies Corp. Wachstumssubstrate für invertierte metamorphe Multijunction-Solarzellen
EP2330697A1 (en) * 2009-12-07 2011-06-08 S.O.I.Tec Silicon on Insulator Technologies Semiconductor device having an InGaN layer
US9012253B2 (en) * 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
JP5643509B2 (ja) * 2009-12-28 2014-12-17 信越化学工業株式会社 応力を低減したｓｏｓ基板の製造方法
US8648387B2 (en) * 2009-12-30 2014-02-11 Industrial Technology Research Institute Nitride semiconductor template and method of manufacturing the same
TW201133945A (en) * 2010-01-12 2011-10-01 jian-min Song Diamond LED devices and associated methods
US8105852B2 (en) 2010-01-15 2012-01-31 Koninklijke Philips Electronics N.V. Method of forming a composite substrate and growing a III-V light emitting device over the composite substrate
US8203153B2 (en) * 2010-01-15 2012-06-19 Koninklijke Philips Electronics N.V. III-V light emitting device including a light extracting structure
US8154052B2 (en) 2010-05-06 2012-04-10 Koninklijke Philips Electronics N.V. Light emitting device grown on wavelength converting substrate
US8536022B2 (en) 2010-05-19 2013-09-17 Koninklijke Philips N.V. Method of growing composite substrate using a relaxed strained layer
US8692261B2 (en) 2010-05-19 2014-04-08 Koninklijke Philips N.V. Light emitting device grown on a relaxed layer
JP2011254051A (ja) * 2010-06-04 2011-12-15 Sumitomo Electric Ind Ltd 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
FR2961948B1 (fr) * 2010-06-23 2012-08-03 Soitec Silicon On Insulator Procede de traitement d'une piece en materiau compose
JP5468528B2 (ja) * 2010-06-28 2014-04-09 信越化学工業株式会社 単結晶ダイヤモンド成長用基材及びその製造方法並びに単結晶ダイヤモンド基板の製造方法
JP2012089828A (ja) * 2010-09-22 2012-05-10 Toshiba Corp 半導体装置の製造方法
GB2484506A (en) * 2010-10-13 2012-04-18 Univ Warwick Heterogrowth
DE102011012298A1 (de) * 2010-12-28 2012-06-28 Osram Opto Semiconductors Gmbh Verbundsubstrat, Halbleiterchip mit Verbundsubstrat und Verfahren zur Herstellung von Verbundsubstraten und Halbleiterchips
US9082948B2 (en) 2011-02-03 2015-07-14 Soitec Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
US9142412B2 (en) 2011-02-03 2015-09-22 Soitec Semiconductor devices including substrate layers and overlying semiconductor layers having closely matching coefficients of thermal expansion, and related methods
US9203374B2 (en) 2011-02-28 2015-12-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Film bulk acoustic resonator comprising a bridge
US9425764B2 (en) 2012-10-25 2016-08-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Accoustic resonator having composite electrodes with integrated lateral features
US9099983B2 (en) 2011-02-28 2015-08-04 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic wave resonator device comprising a bridge in an acoustic reflector
US9444426B2 (en) 2012-10-25 2016-09-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Accoustic resonator having integrated lateral feature and temperature compensation feature
JP2012230969A (ja) * 2011-04-25 2012-11-22 Sumitomo Electric Ind Ltd ＧａＮ系半導体デバイスの製造方法
JP2013001624A (ja) * 2011-06-21 2013-01-07 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物複合基板およびその評価方法
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
RU2469433C1 (ru) * 2011-07-13 2012-12-10 Юрий Георгиевич Шретер Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты)
US8922302B2 (en) 2011-08-24 2014-12-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator formed on a pedestal
US8383460B1 (en) * 2011-09-23 2013-02-26 GlobalFoundries, Inc. Method for fabricating through substrate vias in semiconductor substrate
JP5903818B2 (ja) * 2011-09-26 2016-04-13 富士通株式会社 化合物半導体装置及びその製造方法
US8476629B2 (en) * 2011-09-27 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced wafer test line structure
FR2984007B1 (fr) 2011-12-13 2015-05-08 Soitec Silicon On Insulator Procede de stabilisation d'une interface de collage situee au sein d'une structure comprenant une couche d'oxyde enterree et structure obtenue
US9608592B2 (en) 2014-01-21 2017-03-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Film bulk acoustic wave resonator (FBAR) having stress-relief
KR20140131549A (ko) 2012-02-29 2014-11-13 엘리먼트 씩스 테크놀로지스 유에스 코포레이션 다이아몬드상의 질화갈륨 웨이퍼 및 제조 장치 및 제조 방법
EP2645428A1 (en) * 2012-03-28 2013-10-02 Soitec Manufacture of multijuntion solar cell devices
FR2992464B1 (fr) * 2012-06-26 2015-04-03 Soitec Silicon On Insulator Procede de transfert d'une couche
EP2912685B1 (en) * 2012-10-26 2020-04-08 RFHIC Corporation Semiconductor devices with improved reliability and operating life and methods of manufacturing the same
EP2946410A4 (en) * 2013-01-16 2016-08-03 Qmat Inc TECHNIQUES FOR FORMING OPTOELECTRONIC DEVICES
JP6146111B2 (ja) * 2013-04-26 2017-06-14 株式会社豊田自動織機 半導体基板の製造方法および半導体基板
US9553183B2 (en) * 2013-06-19 2017-01-24 Infineon Technologies Austria Ag Gate stack for normally-off compound semiconductor transistor
FR3007891B1 (fr) * 2013-06-28 2016-11-25 Soitec Silicon On Insulator Procede de fabrication d'une structure composite
US9064789B2 (en) * 2013-08-12 2015-06-23 International Business Machines Corporation Bonded epitaxial oxide structures for compound semiconductor on silicon substrates
EP2933824B1 (en) * 2014-04-14 2021-08-18 Nxp B.V. Substrate arrangement
FR3039003B1 (fr) * 2015-07-17 2017-07-28 Soitec Silicon On Insulator Procede de fabrication d'un substrat
JP2017059598A (ja) * 2015-09-14 2017-03-23 株式会社東芝 ウェーハ及び半導体装置
JP6515757B2 (ja) * 2015-09-15 2019-05-22 信越化学工業株式会社 ＳｉＣ複合基板の製造方法
CN105420812B (zh) * 2015-09-16 2019-02-05 新疆天科合达蓝光半导体有限公司 一种从籽晶托上剥离碳化硅籽晶的方法
JP2017079090A (ja) * 2015-10-22 2017-04-27 株式会社東芝 磁気記録媒体、及び磁気記録再生装置
DE102019102323A1 (de) * 2018-02-02 2019-08-08 Infineon Technologies Ag Waferverbund und Verfahren zur Herstellung von Halbleiterbauteilen
FR3079532B1 (fr) * 2018-03-28 2022-03-25 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau ain et substrat pour croissance par epitaxie d'une couche monocristalline de materiau ain
FR3079534B1 (fr) * 2018-03-28 2022-03-18 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau gaas et substrat pour croissance par epitaxie d'une couche monocristalline de materiau gaas
DE102019114328B4 (de) 2018-05-31 2022-03-03 Rohm Co. Ltd Halbleitersubstratstruktur und leistungshalbleitervorrichtung
US20220181210A1 (en) * 2019-03-12 2022-06-09 The Regents Of The University Of California Method for removing a bar of one or more devices using supporting plates
US11652146B2 (en) 2020-02-07 2023-05-16 Rfhic Corporation Method of forming a semiconductor wafer containing a gallium-nitride layer and two diamond layers
FR3114909B1 (fr) * 2020-10-06 2023-03-17 Soitec Silicon On Insulator Procédé de fabrication d’un substrat pour la croissance épitaxiale d’une couche d’un alliage III-N à base de gallium
CN113990940B (zh) * 2021-08-30 2023-06-09 华灿光电（浙江）有限公司 碳化硅外延结构及其制造方法
CN115261992A (zh) * 2022-09-28 2022-11-01 青禾晶元(天津)半导体材料有限公司 一种碳化硅复合籽晶及其制备方法与应用

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2787919A1 (fr) * 1998-12-23 2000-06-30 Thomson Csf Procede de realisation d'un substrat destine a faire croitre un compose nitrure

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
EP0553852B1 (en) * 1992-01-30 2003-08-20 Canon Kabushiki Kaisha Process for producing semiconductor substrate
JPH10135500A (ja) * 1996-03-18 1998-05-22 Sony Corp 薄膜半導体、太陽電池および発光素子の製造方法
US6114188A (en) 1996-04-12 2000-09-05 Northeastern University Method of fabricating an integrated complex-transition metal oxide device
KR100232886B1 (ko) * 1996-11-23 1999-12-01 김영환 Soi 웨이퍼 제조방법
KR100304161B1 (ko) * 1996-12-18 2001-11-30 미다라이 후지오 반도체부재의제조방법
US5880491A (en) * 1997-01-31 1999-03-09 The United States Of America As Represented By The Secretary Of The Air Force SiC/111-V-nitride heterostructures on SiC/SiO2 /Si for optoelectronic devices
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
JP3707200B2 (ja) * 1997-05-09 2005-10-19 株式会社デンソー 半導体基板の製造方法
US5877070A (en) * 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
FR2767416B1 (fr) * 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
JP3643225B2 (ja) * 1997-12-03 2005-04-27 ローム株式会社 光半導体チップ
FR2774214B1 (fr) * 1998-01-28 2002-02-08 Commissariat Energie Atomique PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI
JP3525061B2 (ja) * 1998-09-25 2004-05-10 株式会社東芝 半導体発光素子の製造方法
JP3765457B2 (ja) * 1999-01-08 2006-04-12 豊田合成株式会社 半導体素子
US6328796B1 (en) 1999-02-01 2001-12-11 The United States Of America As Represented By The Secretary Of The Navy Single-crystal material on non-single-crystalline substrate
JP2000223682A (ja) * 1999-02-02 2000-08-11 Canon Inc 基体の処理方法及び半導体基板の製造方法
JP2000261088A (ja) * 1999-03-05 2000-09-22 Hitachi Ltd 発光素子
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2787919A1 (fr) * 1998-12-23 2000-06-30 Thomson Csf Procede de realisation d'un substrat destine a faire croitre un compose nitrure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090093887A (ko) * 2008-02-29 2009-09-02 신에쓰 가가꾸 고교 가부시끼가이샤 단결정 박막을 갖는 기판의 제조 방법
KR101581044B1 (ko) 2008-02-29 2015-12-30 신에쓰 가가꾸 고교 가부시끼가이샤 단결정 박막을 갖는 기판의 제조 방법
KR101763984B1 (ko) 2010-09-10 2017-08-01 베르라세 테크놀러지스 엘엘씨 반도체 도너로부터 분리된 층을 사용하여 광전자 디바이스를 제조하는 방법 및 그것에 의해 제조된 디바이스

Also Published As

Publication number Publication date
EP1344246B1 (fr) 2007-01-24
CN1478295A (zh) 2004-02-25
US20040029359A1 (en) 2004-02-12
ATE352866T1 (de) 2007-02-15
JP2008219019A (ja) 2008-09-18
CN100399511C (zh) 2008-07-02
DE60138233D1 (de) 2009-05-14
DE60126328T2 (de) 2007-11-08
US6794276B2 (en) 2004-09-21
TW536728B (en) 2003-06-11
ATE427559T1 (de) 2009-04-15
WO2002043112A3 (fr) 2002-07-18
AU2002222036A1 (en) 2002-06-03
CN1734718A (zh) 2006-02-15
JP5324803B2 (ja) 2013-10-23
US20050026394A1 (en) 2005-02-03
FR2817394B1 (fr) 2003-10-31
DE60126328D1 (de) 2007-03-15
EP1791170B1 (fr) 2009-04-01
WO2002043112A2 (fr) 2002-05-30
EP1791170A2 (fr) 2007-05-30
FR2817394A1 (fr) 2002-05-31
EP1344246A2 (fr) 2003-09-17
US7235462B2 (en) 2007-06-26
EP1791170A3 (fr) 2007-07-04
CN1217381C (zh) 2005-08-31
KR20030059280A (ko) 2003-07-07
JP2004517472A (ja) 2004-06-10

Similar Documents

Publication Publication Date Title
KR100805469B1 (ko) 특히 광학, 전자 공학 또는 광전자 공학용의 기판 제조방법, 및 이 방법에 의한 기판
KR100746182B1 (ko) 합성재료 웨이퍼의 제조 방법
US7741678B2 (en) Semiconductor substrates having useful and transfer layers
US7538010B2 (en) Method of fabricating an epitaxially grown layer
US10002763B2 (en) Fabrication of substrates with a useful layer of monocrystalline semiconductor material
EP1664396B1 (en) A method of fabricating an epitaxially grown layer
US10796905B2 (en) Manufacture of group IIIA-nitride layers on semiconductor on insulator structures
JP2008537341A (ja) 自立（Ａｌ，Ｉｎ，Ｇａ）Ｎウェーハ製作のためのウェーハ分離技術
KR100746179B1 (ko) 에피택셜 기판의 준비 방법
KR20080078679A (ko) 기판들의 제조 방법, 특히 광학, 전자공학 또는 광전자공학분야들에 대한, 및 상기 방법에 의해 구현되는 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140203

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150213

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160201

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170213

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180212

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190207

Year of fee payment: 12