KR101581044B1 - 단결정 박막을 갖는 기판의 제조 방법 - Google Patents

단결정 박막을 갖는 기판의 제조 방법 Download PDF

Info

Publication number
KR101581044B1
KR101581044B1 KR1020090017037A KR20090017037A KR101581044B1 KR 101581044 B1 KR101581044 B1 KR 101581044B1 KR 1020090017037 A KR1020090017037 A KR 1020090017037A KR 20090017037 A KR20090017037 A KR 20090017037A KR 101581044 B1 KR101581044 B1 KR 101581044B1
Authority
KR
South Korea
Prior art keywords
substrate
single crystal
layer
thin film
manufacturing
Prior art date
Application number
KR1020090017037A
Other languages
English (en)
Other versions
KR20090093887A (ko
Inventor
요시히로 구보타
마코토 가와이
고우이치 다나카
유지 도비사카
쇼지 아키야마
요시히로 노지마
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20090093887A publication Critical patent/KR20090093887A/ko
Application granted granted Critical
Publication of KR101581044B1 publication Critical patent/KR101581044B1/ko

Links

Images

Abstract

본 발명은 특별한 기판을 사용하지 않고도 결정 결함이 실질적으로 없는 단결정 박막을 갖는 기판을 용이하게 제조할 수 있는 방법을 제공하는 것을 목적으로 한다.
적어도, 도너 기판과 핸들 기판을 준비하는 공정 A와, 상기 도너 기판 상에 단결정층을 적층 성장시키는 공정 B와, 상기 단결정층이 형성된 도너 기판의 단결정층 내에 이온 주입하여 이온 주입층을 형성하는 공정 C와, 상기 이온 주입된 도너 기판과 상기 핸들 기판을 접합시키는 공정 D와, 상기 접합된 도너 기판의 상기 단결정층 내의 이온 주입층에서 박리하는 공정 E에 의해 상기 핸들 기판 상에 단결정 박막을 형성하고, 적어도, 상기 단결정 박막이 형성된 핸들 기판을 도너 기판으로 하여 상기 A∼E의 공정을 반복하는 것을 특징으로 하는 단결정 박막을 갖는 기판의 제조 방법을 제공한다.

Description

단결정 박막을 갖는 기판의 제조 방법{METHOD OF PREPAIRING A SUBSTRATE HAVING NEAR PERFECT CRYSTAL THIN LAYERS}
본 발명은 결정 결함이 적은, 특별하게는 실질적으로 없는 단결정 박막을 갖는 기판의 제조 방법에 관한 것이다.
파워 트랜지스터, 레이저, LED, 고주파소자등의 반도체디바이스에 이용되는 실리콘, SiC, GaN, AlN, 산화아연, 다이아몬드 등의 단결정 박막이나 기판은 최근의 디바이스의 고집적화, 고휘도화, 고주파화 등에 의해 점점 더 중요도가 증가되고 있다.
통상, 단결정 박막은 격자 정수가 가까운, 예컨대 실리콘, 사파이어, SiC 등으로부터 선택되는 단결정 기판 상에 기상, 액상 에피택셜이나 스퍼터, EB, MBE, 승화 등의 PVD법 등에 의해 적층 성장하여 제조되고 있다.
한편, 이들에 이용되는 기판은, 일반적으로는 종자 결정을 이용하여 FZ법, CZ법, 승화법 등에 의해 벌크 결정 성장을 행하여 슬라이스, 연마 등의 공정을 거쳐 제작된다.
그러나, 이러한 종래 기술에서 얻어진 단결정 박막이나 기판은 종자 기판으 로서 이용되는 단결정 기판에 있는 전위(轉位)결함을 이어받거나 격자 정수나 열팽창계수의 불일치에 따른 결정 변형이나 적층 결함, 마이크로 파이프 등의 결정 결함을 발생시키기 쉬운 결점을 갖는다.
이들 결정 결함이 많으면, 디바이스의 초기 특성이나 장기 신뢰성에 악영향을 주기 때문에, 고성능, 고신뢰의 반도체 디바이스를 제작하기 위해서는 이용되는 단결정 박막이나 기판의 결정 결함을 가능한 한 줄일 필요가 있다.
그래서 종래에는 결정 결함을 조금이라도 줄이기 위해서, 단결정 기판으로서 거의 결정 결함이 없는 극히 고가의 실리콘 단결정(Near Perfect Crystal)을 사용하거나, 단결정 기판과 적층 성장시키는 단결정 박막의 사이에 격자 정수나 열팽창계수가 양쪽의 중간적인 값을 갖는, 예컨대 SiO2, 실리콘, GaN, AlGaN, InGaN, GaAs 등의 버퍼층을 몇 층이나 단결정 기판 상에 적층시키고 나서 원하는 단결정 박막을 적층시켰다(특허 문헌 1 참조).
그러나, 이들 개선 기술은, 원료 비용이나 프로세스 비용이 높아져서 경제적으로 불리하거나, 안전 위생이나 결정 결함의 저감이 불충분하여 실용적이지 못하였다.
[특허 문헌 1] 일본 특허 공개 제2004-048076호 공보
그래서, 본 발명은, 상기 문제점을 감안하여 이루어진 것으로서, 특별한 기판을 이용하지 않고도 결정 결함이 적은, 특별하게는 실질적으로 없는 단결정 박막을 갖는 기판을 용이하게 제조할 수 있고, 또한, 그 기판을 종자 기판으로서 이용하여 에피택셜 성장 또는 벌크 결정 성장시킴으로써, 결정 결함이 적은, 특별하게는 실질적으로 없는 단결정층, 단결정막 및 단결정을 제조하는 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명은 단결정 박막을 갖는 기판의 제조 방법으로서, 적어도, 도너 기판과 핸들 기판을 준비하는 공정 A와, 상기 도너 기판 상에 단결정층을 적층 성장시키는 공정 B와, 상기 단결정층이 형성된 도너 기판의 단결정층 내에 이온 주입하여 이온 주입층을 형성하는 공정 C와, 상기 이온 주입된 도너 기판과 상기 핸들 기판을 접합시키는 공정 D와, 상기 접합된 도너 기판의 상기 단결정층 내의 이온 주입층에서 박리하는 공정 E에 의해 상기 핸들 기판 상에 단결정 박막을 형성하고, 적어도, 상기 단결정 박막이 형성된 핸들 기판을 도너 기판으로 하여 상기 A∼E의 공정을 반복하는 것을 특징으로 하는 단결정 박막을 갖는 기판의 제조 방법을 제공한다(청구항 1).
이와 같이 본 발명의 제조 방법에 따르면, 도너 웨이퍼 상에 형성된 단결정층 내에서도 도너 웨이퍼 표면의 결함에 쉽게 영향을 받지 않는 상층부의, 결정 결 함이 적은 부분이 핸들 웨이퍼 상에 단결정 박막으로서 형성된다. 그리고 추가로, 그 핸들 웨이퍼를 이번에는 도너 웨이퍼로서 이용하여 결정 결함이 적은 단결정 박막 상에 단결정층을 적층 성장시킴으로써 형성된 단결정층은 이전의 공정에 의해 형성된 것보다도 더 결정 결함이 적은 단결정층이 된다. 이러한 공정 (A∼E)를 반복함으로써 도너 웨이퍼 상에 형성되는 단결정 박막은 결정 결함이 감소하게 되어 최종적으로는 균질하여 결정 결함수가 현저하게 적은, 실질적으로 제로에 가까운 단결정 박막을 갖는 기판을 얻을 수 있다.
또한, 본 발명의 제조 방법에 따르면, 결정 결함이 적은 단결정 박막을 갖는 기판을 제조할 때, 특별히 고가의 기판을 준비할 필요가 없고, 추가로 특별한 공정을 행할 필요가 없기 때문에, 저렴하게 또한 용이하게 결정 결함이 적은, 특별하게는 제로에 가까운 단결정 박막을 갖는 기판을 제조할 수 있다.
이 때, 상기 박리 공정 E에서는, 상기 이온 주입층은 열처리 또는 기계적 수단에 의해 박리될 수 있다(청구항 2).
이러한 방법에 의해 박리 공정을 행하면, 박리면의 평탄도를 높일 수 있다.
상기 이온 주입하는 공정 C에서는, 수소 이온 또는 희가스 이온 혹은 이들 모두를 주입할 수 있다(청구항 3).
본 발명의 제조 방법에 있어서, 주입하는 이온은 이들 중에서 적절하게 선택할 수 있다.
또한, 상기 접합시키는 공정 D 전에 상기 도너 기판의 단결정층 표면을 평활화하는 것이 바람직하다(청구항 4).
접합 공정 전에 도너 기판의 단결정층을 평활화함으로써, 접합시에 접합 계면의 공극(void) 등의 발생을 억제하여 강력하게 접합시킬 수 있다.
또한, 상기 박리하는 공정 E 후에 상기 핸들 기판의 단결정 박막 표면을 평활화하는 것이 바람직하다(청구항 5).
이와 같이, 핸들 기판의 단결정 박막 표면을 평활화함으로써, 그 후에 도너 웨이퍼로서 그 단결정 박막 표면에 단결정층을 적층 성장시킬 때에, 평탄하고, 결정 결함이 더 적은 단결정층을 형성할 수 있다.
또한, 상기 단결정층을 적층 성장시키는 공정 B를 CVD법, PVD법, 액상 에피택셜 성장법 중 어느 하나에 의해 행할 수 있다(청구항 6).
본 발명의 제조 방법에 있어서, 단결정층을 적층 성장시키는 방법은 이들 중에서 적절하게 선택할 수 있고, 어느 방법이라도 적층 성장시키는 단결정층의 결정 결함의 저감을 도모할 수 있다.
또한, 상기 도너 기판 또는 핸들 기판의 재질을 실리콘, 사파이어, SiC, GaN, AlN, 산화아연 중 어느 하나로 할 수 있다(청구항 7).
본 발명의 제조 방법에 있어서, 도너 기판 또는 핸들 기판은 제작하는 반도체 디바이스의 목적에 따라 이들 중에서 적절하게 선택할 수 있다.
또한, 상기 핸들 기판을 표면 조도(Ra)가 0.5 ㎚ 이하인 비정질 기판, 다결정 기판, 단결정 기판 중 어느 하나로 하는 것이 바람직하다(청구항 8).
이러한 표면 조도의 핸들 기판을 사용하여 접합시킴으로써 공극 등이 억제되어 강력하게 접합시킬 수 있다.
또한, 상기 준비하는 도너 기판 및 핸들 기판 중 적어도 한쪽을 SiO2, Si3N4, GaN, AlGaN, InGaN, AlN 중 어느 하나 또는 이들을 조합한 버퍼층을 갖고 있는 기판으로 할 수 있다(청구항 9).
이러한 버퍼층을 갖는 기판이라면, 기판과 단결정층의 재질이 다른 경우에도, 양질의 단결정층을 얻을 수 있고, 접합, 박리의 반복 횟수를 감소시킬 수 있다.
또한, 상기 적층 성장시키는 단결정층을 실리콘, SiC, GaN, AlN, 산화아연, 다이아몬드 중 어느 하나로 할 수 있다(청구항 10).
본 발명의 제조 방법에 의해 적층 성장시키는 단결정층은, 제작하는 반도체 디바이스의 목적에 따라 이들 중에서 적절하게 선택할 수 있고, 종래에는 결정 결함이 발생하기 쉬운 종류의 단결정층인 경우에도, 본 발명에 따르면 결정 결함을 저감시킬 수 있다.
또한, 상기 접합 공정 D 전에 상기 도너 기판의 단결정층 표면 및 상기 핸들 기판 표면 중 적어도 한쪽을 플라즈마 처리하는 것이 바람직하다(청구항 11).
이와 같이, 플라즈마 처리를 행한 기판의 표면은, OH기가 증가하는 등으로 활성화하고, 접합시에 그 기판을 다른 쪽 기판과 밀착시키면, 수소 결합 등에 의해 보다 강력하게 접합시킬 수 있다.
또한, 본 발명은, 단결정층을 갖는 기판의 제조 방법으로서, 적어도, 본 발명의 단결정 박막을 갖는 기판의 제조 방법에 의해 제조된 기판의 단결정 박막 상 에 단결정층을 적층 성장시키는 것을 특징으로 하는 단결정층을 갖는 기판의 제조 방법을 제공한다(청구항 12).
이와 같이, 본 발명의 제조 방법에 의해 제조된 기판의 단결정 박막은, 결정 결함이 매우 적기 때문에, 그 단결정 박막 상에 단결정층을 적층 성장시키면, 적층 성장시키는 기판 표면의 영향에 의해 발생하는 결함 등을 방지할 수 있어 결정 결함이 적은, 특별하게는 거의 제로로 소망 두께를 갖는 단결정층으로 할 수 있다.
이 때, 상기 단결정층이 적층 성장된 기판을 어닐링 처리하는 것이 바람직하다(청구항 13).
상기와 같이 얻어진 단결정층을 갖는 기판에 어닐링 처리를 행하면, 단결정층 표면을 평활하게 할 수 있고, 추가로 한층 균질하게 하여 결정 결함을 줄일 수 있다.
또한, 본 발명은 자립 단결정막의 제조 방법으로서, 적어도, 본 발명의 단결정층을 갖는 기판의 제조 방법에 의해 제조된 단결정층을 갖는 기판에, 이온 주입하여 상기 단결정층에 이온 주입층을 형성하고, 이 이온 주입층에서 박리시킴으로써 자립 단결정막을 얻는 것을 특징으로 하는 자립 단결정막의 제조 방법을 제공한다(청구항 14).
이와 같이, 본 발명의 제조 방법에 의해 제조된 두꺼운 단결정층을 갖는 기판의 단결정층의 일부를, 이온 주입법에 의해 소정의 두께로 박리하면, 결정 결함이 거의 없고 평탄도가 높은 자립 단결정막을 제조할 수 있다.
이 때, 상기 박리된 단결정막을 어닐링 처리하는 것이 바람직하다(청구항 15).
상기와 같이 얻어진 자립 단결정막에 어닐링 처리를 행하면, 단결정막 표면을 평활하게 할 수 있고, 추가로 한층 더 균질하게 하여 결정 결함을 줄일 수 있다.
또한, 본 발명은, 단결정의 제조 방법으로서, 적어도, 본 발명의 제조 방법에 의해 제조된 단결정 박막을 갖는 기판, 단결정층을 갖는 기판, 자립 단결정막 중 어느 하나를 에피택셜용 또는 벌크 결정 성장용 종자 기판으로서 이용하는 것을 특징으로 하는 단결정의 제조 방법을 제공한다(청구항 16).
본 발명의 제조 방법에 의해 얻어진 단결정 박막을 갖는 기판, 단결정층을 갖는 기판 및 자립 단결정막은, 결정 결함이 적고 거의 없는 것도 얻을 수 있기 때문에, 이러한 단결정 박막을 갖는 기판, 단결정층을 갖는 기판 및 자립 단결정막을 종자 기판으로서 이용하면, 에피택셜 성장 또는 벌크 결정 성장시에, 종자 기판 표면의 결함에서 유래한 결정 결함의 발생이 거의 없다. 이 때문에, 결정 결함이 거의 없으며, 소망 두께를 갖는 단결정을 성장시킬 수 있다.
이상과 같이, 본 발명의 단결정 박막의 제조 방법에 따르면, 결정 결함이 비교적 적은 단결정층의 상층부만을 단결정 박막으로 하여 기판 상에 형성할 수 있고, 그 기판의 단결정 박막 상에 추가로 단결정층을 적층 성장시킴으로써 결정 결함이 더욱 더 적은 단결정층으로 할 수 있다. 이와 같이, 본 발명의 공정을 반복함으로써 적층 성장시키는 단결정층의 결정 결함을 줄여 나가고, 최종적으로는, 아주 낮은 결함으로 할 수 있으며, 특별하게는 실질적으로 결정 결함이 없는 단결정 박막을 갖는 기판을 제조하는 것도 가능하다. 또한, 이와 같이 얻어진 기판을 종자 기판으로서 이용하면, 에피택셜 성장 또는 벌크 결정 성장시의 결정 결함의 발생을 거의 없앨 수 있다.
단결정 박막이나 단결정 기판을 제작할 때에, 종자 기판으로서 이용된 기판의 전위 결함을 이어받게 되어 제작된 단결정 박막 등에 결정 결함이 발생하게 된다고 하는 문제가 있었다.
발명자들은 이 문제에 대해서 예의 조사를 행한 결과, 단결정 박막의 제작시에 결정 결함이 단결정 기판에 가까운 성장 전반(前半)에 적층된 성장부에 많이 발생하고, 성장 후반에 적층되는 성장부에는 비교적 적은 것을 실험 사실로부터 발견하였다.
이러한 사실로부터, 도너 기판 상에 단결정층을 적층 성장시키고, 그 단결정층 내에 이온 주입층을 형성함으로써, 핸들 기판과 접합시킨 후에 단결정층 내의 비교적 결정 결함이 적은 상층부(후반 성장부)와 하층부(전반 성장부)를 나누어 박리할 수가 있었다. 이같이 하여, 핸들 기판 상에 결정 결함이 적은 단결정 박막이 형성되고, 그 기판을 추가로 도너 기판으로 하여 상기 공정을 반복함으로써 단결정 박막의 결정 결함이 저감되게 되어, 최종적으로는 결정 결함이 매우 적은, 특별하게는 거의 제로인 단결정 박막을 얻을 수도 있다는 것을 발견하고 본 발명을 완성시켰다.
이하, 본 발명의 단결정 박막을 갖는 기판, 단결정층을 갖는 기판 및 자립 단결정막의 제조 방법에 대해서 실시형태의 일례로서 도 1, 도 2를 참조하면서 상세히 설명하지만, 본 발명은 이것에 한정되지 않는다.
여기서, 도 1은 본 발명의 단결정 박막을 갖는 기판 제조 공정의 일례를 도시한 흐름도이고, 도 2는 본 발명의 제조 방법에 의해 얻어진 단결정 박막을 갖는 기판을 이용하여 단결정층을 갖는 기판 및 자립 단결정막을 제조하는 공정의 일례를 도시한 흐름도이다.
우선, 도 1의 공정 (A)에서는, 도너 기판(11)과 핸들 기판(12)을 준비한다.
이 도너 기판(11) 또는 핸들 기판(12)의 재질로서는 실리콘, 사파이어, SiC, GaN, AlN, 산화아연 중 어느 하나로 할 수 있다. 본 발명에서는, 제작하는 반도체 디바이스의 목적에 따라 이들 중에서 적절하게 선택할 수 있다.
또한, 적층 성장시키는 단결정의 종류에 따라서는 도너 기판(11) 및 핸들 기판(12) 중 적어도 한쪽을 SiO2, Si3N4, GaN, AlGaN, InGaN, AlN 중 어느 하나 또는 이들을 조합한 버퍼층을 갖고 있는 기판으로 하는 것이 바람직하다. 적층 성장시키는 단결정층과 도너 기판과의 중간값에 가까운 격자 정수나 열팽창계수를 갖는 것을 상기로부터 적절하게 선택하여 버퍼층으로 하면, 보다 양질의 단결정층을 적층 성장시킬 수 있다.
또한, 이 때 준비되는 핸들 기판(12)을 표면 조도(Ra)가 0.5 ㎚ 이하인 비정질 기판, 다결정 기판, 단결정 기판 중 어느 하나로 하는 것이 바람직하다. 이와 같이, 표면 조도(Ra)가 0.5 ㎚ 이하인 기판이라면, 접합시에 접합 계면의 공극을 억제하여 보다 강력하게 접합시킬 수 있다. 또한, 준비되는 핸들 기판은 단결정층을 기상 성장시키는 것이 아니기 때문에, 반드시 단결정일 필요는 없으며, 보다 저렴한 다결정 기판이나 비정질인 것을 이용할 수도 있다.
다음에 공정 (B)에서는, 도너 기판(11) 상에 단결정층(13)을 적층 성장시킨다.
이 때, 적층 성장을 CVD(Chemical Vapor Deposition)법, PVD(Physical Vapor Depostion)법, 액상 에피택셜 성장법 중 어느 하나에 의해 행할 수 있다. 적층 성장시키는 단결정층의 종류에 따라 이들 중에서 적절하게 선택할 수 있다.
또한, 이 때 적층 성장시키는 단결정층(13)을 실리콘, SiC, GaN, AlN, 산화아연, 다이아몬드 중 어느 하나로 할 수 있다. 단결정층의 종류로서는, 제작하는 반도체 디바이스의 목적에 따라 이들 중에서 적절하게 선택할 수 있고, 종래에는 결정 결함이 발생하기 쉬웠던 종류의 단결정층인 경우에도, 본 발명에 따르면 결정 결함을 저감시킬 수 있다.
공정 (C)에서는, 도너 기판(11) 상에 형성된 단결정층(13) 내에 이온 주입하여 이온 주입층(14)을 형성한다.
수소 이온 또는 희가스 이온 혹은 이들 모두를 단결정층(13) 내에 주입하고, 이온의 평균 진입 깊이에서 표면에 평행한 이온 주입층(미소 기포층)(14)을 형성시키는 것으로, 이 주입 온도는 25℃∼450℃가 바람직하다. 이 때, 본 발명에서는, 이온 주입층(14)을 형성할 때에, 단결정층(13) 내에 형성하도록 하기 때문에, 박리 후에 결정 결함이 비교적 적은 상층부(후반 성장부)가 박리 후에 핸들 기판에 전사되는 단결정 박막이 된다. 박리 후의 박막의 두께가 소망 두께가 되도록 이온 주입 깊이를 조정한다.
공정 (D)에서는, 이온 주입층이 형성된 도너 기판(11)과 핸들 기판(12)을 접합시킨다.
이 접합 공정 (D) 전에 미리 도너 기판(11)의 단결정층(13)의 표면과 핸들 기판 표면 중 적어도 한쪽을 플라즈마 처리하는 것이 바람직하다. 플라즈마로 처리하는 경우, 진공 챔버 내에 RCA 세정 등의 세정을 한 예컨대 핸들 기판(12)을 얹어 놓고, 플라즈마용 가스를 도입한 후, 100 W 정도의 고주파 플라즈마에 5∼10초 정도 노출시켜 표면을 플라즈마 처리한다. 플라즈마용 가스로서는 수소 가스, 아르곤 가스, 질소 가스 또는 이들의 혼합 가스 등을 이용할 수 있다.
또한, 접합시킨 후에 접합시킨 기판을 가열할 수도 있고, 가열에 의해 보다 강력하게 접합시킬 수 있다. 플라즈마 처리를 행한 경우에는, 비교적 저온의 가열만으로도 강력하게 접합시킬 수 있다.
또한, 공정 (D) 전에 도너 기판(11)의 단결정층(13)의 표면을 평활화하는 것이 바람직하다. 평활한 표면이라면, 접합 계면의 공극의 발생을 저감시켜 강력하게 접합시킬 수 있다. 평활화의 방법으로는 예컨대 연마나 어닐링 처리를 행함으로써 단결정층 표면을 평활하게 할 수 있다.
다음에, 공정 (E)에서는, 이온 주입층(14)을 경계로 하여 박리시킴으로써, 단결정 박막(15)이 형성된 핸들 기판(12)을 얻을 수 있다. 박리의 방법으로는 예컨 대 불활성 가스 분위기 하의 약 500℃ 이상의 온도에서 열처리를 가하면, 결정의 재배열과 기포의 응집에 의해 이온 주입층에서 분리된다. 또한, 박리의 방법으로는 예컨대 기계적인 외력을 가함으로써 박리할 수도 있다.
이와 같이, 이온 주입법을 이용하여 열처리 또는 기계적 수단에 의해 박리 공정을 행하면, 박리면이 평탄한 기판을 얻을 수 있다.
이러한 공정 (A)∼(E)에서 얻어진 기판(12)의 단결정 박막(15)은 도너 기판(11) 상에 형성된 단결정층(13)의 상층부(후반 성장부)가 핸들 기판(12) 상에 전사되어 형성된 것이기 때문에, 비교적 결정 결함이 적다. 본 발명에서는, 이와 같이 제조된 결정 결함이 적은 단결정 박막(15)을 갖는 핸들 기판(12)을, 다음에는 도너 기판으로서 이용하여 상기 (A)∼(E)의 공정을 반복한다. 이와 같이, 결정 결함이 저감된 단결정 박막 상에 단결정층을 적층 성장시킴으로써 결정 결함이 더욱 저감된 단결정층을 적층 성장시킬 수 있고, 이러한 공정을 반복함으로써 단결정 박막의 결정 결함이 매우 적어져서 최종적으로는 실질적으로 결정 결함이 없는 단결정 박막을 갖는 기판을 제조하는 것도 가능하다.
이 때, 박리시키는 공정 (E) 후에 핸들 기판(12)의 단결정 박막(15) 표면을 평활화하는 것이 바람직하다. 이와 같이 하여, 그 후에 도너 기판으로서 이용할 때에 적층 성장시키는 단결정층의 결정 결함을 보다 효과적으로 저감시킬 수 있다.
또한, 도 2f 내지 도 2g에 도시된 바와 같이, 본 발명에서는 도 1(A) 내지 도 1(E)의 공정을 반복함으로써 얻어진 원하는 결정 결함 밀도의 단결정 박막(15)을 갖는 기판(12) 상에 단결정층(16)을 적층 성장시킬 수 있다. 본 발명의 제조 방 법에 의해 제조된 결정 결함이 거의 없는 단결정 박막 상에 단결정층을 적층 성장시킴으로써 전위 결함이 없는 양질의 단결정층을 형성할 수 있다. 이 때, 제조된 단결정층(16)을 갖는 기판(12)을 어닐링 처리하는 것이 바람직하고, 이같이 하여 단결정층(16) 표면을 평활하게 할 수 있으며, 단결정층(16)을 한층 더 균질하게 하여 결정 결함을 줄일 수 있다.
또한, 도 2g 내지 도 2i에 도시된 바와 같이, 본 발명의 제조 방법에 의해 제조된 단결정 박막(15)을 갖는 기판(12) 상에 형성된 단결정층(16)은 충분한 두께를 갖도록 할 수 있기 때문에, 이 단결정층(16) 내에 이온 주입층(14)을 형성하여 박리시킴으로써, 자립 단결정막(17)을 제조할 수 있다. 이와 같이 제조된 자립 단결정막(17)은 거의 결정 결함이 없고, 평탄도가 높은 것으로 할 수 있다. 또한, 이 제조된 자립 단결정막(17)을 어닐링 처리함으로써, 단결정막 표면을 평활하게 할 수 있고, 한층 더 균질하게 하여 결정 결함을 줄일 수 있다.
또한, 본 발명의 제조 방법에 의해 제조된 단결정 박막을 갖는 기판, 단결정층을 갖는 기판, 자립 단결정막 중 어느 하나를 에피택셜용 또는 벌크 결정 성장용 종자 기판으로서 이용할 수 있다.
본 발명의 제조 방법에 의해 얻어진 단결정 박막, 단결정층, 자립 단결정막은 결정 결함이 거의 없기 때문에, 이러한 단결정 박막을 갖는 기판, 단결정층을 갖는 기판, 자립 단결정막을 종자 기판으로서 이용하면, 에피택셜 성장 또는 벌크 결정 성장시에, 종자 기판 표면의 결함에서 유래한 결정 결함이 거의 발생하지 않는다. 이 때문에, 결정 결함이 거의 없는 단결정을 성장시킬 수 있다.
이상과 같이, 본 발명의 단결정 박막의 제조 방법에 따르면, 결정 결함이 비교적 적은, 적층 성장시킨 단결정층의 상층부만을 단결정 박막으로 하여 기판 상에 형성할 수 있고, 그 기판에 단결정층을 더 적층 성장시킴으로써 보다 결정 결함이 적은 단결정층으로 할 수 있다. 이러한 본 발명의 공정을 반복함으로써 단결정층의 결정 결함을 저감시켜 나가고, 최종적으로는, 아주 결정 결함이 적은, 특별하게는 실질적으로 결정 결함이 없는 단결정 박막을 갖는 기판을 제조하는 것도 가능하다. 또한, 이와 같이 얻어진 기판을 종자 기판으로서 이용하면, 결정 결함이 거의 없는 단결정층, 단결정막, 단결정을 얻을 수 있다.
실시예
이하, 본 발명을 실시예에 의해 더욱 구체적으로 설명하지만, 본 발명은 이것에 한정되지 않는다.
(제1 실시예)
도 1과 동일한 공정에 의해 다이아몬드 박막을 갖는 기판을 제조하였다.
도 1의 공정 (A)에 있어서, 도너 기판(11) 및 핸들 기판(12)으로서, 직경 6인치(150 ㎜)의 실리콘 단결정 기판을 준비하였다. 이 때, 핸들 기판(12)은 표면 조도(Ra)가 0.3 ㎜인 것을 준비하였다.
도 1의 공정 (B)에 있어서, 도너 기판(11)을 2.45 GHz의 마이크로파 플라즈마 장치 내에 설치하고, 2% 메탄 농도의 수소 가스를 흐르게 하면서, 30 Torr(4000 Pa), 850℃의 조건 하에서 플라즈마 CVD를 행하여 다이아몬드층(13)을 15 ㎛의 두께로 적층 성장시켰다.
도 1의 공정 (C)에 있어서, 도너 기판(11) 상의 적층 성장시킨 다이아몬드층(13)에 이온 주입기로 수소를 주입(dose)량 5×1017/㎠d에서, 500 ㎚의 깊이로 이온 주입하여 이온 주입층(14)을 형성하였다.
도 1의 공정 (D)에 있어서, 도너 기판(11)과 핸들 기판(12)을 밀착시키고, 적외선 램프에 의해 250℃로 가열하여 강력하게 접합시켰다.
도 1의 공정 (E)에 있어서, 접합시킨 기판을 600℃로 열처리하여 수소 이온 주입층으로부터 박리시켜 500 ㎚ 두께의 다이아몬드 박막(15)을 갖는 실리콘 단결정 기판(12)을 제조하였다.
이와 같이 하여 제조된 다이아몬드 박막(15)을 갖는 실리콘 단결정 기판(12)을, 다음에는 도너 기판으로서 이용하여 상기 공정 (A)∼(E)를 3회 반복함으로써 실질적으로 결정 결함이 제로인 다이아몬드 박막을 갖는 기판을 얻을 수 있었다.
그 후, 도 2의 공정 (f)∼(g)에 있어서, 제1 실시예의 공정 (B)와 동일한 방법에 의해 기판(12)의 다이아몬드 박막(15) 상에 다이아몬드층을 16 ㎛의 두께로 적층 성장시켜 어닐링 처리(1200℃, 3시간)를 행하였다. 이와 같이 하여 얻어진 다이아몬드층을 갖는 실리콘 기판은 고내압 파워 트랜지스터에 적합한 기판이었다.
(제2 실시예)
도 1의 공정 (A)에 있어서, 도너 기판(11)으로서 직경 4인치(100 ㎜)의 합성 석영 기판을 준비하고, 그 기판 상에 반응 스퍼터에 의해 1 ㎛ 두께의 AlN 버퍼층을 적층시켰다. 핸들 기판(12)으로서, 직경 4인치(100 ㎜)의 사파이어 기판을 준비 하였다. 이 때, 핸들 기판(12)은 표면 조도(Ra)가 0.38 ㎚인 것을 준비하였다.
도 1의 공정 (B)에 있어서, 도너 기판(11)의 버퍼층 표면에 암모니아와 염화갈륨을 수소를 캐리어 가스로 하여 1050℃, 상압 하에서 HVPE(히드라이드 기상 에피택셜)법에 의해 GaN 단결정층(13)을 8 ㎛의 두께로 적층 성장시켰다.
도 1의 공정 (C)에 있어서, 도너 기판(11) 상의 적층 성장시킨 GaN 단결정층(13)에 이온 주입기로 수소를 주입량 9×1016/㎠에서, 800 ㎚의 깊이로 이온 주입하여 이온 주입층(14)을 형성하였다.
도 1의 공정 (D)에 있어서, 미리 도너 기판(11)의 GaN 단결정층(13) 표면과 핸들 기판(12) 표면을 플라즈마용 가스(Ar/N2)를 이용하여 플라즈마 처리하고, 그 후 밀착시켜 전열 히터에 의해 180℃로 가열하여 강력하게 접합시켰다.
도 1의 공정 (E)에 있어서, 접합시킨 기판을 스패튤러와 진공 척을 이용하여 수소 이온 주입층에서 박리시켜 800 ㎚ 두께의 GaN 단결정 박막(15)을 갖는 사파이어 기판(12)을 제조하였다.
이 때, 박리된 사파이어 기판(12)(핸들 기판) 상의 GaN 단결정 박막(15)의 전위 밀도는 2×104/㎠이며, 합성 석영 기판(11)(도너 기판) 상의 GaN 단결정 박막의 전위 밀도는 8×108/㎠였다. 박리 전의 단결정층(13)의 상층부였던 단결정 박막(15)의 전위 밀도는 하층부였던 곳의 전위 밀도보다도 훨씬 적었다.
이와 같이 하여 제조된 GaN 단결정 박막(15)을 갖는 사파이어 기판(12)을 다 음에는 도너 기판으로서 이용하여 상기한 공정 (A)∼(E)를 4회 반복함으로써 실질적으로 전위 밀도(轉位 密度)가 제로인 GaN 단결정 박막을 갖는 기판을 얻을 수 있었다.
그 후, 도 2의 공정 (f)∼(g)에 있어서, 제2 실시예의 공정 (B)와 동일한 방법에 의해 기판(12)의 GaN 단결정 박막(15) 상에 GaN 단결정층(16)을 7 ㎛ 두께로 적층 성장시켜 전위 밀도가 거의 제로인 GaN 단결정층(16)을 갖는 사파이어 기판(12)을 얻었다.
또한, 도 2의 공정 (g)∼(i)에 있어서, 제조한 사파이어 기판(12)의 GaN 단결정층(16)에 제2 실시예의 공정 (C)와 마찬가지로, 단, 2000 ㎚ 깊이로 이온 주입하여 이온 주입층(14)을 형성하였다. 그 후 공정 (E)와 마찬가지로, 이온 주입층(14)에서 박리시켜 GaN 단결정만의 2000 ㎚ 두께의 자립 단결정막(17)을 제조하였다. 이와 같이 하여 얻어진 자립 단결정막(17)은 결정 결함이나 휨이 전혀 없어 청색 레이저용 기판으로서 최적의 것이었다.
이와 같이 하여 얻어진 GaN의 2000 ㎚ 두께의 자립 단결정막(17)을 종자 기판으로 하여 6 N의 금속 갈륨 0.3 g과 5 N의 나트륨아지드 10 g 및 5 N의 암모니아 40 g과 함께 고압 오토 클레이브에 넣어 500℃에서 10일간 결정 성장시켰다. 그 결과, 결정 결함이 거의 없는 약 1 ㎜의 GaN 벌크 단결정을 성장시켰다. 이 GaN 벌크 단결정으로부터 잘라낸 기판으로 HEMT(High Electron Mobility Transister)를 제작하였더니 고주파 특성이 매우 우수하였다.
이상과 같이, 본 발명의 제조 방법에 의해 단결정 박막의 결정 결함을 확실 하게 저감시키게 되어 최종적으로는 거의 결정 결함이 제로인 단결정 박막을 얻는 것도 가능하다. 또한, 이와 같이 얻어진 단결정 박막을 갖는 기판은 에피택셜 성장용 또는 벌크 결정 성장용 종자 기판으로서 최적인 기판이었다.
또한, 본 발명은 상기 실시형태에 한정되는 것은 아니다. 상기 실시형태는 예시로서, 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지며, 동일한 작용 효과를 발휘하는 것은 어떠한 것이라도 본 발명의 기술적 범위에 포함된다.
도 1은 본 발명의 단결정 박막을 갖는 기판 제조 공정의 일례를 도시한 흐름도이다.
도 2는 본 발명의 단결정층을 갖는 기판 및 자립 단결정막의 제조 공정의 일례를 도시한 흐름도이다.
〈도면의 주요 부분에 대한 부호의 설명〉
11 : 도너 기판
12 : 핸들 기판
13, 16 : 단결정층
14 : 이온 주입층
15 : 단결정 박막
17 : 단결정막

Claims (16)

  1. 단결정 박막을 갖는 기판의 제조 방법으로서, 적어도,
    도너 기판과 핸들 기판을 준비하는 공정 A와,
    상기 도너 기판 상에 단결정층을 적층 성장시키는 공정 B와,
    상기 단결정층이 형성된 도너 기판의 단결정층 내에 이온 주입하여 이온 주입층을 형성하는 공정 C와,
    상기 이온 주입된 도너 기판의 단결정층의 표면과 상기 핸들 기판의 플라즈마 처리된 표면을 접합시키는 공정 D와,
    상기 접합된 도너 기판의 상기 단결정층 내의 이온 주입층에서, 기계적인 외력을 가하는 것에 의해 박리하는 공정 E에 의해 상기 핸들 기판 상에 단결정 박막을 형성하고,
    적어도, 상기 단결정 박막이 형성된 핸들 기판을 도너 기판으로 하여 상기 A∼E의 공정을 반복하는 것을 특징으로 하는 단결정 박막을 갖는 기판의 제조 방법.
  2. 제1항에 있어서, 상기 이온 주입하는 공정 C를, 수소 이온 또는 희가스 이온 혹은 이들 모두를 주입하는 것을 특징으로 하는 단결정 박막을 갖는 기판의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 접합시키는 공정 D 전에 상기 도너 기판의 단결정층 표면을 평활화하는 것을 특징으로 하는 단결정 박막을 갖는 기판의 제조 방법.
  4. 제1항 또는 제2항에 있어서, 상기 박리하는 공정 E 후에 상기 핸들 기판의 단결정 박막 표면을 평활화하는 것을 특징으로 하는 단결정 박막을 갖는 기판의 제조 방법.
  5. 제1항 또는 제2항에 있어서, 상기 단결정층을 적층 성장시키는 공정 B를 CVD법, PVD법, 액상 에피택셜 성장법 중 어느 하나에 의해 행하는 것을 특징으로 하는 단결정 박막을 갖는 기판의 제조 방법.
  6. 제1항 또는 제2항에 있어서, 상기 도너 기판 또는 핸들 기판의 재질을 실리콘, 사파이어, SiC, GaN, AlN, 산화아연 중 어느 하나로 하는 것을 특징으로 하는 단결정 박막을 갖는 기판의 제조 방법.
  7. 제1항 또는 제2항에 있어서, 상기 준비하는 공정 A의 핸들 기판을, 공정 D에서 접합시키는 표면의 표면 조도(Ra)가 0.5 ㎚ 이하인 비정질 기판, 다결정 기판, 단결정 기판 중 어느 하나로 하는 것을 특징으로 하는 단결정 박막을 갖는 기판의 제조 방법.
  8. 제1항 또는 제2항에 있어서, 상기 준비하는 도너 기판 및 핸들 기판 중 적어도 한쪽을 SiO2, Si3N4, GaN, AlGaN, InGaN, AlN 중 어느 하나 또는 이들을 조합한 1 이상의 버퍼층을 갖고 있는 기판으로 하는 것을 특징으로 하는 단결정 박막을 갖는 기판의 제조 방법.
  9. 제1항 또는 제2항에 있어서, 상기 적층 성장시키는 단결정층을 실리콘, SiC, GaN, AlN, 산화아연, 다이아몬드 중 어느 하나로 하는 것을 특징으로 하는 단결정 박막을 갖는 기판의 제조 방법.
  10. 제1항 또는 제2항에 있어서, 상기 접합시키는 공정 D 전에 상기 도너 기판의 단결정층 표면을 플라즈마 처리하는 것을 특징으로 하는 단결정 박막을 갖는 기판의 제조 방법.
  11. 단결정층을 갖는 기판의 제조 방법으로서, 적어도,
    제1항에 기재한 단결정 박막을 갖는 기판의 제조 방법에 의해 제조된 기판의 단결정 박막 상에 단결정층을 적층 성장시키는 것을 특징으로 하는 단결정층을 갖는 기판의 제조 방법.
  12. 제11항에 있어서, 상기 단결정층이 적층 성장된 기판을 어닐링 처리하는 것을 특징으로 하는 단결정층을 갖는 기판의 제조 방법.
  13. 자립 단결정막의 제조 방법으로서, 적어도,
    제11항에 기재한 단결정층을 갖는 기판의 제조 방법에 의해 제조된 단결정층을 갖는 기판에, 이온 주입하여 상기 단결정층에 이온 주입층을 형성하고, 이 이온 주입층에서 박리시킴으로써 자립 단결정막을 얻는 것을 특징으로 하는 자립 단결정막의 제조 방법.
  14. 제13항에 있어서, 상기 박리된 단결정막을 어닐링 처리하는 것을 특징으로 하는 자립 단결정막의 제조 방법.
  15. 단결정의 제조 방법으로서, 적어도,
    제1항, 제11항 또는 제13항 중 어느 하나의 항에 기재한 제조 방법에 의해 제조된 단결정 박막을 갖는 기판, 단결정층을 갖는 기판, 자립 단결정막 중 어느 하나를 에피택셜용 또는 벌크 결정 성장용 종자 기판으로서 사용하는 것을 특징으로 하는 단결정의 제조 방법.
  16. 삭제
KR1020090017037A 2008-02-29 2009-02-27 단결정 박막을 갖는 기판의 제조 방법 KR101581044B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-050187 2008-02-29
JP2008050187 2008-02-29

Publications (2)

Publication Number Publication Date
KR20090093887A KR20090093887A (ko) 2009-09-02
KR101581044B1 true KR101581044B1 (ko) 2015-12-30

Family

ID=41081673

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090017037A KR101581044B1 (ko) 2008-02-29 2009-02-27 단결정 박막을 갖는 기판의 제조 방법

Country Status (3)

Country Link
KR (1) KR101581044B1 (ko)
CN (1) CN101521155B (ko)
TW (1) TWI482203B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180094433A (ko) 2017-02-15 2018-08-23 한양대학교 산학협력단 복수의 이온 주입을 이용한 질화갈륨 기판의 제조 방법
DE102018213434A1 (de) 2018-05-29 2019-12-05 Industry-University Cooperation Foundation Hanyang University Verfahren zur Herstellung von Galliumnitridsubstrat unter Verwendung der Multiionimplantation

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5377212B2 (ja) 2009-10-13 2013-12-25 信越化学工業株式会社 単結晶ダイヤモンド基板の製造方法
JP5468528B2 (ja) * 2010-06-28 2014-04-09 信越化学工業株式会社 単結晶ダイヤモンド成長用基材及びその製造方法並びに単結晶ダイヤモンド基板の製造方法
EP2635726A1 (en) * 2010-11-02 2013-09-11 Koninklijke Philips Electronics N.V. Method of forming a composite substrate.
CN102122636B (zh) * 2010-12-08 2013-06-19 中国科学院上海微系统与信息技术研究所 三维电阻转换存储芯片制备方法
KR101230394B1 (ko) * 2011-07-07 2013-02-06 삼성코닝정밀소재 주식회사 반도체 소자용 박막 접합 기판 제조방법
KR102017086B1 (ko) 2012-07-27 2019-09-03 삼성디스플레이 주식회사 도너 기판 및 도너 기판을 이용한 유기 발광 표시 장치의 제조 방법
CN103031598B (zh) * 2012-08-16 2015-10-14 上海华虹宏力半导体制造有限公司 硅外延生长的工艺方法
US11721547B2 (en) * 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
JP5651278B1 (ja) * 2013-03-27 2015-01-07 日本碍子株式会社 半導体用複合基板のハンドル基板
CN103296992B (zh) * 2013-06-28 2016-02-10 中国电子科技集团公司第二十六研究所 薄膜体声波谐振器结构及其制造方法
TW201603193A (zh) * 2014-06-19 2016-01-16 Gtat公司 增強用於離子佈植的施體基板的發射性
US20170330747A1 (en) * 2014-12-05 2017-11-16 Shin-Etsu Chemical Co., Ltd. Composite substrate manufacturing method and composite substrate
TWI751127B (zh) * 2015-12-17 2022-01-01 日商信越化學工業股份有限公司 藍寶石複合基材與其製造方法
CN108231695A (zh) * 2016-12-15 2018-06-29 上海新微技术研发中心有限公司 复合衬底及其制造方法
GB201701173D0 (en) * 2017-01-24 2017-03-08 Element Six Tech Ltd Synthetic diamond plates
EP3591101A4 (en) * 2017-03-02 2021-01-13 Shin-Etsu Chemical Co., Ltd. MANUFACTURING METHOD FOR A SILICON CARBIDE SUBSTRATE AND SILICON CARBIDE SUBSTRATE
FR3068508B1 (fr) * 2017-06-30 2019-07-26 Soitec Procede de transfert d'une couche mince sur un substrat support presentant des coefficients de dilatation thermique differents
CN109678106B (zh) * 2018-11-13 2020-10-30 中国科学院上海微系统与信息技术研究所 一种硅基异质集成4H-SiC外延薄膜结构的制备方法
CN111865250B (zh) * 2020-07-10 2021-10-19 中国科学院上海微系统与信息技术研究所 一种poi衬底、高频声波谐振器及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311526A (ja) 2003-04-02 2004-11-04 Sumitomo Mitsubishi Silicon Corp 半導体基板およびその製造方法
JP2006140445A (ja) 2004-11-09 2006-06-01 Soi Tec Silicon On Insulator Technologies Sa 複合材料ウェーハの製造方法
JP2007220899A (ja) * 2006-02-16 2007-08-30 Shin Etsu Chem Co Ltd 半導体基板の製造方法
KR100805469B1 (ko) 2000-11-27 2008-02-20 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 특히 광학, 전자 공학 또는 광전자 공학용의 기판 제조방법, 및 이 방법에 의한 기판

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
CN100342486C (zh) * 2003-12-24 2007-10-10 联合晶圆公司 一种在基板上转移制作薄膜的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100805469B1 (ko) 2000-11-27 2008-02-20 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 특히 광학, 전자 공학 또는 광전자 공학용의 기판 제조방법, 및 이 방법에 의한 기판
JP2004311526A (ja) 2003-04-02 2004-11-04 Sumitomo Mitsubishi Silicon Corp 半導体基板およびその製造方法
JP2006140445A (ja) 2004-11-09 2006-06-01 Soi Tec Silicon On Insulator Technologies Sa 複合材料ウェーハの製造方法
JP2007220899A (ja) * 2006-02-16 2007-08-30 Shin Etsu Chem Co Ltd 半導体基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180094433A (ko) 2017-02-15 2018-08-23 한양대학교 산학협력단 복수의 이온 주입을 이용한 질화갈륨 기판의 제조 방법
DE102018213434A1 (de) 2018-05-29 2019-12-05 Industry-University Cooperation Foundation Hanyang University Verfahren zur Herstellung von Galliumnitridsubstrat unter Verwendung der Multiionimplantation
US10510532B1 (en) 2018-05-29 2019-12-17 Industry-University Cooperation Foundation Hanyang University Method for manufacturing gallium nitride substrate using the multi ion implantation

Also Published As

Publication number Publication date
TW201001497A (en) 2010-01-01
KR20090093887A (ko) 2009-09-02
CN101521155B (zh) 2012-09-12
TWI482203B (zh) 2015-04-21
CN101521155A (zh) 2009-09-02

Similar Documents

Publication Publication Date Title
KR101581044B1 (ko) 단결정 박막을 갖는 기판의 제조 방법
JP5297219B2 (ja) 単結晶薄膜を有する基板の製造方法
EP1986217B1 (en) Method for manufacturing semiconductor substrate
KR101797428B1 (ko) 단결정 다이아몬드 성장용 기재 및 단결정 다이아몬드 기판의 제조 방법
US8383495B2 (en) Semiconductor layer structure and method for fabricating a semiconductor layer structure
EP1482549B1 (en) Method of fabrication of a heteroepitaxial microstructure
KR100746179B1 (ko) 에피택셜 기판의 준비 방법
JP6915591B2 (ja) GaN積層基板の製造方法
JP2002241191A (ja) 半導体の結晶成長方法
WO2003073484A1 (fr) Procede de fabrication de cristal
CN111883651A (zh) 一种制备高质量氮化铝模板的方法
EP4299802A1 (en) Nitride semiconductor substrate and manufacturing method therefor
JP2005001928A (ja) 自立基板およびその製造方法
WO2020031829A1 (ja) GaN積層基板の製造方法
WO2003000964A1 (fr) Procede relatif a l'elaboration de cristal semiconducteur compose, a base de gan
WO2024057698A1 (ja) 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法
CN117228641B (zh) 一种补偿氮空位并抑制漏电流的氮化物铁电薄膜的制备方法
JP2002299277A (ja) 薄膜構造体の製造方法
TW202321507A (zh) 異質磊晶膜的製作方法
WO2003065429A1 (fr) Procede de fabrication de cristal semi-conducteur a base de compose gan
TW202338172A (zh) 氮化物半導體基板及其製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 5