TW202338172A - 氮化物半導體基板及其製造方法 - Google Patents

氮化物半導體基板及其製造方法 Download PDF

Info

Publication number
TW202338172A
TW202338172A TW111148441A TW111148441A TW202338172A TW 202338172 A TW202338172 A TW 202338172A TW 111148441 A TW111148441 A TW 111148441A TW 111148441 A TW111148441 A TW 111148441A TW 202338172 A TW202338172 A TW 202338172A
Authority
TW
Taiwan
Prior art keywords
nitride semiconductor
single crystal
crystal silicon
silicon substrate
carbon
Prior art date
Application number
TW111148441A
Other languages
English (en)
Inventor
土屋慶太郎
曲偉峰
Original Assignee
日商信越半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商信越半導體股份有限公司 filed Critical 日商信越半導體股份有限公司
Publication of TW202338172A publication Critical patent/TW202338172A/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明是一種氮化物半導體基板,是在具有表面和背面之單晶矽基板的表面上形成氮化物半導體薄膜而得,該氮化物半導體基板的特徵在於,前述單晶矽基板至少在前述表面和前述背面具有碳擴散層,該碳擴散層佈植有碳且碳濃度高於前述單晶矽基板的塊體部,並且,前述碳擴散層的碳濃度為5E+16atoms/cm 3以上。藉此,提供一種氮化物半導體基板及其製造方法,當使用單晶矽基板來製造氮化物半導體基板時,能夠抑制因磊晶生長時或器件步驟中的塑性變形導致的翹曲不良。

Description

氮化物半導體基板及其製造方法
本發明有關一種氮化物半導體基板及其製造方法。
高頻器件,為了小型化、低成本化,正在進行將天線和放大器、開關、濾波器等器件加以整合的開發。又,隨著頻率的高頻化,電路複雜化,所使用的器件的材料亦廣泛涵蓋:使用了矽互補式金屬氧化物半導體(SiCMOS)、III-V族半導體或氮化物半導體之器件、使用了壓電體之濾波器等。
有廉價且大口徑的晶圓流通之單晶矽基板被認為適合作為這些器件的基底之基板。尤其,高電阻且因熱施體導致的電阻率的變化較少之低氧的單晶矽基板被認為適合作為高頻器件用的基板。
然而,與低電阻柴氏拉晶(CZ)基板相比,高電阻低氧的單晶矽基板存在下述問題:機械特性較差,容易因差排伸長而發生塑性變形。尤其在單晶矽基板上的GaN的生長過程中,容易因由晶格常數差或熱膨張係數差引起的應力而發生翹曲的增加或塑形變形,故藉由生長條件或緩和層來降低應力。
例如,在專利文獻1中,使用了經週期性地積層複數次而得的氮化鎵系化合物半導體的中間層來實行應力緩和,而製作翹曲和龜裂較小的晶圓。然而,可能因製作複雜的中間層導致生長時間變長,設計的自由度變小。
又,在專利文獻2中,揭示了一種技術,其在塊體晶體階段摻雜碳後,藉由進行快速熱退火(RTA)來獲得強度較高的單晶矽晶圓,但是難以獲得已控制碳濃度的晶體,產率可能下降。
又,在專利文獻3中,藉由RTA來摻雜碳後,引入將表層去除之步驟。可能因將表層去除之步驟造成由蝕刻殘餘引起的缺陷或汙染,而期望一種以不去除表層的方式生長鏡面狀的GaN磊晶層之方法。 [先前技術文獻] (專利文獻)
專利文獻1:日本特開2012-79952號公報 專利文獻2:WO2004/008521號公報 專利文獻3:日本特開2021-008386號公報
[發明所欲解決的問題]
在高頻元件中,為了改善高頻特性,需要減少器件或其支撐基板、周邊的封裝體的寄生電容。認為如果將不會產生熱施體的高電阻單晶矽基板利用於支撐基板或封裝體,以減少寄生電容,則能夠改善特性,並且在成本上亦有益處。
另一方面,器件步驟包含在基板上的磊晶生長和熱處理、貼合等步驟,在其過程中會因不同種材料之間的晶格常數差或熱膨張係數差而在基板產生應力。然而,與一般的低電阻基板相比,高電阻低氧基板存在以下缺點:在有差排化時,容易塑形變形。如果發生塑形變形,則晶圓會大幅變形,且形狀無法回復原狀,因此可能發生翹曲異常或接合不良。
本發明是為了解決上述問題而完成,其目的在於提供一種氮化物半導體基板及其製造方法,當使用單晶矽基板來製造氮化物半導體基板時,能夠抑制因磊晶生長時或器件步驟中的塑性變形導致的翹曲不良。 [解決問題的技術手段]
為了解決上述問題,本發明提供一種氮化物半導體基板,是在具有表面和背面之單晶矽基板的表面上形成氮化物半導體薄膜而得,該氮化物半導體基板的特徵在於, 前述單晶矽基板至少在前述表面和前述背面具有碳擴散層,該碳擴散層佈植有碳且碳濃度高於前述單晶矽基板的塊體部,並且,前述碳擴散層的碳濃度為5E+16atoms/cm 3以上。
若是這樣的氮化物半導體基板,則當使用單晶矽基板來製造氮化物半導體基板時,能夠抑制因磊晶生長時或器件步驟中的塑性變形導致的翹曲不良。
又,前述單晶矽基板較佳是:電阻率為100Ωcm以上,並且氧濃度為7E+17atoms/cm 3以下。
本發明能夠製成一種氮化物半導體晶圓,其即使在使用了高電阻率且低氧濃度之機械強度較低的單晶矽基板的情況下,塑性變形和翹曲仍得到抑制。
又,較佳是前述碳擴散層的厚度為1μm以上。
若是這樣的氮化物半導體基板,則至少表面和背面的1μm的區域的碳濃度成為5E+16atoms/cm 3以上,因此能夠更確實地防止單晶矽基板的差排的進展,從而防止塑性變形。
又,較佳是前述單晶矽基板的前述表面與前述氮化物半導體薄膜之間具有鋁(Al)層。
藉由在單晶矽基板的生長面側具有Al層,能夠提升單晶矽基板與磊晶層的密接性。
此時,較佳是前述Al層的厚度為1~5nm。
若厚度為5nm以下,則Al層的凹凸變小,生長於其上的氮化物半導體層的表面粗糙度亦變小。又,若厚度為1nm以上,則會充分覆蓋單晶矽基板的表面,從而能夠更提升氮化物半導體薄膜的密接性。
又,本發明提供一種氮化物半導體基板的製造方法,該氮化物半導體基板是在具有表面和背面之單晶矽基板的表面上形成氮化物半導體薄膜而得,該製造方法的特徵在於,包含以下步驟: 步驟(1),準備具有表面和背面之單晶矽基板; 步驟(2),藉由快速熱退火法在前述單晶矽基板的至少前述表面和前述背面佈植碳,來形成碳濃度為5E+16atoms/cm 3以上的碳擴散層;及, 步驟(3),藉由氣相沉積來在形成有前述碳擴散層的單晶矽基板的表面上生長包含氮化鎵之氮化物半導體薄膜。
若是以這樣的方式藉由RTA法對單晶矽基板佈植高濃度的碳之製造方法,則不會如在單晶矽的生長過程中摻雜碳之方法般阻礙單晶化,能夠相對容易且確實地製造一種塑性變形和翹曲得到抑制的氮化物半導體晶圓。
又,較佳是:在前述步驟(1)中,將所準備的前述單晶矽基板製成電阻率為100Ωcm以上且氧濃度為7E+17atoms/cm 3以下。
本發明能夠製造一種氮化物半導體晶圓,其即使在使用了高電阻率且低氧濃度之機械強度較低的單晶矽基板的情況下,塑性變形和翹曲仍得到抑制。
又,較佳是:在前述步驟(2)中,將前述碳擴散層的厚度製成1μm以上。
若製成這樣的厚度,則能夠更確實地防止單晶矽基板的差排的進展,因而能夠容易製造一種翹曲得到抑制的氮化物半導體晶圓。
又,較佳是:在前述步驟(2)與前述步驟(3)之間實行以下步驟:步驟(2’),在900℃以下的溫度使用三甲基鋁(TMA),來在形成有前述碳擴散層的單晶矽基板的前述表面上形成Al層。
若以這樣的方式進行,則能夠簡單地形成Al層,能夠製造一種提升了磊晶層的密接性的氮化物半導體基板。
此時,在前述步驟(2’)中,將前述Al層的厚度製成1~5nm。
若將厚度製成5nm以下,則Al層的凹凸變小,生長於其上的氮化物半導體層的表面粗糙度亦變小。又,若將厚度製成1nm以上,則會充分覆蓋單晶矽基板的表面,從而能夠更提升氮化物半導體薄膜的密接性。 [發明的功效]
如以上所述,若是本發明,則能夠提供一種氮化物半導體基板及其製造方法,當使用高電阻低氧的單晶矽基板來製造氮化物半導體基板時,能夠抑制因磊晶生長時或器件步驟中的塑性變形導致的翹曲不良。進一步,藉由在基板的磊晶生長面上形成Al層作為中間層,能夠更進一步提升與氮化物半導體薄膜的密接性 。
如上所述,尋求開發一種氮化物半導體基板及其製造方法,當使用單晶矽基板來製造氮化物半導體基板時,能夠抑制因磊晶生長時或器件步驟中的塑性變形導致的翹曲不良。
本發明人針對上述問題反覆專心研究,結果發現若是經藉由RTA法來在表面佈植碳後的單晶矽基板,則氮化物半導體薄膜的生長時能夠抑制塑性變形,從而完成本發明。
亦即,本發明是一種氮化物半導體基板,是在具有表面和背面之單晶矽基板的表面上形成氮化物半導體薄膜而得,該氮化物半導體基板的特徵在於,前述單晶矽基板至少在前述表面和前述背面具有碳擴散層,該碳擴散層佈植有碳且碳濃度高於前述單晶矽基板的塊體部,並且,前述碳擴散層的碳濃度為5E+16atoms/cm 3以上。
又,本發明是一種氮化物半導體基板的製造方法,該氮化物半導體基板是在具有表面和背面之單晶矽基板的表面上形成氮化物半導體薄膜而得,該製造方法的特徵在於,包含以下步驟:步驟(1),準備具有表面和背面之單晶矽基板;步驟(2),藉由快速熱退火法在前述單晶矽基板的至少前述表面和前述背面佈植碳,來形成碳濃度為5E+16atoms/cm 3以上的碳擴散層;及,步驟(3),藉由氣相沉積來在形成有前述碳擴散層的單晶矽基板的表面上生長包含氮化鎵之氮化物半導體薄膜。
以下,詳細說明本發明,但是本發明不限定於這些說明。
<氮化物半導體基板> 如圖1所示,本發明的氮化物半導體基板100是在具有表面1a和背面1b之單晶矽基板1的表面1a上形成氮化物半導體薄膜3而得。又,可在單晶矽基板1的表面1a與氮化物半導體薄膜3之間具有作為中間層的Al層2。而且,如圖2所示,本發明中的單晶矽基板1至少在表面1a和背面1b具有碳擴散層12,該碳擴散層12佈植有碳且碳濃度高於單晶矽基板1的塊體部11,並且,碳擴散層12的碳濃度為5E+16atoms/cm 3以上。
<單晶矽基板> 為了減少寄生電容,單晶矽基板較佳是電阻率為100Ωcm以上且氧濃度為7E+17atoms/cm 3以下的單晶矽基板。為了減少通過基板的漏電流,佈植碳之前的單晶矽基板較理想是熱施體的影響較少之低氧且高電阻的單晶矽基板、尤其是藉由懸浮區熔法(FZ法)所製作的單晶矽基板,但是只要是高電阻低氧的單晶矽基板,亦可以是藉由柴氏法(CZ法)所製作的單晶矽基板。再者,電阻率的上限並無特別限制,例如能夠設為10000Ωcm以下。氧濃度的下限亦無特別限制,例如能夠設為0atoms/cm 3以上。
又,使用表面和背面內置有碳濃度為5E+16atoms/cm 3以上的碳擴散層之基板。碳擴散層亦可形成於基板側面。若碳濃度小於5E+16atoms/cm 3,則無法獲得在磊晶生長過程中抑制塑性變形的效果。作為碳擴散層中的碳濃度的上限,並無特別限制,例如能夠設為2E+17atoms/cm 3以下。
作為碳擴散層的厚度,並無特別限定,例如能夠設為1μm以上。厚度的上限亦無特別限制,例如能夠設為20μm以下,較佳是10μm以下,更佳是5μm以下。
碳擴散層的製作方法並無特別限定,較佳是藉由以下方法進行製作:使用RTA法,來在包含烴類的氣氛中進行熱處理。
可在單晶矽基板的表面形成有減少載子的壽命之富陷阱層(trap-rich layer)。形成方法並無特別限定,能夠藉由照射離子佈植和電子射線、X射線、γ射線等游離輻射來形成。
<Al層> 在本發明的氮化物半導體基板中,可設置Al層作為中間層。Al層是作為為了改善氮化物半導體薄膜(器件層)的結晶性或控制應力而插入的緩衝層來發揮作用。藉由在經藉由RTA法來佈植碳後的單晶矽基板的表面(頂面)上形成以Al作為主成分的Al層,來改善氮化物半導體薄膜(磊晶層)的結晶性或晶體的型態,並且提高密接性,從而更確實地防止磊晶層的剝離。
Al層的厚度較佳是1~5nm。若厚度為5nm以下,則Al層的凹凸變小,生長於其上的氮化物半導體層的表面粗糙度亦變小。又,若厚度為1nm以上,則會充分覆蓋單晶矽基板的表面,從而能夠更提升氮化物半導體薄膜的密接性。
<氮化物半導體薄膜> 氮化物半導體薄膜是在單晶矽基板或Al層上藉由熱化學氣相沉積法(熱CVD法)、金屬有機氣相磊晶(MOVPE)法、分子束磊晶(MBE)法、真空蒸鍍法、濺鍍法等氣相沉積來製作。氮化物半導體薄膜例如能夠使用:GaN、AlN、InN、AlGaN、InGaN、AlInN、AlScN等氮化物;III-V族半導體。膜厚並無特別限定,例如能夠以1~10μm配合器件來加以設計。
例如,如圖3所示,在高電子遷移率電晶體(HEMT)結構中,氮化物半導體薄膜(器件層)3由氮化鎵(GaN)31及形成於其上的電子供給層32所構成,該電子供給層32由AlGaN所構成。為了提升器件特性,氮化物半導體薄膜較理想是結晶缺陷較少且碳和氧等雜質較少之晶體,較佳是使用MOVPE法在900℃~1350℃製作的晶體。
氮化鎵與Si(111)單晶的晶格常數差為17%,熱膨張係數差為116%,在高溫時的生長過程中薄膜或基板承受應力。又,生長過程中被加熱至1000℃以上,因此當晶圓承受施加應力時,變得不會脆性斷裂而顯示延展性,發生差排而塑性變形。然而,在本發明中,藉由在表面和背面佈植碳,能夠防止單晶矽基板的差排的進展,從而防止塑性變形。藉由防止塑性變形,能夠減少翹曲異常,從而提升產率。又,基板能夠耐受應力,因而能夠增厚磊晶層的膜厚,從而器件設計的自由度提升。
<氮化物半導體基板的製造方法> 能夠藉由本發明的氮化物半導體基板的製造方法來製造本發明的氮化物半導體基板,該製造方法包含下述步驟(1)~(3)、及根據需要的下述步驟(2’)。
<步驟(1)> 步驟(1)是以下步驟:準備具有表面和背面之單晶矽基板。作為本步驟中準備的單晶矽基板,並無特別限定,例如能夠製成如上所述的寄生電容較小的單晶矽基板,該單晶矽基板的電阻率為100Ωcm以上且氧濃度7E+17atoms/cm 3以下。單晶矽可以是藉由FZ法、CZ法的任一種所製造的單晶矽,更佳是FZ法。
<步驟(2)> 步驟(2)是以下步驟:藉由RTA法在單晶矽基板的至少表面和背面佈植碳,來形成碳濃度為5E+16atoms/cm 3以上的碳擴散層。
本步驟中的RTA處理的條件只要能夠在單晶矽基板的表面和背面佈植碳,則無特別限制。RTA處理時的氣氛例如能夠設為包含烴氣和氬氣(Ar)之混合氣氛。又,RTA處理的溫度和時間例如能夠設為1100℃以上且矽熔點以下的溫度、以及10秒以上且150秒以下。
<步驟(2’)> 可以在步驟(2)與步驟(3)之間實行步驟(2’),該步驟(2’)是在900℃以下的溫度使用三甲基鋁(TMA),來在形成有碳擴散層的單晶矽基板的表面上形成Al層。Al層的厚度例如能夠設為1~5nm。又,形成Al層時的溫度的下限並無特別限制,例如能夠設為450℃以上。
在本步驟中,為了在單晶矽基板的表面上形成Al層,而在將爐內設為高溫的狀態下導入作為Al原料的三甲基鋁,然後以成為期望的膜厚的方式調整流量、時間。作為載體氣體,並無特別限定,例如能夠使用氫氣。
<步驟(3)> 步驟(3)是以下步驟:藉由氣相沉積來在形成有碳擴散層的單晶矽基板的表面上生長包含氮化鎵之氮化物半導體薄膜。
在本步驟中,藉由熱CVD法、MOVPE法、MBE法、真空蒸鍍法、濺鍍法等氣相沉積來製作器件層,該器件層由包含氮化鎵之氮化物半導體薄膜所構成。薄膜例如能夠使用GaN、AlN、InN、AlGaN、InGaN、AlInN、AlScN等氮化物、III-V族半導體。膜厚例如能夠以1~10μm配合器件來加以設計。
生長磊晶時,能夠使用作為Al源的TMAl、作為Ga源的TMGa、作為N源的NH 3。又,載體氣體能夠設為N 2和H 2、或是其中任一種,製程溫度能夠設為900~1350℃左右。
在本步驟中,雖然單晶矽基板承受應力,但是在單晶矽基板的表面形成有如上所述的碳擴散層,因此能夠防止單晶矽基板的差排的進展,從而防止塑性變形。因此,本發明能夠製造一種翹曲較小的氮化物半導體基板。 [實施例]
以下,使用實施例及比較例來具體地說明本發明,但是本發明不限定於這些例子。
(實施例1) 準備藉由FZ法而得的單晶矽基板,該單晶矽基板的電阻率為100Ωcm以上且未添加氧。
藉由RTA法對上述單晶矽基板進行熱處理,從而在表面和背面佈植碳。熱處理條件是在CH 4和Ar的氣氛下實行1250℃、10sec的熱處理,在單晶矽基板的表層形成1μm且碳濃度為5E+16atoms/cm 3的碳擴散層。
藉由MOVPE法在提高表層的碳濃度後的單晶矽基板上實行氮化物半導體薄膜的磊晶生長。生長溫度為1000~1200℃,生長總膜厚為2.8μm的氮化物半導體的磊晶層。將更具體的製造方法示於下文。
[1]導入至反應爐 將單晶矽基板導入至MOVPE裝置的反應爐內之後,以氮氣充滿爐內來將爐內的氣體排出。
[2]在爐內清潔基板表面的步驟 在反應爐內加熱基板,來實行基板的表面的清潔。實行清潔的溫度設為1050℃,爐內壓力設為50mbar,於爐內在供給有由氫、氮、氨等所組成之混合氣體的狀態下實行10分鐘的清潔。
[3]Al層形成步驟 繼而,為了在基板上形成Al層,而在將爐內設為高溫的狀態下導入作為Al原料的三甲基鋁,然後以成為2nm的膜厚的方式調整流量、時間。載體氣體是使用氫氣。
[4]生長磊晶層的步驟 繼而,以50mbar的爐內壓力、1120℃的基板溫度來實行氮化物半導體薄膜的磊晶生長。作為Al源是使用三甲基鋁(TMAl),作為Ga源是使用三甲基鎵(TMGa),作為N源是使用氨(NH 3)。一開始在標準狀況下將TMAl的流量設為0.24L/min(240sccm),將NH 3的流量設為2.0L/min(2000sccm)來實行AlN的生長。TMAl、TMGa、NH 3的載體氣體是使用氫氣。同樣地設定TMAl、TMGa及NH 3的流量和生長溫度、生長時間,來生長緩衝層和氮化鎵層。
藉由以這樣的方式製作GaN磊晶基板,能夠獲得一種高品質的GaN磊晶基板,其是不易產生熱施體的高電阻低氧單晶矽基板。將磊晶生長過程中的曲率(Curvature(km 1)的變化示於圖4。可知藉由預先在單晶矽基板設置碳濃度為5E+16atoms/cm 3以上的碳擴散層,從而在生長過程中基板不會塑性變形。又,生長後的翹曲量為41μm,而為下述比較例1的1/5左右。
(實施例2) 除了在單晶矽基板的藉由RTA法進行的熱處理中,將熱處理條件設為在CH 4和Ar的氣氛下1250℃、30sec以外,與實施例1同樣地製造氮化物半導體基板。此時,碳擴散層的碳濃度為8E+16atoms/cm 3。生長後的翹曲量為39μm,可知抑制了塑性變形。
(實施例3) 除了在單晶矽基板的藉由RTA法進行的熱處理中,將熱處理條件設為在CH 4和Ar的氣氛下1300℃、10sec以外,與實施例1同樣地製造氮化物半導體基板。此時,碳擴散層的碳濃度為2E+17atoms/cm 3。生長後的翹曲量為35μm,可知抑制了塑性變形。
(比較例1) 除了不實行實施例1的藉由RTA法在表層佈植碳的步驟之外,其餘在實施例1相同的條件下實行GaN磊晶層的生長。由圖4可知,在生長過程中基板已塑性變形。生長後的翹曲量為213μm。
(比較例2) 除了在單晶矽基板的藉由RTA法進行的熱處理中,將熱處理條件設為在CH 4和Ar的氣氛下1225℃、10sec以外,與實施例1同樣地製造氮化物半導體基板。此時,碳擴散層的碳濃度為2E+16atoms/cm 3。生長後的翹曲量為192μm,確認到當碳擴散層的碳濃度較低時,無法抑制塑性變形。
再者,本發明並不限定於上述實施形態。上述實施形態為例示,任何具有實質上與本發明的申請專利範圍所記載的技術思想相同的構成且發揮相同功效者,皆包含在本發明的技術範圍內。
1:單晶矽基板 1a:表面 1b:背面 2:Al層 3:氮化物半導體薄膜 11:塊體部 12:碳擴散層 31:氮化鎵 32:電子供給層 100:氮化物半導體基板
圖1是示出本發明的氮化物半導體基板的一例之概略圖。 圖2是示出用於本發明的單晶矽基板的一例的概略圖。 圖3是示出用於本發明的氮化物半導體薄膜的一例之概略圖。 圖4是示出實施例1及比較例1中的氮化物半導體薄膜的生長過程中的基板的曲率的變化之圖表。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
1:單晶矽基板
1a:表面
1b:背面
2:Al層
3:氮化物半導體薄膜
100:氮化物半導體基板

Claims (12)

  1. 一種氮化物半導體基板,是在具有表面和背面之單晶矽基板的表面上形成氮化物半導體薄膜而得,該氮化物半導體基板的特徵在於, 前述單晶矽基板至少在前述表面和前述背面具有碳擴散層,該碳擴散層佈植有碳且碳濃度高於前述單晶矽基板的塊體部,並且,前述碳擴散層的碳濃度為5E+16atoms/cm 3以上。
  2. 如請求項1所述之氮化物半導體基板,其中,前述單晶矽基板的電阻率為100Ωcm以上,並且氧濃度為7E+17atoms/cm 3以下。
  3. 如請求項1所述之氮化物半導體基板,其中,前述碳擴散層的厚度為1μm以上。
  4. 如請求項2所述之氮化物半導體基板,其中,前述碳擴散層的厚度為1μm以上。
  5. 如請求項1~4中任一項所述之氮化物半導體基板,其中,前述單晶矽基板的前述表面與前述氮化物半導體薄膜之間具有鋁層。
  6. 如請求項5所述之氮化物半導體基板,其中,前述鋁層的厚度為1~5nm。
  7. 一種氮化物半導體基板的製造方法,該氮化物半導體基板是在具有表面和背面之單晶矽基板的表面上形成氮化物半導體薄膜而得,該製造方法的特徵在於,包含以下步驟: 步驟(1),準備具有表面和背面之單晶矽基板; 步驟(2),藉由快速熱退火法在前述單晶矽基板的至少前述表面和前述背面佈植碳,來形成碳濃度為5E+16atoms/cm 3以上的碳擴散層;及, 步驟(3),藉由氣相沉積來在形成有前述碳擴散層的單晶矽基板的表面上生長包含氮化鎵之氮化物半導體薄膜。
  8. 如請求項7所述之氮化物半導體基板的製造方法,其中,在前述步驟(1)中,將所準備的前述單晶矽基板製成電阻率為100Ωcm以上且氧濃度為7E+17atoms/cm 3以下。
  9. 如請求項7所述之氮化物半導體基板的製造方法,其中,在前述步驟(2)中,將前述碳擴散層的厚度製成1μm以上。
  10. 如請求項8所述之氮化物半導體基板的製造方法,其中,在前述步驟(2)中,將前述碳擴散層的厚度製成1μm以上。
  11. 如請求項7~10中任一項所述之氮化物半導體基板的製造方法,其中,在前述步驟(2)與前述步驟(3)之間實行以下步驟:步驟(2’),在900℃以下的溫度使用三甲基鋁(TMA),來在形成有前述碳擴散層的單晶矽基板的前述表面上形成鋁層。
  12. 如請求項11所述之氮化物半導體基板的製造方法,其中,在前述步驟(2’)中,將前述鋁層的厚度製成1~5nm。
TW111148441A 2022-01-05 2022-12-16 氮化物半導體基板及其製造方法 TW202338172A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022000653A JP2023100164A (ja) 2022-01-05 2022-01-05 窒化物半導体基板及びその製造方法
JP2022-000653 2022-01-05

Publications (1)

Publication Number Publication Date
TW202338172A true TW202338172A (zh) 2023-10-01

Family

ID=87073507

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111148441A TW202338172A (zh) 2022-01-05 2022-12-16 氮化物半導體基板及其製造方法

Country Status (3)

Country Link
JP (1) JP2023100164A (zh)
TW (1) TW202338172A (zh)
WO (1) WO2023132191A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006222402A (ja) * 2005-02-14 2006-08-24 Toshiba Ceramics Co Ltd 窒化ガリウム系化合物半導体および製造方法
JP2011134983A (ja) * 2009-12-25 2011-07-07 Siltronic Ag シリコン半導体基板の製造方法
JP5817127B2 (ja) * 2011-01-21 2015-11-18 株式会社Sumco 半導体基板及びその製造方法
JP7207204B2 (ja) * 2019-07-02 2023-01-18 信越半導体株式会社 炭素ドープシリコン単結晶ウェーハの製造方法

Also Published As

Publication number Publication date
JP2023100164A (ja) 2023-07-18
WO2023132191A1 (ja) 2023-07-13

Similar Documents

Publication Publication Date Title
US8030176B2 (en) Method for preparing substrate having monocrystalline film
US9437688B2 (en) High-quality GaN high-voltage HFETs on silicon
KR20090093887A (ko) 단결정 박막을 갖는 기판의 제조 방법
WO2020129540A1 (ja) 窒化物半導体ウェーハの製造方法および窒化物半導体ウェーハ
US20060246614A1 (en) Method for manufacturing gallium nitride-based semiconductor device
JP4449357B2 (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
WO2019123763A1 (ja) Iii族窒化物半導体基板の製造方法
US20230290835A1 (en) Nitride semiconductor wafer and method for producing nitride semiconductor wafer
EP4299802A1 (en) Nitride semiconductor substrate and manufacturing method therefor
US20230235481A1 (en) Silicon single crystal substrate for vapor phase growth, vapor phase growth substrate and methods for producing them
JP7142184B2 (ja) 窒化物半導体ウェーハの製造方法及び窒化物半導体ウェーハ
TW202338172A (zh) 氮化物半導體基板及其製造方法
JP2005183524A (ja) エピタキシャル基板、エピタキシャル基板の製造方法および転位低減方法
WO2024057698A1 (ja) 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法
JP2015151291A (ja) 窒化物半導体自立基板及びその製造方法並びに半導体デバイス
WO2023037838A1 (ja) 窒化物半導体基板の製造方法
JP4524630B2 (ja) Hemt用エピタキシャルウェハの製造方法