WO2020129540A1 - 窒化物半導体ウェーハの製造方法および窒化物半導体ウェーハ - Google Patents

窒化物半導体ウェーハの製造方法および窒化物半導体ウェーハ Download PDF

Info

Publication number
WO2020129540A1
WO2020129540A1 PCT/JP2019/045893 JP2019045893W WO2020129540A1 WO 2020129540 A1 WO2020129540 A1 WO 2020129540A1 JP 2019045893 W JP2019045893 W JP 2019045893W WO 2020129540 A1 WO2020129540 A1 WO 2020129540A1
Authority
WO
WIPO (PCT)
Prior art keywords
nitride semiconductor
silicon single
single crystal
semiconductor wafer
crystal substrate
Prior art date
Application number
PCT/JP2019/045893
Other languages
English (en)
French (fr)
Inventor
慶太郎 土屋
篠宮　勝
由佳里 鈴木
Original Assignee
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越半導体株式会社 filed Critical 信越半導体株式会社
Publication of WO2020129540A1 publication Critical patent/WO2020129540A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/06—Heating of the deposition chamber, the substrate or the materials to be evaporated
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Definitions

  • the present invention relates to a method for manufacturing a nitride semiconductor wafer and a nitride semiconductor wafer.
  • GaN and AlN and other nitride semiconductors can be used to fabricate high electron mobility transistors (HEMTs) using a two-dimensional electron gas, so they are expected to be used as semiconductor devices for high frequency applications.
  • HEMTs high electron mobility transistors
  • the above-mentioned nitride is also a piezoelectric material having excellent mechanical properties, and is expected to be used for a high frequency filter for communication, a sensor, an energy harvester and the like.
  • a high-frequency device in order to improve high-frequency characteristics, it is necessary to reduce the parasitic capacitance of the device, its supporting substrate, and surrounding packages (for example, Patent Document 2).
  • a high resistance silicon substrate especially a high resistance FZ silicon substrate that does not generate thermal donors (silicon substrate manufactured from a silicon single crystal manufactured by the floating zone melting method) is used as a support substrate or a package. Then, it is considered that the characteristics are improved and there is a merit in cost.
  • device fabrication includes steps such as vapor phase growth, heat treatment, and bonding on the substrate, but stress is generated in the substrate due to the difference in lattice constant and difference in thermal expansion coefficient between different materials in the process.
  • the high resistance silicon substrate especially the FZ silicon substrate, has a dislocation when compared with a normal low resistance CZ silicon substrate (a silicon substrate manufactured from a silicon single crystal manufactured by the Czochralski method).
  • a normal low resistance CZ silicon substrate a silicon substrate manufactured from a silicon single crystal manufactured by the Czochralski method.
  • the present invention has been made to solve the above problems, and provides a method for manufacturing a nitride semiconductor wafer and a nitride semiconductor wafer capable of suppressing warp failure and bonding failure due to plastic deformation at the time of manufacturing a nitride semiconductor wafer. With the goal.
  • the present invention is a method for manufacturing a nitride semiconductor wafer in which a nitride semiconductor thin film is grown by vapor deposition on a silicon single crystal substrate, wherein the silicon single crystal substrate has a nitrogen concentration of Is 5 ⁇ 10 14 atoms/cm 3 or more, and a silicon single crystal substrate having a resistivity of 1000 ⁇ cm or more is used, and a method for manufacturing a nitride semiconductor wafer is provided.
  • a nitride semiconductor thin film on a silicon single crystal substrate having a nitrogen concentration of 5 ⁇ 10 14 atoms/cm 3 or more, a high resistance silicon single crystal substrate having a resistivity of 1000 ⁇ cm or more can be obtained. Even when used, it is possible to reduce the warp of the substrate and prevent plastic deformation.
  • a silicon single crystal substrate having a nitrogen concentration of 1 ⁇ 10 15 atoms/cm 3 or more it is more preferable to use a silicon single crystal substrate having a nitrogen concentration of 5 ⁇ 10 15 atoms/cm 3 or more.
  • an intermediate layer made of metal can be formed on the silicon single crystal substrate, and the nitride semiconductor thin film can be grown on the intermediate layer.
  • an intermediate layer made of a metal can be inserted, and the intermediate layer is a crystal of a device layer made of a nitride semiconductor thin film formed on the intermediate layer. It can be used as a buffer layer for improving the property and controlling the stress.
  • silicon single crystal manufactured by a floating zone melting method as the silicon single crystal substrate.
  • the leak current through the substrate can be reduced.
  • the present invention is a nitride semiconductor wafer having an intermediate layer made of a nitride semiconductor or a metal on a silicon single crystal substrate, and a device layer made of a nitride semiconductor on the intermediate layer, wherein A crystalline semiconductor substrate has a nitrogen concentration of 5 ⁇ 10 14 atoms/cm 3 or more and a resistivity of 1000 ⁇ cm or more, and provides a nitride semiconductor wafer.
  • a nitride semiconductor wafer with a small warpage can be obtained, and troubles such as cracks during processing can be suppressed.
  • the silicon single crystal substrate preferably has a nitrogen concentration of 1 ⁇ 10 15 atoms/cm 3 or more. Further, it is more preferable that the silicon single crystal substrate has a nitrogen concentration of 5 ⁇ 10 15 atoms/cm 3 or more.
  • the silicon single crystal substrate of the nitride semiconductor wafer has such a higher nitrogen concentration, it can be a nitride semiconductor wafer with even smaller warp, and suppress problems such as cracks during processing. You can
  • the resistivity is 1000 ⁇ cm or more by growing the nitride semiconductor thin film on the silicon single crystal substrate having the nitrogen concentration of 5 ⁇ 10 14 atoms/cm 3 or more. Even when a high-resistance silicon single crystal substrate is used, warpage of the substrate can be made extremely small, and plastic deformation can be prevented. Further, the nitride semiconductor wafer of the present invention can be a nitride semiconductor wafer having a small warp, and troubles such as cracks during processing can be suppressed.
  • FIG. 1 A conceptual diagram of the nitride semiconductor wafer of the present invention is shown in FIG.
  • the nitride semiconductor wafer 10 of the present invention shown in FIG. 1 has an intermediate layer 14 made of a nitride semiconductor or a metal on a silicon single crystal substrate 12, and a device layer 16 made of a nitride semiconductor on the intermediate layer 14.
  • the silicon single crystal substrate 12 has a nitrogen concentration of 5 ⁇ 10 14 atoms/cm 3 or more and a resistivity of 1000 ⁇ cm or more.
  • the central nitrogen concentration of the silicon single crystal substrate 12 be 1 ⁇ 10 15 atoms/cm 3 or more.
  • the silicon single crystal substrate 12 is preferably an FZ silicon single crystal substrate manufactured by a floating zone melting (FZ, Floating Zone) method in order to reduce a leak current passing through the substrate.
  • the silicon single crystal substrate 12 preferably has a nitrogen concentration of 1 ⁇ 10 15 atoms/cm 3 or more, and more preferably 5 ⁇ 10 15 atoms/cm 3 or more.
  • a trap rich layer that shortens the life of carriers may be formed on the surface of the silicon single crystal substrate 12 (interface with the intermediate layer 14 in FIG. 1).
  • the method for producing a nitride semiconductor wafer of the present invention is a method for producing a nitride semiconductor wafer in which a nitride semiconductor thin film is grown by vapor deposition on a silicon single crystal substrate, wherein the silicon single crystal substrate has a nitrogen concentration of A silicon single crystal substrate having a resistivity of 5 ⁇ 10 14 atoms/cm 3 or more and a resistivity of 1000 ⁇ cm or more is used.
  • a silicon single crystal substrate 12 is prepared, and then a nitride semiconductor to be a device layer 16 on the silicon single crystal substrate 12. Grow thin film.
  • a silicon single crystal substrate 12 having a nitrogen concentration of 5 ⁇ 10 14 atoms/cm 3 or more and a resistivity of 1000 ⁇ cm or more is used.
  • the silicon single crystal substrate 12 preferably has a nitrogen concentration of 1 ⁇ 10 15 atoms/cm 3 or more, and more preferably has a nitrogen concentration of 5 ⁇ 10 15 atoms/cm 3 or more.
  • the intermediate layer 14 Before the growth of the nitride semiconductor thin film to be the device layer 16, the intermediate layer 14 is formed on the silicon single crystal substrate 12, and the nitride semiconductor thin film to be the device layer 16 is grown on the intermediate layer 14.
  • the intermediate layer 14 may be an intermediate layer made of a metal or an intermediate layer made of a nitride semiconductor.
  • the composition may be different from or the same as that of the nitride semiconductor thin film to be the device layer 16.
  • the intermediate layer 14 is made of a nitride semiconductor, it can be said that the intermediate layer 14 and the device layer 16 form a nitride semiconductor thin film.
  • the composition of the intermediate layer 14 may be changed during the growth.
  • a silicon single crystal manufactured by the floating zone melting method is used to reduce the leak current passing through the substrate. Is preferred.
  • a trap rich layer that shortens the life of carriers may be formed on the surface of the silicon single crystal substrate 12 before the growth of the nitride semiconductor thin film to be the intermediate layer 14 or the device layer 16.
  • the trap rich layer can be formed by ion implantation or irradiation with ionizing radiation such as electron beams, X-rays and ⁇ -rays.
  • ionizing radiation such as electron beams, X-rays and ⁇ -rays.
  • the method of forming the trap rich layer is not limited to these methods.
  • the intermediate layer 14 functions as a buffer layer inserted for improving the crystallinity of the device layer and controlling the stress.
  • the intermediate layer 14 is preferably a nitride semiconductor because it can be formed with the same equipment as that for forming the nitride semiconductor thin film to be the device layer 16.
  • the intermediate layer 14 may be made of a metal that can be used as a sacrificial layer for forming a space or as an electrode in the structure of a device such as a high frequency filter.
  • a device layer 16 made of a nitride semiconductor thin film can be formed by vapor phase growth such as MOVPE (metal organic chemical vapor deposition) or sputtering. It can.
  • MOVPE metal organic chemical vapor deposition
  • the nitride semiconductor for example, GaN, AlN, InN, AlGaN, InGaN, AlInN or the like can be used.
  • the nitride semiconductor thin film to be the device layer 16 can have a thickness of, for example, 1 to 10 ⁇ m and can be designed according to the device.
  • FIG. 2 shows a case where a high mobility transistor (HEMT) structure is formed.
  • the device layer 16 includes a gallium nitride (GaN) layer 17 and an electron supply layer 18 made of AlGaN formed thereon.
  • the device layer 16 is preferably a crystal with few crystal defects and few impurities such as carbon and oxygen in order to improve the device characteristics.
  • the device layer 16 is manufactured at 900° C. to 1350° C. using the MOVPE method.
  • Gallium nitride has a lattice constant difference of 17% and a thermal expansion coefficient difference of 116% from the (111) plane of a silicon single crystal, and stress is applied to the thin film and substrate during growth at high temperature. Further, since the wafer is heated to 1000° C. or higher during the growth, when the wafer is stressed, the wafer does not undergo brittle fracture but exhibits ductility, causing dislocations and causing plastic deformation.
  • the present invention by adding nitrogen to the silicon single crystal substrate 12 at 5 ⁇ 10 14 atoms/cm 3 or more, it is possible to prevent the dislocation from developing in the silicon single crystal substrate 12 and prevent plastic deformation. By preventing the plastic deformation, it is possible to reduce the warp abnormality and improve the manufacturing yield of the nitride semiconductor wafer 10. Further, since the silicon single crystal substrate 12 can withstand the stress, the film thickness of the nitride semiconductor thin film to be the device layer 16 by vapor phase growth can be increased, and the degree of freedom in device design is improved.
  • the warpage of the substrate can be further reduced. It is possible to prevent plastic deformation.
  • the nitrogen concentration contained in the silicon single crystal substrate 12 is preferably 5 ⁇ 10 16 atoms/cm 3 or less. This is because if the nitrogen concentration is 5 ⁇ 10 16 atoms/cm 3 or less, it is possible to prevent the single crystallization rate of the silicon single crystal that is the raw material of the silicon single crystal substrate 12 from decreasing.
  • Example 1 a silicon single crystal substrate 12 having a resistivity of 1000 ⁇ cm and doped with nitrogen prepared by the FZ method was prepared.
  • the silicon single crystal substrate was analyzed by FT-IR (Fourier transform infrared spectroscopy) and SIMS (secondary ion mass spectrometry), and as a result, the nitrogen concentration was 1.0 ⁇ 10 15 atoms/cm 3 .
  • An intermediate layer 14 and a device layer 16 were formed on the silicon single crystal substrate 12 by vapor phase growth using a MOVPE apparatus to manufacture a nitride semiconductor wafer 10.
  • FIG. 3 shows changes in curvature during vapor phase growth of Example 1 and a comparative example described later. As shown in FIG. 3, no plastic deformation occurred during vapor phase growth. It was also found that the manufactured nitride semiconductor wafer 10 had a warp after growth of -18.8 ⁇ m, which was smaller than that of the nitride semiconductor wafer manufactured in the comparative example described later.
  • Example 2 A nitride semiconductor wafer 10 was manufactured under the same conditions as in Example 1 except that the prepared silicon single crystal substrate 12 had a nitrogen concentration of 5.0 ⁇ 10 14 atoms/cm 3 . It was found that the warp after the growth was ⁇ 20.2 ⁇ m, which was smaller than that of the nitride semiconductor wafer manufactured in the comparative example described later.
  • Example 2 A nitride semiconductor wafer was manufactured under the same conditions as in Example 1 except that the nitrogen concentration of the silicon single crystal substrate was 4.0 ⁇ 10 14 atoms/cm 3 . As indicated by the change in curvature in FIG. 3, plastic deformation occurred during growth. The manufactured nitride semiconductor wafer had a large warp after growth of ⁇ 293.1 ⁇ m, which was a failure.
  • the present invention is not limited to the above embodiment.
  • the above-described embodiment is an exemplification, has substantially the same configuration as the technical idea described in the scope of the claims of the present invention, and has the same operational effect It is included in the technical scope of the invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本発明は、シリコン単結晶基板より上に気相成長により窒化物半導体薄膜を成長させる窒化物半導体ウェーハの製造方法であって、前記シリコン単結晶基板として、窒素濃度が５×１０１４ａｔｏｍｓ／ｃｍ３以上であり、抵抗率が１０００Ω・ｃｍ以上のシリコン単結晶基板を用いる窒化物半導体ウェーハの製造方法である。これにより、窒化物半導体ウェーハ製造時の塑性変形による反り不良、接合不良を抑制できる窒化物半導体ウェーハの製造方法が提供される。

Description

窒化物半導体ウェーハの製造方法および窒化物半導体ウェーハ
　本発明は、窒化物半導体ウェーハの製造方法および窒化物半導体ウェーハに関する。
　ＧａＮやＡｌＮをはじめとする窒化物半導体は、２次元電子ガスを用いた高電子移動度トランジスタ（ＨＥＭＴ）を作製することができるので、高周波用途の半導体デバイスとしての応用が期待されている。また、上記の窒化物は、機械的特性に優れた圧電体でもあり、通信用高周波フィルターや、センサー、エナジーハーベスターなどへの利用も期待されている。
　しかしながら、これらの窒化物半導体のウェーハを作製することは難しく、産業応用上は、サファイヤ基板やＳｉＣ基板、シリコン基板上への気相成長による薄膜が使用されている（例えば、特許文献１）。特に、シリコン基板上への気相成長による薄膜の作製は、サファイヤやＳｉＣに比べて大直径の基板が使用できるので生産性が高く、放熱性の点で有利であり有望と考えられている。しかしながら、シリコン基板上への気相成長による薄膜の作製では、格子定数差や熱膨張係数差による応力によって、反りの増大や塑性変形が起こりやすいので、成長条件や緩和層による応力低減が行われている。
特開２０１２－７９９５２号公報 国際公開第ＷＯ２００５／０３８８９９号
　高周波デバイスでは、高周波特性を改善するため、デバイスやその支持基板、周辺のパッケージの寄生容量を減少させる必要がある（例えば、特許文献２）。寄生容量の低減のため、高抵抗シリコン基板、特に、サーマルドナーの発生しない高抵抗ＦＺシリコン基板（浮遊帯域溶融法により製造されたシリコン単結晶から作製されたシリコン基板）を支持基板やパッケージに利用すると、特性が改善されるとともに、コスト上もメリットがあると考えられる。
　一方、デバイス作製は、基板上への気相成長や熱処理、貼り合わせなどの工程を含むが、その過程で異種の材料間の格子定数差や熱膨張係数差で基板に応力が発生する。しかしながら、高抵抗シリコン基板、特に、ＦＺシリコン基板は、通常の低抵抗ＣＺシリコン基板（チョクラルスキー法により製造されたシリコン単結晶から作製されたシリコン基板）と比較して、有転位化した時のヤング率が低く、塑性変形しやすいデメリットがある。塑性変形が起こるとウェーハが大きく歪み、形状が元に戻らないため、反り異常や接合不良が発生する恐れがある。
　本発明は上記の課題を解決するためになされたもので、窒化物半導体ウェーハ製造時の塑性変形による反り不良、接合不良を抑制できる窒化物半導体ウェーハの製造方法及び窒化物半導体ウェーハを提供することを目的とする。
　上記目的を達成するために、本発明は、シリコン単結晶基板より上に気相成長により窒化物半導体薄膜を成長させる窒化物半導体ウェーハの製造方法であって、前記シリコン単結晶基板として、窒素濃度が５×１０１４ａｔｏｍｓ／ｃｍ３以上であり、抵抗率が１０００Ω・ｃｍ以上のシリコン単結晶基板を用いることを特徴とする窒化物半導体ウェーハの製造方法を提供する。
　このように、窒素濃度が５×１０１４ａｔｏｍｓ／ｃｍ３以上のシリコン単結晶基板の上に窒化物半導体薄膜を成長することで、抵抗率が１０００Ω・ｃｍ以上という高抵抗のシリコン単結晶基板を使用する場合であっても、基板の反りを小さくすることができ、塑性変形を起こすことも防止できる。
　このとき、前記シリコン単結晶基板として、窒素濃度が１×１０１５ａｔｏｍｓ／ｃｍ３以上のものを用いることが好ましい。また、前記シリコン単結晶基板として、窒素濃度が５×１０１５ａｔｏｍｓ／ｃｍ３以上のものを用いることがさらに好ましい。
　このような窒素濃度がより高いシリコン単結晶基板を用いることにより、さらに基板の反りをより小さくすることができ、塑性変形を防止することができる。
　このとき、前記シリコン単結晶基板上に金属からなる中間層を形成し、該中間層の上に前記窒化物半導体薄膜を成長させることができる。
　このように、本発明の窒化物半導体ウェーハの製造方法では、金属からなる中間層を挿入することができ、該中間層は、中間層上に形成される窒化物半導体薄膜からなるデバイス層の結晶性改善や応力の制御のための緩衝層とすることができる。
　また前記シリコン単結晶基板として、浮遊帯域溶融法により製造されたシリコン単結晶を用いることが好ましい。
　このように、シリコン単結晶基板として、浮遊帯域溶融法により製造されたシリコン単結晶（ＦＺシリコン単結晶）を用いることにより、基板を通したリーク電流を低減することができる。
　また、本発明は、シリコン単結晶基板上に窒化物半導体又は金属からなる中間層を有し、該中間層上に窒化物半導体からなるデバイス層を有する窒化物半導体ウェーハであって、前記シリコン単結晶基板は、窒素濃度が５×１０１４ａｔｏｍｓ／ｃｍ３以上であり、抵抗率が１０００Ω・ｃｍ以上であることを特徴とする窒化物半導体ウェーハを提供する。
　このような窒化物半導体ウェーハであれば、反りの小さい窒化物半導体ウェーハとすることができ、加工時の割れ等のトラブルを抑制することができる。
　このとき、前記シリコン単結晶基板は、窒素濃度が１×１０１５ａｔｏｍｓ／ｃｍ３以上であることが好ましい。また、前記シリコン単結晶基板は、窒素濃度が５×１０１５ａｔｏｍｓ／ｃｍ３以上であることがさらに好ましい。
　窒化物半導体ウェーハのシリコン単結晶基板が、このようなより高い窒素濃度を有するものであれば、さらに反りの小さい窒化物半導体ウェーハとすることができ、加工時の割れ等のトラブルを抑制することができる。
　本発明の窒化物半導体ウェーハの製造方法では、窒素濃度が５×１０１４ａｔｏｍｓ／ｃｍ３以上のシリコン単結晶基板の上に窒化物半導体薄膜を成長することで、抵抗率が１０００Ω・ｃｍ以上という高抵抗のシリコン単結晶基板を使用する場合であっても、基板の反りを極めて小さくすることができ、塑性変形を起こすことも防止できる。また、本発明の窒化物半導体ウェーハは、反りの小さい窒化物半導体ウェーハとすることができ、加工時の割れ等のトラブルを抑制することができる。
本発明の窒化物半導体ウェーハの一例を概念的に示す概略断面図である。 本発明の窒化物半導体ウェーハの応用例としてＨＥＭＴ構造を形成した場合を示す概略断面図である。 実施例１と比較例の気相成長中の曲率の変化を示すグラフである。
　以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれらに限定されるものではない。本発明の窒化物半導体ウェーハの概念図を図１に示す。
　図１に示した本発明の窒化物半導体ウェーハ１０は、シリコン単結晶基板１２上に窒化物半導体又は金属からなる中間層１４を有し、該中間層１４上に窒化物半導体からなるデバイス層１６を有する。本発明では、シリコン単結晶基板１２は、窒素濃度が５×１０１４ａｔｏｍｓ／ｃｍ３以上であり、抵抗率が１０００Ω・ｃｍ以上である。特にシリコン単結晶基板１２の中心の窒素濃度が１×１０１５ａｔｏｍｓ／ｃｍ３以上であることが好ましい。シリコン単結晶基板１２は、基板を通したリーク電流を低減するために浮遊帯域溶融（ＦＺ、Ｆｌｏａｔｉｎｇ　Ｚｏｎｅ）法で製造されたＦＺシリコン単結晶基板であることが好ましい。また、シリコン単結晶基板１２は、窒素濃度が１×１０１５ａｔｏｍｓ／ｃｍ３以上であることが好ましく、窒素濃度が５×１０１５ａｔｏｍｓ／ｃｍ３以上であることがさらに好ましい。
　シリコン単結晶基板１２の表面（図１の中間層１４との界面）には、キャリアの寿命を低下させるトラップリッチ層が形成されていても良い。
　次に、本発明の窒化物半導体ウェーハの製造方法を説明する。本発明の窒化物半導体ウェーハの製造方法は、シリコン単結晶基板より上に気相成長により窒化物半導体薄膜を成長させる窒化物半導体ウェーハの製造方法であって、シリコン単結晶基板として、窒素濃度が５×１０１４ａｔｏｍｓ／ｃｍ３以上であり、抵抗率が１０００Ω・ｃｍ以上のシリコン単結晶基板を用いることを特徴とする。
　図１を参照して説明すると、本発明の窒化物半導体ウェーハの製造方法は、まず、シリコン単結晶基板１２を準備し、その後、シリコン単結晶基板１２の上にデバイス層１６となる窒化物半導体薄膜を成長する。本発明では、シリコン単結晶基板１２として、窒素濃度が５×１０１４ａｔｏｍｓ／ｃｍ３以上であり、抵抗率が１０００Ω・ｃｍ以上のシリコン単結晶基板を用いる。このシリコン単結晶基板１２は、窒素濃度が１×１０１５ａｔｏｍｓ／ｃｍ３以上のものを用いることが好ましく、窒素濃度が５×１０１５ａｔｏｍｓ／ｃｍ３以上のものを用いることがさらに好ましい。デバイス層１６となる窒化物半導体薄膜の成長の前に、シリコン単結晶基板１２上に中間層１４を形成し、該中間層１４の上に、デバイス層１６となる窒化物半導体薄膜を成長させることができる。中間層１４は金属からなる中間層でもよく、窒化物半導体からなる中間層でもよい。中間層１４を窒化物半導体からなるものとした場合、組成はデバイス層１６となる窒化物半導体薄膜と異なっていてもよいし同一でもよい。中間層１４を窒化物半導体からなるものとした場合、中間層１４及びデバイス層１６が窒化物半導体薄膜を構成すると言える。また、中間層１４の組成は成長の途中で変化させてもよい。
　本発明の窒化物半導体ウェーハの製造方法では、上記した、準備するシリコン単結晶基板１２として、基板を通したリーク電流を低減するために、浮遊帯域溶融法により製造されたシリコン単結晶を用いることが好ましい。
　また、上記のように、シリコン単結晶基板１２の表面に、中間層１４やデバイス層１６となる窒化物半導体薄膜の成長前に、キャリアの寿命を低下させるトラップリッチ層を形成してもよい。トラップリッチ層の形成方法は、イオン注入や電子線、Ｘ線、γ線などの電離放射線の照射によって形成することができる。ただし、トラップリッチ層の形成方法は、これらの方法に限定されない。
　中間層１４は、デバイス層の結晶性改善や応力の制御のために挿入される緩衝層として働く。中間層１４は、デバイス層１６となる窒化物半導体薄膜の形成と同一の設備で形成できるという理由から、窒化物半導体とすることが望ましい。一方、中間層１４は、高周波フィルターなどのデバイスの構成上、空間を作るための犠牲層や、電極として用いることができる金属で作製されてもよい。
　次に、シリコン単結晶基板１２と中間層１４の上に、ＭＯＶＰＥ（有機金属化学気相エピタキシー）法やスパッタリングなどの気相成長で、窒化物半導体の薄膜からなるデバイス層１６を作製することができる。窒化物半導体としては、例えばＧａＮ、ＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＮなどを用いることができる。デバイス層１６となる窒化物半導体薄膜は、例えば１～１０μｍの厚さとすることができ、デバイスに合わせて設計することができる。
　本発明の窒化物半導体ウェーハの応用例として、図２に、高移動度トランジスタ（ＨＥＭＴ）構造を形成した場合を示した。図２に示したように、高移動度トランジスタ（ＨＥＭＴ）構造では、デバイス層１６は、窒化ガリウム（ＧａＮ）層１７とその上に形成されるＡｌＧａＮからなる電子供給層１８で構成される。デバイス層１６は、デバイス特性の向上のため、結晶欠陥が少なく、炭素や酸素などの不純物が少ない結晶が望ましく、例えば、ＭＯＶＰＥ法を用いて９００℃～１３５０℃で製造される。
　窒化ガリウムは、シリコン単結晶の（１１１）面と格子定数差が１７％、熱膨張係数差が１１６％あり、高温での成長中に薄膜や基板に応力がかかる。また、成長中１０００℃以上に加熱されているため、ウェーハに応力がかかると脆性破壊せずに、延性を示すようになり、転位を発生させて塑性変形する。
　そこで、本発明では、シリコン単結晶基板１２に窒素を５×１０１４ａｔｏｍｓ／ｃｍ３以上添加することによってシリコン単結晶基板１２の転位の進展を防止して、塑性変形を防ぐことができる。塑性変形を防ぐことによって、反り異常を低減して、窒化物半導体ウェーハ１０の製造の歩留まりを向上させることができる。また、シリコン単結晶基板１２が応力に耐えることができるので、気相成長によるデバイス層１６となる窒化物半導体薄膜の膜厚を厚くすることができて、デバイスの設計の自由度が向上する。また、シリコン単結晶基板１２の窒素濃度を、１×１０１５ａｔｏｍｓ／ｃｍ３以上、特には５×１０１５ａｔｏｍｓ／ｃｍ３以上のようにさらに高くすることにより、基板の反りをより小さくすることができ、塑性変形を防止することができる。なお、シリコン単結晶基板１２に含まれる窒素濃度は５×１０１６ａｔｏｍｓ／ｃｍ３以下とすることが好ましい。５×１０１６ａｔｏｍｓ／ｃｍ３以下の窒素濃度であれば、シリコン単結晶基板１２の原料であるシリコン単結晶の単結晶化率の低下を防止することができるためである。
　以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれら実施例に限定されるものではない。
（実施例１）
　まず、ＦＺ法で製造した、抵抗率が１０００Ωｃｍであり、窒素をドープしたシリコン単結晶基板１２を準備した。このシリコン単結晶基板をＦＴ－ＩＲ（フーリエ変換赤外分光法）とＳＩＭＳ（二次イオン質量分析法）測定で分析した結果、窒素濃度１．０×１０１５ａｔｏｍｓ／ｃｍ３であった。このシリコン単結晶基板１２の上に、ＭＯＶＰＥ装置で気相成長により中間層１４、デバイス層１６を形成し、窒化物半導体ウェーハ１０を製造した。図３に実施例１と後述する比較例の気相成長中の曲率の変化を示す。図３に示すように、気相成長中に塑性変形は起きなかった。また、製造後の窒化物半導体ウェーハ１０は、成長後の反りが－１８．８μｍと、後述する比較例で製造した窒化物半導体ウェーハに比べて小さいことがわかった。
（実施例２）
　準備したシリコン単結晶基板１２の窒素濃度が５．０×１０１４ａｔｏｍｓ／ｃｍ３であることを除き、実施例１と同様の条件で窒化物半導体ウェーハ１０を製造した。成長後の反りは－２０．２μｍと後述する比較例で製造した窒化物半導体ウェーハに比べて小さいことがわかった。
（比較例）
　シリコン単結晶基板の窒素濃度が４．０×１０１４ａｔｏｍｓ／ｃｍ３であることを除き、実施例１と同様の条件で窒化物半導体ウェーハを製造した。図３中の曲率変化で示されるように、成長中に塑性変形が起こった。製造された窒化物半導体ウェーハは、成長後の反りが－２９３．１μｍと大きく不良となった。
　実施例１、２、比較例から、シリコン単結晶基板１２の窒素濃度が５×１０１４ａｔｏｍｓ／ｃｍ３以上であれば、基板の反りをより小さくすることができるという本発明の効果が得られることがわかった。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (8)

  1. 　シリコン単結晶基板より上に気相成長により窒化物半導体薄膜を成長させる窒化物半導体ウェーハの製造方法であって、
    　前記シリコン単結晶基板として、窒素濃度が５×１０１４ａｔｏｍｓ／ｃｍ３以上であり、抵抗率が１０００Ω・ｃｍ以上のシリコン単結晶基板を用いることを特徴とする窒化物半導体ウェーハの製造方法。
  2. 　前記シリコン単結晶基板として、窒素濃度が１×１０１５ａｔｏｍｓ／ｃｍ３以上のものを用いることを特徴とする請求項１に記載の窒化物半導体ウェーハの製造方法。
  3. 　前記シリコン単結晶基板として、窒素濃度が５×１０１５ａｔｏｍｓ／ｃｍ３以上のものを用いることを特徴とする請求項２に記載の窒化物半導体ウェーハの製造方法。
  4. 　前記シリコン単結晶基板上に金属からなる中間層を形成し、該中間層の上に前記窒化物半導体薄膜を成長させることを特徴とする請求項１から請求項３のいずれか１項に記載の窒化物半導体ウェーハの製造方法。
  5. 　前記シリコン単結晶基板として、浮遊帯域溶融法により製造されたシリコン単結晶を用いることを特徴とする請求項１から請求項４のいずれか１項に記載の窒化物半導体ウェーハの製造方法。
  6. 　シリコン単結晶基板上に窒化物半導体又は金属からなる中間層を有し、該中間層上に窒化物半導体からなるデバイス層を有する窒化物半導体ウェーハであって、
    　前記シリコン単結晶基板は、窒素濃度が５×１０１４ａｔｏｍｓ／ｃｍ３以上であり、抵抗率が１０００Ω・ｃｍ以上であることを特徴とする窒化物半導体ウェーハ。
  7. 　前記シリコン単結晶基板は、窒素濃度が１×１０１５ａｔｏｍｓ／ｃｍ３以上であることを特徴とする請求項６に記載の窒化物半導体ウェーハ。
  8. 　前記シリコン単結晶基板は、窒素濃度が５×１０１５ａｔｏｍｓ／ｃｍ３以上であることを特徴とする請求項７に記載の窒化物半導体ウェーハ。
PCT/JP2019/045893 2018-12-17 2019-11-25 窒化物半導体ウェーハの製造方法および窒化物半導体ウェーハ WO2020129540A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-235879 2018-12-17
JP2018235879A JP2020098839A (ja) 2018-12-17 2018-12-17 窒化物半導体ウェーハの製造方法および窒化物半導体ウェーハ

Publications (1)

Publication Number Publication Date
WO2020129540A1 true WO2020129540A1 (ja) 2020-06-25

Family

ID=71100449

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/045893 WO2020129540A1 (ja) 2018-12-17 2019-11-25 窒化物半導体ウェーハの製造方法および窒化物半導体ウェーハ

Country Status (3)

Country Link
JP (1) JP2020098839A (ja)
TW (1) TW202027139A (ja)
WO (1) WO2020129540A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6866952B1 (ja) 2020-07-29 2021-04-28 信越半導体株式会社 窒化物半導体ウェーハおよび窒化物半導体ウェーハの製造方法
JP2022050886A (ja) * 2020-09-18 2022-03-31 信越半導体株式会社 窒化物半導体ウェーハの製造方法
JP2022131086A (ja) 2021-02-26 2022-09-07 信越半導体株式会社 窒化物半導体基板およびその製造方法
JP7420108B2 (ja) * 2021-04-08 2024-01-23 信越半導体株式会社 窒化物半導体ウェーハの製造方法
JP7400789B2 (ja) * 2021-10-01 2023-12-19 信越半導体株式会社 窒化物半導体ウェーハの製造方法、及び窒化物半導体ウェーハ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008251704A (ja) * 2007-03-29 2008-10-16 Furukawa Electric Co Ltd:The シリコン基板及びその製造方法
JP2009231550A (ja) * 2008-03-24 2009-10-08 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2010062482A (ja) * 2008-09-08 2010-03-18 Covalent Materials Corp 窒化物半導体基板およびその製造方法
JP2011103380A (ja) * 2009-11-11 2011-05-26 Covalent Materials Corp 化合物半導体基板
JP2014236093A (ja) * 2013-05-31 2014-12-15 サンケン電気株式会社 シリコン系基板、半導体装置、及び、半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5941523B2 (ja) * 2014-12-04 2016-06-29 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体エピタキシャル基板およびその製造方法
JP6299665B2 (ja) * 2015-04-30 2018-03-28 三菱電機株式会社 電界効果トランジスタ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008251704A (ja) * 2007-03-29 2008-10-16 Furukawa Electric Co Ltd:The シリコン基板及びその製造方法
JP2009231550A (ja) * 2008-03-24 2009-10-08 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2010062482A (ja) * 2008-09-08 2010-03-18 Covalent Materials Corp 窒化物半導体基板およびその製造方法
JP2011103380A (ja) * 2009-11-11 2011-05-26 Covalent Materials Corp 化合物半導体基板
JP2014236093A (ja) * 2013-05-31 2014-12-15 サンケン電気株式会社 シリコン系基板、半導体装置、及び、半導体装置の製造方法

Also Published As

Publication number Publication date
TW202027139A (zh) 2020-07-16
JP2020098839A (ja) 2020-06-25

Similar Documents

Publication Publication Date Title
WO2020129540A1 (ja) 窒化物半導体ウェーハの製造方法および窒化物半導体ウェーハ
JP2018190988A (ja) ガリウム窒化物又は他の窒化物ベースの半導体デバイスの裏側応力補償
WO2021024654A1 (ja) 電子デバイス用基板およびその製造方法
JP5162895B2 (ja) 窒化アルミニウム結晶の製造方法、窒化アルミニウム結晶、窒化アルミニウム結晶基板および半導体デバイス
JP6450086B2 (ja) 化合物半導体基板の製造方法
JP4382748B2 (ja) 半導体結晶成長方法
US11705330B2 (en) Substrate for electronic device and method for producing the same
WO2022024729A1 (ja) 窒化物半導体ウェーハおよび窒化物半導体ウェーハの製造方法
JP7142184B2 (ja) 窒化物半導体ウェーハの製造方法及び窒化物半導体ウェーハ
WO2021210354A1 (ja) 気相成長用のシリコン単結晶基板、気相成長基板及びこれらの製造方法
JP2009143756A (ja) ＧａＮ層含有積層基板及びその製造方法並びにデバイス
KR20160044676A (ko) 탄화규소 기판의 제조방법
WO2023132191A1 (ja) 窒化物半導体基板及びその製造方法
WO2023037838A1 (ja) 窒化物半導体基板の製造方法
WO2024057698A1 (ja) 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法
US20170256635A1 (en) Nitride semiconductor and nitride semiconductor manufacturing method
JP4208078B2 (ja) ＩｎＮ半導体及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19898185

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19898185

Country of ref document: EP

Kind code of ref document: A1