JP2009143756A - ＧａＮ層含有積層基板及びその製造方法並びにデバイス - Google Patents

ＧａＮ層含有積層基板及びその製造方法並びにデバイス Download PDF

Info

Publication number
JP2009143756A
JP2009143756A JP2007321605A JP2007321605A JP2009143756A JP 2009143756 A JP2009143756 A JP 2009143756A JP 2007321605 A JP2007321605 A JP 2007321605A JP 2007321605 A JP2007321605 A JP 2007321605A JP 2009143756 A JP2009143756 A JP 2009143756A
Authority
JP
Japan
Prior art keywords
layer
germanium
gan
substrate
gan layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007321605A
Other languages
English (en)
Inventor
Shoji Akiyama
昌次 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2007321605A priority Critical patent/JP2009143756A/ja
Priority to US12/747,042 priority patent/US20100264424A1/en
Priority to PCT/JP2008/072494 priority patent/WO2009075321A1/ja
Priority to CN2008801202499A priority patent/CN101896648A/zh
Priority to KR1020107011024A priority patent/KR20100100811A/ko
Priority to EP08859773A priority patent/EP2230334A4/en
Publication of JP2009143756A publication Critical patent/JP2009143756A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/08—Germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metallurgy (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thermal Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Bipolar Transistors (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

【課題】大口径にすることも可能な単結晶を基板として使用する、ＧａＮ層を含む積層基板及びその製造方法並びに基板を用いたデバイスを提供する。
【解決手段】（１１１）シリコン基板３上に化学気相堆積法によりゲルマニウム層７をヘテロエピタキシャル成長させるゲルマニウム成長工程、得られたシリコン基板３上のゲルマニウム層７を７００〜９００℃の温度範囲内で熱処理を行う熱処理工程、及び、引き続いてゲルマニウム層７上にＧａＮ層９をヘテロエピタキシャル成長させるＧａＮ成長工程、を含むＧａＮ層含有積層基板１の製造方法、及びこの製造方法により得られるＧａＮ層含有積層基板１、並びに基板１を用いて製造されたデバイス。
【選択図】図１

Description

本発明は、ＧａＮ層を含む積層基板及びその製造方法並びに前記積層基板を用いたデバイスに関する。
近年、発光ダイオード（ＬＥＤ）用、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）用等のデバイス用途としてＧａＮ結晶が注目されている。通常、ＧａＮのバルク結晶は成長が極めて難しく、価格も極めて高く、また基板のサイズも２−３インチであり、低コスト化が難しいことも問題である。この問題を回避するために、ＬＥＤ用のＧａＮは単結晶ＳｉＣや単結晶サファイア上にヘテロエピタキシャル成長させたものを使用している。
しかしながら、単結晶ＳｉＣや単結晶サファイアもやはり高価であり、大口径基板が存在しないことから、普及の妨げとなっている。またこれらの材料は、ＧａＮとの間に、大きな格子不整合が存在し、ＧａＮを成長させる際には緩衝層を設ける必要性があることから生産性を大きく落とすことにもなっている。
近年、これらの問題を回避するために、ゲルマニウムの（１１１）バルク結晶を用いることが提案されている（非特許文献１）。ゲルマニウム（１１１）とＧａＮは高い格子不整合（約２０％）を有しているが、両者のメッシュ比が５：４となるため、実質的な格子不整合は０．４％程度になるというものである。すなわち、（１１１）ゲルマニウムの単位格子が５回、ＧａＮの単位格子が４回繰り返されると、格子の位置が再び一致するということになる。しかしこの方法にも問題がある。ゲルマニウムは単結晶ＳｉＣなどと比較すると大口径の基板が得やすいと言えるが、ゲルマニウムは希少元素であるため、やはり価格は非常に高く、入手も難しい。
"Germanium - a surprise base for high-quality nitrides" Compound Semiconductor, pp.14-16, April 2007
本発明が解決しようとする課題は、大口径にすることも可能な単結晶を基板として使用する、ＧａＮ層を含む積層基板及びその製造方法並びに該積層基板を用いたデバイスを提供することである。
上記の課題は、以下の手段（１）、（３）及び（４）により達成された。好ましい実施態様である（２）及び（５）と共に列挙する。
（１）（１１１）シリコン基板上に化学気相堆積法によりゲルマニウム層をヘテロエピタキシャル成長させるゲルマニウム成長工程、得られたシリコン基板上のゲルマニウム層を７００〜９００℃の温度範囲内で熱処理を行う熱処理工程、及び、引き続いてゲルマニウム層上にＧａＮ層をヘテロエピタキシャル成長させるＧａＮ成長工程、を含むことを特徴とする、ＧａＮ層含有積層基板の製造方法、
（２）ゲルマニウム成長工程の前に、シリコン基板上にＳｉＧｅ層をヘテロエピタキシャル成長させる（１）に記載のＧａＮ層含有積層基板の製造方法、
（３）少なくとも、単結晶シリコン基板と、該シリコン基板上にヘテロエピタキシャル成長させたゲルマニウム層と、該ゲルマニウム層上にヘテロエピタキシャル成長させたＧａＮ層とを有し、ゲルマニウム層に貫通転位が存在せず、シリコン基板とゲルマニウム層の界面近傍にループ転位が局在することを特徴とするＧａＮ層含有積層基板、
（４）（３）に記載のＧａＮ層含有積層基板を用いて作製されたことを特徴とするデバイス、
（５）該デバイスが、ＬＥＤ素子又はＨＢＴ素子である（４）に記載のデバイス。
本発明の製造方法によれば、（１１１）シリコンウェーハを基板とするために、低コストで８インチ以上の大口径基板のＧａＮ層を含む積層基板を製造できた。また、ヘテロエピタキシャル成長させるゲルマニウム層に生じる貫通転位を熱処理工程により解消することができた。本発明のＧａＮ層を含む積層基板は、発光ダイオード（ＬＥＤ）素子・ヘテロ接合バイポーラトランジスタ（ＨＢＴ）素子等のデバイスの製造に使用することができた。
＜ＧａＮ層含有積層基板及びその製造方法＞
本発明のＧａＮ層含有積層基板の製造方法は、（１１１）シリコン基板上に化学気相堆積法（ＣＶＤ法）によりゲルマニウム層をヘテロエピタキシャル成長させるゲルマニウム成長工程、得られたシリコン基板上のゲルマニウム層を７００〜９００℃の範囲で熱処理を行う熱処理工程、及び、ゲルマニウム層上にＧａＮをヘテロエピタキシャル成長させるＧａＮ成長工程、を含むことを特徴とする。
以下、上記の必須の３工程について、図面を参照しながら説明する。
本発明のＧａＮ層含有積層基板１は、図１（ａ）にその断面図を模式的に示すように、（１１１）シリコン基板３の上に、必須の層としてゲルマニウム層７及びＧａＮ層９を有する。なお、図１（ｂ）にその断面図を模式的に示すように、シリコン基板３及びゲルマニウム層７の間にＳｉＧｅ層５を緩衝層として有していてもよい。
ＧａＮ層含有積層基板の製造方法は、上記のゲルマニウム成長工程、熱処理工程及びＧａＮ成長工程の３工程を含み、好ましくはこの順に３工程を実施することが好ましい。３工程の途中に他の工程を含むことを排除するものではない。
図２は、上記の製造方法の一実施態様を示す工程図である。
（ゲルマニウム成長工程）
本発明の製造方法では、基板としてシリコン基板を使用し、特に（１１１）シリコン基板を使用することが好ましく、単結晶（１１１）シリコンウエハを使用することがより好ましい。基板の直径は、８〜１０インチの大口径まで選択が可能である。
シリコン（１１１）の格子定数は３．８４Åであり、ゲルマニウム（１１１）の格子定数は４．００Åである。シリコンとゲルマニウムの格子不整合は４％になる。
（１１１）シリコン基板上に、ゲルマニウムをヘテロエピタキシャル成長させるためには、化学気相堆積法（ＣＶＤ）を使用する。
ゲルマニウムの成長条件は、L. Colace et al., Appl. Phys. Lett. 72(1998)3175に記載の条件に準拠することができる。使用ガスとしてＧｅＨ4を用い、超高真空下（２×１０-8Ｐａ以下）において６００℃で成長を行うことにより、成長膜の厚さを約２００ｎｍとすることができる。ゲルマニウム層の厚さは５０〜５００ｎｍとすることが好ましい。
（熱処理工程）
上記のように、シリコンとゲルマニウムの格子不整合は４％になるために、ゲルマニウム層には、多数の貫通転位が発生する。しかしながら、追加の熱処理を加えることにより、転位をシリコン基板とゲルマニウム層の界面近傍に集めることが可能である。
このときの熱処理条件としては、Ｎ2雰囲気・常圧下で処理し、温度７００〜９００℃で０．５〜３時間、好ましくは約８００℃で約１時間の温度と時間を採用し、通常の拡散炉を用いて行うことが可能である。
図３は、熱処理による変化を模式的に示す。図３（ａ）に示すように、ゲルマニウム層７にある貫通転位１１は、上記の熱処理により図３（ｂ）に示すように、シリコン基板３とゲルマニウム層７の界面近傍のループ転位１３に変性する。さらに、ＧａＮ層９をヘテロエピタキシャル成長させる（後述）ことにより、図３（ｃ）に示すように、ゲルマニウム層７の上にＧａＮ層９を成長させることができる。
（００１）シリコン基板上のゲルマニウム膜については次の参考文献に報告がなされている。（M. Halbwax et al., "UHV-CVD growth and annealing of thin fully relaxed Ge films on (001)Si", Optical Materials, 27(2005), pp.822-825）
貫通転位がゲルマニウム（Ｇｅ）層の表面に現れていると、成長ＧａＮ膜にもこの欠陥は伝播することが考えられる。ヘテロエピタキシャル成長させたＧｅ層を熱処理することにより、Ｇｅ層中の貫通転位を、シリコン基板とＧｅ層界面近傍に局在するループ転位に変性させることができる。よって、この熱処理工程では、最終的に高品質のＧａＮ膜が得られるだけでなく、シリコンはＳｉＣやサファイアと異なり、導電性を有することからコンタクトがとりやすいという利点もある。
（ＳｉＧｅ層の形成工程）
もちろん、シリコン基板とゲルマニウム層との間に、格子不整合を緩和するための緩衝層を形成することができる。緩衝層としては、ＳｉＧｅ層が好ましい。緩衝層は、化学気相堆積法（ＣＶＤ）によるヘテロエピタキシャル成長により形成することができる。
使用ガスとしてＧｅＨ4及びＳｉＨ4を用い、超高真空下（２×１０-8Ｐａ以下）において６００℃で成長を行うことにより、ＳｉＧｅ膜を成長させることができる。ＳｉＧｅ層の厚さを約１０〜１００ｎｍとすることが好ましい。
（ＧａＮ層成長工程）
上記のゲルマニウム層の上に、ＧａＮ層をヘテロエピタキシャル成長させる。このＧａＮ成長工程により、シリコン基板と同サイズのＧａＮへテロエピタキシャル膜を得ることができる。ＧａＮ層を成長させる方法としては分子線エピタキシー法（Molecular Beam Epitaxy：ＭＢＥ法）と有機金属気相成長法（Metal Organic Chemical Vapor Deposition：ＭＯＣＶＤ法）があるが、ＭＢＥ法が好ましい。ＭＢＥ法が８００℃以下で成膜可能なのに対して、ＭＯＣＶＤ法は一般に１，０００〜１，１００℃が必要なので、融点９４０℃のゲルマニウムには条件出しが難しいためである。
（ＭＢＥ法）
ＭＢＥ法は、半導体の結晶成長に使用されている手法の一つである。真空蒸着法に分類され、原料供給機構から放出されたＧａＮがビーム状の分子線として被蒸着体に薄膜として成長する。
超高真空（１０-8Ｐａ程度）下で成長を行う。条件を選べば、面方位関係を保ったまま堆積させて、ＧａＮをエピタキシャル成長させることができる。使用する装置は当業者に公知であり、例えば、権田俊一著、「分子線エピタキシー」（陪風館）を参照することができる。
＜ＧａＮ層含有積層基板＞
本発明のＧａＮ層含有積層基板は、少なくとも、単結晶シリコン基板と、該シリコン基板上にヘテロエピタキシャル成長させたゲルマニウム層と、該ゲルマニウム層上にヘテロエピタキシャル成長させたＧａＮ層とを有し、ゲルマニウム層に貫通転位が存在せず、シリコン基板とゲルマニウム層の界面近傍にループ転位が局在することを特徴とする。
以下にＧａＮ層含有積層基板について説明するが、上記のＧａＮ層含有積層基板の製造方法の説明とほとんど重複するため、簡潔な説明に留める。
（転位の観察）
ゲルマニウム層内の転位の観察は、透過型電子顕微鏡（ＴＥＭ）を用いて行うことができる。
＜ＧａＮ層含有積層基板を用いるデバイスの製造＞
本発明のＧａＮ層含有積層基板は広くデバイスの製造に使用することができる。
このデバイスには、ＬＥＤ素子及び電子デバイスが含まれ、電子デバイスとしてはＨＢＴ素子が例示できる。
ＬＥＤ素子（発光素子）としては、青色発光素子を製造することができ、公知の方法で製造できる。
ホモエピタキシャル成長法により窒化ガリウム青色発光素子を製造する場合と比較して、本発明のＧａＮ層含有積層基板を用いて作製されたデバイスは、安価である点で有利である。ホモエピタキシャル成長法で用いるバルクＧａＮは小径であり非常に高価であるが、本発明の方法では出発基板として大口径のシリコン基板を使用できるために、数桁違いの極めて低コストでＧａＮデバイスを製造することが可能となる。
窒化ガリウム半導体を使用したＨＢＴ素子（ヘテロ接合バイポーラトランジスタ素子）は、公知の方法で製造できる。具体的な製造方法は多岐にわたり、当業者には適宜選択することができる。
（実施例１）
（１１１）シリコン基板上に化学気相堆積法（ＣＶＤ法）で（１１１）ゲルマニウムを直接シリコン上にエピタキシャル成長させ、８００℃で熱処理を行った。続いて、ＭＢＥ法でＧａＮを成長させ、約５０ｎｍのＧａＮ膜を得た。このＧａＮ膜をＸ線回折で分析したところ、３８０ａｒｃｓｅｃ程度の鋭いピークが観察され、ＧａＮ単結晶が成長していることが確認できた。
（実施例２）
（１１１）シリコン基板上に化学気相堆積法（ＣＶＤ法）でＳｉＨ4ガスとＧｅＨ4ガスを用い、（１１１）ＳｉＧｅ層を３０ｎｍ程度成長させ、続いて（１１１）ゲルマニウム層をエピタキシャル成長させ、８００℃で熱処理を行った。続いて、ＭＢＥ法でＧａＮを成長させ、約５０ｎｍのＧａＮ膜を得た。このＧａＮ膜をＸ線回折で分析したところ、実施例１同様に３８０ａｒｃｓｅｃ程度の鋭いピークが観察され、ＧａＮ単結晶が成長していることが確認できた。
本発明のＧａＮ含有積層基板の一例を示す概略断面図である。 本発明のＧａＮ含有積層基板の製造方法の一実施態様を示すフロー図である。 本発明の製造方法の熱処理工程における転位の変化を示す模式的断面図である。
符号の説明
１ ＧａＮ層含有積層基板
３ （１１１）シリコン基板
５ ＳｉＧｅ層
７ ゲルマニウム層
９ ＧａＮ層
１１ 貫通転位
１３ ループ転位

Claims (5)

  1. （１１１）シリコン基板上に化学気相堆積法によりゲルマニウム層をヘテロエピタキシャル成長させるゲルマニウム成長工程、
    得られたシリコン基板上のゲルマニウム層を７００〜９００℃の温度範囲内で熱処理を行う熱処理工程、及び、
    引き続いてゲルマニウム層上にＧａＮ層をヘテロエピタキシャル成長させるＧａＮ成長工程、を含むことを特徴とする、
    ＧａＮ層含有積層基板の製造方法。
  2. ゲルマニウム成長工程の前に、シリコン基板上にＳｉＧｅ層をヘテロエピタキシャル成長させる請求項１に記載のＧａＮ層含有積層基板の製造方法。
  3. 少なくとも、単結晶シリコン基板と、該シリコン基板上にヘテロエピタキシャル成長させたゲルマニウム層と、該ゲルマニウム層上にヘテロエピタキシャル成長させたＧａＮ層とを有し、
    ゲルマニウム層に貫通転移が存在せず、
    シリコン基板とゲルマニウム層の界面近傍にループ転移が局在することを特徴とする
    ＧａＮ層含有積層基板。
  4. 請求項３に記載のＧａＮ層含有積層基板を用いて作製されたことを特徴とするデバイス。
  5. 該デバイスがＬＥＤ素子又はＨＢＴ素子である請求項４に記載のデバイス。
JP2007321605A 2007-12-13 2007-12-13 ＧａＮ層含有積層基板及びその製造方法並びにデバイス Pending JP2009143756A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007321605A JP2009143756A (ja) 2007-12-13 2007-12-13 ＧａＮ層含有積層基板及びその製造方法並びにデバイス
US12/747,042 US20100264424A1 (en) 2007-12-13 2008-12-11 GaN LAYER CONTAINING MULTILAYER SUBSTRATE, PROCESS FOR PRODUCING SAME, AND DEVICE
PCT/JP2008/072494 WO2009075321A1 (ja) 2007-12-13 2008-12-11 ＧａＮ層含有積層基板及びその製造方法並びにデバイス
CN2008801202499A CN101896648A (zh) 2007-12-13 2008-12-11 含有GaN层的层叠基板及其制造方法与器件
KR1020107011024A KR20100100811A (ko) 2007-12-13 2008-12-11 ＧａＮ층 함유 적층 기판 및 그 제조 방법 및 디바이스
EP08859773A EP2230334A4 (en) 2007-12-13 2008-12-11 MULTILAYER SUBSTRATE WITH GAN LAYER, METHOD FOR HOLLOWING THE MULTILAYER SUBSTRATE WITH GAN LAYER AND DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007321605A JP2009143756A (ja) 2007-12-13 2007-12-13 ＧａＮ層含有積層基板及びその製造方法並びにデバイス

Publications (1)

Publication Number Publication Date
JP2009143756A true JP2009143756A (ja) 2009-07-02

Family

ID=40755560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007321605A Pending JP2009143756A (ja) 2007-12-13 2007-12-13 ＧａＮ層含有積層基板及びその製造方法並びにデバイス

Country Status (6)

Country Link
US (1) US20100264424A1 (ja)
EP (1) EP2230334A4 (ja)
JP (1) JP2009143756A (ja)
KR (1) KR20100100811A (ja)
CN (1) CN101896648A (ja)
WO (1) WO2009075321A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011133351A2 (en) * 2010-04-23 2011-10-27 Applied Materials, Inc. Hybrid deposition chamber for in-situ formation of group iv semiconductors & compounds with group iii-nitrides
US9076827B2 (en) 2010-09-14 2015-07-07 Applied Materials, Inc. Transfer chamber metrology for improved device yield
JP2020150243A (ja) * 2019-03-13 2020-09-17 彰一 高見澤 窒化物半導体基板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101767855B1 (ko) 2013-07-02 2017-08-11 울트라테크 인크. 격자 전위들을 제거하기 위한 급속 열적 프로세싱에 의한 헤테로에피택셜 층들의 형성

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303246A (ja) * 2004-04-14 2005-10-27 Witty Mate Corp 新規なＳｉ基板上への高品質ＺｎＳｅエピタキシー層の成長方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303510A (ja) * 1997-04-23 1998-11-13 Fuji Electric Co Ltd Ｉｉｉ 族窒化物半導体素子およびその製造方法
JP2005129825A (ja) * 2003-10-27 2005-05-19 Sumitomo Chemical Co Ltd 化合物半導体基板の製造方法
US7029964B2 (en) * 2003-11-13 2006-04-18 International Business Machines Corporation Method of manufacturing a strained silicon on a SiGe on SOI substrate
KR100616543B1 (ko) * 2004-04-28 2006-08-29 삼성전기주식회사 실리콘기판 상에 질화물 단결정성장방법, 이를 이용한질화물 반도체 발광소자 및 그 제조방법
JP2007142291A (ja) * 2005-11-21 2007-06-07 Canon Anelva Corp 半導体構造およびその成長方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303246A (ja) * 2004-04-14 2005-10-27 Witty Mate Corp 新規なＳｉ基板上への高品質ＺｎＳｅエピタキシー層の成長方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6009008373; Ｒ．　Ｒ．　ＬＩＥＴＥＮ　ｅｔ　ａｌ．: 'Ｇｒｏｗｔｈ　ｏｆ　ＧａＮ　ｏｎ　Ｇｅ（１１１）　ｂｙ　ｍｏｌｅｃｕｌａｒ　ｂｅａｍ　ｅｐｉｔａｘｙ' Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　Ｌｅｔｔｅｒｓ Ｖｏｌ．８９, 2006, ｐ．２５２１１８-１〜２５２１１８-３ *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011133351A2 (en) * 2010-04-23 2011-10-27 Applied Materials, Inc. Hybrid deposition chamber for in-situ formation of group iv semiconductors & compounds with group iii-nitrides
WO2011133351A3 (en) * 2010-04-23 2012-02-09 Applied Materials, Inc. Hybrid deposition chamber for in-situ formation of group iv semiconductors & compounds with group iii-nitrides
US9076827B2 (en) 2010-09-14 2015-07-07 Applied Materials, Inc. Transfer chamber metrology for improved device yield
US10103288B2 (en) 2010-09-14 2018-10-16 Applied Materials, Inc. Transfer chamber metrology for improved device yield
JP2020150243A (ja) * 2019-03-13 2020-09-17 彰一 高見澤 窒化物半導体基板
WO2020184091A1 (ja) * 2019-03-13 2020-09-17 彰一 高見澤 窒化物半導体基板及びその製造方法
JP7364997B2 (ja) 2019-03-13 2023-10-19 テキサス インスツルメンツ インコーポレイテッド 窒化物半導体基板

Also Published As

Publication number Publication date
KR20100100811A (ko) 2010-09-15
EP2230334A4 (en) 2011-09-28
EP2230334A1 (en) 2010-09-22
CN101896648A (zh) 2010-11-24
US20100264424A1 (en) 2010-10-21
WO2009075321A1 (ja) 2009-06-18

Similar Documents

Publication Publication Date Title
JP5531345B2 (ja) 窒化物系半導体装置の製造方法
JP4335187B2 (ja) 窒化物系半導体装置の製造方法
CN101378015B (zh) Ⅲ族氮化物半导体和其制造方法
JP2005303246A (ja) 新規なＳｉ基板上への高品質ＺｎＳｅエピタキシー層の成長方法
JP2015512856A (ja) Ｉｉｉ−ｎ単結晶製造方法およびｉｉｉ−ｎ単結晶
JP2009071279A (ja) 窒化ガリウム成長用基板及び窒化ガリウム基板の製造方法
JP2015018960A (ja) 半導体装置の製造方法
Uesugi et al. Fabrication of AlN templates on SiC substrates by sputtering-deposition and high-temperature annealing
JP5056299B2 (ja) 窒化物半導体下地基板、窒化物半導体積層基板および窒化物半導体下地基板の製造方法
JP4449357B2 (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
JP2009143756A (ja) ＧａＮ層含有積層基板及びその製造方法並びにデバイス
JP2011216549A (ja) ＧａＮ系半導体エピタキシャル基板の製造方法
JP2011093803A (ja) 窒化ガリウム系化合物半導体単結晶の製造方法
JP2017130539A (ja) 窒化物半導体装置、窒化物半導体装置の作製方法、及び製造装置
CN116053120B (zh) 氮化物外延结构及其制备方法和应用
TW201414888A (zh) 閃鋅礦結構三族氮化物之製造方法及具有閃鋅礦結構三族氮化物之磊晶結構
TWI752256B (zh) 基底及其製備方法
JP4208078B2 (ja) ＩｎＮ半導体及びその製造方法
KR100839224B1 (ko) ＧａＮ 후막의 제조방법
JP2024042982A (ja) 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法
JP4524630B2 (ja) Ｈｅｍｔ用エピタキシャルウェハの製造方法
JP2004273822A (ja) ＧａＮ半導体及びその製造方法
JPH0737806A (ja) 半導体薄膜成長方法
JP2006120855A (ja) Ｉｉｉ−ｖ族窒化物半導体エピタキシャルウェハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121024