JP2011103380A - 化合物半導体基板 - Google Patents

化合物半導体基板 Download PDF

Info

Publication number
JP2011103380A
JP2011103380A JP2009257899A JP2009257899A JP2011103380A JP 2011103380 A JP2011103380 A JP 2011103380A JP 2009257899 A JP2009257899 A JP 2009257899A JP 2009257899 A JP2009257899 A JP 2009257899A JP 2011103380 A JP2011103380 A JP 2011103380A
Authority
JP
Japan
Prior art keywords
substrate
compound semiconductor
single crystal
semiconductor substrate
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009257899A
Other languages
English (en)
Other versions
JP5636183B2 (ja
Inventor
Jun Komiyama
純 小宮山
Hiromichi Isogai
宏道 磯貝
Eiji Toyoda
英二 豊田
Shunichi Suzuki
俊一 鈴木
Kazuhiko Kashima
一日児 鹿島
Koji Sensai
宏治 泉妻
Hideo Nakanishi
秀夫 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coorstek KK
Original Assignee
Covalent Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Covalent Materials Corp filed Critical Covalent Materials Corp
Priority to JP2009257899A priority Critical patent/JP5636183B2/ja
Publication of JP2011103380A publication Critical patent/JP2011103380A/ja
Application granted granted Critical
Publication of JP5636183B2 publication Critical patent/JP5636183B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

【課題】基板の反りの低減とデバイスの高速性を高いレベルで実現することのできる化合物半導体基板を提供する。
【解決手段】
Si単結晶の基板と、基板の主面上に形成された窒化物半導体の中間層と、中間層の主面上に形成された窒化物半導体の化合物半導体層からなり、基板の酸素濃度が0.2×1018atoms/cm以上1.4×1018atoms/cm以下であり、抵抗値が1000Ωcm以上であり、前記中間層と前記化合物半導体層を合計した、主面と垂直方向の膜厚が450nm以上4500nm以下であることを特徴とする化合物半導体基板。
【選択図】図1

Description

本発明は、化合物半導体基板に関する。
窒化ガリウム(GaN)や窒化アルミニウム(AlN)に代表される窒化物の化合物半導体を用いたデバイスは、その優れた物性により、現在主流である半導体シリコン(Si)によるデバイスの物性限界を凌駕するものとして期待されている。従来、この種の化合物半導体デバイスの作製に用いられる化合物半導体基板は、その低コスト化が課題であった。その対応の一例として、単結晶Si基板上にマルチレイヤー(ML)バッファ層及び窒化物半導体層を順次積層した構造が知られている。
一方この構造では、下地となる基板のSiと、MLバッファ層や窒化物半導体との物性の違いによる、化合物半導体基板全体の反りや高速動作性への影響が問題になる。そこで、これを解決する方法がいくつか提案されている。
例えば特許文献1には、ウェハの反りを抑制しつつ、リーク電流を一層低減させることができる半導体デバイスとして、基板上にバッファ層を介して積層された半導体動作層を備える電界効果トランジスタにおいて、バッファ層はAl組成が0.2以下の窒化物系化合物半導体を用いて形成された第1の層上に、Al組成が0.8以上の窒化物系化合物半導体を用いて形成された第2の層が積層された複合層を有する、という技術が記載されている。
また特許文献2には、半導体デバイスを形成するためにエピタキシャル成長された半導体層による湾曲を抑制したシリコン基板として、窒化物系化合物半導体層のエピタキシャル成長によって凹状に反る方向に加わる圧縮応力と拮抗する応力が、シリコン基板の窒素不純物濃度分布に対応した密度またはサイズの分布を有する酸素析出物の膨張力によって与えられることを特徴とするシリコン基板を用いることが記載されている。
特開2008−171843号公報 特開2008−251704号公報
特許文献1に記載されているような方法は、バッファ層の組成と厚さ、層構造により基板の反りや電気特性を制御することを特徴としている。しかし、実際の基板の反りは、Si基板の厚さと、面積すなわちウェハ径の双方が大きくなることでさらに増大する。近年の厚膜化、大口径化に伴う反り量の増大を抑制することは、バッファ層の組成や構造のみで十分対処できているとはいえない。
特許文献2には、下地となるSi基板の酸素析出物や窒素不純物濃度の分布を調節して強度を確保して基板の反りを抑制できるとして、下地の基板の特性が反りに寄与することが言及されている。しかし、単にSi基板の酸素析出物や窒素不純物濃度の分布を調節するだけでは、近年の大口径化、厚膜化に伴う反り量の増大を抑制することが、十分達成できるとはいえない。
本発明は、上記技術的課題を解決するためになされたものであり、基板の反りの低減とデバイスの高速化を高いレベルで実現することのできる化合物半導体基板を提供することを目的とする。
本発明の一態様に係る化合物半導体基板は、Si単結晶の基板と、基板の主面上に形成された窒化物の中間層と、中間層の主面上に形成された化合物半導体層からなり、基板の酸素濃度が0.2×1018atoms/cm以上1.4×1018atoms/cm以下であり、抵抗値が1000Ωcm以上であり、中間層と化合物半導体層を合計した、主面と垂直方向の膜厚が450nm以上4500nm以下であることを特徴とする。このような構成をとることにより、化合物半導体基板全体の反りを、従来と比較して大幅に抑制することができる。さらに、この基板を用いたデバイスの高耐圧化・高速化も図れる。
本発明の別の態様に係る化合物半導体基板は、Si単結晶の基板と、基板の主面上に形成された窒化物の中間層と、中間層の主面上に形成された化合物半導体層からなり、基板の酸素濃度が0.2×1018atoms/cm以上1.4×1018atoms/cm以下であり、ドーパントがボロンであり、抵抗値が0.001Ωcm以上0.1Ωcm以下であり、中間層と化合物半導体層を合計した、主面と垂直方向の膜厚が5000nm以上50000nm以下であることを特徴とする。このような構成をとることにより、化合物半導体基板全体の反りを、従来と比較して大幅に抑制することができる。さらに、この基板を用いたデバイスの高耐圧化・高速化も図れる。
本発明によれば、基板の反りの低減とデバイスの高速化を高いレベルで実現することのできる化合物半導体基板を提供することが可能となる。
実施の形態の化合物半導体基板の構造を示す概略断面図である。
以下、本実施の形態を、図面を参照してより詳細に説明する。
(第1の実施の形態)
本実施の形態の化合物半導体基板は、Si単結晶の基板と、基板の主面上に形成された窒化物半導体の中間層と、中間層の主面上に形成された窒化物半導体の化合物半導体層からなる。そして、基板の酸素濃度が0.2×1018atoms/cm以上1.4×1018atoms/cm以下、抵抗値が1000Ωcm以上である。さらに、中間層と化合物半導体層を合計した、主面と垂直方向の膜厚が450nm以上4500nm以下である。
図1は、本実施の形態に係る化合物半導体基板の構造を示す概略断面図である。Si単結晶の基板1上に、窒化物半導体の中間層2と、中間層2の主面上に形成された例えばGaNの化合物半導体層3で構成されている。中間層2は、例えば、2層の窒化物半導体層21、22を1対以上積層した多層構造を有する。
Si単結晶基板は、化合物半導体基板の反りを低減する目的で、基板の強度が高いことが要求される。一般にSi単結晶基板中の固溶酸素濃度(以下、単に酸素濃度という)が高いほうが基板の強度が向上することが知られている。このことから、基板の酸素濃度は、0.2×1018atoms/cm以上1.4×1018atoms/cm以下が好ましく、1.0×1018atoms/cm以上1.2×1018atoms/cm以下がさらに好ましい。
0.2×1018atoms/cm未満では、十分な基板強度を得られず好ましいとはいえない。また、1.4×1018atoms/cmを超えると、各種の熱処理による酸素析出物が多発して化合物半導体基板の特性に悪影響を与える可能性があり、これも好ましくない。酸素析出物の影響を最小化する観点からは、1.2×1018atoms/cm以下であることが好ましい。
また、Si単結晶基板の抵抗値は、1000Ωcm以上であることが好ましい。Si単結晶基板の抵抗値が1000Ωcm以上では、基板の強度が向上することが本願発明者らによって見出されている。これは、後述のボロン以外のドーパントは添加により強度が低下するためであると考えられる。ドーパントの添加により抵抗値は下がることが知られている。ボロン以外のドーパントを添加した抵抗値が低い基板は強度が下がる。言い換えると、ボロン以外のドーパントは可能な限り低濃度が望ましいと考えられる。抵抗値が1000Ωcm以上では、基板強度の向上が顕著であった。このような高抵抗のSi単結晶基板をCZ法で製造する場合には、特に高純度の石英ルツボを用いる必要がある。
また、本実施の形態のように、Si単結晶基板の抵抗値が高いと、Si単結晶による寄生容量が低下するため、化合物半導体層上にデバイス回路を形成したときのデバイス高速性が確保できるという利点がある。
本実施の形態において、中間層は、気相成長中における主面と平行方向の圧縮応力が0.5GPa以上1.5GPa以下であり、0.8GPa以上1.2GPa以下がさらに好ましい。
化合物半導体層と、中間層との熱膨張係数の差と釣り合いがとれ、化合物半導体基板全体の反りを小さくするには、中間層での残留応力が適正な範囲にあることが必要である。主面と平行方向の圧縮応力が、0.5GPa未満または1.5GPaをこえる範囲では、後述する化合物半導体層の膜厚範囲でも十分応力差を吸収しきれず、化合物半導体基板全体の反りを小さくすることが困難になり好ましくない。
中間層は、Si単結晶基板と化合物半導体層の熱膨張係数の違いによる反りと、格子定数の違いによるミスフィット転位発生を抑える目的で形成される。一般には、2層または3層の窒化物半導体層を1対以上積層した多層構造が用いられる。本実施の形態においては、特に中間層の構造を限定するものではない。しかし、多層構造の中間層を用いることが製造上の容易さや制御性の点で好ましい。
中間層と化合物半導体層を合計した、主面と垂直方向の膜厚が450nm以上4500nm以下であることが好ましい。450nm未満では、反り自体がSi単結晶基板の特性にほとんど影響されないこと、4500nmを越えると本実施の形態の手法のみでの反り低減は十分でないおそれがあり好ましくない。
以上のように、本実施の形態によれば、化合物半導体基板全体の反りを、従来と比較して大幅に抑制することができる。また、この基板を用いたデバイスの高耐圧化・高速化を図ることが可能となる。
(第2の実施の形態)
本実施の形態の化合物半導体基板は、Si単結晶の基板と、基板の主面上に形成された窒化物半導体の中間層と、中間層の主面上に形成された窒化物半導体の化合物半導体層からなる。そして、基板の酸素濃度が0.2×1018atoms/cm以上1.4×1018atoms/cm以下であり、ドーパントがボロンであり、抵抗値が0.001Ωcm以上0.1Ωcm以下であり、中間層と化合物半導体層を合計した、主面と垂直方向の膜厚が5000nm以上50000nm以下である。
Si単結晶基板は、化合物半導体基板の反りを低減する目的で、基板の強度が高いことが要求される。一般にSi単結晶基板中の固溶酸素濃度(以下、単に酸素濃度という)が高いほうが基板の強度が向上することが知られている。このため、基板の酸素濃度が、0.2×1018atoms/cm以上1.4×1018atoms/cm以下が好ましく、1.0×1018atoms/cm以上1.2×1018atoms/cm以下がさらに好ましい。
0.2×1018atoms/cm未満では、十分な基板強度を得られず好ましいとはいえない。また、1.4×1018atoms/cmを超えると、各種の熱処理による酸素析出物が多発して化合物半導体基板の特性に悪影響を与える可能性があり、これも好ましくない。酸素析出物の影響を最小化する観点からは、1.2×1018atoms/cm以下であることが好ましい。
また、Si単結晶基板の抵抗値は、0.001Ωcm以上0.1Ωcm以下であることが好ましく、0.005Ωcm以上0.05Ωcm以下であることがさらに好ましい。
Si単結晶の抵抗値を決めるドーパントの濃度が高いほうが、高い固溶酸素と同様にSi単結晶基板の強度を高める効果がある。このため、化合物半導体基板全体の反りを低減するという点では、ドーパント濃度は高い、すなわち抵抗値は低いほうが好ましい。もっとも、ドーパントはボロンである必要がある。その他のドーパント、例えば、アンチモンや砒素では、Si単結晶基板の強度を高める効果が得られない。
Si単結晶の抵抗値が0.001Ωcm未満または0.1Ωcmを越えるものは、その製造が困難であり、かつ高コスト化するので好ましくない。反り低減の観点からは、0.005Ωcm以上0.05Ωcm以下がさらに好ましい。
本実施の形態の中間層は、気相成長中における主表面と平行方向の圧縮応力が0.5GPa以上1.5GPa以下であり、0.8GPa以上1.2GPa以下がさらに好ましい。
Si単結晶基板の酸素濃度とボロンのドーパント濃度を高くすることで、基板強度を向上させている。このため、化合物半導体層と中間層との熱膨張係数の差と釣り合いをとり、化合物半導体基板全体の反りを小さくするには、中間層での残留応力が適正な範囲にあることが必要である。主面と平行方向の圧縮応力が、0.5GPa未満または1.5GPaをこえる範囲では、後述する化合物半導体層の膜厚範囲でも十分応力差を吸収しきれず、化合物半導体基板全体の反りを小さくすることが困難になり好ましくない。
窒化物半導体の中間層は、Si単結晶基板と化合物半導体層の熱膨張係数の違いによる反りと、格子定数の違いによるミスフィット転位発生を抑える目的で形成される。一般には、2層または3層の窒化物半導体体層を1対以上積層した多層構造が用いられる。本実施の形態においては、特に中間層の構造を限定するものではない。しかし、多層構造の中間層を用いることが製造上の容易さや制御性の点で好ましい。
中間層と化合物半導体層を合計した、主面と垂直方向の膜厚が5000nm以上50000nm以下であることが好ましい。5000nm未満では、反り自体がSi単結晶基板の特性にほとんど影響されないこと、50000nmを越えると本実施の形態の手法のみでは反りの低減は十分でないおそれがあり好ましくない。
以上のように、本実施の形態によれば、基板の酸素濃度とドーパントであるボロンを適切な範囲で高濃度化することにより、化合物半導体基板全体の反りを従来に比較して大幅に抑制することができる。
また、本実施の形態において、基板の主面から深さ方向に向かって2.0μm以上10.0μm未満の範囲における酸素濃度が0.01×1018atoms/cm以上0.6×1018atoms/cm以下、抵抗値が0.01Ωcm以上10Ωcm以下であり、引き続き主面から深さ方向に向かって10.0μm以上20.0μm以下の範囲における酸素濃度が0.2×1018atoms/cm以上1.4×1018atoms/cm以下、抵抗値が0.001Ωcm以上0.1Ωcm以下であることが好ましい。
主面から深さ方向に向かって2.0μm以上10.0μm未満に、これより深い領域と比べて酸素とドーパント濃度が低い領域があることで、強度の異なる緩衝層としての役割を果たすことになり、より反りを低減する効果が付加される。また、この領域のドーパント濃度が低く抵抗値が高いことで、デバイス高速性も併せて確保できる。このようにして、化合物半導体基板の反りとデバイス高速性を高い次元で両立させることが可能となる。
主面から深さ方向に向かって2.0μm未満では、そり低減効果が不足して好ましくなく、10.0μmを超えると強度の弱い領域が多すぎて、かえって化合物半導体基板全体の強度に影響を及ぼすおそれがあり、これも好ましくない。
酸素濃度が0.01×1018atoms/cm未満では、著しく基板の強度が低下するので好ましくなく、0.6×1018atoms/cmを超えると、これより深い領域との酸素濃度の差が小さくなり、反り低減効果が十分発揮できなくなるので好ましくない。
抵抗値が0.01Ωcm未満では、デバイス高速性の低下が顕著になり好ましくない。また、10Ωcmを超えると、ドーパント濃度が制御しにくくなり製造コストの点で不利になるので好ましくない。
引き続き主面から深さ方向に向かって10.0μm以上20.0μm以下の範囲における酸素濃度が0.2×1018atoms/cm以上1.4×1018atoms/cm以下であれば、化合物半導体基板全体のそり低減に必要な基板強度を確保できる。0.2×1018atoms/cm未満では強度不足となり、1.4×1018atoms/cmを超えると、転位の発生が顕著になり電気特性等に悪影響を及ぼすおそれがあり好ましくない。
また、引き続き主面から深さ方向に向かって10.0μm以上20.0μm以下の範囲における抵抗値が0.001Ωcm未満では、製造が困難でコスト高になり、抵抗値が0.1Ωcmを超えると、基板の強度がやや不足する恐れがあり、好ましくない。
このような構造を製造する方法の一例としては、Si単結晶基板を1000℃以上の温度、不活性ガスや還元性ガスの雰囲気下で1分から120分の間熱処理する方法がある。この方法は、特にSi単結晶基板の表層付近の酸素濃度とドーパント濃度、主表面から深さ方向の分布を比較的制御しやすい点で好適である。
以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、実施の形態の説明においては、化合物半導体基板、化合物半導体基板の製造方法等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる化合物半導体基板、化合物半導体基板の製造方法等に関わる要素を適宜選択して用いることができる。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての化合物半導体基板が、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。
以下、本発明を実施例に基づいてさらに具体的に説明するが、本発明は、下記実施例により制限されるものではない。
[実施例1]
直径4インチ、厚さ625μm、酸素濃度1.0×1018atoms/cm、抵抗値5000ΩcmのSi単結晶基板の主面上に、厚さ20nmの単結晶AlNによる第一のバッファ層と、厚さ80nmの単結晶GaNによる第二のバッファ層を交互に各々10層、合計20層を積層した単結晶窒化物のMLバッファ層からなる中間層と、この中間層の主面上に、厚さ1000nmの単結晶GaNと厚さ30nmの単結晶AlGa1−aN(a=0.25)の順に積層した単結晶窒化物活性層である化合物半導体層を形成して化合物半導体基板を作製した。中間層と化合物半導体層を合計した、主面と垂直方向の膜厚(以下、窒化物総膜厚と称する)が2030nmである。
単結晶窒化物バッファ層と単結晶窒化物活性層は、1000℃の気相成長法によりSi基板上に積層して作製した。原料は(CHAl(トリメチルアルミニウム)、(CHGa(トリメチルガリウム)とNH(アンモニア)が知られているが、これに限定されるものではない。原料の流量と流す時間を制御することにより各々の層を積層した。
Si単結晶基板中の酸素濃度は、FTIR(フーリエ変換赤外分光)法により基板中心と外周の面内2点を測定し平均値を求めた。また、Si単結晶基板の抵抗値は、四探針法により基板中心と外周の面内2点を測定し平均値を求めた。深さ方向に酸素濃度および抵抗値が分布を有する実施例14−16のSi単結晶基板については、主面から深さ方向に向かって2.0μm以上10.0μm未満の範囲の酸素濃度および抵抗値も評価した。深さ方向の酸素濃度は、二次イオン質量分析(SIMS)法により求めた。また、抵抗値は、広がり抵抗(Spreading Resistance)法により求めた。
気相成長中の応力を、パラレルビームを基板に照射して、反射してきたパラレルビームをCCDエリアセンサーで検出して測定した。気相成長中の応力は1.0GPaであった。
気相成長後、窒化物総膜厚は、光干渉法により面内全面を測定し平均値を求めた。
室温における化合物半導体基板の反りを、完成した化合物半導体基板をレーザー変位計にて、基板面内における高低差の値を比較することで評価した。
また、化合物半導体基板の表面にソース、ゲートおよびドレインの電極を形成して、電界効果トランジスタ(FET)を有する高周波信号の増幅器デバイスを作製した。そして、このデバイスの高速性を評価した。デバイスの高速性の評価は、ネットワーク・アナライザを用いてカットオフ周波数を測定することで評価した。
評価結果は表1に示す。
[実施例2]
Si単結晶基板の酸素濃度が0.2×1018atoms/cmであること以外は、実施例1と同様に化合物半導体基板を作製し、評価した。評価結果は表1に示す。
[実施例3]
Si単結晶基板の酸素濃度が1.4×1018atoms/cmであること以外は、実施例1と同様に化合物半導体基板を作製し、評価した。評価結果は表1に示す。
[実施例4]
Si単結晶基板の抵抗値が1000Ωcmであること以外は、実施例1と同様に化合物半導体基板を作製し、評価した。評価結果は表1に示す。
[実施例5]
窒化物総膜厚が450nmであること以外は、実施例1と同様に化合物半導体基板を作製し、評価した。評価結果は表1に示す。
[実施例6]
窒化物総膜厚が4500nmであること以外は、実施例1と同様に化合物半導体基板を作製し、評価した。評価結果は表1に示す。
[比較例1]
Si単結晶基板の酸素濃度が0.05×1018atoms/cmであること以外は、実施例1と同様に化合物半導体基板を作製し、評価した。評価結果は表1に示す。ただし、基板の反りが大きくデバイス作製が不可能であった。したがって、カットオフ周波数は測定不能であった。
[比較例2]
Si単結晶基板の酸素濃度が0.1×1018atoms/cmであること以外は、実施例1と同様に化合物半導体基板を作製し、評価した。評価結果は表1に示す。ただし、基板の反りが大きくデバイス作製が不可能であった。したがって、カットオフ周波数は測定不能であった。
[比較例3]
Si単結晶基板の酸素濃度が1.5×1018atoms/cmであること以外は、実施例1と同様に化合物半導体基板を作製し、評価した。評価結果は表1に示す。ただし、酸素析出物の表層突き抜けにより気相成長不良を起こし、デバイス作製が不可能であった。したがって、カットオフ周波数は測定不能であった。
[比較例4]
Si単結晶基板の抵抗値が500Ωcmであること以外は、実施例1と同様に化合物半導体基板を作製し、評価した。評価結果は表1に示す。
[比較例5]
窒化物総膜厚が400nmであること以外は、実施例1と同様に化合物半導体基板を作製し、評価した。評価結果は表1に示す。
[比較例6]
窒化物総膜厚が5030nmであること以外は、実施例1と同様に化合物半導体基板を作製し、評価した。評価結果は表1に示す。ただし、基板の反りが大きくデバイス作製が不可能であった。したがって、カットオフ周波数は測定不能であった。
Figure 2011103380
化合物半導体基板の反りは、200μm以上であるとデバイス作製が不可能となる。200μm未満でデバイス作製が可能となる。100μm以下であればデバイス作製が容易となり望ましい。また、50μm以下であれば、デバイス作製が特に容易となりより望ましい。
カットオフ周波数は、1GHz以上であればデバイスの高速性の観点から良好な特性が得られる。そして、2GHz以上であれば更に高速性があがるためより望ましい。
表1より明らかなように、実施例では、化合物半導体基板の反りが200μm未満、かつ、カットオフ周波数が1GHz以上となり、反りの抑制とデバイスの高速性の双方を両立させた化合物半導体基板が実現された。なお、実施例2において、ややカットオフ周波数が低下しているのは、反りのデバイスに対する影響が見え始めているためと考えられる。
[実施例7]
Si単結晶基板の抵抗値を、ボロンをドーパントとして0.004Ωcmとし、窒化物総膜厚が8030nmであること以外は、実施例1と同様に化合物半導体基板を作製し、評価した。評価結果は表2に示す。
[実施例8]
Si単結晶基板の酸素濃度が0.2×1018atoms/cmであること以外は、実施例7と同様に化合物半導体基板を作製し、評価した。評価結果は表2に示す。
[実施例9]
Si単結晶基板の酸素濃度が1.4×1018atoms/cmであること以外は、実施例7と同様に化合物半導体基板を作製し、評価した。評価結果は表2に示す。
[実施例10]
Si単結晶基板の抵抗値を、0.001Ωcmとすること以外は、実施例7と同様に化合物半導体基板を作製し、評価した。評価結果は表2に示す。
[実施例11]
Si単結晶基板の抵抗値を、0.1Ωcmとすること以外は、実施例7と同様に化合物半導体基板を作製し、評価した。評価結果は表2に示す。
[実施例12]
窒化物総膜厚が5000nmであること以外は、実施例7と同様に化合物半導体基板を作製し、評価した。評価結果は表2に示す。
[実施例13]
窒化物総膜厚が50000nmであること以外は、実施例7と同様に化合物半導体基板を作製し、評価した。評価結果は表2に示す。
[実施例14]
Si単結晶基板に還元性雰囲気下での熱処理を施すことで、主面から深さ2.0μm以上10.0μm未満の範囲の酸素濃度を0.08×1018atoms/cm、抵抗値を5Ωcmとすること以外は、実施例7と同様に化合物半導体基板を作製し、評価した。
評価結果は表2に示す。
[実施例15]
Si単結晶基板に還元性雰囲気下での熱処理を施すことで、主面から深さ2μmの範囲の酸素濃度を0.8×1018atoms/cm、主面から深さ2.0μm以上10.0μm未満の範囲の抵抗値を5Ωcmとすること以外は、実施例7と同様に化合物半導体基板を作製し、評価した。評価結果は表2に示す。
[実施例16]
Si単結晶基板に還元性雰囲気下での熱処理を施すことで、主面から深さ2μmの範囲の酸素濃度を0.08×1018atoms/cm、主面から深さ2.0μm以上10.0μm未満の範囲の抵抗値を0.008Ωcmとすること以外は、実施例7と同様に化合物半導体基板を作製し、評価した。評価結果は表2に示す。
[比較例7]
Si単結晶基板の酸素濃度が0.05×1018atoms/cmであること以外は、実施例7と同様に化合物半導体基板を作製し、評価した。評価結果は表2に示す。ただし、基板の反りが大きくデバイス作製が不可能であった。したがって、カットオフ周波数は測定不能であった。
[比較例8]
Si単結晶基板の酸素濃度が0.1×1018atoms/cmであること以外は、実施例7と同様に化合物半導体基板を作製し、評価した。評価結果は表2に示す。ただし、基板の反りが大きくデバイス作製が不可能であった。したがって、カットオフ周波数は測定不能であった。
[比較例9]
Si単結晶基板の酸素濃度が1.5×1018atoms/cmであること以外は、実施例7と同様に化合物半導体基板を作製し、評価した。評価結果は表2に示す。ただし、酸素析出物の表層突き抜けにより気相成長不良を起こし、デバイス作製が不可能であった。したがって、カットオフ周波数は測定不能であった。
[比較例10]
Si単結晶基板の抵抗値を、50Ωcmとすること以外は、実施例7と同様に化合物半導体基板を作製し、評価した。評価結果は表2に示す。ただし、基板の反りが大きくデバイス作製が不可能であった。したがって、カットオフ周波数は測定不能であった。
[比較例11]
窒化物総膜厚が2030nmであること以外は、実施例7と同様に化合物半導体基板を作製し、評価した。評価結果は表2に示す。
[比較例12]
窒化物総膜厚が60000nmであること以外は、実施例7と同様に化合物半導体基板を作製し、評価した。評価結果は表2に示す。ただし、基板の反りが大きくデバイス作製が不可能であった。したがって、カットオフ周波数は測定不能であった。
Figure 2011103380
表2より明らかなように、実施例では、化合物半導体基板の反りが200μm未満、かつ、カットオフ周波数が1GHz以上となり、反りの抑制とデバイスの高速性の双方を両立させた化合物半導体基板が実現された。また、実施例14では、特にデバイスの高速性が向上する結果が得られた。なお、実施例8において、ややカットオフ周波数が低下しているのは、反りのデバイスに対する影響が見え始めているためと考えられる。
本発明は、高速スイッチングデバイス等の化合物半導体基板として好適に用いられる。
1 Si単結晶基板
2 中間層(多層構造のバッファ層)
3 化合物半導体層
21 AlGa1−xN単結晶層
22 AlGa1−yN単結晶層

Claims (2)

  1. Si単結晶の基板と、
    前記基板の主面上に形成された窒化物半導体の中間層と、
    前記中間層の主面上に形成された窒化物半導体の化合物半導体層からなり、
    前記基板の酸素濃度が0.2×1018atoms/cm以上1.4×1018atoms/cm以下であり、抵抗値が1000Ωcm以上であり、
    前記中間層と前記化合物半導体層を合計した、主面と垂直方向の膜厚が450nm以上4500nm以下であることを特徴とする化合物半導体基板。
  2. Si単結晶の基板と、
    前記基板の主面上に形成された窒化物半導体の中間層と、
    前記中間層の主面上に形成された窒化物半導体の化合物半導体層からなり、
    前記基板の酸素濃度が0.2×1018atoms/cm以上1.4×1018atoms/cm以下であり、ドーパントがボロンであり、抵抗値が0.001Ωcm以上0.1Ωcm以下であり、
    前記中間層と前記化合物半導体層を合計した、主面と垂直方向の膜厚が5000nm以上50000nm以下であることを特徴とする化合物半導体基板。






JP2009257899A 2009-11-11 2009-11-11 化合物半導体基板 Active JP5636183B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009257899A JP5636183B2 (ja) 2009-11-11 2009-11-11 化合物半導体基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009257899A JP5636183B2 (ja) 2009-11-11 2009-11-11 化合物半導体基板

Publications (2)

Publication Number Publication Date
JP2011103380A true JP2011103380A (ja) 2011-05-26
JP5636183B2 JP5636183B2 (ja) 2014-12-03

Family

ID=44193605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009257899A Active JP5636183B2 (ja) 2009-11-11 2009-11-11 化合物半導体基板

Country Status (1)

Country Link
JP (1) JP5636183B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013168371A1 (ja) * 2012-05-11 2013-11-14 サンケン電気株式会社 エピタキシャル基板、半導体装置及び半導体装置の製造方法
WO2014192228A1 (ja) * 2013-05-31 2014-12-04 サンケン電気株式会社 シリコン系基板、半導体装置、及び、半導体装置の製造方法
JP2014229872A (ja) * 2013-05-27 2014-12-08 シャープ株式会社 窒化物半導体エピタキシャルウェハ
WO2016059923A1 (ja) * 2014-10-14 2016-04-21 シャープ株式会社 窒化物半導体およびそれを用いた電子デバイス
US9401403B2 (en) 2012-09-13 2016-07-26 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor structure
US10192739B2 (en) 2011-06-30 2019-01-29 Siltronic Ag Layered semiconductor substrate with reduced bow having a group III nitride layer and method for manufacturing it
WO2020129540A1 (ja) * 2018-12-17 2020-06-25 信越半導体株式会社 窒化物半導体ウェーハの製造方法および窒化物半導体ウェーハ
WO2021005872A1 (ja) * 2019-07-11 2021-01-14 信越半導体株式会社 電子デバイス用基板およびその製造方法
WO2021024654A1 (ja) * 2019-08-06 2021-02-11 信越半導体株式会社 電子デバイス用基板およびその製造方法
JP6866952B1 (ja) * 2020-07-29 2021-04-28 信越半導体株式会社 窒化物半導体ウェーハおよび窒化物半導体ウェーハの製造方法
WO2022038826A1 (ja) 2020-08-18 2022-02-24 信越半導体株式会社 窒化物半導体ウェーハの製造方法及び窒化物半導体ウェーハ
WO2024142754A1 (ja) * 2022-12-28 2024-07-04 信越半導体株式会社 エピタキシャル基板の製造方法及びエピタキシャル基板

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000351692A (ja) * 1999-06-11 2000-12-19 Toshiba Ceramics Co Ltd GaN半導体結晶成長用Siウエーハ、それを用いたGaN発光素子用ウエーハ及びそれらの製造方法
JP2003002786A (ja) * 2001-06-25 2003-01-08 Shin Etsu Handotai Co Ltd シリコン単結晶基板、エピタキシャルウエーハおよびこれらの製造方法
JP2003059948A (ja) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP2005145744A (ja) * 2003-11-13 2005-06-09 Sumitomo Mitsubishi Silicon Corp 高抵抗シリコンウェーハ
JP2005322712A (ja) * 2004-05-07 2005-11-17 Toyota Motor Corp 半導体基板,半導体装置,およびそれらの製造方法
JP2007266125A (ja) * 2006-03-27 2007-10-11 Covalent Materials Corp シリコンエピタキシャルウェーハ及びその製造方法
JP2008171843A (ja) * 2007-01-05 2008-07-24 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP2009007205A (ja) * 2007-06-28 2009-01-15 Sumitomo Electric Ind Ltd 基板生産物を作製する方法
JP2009224722A (ja) * 2008-03-18 2009-10-01 Covalent Materials Corp 化合物半導体基板
JP2009231550A (ja) * 2008-03-24 2009-10-08 Oki Electric Ind Co Ltd 半導体装置の製造方法
WO2011016219A1 (ja) * 2009-08-04 2011-02-10 Dowaエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000351692A (ja) * 1999-06-11 2000-12-19 Toshiba Ceramics Co Ltd GaN半導体結晶成長用Siウエーハ、それを用いたGaN発光素子用ウエーハ及びそれらの製造方法
JP2003002786A (ja) * 2001-06-25 2003-01-08 Shin Etsu Handotai Co Ltd シリコン単結晶基板、エピタキシャルウエーハおよびこれらの製造方法
JP2003059948A (ja) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP2005145744A (ja) * 2003-11-13 2005-06-09 Sumitomo Mitsubishi Silicon Corp 高抵抗シリコンウェーハ
JP2005322712A (ja) * 2004-05-07 2005-11-17 Toyota Motor Corp 半導体基板,半導体装置,およびそれらの製造方法
JP2007266125A (ja) * 2006-03-27 2007-10-11 Covalent Materials Corp シリコンエピタキシャルウェーハ及びその製造方法
JP2008171843A (ja) * 2007-01-05 2008-07-24 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP2009007205A (ja) * 2007-06-28 2009-01-15 Sumitomo Electric Ind Ltd 基板生産物を作製する方法
JP2009224722A (ja) * 2008-03-18 2009-10-01 Covalent Materials Corp 化合物半導体基板
JP2009231550A (ja) * 2008-03-24 2009-10-08 Oki Electric Ind Co Ltd 半導体装置の製造方法
WO2011016219A1 (ja) * 2009-08-04 2011-02-10 Dowaエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10192739B2 (en) 2011-06-30 2019-01-29 Siltronic Ag Layered semiconductor substrate with reduced bow having a group III nitride layer and method for manufacturing it
WO2013168371A1 (ja) * 2012-05-11 2013-11-14 サンケン電気株式会社 エピタキシャル基板、半導体装置及び半導体装置の製造方法
JP2013239474A (ja) * 2012-05-11 2013-11-28 Sanken Electric Co Ltd エピタキシャル基板、半導体装置及び半導体装置の製造方法
US9401403B2 (en) 2012-09-13 2016-07-26 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor structure
JP2014229872A (ja) * 2013-05-27 2014-12-08 シャープ株式会社 窒化物半導体エピタキシャルウェハ
WO2014192228A1 (ja) * 2013-05-31 2014-12-04 サンケン電気株式会社 シリコン系基板、半導体装置、及び、半導体装置の製造方法
JP2014236093A (ja) * 2013-05-31 2014-12-15 サンケン電気株式会社 シリコン系基板、半導体装置、及び、半導体装置の製造方法
US9673052B2 (en) 2013-05-31 2017-06-06 Sanken Electric Co., Ltd. Silicon-based substrate having first and second portions
US9966259B2 (en) 2013-05-31 2018-05-08 Shanken Electric Co., Ltd. Silicon-based substrate, semiconductor device, and method for manufacturing semiconductor device
WO2016059923A1 (ja) * 2014-10-14 2016-04-21 シャープ株式会社 窒化物半導体およびそれを用いた電子デバイス
WO2020129540A1 (ja) * 2018-12-17 2020-06-25 信越半導体株式会社 窒化物半導体ウェーハの製造方法および窒化物半導体ウェーハ
JP2020098839A (ja) * 2018-12-17 2020-06-25 信越半導体株式会社 窒化物半導体ウェーハの製造方法および窒化物半導体ウェーハ
WO2021005872A1 (ja) * 2019-07-11 2021-01-14 信越半導体株式会社 電子デバイス用基板およびその製造方法
JP2021014376A (ja) * 2019-07-11 2021-02-12 信越半導体株式会社 電子デバイス用基板およびその製造方法
CN113994032A (zh) * 2019-07-11 2022-01-28 信越半导体株式会社 电子器件用基板及其制造方法
JP7279552B2 (ja) 2019-07-11 2023-05-23 信越半導体株式会社 電子デバイス用基板およびその製造方法
US11705330B2 (en) 2019-07-11 2023-07-18 Shin-Etsu Handotai Co., Ltd. Substrate for electronic device and method for producing the same
WO2021024654A1 (ja) * 2019-08-06 2021-02-11 信越半導体株式会社 電子デバイス用基板およびその製造方法
JP2021027186A (ja) * 2019-08-06 2021-02-22 信越半導体株式会社 電子デバイス用基板およびその製造方法
JP6866952B1 (ja) * 2020-07-29 2021-04-28 信越半導体株式会社 窒化物半導体ウェーハおよび窒化物半導体ウェーハの製造方法
WO2022024729A1 (ja) 2020-07-29 2022-02-03 信越半導体株式会社 窒化物半導体ウェーハおよび窒化物半導体ウェーハの製造方法
JP2022025512A (ja) * 2020-07-29 2022-02-10 信越半導体株式会社 窒化物半導体ウェーハおよび窒化物半導体ウェーハの製造方法
WO2022038826A1 (ja) 2020-08-18 2022-02-24 信越半導体株式会社 窒化物半導体ウェーハの製造方法及び窒化物半導体ウェーハ
WO2024142754A1 (ja) * 2022-12-28 2024-07-04 信越半導体株式会社 エピタキシャル基板の製造方法及びエピタキシャル基板

Also Published As

Publication number Publication date
JP5636183B2 (ja) 2014-12-03

Similar Documents

Publication Publication Date Title
JP5636183B2 (ja) 化合物半導体基板
TWI447959B (zh) 製造氮化物半導體晶體層的方法
US9966259B2 (en) Silicon-based substrate, semiconductor device, and method for manufacturing semiconductor device
CN108140561B (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
US10388517B2 (en) Epitaxial substrate for electronic device and method of producing the same
EP2565928A1 (en) Epitaxial substrate and method for producing epitaxial substrate
US8946863B2 (en) Epitaxial substrate for electronic device comprising a high resistance single crystal substrate on a low resistance single crystal substrate, and method of manufacturing
WO2017077989A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
JP5384450B2 (ja) 化合物半導体基板
JP2009260296A (ja) 窒化物半導体エピタキシャルウエハ及び窒化物半導体素子
JP2013239474A (ja) エピタキシャル基板、半導体装置及び半導体装置の製造方法
WO2012105179A1 (ja) 半導体基板、半導体装置、および半導体基板の製造方法
KR102165614B1 (ko) 에피택셜 웨이퍼
JP6239017B2 (ja) 窒化物半導体基板
JP6089122B2 (ja) 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
JP2016219690A (ja) 13族窒化物半導体基板
JP2009065082A (ja) 化合物半導体基板
KR101942528B1 (ko) 에피텍셜 기판 및 그 제조 방법
KR20140137795A (ko) 에피택셜 웨이퍼
JP6101565B2 (ja) 窒化物半導体エピタキシャルウェハ
WO2023070428A1 (zh) 集成电路、其制备方法、功率放大器及电子设备
JP2012066943A (ja) 窒化物半導体形成用基板及び窒化物半導体
JP2004296701A (ja) エピタキシャル基板ならびに半導体装置および窒化物系半導体の結晶成長方法
JP6108609B2 (ja) 窒化物半導体基板
JP7458904B2 (ja) 窒化物半導体基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140905

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140930

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141020

R150 Certificate of patent or registration of utility model

Ref document number: 5636183

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250