JP6866952B1 - 窒化物半導体ウェーハおよび窒化物半導体ウェーハの製造方法 - Google Patents

窒化物半導体ウェーハおよび窒化物半導体ウェーハの製造方法 Download PDF

Info

Publication number
JP6866952B1
JP6866952B1 JP2020128377A JP2020128377A JP6866952B1 JP 6866952 B1 JP6866952 B1 JP 6866952B1 JP 2020128377 A JP2020128377 A JP 2020128377A JP 2020128377 A JP2020128377 A JP 2020128377A JP 6866952 B1 JP6866952 B1 JP 6866952B1
Authority
JP
Japan
Prior art keywords
nitride semiconductor
single crystal
silicon single
crystal substrate
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020128377A
Other languages
English (en)
Other versions
JP2022025512A (ja
Inventor
慶太郎 土屋
慶太郎 土屋
篠宮 勝
勝 篠宮
孝世 菅原
孝世 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2020128377A priority Critical patent/JP6866952B1/ja
Application granted granted Critical
Publication of JP6866952B1 publication Critical patent/JP6866952B1/ja
Priority to CN202180045965.0A priority patent/CN115997271A/zh
Priority to US18/013,618 priority patent/US20230290835A1/en
Priority to PCT/JP2021/026066 priority patent/WO2022024729A1/ja
Priority to EP21850368.8A priority patent/EP4191639A1/en
Priority to TW110126343A priority patent/TW202206656A/zh
Publication of JP2022025512A publication Critical patent/JP2022025512A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02433Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】高周波デバイスに用いることに適した、CZ法により製造した高抵抗低酸素シリコン単結晶基板を用いても、塑性変形が起きにくく、基板の反りが小さい窒化物半導体ウェーハ及び窒化物半導体ウェーハの製造方法を提供する。【解決手段】シリコン単結晶基板12の上に窒化物半導体からなるデバイス層16を有する窒化物半導体ウェーハ10であって、シリコン単結晶基板16は、CZシリコン単結晶基板であり、抵抗率が1000Ω・cm以上であり、酸素濃度が5.0×1016atoms/cm3(JEIDA)以上、2.0×1017atoms/cm3(JEIDA)以下であり、窒素濃度が5.0×1014atoms/cm3以上である。【選択図】図1

Description

本発明は、窒化物半導体ウェーハおよび窒化物半導体ウェーハの製造方法に関する。
高周波デバイスは、小型化、低コスト化に向けて、アンテナやアンプ、スイッチ、フィルター等のデバイスをインテグレーションする開発が進められている。また、周波数の高周波化に従い、回路が複雑化し、使用されるデバイスの材料もシリコンCMOS(Complementary MOS、相補型MOS)、III−V族半導体や窒化物半導体を用いたデバイス、圧電体を用いたフィルターなど多岐にわたっている。
これらのデバイスの下地となる基板は、安価で大直径のウェーハが流通しているシリコン基板が適していると考えられる。
特開2011−103380号公報 特開2020−98839号公報 特開2012−79952号公報
特許文献1では、酸素濃度が0.2×1018atoms/cm以上のシリコン基板上への化合物半導体の成長について開示されている。
しかしながら、特に、高周波デバイス用の基板としては、高抵抗で、サーマルドナーによる抵抗率の変化が少ない低酸素濃度の基板が適していると考えられる。また、高周波デバイスでは、高周波特性を改善するため、デバイスやその支持基板、周辺のパッケージの寄生容量を減少させる必要がある。寄生容量の低減のため、サーマルドナーの発生しにくい高抵抗低酸素シリコン基板を支持基板やパッケージに利用すると、特性が改善されるとともに、コスト上もメリットがあると考えられる。このように、より低い酸素濃度の基板の方が電気特性上有利であるが、酸素濃度が低いことによって塑性変形しやすいという問題があった。
デバイス作製は基板上へのエピタキシャル成長や熱処理、貼り合わせなどの工程を含むが、その過程で異種の材料間の格子定数差や熱膨張係数差で基板に応力が発生する。しかしながら、高抵抗低酸素シリコン基板は、Czochralski(CZ)法により製造された通常の低抵抗のCZシリコン基板と比較して、有転位化した時のヤング率が低く、塑性変形しやすいデメリットがある。塑性変形が起こるとウェーハが大きく歪み、形状が元に戻らないため、反り異常や接合不良が発生する恐れがある。
特許文献2では、窒素濃度が高いFloating Zone(FZ)法により製造された基板上に窒化物半導体を成長する技術が示されている。しかしながら、FZ法では、バルク中の窒素濃度が高い結晶を取得することが難しく、歩留まりが低いという問題があった。また、FZ基板では、直径200mm以上の<111>基板の取得が難しく、大直径化に限界があった。
そこで本発明者らは、大直径のウェーハを作製することができるCZ法に着目して、鋭意調査を行ったところ、高抵抗低酸素濃度CZシリコン基板は、機械的特性が低抵抗CZシリコン基板と比較して悪く、転位の伸長によって塑性変形を起こしやすいという問題があることを見出した。特にシリコン基板上のGaNの成長では、格子定数差や熱膨張係数差による応力によって、反りの増大や塑性変形が起こりやすいので、成長条件や緩和層による応力低減が行われている。
例えば、特許文献3では、周期的に複数回積層された窒化ガリウム系化合物半導体の中間層を用いて、応力緩和を行い、反りやクラックが小さいウェーハを作製している。しかしながら、複雑な中間層を作製することにより、成長時間が長くなり、設計の自由度が小さくなることが懸念される。
本発明は、上記問題を解決するためになされたものであり、高周波デバイスに用いることに適した、CZ法により製造した高抵抗低酸素シリコン単結晶基板を用いても、塑性変形が起きにくく、基板の反りを小さくすることができる窒化物半導体ウェーハおよびその製造方法を提供することを目的とする。
本発明は、上記目的を達成するためになされたものであり、シリコン単結晶基板の上に窒化物半導体からなるデバイス層を有する窒化物半導体ウェーハであって、前記シリコン単結晶基板は、CZシリコン単結晶基板であり、抵抗率が1000Ω・cm以上であり、酸素濃度が5.0×1016atoms/cm(JEIDA)以上、2.0×1017atoms/cm(JEIDA)以下であり、窒素濃度が5.0×1014atoms/cm以上である窒化物半導体ウェーハを提供する。
このような窒化物半導体ウェーハであれば、高周波デバイスに適した高抵抗低酸素のCZシリコン単結晶基板を用いても、塑性変形が抑制され、基板の反りが小さい窒化物半導体ウェーハとなる。また、大直径化や多くの面方位を有するシリコン単結晶基板を用いた窒化物半導体ウェーハとすることが可能なものとなる。
このとき、前記シリコン単結晶基板上に窒化物半導体又は金属からなる中間層を有し、該中間層の上に前記窒化物半導体からなるデバイス層を有することが好ましい。
このような中間層は、中間層上に有する窒化物半導体薄膜からなるデバイス層の結晶性改善や応力の制御のための緩衝層として機能するため、塑性変形がより抑制され、基板の反りがより小さい窒化物半導体ウェーハとなる。
また、シリコン単結晶基板の上に窒化物半導体薄膜をエピタキシャル成長させる窒化物半導体ウェーハの製造方法であって、前記シリコン単結晶基板として、CZ法により製造されたシリコン単結晶基板であり、抵抗率が1000Ω・cm以上であり、酸素濃度が5.0×1016atoms/cm(JEIDA)以上、2.0×1017atoms/cm(JEIDA)以下であり、窒素濃度が5.0×1014atoms/cm以上のシリコン単結晶基板を用い、該シリコン単結晶基板の上に窒化物半導体薄膜をエピタキシャル成長させる窒化物半導体ウェーハの製造方法を提供する。
このような窒化物半導体ウェーハの製造方法によれば、高周波デバイスに適した高抵抗低酸素のCZシリコン単結晶基板を用いても、塑性変形が抑制され、基板の反りが小さい窒化物半導体ウェーハを容易に製造することができる。
このとき、前記シリコン単結晶基板上に窒化物半導体又は金属からなる中間層を形成し、該中間層の上に前記窒化物半導体薄膜を成長させることが好ましい。
このような中間層は、中間層上に形成される窒化物半導体薄膜からなるデバイス層の結晶性改善や応力の制御のための緩衝層として機能するため、塑性変形がより抑制され、基板の反りがより小さい窒化物半導体ウェーハをさらに容易に製造することができる。
以上のように、本発明に係る窒化物半導体ウェーハ及びその製造方法によれば、高周波デバイスに適した高抵抗低酸素のCZシリコン単結晶基板を用いても、塑性変形を抑制し、基板の反りを小さくすることが可能となる。
本発明に係る窒化物半導体ウェーハの一例を概念的に示す概略断面図である。 本発明に係る窒化物半導体ウェーハの応用例としてHEMT構造を形成した場合を示す概略断面図である。 気相成長中の窒化物半導体ウェーハの曲率の変化を示すグラフである。
上述のように、高周波デバイスに適した高抵抗低酸素のCZシリコン単結晶基板を用いても、塑性変形が起きにくく、基板の反りを小さくすることができる窒化物半導体ウェーハおよびその製造方法が求められていた。
本発明者らは、上記課題について鋭意検討を重ねた結果、シリコン単結晶基板の上に窒化物半導体からなるデバイス層を有する窒化物半導体ウェーハであって、前記シリコン単結晶基板は、CZシリコン単結晶基板であり、抵抗率が1000Ω・cm以上であり、酸素濃度が5.0×1016atoms/cm(JEIDA)以上、2.0×1017atoms/cm(JEIDA)以下であり、窒素濃度が5.0×1014atoms/cm以上である窒化物半導体ウェーハにより、高周波デバイスに適した高抵抗低酸素のCZシリコン単結晶基板を用いても、塑性変形が起きにくく、基板の反りが小さい窒化物半導体ウェーハを提供することができることを見出し、本発明を完成した。
また、本発明者らは、シリコン単結晶基板の上に窒化物半導体薄膜をエピタキシャル成長させる窒化物半導体ウェーハの製造方法であって、前記シリコン単結晶基板として、CZ法により製造されたシリコン単結晶基板であり、抵抗率が1000Ω・cm以上であり、酸素濃度が5.0×1016atoms/cm(JEIDA)以上、2.0×1017atoms/cm(JEIDA)以下であり、窒素濃度が5.0×1014atoms/cm以上のシリコン単結晶基板を用い、該シリコン単結晶基板の上に窒化物半導体薄膜をエピタキシャル成長させる窒化物半導体ウェーハの製造方法により、高周波デバイスに適した高抵抗低酸素のCZシリコン単結晶基板を用いても、塑性変形が起きにくく、基板の反りが小さい窒化物半導体ウェーハを容易に製造可能な製造方法を提供することができることを見出し、本発明を完成した。
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれらに限定されるものではない。本発明に係る窒化物半導体ウェーハの一例の概念図を図1に示す。
図1に示した本発明に係る窒化物半導体ウェーハ10は、シリコン単結晶基板12上に窒化物半導体薄膜からなるデバイス層16を有する。シリコン単結晶基板12として、CZ法により製造されたシリコン単結晶基板であり、抵抗率が1000Ω・cm以上、酸素濃度が、5.0×1016atoms/cm(JEIDA)以上、2.0×1017atoms/cm(JEIDA)以下で、窒素を5.0×1014atoms/cm以上添加(ドープ)した基板を使用する。
抵抗率について、高周波デバイス用の基板として要求される1000Ω・cm以上とする。また、酸素濃度については、2.0×1017atoms/cm(JEIDA)を超えるとサーマルドナーによる抵抗率の影響が無視できなくなるため、2.0×1017atoms/cm(JEIDA)を上限とする。また、CZ法で5.0×1016atoms/cm(JEIDA)未満の酸素濃度の単結晶を製造するのは極めて難しいことから、5.0×1016atoms/cm(JEIDA)を下限とする。
しかし、このように高抵抗基板の酸素濃度を低くした場合、通常の低抵抗CZシリコン基板と比較して、有転位化した時のヤング率が低く、塑性変形しやすくなるという問題がある。そこで本発明者らは、高抵抗低酸素のCZシリコン単結晶基板として、窒素を5.0×1014atoms/cm以上添加したものを用いることで、塑性変形を抑制することができることを見出した。
塑性変形を防ぐことによって、反り異常を低減して、窒化物半導体ウェーハ10の製造の歩留まりを向上させることができる。また、シリコン単結晶基板12が応力に耐えることができるので、気相成長によるデバイス層16となる窒化物半導体薄膜の膜厚を厚くすることができ、デバイスの設計の自由度が向上する。また、シリコン単結晶基板12の窒素濃度を、1.0×1015atoms/cm以上、特には5.0×1015atoms/cm以上のようにさらに高くすることにより、基板の反りをより小さくすることができ、より確実に塑性変形を防止することができる。なお、シリコン単結晶基板12に含まれる窒素濃度は5.0×1016atoms/cm以下とすることが好ましい。5.0×1016atoms/cm以下の窒素濃度であれば、シリコン単結晶基板12の原料であるシリコン単結晶の単結晶化率の低下を防止することができるためである。
このとき、高抵抗低酸素のCZシリコン単結晶基板として、直径200mm以上のものが好ましい。このような大直径基板はCZ法の利点を活かすことができるためである。また、基板の主面の面方位は特に限定されず、(100)、(110)、(111)等とすることができる。特に、直径200mm以上、(111)の基板はFZ法による製造が困難であるので有益である。
このような窒化物半導体ウェーハは、高周波デバイスに適した高抵抗低酸素のCZシリコン単結晶基板を用いながらも、塑性変形が起きにくく、基板の反りを小さくすることができる窒化物半導体ウェーハとなる。
また、図1に示すように、シリコン単結晶基板12とデバイス層16との間に窒化物半導体又は金属からなる中間層14を有してもよい。中間層14は、デバイス層16の結晶性改善や応力の制御のために挿入される緩衝層として働く。中間層14は、応力や結晶性の改善の必要が無い場合、省略することもできる。一方、中間層14は、高周波フィルターなどのデバイスの構成上、空間を作るための犠牲層や電極として用いることができる金属で作製されても良い。中間層14は金属からなる中間層でもよく、窒化物半導体からなる中間層でもよい。中間層14を窒化物半導体からなるものとした場合、組成はデバイス層16となる窒化物半導体薄膜と異なっていてもよいし同一でもよい。中間層14を窒化物半導体からなるものとした場合、中間層14及びデバイス層16が窒化物半導体薄膜を構成すると言える。また、中間層14の組成は成長の途中で変化させたものとしてもよい。
また、シリコン単結晶基板12の表面(図1の中間層14との界面)には、キャリアの寿命を低下させるトラップリッチ層が形成されていてもよい。
本発明に係る窒化物半導体ウェーハの応用例として、図2に、高移動度トランジスタ(HEMT)構造を形成した場合を示した。図2に示したように、例えば、高移動度トランジスタ(HEMT)構造では、デバイス層16は窒化ガリウム(GaN)層17とその上に形成されるAlGaNからなる電子供給層18で構成される。
窒化ガリウムは、Si(111)単結晶と格子定数差が17%、熱膨張係数差が116%あり、高温での成長中に薄膜や基板に応力がかかる。また、成長中1000℃以上に加熱されているため、ウェーハに応力がかかると脆性破壊せずに、延性を示すようになり、転位を発生させて塑性変形する。
そこで、本発明では、シリコン単結晶基板12として窒素を5.0×1014atoms/cm以上添加したものを用いることによって、シリコン単結晶基板12の転位の進展を防止して、塑性変形を防ぐことができる。塑性変形を防ぐことによって、反り異常を低減して、窒化物半導体ウェーハ10の製造の歩留まりを向上させることができる。また、シリコン単結晶基板12が応力に耐えることができるので、気相成長によるデバイス層16となる窒化物半導体薄膜の膜厚が厚いものとすることができて、デバイスの設計の自由度が向上する。
次に、本発明に係る窒化物半導体ウェーハの製造方法を説明する。図1を参照して説明すると、本発明に係る窒化物半導体ウェーハの製造方法は、まず、シリコン単結晶基板12を準備し、その後、シリコン単結晶基板12の上にデバイス層16となる窒化物半導体薄膜をエピタキシャル成長させる。本発明では、シリコン単結晶基板12として、CZ法により製造された、酸素濃度が5.0×1016atoms/cm(JEIDA)以上、2.0×1017atoms/cm(JEIDA)以下であり、窒素濃度が5.0×1014atoms/cm以上であり、抵抗率が1000Ω・cm以上のシリコン単結晶基板を用いる。
デバイス層16となる窒化物半導体薄膜の成長の前に、シリコン単結晶基板12上に中間層14を形成し、中間層14の上に、デバイス層16となる窒化物半導体薄膜を成長させてもよい。
また、シリコン単結晶基板12の表面(図1の中間層14との界面)にトラップリッチ層を形成する場合の形成方法は、特に限定されないが、イオン注入や電子線、X線、γ線などの電離放射線の照射によって形成することができる。
シリコン単結晶基板12の上に(シリコン単結晶基板12の上に中間層14を形成した場合は中間層14の上に)、熱CVD(化学気相成長)法、MOVPE(有機金属化学気相エピタキシー)法、MBE(分子線エピタキシー)法、真空蒸着法、スパッタリング法などの気相成長で、窒化物半導体薄膜からなるデバイス層16を作製する。デバイス層として、例えばGaN、AlN、InN、AlGaN、InGaN、AlInN、AlScNなどの窒化物半導体薄膜に加え、III−V族半導体を用いることができる。窒化物半導体薄膜は1〜10μmの厚さとすることができ、デバイスに合わせて設計することができる。
図2に示した高移動度トランジスタ(HEMT)構造では、デバイス層16は、デバイス特性の向上のため、結晶欠陥が少なく、炭素や酸素などの不純物が少ない結晶が望ましく、MOVPE法を用いて900℃〜1350℃で作製することができる。
以下、実施例を挙げて本発明について具体的に説明するが、これは本発明を限定するものではない。
(実施例)
CZ法により製造された、直径150mm、軸方位<111>のシリコン単結晶基板であって、抵抗率が1000Ω・cm以上、酸素濃度が5.0×1016〜2.0×1017atoms/cm(JEIDA)の、窒素をドーピングした高抵抗低酸素CZシリコン基板を3枚準備した。ドーピングした窒素の濃度は、1.0×1015atoms/cmであった。MOVPE炉を用いて、準備した高抵抗低酸素CZシリコン基板上に窒化物半導体のエピタキシャル成長を行った。成長温度は1200℃とし、総膜厚2.8μmのエピタキシャル層を成長した。
図3は、気相成長中の窒化物半導体ウェーハの曲率の変化を示すグラフである。窒素を1.0×1015atoms/cmドーピングした高抵抗低酸素CZシリコン基板を用いた窒化物半導体ウェーハは成長中に塑性変形が起こらず、成長後の反りは、平均で30.4μmと小さかった。
(比較例)
窒素をドーピングしていないことを除けば実施例と同じ高抵抗低酸素CZシリコン基板を3枚準備し、実施例と同様に窒化物半導体のエピタキシャル成長を行った。
図3に示すように、窒素をドーピングしていない高抵抗低酸素CZシリコン基板を用いた窒化物半導体ウェーハでは、3枚中3枚のすべてが塑性変形している。窒素をドープしていない高抵抗低酸素CZシリコン基板を用いた窒化物半導体ウェーハの成長後の反りは平均で174.1μmと大きく、不良となった。
実施例、比較例から、シリコン単結晶基板12の窒素濃度が5.0×1014atoms/cm以上であれば、塑性変形が起きることを抑制し、基板の反りを小さくすることができるという本発明の効果が得られることがわかった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
10…窒化物半導体ウェーハ、
12…シリコン単結晶基板、
14…中間層、
16…デバイス層(窒化物半導体薄膜)、
17…GaN層、
18…AlGaN層(電子供給層)。

Claims (4)

  1. シリコン単結晶基板の上に窒化物半導体からなるデバイス層を有する窒化物半導体ウェーハであって、
    前記シリコン単結晶基板は、CZシリコン単結晶基板であり、抵抗率が1000Ω・cm以上であり、酸素濃度が5.0×1016atoms/cm(JEIDA)以上、2.0×1017atoms/cm(JEIDA)以下であり、窒素濃度が5.0×1014atoms/cm以上であることを特徴とする窒化物半導体ウェーハ。
  2. 前記シリコン単結晶基板上に窒化物半導体又は金属からなる中間層を有し、該中間層の上に前記窒化物半導体からなるデバイス層を有することを特徴とする請求項1に記載の窒化物半導体ウェーハ。
  3. シリコン単結晶基板の上に窒化物半導体薄膜をエピタキシャル成長させる窒化物半導体ウェーハの製造方法であって、
    前記シリコン単結晶基板として、CZ法により製造されたシリコン単結晶基板であり、抵抗率が1000Ω・cm以上であり、酸素濃度が5.0×1016atoms/cm(JEIDA)以上、2.0×1017atoms/cm(JEIDA)以下であり、窒素濃度が5.0×1014atoms/cm以上のシリコン単結晶基板を用い、該シリコン単結晶基板の上に窒化物半導体薄膜をエピタキシャル成長させることを特徴とする窒化物半導体ウェーハの製造方法。
  4. 前記シリコン単結晶基板上に窒化物半導体又は金属からなる中間層を形成し、該中間層の上に前記窒化物半導体薄膜を成長させることを特徴とする請求項3に記載の窒化物半導体ウェーハの製造方法。
JP2020128377A 2020-07-29 2020-07-29 窒化物半導体ウェーハおよび窒化物半導体ウェーハの製造方法 Active JP6866952B1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2020128377A JP6866952B1 (ja) 2020-07-29 2020-07-29 窒化物半導体ウェーハおよび窒化物半導体ウェーハの製造方法
CN202180045965.0A CN115997271A (zh) 2020-07-29 2021-07-12 氮化物半导体晶圆及氮化物半导体晶圆的制造方法
US18/013,618 US20230290835A1 (en) 2020-07-29 2021-07-12 Nitride semiconductor wafer and method for producing nitride semiconductor wafer
PCT/JP2021/026066 WO2022024729A1 (ja) 2020-07-29 2021-07-12 窒化物半導体ウェーハおよび窒化物半導体ウェーハの製造方法
EP21850368.8A EP4191639A1 (en) 2020-07-29 2021-07-12 Nitride semiconductor wafer and method for producing nitride semiconductor wafer
TW110126343A TW202206656A (zh) 2020-07-29 2021-07-19 氮化物半導體晶圓及氮化物半導體晶圓的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020128377A JP6866952B1 (ja) 2020-07-29 2020-07-29 窒化物半導体ウェーハおよび窒化物半導体ウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP6866952B1 true JP6866952B1 (ja) 2021-04-28
JP2022025512A JP2022025512A (ja) 2022-02-10

Family

ID=75638913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020128377A Active JP6866952B1 (ja) 2020-07-29 2020-07-29 窒化物半導体ウェーハおよび窒化物半導体ウェーハの製造方法

Country Status (6)

Country Link
US (1) US20230290835A1 (ja)
EP (1) EP4191639A1 (ja)
JP (1) JP6866952B1 (ja)
CN (1) CN115997271A (ja)
TW (1) TW202206656A (ja)
WO (1) WO2022024729A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023100540A1 (ja) * 2021-11-30 2023-06-08 信越半導体株式会社 窒化物半導体基板及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011103380A (ja) * 2009-11-11 2011-05-26 Covalent Materials Corp 化合物半導体基板
JP2012079952A (ja) * 2010-09-08 2012-04-19 Covalent Materials Corp 窒化ガリウム系化合物半導体基板とその製造方法
JP2014094851A (ja) * 2012-11-08 2014-05-22 Shin Etsu Handotai Co Ltd シリコン単結晶の製造方法、シリコン単結晶ウェーハの製造方法、及びシリコン単結晶ウェーハ
JP2020098839A (ja) * 2018-12-17 2020-06-25 信越半導体株式会社 窒化物半導体ウェーハの製造方法および窒化物半導体ウェーハ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011103380A (ja) * 2009-11-11 2011-05-26 Covalent Materials Corp 化合物半導体基板
JP2012079952A (ja) * 2010-09-08 2012-04-19 Covalent Materials Corp 窒化ガリウム系化合物半導体基板とその製造方法
JP2014094851A (ja) * 2012-11-08 2014-05-22 Shin Etsu Handotai Co Ltd シリコン単結晶の製造方法、シリコン単結晶ウェーハの製造方法、及びシリコン単結晶ウェーハ
JP2020098839A (ja) * 2018-12-17 2020-06-25 信越半導体株式会社 窒化物半導体ウェーハの製造方法および窒化物半導体ウェーハ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023100540A1 (ja) * 2021-11-30 2023-06-08 信越半導体株式会社 窒化物半導体基板及びその製造方法
JP7487726B2 (ja) 2021-11-30 2024-05-21 信越半導体株式会社 窒化物半導体基板及びその製造方法

Also Published As

Publication number Publication date
US20230290835A1 (en) 2023-09-14
JP2022025512A (ja) 2022-02-10
TW202206656A (zh) 2022-02-16
WO2022024729A1 (ja) 2022-02-03
EP4191639A1 (en) 2023-06-07
CN115997271A (zh) 2023-04-21

Similar Documents

Publication Publication Date Title
WO2020129540A1 (ja) 窒化物半導体ウェーハの製造方法および窒化物半導体ウェーハ
JP6863423B2 (ja) 電子デバイス用基板およびその製造方法
US11705330B2 (en) Substrate for electronic device and method for producing the same
JP2018117064A (ja) 窒化物半導体デバイス及び窒化物半導体デバイスの製造方法
JP4382748B2 (ja) 半導体結晶成長方法
JP4449357B2 (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP6866952B1 (ja) 窒化物半導体ウェーハおよび窒化物半導体ウェーハの製造方法
JP7142184B2 (ja) 窒化物半導体ウェーハの製造方法及び窒化物半導体ウェーハ
CN115398042B (zh) 气相生长用的单晶硅基板、气相生长基板以及这些基板的制造方法
WO2023132191A1 (ja) 窒化物半導体基板及びその製造方法
WO2023100540A1 (ja) 窒化物半導体基板及びその製造方法
TW202320141A (zh) 氮化物半導體晶圓的製造方法、及氮化物半導體晶圓
JP2023039743A (ja) 窒化物半導体基板の製造方法
JP2024042982A (ja) 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法
JP2005259990A (ja) InN半導体及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201029

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20201029

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20201126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210322

R150 Certificate of patent or registration of utility model

Ref document number: 6866952

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250