JP2014094851A - シリコン単結晶の製造方法、シリコン単結晶ウェーハの製造方法、及びシリコン単結晶ウェーハ - Google Patents

シリコン単結晶の製造方法、シリコン単結晶ウェーハの製造方法、及びシリコン単結晶ウェーハ Download PDF

Info

Publication number
JP2014094851A
JP2014094851A JP2012246574A JP2012246574A JP2014094851A JP 2014094851 A JP2014094851 A JP 2014094851A JP 2012246574 A JP2012246574 A JP 2012246574A JP 2012246574 A JP2012246574 A JP 2012246574A JP 2014094851 A JP2014094851 A JP 2014094851A
Authority
JP
Japan
Prior art keywords
single crystal
silicon single
wafer
crystal
oxygen concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012246574A
Other languages
English (en)
Other versions
JP6044277B2 (ja
Inventor
Ryoji Hoshi
亮二 星
Hiroyuki Kamata
洋之 鎌田
Takayo Sugawara
孝世 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2012246574A priority Critical patent/JP6044277B2/ja
Priority to PCT/JP2013/006073 priority patent/WO2014073164A1/ja
Publication of JP2014094851A publication Critical patent/JP2014094851A/ja
Application granted granted Critical
Publication of JP6044277B2 publication Critical patent/JP6044277B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/203Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon

Abstract

【課題】 CZ法によるシリコン単結晶の製造方法であって、欠陥特性に優れ、かつスリップ耐性を有し、さらに酸素ドナーを発生しにくくすることで、EPサブ等に好適でかつ先端半導体デバイス材料として好適なシリコン単結晶を高生産性かつ高歩留りで製造することのできるシリコン単結晶の製造方法を提供する。
【解決手段】 シリコン単結晶中の窒素濃度[N]が1×1013(/cm)以上5×1015(/cm)以下、かつ、酸素濃度[Oi]が9.2×1017(atoms/cm ASTM’79)以下であり、成長速度をV、結晶成長界面近傍での温度勾配をGとした場合に、0.17≦V/G≦−1.85×10−19×[Oi]+0.36を満たす成長条件で単結晶を成長することで、FPD及びLEPが検出されないシリコン単結晶を製造するシリコン単結晶の製造方法。
【選択図】なし

Description

本発明はメモリー、CPU、システムLSI、パワーデバイス、撮像素子、太陽電池など半導体デバイスの材料として用いられるシリコン単結晶ウェーハ、それを製造するためのシリコン単結晶の製造方法及びシリコン単結晶ウェーハの製造方法に関する。
近年、先端半導体デバイスに用いられるウェーハは高品質化が進み、表層近傍の無欠陥化が標準的になりつつある。これらを満足させる方法として、結晶育成時に精密な制御をして無欠陥の結晶を育成する方法、結晶育成時にはVoid欠陥と呼ばれるVacancy型の点欠陥が集合した欠陥を有するがその上にエピタキシャル(EP)層を形成する方法、もしくは同様にVoid欠陥を有するウェーハを高温熱処理する方法、更には酸化膜を介して無欠陥層を貼り合わせる方法など、様々な方法で無欠陥化の達成が試みられている。上記の方法により製造されたウェーハの無欠陥化はパーティクルカウンター等の様々な方法で確認されるが、それらの高感度化に伴いより高いレベルでの無欠陥化が要求される様になってきている。
一方で、無欠陥化だけでなく、ウェーハの抵抗率の精密な制御法も要求される様になってきている。例えば、携帯電話やデジタルカメラに使われる撮像素子では光電効果によりキャリアを生成させ、それをエネルギー障壁内に溜め、光の強弱を認識するが、光電効果やエネルギー障壁特性は抵抗率に依存して変化する。また、省エネルギーデバイスとして需要が伸びているパワーデバイスでは、電流を流しているときのOn抵抗や電流を止めている時の耐圧が重要な特性であるが、これも抵抗率に影響される。従って、抵抗率を精密に制御することが必要であるが、そのためにはデバイス中に発生するドナーにも注目する必要がある。
一般的に、チョクラルスキー(CZ)法によって製造された結晶から切り出されたウェーハは酸素を含んでおり、この酸素がドナー化して抵抗率が変化してしまうというデメリットがある。従って、低酸素濃度化すればこのドナーの影響を低減することが可能である。一方で、この酸素がデバイス熱処理中に析出しBMD(Bulk Micro Defect)を形成すると汚染不純物を捕らえてくれる(ゲッタリング)というメリットもあり、従来は比較的高酸素濃度結晶が用いられてきた。しかし近年のデバイス工程の進歩により、必ずしもゲッタリング能力が必要ということはなくなってきており、また、BMDが耐圧劣化やリークを起こすというデメリットもあるため、ウェーハの低酸素濃度化が有効な選択肢のひとつと考えられてきている。
CZ単結晶は、一般的に石英ルツボ内で溶融されたシリコン原料から育成される。この際に石英ルツボから酸素が溶出する。溶出した酸素の大半は蒸発してしまうが、極一部はシリコン原料のメルト内を通じて結晶成長界面直下まで届くので、育成されたシリコン単結晶は酸素を含有している。この含有された酸素はデバイス作製時等の熱処理によって移動凝集してBMDと呼ばれる酸素析出物を形成する。先に述べたように、BMDが形成されると不純物をゲッタリングすると言う利点がある一方、リークや耐圧の問題が発生する可能性がある。BMDは酸素濃度を低下させると極端に発生を抑えることができる。低酸素濃度化技術としては特許文献1には磁場印加CZ(MCZ)法で結晶回転やルツボ回転を低速化させることが開示されており、2×1017(atoms/cm)といったかなりの低酸素濃度を達成できることが知られている。
また、CZ単結晶中には結晶成長中に形成される結晶欠陥(Grown−in欠陥)が存在していることが知られている。通常、シリコン単結晶には、真性の点欠陥であるVacancyとInterstitial Siとがある。これらの真性の点欠陥の飽和濃度は温度の関数であり、結晶育成中の急激な温度の低下に伴い、点欠陥の過飽和状態が発生する。過飽和となった点欠陥は、対消滅や外方拡散・坂道拡散などによって、過飽和状態を緩和する方向に進む。一般的にはこの過飽和状態を完全に解消できるわけではなく、最終的にVacancyかInterstitial Siかのどちらか一方が優勢な過飽和の点欠陥として残る。結晶成長速度が速いとVacancyが過飽和状態となりやすく、逆に結晶成長速度が遅いとInterstitial Siが過飽和状態になりやすいことが知られている。この過飽和状態の濃度がある一定以上となれば、これらが凝集し、結晶成長中に結晶欠陥(Grown−in欠陥)を形成する。
Vacancyが優勢な領域(V領域)の場合のGrown−in欠陥としてはOSF核やVoid欠陥が知られている。OSF核は、結晶から切り出したサンプルをウェット酸素雰囲気中で1100℃程度の高温で熱処理すると、表面からInterstitial Siが注入され、OSF核の周りで積層欠陥(SF)が成長し、このサンプルを選択エッチング液内で揺動させながら選択エッチングした際に積層欠陥として観察される欠陥である。酸化処理によって積層欠陥が成長することからOSF(Oxygen induced Stacking Fault)と呼ばれている。
Void欠陥は、Vacancyが集まってできた空洞状の欠陥であり、内部の壁に内壁酸化膜と呼ばれる酸化膜が形成されていることが知られている。この欠陥は、検出される方法によって幾つかの呼称が存在する。レーザー光線をウェーハ表面に照射し、その反射光・散乱光などを検出するパーティクルカウンターによって観察された場合はCOP(Crystal Originated Particle)と呼ばれる。選択エッチング液内でサンプルを揺動させないで比較的長時間放置したあとに流れ模様として観察された場合は、FPD(Flow Pattern Defect)と呼ばれる。赤外レーザー光線をウェーハの表面から入射し、その散乱光を検出する赤外散乱トモグラフ(LST: Laser Scattering Tomography)によって観察された場合には、LSTDと呼ばれる。これらは検出方法が異なっているが全てVoid欠陥であると考えられている。
一方でInterstitial Siが優勢な場合、Interstitial Siが凝集した結晶欠陥が形成される。これの正体は明確ではないが転位ループ等と考えられており、巨大なものは転位ループクラスターとしてTEM(Transmission Electron Microscopy)観察される。このInterstitial SiのGrown−in欠陥は、FPDと同様のエッチング方法、つまり選択エッチング液内でサンプルを揺動させないで比較的長時間放置することで、貝殻状の大きなピットとして観察される。これはLEP(Large Etch Pit)と呼ばれている。
特開平5−155682号公報 特開2000−44389号公報 特開2000−109396号公報 特開2001−106594号公報 特開2000−344598号公報 特開2010−16099号公報
前述したように、EPウェーハは、サブウェーハ表面にVoid欠陥があってもEP層を堆積させる際に埋まるので、表面無欠陥を満たすことのできるウェーハのひとつである。そのため、従来ではサブに用いるウェーハに低欠陥ウェーハや無欠陥ウェーハを用いることはなかった。しかし、EPウェーハでは、EP層の堆積時にウェーハが高温の熱履歴を受けることにより、酸素析出ができにくくなり、ゲッタリング能力が低くなるという問題があった。この問題に対し、特許文献2では窒素をドープしてゲッタリング能力を向上する技術が開示されている。しかし、窒素ドープにより高温でも安定した酸素析出物が発生し、EP層に欠陥が生じてしまうという問題がさらに起こった。特許文献3ではこのような欠陥を防ぐためサブの欠陥サイズを直径換算で0.1μm以上かつ欠陥密度を5×10/cm以下と規定している。また、この問題に対し、特許文献4ではウェーハを低酸素濃度化する方法が開示されている。それでもなお、これらはまだ充分に低欠陥レベルとは言えなかった。特に最近では、EPウェーハのコストダウンのためにEP層を薄くしたり、評価機器の高感度化などにより、EP層の下のサブのGrown−in欠陥が透けて見えたり、サブのGrown−in欠陥のためにわずかにEP層が窪んだり、という問題が顕在化してきており、このレベルでは不十分であった。
さらに特許文献5では、窒素と炭素とをドープして無欠陥にしたウェーハにEP層を積む技術が開示されている。しかし、炭素をドープするとキャリアが異常拡散したり、酸素析出が過剰に発生したり、または炭素と酸素からなるNewドナーを形成したり、といった問題がある。なお、上記に示した発明は、いずれもゲッタリング能力を期待してなされたものであり、BMDが発生することを狙っている。しかし、先に述べたように、近年のデバイスプロセスの向上によりゲッタリング能力が不要な場合もでてきており、そのような場合に用いるにはBMDは耐圧特性やリーク特性の劣化を招く可能性がある技術であった。
これらを解決可能な技術として、特許文献6には低酸素無欠陥結晶から切り出されたサブにEP層を積む技術が開示されている。しかしながら、低酸素濃度化することによりウェーハ強度が低下してしまい、EP層を積む際にスリップが生じてしまうという問題があった。
このような状況から、EPウェーハのサブとして用いることのできる低欠陥ウェーハ又は無欠陥ウェーハが要求されていた。
本発明は、上記問題点に鑑みてなされたものであって、CZ法によるシリコン単結晶の製造方法であって、Grown−in欠陥特性に優れ、かつスリップ耐性があり、さらに酸素ドナーが発生しにくく、EPサブ等に用いた場合にも好適な結晶を製造できる成長条件を明らかにし、さらに酸素濃度の低下によって製造のマージンが広がる点を明確にすることで効率よく製造できることを示し、それにより先端半導体デバイスの材料として好適に用いることのできるシリコン単結晶を高生産性(高成長速度)かつ高歩留り(高製造マージン)で製造する方法を提供することを目的とする。
上記課題を解決するために、本発明は、
チョクラルスキー法によるシリコン単結晶の製造方法であって、
前記シリコン単結晶中の窒素濃度[N]が1×1013(/cm)以上5×1015(/cm)以下、かつ、酸素濃度[Oi]が9.2×1017(atoms/cm ASTM’79)以下であり、前記シリコン単結晶の育成における成長速度をV(mm/min)、結晶成長界面近傍での温度勾配をG(K/mm)とした場合にその比V/Gが、0.17≦V/G≦−1.85×10−19×[Oi]+0.36を満たす成長条件で単結晶を成長することで、選択エッチングによりFPD及びLEPが検出されないシリコン単結晶を製造することを特徴とするシリコン単結晶の製造方法を提供する。
このようなシリコン単結晶の製造方法によれば、Grown−in欠陥特性に優れ、かつスリップ耐性があり、さらに酸素ドナーが発生しにくいシリコン単結晶を製造できる。
また、前記シリコン単結晶中の酸素濃度[Oi]が4.0×1017(atoms/cm ASTM’79)以下であり、前記成長条件を0.17≦V/G≦−1.25×10−19×[Oi]+0.24を満たすものとすることで、LSTDが検出されないシリコン単結晶を製造することが好ましい。
このようなシリコン単結晶の製造方法であれば、さらにGrown−in欠陥特性を向上させたシリコン単結晶を製造することができる。
さらに、前記シリコン単結晶の製造方法で製造されたシリコン単結晶から切り出したシリコン単結晶ウェーハにエピタキシャル層を堆積させるシリコン単結晶ウェーハの製造方法を提供する。
このような製造方法であれば、低酸素濃度であっても窒素がドープされているためスリップ耐性に優れておりエピタキシャル層の堆積を容易に行うことができる。また、サブのGrown−in欠陥特性が優れているため、エピ欠陥のないエピタキシャルウェーハを製造できる。
さらに、前記シリコン単結晶の製造方法で製造されたシリコン単結晶から切り出したシリコン単結晶ウェーハに熱処理を施すシリコン単結晶ウェーハの製造方法を提供する。
このような製造方法であれば、低酸素濃度であっても窒素がドープされているため熱処理を施す際のスリップ耐性を強化することができ、また、サブのGrown−in欠陥特性が優れているので、表面近傍の欠陥が消えているアニールウェーハを製造できる。
また、前記シリコン単結晶ウェーハの裏面に、ポリシリコン膜形成、サンドブラスト、イオン注入のいずれかの処理を施し外因性ゲッタリング能力を付加させることが好ましい。
このように、上記製造方法で製造されたシリコン単結晶ウェーハは、必要に応じて外因性ゲッタリング能力を付加させることができる。
さらに、上記シリコン単結晶ウェーハの製造方法により製造されたシリコン単結晶ウェーハを提供する。
このようなシリコン単結晶ウェーハは、欠陥特性に優れている上、低酸素濃度であるためデバイス等の熱処理による酸素ドナーの発生量が少なく、先端半導体デバイスの材料として好適に用いることができる。
本発明のシリコン単結晶の製造方法は、低酸素濃度かつ窒素ドープによりGrown−in欠陥特性に優れ、かつスリップ耐性及び酸素ドナー特性に優れた結晶を製造できる成長条件を明らかにし、さらに酸素濃度の低下によって製造のマージンが広がる点を明確にすることで効率よく製造できることを示すことで、先端半導体デバイスの材料として好適に用いることができるシリコン単結晶を高生産性(高成長速度)かつ高歩留り(高製造マージン)で製造できる。さらに、このシリコン単結晶をウェーハとしたときにはスリップ耐性も優れているため、例えば、EP層を積むことが容易であり、酸素ドナーによる抵抗率変動が少ないので、より精密な抵抗率制御を必要とする撮像素子などにも好適に用いることができる。
CZ単結晶製造装置の一例を示す概略図である。 実験で調査した窒素ドープした場合におけるV/Gと酸素濃度との関係性を表し、結晶欠陥発生状況をプロットしたグラフである。 実験で調査した窒素ドープ無しの場合におけるV/Gと酸素濃度との関係性を表し、結晶欠陥発生状況をプロットしたグラフである。 実施例1で作製したポリッシュドウェーハのパーティクルを観察した一例を示した概略図である。 実施例2で作製したエピウェーハのパーティクルを観察した一例を示した概略図である。
前述したように、先端半導体デバイスの材料として用いるウェーハには、結晶欠陥が少ないことと酸素濃度が低いことが望まれている。
前述の結晶欠陥の検出法の感度は、パーティクルカウンターの性能(波長や検出感度)、赤外散乱トモグラフの性能(入射光強度や検出感度)、加えて酸素濃度などによって影響されるので一概には決め付けられないが、本発明者らの実験の結果から、少なくとも低酸素濃度領域ではLSTD>COP〜FPDとなり、LSTDの感度が高いと考えられる。この検出感度の差は、低酸素濃度化によってVoid欠陥中の内壁酸化膜が薄くなる等の変化が生じるためと考えられる。FPDは選択エッチングという化学反応による検出法であり検出感度が内壁酸化膜に影響されるのに対し、LSTDは誘電率差による光の散乱という物理現象による検出法であり、内壁酸化膜が無い方が誘電率差が大きくなるためではないかと想像される。
これに対して、本発明者らは低酸素濃度でかつ少なくともVoid欠陥がFPDとして検出されない程度の低欠陥ウェーハであれば、パワーデバイス用等の先端品種に用いることができること、また、欠陥形成温度帯の急冷化によって、低酸素濃度でかつFPDが検出されない結晶を製造できることを見出した。
上記のことを踏まえ、本発明者らはさらに、結晶の成長速度と結晶成長界面近傍の温度勾配との比の上限値が結晶中の酸素濃度との関数にできることを見出し、この関数がFPDやLSTDといった結晶欠陥の検出されない領域を表すことができることを見出し、さらに、結晶中の窒素濃度の値を特定の値にし、酸素濃度を低減させていくことで結晶欠陥が検出されない領域が広がっていくことを見出して本発明を完成させた。
すなわち、本発明によれば、
チョクラルスキー法によるシリコン単結晶の製造方法であって、
前記シリコン単結晶中の窒素濃度[N]が1×1013(/cm)以上5×1015(/cm)以下、かつ、酸素濃度[Oi]が9.2×1017(atoms/cm ASTM’79)以下であり、前記シリコン単結晶の育成における成長速度をV(mm/min)、結晶成長界面近傍での温度勾配をG(K/mm)とした場合にその比V/Gが、0.17≦V/G≦−1.85×10−19×[Oi]+0.36を満たす成長条件で単結晶を成長することで、選択エッチングによりFPD及びLEPが検出されないシリコン単結晶を製造することを特徴とするシリコン単結晶の製造方法を提供する。
ここで、予めCZ単結晶製造装置について説明しておく。
図1のCZ単結晶製造装置20は、メインチャンバー1と、メインチャンバー1内で原料融液4を収容する石英ルツボ5及び黒鉛ルツボ6と、石英ルツボ5及び黒鉛ルツボ6の周囲に配置された加熱ヒーター7と、加熱ヒーター7の外側周囲の断熱部材8と、メインチャンバー1の上部に接続され、育成したシリコン単結晶棒3を収納する引き上げチャンバー2とを備えて構成されている。引き上げチャンバー2には炉内を循環させるガスを導入するガス導入口10が設けられ、メインチャンバー1の底部には炉内を循環したガスを排出するガス流出口9が設けられている。また、加熱ヒーター7や原料融液4からの熱の輻射を遮断するための遮熱部材13も設けることができる。石英ルツボ5及び黒鉛ルツボ6は結晶成長軸方向に昇降可能であり、結晶成長中に結晶化して減少した原料融液4の液面下降分を補うように石英ルツボ5及び黒鉛ルツボ6を上昇させる。これにより、原料融液4の液面の高さはほぼ一定に保たれる。
さらに、製造条件に合わせて、メインチャンバー1の外側に磁場発生装置(不図示)を設置し、原料融液4に水平方向あるいは垂直方向の磁場を印加することによって、原料融液4の対流を抑制し、単結晶の安定成長を図る、いわゆるMCZ法の装置として用いることもできる。
また、このようなCZ単結晶製造装置20は、メインチャンバー1の天井部から石英ルツボ5に収容された原料融液4の液面に向かって延伸し、育成中のシリコン単結晶棒3を囲繞する円筒形状の冷却筒11と、該冷却筒11の内側に取り付けられた冷却補助筒14とを有することができる。さらに、この冷却筒11には、冷却媒体を導入するための冷却媒体導入口12を設けることができる。
このような冷却筒11の材質としては、鉄、クロム、ニッケル、銅、チタン、モリブデン、タングステン、及びこれらのいずれかを含む合金のうちのいずれかであることが好ましい。または、チタン、モリブデン、タングステン、ニッケル、及び白金族金属のうちのいずれかの金属で被覆されたものであることも好ましい。
冷却筒11の材質として、特には、鉄、クロム、ニッケルの合金であるSUSが汎用性が高く使いやすい。
また、冷却補助筒14の材質は、高温で安定であり、且つ熱伝導率の高いものが好ましく、黒鉛材、炭素複合材、ステンレス、モリブデン、及びタングステンのいずれかであることが好ましい。特には、熱伝導率が良いことに加え、熱の輻射率が高く結晶からの熱を吸熱しやすい黒鉛材が好ましい。
以下に、上記のような単結晶製造装置20によるシリコン単結晶の育成方法の一例を説明する。
まず、石英ルツボ5内で、シリコンの高純度多結晶原料を融点(1412℃)以上に加熱して融解し、原料融液4とする。次に、ワイヤを巻き出すことにより、原料融液4の表面略中心部に種結晶の先端を接触または浸漬させる。その後、石英ルツボ5、黒鉛ルツボ6を適宜の方向に回転させるとともに、ワイヤを回転させながら巻き取り、種結晶を引き上げることにより、シリコン単結晶棒3の育成を開始する。
本発明のシリコン単結晶の製造方法は、シリコン単結晶中の窒素濃度[N]、酸素濃度[Oi]、単結晶の成長速度Vと結晶成長界面近傍での温度勾配Gとの比V/Gを適切な値に調整することで、低欠陥又は無欠陥のシリコン単結晶を得ることができる。
シリコン単結晶中の窒素濃度[N]は、例えば、窒素をドープすることで調製することができる。[N]が1×1013(/cm)以上5×1015(/cm)以下になるように窒素をドープすることにより、Grown−in欠陥のサイズを縮小することができる。[N]が1×1013(/cm)未満となると、窒素ドープによる欠陥縮小効果が弱くなってしまう。また、5×1015(/cm)を超えるとシリコン中の窒素の固溶限界に近づいてしまい、単結晶化が難しくなってしまう。
シリコン単結晶中の酸素濃度[Oi]を、9.2×1017(atoms/cm ASTM’79)以下の低酸素濃度側とするのは、低酸素濃度化によって欠陥が検出されない領域を広げることができるからである。[Oi]が低ければ低いほどその効果が大きいが、石英ルツボを使ったCZ法においては、[Oi]が完全に0となることは無いので、現実的には0.1×1017(atoms/cm ASTM’79)以上である。また、窒素ドープ品では、窒素と酸素から成るNOドナーが形成されて抵抗率に悪影響を及ぼす可能性がある。このNOドナーの発生量は[Oi]に強く依存するため、低酸素濃度化によってこの影響を抑制することができる。なお、ここで酸素濃度を[Oi]と表記しているが、添え字の「i」はInterstitialを意味する。酸素原子はシリコン結晶中で格子間(Interstitial)に存在し、FT−IR(赤外吸収)法を用いると、格子間酸素Oiによる特定の波長の吸収が観察され、その吸光度から酸素の濃度を求められる。これによって求められた酸素濃度は格子間酸素Oiの濃度であるので[Oi]と表している。
本発明のシリコン単結晶の製造方法は、シリコン単結晶の育成における成長速度をV(mm/min)、結晶成長界面近傍での温度勾配をG(K/mm)とした場合にその比V/Gが、0.17≦V/G≦−1.85×10−19×[Oi]+0.36を満たす成長条件で単結晶を成長させる。V/Gが0.17(mm/(K・min))未満となると選択エッチングによりLEPが検出され、デバイス作製時にリーク等の問題を引き起こしてしまう。また、V/Gが−1.85×10−19×[Oi]+0.36(mm/(K・min))を超えると、選択エッチングによりFPDが検出され、デバイス作製時に耐圧劣化等の問題を引き起こしてしまう。
ここで、V/Gの上限値を酸素濃度[Oi]の関数としたのは、FPDが検出されない領域が酸素濃度の低下によって広がっていくことを見出し、条件式として表すことが可能となったからである。
ここで、FPD及びLEPの検出方法としては、例えば、フッ酸・硝酸・酢酸・水からなる選択性のあるエッチング液に、シリコン単結晶から切り出されたサンプルを揺動せずに放置する選択エッチング方法を挙げることができる。このような検出方法により、流れ模様を伴うピットであるFPD及び貝殻状のピットであるLEPと呼ばれる欠陥が観察される。
上記の条件、すなわち、[N]が1×1013(/cm)以上5×1015(/cm)以下で、かつ、[Oi]が9.2×1017(atoms/cm ASTM’79)以下であり、成長速度Vと結晶成長界面近傍での温度勾配Gとの比V/Gが0.17≦V/G≦−1.85×10−19×[Oi]+0.36を満たす成長条件でシリコン単結晶を育成すれば、その結晶から切り出されたサンプルを選択エッチングしてもFPD及びLEPが検出されない低欠陥結晶を得ることが可能であり、先端半導体デバイスの好適なシリコン単結晶を得ることができる。
上記で述べた条件で育成した結晶ではFPD及びLEPは検出されない。しかし、この結晶をさらに詳細に見ると、FPDは見えないものの、赤外散乱法によって検出される欠陥(LSTD)が見える場合がある。これは先に述べたように、少なくとも低酸素濃度領域においては、LSTD>FPDとLSTDの検出感度が高いことによる。
このLSTDも検出されない結晶を得るためには、[N]が1×1013(/cm)以上、5×1015(/cm)以下であり、かつ、[Oi]が4.0×1017(atoms/cm ASTM’79)以下であって、成長速度Vと結晶成長界面近傍での温度勾配Gとの比V/G(mm/(K・min))を0.17≦V/G≦−1.25×10−19×[Oi]+0.24とする成長条件でシリコン単結晶を育成すればよい。この様にすればFPD、LEPも検出されることはなく、さらに、LSTDが検出されないため好ましい。
酸素濃度[Oi]を4.0×1017(atoms/cm ASTM’79)以下のとするのは、LSTDすら見えない無欠陥領域が低酸素濃度化によって得やすくなるためである。酸素濃度が低ければ低いほどその効果が大きいが、石英ルツボを使ったCZ法においては、酸素濃度が完全に0となることは無いので、現実的には0.1×1017(atoms/cm ASTM’79)以上である。
成長速度と結晶成長界面近傍での温度勾配との比V/Gを0.17(mm/(K・min))以上とするのはLEPが検出されないためである。また、V/Gを−1.25×10−19×[Oi]+0.24以下とするのは、これ以上ではLSTDが検出されるからである。
ここにおいても、V/Gの上限値を酸素濃度[Oi]の関数としたのは、LSTDが検出されない範囲がFPDと同様に酸素濃度の低下によって広がっていくことを見出し、条件式として表すことが可能となったからである。また、FPDが検出されない場合におけるV/Gの上限値よりも低い値となっているのは、先に述べたように、少なくとも低酸素濃度領域においては、LSTD>FPDとLSTDの検出感度が高いことによる。
上記の条件、すなわち、[N]が1×1013(/cm)以上5×1015(/cm)以下で、かつ、[Oi]が4.0×1017(atoms/cm ASTM’79)以下であり、成長速度Vと結晶成長界面近傍での温度勾配Gとの比V/Gが0.17≦V/G≦−1.25×10−19×[Oi]+0.24を満たす条件でシリコン単結晶育成すれば、その結晶から切り出されたサンプルを選択エッチングしてもFPD及びLEPが検出されず、さらにLSTDが検出されることの無い無欠陥結晶を得ることが可能であり、先端半導体デバイスにより好適なシリコン単結晶を得ることができる。
上記のような製造方法で製造されたシリコン単結晶は、例えば通常の方法に従い、スライス、面取り、研削、エッチング、鏡面仕上げ研磨等の工程を経てウェーハに加工することで、低欠陥又は無欠陥のシリコン単結晶ウェーハを製造することができる。このようなシリコン単結晶ウェーハはそのままの状態でデバイス作製の工程に移ることができるが、目的に応じて各種処理を施す工程を加えることができる。
本発明のシリコン単結晶ウェーハは、エピタキシャル(EP)層を堆積させることができる。また、抵抗率を変化させる構造を作製するために、EP層の抵抗率を基板(サブ)と異なるものとすることができる。このサブは、窒素がドープされた低酸素濃度ウェーハなので、従来の窒素ドープしたウェーハで問題となるような高温で安定な巨大酸素析出物が無く、EP層を形成した場合にも欠陥が発生することが無い。しかもFPD・LEPが検出されないレベルに制御されているので、数μm程度の薄いEP層を積んだ場合においても、サブウェーハの欠陥がEP層に転写されて段差となったり、サブウェーハの欠陥が透けて見えたり、といった問題が発生することが無い。
また、低酸素濃度ウェーハをサブウェーハとして用いた場合においては、酸素原子の減少により材料強度が低下し、降伏応力が低下し、スリップ耐性が弱まることが知られている。例えば、低酸素濃度サブウェーハではEP層を積んだだけでスリップが多発してしまう。しかしながら、本発明に係るシリコン単結晶ウェーハでは、低酸素濃度ではあるが、窒素をドープしたことによりスリップ耐性が向上しており、EP成長等の熱処理を行ってもスリップの発生を抑制することができる。
このように、本発明のシリコン単結晶ウェーハはEP層を容易に堆積させることができ、特に、基板の酸素濃度や表層の結晶欠陥の影響を受けやすいEP層の厚さが10μm以下の薄膜のEPウェーハとして好適に用いることができる。このようなEPウェーハは、低酸素濃度基板のため、酸素ドナーによる抵抗率変化の心配が少なく、例えば、パワーデバイスや撮像素子の材料として好適に用いることができる。
また、本発明のシリコン単結晶ウェーハは、アニール用のサブウェーハとし、これに熱処理(アニール)を施したアニールウェーハとすることにより先端半導体デバイスで良好なパフォーマンスを発揮することができる。このときの熱処理条件は特に限定されず、通常の条件を適用することができる。
通常、サブウェーハにアニールを行う目的は、サブウェーハの表層近傍の欠陥特性を改質したり、表層近傍の酸素を外方拡散して低酸素濃度化したりすることにある。しかし、本発明に係るシリコン単結晶ウェーハは、元々欠陥特性に優れ、酸素濃度も低いので、軽微な熱処理を施すだけで改質されやすく、目的の品質を容易に得ることが可能である。このためコストの高いアニール処理を短時間化できたり、低温化できたりと、コスト面でのメリットが生じる。またアニールした際に問題となるスリップも、窒素をドープしてあるためにスリップ耐性の強化が図られており、発生を抑制することができる。
一方、上記で述べてきたシリコン単結晶ウェーハは窒素ドープされたものではあるものの低酸素濃度のため、BMDによるゲッタリング効果はほとんど期待できない。近年のデバイス工程の進歩によりゲッタリング能力は必ずしも必要ではないが、必要な場合には上述のシリコン単結晶ウェーハの裏面に、ポリシリコン膜形成、サンドブラスト、イオン注入のいずれかを施し外因性ゲッタリング(EG)能力を付加させることができる。
シリコン単結晶ウェーハの裏面にポリシリコン膜形成又はサンドブラストによるEG処理を行うことによって、デバイス活性層側の不純物や欠陥を低減させることができる。ポリシリコン膜形成、サンドブラストは公知のいずれの方法をも適用できる。
また、EG処理としてイオン注入を行うことによって、デバイス活性層の近くの特定の深さにゲッタリング能力を有する歪み層を形成することができるため、デバイス活性層の不純物濃度の低減を容易に達成することができる。このイオン注入としては、例えば炭素イオン注入を挙げることができる。
このように、本発明のシリコン単結晶ウェーハは、目的に応じて各種処理を施す工程を加えることができ、メモリー、CPU、システムLSI、パワーデバイス、撮像素子、太陽電池など先端半導体デバイスの材料として好適に用いることができる。
以下、実験例、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実験)
本発明を完成させるにあたり、各種Grown−in欠陥の発生するV/Gの酸素濃度依存性を調査した。各種欠陥が発生する条件はV/Gによって大きく影響されることが知られている。また窒素ドープによっても影響されることが知られている。この他にも、欠陥形成温度帯の通過時間によっても欠陥サイズが小さくなり、FPDやLSTDとして検出されなくなり無欠陥領域が広がる。従って、極端な急冷もしくは徐冷の場合には欠陥領域がV/Gだけで線引きできなくなってしまう。そこで今回は概略図を図1に示した、冷却水によって冷却された冷却筒を有する構造を持つ、比較的急冷が可能なCZ単結晶製造装置を用いてすべてのデータ取りを行った。これらの製造装置における、欠陥形成温度帯と言われる1150℃から1080℃までの距離は、結晶中心部で成長界面から上に17mmから35mmの間である。尚、窒素ドープをすると欠陥形成温度が低温化すると言われるが、ここでは簡単のため窒素ドープしていない場合の欠陥形成温度帯を用いて表現した。また成長速度を様々に変化させることで、V/Gも変化させたが、この時の成長速度は0.4mm/minから1.1mm/minの間であって、極端に欠陥形成温度帯の通過時間を短くするような条件は用いていない。またCZ法(MCZ法を含む)を用いて、直径が200mmまたは300mmの結晶を育成した。実際の直径は円筒研削によって削り取る分があるため、2−3%程度太めに育成している。
これらの条件の下、窒素をドープした場合と窒素をドープしていない場合、それぞれで結晶を育成した。それらの結晶の酸素濃度及び結晶欠陥発生状況を調査し、欠陥マップを完成させた。窒素をドープした結晶においては、結晶中での窒素濃度[N]が3×1013(/cm)以上、1×1015(/cm)以下となる条件にて結晶を育成した。育成した結晶の酸素濃度は、結晶から切り出されたウェーハ状のサンプルを高輝度平面研削した後、FT−IR法により求めた。FPD及びLEP評価はウェーハ状サンプルを平面研削・洗浄・混酸によるミラーエッチングを行った後、フッ酸・硝酸・酢酸・水からなる選択性のあるエッチング液にサンプルを揺動せず放置し、エッチングによる取り代が両側で25±3μmになるまで放置した後、光学顕微鏡によってカウントした。LSTDの評価は同一サンプルをへき開し、赤外散乱トモグラフ(三井金属社製MO441)を用いて調査した。なお同サンプルをウェット酸素雰囲気中で1150℃100min熱処理した後、サンプルを揺動させながら選択エッチングし、光学顕微鏡により積層欠陥を観察してOSFも調査した。
以上の調査結果を、それぞれ測定された酸素濃度を横軸に、成長速度と育成した結晶装置における結晶成長界面近傍での温度勾配から計算したV/Gを縦軸にしてプロットした。結晶成長界面近傍での温度勾配は市販のシミュレーションソフトFEMAGを用いて計算した温度分布から、融点(1412℃)と1400℃との間で求めた。窒素をドープした場合の結果を図2に、窒素ノンドープの場合の結果を図3に示した。この結果から、窒素をドープしない場合、FPDは検出されないがLSTDが検出される領域(もちろんLSTDが検出されるのでV−rich側でありLEPは検出されない)や、FPD,LEP,LSTDのいずれも検出されない領域が酸素濃度の低下と共にわずかに広がっている様子がわかる。
これに対し、窒素をドープした場合は、FPDは検出されないがLSTDが検出される領域は酸素濃度の低下と共に広がり、V/Gが−1.85×10−19×[Oi]+0.36以下を満たす広い領域で観察された。またFPD,LEP,LSTDのいずれも検出されない領域も酸素濃度の低下と共に広がり、V/Gが−1.25×10−19×[Oi]+0.24以下を満たす広い領域で観察された。
(実施例1)
概略図を図1に示したCZ単結晶製造装置を用い、MCZ法により直径200mmの単結晶を育成した。この単結晶製造装置における結晶成長界面近傍での温度勾配は3.50(K/mm)である。この装置を用い、窒素濃度3〜6×1014(/cm)の範囲で窒素をドープし、成長速度を(1)0.64mm/min、(2)0.70mm/min、(3)0.90mm/minとした3水準の結晶を育成した。従ってV/Gはそれぞれ(1)0.183(mm/(K・min))、(2)0.200(mm/(K・min))、(3)0.257(mm/(K・min))であった。また狙い酸素濃度を(1)と(3)は3×1017(atoms/cm ASTM’79)、(2)を7.5×1017(atoms/cm ASTM’79)とした。これらの結晶からウェーハ状サンプルを切り出して実験と同様の方法でFT−IR法により酸素濃度を測定した。その結果、それぞれの酸素濃度は(1)3.2×1017(atoms/cm ASTM’79)、(2)7.2×1017(atoms/cm ASTM’79)、(3)2.6×1017(atoms/cm ASTM’79)であった。従って、(1)のサンプルはFPD,LEP,LSTDのいずれも検出されない領域、(2)、(3)のサンプルは FPDは検出されないがLSTDが検出される領域で育成したことになる。
実際にこれら結晶から切り出したサンプルを用いて、欠陥の評価を行った。欠陥の評価方法は実験と同じ方法を用いて行った。その結果、サンプル(1)ではFPD、LEP、LSTDのいずれも検出されなかった。一方で、サンプル(2)と(3)ではFPD、LEPは検出されなかったが、LSTDが検出された。従って、実験で求められた関係が正しいことが確認された。
これらの結晶から切り出されたブロックから、スライス、エッチング、ポリッシュ等の工程を経てポリッシュドウェーハ(PW)を作製した。これらのウェーハをパーティクルカウンターにより評価した(図4参照)。その結果、実パーティクルも含めて0.1μm以上のパーティクルが(1)1.6個/wafer、(2)4.8個/wafer、(3)9.1個/wafer、といずれも0.03/cm以下であった。このポリッシュドウェーハでパワーデバイスの重要特性であるOn抵抗特性・リーク特性・耐圧特性を評価した結果、従来パワー用として用いられてきたFZ−PWと同等の性能が得られ、問題なく使えることがわかった。
(比較例1)
成長速度を0.9mm/minとし、従ってV/Gが0.257(mm/(K・min))であり、酸素濃度を実施例1より高い8.5×1017(atoms/cm ASTM’79)及び12×1017(atoms/cm ASTM’79)を狙ったことを除いては、実施例1と同条件で結晶(4)及び(5)を育成した。この結晶から切り出されたサンプルで酸素濃度を測定したところ、それぞれ(4)8.4×1017(atoms/cm ASTM’79)、(5)12.2×1017(atoms/cm ASTM’79)、であった。従って、FPDが検出される領域で結晶を育成したことになる。
これらの結晶から切り出したサンプルを用いて、結晶欠陥の調査を行った。その結果、LEPは検出されなかったが、FPD及びLSTDが観察された。更にこれらの結晶からポリッシュドウェーハを作製して、特性を評価したところ、リーク特性が実施例1のサンプルに比較して劣化していた。FPDとして観察される欠陥がリーク劣化を起こしたものと考えられる。
(実施例2)
実施例1で作製したポリッシュドウェーハをサブウェーハとし、このウェーハに厚さ2μmのEP層を成長させた。このEPWをパーティクルカウンターで測定したところ、図5に示すようにほとんどパーティクルは検出されなかった。またパーティクルカウンターに設けられているスリップを評価するモードを用いて観察しても、スリップは観察されなかった。さらにパーティクルカウンターに比較すると波長がやや長く(532nm)、EP層上だけでなくサブ表面の欠陥も検出することができるMAGICS(レーザーテック社製)を用いて欠陥を観察した。その結果やはり欠陥は検出されなかった。これは本発明により作製されたサブウェーハは結晶欠陥がFPDとして検出されないほどの小さいサイズに制御されており、直径換算0.1μm以上のパーティクルは0.03個/cm以下と、例えば特許文献4で示された密度5×10(/cm)(これを面積当たりに換算すると0.5/cm程度)に比較すると一桁以上少ないためであると考えられる。
(比較例2)
窒素をドープしなかったことを除いては、結晶(5)と同じ条件で結晶(6)を育成した。この結晶からウェーハ状サンプルを切り出して酸素濃度を測定したところ12.4×1017(atoms/cm ASTM’79)であった。この結晶から切り出したサンプルを用いて、結晶欠陥の調査を行った。その結果、LEPは検出されなかったが、FPD及びLSTDが観察された。
この結晶(6)及び比較例1で育成した結晶(4)及び(5)からポリッシュドウェーハを作製した。このウェーハをパーティクルカウンターで観察したところ、どのウェーハもパーティクルが多数カウントされた。これはFPDが検出されない条件ではないため、このFPDとして観察される欠陥がウェーハ表面に多数存在し、これが検出されたためと考えられる。EPサブとして用いる場合、サブの時点で欠陥が観察されてもEP層を積んだ際にそれが埋められるなどして、無害化されていれば問題ないので、次にEP層成長後の評価を行った。
先ずこれらのPWをサブウェーハとして厚さ2μmのEP層を形成した。これをパーティクルカウンターで観察した。その結果、結晶(4)及び(6)から作製したEPWではパーティクルはほとんど観察されなかったが、結晶(5)から作製したEPWではEP層表面にEP欠陥が観察された。これは窒素をドープした上、酸素濃度も高めであるために、高温でも安定な巨大酸素析出ができてしまい、これがEP層成長時にEP欠陥を形成したためと考えられる。
更に波長の長いMAGICSでEPWを観察したところ、どのウェーハでも欠陥が観察された。これは結晶(4)、(5)、(6)どれもFPD欠陥が検出されており、これが2μmという薄いEP層を通して観察されたものと考えられる。
最後にこれらのEPWをパーティクルカウンターのスリップモードを用いて、スリップ評価した。その結果、結晶(4)及び(5)から作製されたEPWではスリップが見られなかったが、結晶(6)から作製されたEPWでは約25%の頻度でスリップが見られた。これは酸素濃度が比較的高めではあるものの、窒素がドープされていないためスリップ耐性が弱く、スリップが入ったものと考えられる。
(実施例3)
実施例1で作製した結晶(3)から作製したポリッシュドウェーハをサブウェーハとし、このウェーハに1200℃で1時間のアニール処理を行った。アニール後のウェーハをパーティクルカウンターで観察した結果、ほとんどパーティクルが検出されなかった。これは元々9個/wafer程度しかなかったサイズの小さい欠陥が、比較的軽微な熱処理によって消滅したためと考えられる。
本発明に係るシリコン単結晶は結晶中に特定の窒素濃度を有するとともに低酸素濃度とするものであり、このようなシリコン単結晶を成長速度と温度勾配との比V/Gの範囲を指定して製造することによりFPDやLSTDといった結晶欠陥が検出されない領域が拡大したものである。従って、本発明のシリコン単結晶の製造方法は製造マージンが拡大するので歩留が向上し、成長速度も高速化するので生産性が向上する。更にはこのような領域に含まれる成長条件で作製したシリコン単結晶ウェーハをサブウェーハとして用いたEPウェーハやアニールウェーハは優れた品質を有する。従って、この主旨に入るものはV/Gの数値が異なっていたとしても、範囲の上限値が酸素濃度との関数であるという定義であれば、本発明の範囲内であると言える。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1…メインチャンバー、 2…引き上げチャンバー、 3…シリコン単結晶棒、
4…原料融液、 5…石英ルツボ、 6…黒鉛ルツボ、 7…加熱ヒーター、
8…断熱部材、 9…ガス流出口、 10…ガス導入口、 11…冷却筒、
12…冷却媒体導入口、 13…遮熱部材、 14、…冷却補助筒、
20…CZ単結晶製造装置。

Claims (6)

  1. チョクラルスキー法によるシリコン単結晶の製造方法であって、
    前記シリコン単結晶中の窒素濃度[N]が1×1013(/cm)以上5×1015(/cm)以下、かつ、酸素濃度[Oi]が9.2×1017(atoms/cm ASTM’79)以下であり、前記シリコン単結晶の育成における成長速度をV(mm/min)、結晶成長界面近傍での温度勾配をG(K/mm)とした場合にその比V/Gが、0.17≦V/G≦−1.85×10−19×[Oi]+0.36を満たす成長条件で単結晶を成長することで、選択エッチングによりFPD及びLEPが検出されないシリコン単結晶を製造することを特徴とするシリコン単結晶の製造方法。
  2. 前記シリコン単結晶中の酸素濃度[Oi]が4.0×1017(atoms/cm ASTM’79)以下であり、前記成長条件を0.17≦V/G≦−1.25×10−19×[Oi]+0.24を満たすものとすることで、LSTDが検出されないシリコン単結晶を製造することを特徴とする請求項1に記載のシリコン単結晶の製造方法。
  3. 請求項1又は請求項2に記載のシリコン単結晶の製造方法で製造されたシリコン単結晶から切り出したシリコン単結晶ウェーハにエピタキシャル層を堆積させることを特徴とするシリコン単結晶ウェーハの製造方法。
  4. 請求項1又は請求項2に記載のシリコン単結晶の製造方法で製造されたシリコン単結晶から切り出したシリコン単結晶ウェーハに熱処理を施すことを特徴とするシリコン単結晶ウェーハの製造方法。
  5. 前記シリコン単結晶ウェーハの裏面に、ポリシリコン膜形成、サンドブラスト、イオン注入のいずれかの処理を施し外因性ゲッタリング能力を付加させることを特徴とする請求項3又は請求項4に記載のシリコン単結晶ウェーハの製造方法。
  6. 請求項3乃至請求項5のいずれか一項に記載のシリコン単結晶ウェーハの製造方法により製造されたものであることを特徴とするシリコン単結晶ウェーハ。
JP2012246574A 2012-11-08 2012-11-08 シリコン単結晶ウェーハの製造方法 Active JP6044277B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012246574A JP6044277B2 (ja) 2012-11-08 2012-11-08 シリコン単結晶ウェーハの製造方法
PCT/JP2013/006073 WO2014073164A1 (ja) 2012-11-08 2013-10-11 シリコン単結晶の製造方法、シリコン単結晶ウェーハの製造方法、及びシリコン単結晶ウェーハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012246574A JP6044277B2 (ja) 2012-11-08 2012-11-08 シリコン単結晶ウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2014094851A true JP2014094851A (ja) 2014-05-22
JP6044277B2 JP6044277B2 (ja) 2016-12-14

Family

ID=50684290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012246574A Active JP6044277B2 (ja) 2012-11-08 2012-11-08 シリコン単結晶ウェーハの製造方法

Country Status (2)

Country Link
JP (1) JP6044277B2 (ja)
WO (1) WO2014073164A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017132686A (ja) * 2016-01-22 2017-08-03 株式会社Sumco シリコン単結晶の製造方法およびシリコンウェーハ
JP2018032668A (ja) * 2016-08-22 2018-03-01 株式会社Sumco シリコン接合ウェーハの製造方法
JP2018098266A (ja) * 2016-12-08 2018-06-21 キヤノン株式会社 光電変換装置、光電変換装置の製造方法およびカメラ
JP6866952B1 (ja) * 2020-07-29 2021-04-28 信越半導体株式会社 窒化物半導体ウェーハおよび窒化物半導体ウェーハの製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109696345A (zh) * 2019-01-31 2019-04-30 内蒙古通威高纯晶硅有限公司 一种磷硼检样棒头部预热拉晶方法
CN112735942B (zh) * 2020-12-30 2022-10-28 有研半导体硅材料股份公司 一种igbt用硅衬底抛光片的制备方法
EP4137613A1 (de) * 2021-08-18 2023-02-22 Siltronic AG Verfahren zur herstellung einer epitaktisch beschichteten hableiterscheibe aus einkristallinem silizium

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000053497A (ja) * 1998-06-04 2000-02-22 Shin Etsu Handotai Co Ltd 窒素ド―プした低欠陥シリコン単結晶ウエ―ハおよびその製造方法
JP2000109396A (ja) * 1998-08-07 2000-04-18 Nippon Steel Corp シリコン半導体基板及びその製造方法
JP2001146498A (ja) * 1999-11-12 2001-05-29 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハおよびその製造方法並びにsoiウエーハ
JP2001274166A (ja) * 2000-03-27 2001-10-05 Wacker Nsce Corp シリコン単結晶基板及びその製造方法
JP2003327493A (ja) * 2002-05-09 2003-11-19 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハ及びエピタキシャルウエーハ並びにシリコン単結晶の製造方法
JP2008294112A (ja) * 2007-05-23 2008-12-04 Sumco Corp シリコン単結晶ウェーハ及びその製造方法
JP2010062466A (ja) * 2008-09-05 2010-03-18 Sumco Corp 垂直シリコンデバイス用シリコンウェーハ及びその製造方法、シリコン単結晶、並びに、垂直シリコンデバイス
JP2010222241A (ja) * 2009-02-25 2010-10-07 Sumco Corp Igbt用シリコン単結晶ウェーハ及びigbt用シリコン単結晶ウェーハの製造方法
JP2012188293A (ja) * 2011-03-08 2012-10-04 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハ

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5733245B2 (ja) * 2012-03-16 2015-06-10 信越半導体株式会社 シリコン単結晶ウェーハの製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000053497A (ja) * 1998-06-04 2000-02-22 Shin Etsu Handotai Co Ltd 窒素ド―プした低欠陥シリコン単結晶ウエ―ハおよびその製造方法
JP2000109396A (ja) * 1998-08-07 2000-04-18 Nippon Steel Corp シリコン半導体基板及びその製造方法
JP2001146498A (ja) * 1999-11-12 2001-05-29 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハおよびその製造方法並びにsoiウエーハ
JP2001274166A (ja) * 2000-03-27 2001-10-05 Wacker Nsce Corp シリコン単結晶基板及びその製造方法
JP2003327493A (ja) * 2002-05-09 2003-11-19 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハ及びエピタキシャルウエーハ並びにシリコン単結晶の製造方法
JP2008294112A (ja) * 2007-05-23 2008-12-04 Sumco Corp シリコン単結晶ウェーハ及びその製造方法
JP2010062466A (ja) * 2008-09-05 2010-03-18 Sumco Corp 垂直シリコンデバイス用シリコンウェーハ及びその製造方法、シリコン単結晶、並びに、垂直シリコンデバイス
JP2010222241A (ja) * 2009-02-25 2010-10-07 Sumco Corp Igbt用シリコン単結晶ウェーハ及びigbt用シリコン単結晶ウェーハの製造方法
JP2012188293A (ja) * 2011-03-08 2012-10-04 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017132686A (ja) * 2016-01-22 2017-08-03 株式会社Sumco シリコン単結晶の製造方法およびシリコンウェーハ
JP2018032668A (ja) * 2016-08-22 2018-03-01 株式会社Sumco シリコン接合ウェーハの製造方法
JP2018098266A (ja) * 2016-12-08 2018-06-21 キヤノン株式会社 光電変換装置、光電変換装置の製造方法およびカメラ
JP6866952B1 (ja) * 2020-07-29 2021-04-28 信越半導体株式会社 窒化物半導体ウェーハおよび窒化物半導体ウェーハの製造方法
WO2022024729A1 (ja) * 2020-07-29 2022-02-03 信越半導体株式会社 窒化物半導体ウェーハおよび窒化物半導体ウェーハの製造方法
JP2022025512A (ja) * 2020-07-29 2022-02-10 信越半導体株式会社 窒化物半導体ウェーハおよび窒化物半導体ウェーハの製造方法

Also Published As

Publication number Publication date
WO2014073164A1 (ja) 2014-05-15
JP6044277B2 (ja) 2016-12-14

Similar Documents

Publication Publication Date Title
JP6044277B2 (ja) シリコン単結晶ウェーハの製造方法
JP5993550B2 (ja) シリコン単結晶ウェーハの製造方法
JP4805681B2 (ja) エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
KR101929506B1 (ko) 실리콘 단결정 웨이퍼의 제조방법
JP5321460B2 (ja) Igbt用シリコン単結晶ウェーハの製造方法
KR101012350B1 (ko) 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법
KR20010101189A (ko) 에피텍셜 웨이퍼용 실리콘 단결정 웨이퍼, 에피텍셜웨이퍼 및 이들의 제조방법 그리고 평가방법
KR20140001815A (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
JP2010222241A (ja) Igbt用シリコン単結晶ウェーハ及びigbt用シリコン単結晶ウェーハの製造方法
JP4092946B2 (ja) シリコン単結晶ウエーハ及びエピタキシャルウエーハ並びにシリコン単結晶の製造方法
KR20140021543A (ko) 실리콘 기판의 제조방법 및 실리콘 기판
KR101001981B1 (ko) 에피텍셜 성장용 실리콘 웨이퍼 및 에피텍셜 웨이퍼 및 그제조방법
JP5151628B2 (ja) シリコン単結晶ウエーハ、シリコン単結晶の製造方法および半導体デバイス
JP2020033200A (ja) シリコン単結晶の製造方法及びシリコンウェーハ
JP2011054821A (ja) エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP4857517B2 (ja) アニールウエーハ及びアニールウエーハの製造方法
US8460463B2 (en) Silicon wafer and method for producing the same
JP2017132686A (ja) シリコン単結晶の製造方法およびシリコンウェーハ
JPWO2009025339A1 (ja) Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
JP2004146470A (ja) シリコンウエーハの製造方法及びシリコンウエーハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160816

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161031

R150 Certificate of patent or registration of utility model

Ref document number: 6044277

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250