JP2000351692A - ＧａＮ半導体結晶成長用Ｓｉウエーハ、それを用いたＧａＮ発光素子用ウエーハ及びそれらの製造方法 - Google Patents
ＧａＮ半導体結晶成長用Ｓｉウエーハ、それを用いたＧａＮ発光素子用ウエーハ及びそれらの製造方法Info
- Publication number
- JP2000351692A JP2000351692A JP16483599A JP16483599A JP2000351692A JP 2000351692 A JP2000351692 A JP 2000351692A JP 16483599 A JP16483599 A JP 16483599A JP 16483599 A JP16483599 A JP 16483599A JP 2000351692 A JP2000351692 A JP 2000351692A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- substrate
- gan
- semiconductor crystal
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Led Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Abstract
(57)【要約】
【課題】 閃亜鉛鉱型結晶構造のＧａＮ層を良好に形成
し得るＧａＮ半導体結晶成長用Ｓｉウエーハを提供す
る。 【解決手段】 ＣＺ法によるＳｉ基板の表面から厚み方
向へ少なくとも３μｍの間に亘って低酸素濃度で酸素析
出物が無く、かつ、表面構造が全面に亘ってダブルステ
ップレーヤになっている。
し得るＧａＮ半導体結晶成長用Ｓｉウエーハを提供す
る。 【解決手段】 ＣＺ法によるＳｉ基板の表面から厚み方
向へ少なくとも３μｍの間に亘って低酸素濃度で酸素析
出物が無く、かつ、表面構造が全面に亘ってダブルステ
ップレーヤになっている。
Description
【０００１】
【発明の属する技術分野】本発明は、青色の発光素子
（例えば、発光ダイオード（ＬＥＤ）やレーザ素子）を
作るためのＧａＮ（窒化ガリウム）半導体結晶成長用Ｓ
ｉ（シリコン）ウエーハ、それを用いたＧａＮ発光素子
用ウエーハ及びそれらの製造方法に関する。
（例えば、発光ダイオード（ＬＥＤ）やレーザ素子）を
作るためのＧａＮ（窒化ガリウム）半導体結晶成長用Ｓ
ｉ（シリコン）ウエーハ、それを用いたＧａＮ発光素子
用ウエーハ及びそれらの製造方法に関する。
【０００２】
【従来の技術】通常、青色の発光素子としてのＧａＮ半
導体結晶は、サファイア基板上にエピタキシャル成長に
よって育成されているが、ＧａＮ半導体結晶とサファイ
ア基板の格子定数の差異による格子不整合を生じたり、
基板としてのサファイアが劈開性、導電性を有しないこ
とによる不具合がある。
導体結晶は、サファイア基板上にエピタキシャル成長に
よって育成されているが、ＧａＮ半導体結晶とサファイ
ア基板の格子定数の差異による格子不整合を生じたり、
基板としてのサファイアが劈開性、導電性を有しないこ
とによる不具合がある。
【０００３】従来、かかる不具合を解消するため、図７
に示すように、基板としてＳｉを用い、Ｓｉ基板３１上
にＧａ（ガリウム）のバリア層３２を介在してＧａＮ半
導体結晶層３３を形成するＧａＮ発光素子用ウエーハと
その製造方法が知られている（特開平１０−２４２０５
５号公報参照）。
に示すように、基板としてＳｉを用い、Ｓｉ基板３１上
にＧａ（ガリウム）のバリア層３２を介在してＧａＮ半
導体結晶層３３を形成するＧａＮ発光素子用ウエーハと
その製造方法が知られている（特開平１０−２４２０５
５号公報参照）。
【０００４】
【発明が解決しようとする課題】しかし、従来のＧａＮ
発光素子用ウエーハとその製造方法では、Ｓｉ基板上へ
のＧａのバリア層の形成は、両者の格子定数の大幅な違
いにより不具合があり、Ｇａのバリア層上への閃亜鉛鉱
型結晶構造のＧａＮ層の形成が困難で、ＧａＮ層の結晶
構造がウルツ鉱型の結晶系となり、発光素子としての青
色発光時の輝度があまりあがらない不具合がある。
発光素子用ウエーハとその製造方法では、Ｓｉ基板上へ
のＧａのバリア層の形成は、両者の格子定数の大幅な違
いにより不具合があり、Ｇａのバリア層上への閃亜鉛鉱
型結晶構造のＧａＮ層の形成が困難で、ＧａＮ層の結晶
構造がウルツ鉱型の結晶系となり、発光素子としての青
色発光時の輝度があまりあがらない不具合がある。
【０００５】このため、Ｓｉ基板とＧａＮ層の中間層と
してウルツ鉱型結晶構造のＧａＮと格子不整合が僅か
０．６％程度のＢＰ（リン化ホウ素）単結晶を用いるこ
とが考えられる。ＢＰ単結晶は、中性子の吸収作用があ
り、原子炉の安全管理や中性子線散乱による物性評価の
ための中性子線センサーとしての用途が期待され研究が
行われている。ＢＰは、閃亜鉛鉱型結晶構造を有し、Ｇ
ａＮとの格子不整合も前述したように僅かである。一
方、Ｓｉとの格子不整合が１６％と大きいが、Ｂ（ホウ
素）とＳｉとの相性がよく、Ｓｉ基板上へのＢＰのエピ
タキシャル成長が報告されているものの、未だ安定的な
結晶成長を行えるまでには至っていない。その理由とし
て、下記の要因が挙げられる。 （１）ＢＰのエピタキシャル成長プロセス中に、Ｓｉ基
板に含まれるＯ（酸素）が外方拡散し、Ｂを酸化するた
め、多結晶化が起こり単結晶成長を阻害する。 （２）Ｓｉ基板３４（図８、図９参照）の表面、すなわ
ち、デバイス製作面にＣＯＰ(Crystal Originated Pari
cle ：ごく軽いエッチングで形成されるピット（０．５
μｍぐらいの小孔））等の欠陥３５があると、結晶方位
の違いによりＢＰの成長速度に差異が生じ、表面の凹凸
が増幅され、表面の均一性（平面度）を欠いてしまう。 （３）Ｓｉ基板３６（図１０参照）の表面がシングルス
テップレーヤの場合、ＢＰの結晶成長中に、Ａ−Ａ面で
フェースの異なるアンチフェーズドドメインが生じ多結
晶化する。 一方、上記要因を解消するため、ＢＰエピタキシャル成
長プロセスにおいて、前処理として、Ｓｉ基板を水素ガ
ス雰囲気において１０００〜１２００℃の温度でアニー
ル処理することが考えられるが、処理時間が長時間とな
る上、高温度に保持するため、新たな表面荒れが発生す
る等の不具合がある。そこで、本発明は、閃亜鉛鉱型結
晶構造のＧａＮ層を良好に形成し得るＧａＮ半導体結晶
成長用Ｓｉウエーハ、それを用いたＧａＮ発光素子用ウ
エーハ及びそれらの製造方法を提供することを目的とす
る。
してウルツ鉱型結晶構造のＧａＮと格子不整合が僅か
０．６％程度のＢＰ（リン化ホウ素）単結晶を用いるこ
とが考えられる。ＢＰ単結晶は、中性子の吸収作用があ
り、原子炉の安全管理や中性子線散乱による物性評価の
ための中性子線センサーとしての用途が期待され研究が
行われている。ＢＰは、閃亜鉛鉱型結晶構造を有し、Ｇ
ａＮとの格子不整合も前述したように僅かである。一
方、Ｓｉとの格子不整合が１６％と大きいが、Ｂ（ホウ
素）とＳｉとの相性がよく、Ｓｉ基板上へのＢＰのエピ
タキシャル成長が報告されているものの、未だ安定的な
結晶成長を行えるまでには至っていない。その理由とし
て、下記の要因が挙げられる。 （１）ＢＰのエピタキシャル成長プロセス中に、Ｓｉ基
板に含まれるＯ（酸素）が外方拡散し、Ｂを酸化するた
め、多結晶化が起こり単結晶成長を阻害する。 （２）Ｓｉ基板３４（図８、図９参照）の表面、すなわ
ち、デバイス製作面にＣＯＰ(Crystal Originated Pari
cle ：ごく軽いエッチングで形成されるピット（０．５
μｍぐらいの小孔））等の欠陥３５があると、結晶方位
の違いによりＢＰの成長速度に差異が生じ、表面の凹凸
が増幅され、表面の均一性（平面度）を欠いてしまう。 （３）Ｓｉ基板３６（図１０参照）の表面がシングルス
テップレーヤの場合、ＢＰの結晶成長中に、Ａ−Ａ面で
フェースの異なるアンチフェーズドドメインが生じ多結
晶化する。 一方、上記要因を解消するため、ＢＰエピタキシャル成
長プロセスにおいて、前処理として、Ｓｉ基板を水素ガ
ス雰囲気において１０００〜１２００℃の温度でアニー
ル処理することが考えられるが、処理時間が長時間とな
る上、高温度に保持するため、新たな表面荒れが発生す
る等の不具合がある。そこで、本発明は、閃亜鉛鉱型結
晶構造のＧａＮ層を良好に形成し得るＧａＮ半導体結晶
成長用Ｓｉウエーハ、それを用いたＧａＮ発光素子用ウ
エーハ及びそれらの製造方法を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】前記課題を解決するた
め、本発明の第１のＧａＮ半導体結晶成長用Ｓｉウエー
ハは、ＣＺ法によるＳｉ基板の表面から厚み方向へ少な
くとも３μｍの間に亘って低酸度濃度で酸素析出物が無
く、かつ、表面構造が全面に亘ってダブルステップレー
ヤとなっていることを特徴とする。前記Ｓｉ基板の表面
から厚み方向へ少なくとも５μｍの間に亘る酸素濃度は
１．０×１０17 atoms／ｃｍ3 以下で、残部の酸素濃度
は５．０×１０17〜１．０×１０18 atoms／ｃｍ3 であ
ることが好ましい。又、前記Ｓｉ基板の表面にはＣＯＰ
等のピットが存在しないことが好ましい。第２のＧａＮ
半導体結晶成長用Ｓｉウエーハは、第１のものにおい
て、Ｓｉ基板の表面にＢＰ単結晶層が形成されているこ
とを特徴とする。又、ＧａＮ発光素子用ウエーハは、第
２のＧａＮ半導体結晶成長用Ｓｉウエーハにおいて、Ｂ
Ｐ単結晶層の上に閃亜鉛鉱型結晶構造のＧａＮ層が形成
されていることを特徴とする。
め、本発明の第１のＧａＮ半導体結晶成長用Ｓｉウエー
ハは、ＣＺ法によるＳｉ基板の表面から厚み方向へ少な
くとも３μｍの間に亘って低酸度濃度で酸素析出物が無
く、かつ、表面構造が全面に亘ってダブルステップレー
ヤとなっていることを特徴とする。前記Ｓｉ基板の表面
から厚み方向へ少なくとも５μｍの間に亘る酸素濃度は
１．０×１０17 atoms／ｃｍ3 以下で、残部の酸素濃度
は５．０×１０17〜１．０×１０18 atoms／ｃｍ3 であ
ることが好ましい。又、前記Ｓｉ基板の表面にはＣＯＰ
等のピットが存在しないことが好ましい。第２のＧａＮ
半導体結晶成長用Ｓｉウエーハは、第１のものにおい
て、Ｓｉ基板の表面にＢＰ単結晶層が形成されているこ
とを特徴とする。又、ＧａＮ発光素子用ウエーハは、第
２のＧａＮ半導体結晶成長用Ｓｉウエーハにおいて、Ｂ
Ｐ単結晶層の上に閃亜鉛鉱型結晶構造のＧａＮ層が形成
されていることを特徴とする。
【０００７】一方、第１のＧａＮ半導体結晶成長用Ｓｉ
ウエーハの製造方法は、ＣＺ法によるＳｉ単結晶からな
るＳｉ基板に水素ガス雰囲気において８００〜１３００
℃の温度でアニール処理を施した後、１０５０〜１１５
０℃の温度でＳｉのエピタキシャル成長を施すことを特
徴とする。前記Ｓｉ基板は表面にＣＯＰ等のピットの無
いものとすることが好ましい。前記Ｓｉ単結晶は抵抗値
５／１０００〜１５／１０００ΩｃｍのＢヘビードープ
Ｐ+ シリコン単結晶とすることが好ましい。第２のＧａ
Ｎ半導体結晶成長用Ｓｉウエーハの製造方法は、第１の
方法において、Ｓｉ基板の表面にＢＰのエピタキシャル
成長を施すことを特徴とする。又、ＧａＮ発光素子用ウ
エーハの製造方法は、第２のＧａＮ半導体結晶成長用ウ
エーハの製造方法において、ＢＰ単結晶層の上に閃亜鉛
鉱型結晶構造のＧａＮのエピタキシャル成長を施すこと
を特徴とする。
ウエーハの製造方法は、ＣＺ法によるＳｉ単結晶からな
るＳｉ基板に水素ガス雰囲気において８００〜１３００
℃の温度でアニール処理を施した後、１０５０〜１１５
０℃の温度でＳｉのエピタキシャル成長を施すことを特
徴とする。前記Ｓｉ基板は表面にＣＯＰ等のピットの無
いものとすることが好ましい。前記Ｓｉ単結晶は抵抗値
５／１０００〜１５／１０００ΩｃｍのＢヘビードープ
Ｐ+ シリコン単結晶とすることが好ましい。第２のＧａ
Ｎ半導体結晶成長用Ｓｉウエーハの製造方法は、第１の
方法において、Ｓｉ基板の表面にＢＰのエピタキシャル
成長を施すことを特徴とする。又、ＧａＮ発光素子用ウ
エーハの製造方法は、第２のＧａＮ半導体結晶成長用ウ
エーハの製造方法において、ＢＰ単結晶層の上に閃亜鉛
鉱型結晶構造のＧａＮのエピタキシャル成長を施すこと
を特徴とする。
【０００８】Ｓｉ基板の表面から厚み方向へ少なくとも
３μｍの間に亘って酸素濃度が高くて酸素析出物が有る
と、ＢＰ層のエピタキシャル成長プロセスにおいて、Ｓ
ｉ基板中の酸素が外方拡散してＢを酸化するため、多結
晶化が起こりＢＰの単結晶成長を阻害する。低酸素濃度
で酸素析出物の無い領域は、表面から厚み方向へ１５μ
ｍの間に亘って形成することが望ましい。表面から厚み
方向へ少なくとも５μｍの間に亘る酸素濃度は、８×１
０16atoms ／ｃｍ3 以下であることが望ましい。
３μｍの間に亘って酸素濃度が高くて酸素析出物が有る
と、ＢＰ層のエピタキシャル成長プロセスにおいて、Ｓ
ｉ基板中の酸素が外方拡散してＢを酸化するため、多結
晶化が起こりＢＰの単結晶成長を阻害する。低酸素濃度
で酸素析出物の無い領域は、表面から厚み方向へ１５μ
ｍの間に亘って形成することが望ましい。表面から厚み
方向へ少なくとも５μｍの間に亘る酸素濃度は、８×１
０16atoms ／ｃｍ3 以下であることが望ましい。
【０００９】水素ガス雰囲気におけるＳｉ基板のアニー
ル処理温度が、８００℃未満であると、表面変化は少な
くなる、一方、１３００℃を超えると、表面が荒れる不
具合がある。好ましいアニール処理温度は、９００〜１
２５０℃である。シリコン単結晶の抵抗値が、５／１０
００Ωｃｍ未満であると、エピタキシャル中に不純物が
酸素と反応する、一方、１５／１０００Ωｃｍを超える
と、デバイス形成後に抵抗が大きくなりすぎる。好まし
いシリコン単結晶の抵抗値は、６／１０００〜１４／１
０００Ωｃｍである。
ル処理温度が、８００℃未満であると、表面変化は少な
くなる、一方、１３００℃を超えると、表面が荒れる不
具合がある。好ましいアニール処理温度は、９００〜１
２５０℃である。シリコン単結晶の抵抗値が、５／１０
００Ωｃｍ未満であると、エピタキシャル中に不純物が
酸素と反応する、一方、１５／１０００Ωｃｍを超える
と、デバイス形成後に抵抗が大きくなりすぎる。好まし
いシリコン単結晶の抵抗値は、６／１０００〜１４／１
０００Ωｃｍである。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態につい
て具体的な実施例を参照して説明する。先ず、ＣＺ（チ
ョクラルスキー）法により、ドーパントであるＢを１．
０×１０18 atoms／ｃｍ3 以上ドーピングし、６インチ
のＢヘビードープＰ+ Ｓｉ単結晶（１００）を引き上
げ、スライスしてＣＯＰ等のピットが存在しないＳｉ基
板を得た。次に、Ｓｉ基板に水素（Ｈ2 ）ガス雰囲気に
おいて８００〜１３００℃の温度でアニール処理施した
ところ、図１に示すように、表面から厚さ方向（図１に
おいては上下方向）へ３μｍの間に亘って酸素及びその
析出物の全く見られないものとなった。図１において黒
点状のものが酸素析出物である。又、Ｓｉ基板の表面か
ら厚み方向へ５μｍの間に亘る酸素濃度は、１．０×１
０17 atoms／ｃｍ3 以下で、残部（バルク）の酸素濃度
は、５．０×１０17〜１．０×１０18 atoms／ｃｍ3 で
あり、かつ、Ｓｉ基板の電気抵抗値は、５／１０００〜
１５／１０００Ωｃｍであった。
て具体的な実施例を参照して説明する。先ず、ＣＺ（チ
ョクラルスキー）法により、ドーパントであるＢを１．
０×１０18 atoms／ｃｍ3 以上ドーピングし、６インチ
のＢヘビードープＰ+ Ｓｉ単結晶（１００）を引き上
げ、スライスしてＣＯＰ等のピットが存在しないＳｉ基
板を得た。次に、Ｓｉ基板に水素（Ｈ2 ）ガス雰囲気に
おいて８００〜１３００℃の温度でアニール処理施した
ところ、図１に示すように、表面から厚さ方向（図１に
おいては上下方向）へ３μｍの間に亘って酸素及びその
析出物の全く見られないものとなった。図１において黒
点状のものが酸素析出物である。又、Ｓｉ基板の表面か
ら厚み方向へ５μｍの間に亘る酸素濃度は、１．０×１
０17 atoms／ｃｍ3 以下で、残部（バルク）の酸素濃度
は、５．０×１０17〜１．０×１０18 atoms／ｃｍ3 で
あり、かつ、Ｓｉ基板の電気抵抗値は、５／１０００〜
１５／１０００Ωｃｍであった。
【００１１】次いで、アニール処理を施したＳｉ基板の
表面に、１０５０〜１１５０℃の温度でＳｉのエピタキ
シャル成長を施してＳｉ単結晶層を形成した。エピタキ
シャル装置は、内径５０ｍｍ、長さ３５０ｍｍの石英管
の中央に石英でカバーされたＳｉＣコートを施した黒鉛
サセプターを納置し、その上にＳｉ基板を載置し、外部
より高周波を印加することによりサセプターを発熱させ
る構造のものである。又、エピタキシャル成長は、原料
ガスとしてＳｉＣｌ4 （四塩化ケイ素）ガス、キャリア
ガスとしてＨ2 ガスを用い、マスフローコントローラを
介して一定量炉内に導入した。得られたＳｉ基板は、表
面構造が全面に亘ってダブルステップレーヤとなってい
た。
表面に、１０５０〜１１５０℃の温度でＳｉのエピタキ
シャル成長を施してＳｉ単結晶層を形成した。エピタキ
シャル装置は、内径５０ｍｍ、長さ３５０ｍｍの石英管
の中央に石英でカバーされたＳｉＣコートを施した黒鉛
サセプターを納置し、その上にＳｉ基板を載置し、外部
より高周波を印加することによりサセプターを発熱させ
る構造のものである。又、エピタキシャル成長は、原料
ガスとしてＳｉＣｌ4 （四塩化ケイ素）ガス、キャリア
ガスとしてＨ2 ガスを用い、マスフローコントローラを
介して一定量炉内に導入した。得られたＳｉ基板は、表
面構造が全面に亘ってダブルステップレーヤとなってい
た。
【００１２】次に、Ｓｉ基板のＳｉ単結晶層の上に、９
００〜１１５０℃の温度でＢＰのエピタキシャル成長を
施してＧａＮ成長の中間層（バッファー層）としてのＢ
Ｐ単結晶層を形成した。エピタキシャル装置は、Ｓｉの
エピタキシャル成長に用いたものと同様のものを用い、
ＢＰのエピタキシャル成長は、原料ガスとしてＰＣｌ3
（三塩化リン）とＢＣｌ3 （三塩化ホウ素）の混合ガ
ス、キャリアガスとしてＨ2 ガスを用い、マスフローコ
ントローラを介して一定量炉内に導入した。成長温度シ
ーケンスを図２に示す。得られたＧａＮ半導体結晶成長
用Ｓｉウエーハは、図３に示すように、テラス状の結晶
成長が行われていると共に、図４、図５に示すように、
ダブルステップレーヤの表面構造のＳｉ基板１の上にＢ
Ｐ単結晶層２が、ＢＰ，ＢＰと順番に４．５６μｍの厚
みに積層され、表面が極めて均一なものとなった。
００〜１１５０℃の温度でＢＰのエピタキシャル成長を
施してＧａＮ成長の中間層（バッファー層）としてのＢ
Ｐ単結晶層を形成した。エピタキシャル装置は、Ｓｉの
エピタキシャル成長に用いたものと同様のものを用い、
ＢＰのエピタキシャル成長は、原料ガスとしてＰＣｌ3
（三塩化リン）とＢＣｌ3 （三塩化ホウ素）の混合ガ
ス、キャリアガスとしてＨ2 ガスを用い、マスフローコ
ントローラを介して一定量炉内に導入した。成長温度シ
ーケンスを図２に示す。得られたＧａＮ半導体結晶成長
用Ｓｉウエーハは、図３に示すように、テラス状の結晶
成長が行われていると共に、図４、図５に示すように、
ダブルステップレーヤの表面構造のＳｉ基板１の上にＢ
Ｐ単結晶層２が、ＢＰ，ＢＰと順番に４．５６μｍの厚
みに積層され、表面が極めて均一なものとなった。
【００１３】比較のため、アニール処理とＳｉのエピタ
キシャル成長を施さない通常のミラーウエーハ（Ｓｉ基
板）を用い、このＳｉ基板の表面に、上述のものと同様
にＢＰのエピタキシャル成長を施してＢＰ単結晶層を形
成したところ、その表面の結晶構造は、図６に示すよう
に、四角錐の島状のＢＰの多結晶が成長しており、表面
の均一性（平面度）に欠けたものとなった。
キシャル成長を施さない通常のミラーウエーハ（Ｓｉ基
板）を用い、このＳｉ基板の表面に、上述のものと同様
にＢＰのエピタキシャル成長を施してＢＰ単結晶層を形
成したところ、その表面の結晶構造は、図６に示すよう
に、四角錐の島状のＢＰの多結晶が成長しており、表面
の均一性（平面度）に欠けたものとなった。
【００１４】次いで、ＧａＮ半導体結晶成長用Ｓｉウエ
ーハの表面に、７００〜１１００℃の温度でＧａＮのエ
ピタキシャル成長を施して閃亜鉛鉱型結晶構造のＧａＮ
半導体結晶層を形成した。エピタキシャル装置は、Ｓｉ
のエピタキシャル成長に用いたものと同様のものを用
い、ＧａＮのエピタキシャル成長は、原料ガスとしてＭ
ＭＨ（モノメチルヒドラジン）、ＴＭＧ（トリメチルガ
リウム）ガス、キャリアガスとしてＨ2 、Ｎ 2 （窒素）
ガスを用い、マスフローコントローラを介して一定量炉
内に導入した。得られたＧａＮ発光素子用ウエーハは、
ＧａＮ半導体単結晶層の表面が極めて均一で、その厚み
が４μｍであり、又、結晶構造が完全な閃亜鉛鉱型とな
っていた。
ーハの表面に、７００〜１１００℃の温度でＧａＮのエ
ピタキシャル成長を施して閃亜鉛鉱型結晶構造のＧａＮ
半導体結晶層を形成した。エピタキシャル装置は、Ｓｉ
のエピタキシャル成長に用いたものと同様のものを用
い、ＧａＮのエピタキシャル成長は、原料ガスとしてＭ
ＭＨ（モノメチルヒドラジン）、ＴＭＧ（トリメチルガ
リウム）ガス、キャリアガスとしてＨ2 、Ｎ 2 （窒素）
ガスを用い、マスフローコントローラを介して一定量炉
内に導入した。得られたＧａＮ発光素子用ウエーハは、
ＧａＮ半導体単結晶層の表面が極めて均一で、その厚み
が４μｍであり、又、結晶構造が完全な閃亜鉛鉱型とな
っていた。
【００１５】上記ＧａＮ発光素子用ウエーハから、Ｇａ
Ｎ発光素子を切り出して発光させたところ、青色発光時
の輝度が極めて高いものであった。
Ｎ発光素子を切り出して発光させたところ、青色発光時
の輝度が極めて高いものであった。
【００１６】
【発明の効果】以上説明したように、本発明の第１のＧ
ａＮ半導体結晶成長用Ｓｉウエーハとその製造方法によ
れば、デバイス形成用領域側が低酸素濃度で酸素析出物
が無く、かつ、表面構造がダブルステップレーヤとなっ
ているので、ＧａＮ半導体単結晶層の中間層となるＢＰ
単結晶層を、表面の均一性に優れたものとして、極めて
安定的に形成することができる。又、第２のＧａＮ半導
体結晶成長用Ｓｉウエーハとその製造方法によれば、第
１のＳｉウエーハとその製造方法による作用効果の他、
ＧａＮに対するＢＰの格子不整合が僅か０．６％程度で
あるので、ＧａＮの結晶構造を完全な閃亜鉛鉱型とする
ことができる。又、ＧａＮ発光素子用ウエーハとその製
造方法によれば、ＧａＮ半導体単結晶の結晶構造が完全
な閃亜鉛鉱型となるので、発光素子とした場合、青色発
光時の輝度を極めて高いものとすることができる。
ａＮ半導体結晶成長用Ｓｉウエーハとその製造方法によ
れば、デバイス形成用領域側が低酸素濃度で酸素析出物
が無く、かつ、表面構造がダブルステップレーヤとなっ
ているので、ＧａＮ半導体単結晶層の中間層となるＢＰ
単結晶層を、表面の均一性に優れたものとして、極めて
安定的に形成することができる。又、第２のＧａＮ半導
体結晶成長用Ｓｉウエーハとその製造方法によれば、第
１のＳｉウエーハとその製造方法による作用効果の他、
ＧａＮに対するＢＰの格子不整合が僅か０．６％程度で
あるので、ＧａＮの結晶構造を完全な閃亜鉛鉱型とする
ことができる。又、ＧａＮ発光素子用ウエーハとその製
造方法によれば、ＧａＮ半導体単結晶の結晶構造が完全
な閃亜鉛鉱型となるので、発光素子とした場合、青色発
光時の輝度を極めて高いものとすることができる。
【図１】本発明に係るＧａＮ半導体結晶成長用Ｓｉウエ
ーハの製造方法の実施の形態の一例を示すアニール処理
工程後のＳｉウエーハの結晶構造の電子顕微鏡写真であ
る。
ーハの製造方法の実施の形態の一例を示すアニール処理
工程後のＳｉウエーハの結晶構造の電子顕微鏡写真であ
る。
【図２】本発明に係るＧａＮ半導体結晶成長用Ｓｉウエ
ーハの製造方法の実施の形態の一例を示すＢＰエピタキ
シャル成長工程の成長温度シーケンスの説明図である。
ーハの製造方法の実施の形態の一例を示すＢＰエピタキ
シャル成長工程の成長温度シーケンスの説明図である。
【図３】本発明に係るＧａＮ半導体結晶成長用Ｓｉウエ
ーハの実施の形態の一例を示すＧａＮ成長中間層として
のＢＰエピタキシャル成長後の表面の電子顕微鏡写真で
ある。
ーハの実施の形態の一例を示すＧａＮ成長中間層として
のＢＰエピタキシャル成長後の表面の電子顕微鏡写真で
ある。
【図４】本発明に係るＧａＮ半導体結晶成長用Ｓｉウエ
ーハの実施の形態の一例を示す模式的な部分断面図であ
る。
ーハの実施の形態の一例を示す模式的な部分断面図であ
る。
【図５】本発明に係るＧａＮ半導体結晶成長用Ｓｉウエ
ーハの実施の形態の一例を示すＢＰエピタキシャル成長
後の断面の電子顕微鏡写真である。
ーハの実施の形態の一例を示すＢＰエピタキシャル成長
後の断面の電子顕微鏡写真である。
【図６】従来のＧａＮ半導体結晶成長用Ｓｉウエーハに
エピタキシャル成長を施されたＢＰの結晶構造を示す電
子顕微鏡写真である。
エピタキシャル成長を施されたＢＰの結晶構造を示す電
子顕微鏡写真である。
【図７】従来のＧａＮ発光素子用ウエーハの断面図であ
る。
る。
【図８】従来のＧａＮ半導体結晶成長用Ｓｉウエーハの
部分断面図である。
部分断面図である。
【図９】図６のＳｉウエーハの平面図である。
【図１０】ＢＰがエピタキシャル成長された従来のＧａ
Ｎ半導体結晶成長用Ｓｉウエーハの模式的な部分断面図
である。
Ｎ半導体結晶成長用Ｓｉウエーハの模式的な部分断面図
である。
１ Ｓｉ基板 ２ ＢＰ単結晶層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中西 秀夫 神奈川県秦野市曽屋30番地 東芝セラミッ クス株式会社開発研究所内 (72)発明者 寺嶋 一高 神奈川県海老名市中野206−３ (72)発明者 西村 鈴香 神奈川県茅ヶ崎市浜須賀８丁目21番地202 Ｆターム(参考） 4G077 AA02 AB01 BA04 BE15 CF10 FE11 HA02 5F041 AA40 CA33 CA34 CA40 CA64 CA65 CA77 5F045 AB02 AB09 AB14 AC03 AC08 AD11 AD12 AD13 AD14 AD15 AF03 AF11 AF12 BB12 CA11 CA12 DA52 DA53 DA66 EB15 EK03 5F053 AA12 DD01 DD20 FF02 GG01 HH04 KK03 LL02 LL03 PP03 PP12 RR04 RR11
Claims (10)
- 【請求項１】 ＣＺ法によるＳｉ基板の表面から厚み方
向へ少なくとも３μｍの間に亘って低酸素濃度で酸素析
出物が無く、かつ、表面構造が全面に亘ってダブルステ
ップレーヤとなっていることを特徴とするＧａＮ半導体
結晶成長用Ｓｉウエーハ。 - 【請求項２】 前記Ｓｉ基板の表面から厚み方向へ少な
くとも５μｍの間に亘る酸素濃度が１．０×１０17 ato
ms／ｃｍ3 以下で、残部の酸素濃度が５．０×１０17〜
１．０×１０18 atoms／ｃｍ3 であることを特徴とする
請求項１記載のＧａＮ半導体結晶成長用Ｓｉウエーハ。 - 【請求項３】 前記Ｓｉ基板の表面にＣＯＰ等のピット
が存在しないことを特徴とする請求項１又は２記載のＧ
ａＮ半導体結晶成長用Ｓｉウエーハ。 - 【請求項４】 請求項１、２又は３記載のＳｉウエーハ
において、Ｓｉ基板の表面にＢＰ単結晶層が形成されて
いることを特徴とするＧａＮ半導体結晶成長用Ｓｉウエ
ーハ。 - 【請求項５】 請求項４記載のＳｉウエーハにおいて、
ＢＰ単結晶層の上に閃亜鉛鉱型結晶構造のＧａＮ層が形
成されていることを特徴とするＧａＮ発光素子用ウエー
ハ。 - 【請求項６】 ＣＺ法によるＳｉ単結晶からなるＳｉ基
板に水素ガス雰囲気において８００〜１３００℃の温度
でアニール処理を施した後、１０５０〜１１５０℃の温
度でＳｉのエピタキシャル成長を施すことを特徴とする
ＧａＮ半導体結晶成長用Ｓｉウエーハの製造方法。 - 【請求項７】 前記Ｓｉ基板を表面にＣＯＰ等のピット
の無いものとすることを特徴とする請求項６記載のＧａ
Ｎ半導体結晶成長用Ｓｉウエーハの製造方法。 - 【請求項８】 前記Ｓｉ単結晶を抵抗値５／１０００〜
１５／１０００ΩｃｍのＢヘビードープＰ+ シリコン単
結晶とすることを特徴とする請求項６又は７記載のＧａ
Ｎ半導体結晶成長用Ｓｉウエーハの製造方法。 - 【請求項９】 請求項６、７又は８記載のＳｉウエーハ
の製造方法において、Ｓｉ基板の表面にＢＰのエピタキ
シャル成長を施すことを特徴とするＧａＮ半導体結晶成
長用Ｓｉウエーハの製造方法。 - 【請求項１０】 請求項９記載のＳｉウエーハの製造方
法において、ＢＰ単結晶層の上に閃亜鉛鉱型結晶構造の
ＧａＮのエピタキシャル成長を施すことを特徴とするＧ
ａＮ発光素子用ウエーハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16483599A JP3748011B2 (ja) | 1999-06-11 | 1999-06-11 | ＧａＮ半導体結晶成長用Ｓｉウエーハ、それを用いたＧａＮ発光素子用ウエーハ及びそれらの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16483599A JP3748011B2 (ja) | 1999-06-11 | 1999-06-11 | ＧａＮ半導体結晶成長用Ｓｉウエーハ、それを用いたＧａＮ発光素子用ウエーハ及びそれらの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000351692A true JP2000351692A (ja) | 2000-12-19 |
| JP3748011B2 JP3748011B2 (ja) | 2006-02-22 |
Family
ID=15800840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16483599A Expired - Fee Related JP3748011B2 (ja) | 1999-06-11 | 1999-06-11 | ＧａＮ半導体結晶成長用Ｓｉウエーハ、それを用いたＧａＮ発光素子用ウエーハ及びそれらの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3748011B2 (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003046120A (ja) * | 2001-08-01 | 2003-02-14 | Showa Denko Kk | 発光素子用積層構造体、発光素子、ランプ及び光源 |
| WO2003015141A1 (en) * | 2001-08-06 | 2003-02-20 | Motorola, Inc. | Controlling anti-phase domains in semiconductor structures |
| JP2003081695A (ja) * | 2001-09-06 | 2003-03-19 | Toshiba Ceramics Co Ltd | ＳｉＣ半導体とＳｉＣエピタキシャル成長方法 |
| WO2003023095A1 (fr) * | 2001-09-06 | 2003-03-20 | Toshiba Ceramics Co., Ltd. | Plaquette de semi-conducteur et production de cette plaquette |
| US6638838B1 (en) | 2000-10-02 | 2003-10-28 | Motorola, Inc. | Semiconductor structure including a partially annealed layer and method of forming the same |
| US6639249B2 (en) | 2001-08-06 | 2003-10-28 | Motorola, Inc. | Structure and method for fabrication for a solid-state lighting device |
| US6646293B2 (en) | 2001-07-18 | 2003-11-11 | Motorola, Inc. | Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates |
| US6667196B2 (en) | 2001-07-25 | 2003-12-23 | Motorola, Inc. | Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method |
| US6673646B2 (en) | 2001-02-28 | 2004-01-06 | Motorola, Inc. | Growth of compound semiconductor structures on patterned oxide films and process for fabricating same |
| US6693298B2 (en) | 2001-07-20 | 2004-02-17 | Motorola, Inc. | Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same |
| US6693033B2 (en) | 2000-02-10 | 2004-02-17 | Motorola, Inc. | Method of removing an amorphous oxide from a monocrystalline surface |
| US6709989B2 (en) | 2001-06-21 | 2004-03-23 | Motorola, Inc. | Method for fabricating a semiconductor structure including a metal oxide interface with silicon |
| JP2008243948A (ja) * | 2007-03-26 | 2008-10-09 | Sumitomo Electric Ind Ltd | エピタキシャル基板の製造方法 |
| JP2011103380A (ja) * | 2009-11-11 | 2011-05-26 | Covalent Materials Corp | 化合物半導体基板 |
| JP2012094905A (ja) * | 2007-03-09 | 2012-05-17 | Cree Inc | 中間層構造を有する厚い窒化物半導体構造、及び厚い窒化物半導体構造を製造する方法 |
| WO2014034687A1 (ja) * | 2012-08-29 | 2014-03-06 | 日東光器株式会社 | ＧａＮ系結晶及び半導体素子の製造方法 |
| US9070833B2 (en) | 2011-08-04 | 2015-06-30 | Kabushiki Kaisha Toshiba | Distributed current blocking structures for light emitting diodes |
| CN107407008A (zh) * | 2015-03-03 | 2017-11-28 | 国立大学法人大阪大学 | 第iii族氮化物半导体晶体衬底的制造方法 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2500451B1 (en) * | 2009-11-10 | 2019-01-30 | Stanley Electric Co., Ltd. | Method for producing laminate |
| US8395165B2 (en) | 2011-07-08 | 2013-03-12 | Bridelux, Inc. | Laterally contacted blue LED with superlattice current spreading layer |
| US20130026480A1 (en) | 2011-07-25 | 2013-01-31 | Bridgelux, Inc. | Nucleation of Aluminum Nitride on a Silicon Substrate Using an Ammonia Preflow |
| US8916906B2 (en) | 2011-07-29 | 2014-12-23 | Kabushiki Kaisha Toshiba | Boron-containing buffer layer for growing gallium nitride on silicon |
| US8865565B2 (en) | 2011-08-02 | 2014-10-21 | Kabushiki Kaisha Toshiba | LED having a low defect N-type layer that has grown on a silicon substrate |
| US9142743B2 (en) | 2011-08-02 | 2015-09-22 | Kabushiki Kaisha Toshiba | High temperature gold-free wafer bonding for light emitting diodes |
| US9343641B2 (en) | 2011-08-02 | 2016-05-17 | Manutius Ip, Inc. | Non-reactive barrier metal for eutectic bonding process |
| US9012939B2 (en) | 2011-08-02 | 2015-04-21 | Kabushiki Kaisha Toshiba | N-type gallium-nitride layer having multiple conductive intervening layers |
| US20130032810A1 (en) | 2011-08-03 | 2013-02-07 | Bridgelux, Inc. | Led on silicon substrate using zinc-sulfide as buffer layer |
| US8686430B2 (en) | 2011-09-07 | 2014-04-01 | Toshiba Techno Center Inc. | Buffer layer for GaN-on-Si LED |
| US8664679B2 (en) | 2011-09-29 | 2014-03-04 | Toshiba Techno Center Inc. | Light emitting devices having light coupling layers with recessed electrodes |
| US20130082274A1 (en) | 2011-09-29 | 2013-04-04 | Bridgelux, Inc. | Light emitting devices having dislocation density maintaining buffer layers |
| US8853668B2 (en) | 2011-09-29 | 2014-10-07 | Kabushiki Kaisha Toshiba | Light emitting regions for use with light emitting devices |
| US8698163B2 (en) | 2011-09-29 | 2014-04-15 | Toshiba Techno Center Inc. | P-type doping layers for use with light emitting devices |
| US9012921B2 (en) | 2011-09-29 | 2015-04-21 | Kabushiki Kaisha Toshiba | Light emitting devices having light coupling layers |
| US9178114B2 (en) | 2011-09-29 | 2015-11-03 | Manutius Ip, Inc. | P-type doping layers for use with light emitting devices |
-
1999
- 1999-06-11 JP JP16483599A patent/JP3748011B2/ja not_active Expired - Fee Related
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6693033B2 (en) | 2000-02-10 | 2004-02-17 | Motorola, Inc. | Method of removing an amorphous oxide from a monocrystalline surface |
| US6638838B1 (en) | 2000-10-02 | 2003-10-28 | Motorola, Inc. | Semiconductor structure including a partially annealed layer and method of forming the same |
| US6673646B2 (en) | 2001-02-28 | 2004-01-06 | Motorola, Inc. | Growth of compound semiconductor structures on patterned oxide films and process for fabricating same |
| US6709989B2 (en) | 2001-06-21 | 2004-03-23 | Motorola, Inc. | Method for fabricating a semiconductor structure including a metal oxide interface with silicon |
| US6646293B2 (en) | 2001-07-18 | 2003-11-11 | Motorola, Inc. | Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates |
| US6693298B2 (en) | 2001-07-20 | 2004-02-17 | Motorola, Inc. | Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same |
| US6667196B2 (en) | 2001-07-25 | 2003-12-23 | Motorola, Inc. | Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method |
| JP2003046120A (ja) * | 2001-08-01 | 2003-02-14 | Showa Denko Kk | 発光素子用積層構造体、発光素子、ランプ及び光源 |
| WO2003015141A1 (en) * | 2001-08-06 | 2003-02-20 | Motorola, Inc. | Controlling anti-phase domains in semiconductor structures |
| US6639249B2 (en) | 2001-08-06 | 2003-10-28 | Motorola, Inc. | Structure and method for fabrication for a solid-state lighting device |
| US6936490B2 (en) | 2001-09-06 | 2005-08-30 | Toshiba Ceramics Co, Ltd. | Semiconductor wafer and its manufacturing method |
| JP2003081695A (ja) * | 2001-09-06 | 2003-03-19 | Toshiba Ceramics Co Ltd | ＳｉＣ半導体とＳｉＣエピタキシャル成長方法 |
| WO2003023095A1 (fr) * | 2001-09-06 | 2003-03-20 | Toshiba Ceramics Co., Ltd. | Plaquette de semi-conducteur et production de cette plaquette |
| JP2012094905A (ja) * | 2007-03-09 | 2012-05-17 | Cree Inc | 中間層構造を有する厚い窒化物半導体構造、及び厚い窒化物半導体構造を製造する方法 |
| US9054017B2 (en) | 2007-03-09 | 2015-06-09 | Cree, Inc. | Thick nitride semiconductor structures with interlayer structures and methods of fabricating thick nitride semiconductor structures |
| JP4497170B2 (ja) * | 2007-03-26 | 2010-07-07 | 住友電気工業株式会社 | エピタキシャル基板の製造方法 |
| JP2008243948A (ja) * | 2007-03-26 | 2008-10-09 | Sumitomo Electric Ind Ltd | エピタキシャル基板の製造方法 |
| JP2011103380A (ja) * | 2009-11-11 | 2011-05-26 | Covalent Materials Corp | 化合物半導体基板 |
| US9070833B2 (en) | 2011-08-04 | 2015-06-30 | Kabushiki Kaisha Toshiba | Distributed current blocking structures for light emitting diodes |
| WO2014034687A1 (ja) * | 2012-08-29 | 2014-03-06 | 日東光器株式会社 | ＧａＮ系結晶及び半導体素子の製造方法 |
| JP2014049461A (ja) * | 2012-08-29 | 2014-03-17 | Nitto Koki Kk | ＧａＮ系結晶及び半導体素子の製造方法 |
| GB2519895A (en) * | 2012-08-29 | 2015-05-06 | Nitto Optical Co Ltd | Gan crystal and method for manufacturing semiconductor element |
| US9595632B2 (en) | 2012-08-29 | 2017-03-14 | Nitto Optical Co., Ltd. | Method for producing GaN-based crystal and semiconductor device |
| GB2519895B (en) * | 2012-08-29 | 2018-01-17 | Nitto Optical Co Ltd | Method for producing GaN-based crystal and semiconductor device |
| CN107407008A (zh) * | 2015-03-03 | 2017-11-28 | 国立大学法人大阪大学 | 第iii族氮化物半导体晶体衬底的制造方法 |
| CN107407008B (zh) * | 2015-03-03 | 2020-09-11 | 国立大学法人大阪大学 | 第iii族氮化物半导体晶体衬底的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3748011B2 (ja) | 2006-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000351692A (ja) | ＧａＮ半導体結晶成長用Ｓｉウエーハ、それを用いたＧａＮ発光素子用ウエーハ及びそれらの製造方法 | |
| US9297093B2 (en) | Layered body having a single crystal layer | |
| US20060121291A1 (en) | Manufacturing process for annealed wafer and annealed wafer | |
| JPWO2008096884A1 (ja) | ｎ型導電性窒化アルミニウム半導体結晶及びその製造方法 | |
| CN104878449B (zh) | β-Ga２O３基单晶基板 | |
| JP3147316B2 (ja) | 半導体発光素子の作製方法 | |
| JP2001192300A (ja) | 窒化物系化合物半導体基板およびその製造方法 | |
| JP2007001787A (ja) | ＺｎＯ基板の製造方法 | |
| JP3306578B2 (ja) | 化合物半導体エピタキシャルウエハ | |
| JP3356041B2 (ja) | リン化ガリウム緑色発光素子 | |
| WO2001016408A1 (fr) | Plaquette de silicium epitaxiale | |
| JP2004111848A (ja) | サファイア基板とそれを用いたエピタキシャル基板およびその製造方法 | |
| EP2019155A2 (en) | Gallium nitride substrate and gallium nitride film deposition method | |
| US7081422B2 (en) | Manufacturing process for annealed wafer and annealed wafer | |
| JP6052465B2 (ja) | エピタキシャル炭化珪素ウエハの製造方法 | |
| JP4336600B2 (ja) | シリコン単結晶引上用種結晶およびこれを用いたシリコン単結晶の製造方法 | |
| KR101524913B1 (ko) | 실리콘 웨이퍼 | |
| JP2012066943A (ja) | 窒化物半導体形成用基板及び窒化物半導体 | |
| JP4726272B2 (ja) | エピタキシャルウェハの製造方法 | |
| JP2005343704A (ja) | ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ結晶の製造方法 | |
| JPH09266214A (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
| JP2000012467A (ja) | ＧａＡｓ層の形成方法 | |
| JP5672021B2 (ja) | 半導体基板の製造方法 | |
| WO2021166896A1 (ja) | 半導体シリコンウェーハの製造方法 | |
| CN109378368B (zh) | 在PSS衬底上沿半极性面外延生长GaN基片的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20041026 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20041129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20041129 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050830 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051031 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051122 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081209 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081209 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081209 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081209 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131209 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |