JP2013239474A - エピタキシャル基板、半導体装置及び半導体装置の製造方法 - Google Patents

エピタキシャル基板、半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2013239474A
JP2013239474A JP2012109637A JP2012109637A JP2013239474A JP 2013239474 A JP2013239474 A JP 2013239474A JP 2012109637 A JP2012109637 A JP 2012109637A JP 2012109637 A JP2012109637 A JP 2012109637A JP 2013239474 A JP2013239474 A JP 2013239474A
Authority
JP
Japan
Prior art keywords
silicon substrate
layer
semiconductor layer
semiconductor device
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012109637A
Other languages
English (en)
Inventor
Hiroshi Shikauchi
洋志 鹿内
Hiroichi Goto
博一 後藤
Ken Sato
憲 佐藤
Masaru Shinomiya
勝 篠宮
Keitaro Tsuchiya
慶太郎 土屋
Kazunori Hagimoto
和徳 萩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Shin Etsu Handotai Co Ltd
Original Assignee
Sanken Electric Co Ltd
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd, Shin Etsu Handotai Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2012109637A priority Critical patent/JP2013239474A/ja
Priority to US14/397,779 priority patent/US20150084163A1/en
Priority to DE201311002033 priority patent/DE112013002033T5/de
Priority to CN201380024651.8A priority patent/CN104303268A/zh
Priority to KR1020147031210A priority patent/KR20150009965A/ko
Priority to PCT/JP2013/002646 priority patent/WO2013168371A1/ja
Priority to TW102115614A priority patent/TW201401338A/zh
Publication of JP2013239474A publication Critical patent/JP2013239474A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】シリコン基板と半導体層間の応力に起因する反りの発生が抑制されたエピタキシャル基板、半導体装置及び半導体装置の製造方法を提供する。
【解決手段】４×１０17ｃｍ-3以上且つ６×１０17ｃｍ-3以下の濃度で酸素原子を含有し、且つ、５×１０18ｃｍ-3以上且つ６×１０19ｃｍ-3以下の濃度でボロン原子を含有するシリコン基板と、シリコン基板上に配置された、シリコン基板と異なる熱膨張係数を有する材料からなる半導体層とを備える。
【選択図】図１

Description

本発明は、シリコン基板上に形成されたエピタキシャル成長層を有するエピタキシャル基板、半導体装置及び半導体装置の製造方法に関する。
半導体装置において、安価なシリコン基板上に窒化物半導体などシリコン基板と異なる材料からなる半導体層をエピタキシャル成長によって形成したエピタキシャル基板が使用される。しかし、シリコン基板と半導体層の格子定数差や熱膨張係数差に起因して、半導体層のエピタキシャル成長時や温度を下げた時にシリコン基板と半導体層間に大きな応力が生じる。このような大きな応力が発生することにより、シリコン基板に塑性変形が生じ、反りが非常に大きくなる。その結果、半導体装置に使用できないエピタキシャル基板が製造されることになる。
この問題を回避するために、シリコン基板にボロン（Ｂ）を添加することによってシリコン基板の強度を高め、シリコン基板の反りを抑制する方法が提案されている（例えば、特許文献１参照）。
特許第４５１９１９６号公報
シリコン基板にボロン（Ｂ）を添加することによってシリコン基板の強度を高めることができることは知られている。しかしながら、ボロンを添加したシリコン基板について、シリコン基板に含有される酸素の適切な濃度については十分な検討が行われてこなかった。
本発明は、シリコン基板に含有される酸素原子濃度及びボロン原子濃度を規定することによって、シリコン基板と半導体層間の応力に起因する反りの発生が抑制されたエピタキシャル基板、半導体装置及び半導体装置の製造方法を提供することを目的とする。
本発明の一態様によれば、４×１０17ｃｍ-3以上且つ６×１０17ｃｍ-3以下の濃度で酸素原子を含有し、且つ、５×１０18ｃｍ-3以上且つ６×１０19ｃｍ-3以下の濃度でボロン原子を含有するシリコン基板と、シリコン基板上に配置された、シリコン基板と異なる熱膨張係数を有する材料からなる半導体層とを備えるエピタキシャル基板が提供される。
本発明の他の態様によれば、４×１０17ｃｍ-3以上且つ６×１０17ｃｍ-3以下の濃度で酸素原子を含有し、且つ、５×１０18ｃｍ-3以上且つ６×１０19ｃｍ-3以下の濃度でボロン原子を含有するシリコン基板と、シリコン基板上に配置された、シリコン基板と異なる熱膨張係数を有する材料からなる半導体層と、半導体層と電気的に接続された電極とを備える半導体装置が提供される。
本発明の更に他の態様によれば、４×１０17ｃｍ-3以上且つ６×１０17ｃｍ-3以下の濃度で酸素原子を含有し、且つ、５×１０18ｃｍ-3以上且つ６×１０19ｃｍ-3以下の濃度でボロン原子を含有するシリコン基板を準備するステップと、シリコン基板を加熱しながら、エピタキシャル成長法によってシリコン基板上にシリコン基板とは異なる熱膨張係数を有する材料からなる半導体層を形成するステップと、半導体層と電気的に接続する電極を形成するステップとを含む半導体装置の製造方法が提供される。
本発明によれば、シリコン基板と半導体層間の応力に起因する反りの発生が抑制されたエピタキシャル基板、半導体装置及び半導体装置の製造方法を提供できる。
本発明の実施形態に係るエピタキシャル基板の構造を示す模式的な断面図である。 材料毎の熱膨張係数と温度との関係を示すグラフである。 本発明の実施形態に係るエピタキシャル基板のバッファ層の構造を示す模式的な断面図であり、図３（ａ）は２層の窒化物半導体層多層膜からなるバッファ層の構造を示し、図３（ｂ）は間欠バッファ層の構造を示す。 シリコン基板に含有される酸素原子濃度とシリコン基板の歩留まりとの関係を示す表である。 本発明の実施形態に係るエピタキシャル基板を用いた半導体装置の構造例を示す模式的な断面図である。 本発明の実施形態に係るエピタキシャル基板を用いた半導体装置の他の構造例を示す模式的な断面図である。 本発明の実施形態に係るエピタキシャル基板を用いた半導体装置の更に他の構造例を示す模式的な断面図である。 本発明の実施形態に係るエピタキシャル基板を用いた半導体装置の更に他の構造例を示す模式的な断面図である。
次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各部の長さの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
又、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の形状、構造、配置等を下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。
図１に示す本発明の実施形態に係るエピタキシャル基板１は、４×１０17ｃｍ-3以上且つ６×１０17ｃｍ-3以下の濃度で酸素（Ｏ）原子を含有し、且つ、５×１０18ｃｍ-3以上且つ６×１０19ｃｍ-3以下の濃度でボロン（Ｂ）原子を含有するシリコン基板１０と、シリコン基板１０上に配置された、シリコン基板１０と異なる熱膨張係数を有する材料からなる半導体層２０とを備える。
半導体層２０は、エピタキシャル成長法によって形成されるエピタキシャル成長層である。シリコン基板１０と異なる熱膨張係数を有する材料は、窒化物半導体、ガリウムヒ素（ＧａＡｓ）やインジウムリン（ＩｎＰ）などのＩＩＩ−Ｖ族化合物半導体、シリコンカーバイト（ＳｉＣ）、ダイアモンド、酸化亜鉛（ＺｎＯ）、硫化亜鉛（ＺｎＳ）などのＩＩ−ＶＩ族化合物半導体である。以下では、半導体層２０が窒化物半導体からなる場合について例示的に説明する。
窒化物半導体層は、例えば有機金属気相成長（ＭＯＣＶＤ）法等によってシリコン基板１０上に形成される。代表的な窒化物半導体は、ＡｌxＩｎyＧａ1-x-yＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で表され、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）等である。
図２に、材料毎の熱膨張係数を比較したグラフを示す。図２は、各半導体材料についての温度と線熱膨張係数αとの関係を示す。１０００Ｋ以上では、各材料の熱膨張係数の関係はＳｉ＜ＧａＮ＜ＡｌＮであり、格子定数の関係はＡｌＮ（ａ軸）＜ＧａＮ（ａ軸）＜Ｓｉ（（１１１）面）である。シリコン、ＡｌＮ及びＧａＮで格子定数や熱膨張係数などに差があるため、シリコン基板１０の温度を例えば１０００Ｋ以上の高温にしてシリコン基板１０上に窒化物半導体を格子整合するように積層した後に、シリコン基板１０の温度を下げたり、半導体層２０を熱処理した場合にはシリコン基板１０や半導体層２０に応力が生じ、クラックや基板の反りが発生しやすい。
図１に示した例では、半導体層２０はバッファ層２１と機能層２２との積層体からなる。機能層２２は、エピタキシャル基板１を使用して製造される半導体装置に応じて、種々の構成が採用される。機能層２２の詳細については後述する。
シリコン基板１０と半導体層２０の熱膨張係数が異なるため、エピタキシャル基板１に大きな歪みエネルギーが発生する。バッファ層２１は、シリコン基板１０と機能層２２との間に配置され、機能層２２における歪みに起因するクラックの発生や結晶品質の低下や基板の反りを抑制する。
バッファ層２１には、一般的に、格子定数及び熱膨張係数が互いに異なる複数の窒化物半導体層が積層された構造を採用可能である。例えば、バッファ層２１として、組成比が互いに異なるＡｌＧａＮ層のペアを積層した多層膜などを使用する。具体的には、図３（ａ）に示すように、第１の窒化物半導体層２１１と第２の窒化物半導体層２１２とが交互に積層された多層膜などが用いられる。例えば、第１の窒化物半導体層２１１は膜厚５ｎｍ程度の窒化アルミニウム（ＡｌＮ）層であり、第２の窒化物半導体層２１２は膜厚２０ｎｍ程度の窒化ガリウム（ＧａＮ）層である。
或いは、窒化物半導体からなる複数の多層膜と、その多層膜間に厚い窒化物半導体層を配置した「間欠バッファ構造」をバッファ層２１に採用可能である。間欠バッファ構造のバッファ層２１は、例えば図３（ｂ）に示すように、互いに組成の異なる第１の窒化物半導体層２１１と第２の窒化物半導体層２１２からなるペアを複数積層した多層膜２１０と、その多層膜２１０に隣接して積層された第３の窒化物半導体層２１３を有する。多層膜２１０と第３の窒化物半導体層２１３の積層体を１つのユニットとし、このユニットを複数積層することで間欠バッファ構造が構成される。
間欠バッファ構造の具体例としては、ＡｌＮ層とＧａＮ層とが交互に積層されたペアを１０ペア程度重ねた多層膜２１０上に、第３の窒化物半導体層２１３としてＧａＮ層を配置して１ユニット分の積層体を構成する。この積層体構造を周期的に繰り返すことによって、間欠バッファ構造のバッファ層２１が形成される。例えば、多層膜２１０を構成するＡｌＮ膜とＧａＮ膜の膜厚は５ｎｍ程度であり、第３の窒化物半導体層２１３は膜厚２００ｎｍ程度のＧａＮ層である。間欠バッファ構造を採用することにより、ＡｌＧａＮ層などのペアからなる多層膜２１０を単純に積層した構造と比較して、バッファ層２１の膜厚をより厚くすることができる。これにより、エピタキシャル基板１の縦方向（膜厚方向）の耐圧を向上することができる。
以下に、実施形態に係るシリコン基板１０の特性について説明する。シリコン基板１０には、一定濃度のボロン原子がドープされる。ボロン原子をシリコン基板１０に含有させることにより、シリコン基板１０中の転位がボロンによって止まる転位固着効果を得ることができる。
本発明者らの検証によって、シリコン基板１０に含有されるボロン原子の濃度が５×１０18ｃｍ-3より低い場合には、ボロンによる転位固着効果が小さいことが確認された。一方、含有されるボロン原子の濃度を高くするとシリコン基板１０が硬くなりすぎて、製造プロセスに不具合が生じる。具体的には、シリコン基板１０のボロン原子濃度が６×１０19ｃｍ-3より高い場合には、シリコンインゴットをスライスして適切な厚みのシリコン基板１０を製造したり、シリコン基板１０を研磨することが困難であることが見出された。
したがって、原子濃度が５×１０18ｃｍ-3以上且つ６×１０19ｃｍ-3以下の範囲でボロン原子をシリコン基板１０に含有させることによって、シリコン基板１０中におけるボロン原子による転位固着効果が有効に働き、且つ、プロセス工程に支障が生じない。つまり、ボロン原子による転位固着効果により、シリコン基板１０の反りの制御性を高めることができる。
また、半導体層２０の成長時におけるシリコン基板１０の塑性変形を防止するために、以下に述べるように酸素析出核の生成の進行を遅らせる或いは進行しがたい結晶仕様がシリコン基板１０に採用される。
通常、シリコン基板の材料であるシリコンインゴットの製造時に、シリコンインゴット内に酸素原子が取り込まれ、酸素析出核が生成される。そして、シリコン基板上に半導体層を形成する時などに、高温となったシリコン基板内にＳｉＯ2の酸化物（析出物）が形成される。一般的に、シリコン基板１０に含有される酸素原子濃度を高くするほど転位固着しやすく、シリコン基板１０の強度が向上する。しかし、先に述べた半導体層２０とシリコン基板１０との熱膨張係数の違いによる応力が酸化物の周囲に発生したり、酸化物によるパンチアウト転位が発生していると、小さい外部応力で結晶軸のズレ（スリップ）や欠陥がシリコン基板に発生し、シリコン基板に反りが生じてしまう。そこで、本発明の実施形態に係るシリコン基板１０では、酸素析出核の生成の進行を遅らせ、或いは発生させないことによって、この酸化物の形成が抑制される。その結果、シリコン基板１０の反りを小さくできる。
具体的には、酸素原子の濃度が４×１０17ｃｍ-3以上且つ６×１０17ｃｍ-3以下であるように、上記の濃度範囲でボロン原子が含有されるシリコン基板１０の結晶仕様が決定される。
図４に、ボロン原子濃度が５〜８×１０18ｃｍ-3であるシリコン基板に含有される酸素原子濃度とシリコン基板の歩留まりとの関係を示す。図４で、「反り量」はシリコン基板（ウェハ）の主面の最高点と最低点との差であり、「歩留まり」はシリコン基板の反り量が半導体装置に使用できる許容範囲内である比率とした。歩留まりは、直径が６インチのシリコン基板について負側（図４において下に凸）の反り量が１００μｍ以上である場合を不良として判定した。
図４に示すように、酸素原子濃度が４〜６×１０17ｃｍ-3であるシリコン基板では、歩留まりが１００％であった。これに対し、酸素原子濃度が６×１０17ｃｍ-3以上であるシリコン基板の歩留まりは５０％以下であった。したがって、シリコン基板１０に含有される酸素原子濃度は、６×１０17ｃｍ-3以下が好ましい。
一方、シリコン基板１０の材料であるシリコンインゴットをＣＺ法によって製造する場合においては、シリコン基板１０に含有される酸素原子濃度が４×１０17ｃｍ-3よりも低いと生産性が低下する。これは、一般的に使用されるシリコンインゴットの製造装置において、シリコンインゴットの酸素原子濃度を精度よく制御できる酸素原子濃度の下限が４×１０17ｃｍ-3程度だからである。このため、シリコン基板１０に含有される酸素原子濃度は、４×１０17ｃｍ-3以上が好ましい。
上記のように、シリコン基板１０が含有する酸素原子濃度を４×１０17ｃｍ-3以上且つ６×１０17ｃｍ-3以下の範囲内にすることによって、シリコン基板１０中における酸素析出核の生成の進行が抑制される。これにより、エピタキシャル成長により半導体層２０を形成し、シリコン基板１０の温度を下げた時に、シリコン基板１０の反りを抑制できる。なお、窒化物半導体からなる半導体層２０の膜厚が６μｍ以上である場合、特にシリコン基板１０の塑性変形が抑制されることが望まれており、本発明を用いることが好ましい。
以上に説明したように、本発明の実施形態に係るエピタキシャル基板１によれば、シリコン基板１０に含有される酸素原子濃度及びボロン原子濃度を所定の範囲内に制御することによって、シリコン基板１０と半導体層２０間の応力に起因する反りを抑制することができる。その結果、シリコン基板１０上にシリコン基板１０とは熱膨張係数が異なる半導体層２０を積層した構造であるエピタキシャル基板１において、シリコン基板１０の塑性変形に起因する半導体層２０でのクラックの発生が抑制される。
以下に、エピタキシャル基板１の製造方法を説明する。なお、以下に述べるエピタキシャル基板１の製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。
ＭＣＺ法などによって、シリコンインゴットを製造する。このとき、多結晶シリコンを収納する石英るつぼに、所定量のボロンを入れる。ボロンの量は、製造されるシリコンインゴットに含有されるボロン原子濃度が５×１０18ｃｍ-3以上且つ６×１０19ｃｍ-3以下になるように調整される。
また、例えば所定量の酸素原子を石英るつぼの表面から混入させることにより、シリコンインゴットに含有される酸素原子濃度を４×１０17ｃｍ-3以上且つ６×１０17ｃｍ-3以下に調整する。
製造されたシリコンインゴットをスライスすることにより、所望の厚みのシリコン基板１０が得られる。
なお、シリコン基板１０の抵抗率を測定することにより、ボロン原子濃度を確認することができる。例えば、アービンカーブ（Irvin Curve）を用いて抵抗率からボロン原子濃度を換算して、シリコン基板１０の特性を保証する。或いは、二次イオン質量分析（ＳＩＭＳ）や化学分析によりボロン原子濃度を確認する。シリコン基板１０の酸素原子濃度は、例えば赤外線吸収法や融解ガス分析法（ＧＦＡ法）などにより測定される。
以上により、４×１０17ｃｍ-3以上且つ６×１０17ｃｍ-3以下の濃度で酸素原子を含有し、更に、５×１０18ｃｍ-3以上且つ６×１０19ｃｍ-3以下の濃度でボロン原子を含有するシリコン基板１０が準備される。
次いで、ＭＯＣＶＤ法等により、シリコン基板１０上に、シリコン基板１０と異なる熱膨張係数を有する材料からなる半導体層２０をエピタキシャル成長させる。具体的には、成膜装置内にシリコン基板１０を格納し、所定の原料ガスを成膜装置内に供給して半導体層２０を形成する。バッファ層２１として好適な構造は、ＡｌＮ層とＧａＮ層を交互に積層した構造である。９００℃以上、例えば１３５０℃に加熱されたシリコン基板１０上に、バッファ層２１及び機能層２２を順に積層して半導体層２０を形成する。
例えば、ＡｌＮ層を成長させる工程では、Ａｌ原料のトリメチルアルミニウム（ＴＭＡ）ガスと窒素原料のアンモニア（ＮＨ3）ガスを成膜装置に供給する。また、ＡｌＧａＮ層を成長させる工程では、ＴＭＡガス及びアンモニアガスに加えてＧａ原料のトリメチルガリウム（ＴＭＧ）ガスを成膜装置に供給する。ＧａＮ層を成長させる工程では、ＴＭＧガスとアンモニアガスを成膜装置に供給する。以上により、図１に示したエピタキシャル基板１が完成する。
半導体層２０をエピタキシャル成長させるためにシリコン基板１０を例えば９００℃以上に加熱しても、シリコン基板１０に含有される酸素原子濃度及びボロン原子濃度を上記所定の範囲内に制御することによって、エピタキシャル基板１形成後のシリコン基板１０と半導体層２０間の応力に起因する反りの発生が抑制される。このため、反りが大きいために半導体装置の製造に使用できないエピタキシャル基板１が製造されることを防止できる。
機能層２２として所定の構造の半導体膜を採用し、更に、半導体層２０上に電極を配置するなどして機能層２２と電気的に接続する電極をエピタキシャル基板１に配置することによって、種々の機能を実現する半導体装置が製造される。
図５に、エピタキシャル基板１を用いて高電子移動度トランジスタ（ＨＥＭＴ）を製造した例を示す。即ち、図５に示した半導体装置は、キャリア走行層２２１と、キャリア走行層２２１とヘテロ接合を形成するキャリア供給層２２２とを積層した構造の機能層２２を有する。バンドギャップエネルギーが互いに異なる窒化物半導体からなるキャリア走行層２２１とキャリア供給層２２２間の界面にヘテロ接合面が形成され、ヘテロ接合面近傍のキャリア走行層２２１に電流通路（チャネル）としての二次元キャリアガス層２２３が形成される。良好な二次元キャリアガス層２２３を生成させ、且つ耐圧を向上させるため窒化物半導体からなる半導体層２０の膜厚が６μｍ以上であることが好ましく、チャネルが形成されるキャリア走行層２２１の膜厚は３μｍ以上であることが好ましい。
キャリア走行層２２１は、例えば不純物が添加されていないノンドープＧａＮを、ＭＯＣＶＤ法等により形成する。ここでノンドープとは、不純物が意図的に添加されていないことを意味する。
キャリア走行層２２１上に配置されたキャリア供給層２２２は、キャリア走行層２２１よりもバンドギャップが大きく、且つキャリア走行層２２１より格子定数の小さい窒化物半導体からなる。キャリア供給層２２２としてノンドープのＡｌxＧａ1-xＮが採用可能である。
キャリア供給層２２２は、ＭＯＣＶＤ法等によってキャリア走行層２２１上に形成される。キャリア供給層２２２とキャリア走行層２２１は格子定数が異なるため、格子歪みによるピエゾ分極が生じる。このピエゾ分極とキャリア供給層２２２の結晶が有する自発分極により、ヘテロ接合付近のキャリア走行層２２１に高密度のキャリアが生じ、二次元キャリアガス層２２３が形成される。
図５に示すように、機能層２２上に、ソース電極３１、ドレイン電極３２及びゲート電極３３が配置される。ソース電極３１及びドレイン電極３２は、機能層２２と低抵抗接触（オーミック接触）可能な金属により形成される。例えばアルミニウム（Ａｌ）、チタン（Ｔｉ）などがソース電極３１及びドレイン電極３２に採用可能である。或いはＴｉとＡｌの積層体として、ソース電極３１及びドレイン電極３２は形成される。ソース電極３１とドレイン電極３２間に配置されるゲート電極３３には、例えばニッケル金（ＮｉＡｕ）などが採用可能である。
上記では、エピタキシャル基板１を用いた半導体装置がＨＥＭＴである例を示したが、エピタキシャル基板１を用いて絶縁ゲート電解効果トランジスタ（ＭＩＳＦＥＴ）や縦型の電界効果トランジスタ（ＦＥＴ）などの他の構造のトランジスタを形成してもよい。
また、エピタキシャル基板１を用いてショットキバリアダイオード（ＳＢＤ）を実現するために、図６に示す構造を採用できる。即ち、ＨＥＭＴの場合と同様に、例えばＧａＮ膜からなるキャリア走行層２２１とＡｌＧａＮ膜からなるキャリア供給層２２２とによって、機能層２２を構成する。そして、機能層２２上にアノード電極４１とカソード電極４２を互いに離間して配置する。アノード電極４１と機能層２２との間にショットキー接合が形成され、カソード電極４２と機能層２２との間にオーミック接合が形成される。図６に示したＳＢＤでは、二次元キャリアガス層２２３を介して、アノード電極４１とカソード電極４２間に電流が流れる。
また、エピタキシャル基板１を用いて発光ダイオード（ＬＥＤ）などの発光装置を製造してもよい。図７に示した発光装置は、ｎ型クラッド層２２５、活性層２２６及びｐ型クラッド層２２７を積層したダブルへテロ接合構造の機能層２２を、バッファ層２１上に配置した例である。
ｎ型クラッド層２２５は、例えばｎ型不純物がドーピングされたＧａＮ膜などである。図７に示すように、ｎ型クラッド層２２５にはｎ側電極５１が接続されており、発光装置の外部の負電源から電子がｎ側電極５１に供給される。これにより、ｎ型クラッド層２２５から活性層２２６に電子が供給される。
ｐ型クラッド層２２７は、例えばｐ型不純物がドーピングされたＡｌＧａＮ膜である。ｐ型クラッド層２２７にはｐ側電極５２が接続されており、発光装置の外部の正電源から正孔（ホール）がｐ側電極５２に供給される。これにより、ｐ型クラッド層２２７から活性層２２６に正孔が供給される。
活性層２２６は、例えばノンドープのＩｎＧａＮ膜、或いは、ｐ型或いはｎ型の導電型不純物がドーピングされた窒化物半導体膜である。ｎ型クラッド層２２５から供給された電子とｐ型クラッド層２２７から供給された正孔とが活性層２２６で再結合して、光が発生する。なお、活性層２２６として、バリア層とそのバリア層よりバンドギャップが小さい井戸層が交互に配置された多重量子井戸（ＭＱＷ）構造を採用してもよい。このＭＱＷ構造は、例えばＡｌx1Ｇａ1-x1-y1Ｉｎy1Ｎ（０．５＜ｘ１≦１、０≦ｙ１＜１、０＜ｘ１＋ｙ１≦１）からなる窒化物半導体層と、Ａｌx2Ｇａ1-x2-y2Ｉｎy2Ｎ（０．０１＜ｘ２＜０．５、０≦ｙ２＜１、０＜ｘ２＋ｙ２≦１）からなる窒化物半導体層の積層構造である。
なお、ボロンがドープされたｐ型のシリコン基板１０を電流通路の一部として使用する半導体装置の場合に、本発明の実施形態に係るエピタキシャル基板１は特に有効である。つまり、導電性を持たせるためにボロンをドープせざるを得ないシリコン基板１０において酸素原子濃度を適切に設定することによって、シリコン基板１０の反りを抑制することができる。これにより、シリコン基板１０の電気抵抗を低減することもできる。
例えば図８に示すように、エピタキシャル基板１を用いて、シリコン基板１０を電流通路の一部として使用する発光装置を製造できる。図８に示した発光装置では、ボロンがドープされたシリコン基板１０の一方の主面上に半導体層２０が配置され、他方の主面上にｎ側電極５１が配置されている。半導体層２０のｐ型クラッド層２２７上に配置されたｐ側電極５２から、正孔（ホール）がｐ型クラッド層２２７に供給される。シリコン基板１０上に配置されたｎ側電極５１から、シリコン基板１０及びバッファ層２１を介して、ｎ型クラッド層２２５に電子が供給される。
以上に説明したように、エピタキシャル基板１を用いることにより、クラックの発生が抑制された半導体層２０を有する、種々の機能を実現する半導体装置を製造できる。
（その他の実施形態）
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
例えば、上記では半導体層２０がバッファ層２１と機能層２２との積層体からなる例を示したが、半導体層２０がバッファ層２１を有しない構造であってもよい。また、機能層２２に周知のキャップ層やスペーサ層を設けてもよい。
このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
１…エピタキシャル基板
１０…シリコン基板
２０…半導体層
２１…バッファ層
２２…機能層
３１…ソース電極
３２…ドレイン電極
３３…ゲート電極
４１…アノード電極
４２…カソード電極
５１…ｎ側電極
５２…ｐ側電極
２１０…多層膜
２１１…第１の窒化物半導体層
２１２…第２の窒化物半導体層
２１３…第３の窒化物半導体層
２２１…キャリア走行層
２２２…キャリア供給層
２２３…二次元キャリアガス層
２２５…ｎ型クラッド層
２２６…活性層
２２７…ｐ型クラッド層

Claims (7)

  1. ４×１０17ｃｍ-3以上且つ６×１０17ｃｍ-3以下の濃度で酸素原子を含有し、且つ、５×１０18ｃｍ-3以上且つ６×１０19ｃｍ-3以下の濃度でボロン原子を含有するシリコン基板と、
    前記シリコン基板上に配置された、前記シリコン基板と異なる熱膨張係数を有する材料からなる半導体層と
    を備えることを特徴とするエピタキシャル基板。
  2. 前記半導体層が、窒化物半導体膜の積層体からなることを特徴とする請求項１に記載のエピタキシャル基板。
  3. ４×１０17ｃｍ-3以上且つ６×１０17ｃｍ-3以下の濃度で酸素原子を含有し、且つ、５×１０18ｃｍ-3以上且つ６×１０19ｃｍ-3以下の濃度でボロン原子を含有するシリコン基板と、
    前記シリコン基板上に配置された、前記シリコン基板と異なる熱膨張係数を有する材料からなる半導体層と、
    前記半導体層と電気的に接続された電極と
    を備えることを特徴とする半導体装置。
  4. 前記半導体層が、窒化物半導体膜の積層体からなることを特徴とする請求項３に記載の半導体装置。
  5. ４×１０17ｃｍ-3以上且つ６×１０17ｃｍ-3以下の濃度で酸素原子を含有し、且つ、５×１０18ｃｍ-3以上且つ６×１０19ｃｍ-3以下の濃度でボロン原子を含有するシリコン基板を準備するステップと、
    前記シリコン基板を加熱しながら、エピタキシャル成長法によって前記シリコン基板上に前記シリコン基板とは異なる熱膨張係数を有する材料からなる半導体層を形成するステップと、
    前記半導体層と電気的に接続するように電極を形成するステップと
    を含むことを特徴とする半導体装置の製造方法。
  6. 前記半導体層として窒化物半導体膜の積層体を形成することを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記半導体層を形成するステップにおいて、前記シリコン基板を９００℃以上に加熱することを特徴とする請求項５又は６に記載の半導体装置の製造方法。
JP2012109637A 2012-05-11 2012-05-11 エピタキシャル基板、半導体装置及び半導体装置の製造方法 Pending JP2013239474A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2012109637A JP2013239474A (ja) 2012-05-11 2012-05-11 エピタキシャル基板、半導体装置及び半導体装置の製造方法
US14/397,779 US20150084163A1 (en) 2012-05-11 2013-04-19 Epitaxial substrate, semiconductor device, and method for manufacturing semiconductor device
DE201311002033 DE112013002033T5 (de) 2012-05-11 2013-04-19 Epitaxialsubstrat, Halbleitervorrichtung, und Verfahren zum Herstellen einer Halbleitervorrichtung
CN201380024651.8A CN104303268A (zh) 2012-05-11 2013-04-19 外延基板、半导体装置及半导体装置的制造方法
KR1020147031210A KR20150009965A (ko) 2012-05-11 2013-04-19 에피택셜 기판, 반도체 장치 및 반도체 장치의 제조방법
PCT/JP2013/002646 WO2013168371A1 (ja) 2012-05-11 2013-04-19 エピタキシャル基板、半導体装置及び半導体装置の製造方法
TW102115614A TW201401338A (zh) 2012-05-11 2013-05-01 磊晶基板、半導體裝置及半導體裝置的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012109637A JP2013239474A (ja) 2012-05-11 2012-05-11 エピタキシャル基板、半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2013239474A true JP2013239474A (ja) 2013-11-28

Family

ID=49550440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012109637A Pending JP2013239474A (ja) 2012-05-11 2012-05-11 エピタキシャル基板、半導体装置及び半導体装置の製造方法

Country Status (7)

Country Link
US (1) US20150084163A1 (ja)
JP (1) JP2013239474A (ja)
KR (1) KR20150009965A (ja)
CN (1) CN104303268A (ja)
DE (1) DE112013002033T5 (ja)
TW (1) TW201401338A (ja)
WO (1) WO2013168371A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160024524A (ko) * 2014-08-26 2016-03-07 엘지이노텍 주식회사 반도체 소자
WO2016059923A1 (ja) * 2014-10-14 2016-04-21 シャープ株式会社 窒化物半導体およびそれを用いた電子デバイス
WO2016174947A1 (ja) * 2015-04-28 2016-11-03 カーリットホールディングス株式会社 シリコン材料からなる光学部材及びそれを有する光学機器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6311480B2 (ja) * 2014-06-24 2018-04-18 富士通株式会社 化合物半導体装置及びその製造方法
US9704705B2 (en) * 2015-09-08 2017-07-11 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation via reaction with active species
TWI589023B (zh) * 2016-06-27 2017-06-21 國立暨南國際大學 半導體裝置用基材及使用其之半導體裝置
JP6863423B2 (ja) * 2019-08-06 2021-04-21 信越半導体株式会社 電子デバイス用基板およびその製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2713310B2 (ja) * 1989-08-24 1998-02-16 富士通株式会社 高強度シリコンウェハの製造方法
JPH11340239A (ja) * 1998-05-27 1999-12-10 Sumitomo Metal Ind Ltd ボロンを添加したシリコンウェーハの熱処理方法
JP2005158846A (ja) * 2003-11-21 2005-06-16 Sanken Electric Co Ltd 半導体素子形成用板状基体及びその製造方法
WO2008136500A1 (ja) * 2007-05-02 2008-11-13 Siltronic Ag シリコンウエハ及びその製造方法
JP2010228924A (ja) * 2009-03-25 2010-10-14 Sumco Corp シリコンエピタキシャルウェーハおよびその製造方法
JP2011103380A (ja) * 2009-11-11 2011-05-26 Covalent Materials Corp 化合物半導体基板
JP2012038973A (ja) * 2010-08-09 2012-02-23 Siltronic Ag シリコンウエハ及びその製造方法
JP2012066943A (ja) * 2010-09-21 2012-04-05 Silicon Technology Co Ltd 窒化物半導体形成用基板及び窒化物半導体

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4236243B2 (ja) * 2002-10-31 2009-03-11 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンウェーハの製造方法
KR20120032329A (ko) * 2010-09-28 2012-04-05 삼성전자주식회사 반도체 소자

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2713310B2 (ja) * 1989-08-24 1998-02-16 富士通株式会社 高強度シリコンウェハの製造方法
JPH11340239A (ja) * 1998-05-27 1999-12-10 Sumitomo Metal Ind Ltd ボロンを添加したシリコンウェーハの熱処理方法
JP2005158846A (ja) * 2003-11-21 2005-06-16 Sanken Electric Co Ltd 半導体素子形成用板状基体及びその製造方法
WO2008136500A1 (ja) * 2007-05-02 2008-11-13 Siltronic Ag シリコンウエハ及びその製造方法
JP2010228924A (ja) * 2009-03-25 2010-10-14 Sumco Corp シリコンエピタキシャルウェーハおよびその製造方法
JP2011103380A (ja) * 2009-11-11 2011-05-26 Covalent Materials Corp 化合物半導体基板
JP2012038973A (ja) * 2010-08-09 2012-02-23 Siltronic Ag シリコンウエハ及びその製造方法
JP2012066943A (ja) * 2010-09-21 2012-04-05 Silicon Technology Co Ltd 窒化物半導体形成用基板及び窒化物半導体

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6015012777; Ｉｒｖｉｎ，　Ｊｏｈｎ　Ｃ．: 'Ｒｅｓｉｓｔｉｖｉｔｙ　ｏｆ　ｂｕｌｋ　ｓｉｌｉｃｏｎ　ａｎｄ　ｏｆ　ｄｉｆｆｕｓｅｄ　ｌａｙｅｒｓ　ｉｎ　ｓｉｌｉｃｏｎ' Ｂｅｌｌ　Ｓｙｓｔｅｍ　Ｔｅｃｈｎｉｃａｌ　Ｊｏｕｒｎａｌ Ｖｏｌｕｍｅ４１　Ｉｓｓｕｅ２, 196203, ３８７-４１０ *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160024524A (ko) * 2014-08-26 2016-03-07 엘지이노텍 주식회사 반도체 소자
KR102256628B1 (ko) * 2014-08-26 2021-05-26 엘지이노텍 주식회사 반도체 소자
WO2016059923A1 (ja) * 2014-10-14 2016-04-21 シャープ株式会社 窒化物半導体およびそれを用いた電子デバイス
WO2016174947A1 (ja) * 2015-04-28 2016-11-03 カーリットホールディングス株式会社 シリコン材料からなる光学部材及びそれを有する光学機器
CN107533152A (zh) * 2015-04-28 2018-01-02 佳里多控股公司 由硅材料构成的光学器件以及具有该光学器件的光学机器
JPWO2016174947A1 (ja) * 2015-04-28 2018-02-15 カーリットホールディングス株式会社 シリコン材料からなる光学部材及びそれを有する光学機器
US20180149771A1 (en) * 2015-04-28 2018-05-31 Carlit Holdings Co., Ltd. Optical member formed from silicon material and optical device comprising same

Also Published As

Publication number Publication date
TW201401338A (zh) 2014-01-01
US20150084163A1 (en) 2015-03-26
KR20150009965A (ko) 2015-01-27
WO2013168371A1 (ja) 2013-11-14
CN104303268A (zh) 2015-01-21
DE112013002033T5 (de) 2015-04-16

Similar Documents

Publication Publication Date Title
JP6638033B2 (ja) 半導体基板および半導体基板の製造方法
JP5671127B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法
TWI712075B (zh) 化合物半導體基板
JP4908886B2 (ja) 半導体装置
WO2013168371A1 (ja) エピタキシャル基板、半導体装置及び半導体装置の製造方法
JP5117609B1 (ja) 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
JP5546514B2 (ja) 窒化物半導体素子及び製造方法
US20130026486A1 (en) Epitaxial substrate and method for manufacturing epitaxial substrate
US20140361337A1 (en) Semiconductor Device and Method for Manufacturing Semiconductor Device
WO2015056714A1 (ja) ｎ型窒化アルミニウム単結晶基板、および縦型窒化物半導体デバイス
JPWO2011161975A1 (ja) エピタキシャル成長基板及び半導体装置、エピタキシャル成長方法
US8946863B2 (en) Epitaxial substrate for electronic device comprising a high resistance single crystal substrate on a low resistance single crystal substrate, and method of manufacturing
US20160079370A1 (en) Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method
US9099383B2 (en) Semiconductor substrate and semiconductor device, and manufacturing method of semiconductor substrate
JP4468744B2 (ja) 窒化物半導体薄膜の作製方法
JP5384450B2 (ja) 化合物半導体基板
JP6089122B2 (ja) 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
WO2012020565A1 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
JP6205497B2 (ja) 窒化物半導体の製造方法
JP2014192246A (ja) 半導体基板およびそれを用いた半導体素子
JP5705179B2 (ja) 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
WO2015005083A1 (ja) 窒化物半導体積層基板、窒化物半導体装置および窒化物半導体積層基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141119

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20141225

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20150116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150407

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150804