JP4908886B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4908886B2 JP4908886B2 JP2006080195A JP2006080195A JP4908886B2 JP 4908886 B2 JP4908886 B2 JP 4908886B2 JP 2006080195 A JP2006080195 A JP 2006080195A JP 2006080195 A JP2006080195 A JP 2006080195A JP 4908886 B2 JP4908886 B2 JP 4908886B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- semiconductor device
- nitride semiconductor
- inaln
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Bipolar Transistors (AREA)
Description
A. Able et al., Journal of Crystal Growth, Vol. 276, pp. 415-418, 2005年
基板上に核形成層、バッファ層および窒化物半導体結晶層を順次積層してなる積層構造を有する半導体装置において、上記半導体装置がヘテロ接合バイポーラトランジスタであって、上記バッファ層がInAlN階段組成傾斜層からなり、上記窒化物半導体結晶層が、上記バッファ層側から、n型InAlNコレクタ電極層、アンドーブInAlNコレクタ層、アンドープInAlGaNコレクタ層、p型InGaNベース層、n型InAlNエミッタ層、n型InAlNエミッタ層およびn型GaNエミッタ電極層を順次積層してなる積層構造を有することを特徴とする半導体装置を構成する。
前記バッファ層の前記窒化物半導体結晶層と接する面における基板面と平行な方向の格子定数が、前記窒化物半導体結晶層の前記バッファ層と接する面における該方向の格子定数よりも0.3%以上大きいことを特徴とする請求項1に記載の半導体装置を構成する。
前記核形成層がAlNであることを特徴とする請求項1または2に記載の半導体装置を構成する。
前記基板がSi基板であることを特徴とする請求項1、2または3に記載の半導体装置を構成する。
本参考例は、Si基板上に形成したAlGaN/GaN HEMTである。以下、図3に沿って説明する。
本参考例は、Si基板上に形成した発光ダイオード(LED)である。以下、図4に沿って説明する。
本実施の形態例は、Si基板上に形成したヘテロ接合バイポーラトランジスタ(HBT)である。以下、図5に沿って説明する。
Claims (4)
- 基板上に核形成層、バッファ層および窒化物半導体結晶層を順次積層してなる積層構造を有する半導体装置において、
上記半導体装置がヘテロ接合バイポーラトランジスタであって、
上記バッファ層がInAlN階段組成傾斜層からなり、
上記窒化物半導体結晶層が、上記バッファ層側から、n型InAlNコレクタ電極層、アンドーブInAlNコレクタ層、アンドープInAlGaNコレクタ層、p型InGaNベース層、n型InAlNエミッタ層、n型InAlNエミッタ層およびn型GaNエミッタ電極層を順次積層してなる積層構造を有する
ことを特徴とする半導体装置。 - 前記バッファ層の前記窒化物半導体結晶層と接する面における基板面と平行な方向の格子定数が、前記窒化物半導体結晶層の前記バッファ層と接する面における該方向の格子定数よりも0.3%以上大きいことを特徴とする請求項1に記載の半導体装置。
- 前記核形成層がAlNであることを特徴とする請求項1または2に記載の半導体装置。
- 前記基板がSi基板であることを特徴とする請求項1、2または3に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006080195A JP4908886B2 (ja) | 2006-03-23 | 2006-03-23 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006080195A JP4908886B2 (ja) | 2006-03-23 | 2006-03-23 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007258406A JP2007258406A (ja) | 2007-10-04 |
JP4908886B2 true JP4908886B2 (ja) | 2012-04-04 |
Family
ID=38632345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006080195A Expired - Fee Related JP4908886B2 (ja) | 2006-03-23 | 2006-03-23 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4908886B2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009231561A (ja) * | 2008-03-24 | 2009-10-08 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法 |
JP5379391B2 (ja) * | 2008-03-28 | 2013-12-25 | 古河電気工業株式会社 | 窒化ガリウム系化合物半導体からなる半導体素子及びその製造方法 |
JP4941435B2 (ja) * | 2008-09-05 | 2012-05-30 | 日立電線株式会社 | 化合物半導体エピタキシャルウェハの製造方法 |
GB2469448A (en) * | 2009-04-14 | 2010-10-20 | Qinetiq Ltd | Strain Control in Semiconductor Devices |
WO2011084269A2 (en) * | 2009-12-16 | 2011-07-14 | National Semiconductor Corporation | Stress compensation for large area gallium nitride or other nitride-based structures on semiconductor substrates |
JP5707903B2 (ja) * | 2010-12-02 | 2015-04-30 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
EP2509120A1 (en) * | 2011-04-05 | 2012-10-10 | Imec | Semiconductor device and method |
TWI587512B (zh) | 2011-05-16 | 2017-06-11 | Renesas Electronics Corp | Field effect transistor and semiconductor device |
JP2013145782A (ja) * | 2012-01-13 | 2013-07-25 | Sharp Corp | ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ |
JP5950643B2 (ja) * | 2012-03-19 | 2016-07-13 | トランスフォーム・ジャパン株式会社 | 化合物半導体装置及びその製造方法 |
JP5723341B2 (ja) | 2012-09-20 | 2015-05-27 | 株式会社東芝 | 半導体装置の製造方法 |
US9583574B2 (en) * | 2012-09-28 | 2017-02-28 | Intel Corporation | Epitaxial buffer layers for group III-N transistors on silicon substrates |
US9054027B2 (en) * | 2013-05-03 | 2015-06-09 | Texas Instruments Incorporated | III-nitride device and method having a gate isolating structure |
JP6318474B2 (ja) * | 2013-06-07 | 2018-05-09 | 住友電気工業株式会社 | 半導体装置の製造方法 |
JP6373015B2 (ja) * | 2014-02-25 | 2018-08-15 | 住友化学株式会社 | 半導体エピタキシャルウエハおよび半導体装置 |
WO2024012888A1 (en) * | 2022-07-12 | 2024-01-18 | Ams-Osram International Gmbh | Method for producing a semiconductor chip and semiconductor chip |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000068498A (ja) * | 1998-08-21 | 2000-03-03 | Nippon Telegr & Teleph Corp <Ntt> | 絶縁性窒化物膜およびそれを用いた半導体装置 |
CN1347581A (zh) * | 1999-03-26 | 2002-05-01 | 松下电器产业株式会社 | 带有应变补偿层的半导体结构及其制备方法 |
JP2003178976A (ja) * | 2001-12-12 | 2003-06-27 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP4458223B2 (ja) * | 2003-01-30 | 2010-04-28 | 信越半導体株式会社 | 化合物半導体素子及びその製造方法 |
JP2005268493A (ja) * | 2004-03-18 | 2005-09-29 | National Institute Of Information & Communication Technology | ヘテロ接合電界効果トランジスタ |
-
2006
- 2006-03-23 JP JP2006080195A patent/JP4908886B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007258406A (ja) | 2007-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4908886B2 (ja) | 半導体装置 | |
US9685323B2 (en) | Buffer layer structures suited for III-nitride devices with foreign substrates | |
US9090993B2 (en) | Epitaxial substrate comprising a superlattice group and method for manufacturing the epitaxial substrate | |
KR101438808B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
US8946723B2 (en) | Epitaxial substrate and method for manufacturing epitaxial substrate | |
US8648351B2 (en) | Epitaxial substrate and method for manufacturing epitaxial substrate | |
US20130026486A1 (en) | Epitaxial substrate and method for manufacturing epitaxial substrate | |
US20120223365A1 (en) | III-Nitride Semiconductor Structures with Strain Absorbing Interlayer Transition Modules | |
US8969880B2 (en) | Epitaxial substrate and method for manufacturing epitaxial substrate | |
JP2005158889A (ja) | 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子 | |
JPWO2013125126A1 (ja) | 半導体素子および半導体素子の製造方法 | |
WO2013168371A1 (ja) | エピタキシャル基板、半導体装置及び半導体装置の製造方法 | |
JP2009231561A (ja) | 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法 | |
US20130020583A1 (en) | Epitaxial substrate and method for manufacturing epitaxial substrate | |
JP2009260296A (ja) | 窒化物半導体エピタキシャルウエハ及び窒化物半導体素子 | |
JP2020188266A (ja) | 六方格子結晶構造を有するiii−v族半導体層を含んだ半導体構造 | |
KR20150085724A (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
US10332975B2 (en) | Epitaxial substrate for semiconductor device and method for manufacturing same | |
CN113451468A (zh) | 含氮半导体元件 | |
KR20150000753A (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
JP2015103665A (ja) | 窒化物半導体エピタキシャルウエハおよび窒化物半導体 | |
KR101901932B1 (ko) | 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법 | |
US20230207617A1 (en) | Semiconductor structure and method for preparing the same | |
JP5917849B2 (ja) | 半導体基板および電子デバイス | |
JP2005285870A (ja) | エピタキシャル基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080124 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090520 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090520 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |