TW201401338A - 磊晶基板、半導體裝置及半導體裝置的製造方法 - Google Patents

磊晶基板、半導體裝置及半導體裝置的製造方法 Download PDF

Info

Publication number
TW201401338A
TW201401338A TW102115614A TW102115614A TW201401338A TW 201401338 A TW201401338 A TW 201401338A TW 102115614 A TW102115614 A TW 102115614A TW 102115614 A TW102115614 A TW 102115614A TW 201401338 A TW201401338 A TW 201401338A
Authority
TW
Taiwan
Prior art keywords
substrate
layer
semiconductor layer
concentration
semiconductor device
Prior art date
Application number
TW102115614A
Other languages
English (en)
Inventor
Hiroshi Shikauchi
Hirokazu Goto
Ken Sato
Masaru Shinomiya
Keitaro Tsuchiya
Kazunori Hagimoto
Original Assignee
Sanken Electric Co Ltd
Shinetsu Handotai Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd, Shinetsu Handotai Kk filed Critical Sanken Electric Co Ltd
Publication of TW201401338A publication Critical patent/TW201401338A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明是一種磊晶基板，其特徵在於具備：矽基板，其以4×1017cm-3以上且6×1017cm-3以下的濃度含有氧原子，且以5×1018cm-3以上且6×1019cm-3以下的濃度含有硼原子；及，半導體層，其配置於矽基板上，且由具有與矽基板不同之熱膨脹係數的材料所構成。藉此，可提供一種磊晶基板，該磊晶基板可抑制由矽基板與半導體層之間的應力所導致之翹曲的產生。

Description

磊晶基板、半導體裝置及半導體裝置的製造方法
本發明關於一種具有形成於矽基板上之磊晶生長層之磊晶基板、半導體裝置及半導體裝置的製造方法。
在半導體裝置中，使用一種磊晶基板，該磊晶基板是利用磊晶生長，在廉價的矽基板上，形成由氮化物半導體等與矽基板不同的材料所構成之半導體層。然而，矽基板與半導體層的晶格常數差或熱膨脹係數差，導致在半導體層的磊晶生長時或降低溫度時，矽基板與半導體層之間將產生較大的應力。由於產生如此較大的應力，因此，矽基板上將產生塑性變形，翹曲非常大。其結果為，會製造出無法用於半導體裝置之磊晶基板。
為了避免此問題，提出以下方法：藉由向矽基板中添加硼(B)，來提高矽基板的強度，抑制矽基板的翹曲(例如參照專利文獻1)。
[先前技術文獻] (專利文獻)
專利文獻1：日本特許第4519196號公報
已知可藉由向矽基板中添加硼(B)，來提高矽基板的強度。然而，關於添加有硼之矽基板，尚未對矽基板中所含有之氧的適當濃度進行充分的檢討。
本發明的目的在於提供一種磊晶基板、半導體裝置及半導體裝置的製造方法，其中，該磊晶基板，藉由規定矽基板中所含有之氧原子濃度和硼原子濃度，而使由矽基板與半導體層之間的應力所導致之翹曲的產生得以被抑制。
根據本發明的一態樣，提供一種磊晶基板，其具備：矽基板，其以4×1017cm-3以上且6×1017cm-3以下的濃度含有氧原子，且以5×1018cm-3以上且6×1019cm-3以下的濃度含有硼原子；及，半導體層，其配置於矽基板上，且由具有與矽基板不同之熱膨脹係數的材料所構成。
根據本發明的另一態樣，提供一種半導體裝置，其具備：矽基板，其以4×1017cm-3以上且6×1017cm-3以下的濃度含有氧原子，且以5×1018cm-3以上且6×1019cm-3以下的濃度含有硼原子；半導體層，其配置於矽基板上，且由具有與矽基板不同之熱膨脹係數的材料所構成；及，電極，其與半導體層電性連接。
根據本發明的又一態樣，提供一種半導體裝置的製造方法，其包含：準備矽基板之步驟，該矽基板以4×1017cm-3以上且6×1017cm-3以下的濃度含有氧原子，且以5×1018cm-3以上且6×1019cm-3以下的濃度含有硼原子；一邊加熱矽基 板一邊利用磊晶生長法在矽基板上形成半導體層之步驟，該半導體層是由具有與矽基板不同之熱膨脹係數的材料所構成；及，形成電極之步驟，該電極與半導體層電性連接。
根據本發明，提供一種磊晶基板、半導體裝置及半導體裝置的製造方法，其中，該磊晶基板由矽基板與半導體層之間的應力所導致之翹曲的產生得以被抑制。
1‧‧‧磊晶基板
10‧‧‧矽基板
20‧‧‧半導體層
21‧‧‧緩衝層
22‧‧‧功能層
31‧‧‧源極電極
32‧‧‧汲極電極
33‧‧‧閘極電極
41‧‧‧陽極電極
42‧‧‧陰極電極
51‧‧‧n側電極
52‧‧‧p側電極
210‧‧‧多層膜
211‧‧‧第1氮化物半導體層
212‧‧‧第2氮化物半導體層
213‧‧‧第3氮化物半導體層
221‧‧‧載子輸運層
222‧‧‧載子供給層
223‧‧‧二維載氣層
225‧‧‧n型包覆層
226‧‧‧活性層
227‧‧‧p型包覆層
第1圖是表示本發明的實施方式的磊晶基板的結構之示意剖面圖。
第2圖是表示每種材料的熱膨脹係數與溫度的關係之圖表。
第3圖是表示本發明的實施方式的磊晶基板的緩衝層的結構之示意剖面圖；第3(a)圖是表示由2層氮化物半導體層多層膜所組成之緩衝層的結構。第3(b)圖表示斷續緩衝層的結構。
第4圖是表示矽基板中所含有之氧原子濃度與矽基板的產率之關係之表。
第5圖是表示使用本發明的實施方式的磊晶基板之半導體裝置的結構例之示意剖面圖。
第6圖是表示使用本發明的實施方式的磊晶基板之半導體裝置的另一結構例之示意剖面圖。
第7圖是表示使用本發明的實施方式的磊晶基板之半導體裝置的又一結構例之示意剖面圖。
第8圖是表示使用本發明的實施方式的磊晶基板之半導體裝置的再一結構例之示意剖面圖。
繼而，參照圖示，說明本發明的實施方式。在以下圖式的記載中，對相同或相似的部分附加相同或相似的符號。但應注意圖式為示意，厚度與平面尺寸之關係、各部分長度的比率等與實物不同。因此，具體的尺寸應參考以下說明來判斷。又，在圖式互彼此之間，當然亦包含尺寸的關係或比率互不相同的部分。
又，以下所示之實施方式，例示出一種用於使本發明的技術思想具體化之裝置或方法，本發明的技術思想的構成部件的形狀、結構、及配置等並非特定為下述構成部件的形狀、結構、及配置等。在申請專利範圍中，本發明的實施方式可施加各種變更。
第1圖所示之本發明的實施方式的磊晶基板1，具備：矽基板10，其以4×1017cm-3以上且6×1017cm-3以下的濃度含有氧(O)原子，且以5×1018cm-3以上且6×1019cm-3以下的濃度含有硼(B)原子；及，半導體層20，其配置於矽基板10上，且由具有與矽基板10不同之熱膨脹係數的材料所構成。
半導體層20，是利用磊晶生長法所形成之磊晶生長層。具有與矽基板10不同之熱膨脹係數的材料為：氮化物半導體；砷化鎵(GaAs)或磷化銦(InP)等III-V族化合物半導體；及，碳化矽(SiC)、金剛石、氧化鋅(ZnO)及硫化鋅(ZnS) 等II-VI族化合物半導體。以下例示說明半導體層20由氮化物半導體所構成之情況。
氮化物半導體層，是利用例如金屬有機氣相沉積(metalorganic chemical vapor deposition，MOCVD)法等，形成於矽基板10上。代表性的氮化物半導體表示為AlxInyGa1-x-yN(0≦x≦1、0≦y≦1、0≦x+y≦1)，為氮化鎵(GaN)、氮化鋁(AlN)、及氮化銦(InN)等。
第2圖表示比較每種材料的熱膨脹係數之圖表。第2圖表示出關於各半導體材料的溫度與線性熱膨脹係數α之關係。在1000K以上，各材料的熱膨脹係數的關係為Si<GaN<AlN，晶格常數的關係為AlN(a軸)<GaN(a軸)<Si((111)面)。由於矽、AlN及GaN的晶格常數或熱膨脹係數等存在差異，因此，在使矽基板10的溫度為例如1000K以上的高溫，在矽基板10上將氮化物半導體以晶格匹配之方式積層後，降低矽基板10的溫度，或將半導體層20熱處理，此時，矽基板10或半導體層20上將產生應力，容易產生裂縫或基板翹曲。
在第1圖所示之一例中，半導體層20是由緩衝層21與功能層22的積層體所構成。功能層22可根據使用磊晶基板1所製造之半導體裝置，而採用各種構成。關於功能層22的詳細，將於後文中詳述。
由於矽基板10與半導體層20的熱膨脹係數不同，因此，磊晶基板1上將產生較大的應變能。緩衝層21配置於矽基板10與功能層22之間，抑制由功能層22中的應變 所引起之裂縫的產生或結晶品質的下降或基板的翹曲。
緩衝層21一般可採用積層有複數種氮化物半導體層之結構，該氮化物半導體層的晶格常數和熱膨脹係數互不相同。例如，使用積層有一對組成比互不相同之AlGaN層之多層膜等，來作為緩衝層21。具體而言，如第3(a)圖所示，可使用由第1氮化物半導體層211與第2氮化物半導體層212交替積層而成之多層膜等。例如，第1氮化物半導體層211為膜厚5nm左右的氮化鋁(AlN)層，第2氮化物半導體層212為膜厚20nm左右的氮化鎵(GaN)層。
或者，緩衝層21可採用由氮化物半導體所構成之複數個多層膜、與該多層膜間配置有較厚的氮化物半導體層之「斷續緩衝結構」。例如如第3(b)圖所示，斷續緩衝結構的緩衝層21，具有多層膜210、和鄰接該多層膜210積層而成之第3氮化物半導體層213，其中多層膜210是將由彼此組成不同之第1氮化物半導體層211與第2氮化物半導體層212所組成之一對積層複數層而成。將多層膜210與第3氮化物半導體層213的積層體作為1個單元，並藉由將該單元積層複數層，來構成斷續緩衝結構。
作為斷續緩衝結構的具體例，在將AlN層與GaN層的交替積層對重疊10對左右而成之多層膜210上，配置GaN層作為第3氮化物半導體層213，構成1單元份的積層體。藉由週期性地重複該積層體結構，可形成斷續緩衝結構的緩衝層21。例如，構成多層膜210之AlN膜與GaN膜的膜厚為5nm左右，第3氮化物半導體層213為膜厚200nm左 右的GaN層。藉由採用斷續緩衝結構，相較於單純積層有由一對AlGaN層等所組成之多層膜210之結構，可使緩衝層21的膜厚更厚。藉此，可提高磊晶基板1縱向(膜厚方向)的耐壓。
以下，說明實施方式的矽基板10的特性。於矽基板10中，摻雜有一定濃度的硼原子。藉由使矽基板10中含有硼原子，可獲得利用硼使矽基板10中的錯位停止之錯位鎖定效果(固定效果)。
根據本發明人的驗證，可確認以下事項：當矽基板10中所含有之硼原子的濃度低於5×1018cm-3時，由硼所達成之錯位鎖定效果較小。另一方面，若提高所含有之硼原子的濃度，則矽基板10過硬，製造製程中產生不良情況。具體而言，發現以下事項：當矽基板10的硼原子濃度大於6×1019cm-3時，難以將矽錠(矽晶棒)切片來製造適當厚度的矽基板10、或研磨矽基板10。
因此，藉由使矽基板10以原子濃度為5×1018cm-3以上且6×1019cm-3以下的範圍來含有硼原子，可使矽基板10中由硼原子所達成之錯位鎖定效果有效地發揮作用，且製程步驟不會產生障礙。亦即，利用由硼原子所達成之錯位鎖定效果，可提高矽基板10的翹曲控制性。
又，為了防止半導體層20生長時的矽基板10的塑性變形，矽基板10是採用以下述方式使氧析出核的生成延遲進行或難以進行之結晶方法。
通常，在製造矽基板的材料亦即矽錠時，矽錠內 引入氧原子，生成氧析出核。而且，當在矽基板上形成半導體層時等，溫度升高之矽基板內將形成SiO2的氧化物(析出物)。一般而言，矽基板10中所含有之氧原子濃度越高，越容易鎖定錯位，並提高矽基板10的強度。然而，若因先前所述之半導體層20與矽基板10的熱膨脹係數不同而使氧化物周圍產生應力，或因氧化物而產生衝壓(punch out)錯位，則較小的外部應力便會使矽基板上產生結晶軸的偏移(滑動)或缺陷，矽基板上產生翹曲。因此，在本發明的實施方式的矽基板10上，藉由使氧析出核的生成延遲進行、或不產生，可抑制該氧化物的形成。其結果為，可減小矽基板10的翹曲。
具體而言，以使氧原子的濃度為4×1017cm-3以上且6×1017cm-3以下的方式，來決定以上述濃度範圍含有硼原子之矽基板10的結晶方法。
第4圖中表示硼原子濃度為5~8×1018cm-3之矽基板中所含有之氧原子濃度與矽基板的產率之關係。在第4圖中，「翹曲量」為矽基板(晶片)主面的最高點與最低點之差，「產率」為矽基板的翹曲量在可用於半導體裝置之容許範圍內之比率。產率是對於直徑為6英寸的矽基板，將負側(在第4圖中向下凸)的翹曲量為100μm以上之情況判定為不良。
如第4圖所示，在氧原子濃度為4~6×1017cm-3之矽基板中，產率為100%。與此相對，氧原子濃度為6×1017cm-3以上的矽基板的產率為50%以下。因此，矽基板10中所含有之氧原子濃度，較佳為6×1017cm-3以下。
另一方面，當利用切克勞斯基(Czochralski，CZ)法來製造矽基板10的材料亦即矽錠(矽晶棒)時，若矽基板10中所含有之氧原子濃度低於4×1017cm-3，則生產率下降。其原因在於，在通常所使用之矽錠的製造裝置中，可精度良好地控制矽錠之氧原子濃度之氧原子濃度的下限為4×1017cm-3左右。因此，矽基板10中所含有之氧原子濃度，較佳為4×1017cm-3以上。
如上所述，藉由使矽基板10所含有之氧原子濃度在4×1017cm-3以上且6×1017cm-3以下的範圍內，可抑制矽基板10中氧析出核生成的進行。藉此，當利用磊晶生長形成半導體層20並降低矽基板10的溫度時，可抑制矽基板10的翹曲。再者，當由氮化物半導體所組成之半導體層20的膜厚為6μm以上時，尤其期望可抑制矽基板10的塑性變形，較佳為使用本發明。
如上所述，根據本發明的實施方式的磊晶基板1，藉由將矽基板10中所含有之氧原子濃度和硼原子濃度控制在指定範圍內，可抑制由矽基板10與半導體層20之間的應力所導致之翹曲。其結果為，在矽基板10上積層有與矽基板10熱膨脹係數不同之半導體層20之結構之磊晶基板1中，可抑制由矽基板10的塑性變形所導致之半導體層20上的裂縫的產生。
以下，說明磊晶基板1的製造方法。再者，以下所述之磊晶基板1的製造方法為一例，當然可利用包含此變化例在內、除此以外的各種製造方法來實現。
利用磁場切克勞斯基(Magnetic field applied Czochralski，MCZ)法等，來製造矽錠。此時，向容置多晶矽之石英坩堝中，裝入指定量的硼。硼的量可調整為使所製造之矽錠中所含有之硼原子濃度為5×1018cm-3以上且6×1019cm-3以下。
又，藉由使例如指定量的氧原子自石英坩堝的表面混入，將矽錠中所含有之氧原子濃度調整為4×1017cm-3以上且6×1017cm-3以下。
藉由將所製造之矽錠切片，可獲得所需厚度的矽基板10。
再者，藉由測定矽基板10的電阻率，可確認硼原子濃度。使用例如厄文曲線(Irvin Curve)，由電阻率換算硼原子濃度，保證矽基板10的特性。或，利用二次離子質譜法(secondary ion mass spectrometry，SIMS)或化學分析，來確認硼原子濃度。矽基板10的氧原子濃度，可利用例如紅外線吸收法或溶氣分析法(gas fusion analysis，GFA法)等來測定。
藉由以上，可準備一矽基板10，其以4×1017cm-3以上且6×1017cm-3以下的濃度含有氧原子，進而以5×1018cm-3以上且6×1019cm-3以下的濃度含有硼原子。
其次，利用金屬有機氣相沉積法(metal organic chemical vapor deposition，MOCVD)等，在矽基板10上，使由具有與矽基板10不同之熱膨脹係數的材料所構成之半導體層20磊晶生長。具體而言，在成膜裝置內容納矽基板10，向成膜裝置內供給指定的原料氣體，形成半導體層20。適合作 為緩衝層21的結構，為將AlN層與GaN層交替積層而成之結構。在加熱至900℃以上、例如1350℃之矽基板10上，將緩衝層21和功能層22依次積層，形成半導體層20。
例如在使AlN層生長之步驟中，將Al原料的三甲基鋁(trimethylaluminum，TMA)氣體與氮原料的氨(NH3)氣供給至成膜裝置中。又，在使AlGaN層生長之步驟中，除TMA氣體和氨氣以外，再將Ga原料的三甲基鎵(trimethylgallium，TMG)氣體供給至成膜裝置中。在使GaN層生長之步驟中，將TMG氣體與氨氣供給至成膜裝置中。藉由以上，完成第1圖所示之磊晶基板1。
即便將矽基板10加熱至例如900℃以上，以使半導體層20磊晶生長，藉由將矽基板10中所含有之氧原子濃度和硼原子濃度控制在上述指定範圍內，亦可抑制磊晶基板1形成後由矽基板10與半導體層20之間的應力所導致之翹曲的產生。因此，可防止製造出因翹曲較大而無法用於半導體裝置的製造之磊晶基板1。
採用指定結構的半導體膜來作為功能層22，進而在半導體層20上配置電極等，並將與功能層22電性連接之電極配置在配置磊晶基板1上，藉此，可製造一種實現各種功能之半導體裝置。
第5圖中表示使用磊晶基板1來製造高電子遷移率電晶體(high electron mobility transistor，HEMT)之一例。亦即，第5圖所示之半導體裝置具有功能層22，該功能層22為將載子輸運層221、和與載子輸運層221形成異質接合之載 子供給層222積層之結構。由頻帶隙能量(band gap energy)互不相同的氮化物半導體所組成之載子輸運層221與載子供給層222之間的界面上形成有異質接合面，且在異質接合面附近的載子輸運層221上形成有作為電流路徑(通道)之二維載氣層223。為形成良好的二維載氣層223且提高耐壓，由氮化物半導體所組成之半導體層20的膜厚較佳為6μm以上，形成有通道之載子輸運層221的膜厚較佳為3μm以上。
載子輸運層221，是利用金屬有機氣相沉積法等，形成例如未添加雜質之非摻雜GaN。此處非摻雜指未故意添加雜質。
載子輸運層221上所配置之載子供給層222是由氮化物半導體所構成，該氮化物半導體，頻帶隙大於載子輸運層221，且晶格常數小於載子輸運層221。作為載子供給層222，可採用非摻雜的AlxGa1-xN。
載子供給層222，係利用金屬有機氣相沉積法等，形成於載子輸運層221上。由於載子供給層222與載子輸運層221的晶格常數不同，因此，晶格應變導致產生壓電極化(piezo polarization)。因該壓電極化與載子供給層222的結晶所具有之自發極化(spontaneous polarization)，異質接合附近的載子輸運層221中將產生高密度的載子，形成二維載氣層223。
如第5圖所示，於功能層22上，配置有源極電極31、汲極電極32及閘極電極33。源極電極31和汲極電極32，是由可與功能層22低電阻接觸(歐姆接觸)之金屬形成。 源極電極31和汲極電極32可採用例如鋁(Al)、鈦(Ti)等。或以Ti與Al的積層體之形式，來形成源極電極31和汲極電極32。配置於源極電極31與汲極電極32之間之閘極電極33，可採用例如鎳金(NiAu)等。
在上述中，示出使用磊晶基板1之半導體裝置為HEMT之一例，但亦可使用磊晶基板1，來形成金屬絕緣體半導體場效電晶體(metal-insulator-semiconductor field effect transistor，MISFET)或縱型的場效電晶體(FET)等其他結構的電晶體。
又，為使用磊晶基板1實現肖特基勢壘二極體(schottky-barrier diode，SBD)，可採用第6圖所示之結構。即，與HEMT的情況同樣地，利用例如由GaN膜所組成之載子輸運層221與由AlGaN膜所組成之載子供給層222，來構成功能層22。而且，在功能層22上，將陽極電極41與陰極電極42彼此相隔離地配置。陽極電極41與功能層22之間形成有肖特基接合，陰極電極42與功能層22之間形成有歐姆接合。在第6圖所示之SBD中，經由二維載氣層223，在陽極電極41與陰極電極42之間流經電流。
又，亦可使用磊晶基板1，來製造發光二極體(light emitting diode，LED)等發光裝置。第7圖所示之發光裝置，是將積層有n型包覆層225、活性層226及p型包覆層227之雙異質接合結構的功能層22配置在緩衝層21上之一例。
n型包覆層225，為摻雜有例如n型雜質之GaN 膜等。如第7圖所示，n型包覆層225上連接有n側電極51，電子自發光裝置外部的負電源供給至n側電極51。藉此，自n型包覆層225向活性層226供給電子。
p型包覆層227，為摻雜有例如p型雜質之AlGaN膜。p型包覆層227上連接有p側電極52，正電孔(電洞)自發光裝置外部的正電源供給至p側電極52。藉此，正電孔自p型包覆層227供給至活性層226。
活性層226，為例如非摻雜的InGaN膜、或摻雜有p型或n型導電型雜質之氮化物半導體薄膜。由n型包覆層225所供給之電子與由p型包覆層227所供給之正電孔在活性層226上再次結合，並產生光。再者，作為活性層226，亦可採用多量子阱(multiple quantum well，MQW)結構，亦即由障壁層與頻帶隙小於該障壁層之阱層交替配置而成。該MQW結構，為例如由Alx1Ga1-x1-y1Iny1N(0.5<x1≦1、0≦y1<1、0<x1+y1≦1)組成之氮化物半導體層、與由Alx2Ga1-x2-y2Iny2N(0.01<x2<0.5、0≦y2<1、0<x2+y2≦1)所構成之氮化物半導體層之積層結構。
再者，在將摻雜有硼之p型矽基板10作為電流路徑的一部分使用之半導體裝置的情況下，本發明的實施方式的磊晶基板1尤其有效。亦即，藉由在須摻硼以便帶有導電性之矽基板10中，適當設定氧原子濃度，可抑制矽基板10的翹曲。藉此，亦可降低矽基板10的電阻。
例如如第8圖所示，可使用磊晶基板1，製造將矽基板10作為電流路徑的一部分使用之發光裝置。在第8圖 所示之發光裝置中，在摻雜有硼之矽基板10的一個主面上配置有半導體層20，在另一個主面上配置有n側電極51。正電孔(電洞)自半導體層20的p型包覆層227上所配置之p側電極52，供給至p型包覆層227。電子自矽基板10上所配置之n側電極51，經由矽基板10和緩衝層21，供給至n型包覆層225。
如上所述，藉由使用磊晶基板1，可製造一種半導體裝置，其具有裂縫產生得以被抑制之半導體層20，且實現各種功能。
(其他實施方式)
如上所述，本發明是利用實施方式來加以記載，但應理解為，構成此部分所揭示的論述和圖示並非限定本發明者。根據此揭示，本發明所屬之技術領域中具有通常知識者可明瞭各種代替實施方式、實施例及運用技術。
例如，上述已示出半導體層20由緩衝層21與功能層22的積層體所組成之一例，但半導體層20亦可為並不具有緩衝層21之結構。又，亦可於功能層20上設置周知的頂蓋層(cap layer)或分隔層(spacer layer)。
如此，本發明當然包含此處未記載之各種實施方式等。因此，根據上述說明，本發明的技術範圍僅受妥當的申請專利範圍的發明特定事項所規定。
1‧‧‧磊晶基板
10‧‧‧矽基板
20‧‧‧半導體層
21‧‧‧緩衝層
22‧‧‧功能層

Claims (7)

  1. 一種磊晶基板，其特徵在於具備：矽基板，其以4×1017cm-3以上且6×1017cm-3以下的濃度含有氧原子，且以5×1018cm-3以上且6×1019cm-3以下的濃度含有硼原子；及，半導體層，其配置於前述矽基板上，且由具有與前述矽基板不同之熱膨脹係數的材料所構成。
  2. 如請求項1所述之磊晶基板，其中，前述半導體層，是由氮化物半導體薄膜的積層體所構成。
  3. 一種半導體裝置，其特徵在於具備：矽基板，其以4×1017cm-3以上且6×1017cm-3以下的濃度含有氧原子，且以5×1018cm-3以上且6×1019cm-3以下的濃度含有硼原子；半導體層，其配置於前述矽基板上，且由具有與前述矽基板不同之熱膨脹係數的材料所構成；及，電極，其與前述半導體層電性連接。
  4. 如請求項3所述之半導體裝置，其中，前述半導體層，是由氮化物半導體薄膜的積層體所構成。
  5. 一種半導體裝置的製造方法，其特徵在於包含： 準備矽基板之步驟，該矽基板以4×1017cm-3以上且6×1017cm-3以下的濃度含有氧原子，且以5×1018cm-3以上且6×1019cm-3以下的濃度含有硼原子；一邊加熱前述矽基板一邊利用磊晶生長法在前述矽基板上形成半導體層之步驟，該半導體層是由具有與前述矽基板不同之熱膨脹係數的材料所構成；及，形成電極之步驟，其與前述半導體層電性連接。
  6. 如請求項5所述之半導體裝置的製造方法，其中，形成氮化物半導體薄膜的積層體，來作為前述半導體層。
  7. 如請求項5或請求項6所述之半導體裝置的製造方法，其中，在形成前述半導體層之步驟中，將前述矽基板加熱至900℃以上。
TW102115614A 2012-05-11 2013-05-01 磊晶基板、半導體裝置及半導體裝置的製造方法 TW201401338A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012109637A JP2013239474A (ja) 2012-05-11 2012-05-11 エピタキシャル基板、半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW201401338A true TW201401338A (zh) 2014-01-01

Family

ID=49550440

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102115614A TW201401338A (zh) 2012-05-11 2013-05-01 磊晶基板、半導體裝置及半導體裝置的製造方法

Country Status (7)

Country Link
US (1) US20150084163A1 (zh)
JP (1) JP2013239474A (zh)
KR (1) KR20150009965A (zh)
CN (1) CN104303268A (zh)
DE (1) DE112013002033T5 (zh)
TW (1) TW201401338A (zh)
WO (1) WO2013168371A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6311480B2 (ja) 2014-06-24 2018-04-18 富士通株式会社 化合物半導体装置及びその製造方法
KR102256628B1 (ko) * 2014-08-26 2021-05-26 엘지이노텍 주식회사 반도체 소자
JP2017216257A (ja) * 2014-10-14 2017-12-07 シャープ株式会社 窒化物半導体およびそれを用いた電子デバイス
US20180149771A1 (en) * 2015-04-28 2018-05-31 Carlit Holdings Co., Ltd. Optical member formed from silicon material and optical device comprising same
US9704705B2 (en) * 2015-09-08 2017-07-11 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation via reaction with active species
TWI589023B (zh) * 2016-06-27 2017-06-21 國立暨南國際大學 半導體裝置用基材及使用其之半導體裝置
JP6863423B2 (ja) * 2019-08-06 2021-04-21 信越半導体株式会社 電子デバイス用基板およびその製造方法
JP2024077071A (ja) * 2022-11-28 2024-06-07 信越半導体株式会社 ヘテロエピタキシャル用単結晶シリコン基板、エピタキシャル基板、半導体装置、及び、ヘテロエピタキシャル用単結晶シリコン基板の製造方法。

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2713310B2 (ja) * 1989-08-24 1998-02-16 富士通株式会社 高強度シリコンウェハの製造方法
JPH11340239A (ja) * 1998-05-27 1999-12-10 Sumitomo Metal Ind Ltd ボロンを添加したシリコンウェーハの熱処理方法
JP4236243B2 (ja) * 2002-10-31 2009-03-11 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンウェーハの製造方法
JP4725763B2 (ja) * 2003-11-21 2011-07-13 サンケン電気株式会社 半導体素子形成用板状基体の製造方法
JP5256195B2 (ja) * 2007-05-02 2013-08-07 ジルトロニック アクチエンゲゼルシャフト シリコンウエハ及びその製造方法
JP5504664B2 (ja) * 2009-03-25 2014-05-28 株式会社Ｓｕｍｃｏ シリコンエピタキシャルウェーハおよびその製造方法
JP5636183B2 (ja) * 2009-11-11 2014-12-03 コバレントマテリアル株式会社 化合物半導体基板
JP2012038973A (ja) * 2010-08-09 2012-02-23 Siltronic Ag シリコンウエハ及びその製造方法
JP5439675B2 (ja) * 2010-09-21 2014-03-12 株式会社シリコンテクノロジー 窒化物半導体形成用基板及び窒化物半導体
KR20120032329A (ko) * 2010-09-28 2012-04-05 삼성전자주식회사 반도체 소자

Also Published As

Publication number Publication date
US20150084163A1 (en) 2015-03-26
JP2013239474A (ja) 2013-11-28
KR20150009965A (ko) 2015-01-27
DE112013002033T5 (de) 2015-04-16
CN104303268A (zh) 2015-01-21
WO2013168371A1 (ja) 2013-11-14

Similar Documents

Publication Publication Date Title
TW201401338A (zh) 磊晶基板、半導體裝置及半導體裝置的製造方法
EP1610392B1 (en) HEMT device
JP4530171B2 (ja) 半導体装置
TWI230978B (en) Semiconductor device and the manufacturing method thereof
TWI712075B (zh) 化合物半導體基板
US8928000B2 (en) Nitride semiconductor wafer including different lattice constants
WO2013125126A1 (ja) 半導体素子および半導体素子の製造方法
US20070045639A1 (en) Semiconductor electronic device
KR101933230B1 (ko) 반도체 소자, ｈｅｍｔ 소자, 및 반도체 소자의 제조 방법
US8853735B2 (en) Epitaxial substrate for semiconductor device and semiconductor device
JP5596222B2 (ja) 半導体積層体及びその製造方法、並びに半導体素子
US20130307024A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2007258406A (ja) 半導体装置
US10332975B2 (en) Epitaxial substrate for semiconductor device and method for manufacturing same
EP2600393A1 (en) Semiconductor element, hemt element, and production method for semiconductor element
JP3753068B2 (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
JP2014022685A (ja) 半導体積層構造およびこれを用いた半導体素子
TWI535060B (zh) A method for manufacturing a nitride semiconductor device
WO2012137783A1 (ja) 半導体積層体及びその製造方法、並びに半導体素子
JP6205497B2 (ja) 窒化物半導体の製造方法
WO2017221863A1 (ja) Ｉｉｉ族窒化物積層体、及び該積層体を備えた縦型半導体デバイス
JP2016167473A (ja) 窒化物半導体積層基板、窒化物半導体装置および窒化物半導体積層基板の製造方法