JP2018190988A - ガリウム窒化物又は他の窒化物ベースの半導体デバイスの裏側応力補償 - Google Patents

ガリウム窒化物又は他の窒化物ベースの半導体デバイスの裏側応力補償 Download PDF

Info

Publication number
JP2018190988A
JP2018190988A JP2018121536A JP2018121536A JP2018190988A JP 2018190988 A JP2018190988 A JP 2018190988A JP 2018121536 A JP2018121536 A JP 2018121536A JP 2018121536 A JP2018121536 A JP 2018121536A JP 2018190988 A JP2018190988 A JP 2018190988A
Authority
JP
Japan
Prior art keywords
layer
stress
nitride
semiconductor substrate
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018121536A
Other languages
English (en)
Other versions
JP6923859B2 (ja
Inventor
ラムダニ ジャマール
Ramudani Jamar
ラムダニ ジャマール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of JP2018190988A publication Critical patent/JP2018190988A/ja
Priority to JP2021111294A priority Critical patent/JP7273279B2/ja
Application granted granted Critical
Publication of JP6923859B2 publication Critical patent/JP6923859B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】クラック及び剥離を生じない、シリコン＜１１１＞基板上のＩＩＩ族窒化物のエピタキシャル成長法を提供する。
【解決手段】半導体基板１０２の第１の側の上に応力補償層１０４を形成し、前記基板の第２の側の上にＩＩＩ族窒化物層１０８ａ、１０８ｂ、１１０、１１２を形成する。ＩＩＩ族窒化物層により前記基板上につくられる応力が、前記応力補償層により前記基板上につくられる応力によって少なくとも部分的に低減される。前記応力補償層は、非晶質又は微結晶材料から応力補償層を形成する。また、この方法は、基板の第２の側の上の一つ又は複数の層（１０６〜１１４）の後続の形成の間、非晶質又は微結晶材料を結晶化することを含む。非晶質又は微結晶材料の結晶化は、ＩＩＩ族窒化物層の後続の形成の間及び／又はアニールプロセスの間に成される。
【選択図】図１

Description

関連出願及び優先権主張請求項に関連する相互参照
本出願は、３５ ＵＳＣ １１９（ｅ）に基づき、２００９年１２月１１日に出願した米国仮出願番号第６１／２８４，０６９号の優先権を主張し、これは、参照のため本出願に採り込まれている。
本開示は全般的に半導体デバイスに関連する。更に具体的には、本開示は、ガリウム窒化物又は他の窒化物ベースの半導体デバイスの裏側応力補償に関連する。
種々のＩＩＩ−Ｖ族化合物が高電力エレクトロニクス応用において用いるために現在調査されている。これらの化合物は、ガリウム窒化物（ＧａＮ）及びアルミニウムガリウム窒化物（ＡｌＧａＮ）などの「ＩＩＩ族窒化物」を含む。これらの化合物は大抵、シリコン、サファイア、及び炭化珪素などの基板上にエピタキシャル成長によって製造される。製造コストが低いためシリコン基板の利用が好ましいことが多い。また、シリコン基板は、ＣＭＯＳ及びＢｉＣＭＯＳデバイスなどの他のシリコンベースのデバイスとのモノリシック集積に適している。
１つの問題は、シリコン＜１１１＞基板上のＩＩＩ族窒化物のエピタキシャル成長が、大きな格子及び熱係数ミスマッチをもたらすことがあることである。格子ミスマッチは、大きな貫通転位密度形成に加え、エピタキシャル層及び基板を凹状に湾曲させる恐れがある。エピタキシャル層の厚みが臨界値を超えるとクラック及び剥離も生じ得る。エピタキシャル層と基板との間の高い熱的ミスマッチは、冷却の間に引っ張り応力をつくる恐れがあり、これが更なるクラック及び剥離を生じさせる可能性がある。
生じるクラック及び剥離は、シリコン基板の直径、シリコン基板の厚み、及びエピタキシャル層の厚みに基づいて変化し得る。直径が小さなシリコン基板（例えば、直径３インチ及び４インチのウエハ）の場合、クラックなしに達成し得るエピタキシャル層の最大厚みは大抵、約２．５μｍ〜３μｍ程度である。より大きな直径のシリコン基板（例えば、直径６インチ又はそれより大きいウエハ）の場合、約６５０μｍ〜７００μｍの基板厚みに対しクラックなしに達成し得るエピタキシャル層の最大厚みは、典型的に１μｍ〜２μｍである。高降伏電圧（１，０００Ｖ以上など）のパワーデバイスは、３μｍを超えるエピタキシャル層厚みを必要とすることが多く、この厚みは、現行の方法を用いて大型のシリコン基板で達成することができないのが典型的である。
本開示及びその特徴を更によく理解するため、添付の図面に関連させて下記の詳細な説明を参照する。
図１は、本開示に従って裏側応力補償を備えたＩＩＩ族窒化物デバイスのための例示の半導体構造を図示する。
図２Ａは、本開示に従って裏側応力補償を備えたＩＩＩ族窒化物デバイスを有する半導体構造を形成するための一例の手法を図示する。 図２Ｂは、本開示に従って裏側応力補償を備えたＩＩＩ族窒化物デバイスを有する半導体構造を形成するための一例の手法を図示する。 図２Ｃは、本開示に従って裏側応力補償を備えたＩＩＩ族窒化物デバイスを有する半導体構造を形成するための一例の手法を図示する。 図２Ｄは、本開示に従って裏側応力補償を備えたＩＩＩ族窒化物デバイスを有する半導体構造を形成するための一例の手法を図示する。 図２Ｅは、本開示に従って裏側応力補償を備えたＩＩＩ族窒化物デバイスを有する半導体構造を形成するための一例の手法を図示する。 図２Ｆは、本開示に従って裏側応力補償を備えたＩＩＩ族窒化物デバイスを有する半導体構造を形成するための一例の手法を図示する。 図２Ｇは、本開示に従って裏側応力補償を備えたＩＩＩ族窒化物デバイスを有する半導体構造を形成するための一例の手法を図示する。
図３は、本開示に従って裏側応力補償を備えたＩＩＩ族窒化物デバイスを有する半導体構造を形成するための例示の方法を図示する。
下記に説明する図１から図３、及び本明細書において本発明の原理を説明するために用いる種々の実施例は、単に例示的なものであり、いかなる方式においても本発明の範囲を限定すると解釈すべきではない。当業者であれば、本発明の原理は、任意の種類の適切に配されるデバイス又はシステムにおいて実装され得ることがわかるであろう。
本開示は全般的に、シリコン又はＳＯＩ（silicon-on-insulator）基板などの半導体基板上に「ＩＩＩ族窒化物」デバイスを形成するための手法を説明する。裏側基板応力補償方式が用いられて、基板の表側上の一つ又は複数のＩＩＩ族窒化物エピタキシャル層の厚みを増加させる。「ＩＩＩ族窒化物」とは、窒素及び少なくとも１つのＩＩＩ族要素を用いて形成される化合物を指す。ＩＩＩ族要素の例には、インジウム、ガリウム、及びアルミニウムが含まれる。ＩＩＩ族窒化物の例には、ガリウム窒化物（ＧａＮ）、アルミニウムガリウム窒化物（ＡｌＧａＮ）、インジウムアルミニウム窒化物（ＩｎＡｌＮ）、インジウムアルミニウムガリウム窒化物（ＩｎＡｌＧａＮ）、アルミウム窒化物（Ａ１Ｎ）、インジウム窒化物（ＩｎＮ）、及びインジウムガリウム窒化物（ＩｎＧａＮ）が含まれる。特定の例として、この手法は、シリコン又はＳＯＩウエハ上にＧａＮ、ＡｌＧａＮ、又は他のＩＩＩ族窒化物エピタキシャル層を形成するために用いることができる。
図１は、本開示に従って裏側応力補償を備えたＩＩＩ族窒化物デバイスのための例示の半導体構造１００を図示する。更に具体的には、図１は、少なくとも１つのＩＩＩ族窒化物化合物を用いて形成される一例の半導体構造１００の断面を図示する。図１に示すように、半導体構造１００は半導体基板１０２を含み、半導体基板１０２は、その上に他の層又は構造が形成される任意の適切な基板を表す。例えば、半導体基板１０２は、シリコン＜１１１＞基板を表し得る。半導体基板１０２は、サファイア、炭化珪素、又は他の半導体基板も表し得る。半導体基板１０２は、３インチ、４インチ、６インチ、８インチ、１２インチ、又は他の直径など、任意の適切な寸法を有し得る。
半導体基板１０２の裏側上に応力補償層１０４が形成される。応力補償層１０４は、基板１０２の表側上に堆積される材料によって生じる応力に対抗するのを助ける。例えば、応力補償層１０４は、基板１０２の表側の上の一つ又は複数のＩＩＩ族窒化物エピタキシャル層の形成前に形成され得る。応力補償層１０４は、アルミニウム窒化物又は他のＩＩＩ族窒化物フィルムなど、任意の適切な材料から形成され得る。応力補償層１０４は、物理気相成長（ＰＶＤ）、化学気相成長（ＣＶＤ）、又はプラズマ化学気相成長（ＰＥＣＶＤ）を用いることによるなど、任意の適切な方法で形成されてもよい。初期の堆積の間、応力補償層１０４にはストレスがないか、又はわずかな引っ張り応力を受けるか、又は例えば−２５０ＭＰａから＋２５０ＭＰａの間の圧縮応力を受け得る。
半導体基板１０２の表側の上に核形成層１０６が形成される。核形成層１０６は、任意の適切な材料から、かつ任意の適切な方法で形成され得る。例えば、核形成層１０６は、数ナノメートルから１００ｎｍまでの厚みを有し得る、低温アルミニウム窒化物層によって形成され得る。
核形成層１０６の上に熱応力管理層１０８が形成され、熱応力管理層１０８は、層１０８ａ〜１０８ｂなど多数の層を含むことがある。熱応力管理層１０８は、任意の適切な材料から、かつ任意の適切な方法で形成され得る。例えば、熱応力管理層１０８は、圧縮応力を生成するため、異なるガリウム濃度の複数のアルミニウムガリウム窒化物層の組み合わせを用いて形成され得る。低温アルミニウム窒化物層は圧縮性があるため、熱応力管理層１０８に挿入され得る。熱応力管理層１０８の他の構成が用いられてもよい。例えば、熱応力管理層１０８は、アルミニウム窒化物／アルミニウムガリウム窒化物（各々数ナノメートルの厚さの複数の薄い層）の超格子構造を含み得る。熱応力管理層１０８は、最低２層を有し得、これらの層が２回、３回、又は複数回反復されてもよい。
熱応力管理層１０８の上にバッファ層１１０が形成され、バッファ層１１０の上に障壁層１１２が形成される。バッファ層及び障壁層１１０〜１１２の各々は、任意の適切な材料から、かつ任意の適切な方法で形成され得る。例えば、バッファ層及び障壁層１１０〜１１２の両方は、アルミニウムガリウム窒化物から形成され得、層１１０〜１１２の少なくとも一つの層は、エピタキシャル層を表し得る。バッファ層１１０内のアルミニウム濃度は、障壁層１１２内のアルミニウム濃度よりずっと小さくされ得る。
障壁層１１２の上にパッシベーション層１１４が形成される。パッシベーション層１１４は、任意の適切な材料から、かつ任意の適切な方法で形成され得る。例えば、パッシベーション層１１４は酸化物材料から形成され得る。
半導体基板１０２の裏側上に形成される応力補償層１０４は、冷却の間、半導体基板１０２の表側上に形成される層１０６〜１１４の種々の層により生じる引っ張り応力を補償するのを助けることができる。例えば、応力補償層１０４（アルミニウム窒化物フィルムなど）を形成した後、この応力補償層１０４は、基板１０２の表側の上にＩＩＩ族窒化物パワーデバイスが形成される後続の処理工程を受けることができる。これら後続の処理工程は、エピタキシャル成長のための基板１０２の処理、アニールプロセス、及びアルミニウムガリウム窒化物又はこれらのパワーデバイスに必要な他のエピタキシャル層の形成、を含み得る。これらの又は他の工程の間、応力補償層１０４は結晶化することができ、粒成長が基板１０２の裏側上の引っ張り応力を増加させ得る。この応力は、エピタキシャル成長から基板１０２上につくられる引っ張り応力を補償することができる。
冷却プロセスの間、裏側及び表側の引っ張り応力は互いに補償し合い、基板１０２を許容し得るたわみに保つのを助ける。このことは、現在の限界を超えるパワーデバイス活性層（例えば層１１０）の総厚を有する、クラックのないエピタキシャルフィルム形成につながる助けとなり得、その結果、一層高品質かつ一層高いデバイス性能（一層高い降伏電圧及び駆動電流）を有するフィルムとなる。６インチ又は８インチのシリコン＜１１１＞基板の場合、この手法を用いて、クラックのない厚い（３μｍより厚い）アルミニウムガリウム窒化物又は他のバッファ層１１０を達成することができる。また、ウエハレベル処理の歩留まりを高めることができ、これは製造コストの低減につながる。更に、応力補償層１０４内のアルミニウム窒化物（高い熱伝導率を有する）は、高温高電力オペレーションのための付加的な熱拡散特性を提供することができ、また、シリコン基板の裏側から発生する汚染に対し保護する裏側シールとして機能することもできる。また、このアルミニウム窒化物層は、シリコン汚染から有機金属化学気相成長（ＭＯＣＶＤ）基板サセプタを保護することができ、これにより、エピタキシャル成長再現性及びウエハ間歩留りに必要とされるサセプタ及びチャンバー条件が最小限となり得る。
半導体構造１００はその後更に処理されて、半導体構造１００内又はその上に種々の集積回路デバイスが形成され得る。例えば、ガリウム窒化物ベースの電界効果トランジスタ（ＦＥＴ）又は高電子移動度トランジスタ（ＨＥＭＴ）のようなパワーデバイスが、半導体構造１００を用いて形成され得る。
図１は、裏側応力補償を備えたＩＩＩ族窒化物デバイスのための半導体構造１００の一例を図示するが、図１に種々の変更を加えることができる。例えば、特定の材料及び製造プロセスを上述したが、半導体構造１００の種々の層又は他の構造を形成するために任意の他の材料及び製造プロセスを用いることができる。また、特定のサイズや寸法を説明してきたが、半導体構造１００の各層は、任意の適切なサイズ、形状、及び寸法を有し得る。
図２Ａから図２Ｇは、本開示に従って裏側応力補償を備えたＩＩＩ族窒化物デバイスを有する半導体構造を形成するための一例の手法を図示する。図２Ａにおいて、基板１０２の裏側上に応力補償層１０４が形成される。特定の実施例において、基板１０２は、シリコン＜１１１＞基板（直径が４インチから１２インチのウエハなど）を表し得る。応力補償層１０４は、基板１０２上に被覆されるアルミニウム窒化物層を表し得る。これは、ＰＶＤ手法（例えば、無線周波数マグネトロンスパッタリング）又は他の適切な手法を用いて成され得る。アルミニウム窒化物層の厚みは０．１μｍから５μｍの範囲であり得る。アルミニウム窒化物は、室温（ＲＴ）で又は或る温度（例えば４００℃）まで加熱されてスパッタリングされ得る。これは、０〜２５０ＭＰａの範囲の応力で非晶質及び／又は微結晶アルミニウム窒化物の形成につながる特定の状況下（例えば、特定の基板バイアス、ＲＦパワー、及びＡｒ／Ｎ２分圧）で成され得る。これらの状況下で、基板１０２は、図２Ａに示すようにたわみ／歪みが最小限で比較的平坦なままとなり得る。応力補償層１０４において任意の他の非晶質及び／又は微結晶材料が用いられ得ることに留意されたい。
この時点で、応力補償層１０４を備えた基板１０２は、ＩＩＩ族窒化物ベースの又は他のパワーデバイスを形成するために用いられる構造の成長のため、ＭＯＣＶＤ又は他のシステムに移され得る。例えば、図２Ｂから図２Ｆに示すように、核形成層１０６、熱応力管理層１０８、バッファ層１１０、障壁層１１２、及びパッシベーション層１１４が、基板１０２の表側の上に形成される。ＭＯＣＶＤ又は他のシステムの過熱時、及び他の層１０６〜１１４の少なくとも幾つかの層の成長の間、非晶質又は微結晶応力補償層１０４は、結晶化し、基板１０２の裏側上に引っ張り応力を印加し得る。表側から及び裏側からの引っ張り応力は実質的に互いに相殺し得、歪みが低減されるか又は最低限となり、要求される仕様（例えば、１，０００Ｖを超える降伏電圧のデバイス用の仕様）を超える厚みを有する、クラックのないフィルムの形成につながる。これは、直径が一層大きな基板１０２が用いられるときでも達成し得る。
図２Ｇに示すように、この構造を用いて集積回路要素２０２〜２０６が製造され得る。集積回路要素２０２〜２０６は、一つ又は複数のパワーデバイスを形成するために用いられる任意の適切な構造を表し得る。例えば、要素２０２〜２０４は、ＩＩＩ族窒化物ＦＥＴ又はＨＥＭＴのソース及びドレインを表し得、要素２０６は、ＦＥＴ又はＨＥＭＴのゲートを表し得る。図２Ａから図２Ｆに示すように製造される構造を用いて、任意の適切な数及び種類のＩＩＩ族窒化物デバイス又は他のデバイスが製造され得ることに留意されたい。
図２Ａから図２Ｇは、裏側応力補償を備えたＩＩＩ族窒化物デバイスを有する半導体構造を形成するための一例の手法を示すが、図２Ａから図２Ｇに種々の変更を加えることができる。例えば、特定の材料及び処理手法を上述したが、この構造の各層又は他の構成要素は、任意の適切な材料から、かつ任意の適切な方法で形成され得る。
図３は、本開示に従って裏側応力補償を備えたＩＩＩ族窒化物デバイスを有する半導体構造を形成するための例示の方法３００を図示する。図３に示すように、工程３０２で半導体基板の裏側上に応力補償層が形成される。これは、例えば、基板１０２の裏側上に応力補償層１０４としてアルミニウム窒化物又は他のＩＩＩ族窒化物の非晶質又は微結晶層を形成することを含み得る。しかし、応力補償層１０４は任意の他の適切な材料から形成され得、応力補償層１０４はＩＩＩ族窒化物から形成される必要はないことに留意されたい。
工程３０４で、基板の表側上に一つ又は複数のＩＩＩ族窒化物層が形成される。これは、例えば、基板１０２の上に核形成層、熱応力管理層、バッファ層、及び障壁層を形成することを含み得る。ただし、実装例に応じてこれらの層の一つ又は複数の層が省略されてもよい。一つ又は複数のＩＩＩ族窒化物エピタキシャル層など、ＩＩＩ族窒化物材料の少なくとも１つの層はこの工程で形成され得る。
工程３０６で、一つ又は複数のＩＩＩ族窒化物層からの応力を補償するために、応力補償層を用いて応力がつくられる。これは、例えば、基板１０２の表側の上のＩＩＩ族窒化物層又は他の構造の形成の間に成され得る。例えば、応力補償層１０４が最初に形成されるとき非晶質又は微結晶である場合、その応力補償層１０４は、後の製造工程の間に結晶化し得、基板１０２内に一層大きな応力をつくり得る。特定の例として、応力補償層１０４は基板１０２の１つの側の引っ張り応力を作り得、これが、基板１０２の他方の側につくられる引っ張り応力に対抗する。
この時点で、一つ又は複数のＩＩＩ族窒化物デバイスの形成は、工程３０８で完了し得る。これは、例えば、この基板構造を用いて一つ又は複数のＩＩＩ族窒化物ＦＥＴ又はＨＥＭＴのソース、ドレイン、及びゲートを形成することを含み得る。
図３は、裏側応力補償を備えたＩＩＩ族窒化物デバイスを有する半導体構造を形成するための方法の一例を図示するが、図３に種々の変更を加えることができる。例えば、一連の工程として示したが、図３の種々の工程は、重なっていてもよく、並列に成されてもよく、又は異なる順序で成されてもよい。
ここで、本明細書内で用いた或る種の語及び語句の定義を説明することが有益であろう。用語「含む（include）」及び「含有する（comprise）」及びそれらの派生語は、限定することなく含むことを意味する。「又は」という用語は包括的であり、及び／又はを意味する。
本開示では、特定の実施例及び全般的に関連する方法を説明してきたが、これらの実施例及び方法の変更や変形は当業者に明らかであろう。従って、例示の実施例の上述の説明は本開示を限定又は制約することはない。以下の特許請求の範囲で定義されるような、本開示の趣旨及び範囲から逸脱することなく、他の変形、代替、及び変更も可能である。

Claims (20)

  1. 方法であって、
    半導体基板の第１の側の上に応力補償層を形成すること、及び、
    前記半導体基板の第２の側の上にＩＩＩ族窒化物層を形成すること、
    を含み、
    前記ＩＩＩ族窒化物層により前記半導体基板上につくられる応力が、前記応力補償層により前記半導体基板上につくられる応力によって少なくとも部分的に低減される、
    方法。
  2. 請求項１に記載の方法であって、
    前記応力補償層を形成することが、非晶質又は微結晶材料から応力補償層を形成することを含み、更に、
    前記方法が、前記半導体基板の前記第２の側の上の一つ又は複数の層の後続の形成の間、前記非晶質又は微結晶材料を結晶化することを更に含む、方法。
  3. 請求項２に記載の方法であって、前記非晶質又は微結晶材料を結晶化することが、前記ＩＩＩ族窒化物層の後続の形成の間、前記非晶質又は微結晶材料を結晶化することを含む、方法。
  4. 請求項２に記載の方法であって、前記非晶質又は微結晶材料を結晶化することが、アニールプロセスの間、前記非晶質又は微結晶材料結晶化することを含む、方法。
  5. 請求項２に記載の方法であって、
    前記非晶質又は微結晶材料が前記半導体基板上に応力を全くつくらないか又はつくる応力の量が小さく、更に、
    前記結晶化した材料が前記半導体基板上に一層大きな応力をつくる、
    方法。
  6. 請求項１に記載の方法であって、前記ＩＩＩ族窒化物層を形成することが、
    前記半導体基板の前記第２の側の上に核形成層を形成すること、
    前記核形成層の上に熱応力管理層を形成すること、
    前記熱応力管理層の上にエピタキシャルバッファ層を形成すること、及び、
    前記エピタキシャルバッファ層の上にエピタキシャル障壁層を形成すること、
    を含む、方法。
  7. 請求項６に記載の方法であって、
    前記核形成層がアルミニウム窒化物層を含み、
    前記熱応力管理層が、異なるガリウム濃度の多数のアルミニウムガリウム窒化物層を含み、
    前記バッファ及び障壁層が、異なるアルミニウム濃度のアルミニウムガリウム窒化物層を含み、更に、
    前記応力補償層がアルミニウム窒化物層を含む、方法。
  8. 請求項１に記載の方法であって、前記バッファ層が３μｍより大きい厚みを有する、方法。
  9. 装置であって、
    半導体基板、
    前記半導体基板の第１の側の上の応力補償層、及び、
    前記半導体基板の第２の側の上のＩＩＩ族窒化物層、
    を含み、
    前記装置が、前記ＩＩＩ族窒化物層により前記半導体基板上につくられる応力が、前記応力補償層により前記半導体基板上につくられる応力によって少なくとも部分的に低減されるように構成される、装置。
  10. 請求項９に記載の装置であって、
    前記応力補償層が、非晶質又は微結晶材料の結晶化した形式を含み、
    前記非晶質又は微結晶材料が、前記半導体基板上に応力を全くつくらないか又はつくる応力の量が小さく、更に、
    前記結晶化した材料が前記半導体基板上に一層大きな応力をつくる、
    装置。
  11. 請求項９に記載の装置であって、前記ＩＩＩ族窒化物層が、
    熱応力管理層及び核形成層の上のエピタキシャルバッファ層、及び、
    前記エピタキシャルバッファ層の上のエピタキシャル障壁層、
    を含む、装置。
  12. 請求項１１に記載の装置であって、
    前記核形成層がアルミニウム窒化物層を含み、
    前記熱応力管理層が、異なるガリウム濃度の多数のアルミニウムガリウム窒化物層を含み、
    前記バッファ及び障壁層が、異なるアルミニウム濃度のアルミニウムガリウム窒化物層を含み、更に、
    前記応力補償層がアルミニウム窒化物層を含む、装置。
  13. 請求項９に記載の装置であって、前記バッファ層が３μｍより大きい厚みを有する、装置。
  14. 請求項９に記載の装置であって、
    前記ＩＩＩ族窒化物層の上にパッシベーション層を更に含む、装置。
  15. システムであって、
    半導体基板と、
    前記半導体基板の第１の側の上の応力補償層と、
    前記半導体基板の第２の側の上のＩＩＩ族窒化物層と、
    を含む半導体構造、及び、
    前記ＩＩＩ族窒化物層内又はその上のＩＩＩ族窒化物集積回路デバイス、
    を含むシステムであって、前記半導体構造が、前記ＩＩＩ族窒化物層により前記半導体基板上につくられる応力が、前記応力補償層により前記半導体基板上につくられる応力によって少なくとも部分的に低減されるように構成される、
    システム。
  16. 請求項１５に記載のシステムであって、
    前記応力補償層が、非晶質又は微結晶材料の結晶化した形式を含み、
    前記非晶質又は微結晶材料が、前記半導体基板上に応力を全くつくらないか又はつくる応力の量が小さく、更に、
    前記結晶化した材料が前記半導体基板上に一層大きな応力をつくる、
    システム。
  17. 請求項１５に記載のシステムであって、前記ＩＩＩ族窒化物層が、
    熱応力管理層及び核形成層の上のエピタキシャルバッファ層、及び、
    前記エピタキシャルバッファ層の上のエピタキシャル障壁層、
    を含む、システム。
  18. 請求項１７に記載のシステムであって、
    前記核形成層がアルミニウム窒化物層を含み、
    前記熱応力管理層が、異なるガリウム濃度の多数のアルミニウムガリウム窒化物層を含み、
    前記バッファ及び障壁層が、異なるアルミニウム濃度のアルミニウムガリウム窒化物層を含み、更に、
    前記応力補償層がアルミニウム窒化物層を含む、システム。
  19. 請求項１５に記載のシステムであって、前記バッファ層が３μmより大きい厚みを有する、システム。
  20. 請求項１５に記載のシステムであって、前記ＩＩＩ族窒化物集積回路デバイスが、ＩＩＩ族窒化物電界効果トランジスタ（ＦＥＴ）とＩＩＩ族窒化物高電子移動度トランジスタ（ＨＥＭＴ）との少なくとも一方を含む、システム。
JP2018121536A 2009-12-11 2018-06-27 ガリウム窒化物又は他の窒化物ベースの半導体デバイスの裏側応力補償 Active JP6923859B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021111294A JP7273279B2 (ja) 2009-12-11 2021-07-05 ガリウム窒化物又は他の窒化物ベースの半導体デバイスの裏側応力補償

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US28406909P 2009-12-11 2009-12-11
US61/284,069 2009-12-11
JP2012543145A JP2013513944A (ja) 2009-12-11 2010-11-30 ガリウム窒化物又は他の窒化物ベースの半導体デバイスの裏側応力補償

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012543145A Division JP2013513944A (ja) 2009-12-11 2010-11-30 ガリウム窒化物又は他の窒化物ベースの半導体デバイスの裏側応力補償

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021111294A Division JP7273279B2 (ja) 2009-12-11 2021-07-05 ガリウム窒化物又は他の窒化物ベースの半導体デバイスの裏側応力補償

Publications (2)

Publication Number Publication Date
JP2018190988A true JP2018190988A (ja) 2018-11-29
JP6923859B2 JP6923859B2 (ja) 2021-08-25

Family

ID=44141922

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2012543145A Pending JP2013513944A (ja) 2009-12-11 2010-11-30 ガリウム窒化物又は他の窒化物ベースの半導体デバイスの裏側応力補償
JP2018121536A Active JP6923859B2 (ja) 2009-12-11 2018-06-27 ガリウム窒化物又は他の窒化物ベースの半導体デバイスの裏側応力補償
JP2021111294A Active JP7273279B2 (ja) 2009-12-11 2021-07-05 ガリウム窒化物又は他の窒化物ベースの半導体デバイスの裏側応力補償

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012543145A Pending JP2013513944A (ja) 2009-12-11 2010-11-30 ガリウム窒化物又は他の窒化物ベースの半導体デバイスの裏側応力補償

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021111294A Active JP7273279B2 (ja) 2009-12-11 2021-07-05 ガリウム窒化物又は他の窒化物ベースの半導体デバイスの裏側応力補償

Country Status (5)

Country Link
US (2) US8785305B2 (ja)
JP (3) JP2013513944A (ja)
CN (1) CN102549716B (ja)
TW (1) TW201131618A (ja)
WO (1) WO2011071717A2 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5707903B2 (ja) * 2010-12-02 2015-04-30 富士通株式会社 化合物半導体装置及びその製造方法
US9257547B2 (en) * 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
JP5551131B2 (ja) * 2011-09-14 2014-07-16 株式会社東芝 窒化物半導体積層構造体の製造方法
US8956979B2 (en) * 2011-11-17 2015-02-17 Skyworks Solutions, Inc. Systems and methods for improving front-side process uniformity by back-side metallization
JP2013201397A (ja) 2012-03-26 2013-10-03 Fujitsu Ltd 半導体装置の製造方法、半導体装置及び半導体結晶成長用基板
TWI495154B (zh) * 2012-12-06 2015-08-01 Genesis Photonics Inc 半導體結構
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9355967B2 (en) 2013-06-24 2016-05-31 Qualcomm Incorporated Stress compensation patterning
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
CN105514231B (zh) * 2014-09-25 2019-01-04 东莞市中镓半导体科技有限公司 一种用于GaN生长的低应力状态复合衬底
CN105514224B (zh) * 2014-09-25 2019-01-22 东莞市中镓半导体科技有限公司 一种用于GaN生长的低应力状态复合衬底的制备方法
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
KR102372055B1 (ko) * 2015-06-26 2022-03-08 인텔 코포레이션 가공 실리콘 기판들 상의 gan 디바이스들
US11322599B2 (en) 2016-01-15 2022-05-03 Transphorm Technology, Inc. Enhancement mode III-nitride devices having an Al1-xSixO gate insulator
WO2017210323A1 (en) 2016-05-31 2017-12-07 Transphorm Inc. Iii-nitride devices including a graded depleting layer
TWI732925B (zh) * 2016-08-23 2021-07-11 美商克若密斯股份有限公司 與工程基板整合之電力元件
US9917156B1 (en) 2016-09-02 2018-03-13 IQE, plc Nucleation layer for growth of III-nitride structures
US10347591B2 (en) * 2016-09-16 2019-07-09 Ii-Vi Delaware, Inc. Metallic, tunable thin film stress compensation for epitaxial wafers
TWI703726B (zh) 2016-09-19 2020-09-01 新世紀光電股份有限公司 含氮半導體元件
JP6978206B2 (ja) * 2017-01-27 2021-12-08 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
CN106910672A (zh) * 2017-02-10 2017-06-30 江苏能华微电子科技发展有限公司 一种半导体生长工艺
CN108183065A (zh) * 2017-12-29 2018-06-19 北京品捷电子科技有限公司 一种消除晶圆翘曲的方法及复合衬底
JP7116985B2 (ja) * 2018-03-02 2022-08-12 国立大学法人三重大学 半導体基板の製造方法
US10896821B2 (en) * 2018-09-28 2021-01-19 Lam Research Corporation Asymmetric wafer bow compensation by physical vapor deposition
US10903070B2 (en) 2018-09-28 2021-01-26 Lam Research Corporation Asymmetric wafer bow compensation by chemical vapor deposition
TWI698914B (zh) * 2019-07-19 2020-07-11 環球晶圓股份有限公司 半導體磊晶結構及其形成方法
KR102618869B1 (ko) * 2020-01-03 2023-12-27 램 리써치 코포레이션 배면 보우 보상 증착의 스테이션-대-스테이션 (station-to-station) 제어
CN115868006A (zh) * 2020-07-16 2023-03-28 华为技术有限公司 制备GaN器件的方法以及GaN器件
US11894477B2 (en) * 2021-05-17 2024-02-06 Raytheon Company Electrical device with stress buffer layer and stress compensation layer
CN113964034B (zh) * 2021-08-30 2024-03-19 西安电子科技大学 一种基于衬底背面GeSnSi外延层的硅基AlGaN/GaN HEMT及制备方法
CN113948389B (zh) * 2021-08-30 2023-03-14 西安电子科技大学 一种基于衬底背面SiSn外延层的硅基AlGaN/GaN HEMT及制备方法
CN113948391B (zh) * 2021-08-30 2023-11-21 西安电子科技大学 一种硅基AlGaN/GaN HEMT器件及制备方法
CN113948390B (zh) * 2021-08-30 2024-03-19 西安电子科技大学 一种基于衬底背面外延层的硅基AlGaN/GaN HEMT及制备方法
CN113783102A (zh) * 2021-09-14 2021-12-10 苏州长光华芯光电技术股份有限公司 一种低翘曲半导体激光器及其制备方法
WO2024181028A1 (ja) * 2023-02-28 2024-09-06 株式会社ジャパンディスプレイ Ｌｅｄ素子、ｌｅｄアレイ基板及びｌｅｄ素子の製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6386450A (ja) * 1986-09-29 1988-04-16 Fujitsu Ltd 半導体素子形成用基板の製造方法
JP2003017412A (ja) * 2001-06-28 2003-01-17 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2005116785A (ja) * 2003-10-08 2005-04-28 Nippon Telegr & Teleph Corp <Ntt> 半導体材料薄膜の成長法
JP2005527988A (ja) * 2002-12-04 2005-09-15 エムコア・コーポレイション 窒化ガリウムベース素子及び製造方法
JP2007221100A (ja) * 2006-02-17 2007-08-30 Cree Inc エネルギー障壁を有するへテロ接合トランジスタおよび関連する方法
JP2007221001A (ja) * 2006-02-17 2007-08-30 Furukawa Electric Co Ltd:The 半導体素子
JP2007273814A (ja) * 2006-03-31 2007-10-18 Furukawa Electric Co Ltd:The シリコン基板及びその製造方法
JP2008243881A (ja) * 2007-03-26 2008-10-09 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2009158804A (ja) * 2007-12-27 2009-07-16 Dowa Electronics Materials Co Ltd 半導体材料、半導体材料の製造方法及び半導体素子

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0752713B2 (ja) * 1986-02-24 1995-06-05 沖電気工業株式会社 化合物半導体の成長方法
US5837378A (en) * 1995-09-12 1998-11-17 Micron Technology, Inc. Method of reducing stress-induced defects in silicon
US6562644B2 (en) * 2000-08-08 2003-05-13 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate, method of manufacturing the semiconductor substrate, semiconductor device and pattern forming method
JP2002064201A (ja) * 2000-08-18 2002-02-28 Toshiba Corp 半導体電界効果トランジスタ及び電力増幅器
GB2369490A (en) * 2000-11-25 2002-05-29 Mitel Corp Prevention of wafer distortion when annealing thin films
US6849882B2 (en) * 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US7198671B2 (en) * 2001-07-11 2007-04-03 Matsushita Electric Industrial Co., Ltd. Layered substrates for epitaxial processing, and device
JP2003059948A (ja) * 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP2003113000A (ja) * 2001-10-05 2003-04-18 Hitachi Cable Ltd 半導体エピタキシャルウェハ及びその製造方法
US7169685B2 (en) * 2002-02-25 2007-01-30 Micron Technology, Inc. Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive
US6841001B2 (en) * 2002-07-19 2005-01-11 Cree, Inc. Strain compensated semiconductor structures and methods of fabricating strain compensated semiconductor structures
US6815234B2 (en) * 2002-12-31 2004-11-09 Infineon Technologies Aktiengesellschaft Reducing stress in integrated circuits
US7015124B1 (en) * 2003-04-28 2006-03-21 Advanced Micro Devices, Inc. Use of amorphous carbon for gate patterning
US7547928B2 (en) * 2004-06-30 2009-06-16 Interuniversitair Microelektronica Centrum (Imec) AlGaN/GaN high electron mobility transistor devices
US7910937B2 (en) * 2005-02-02 2011-03-22 Agency For Science, Technology And Research Method and structure for fabricating III-V nitride layers on silicon substrates
CN1824849A (zh) * 2005-02-25 2006-08-30 深圳大学 硅衬底ⅲ族氮化物外延生长
US7253454B2 (en) * 2005-03-03 2007-08-07 Cree, Inc. High electron mobility transistor
US7470599B2 (en) * 2006-04-14 2008-12-30 Applied Materials, Inc. Dual-side epitaxy processes for production of nitride semiconductor structures
US20070278233A1 (en) * 2006-06-01 2007-12-06 Abdallah Joe Albert Reverse egg storage tank
JP5252877B2 (ja) * 2006-11-07 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20080296625A1 (en) * 2007-06-04 2008-12-04 Sharp Laboratories Of America Inc. Gallium nitride-on-silicon multilayered interface
JP2009231561A (ja) * 2008-03-24 2009-10-08 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法
US7976630B2 (en) * 2008-09-11 2011-07-12 Soraa, Inc. Large-area seed for ammonothermal growth of bulk gallium nitride and method of manufacture
JP5742134B2 (ja) * 2010-08-23 2015-07-01 富士通株式会社 半導体装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6386450A (ja) * 1986-09-29 1988-04-16 Fujitsu Ltd 半導体素子形成用基板の製造方法
JP2003017412A (ja) * 2001-06-28 2003-01-17 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2005527988A (ja) * 2002-12-04 2005-09-15 エムコア・コーポレイション 窒化ガリウムベース素子及び製造方法
JP2005116785A (ja) * 2003-10-08 2005-04-28 Nippon Telegr & Teleph Corp <Ntt> 半導体材料薄膜の成長法
JP2007221100A (ja) * 2006-02-17 2007-08-30 Cree Inc エネルギー障壁を有するへテロ接合トランジスタおよび関連する方法
JP2007221001A (ja) * 2006-02-17 2007-08-30 Furukawa Electric Co Ltd:The 半導体素子
JP2007273814A (ja) * 2006-03-31 2007-10-18 Furukawa Electric Co Ltd:The シリコン基板及びその製造方法
JP2008243881A (ja) * 2007-03-26 2008-10-09 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2009158804A (ja) * 2007-12-27 2009-07-16 Dowa Electronics Materials Co Ltd 半導体材料、半導体材料の製造方法及び半導体素子

Also Published As

Publication number Publication date
US20110140118A1 (en) 2011-06-16
WO2011071717A3 (en) 2011-10-27
US8785305B2 (en) 2014-07-22
JP6923859B2 (ja) 2021-08-25
TW201131618A (en) 2011-09-16
US9111753B2 (en) 2015-08-18
CN102549716A (zh) 2012-07-04
WO2011071717A2 (en) 2011-06-16
CN102549716B (zh) 2016-08-03
JP7273279B2 (ja) 2023-05-15
JP2021158391A (ja) 2021-10-07
US20140295651A1 (en) 2014-10-02
JP2013513944A (ja) 2013-04-22

Similar Documents

Publication Publication Date Title
JP6923859B2 (ja) ガリウム窒化物又は他の窒化物ベースの半導体デバイスの裏側応力補償
JP5946771B2 (ja) 半導体基板上のラージエリアガリウム窒化物又は他の窒化物ベース構造のための応力補償
US8710511B2 (en) AIN buffer N-polar GaN HEMT profile
TWI230978B (en) Semiconductor device and the manufacturing method thereof
JP4530171B2 (ja) 半導体装置
JP2003059948A (ja) 半導体装置及びその製造方法
JP6141627B2 (ja) シリコン基板上にＧａＮ層を形成する方法およびＧａＮ基板
JP2009049121A (ja) ヘテロ接合型電界効果トランジスタ及びその製造方法
JP2009206163A (ja) ヘテロ接合型電界効果トランジスタ
JP7068676B2 (ja) Ｉｉｉａ－ｎ族デバイスのための非エッチ気体冷却エピタキシャルスタック
WO2020129540A1 (ja) 窒化物半導体ウェーハの製造方法および窒化物半導体ウェーハ
JP2016207748A (ja) 半導体装置の製造方法および半導体装置
JP2011023677A (ja) 化合物半導体エピタキシャルウェハおよびその製造方法
JP2010239066A (ja) 半導体装置の製造方法
US8558280B2 (en) Semiconductor device and method of manufacturing the semiconductor device
WO2023037838A1 (ja) 窒化物半導体基板の製造方法
US20170256635A1 (en) Nitride semiconductor and nitride semiconductor manufacturing method
JP2005353817A (ja) 電界効果トランジスタ及びその製造方法
TWI768222B (zh) 半導體裝置及其製造方法
JP2007335736A (ja) 窒化物半導体装置
JP2021061385A (ja) 窒化物半導体基板および窒化物半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180725

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190604

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190903

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20191101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200701

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200930

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20201001

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20201130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210714

R150 Certificate of patent or registration of utility model

Ref document number: 6923859

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250