JP5946771B2 - 半導体基板上のラージエリアガリウム窒化物又は他の窒化物ベース構造のための応力補償 - Google Patents
半導体基板上のラージエリアガリウム窒化物又は他の窒化物ベース構造のための応力補償 Download PDFInfo
- Publication number
- JP5946771B2 JP5946771B2 JP2012544571A JP2012544571A JP5946771B2 JP 5946771 B2 JP5946771 B2 JP 5946771B2 JP 2012544571 A JP2012544571 A JP 2012544571A JP 2012544571 A JP2012544571 A JP 2012544571A JP 5946771 B2 JP5946771 B2 JP 5946771B2
- Authority
- JP
- Japan
- Prior art keywords
- nitride
- iii
- islands
- stress
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 150000004767 nitrides Chemical class 0.000 title claims description 58
- 239000000758 substrate Substances 0.000 title claims description 57
- 239000004065 semiconductor Substances 0.000 title claims description 42
- 229910002601 GaN Inorganic materials 0.000 title claims description 24
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims description 19
- 238000000034 method Methods 0.000 claims description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- AUCDRFABNLOFRE-UHFFFAOYSA-N alumane;indium Chemical compound [AlH3].[In] AUCDRFABNLOFRE-UHFFFAOYSA-N 0.000 claims description 7
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 claims description 7
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 claims description 3
- 230000005669 field effect Effects 0.000 claims description 2
- 239000000463 material Substances 0.000 description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- 229910052710 silicon Inorganic materials 0.000 description 19
- 239000010703 silicon Substances 0.000 description 19
- 238000004519 manufacturing process Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000006911 nucleation Effects 0.000 description 4
- 238000010899 nucleation Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Description
本出願は、３５ ＵＳＣ １１９（ｅ）に基づき、２００９年１２月１６日に出願した米国特許仮出願番号第６１／２８４，３１２号の優先権を主張し、これは、参照のため本出願に採り込まれている。
本開示は全般的に半導体デバイスに関連する。より具体的には、本開示は、半導体基板上のラージエリアガリウム窒化物又は他の窒化物ベース構造のための応力補償に関連する。
高電力エレクトロニクス応用に用いるために種々のＩＩＩ−Ｖ族化合物が現在調査されている。これらの化合物は、ガリウム窒化物（ＧａＮ）、アルミニウムガリウム窒化物（ＡｌＧａＮ）、及びアルミニウムインジウムガリウム窒化物（ＡｌＩｎＧａＮ）などの「ＩＩＩ族窒化物」を含む。これらの化合物は大抵、シリコン、サファイア、及び炭化珪素などの基板上にエピタキシャル成長によって製造される。製造コストが低いためシリコン基板の利用が好ましいことが多い。また、シリコン基板は、ＣＭＯＳ及びＢｉＣＭＯＳデバイスなどの他のシリコンベースのデバイスとのモノリシック集積に適している。
１つの問題は、シリコン＜１１１＞基板上のＩＩＩ族窒化物のエピタキシャル成長が、大きな格子及び熱係数ミスマッチをもたらすことがあることである。格子ミスマッチは、大きな貫通転位密度形成に加え、エピタキシャル層及び基板を凹状に湾曲させる恐れがある。エピタキシャル層の厚みが臨界値を超えるとクラック及び剥離も生じ得る。エピタキシャル層と基板との間の高い熱的ミスマッチは、冷却の間に引っ張り応力をつくる恐れがあり、これが更なるクラック及び剥離を生じさせる可能性がある。一例として、有機金属化学気相成長（ＭＯＣＶＤ）により成長させたガリウム窒化物膜は、しばしばガリウム窒化物のミクロン毎に約１ＧＰａの引っ張り応力を受けることがある。
生じるクラック及び剥離は、シリコン基板の直径、シリコン基板の厚み、及びエピタキシャル層の厚みに基づいて変化し得る。直径が小さなシリコン基板（例えば、直径３インチ及び４インチのウエハ）の場合、クラックなしに達成し得るエピタキシャル層の最大厚みは大抵、約２．５μｍ〜３μｍ程度である。より大きな直径のシリコン基板（例えば、直径６インチ又はそれより大きいウエハ）の場合、約６５０μｍ〜７００μｍの基板厚みに対しクラックなしに達成し得るエピタキシャル層の最大厚みは、典型的に１μｍ〜２μｍである。高降伏電圧（１，０００Ｖ以上など）のパワーデバイスは、３．５μｍを超えるエピタキシャル層厚みを必要とすることが多く、この厚みは、現行の方法を用いて大型のシリコン基板で達成することができないのが典型的である。
本開示及びその特徴を更によく理解するため、添付の図面に関連させて下記の詳細な説明を参照する。
下記に説明する図１から図４、及び本明細書において本発明の原理を説明するために用いる種々の実施例は、単に例示的なものであり、いかなる方式においても本発明の範囲を限定すると解釈すべきではない。当業者であれば、本発明の原理は、任意の種類の、適切に配されるデバイス又はシステムにおいて実装され得ることがわかるであろう。
本開示は全般的に、シリコン又はＳＯＩ（silicon-on-insulator）基板などの半導体基板上に、ＩＩＩ族窒化物エピタキシャル層又は他の層を形成するための手法を説明する。「ＩＩＩ族窒化物」とは、窒素及び少なくとも１つのＩＩＩ族要素を用いて形成される化合物を指す。ＩＩＩ族要素の例には、インジウム、ガリウム、及びアルミニウムが含まれる。ＩＩＩ族窒化物の例には、ガリウム窒化物（ＧａＮ）、アルミニウムガリウム窒化物（ＡｌＧａＮ）、インジウムアルミニウム窒化物（ＩｎＡｌＮ）、インジウムアルミニウムガリウム窒化物（ＩｎＡｌＧａＮ）、アルミウム窒化物（Ａ１Ｎ）、インジウム窒化物（ＩｎＮ）、及びインジウムガリウム窒化物（ＩｎＧａＮ）が含まれる。応力補償は、二酸化シリコン（Ｓｉ０２）層及び窒化珪素（Ｓｉ３Ｎ４）層のスタックなど、基板上の酸化物層及び窒化物層のスタックを用いて達成できる。特定の例として、この手法は、６インチ、８インチ、１２インチ、又はそれより大きいシリコン又はＳＯＩウエハ上に、ガリウム窒化物、アルミニウムガリウム窒化物、インジウムアルミニウムガリウム窒化物、又は他のＩＩＩ族窒化物エピタキシャル層を形成するために用いることができる。
図１は、本開示に従ったＩＩＩ族窒化物アイランドを有するＩＩＩ族窒化物デバイスのための一例の半導体構造１００を図示する。この例では、半導体構造１００は半導体基板１０２を含み、半導体基板１０２は、その上に他の層又は構造が形成される任意の適切な基板を表す。例えば、半導体基板１０２は、シリコン＜１１１＞基板、又はＳＯＩ＜１１１>基板（トップ層としてシリコン＜１１１＞をハンドル基板としてシリコン＜１００＞を備えた）を表し得る。半導体基板１０２は、サファイア、炭化珪素、又は他の半導体基板も表し得る。半導体基板１０２は、３インチ、４インチ、６インチ、８インチ、１２インチ、又は他の直径など、任意の適切な寸法を有し得る。
半導体基板１０２の上に酸化物層及び窒化物層のスタック１０４が形成される。二酸化シリコン及び窒化珪素など任意の適切な酸化物及び窒化物材料をスタック１０４に用いることができる。スタック１０４は、任意の適切な配置又はパターンの、任意の数の酸化物層及び窒化物層を含み得る。スタック１０４は、物理気相成長（ＰＶＤ）、化学気相成長（ＣＶＤ）、又はプラズマ化学気相成長（ＰＥＣＶＤ）を用いることによるなど、任意の適切な方式で形成することができる。
基板１０２の上には１つ又は複数のＩＩＩ族窒化物アイランド１０６も形成される。製造プロセスに応じて、ＩＩＩ族窒化物アイランド１０６がスタック１０４内に形成されてもよく、或いはスタック１０４がＩＩＩ族窒化物アイランド１０６の周りに形成されてもよい。ＩＩＩ族窒化物アイランド１０６は、全般的には、少なくとも１つのＩＩＩ族窒化物材料が選択的に又は非選択的に成長されるか又はその他の方式で形成されるエリアを表す。ＩＩＩ族窒化物アイランド１０６は、ガリウム窒化物又はアルミニウムガリウム窒化物など任意の適切な材料を含み得る。幾つかの実施例において、ＩＩＩ族窒化物アイランド１０６は、ＩＩＩ族窒化物材料の１つ又は複数のエピタキシャル層を含み得る。ＩＩＩ族窒化物アイランド１０６は、有機金属気相成長（ＭＯＣＶＤ）又は分子線エピタキシー（ＭＢＥ）手法を用いることによるなど任意の適切な方式で形成することもできる。ＩＩＩ族窒化物アイランド１０６は、スタック１０４が形成される前又は後に形成することができる。特定の実施例において、スタック１０４は、アイランド１０６の形成前にパターニング及びエッチングされ得る。
ＩＩＩ族窒化物アイランド１０６を用いて、パワートランジスタ又は他のデバイスが製造され得る。特定の例として、ＩＩＩ族窒化物電界効果トランジスタ（ＦＥＴ）又は高電子移動度トランジスタ（ＨＥＭＴ）のようなパワーデバイスが、アイランド１０６を用いて形成され得る。
通常、ＩＩＩ族窒化物エピタキシャル層は引っ張り応力を受ける。引っ張り応力の量は、例えば、アイランド１０６の密度及びサイズに基づいて変化し得る。アイランド１０６の密度は有効ひずみを決定し得、アイランド１０６のサイズは、パワーデバイスが形成されるのに必要な有効エリアに基づき得る。
図１のスタック１０４は、ひずみ補償を提供するために用いられる。より具体的には、アイランド１０６により生成される引っ張り応力を緩和するのを助けるため、スタック１０４内の酸化物層及び窒化物層が共同で圧縮応力を提供するために用いられる。この例示の実施例において、スタック１０４は、圧縮性の酸化物（Ｓｉ０２など）及び引っ張り性の窒化物（Ｓｉ３Ｎ４など）の層を有し得る。スタック１０４の特性は、所望の応力補償を提供するように選択され得る。例えば、スタック１０４内の酸化物層の厚み及び窒化物層の厚みは、アイランド１０６により生成される引っ張り応力を相殺する助けとなる、所望の量の圧縮応力を提供するように選択され得る。
このようにして、圧縮性スタック１０４の付加は、スタック１０４内のＳｉ０２／Ｓｉ３Ｎ４層が０.５〜２.５ＧＰａの範囲の圧縮応力で用意されるときなどに、ＩＩＩ族窒化物引っ張り応力に対応することができる。特定の実施例において、スタック層の総圧縮応力が、ＩＩＩ族窒化物材料の成長及びＩＩＩ族窒化物材料のミクロン毎の冷却により発生する引っ張り応力に絶対値で近接するか又は等しくなり得る。これはウエハたわみを低減又は最小化するのを助けることができ、クラックが低減されるか全くない状態でＩＩＩ族窒化物厚みを３.５μｍまで或いは３.５μｍを超えて増加させることが可能となる。これにより貫通転位密度が低減又は最小化され、その結果、エピタキシャル膜の品質が一層高く、デバイス性能が一層高く（一層高い降伏電圧及び駆動電流など）なり得る。また、ウエハレベル処理の歩留まりを高めることができ、そのため、これらのパワーデバイスの製造コストが低減される。この手法がシリコン＜１１１＞又はＳＯＩ基板などの基板と共に用いられるとき、ＩＩＩ族窒化物デバイスとシリコン＜１００＞ベースデバイス又は他のシリコンベースデバイスとのモノリシック集積が実現可能である。
図１は、ＩＩＩ族窒化物アイランドを有するＩＩＩ族窒化物デバイスのための一例の半導体構造１００を図示するが、図１に種々の変更を加えることができる。例えば、基板１０２は、任意の適切なサイズ、形状、及び組成を有し得る。また、任意の適切な配置で基板１０２内に任意の数のＩＩＩ族窒化物アイランドが形成され得る。例えば、ＩＩＩ族窒化物アイランドの数及び配置は、その構造中に形成する必要があるＩＩＩ族窒化物デバイスの場所に基づいて変化し得る。更に、特定の材料及び製造プロセスを上述したが、種々の層又は半導体構造１００の他の構成要素を形成するために任意の他の材料及び製造プロセスを用いることができる。また、特定の形状又は相対的なサイズを図１に示すが、半導体構造１００の各構成要素は、任意の適切なサイズ、形状、及び寸法を有し得る。
図２は、本開示に従ったＩＩＩ族窒化物アイランドを有するＩＩＩ族窒化物デバイスのための一例の半導体構造の断面２００を図示する。この例では、半導体構造は、基板１０２（シリコン又はＳＯＩウエハなど）、応力補償スタック１０４、及びＩＩＩ族窒化物アイランド１０６（ガリウム窒化物又はアルミニウムガリウム窒化物アイランドなど）を含む。
応力補償スタック１０４は、下側酸化物層２０２、窒化物層２０４、及び上側酸化物層２０６を含む。酸化物層２０２及び２０６は、二酸化シリコンなど任意の適切な酸化物材料を含み得る。窒化物層２０４は、窒化珪素など任意の適切な窒化物材料を含み得る。スタック１０４内の層２０２〜２０６は、ＰＶＤ、ＣＶＤ、又はＰＥＣＶＤを用いることによるなど、任意の適切な方式で形成され得る。スタック１０４内の層２０２〜２０６は共同で、１つ又は複数のＩＩＩ族窒化物アイランド１０６の引っ張り応力を実質的に又は完全に補償する圧縮応力を有する。
ＩＩＩ族窒化物アイランド１０６は、任意の適切な方式で形成することができる。例えば、ＩＩＩ族窒化物アイランド１０６は、少なくとも１つのＩＩＩ族窒化物の選択的エピタキシャル成長を用いて形成することができる。アイランド１０６を形成するＩＩＩ族窒化物材料の選択的エピタキシャル成長は、基板１０２に対する有効引っ張り応力を低減することができることに留意されたい。しかし、ＩＩＩ族窒化物材料は、アイランド１０６を形成するため、材料を蒸着し、その後ポリシング、エッチング、又はその他の方式で過剰な材料を取り除くことによるなど、非選択的に形成されてもよい。
図２は、ＩＩＩ族窒化物アイランドを有するＩＩＩ族窒化物デバイスのための半導体構造の一例の断面２００を図示するが、図２に種々の変更を加えることができる。例えば、特定の材料及び製造プロセスを上述したが、半導体構造の種々の層又はその他の構成要素を形成するために任意の他の材料及び製造プロセスを用いることができる。また、特定の形状又は相対的なサイズを図２に示すが、半導体構造の各構成要素は、任意の適切なサイズ、形状、及び寸法を有し得る。
図３Ａから図３Ｄは、本開示に従ってＩＩＩ族窒化物アイランドを有する半導体構造を形成するための一例の手法を図示する。図３Ａに示すように、基板１０２の上に酸化物／窒化物スタック１０４が形成される。酸化物／窒化物スタック１０４は、任意の数の酸化物層と任意の数の窒化物層を含み得る。酸化物の厚み及び窒化物層の厚みは、要求される応力緩和の量に基づいて選択され得る。例えば、一層多くのＩＩＩ族窒化物アイランドが互いに一層近接して形成される場合、スタック１０４は、一層大きな圧縮応力を生成するように変更され得る。より少ないＩＩＩ族窒化物アイランドが互いに一層離れて形成される場合、スタック１０４は、一層小さな圧縮応力を生成するように変更され得る。幾つかの実施例において、スタック１０４は、形成されるべきＩＩＩ族窒化物アイランド１０６の数、隣接するＩＩＩ族窒化物アイランド１０６間の距離、又は基板１０２の総面積に対するＩＩＩ族窒化物アイランド１０６の面積の比、などの係数に基づいて設計され得る。
図３Ｂに示すように、少なくとも１つの開口３０２を形成するようにスタック１０４がエッチングされるか又はその他の方式で処理される。各開口３０２は、任意の適切なサイズ及び形状を有し得、多数の開口３０２が異なるサイズ又は形状を有していてもよい。開口３０２は任意の適切な方式で形成することができる。例えば、開口３０２は、スタック１０４の上にフォトレジスト材料の層を載置し、このフォトレジスト材料をパターニングしてフォトレジスト材料を介する開口をつくることによって形成され得る。その後、エッチングが実施されてフォトレジスト材料内の開口を介してスタック１０４をエッチングし得る。
しかし、少なくとも１つの開口３０２を備えたスタック１０４を形成するために、任意の他の適切な手法が用いられ得ることに留意されたい。例えば、スタック１０４の酸化物層及び窒化物層を選択的エリアに形成する一方、他のエリアに酸化物材料及び窒化物材料がないまま残すことができる。特定の例として、基板１０２上にフォトレジスト材料の１つ又は複数の層が形成され、スタック１０４の所望の形状にパターニングされ得る。スタック１０４の酸化物層及び窒化物層が載置され得、フォトレジスト材料が取り除かれ得る。このプロセスにより１つ又は複数の開口３０２を有するスタック１０４をつくることができる。
開口３０２が形成されるが、スタック１０４の開口３０２に１つ又は複数のＩＩＩ族窒化物アイランドが形成され得る。幾つかの実施例において、１つ又は複数のＩＩＩ族窒化物エピタキシャル層の選択的成長が用いられる。これは、例えば、図３Ｃに示すように開口３０２内に核生成層３０４を形成することにより達成され得る。核生成層３０４は、任意の適切な材料から及び任意の適切な方式で形成され得る。例えば、核生成層３０４は、低温アルミニウム窒化物層により形成され得、これは、１００ｎｍまでの数ナノメートルの厚みを有し得る。図３Ｄに示すように、その後、開口３０２内（場合によっては、開口３０２の上及びその周りなど）に１つ又は複数のＩＩＩ族窒化物材料３０６が載置される。ＩＩＩ族窒化物材料３０６は、核生成層３０４を用いて選択的に成長される。ＩＩＩ族窒化物材料３０６は、ＭＯＣＶＤ又はＭＢＥを用いることによるなど、任意の適切な方式で形成することができる。この時点で、ＩＩＩ族窒化物材料３０６は、少なくとも１つのＩＩＩ族窒化物アイランド１０６の形成を完了するため、更に処理され得る（ポリシング又はエッチングを用いて平坦化されるなど）。
これはＩＩＩ族窒化物アイランド１０６を形成する一例の方法を表し、この方法は、具体的には、エピタキシャルＩＩＩ族窒化物材料３０６の選択的成長の利用に関連する。しかし他の実施例を用いることもできる。例えば、ＩＩＩ族窒化物材料３０６が、非選択的に載置され、その後アイランド３０６を形成するためエッチングされ得る。しかし、これにより、エピタキシャル層が形成される時間とアイランド１０６を形成するためエピタキシャル層がエッチングされる時間の間、基板１０２に対し一層大きな引っ張り応力がつくられることに留意されたい。従って、エピタキシャル層がエッチングされた後に問題を引き起こし得る過剰な応力を生成することなく、エピタキシャル層がエッチングされる前に充分な相殺応力を生成するようにスタック１０４が設計され得る。
この時点で、図３Ｄに示すような構造を用いて、少なくとも１つの集積回路要素３０８が製造され得る。集積回路要素３０８は、１つ又は複数のパワーデバイスを形成するために用いられる任意の適切な構造を含み得る。例えば、要素３０８は、ＩＩＩ族窒化物ＦＥＴ又はＨＥＭＴを形成する構成要素を含み得る。図３Ａから図３Ｄに示すように製造された構造を用いて、任意の適切な数及び種類のＩＩＩ族窒化物デバイス又は他のデバイスをつくることができることに留意されたい。
図３Ａから図３Ｄは、ＩＩＩ族窒化物アイランドを有する半導体構造を形成するための一例の手法を図示するが、図３Ａから図３Ｄに種々の変更を加えてもよい。例えば、上述したように、図３Ａから図３Ｄに示す構成要素の各々をつくるために種々の手法が用いられ得る。
図４は、本開示に従ってＩＩＩ族窒化物デバイスのためのＩＩＩ族窒化物アイランドを有する半導体構造を形成するための例示の方法４００を図示する。図４に示すように、工程４０２で、半導体基板の上に応力補償スタックが形成される。これは、例えば、基板１０２の上に酸化物／窒化物スタック１０４を形成することを含み得る。しかし、応力補償スタック１０４は、任意の他の適切な材料から形成され得ることに留意されたい。工程４０４で、応力補償スタックに１つ又は複数の開口が形成される。これは、例えば、開口３０２をつくるためにスタック１０４をパターニング及びエッチングすることを含み得る。しかし、１つ又は複数の開口３０２を有する応力補償スタック１０４を形成するために、任意の他の適切な手法が用いられ得ることに留意されたい。
工程４０６で、応力補償スタックに１つ又は複数のＩＩＩ族窒化物アイランドが形成される。これは、例えば、選択的又は非選択的エピタキシャル成長を用いてＩＩＩ族窒化物アイランド１０６を形成することを含み得る。ＩＩＩ族窒化物アイランド１０６の形成に少なくとも１つのＩＩＩ族窒化物材料が用いられ、ＩＩＩ族窒化物材料の１つ又は複数の層を用いることができる。工程４０８で、１つ又は複数のＩＩＩ族窒化物アイランドからの応力を補償するために、応力補償スタックを用いて応力がつくられる。この工程は、例えば、応力補償スタック１０４からの圧縮応力を用いてＩＩＩ族窒化物アイランド１０６からの引っ張り応力を低減又は相殺することを含み得る。
この時点で、一つ又は複数のＩＩＩ族窒化物デバイスの形成は、工程４１０で完了し得る。これは、例えば、この基板構造を用いて一つ又は複数のＩＩＩ族窒化物ＦＥＴ又はＨＥＭＴのソース、ドレイン、及びゲートを形成することを含み得る。もちろん、ＩＩＩ族窒化物アイランド１０６を用いて、任意の他のＩＩＩ族窒化物デバイスを形成することもできる。
図４は、ＩＩＩ族窒化物デバイスのためのＩＩＩ族窒化物アイランドを有する半導体構造を形成するための方法４００の一例を図示するが、図４に種々の変更を加えることができる。例えば、一連の工程として示したが、図４の種々の工程は、重なっていてもよく、並列に成されてもよく、又は異なる順序で成されてもよい。特定の例として、ＩＩＩ族窒化物材料の１つ又は複数のアイランドを有する応力補償スタックを生成するための工程の任意の他の組み合わせを用いることができる。
ここで、本明細書内で用いた或る種の語及び語句の定義を説明することが有益であろう。用語「含む（include）」及び「含有する（comprise）」及びそれらの派生語は、限定することなく含むことを意味する。「又は」という用語は包括的であり、及び／又はを意味する。
本開示では、特定の実施例及び全般的に関連する方法を説明してきたが、これらの実施例及び方法の変更や変形は当業者に明らかであろう。従って、例示の実施例の上述の説明は本開示を限定又は制約することはない。以下の特許請求の範囲で定義されるような本開示の趣旨及び範囲から逸脱することなく、他の変形、代替、及び変更も可能である。
Claims (17)
- 方法であって、
基板の上に、前記基板上に引っ張り応力を有する１つ又は複数のＩＩＩ族窒化物アイランドを形成することと、
前記基板の上に、前記基板上に圧縮応力を有する圧縮応力補償スタックを形成することと、
前記応力補償スタックからの前記圧縮応力を用いて、前記１つ又は複数のＩＩＩ族窒化物アイランドからの前記引っ張り応力を少なくとも部分的に相殺することと、
を含み、
前記応力補償スタックを形成することが、前記基板の上に１つ又は複数の酸化物層と１つ又は複数の窒化物層とを形成することを含み、
前記１つ又は複数の酸化物層が圧縮応力を有し、前記１つ又は複数の窒化物層が引っ張り応力を有し、前記酸化物層と窒化物層とが共同で圧縮応力を有する、方法。 - 請求項１に記載の方法であって、
前記酸化物層の厚み及び窒化物層の厚みが、
ＩＩＩ族窒化物アイランドの数と、
隣接するＩＩＩ族窒化物アイランド間の距離と、
前記基板の総面積に対する前記ＩＩＩ族窒化物アイランドの面積の比と、
の少なくとも１つに基づいて選択される、方法。 - 請求項１に記載の方法であって、
前記応力補償スタックに１つ又は複数の開口を形成することを更に含み、
前記１つ又は複数のＩＩＩ族窒化物アイランドを形成することが、前記応力補償スタックの前記１つ又は複数の開口内に前記１つ又は複数のＩＩＩ族窒化物アイランドを形成することを含む、方法。 - 請求項３に記載の方法であって、
前記１つ又は複数の開口内に前記１つ又は複数のＩＩＩ族窒化物アイランドを形成することが、前記複数の開口内に前記１つ又は複数のＩＩＩ族窒化物アイランドを選択的に形成することを含む、方法。 - 請求項１に記載の方法であって、
前記１つ又は複数のＩＩＩ族窒化物アイランドを形成することが、ＩＩＩ族窒化物エピタキシャル層を形成することを含む、方法。 - 請求項５に記載の方法であって、
前記ＩＩＩ族窒化物エピタキシャル層が、ガリウム窒化物と、アルミニウムガリウム窒化物と、インジウムアルミニウム窒化物と、インジウムアルミニウムガリウム窒化物と、アルミニウム窒化物と、インジウム窒化物と、インジウムガリウム窒化物との少なくとも１つを含む、方法。 - 請求項１に記載の方法であって、
前記１つ又は複数のＩＩＩ族窒化物アイランドの各々が３.５μｍより大きい厚みを有する、方法。 - 装置であって、
基板と、
前記基板の上の応力補償スタックであって、前記基板上に圧縮応力を有する、前記応力補償スタックと、
前記基板の上のかつ前記応力補償スタック内の１つ又は複数のＩＩＩ族窒化物アイランドであって、前記基板上に引っ張り応力を有する、前記１つ又は複数のＩＩＩ族窒化物アイランドと、
を含み、
前記装置が、前記応力補償スタックからの前記圧縮応力が前記１つ又は複数のＩＩＩ族窒化物アイランドからの前記引っ張り応力を少なくとも部分的に相殺するように、構成され、
前記応力補償スタックが、１つ又は複数の酸化物層と１つ又は複数の窒化物層とを含み、
前記１つ又は複数の酸化物層が圧縮応力を有し、前記１つ又は複数の窒化物層が引っ張り応力を有し、前記酸化物層と窒化物層とが共同で圧縮応力を有する、装置。 - 請求項８に記載の装置であって、
前記酸化物層の厚み及び窒化物層の厚みが、
ＩＩＩ族窒化物アイランドの数と、
隣接するＩＩＩ族窒化物アイランド間の距離と、
前記基板の総面積に対する前記ＩＩＩ族窒化物アイランドの面積の比と、
の少なくとも１つに基づいて選択される、装置。 - 請求項８に記載の装置であって、
前記１つ又は複数の酸化物層が二酸化シリコンを含み、前記１つ又は複数の窒化物層が窒化珪素を含む、装置。 - 請求項８に記載の装置であって、
前記１つ又は複数のＩＩＩ族窒化物アイランドが選択的ＩＩＩ族窒化物エピタキシャル層を含む、装置。 - 請求項１１に記載の装置であって、
前記ＩＩＩ族窒化物エピタキシャル層が、ガリウム窒化物と、アルミニウムガリウム窒化物と、インジウムアルミニウム窒化物と、インジウムアルミニウムガリウム窒化物と、アルミニウム窒化物と、インジウム窒化物と、インジウムガリウム窒化物との少なくとも１つを含む、装置。 - 請求項８に記載の装置であって、
前記１つ又は複数のＩＩＩ族窒化物アイランドの各々が３.５μｍより大きい厚みを有する、装置。 - 基板の上の応力補償スタックであって、前記基板上に圧縮応力を有する、前記応力補償スタックと、
前記基板の上のかつ前記応力補償スタック内の１つ又は複数のＩＩＩ族窒化物アイランドであって、前記基板上に引っ張り応力を有する、前記１つ又は複数のＩＩＩ族窒化物アイランドと、
前記１つ又は複数のＩＩＩ族窒化物アイランドの中又はその上の１つ又は複数のＩＩＩ族窒化物集積回路デバイスと、
を含む半導体構造を含む、半導体デバイスであって、
前記半導体構造が、前記応力補償スタックからの前記圧縮応力が前記１つ又は複数のＩＩＩ族窒化物アイランドからの前記引っ張り応力を少なくとも部分的に相殺するように、構成され、
前記応力補償スタックが、１つ又は複数の酸化物層と１つ又は複数の窒化物層とを含み、
前記１つ又は複数の酸化物層が圧縮応力を有し、前記１つ又は複数の窒化物層が引っ張り応力を有し、前記酸化物層と窒化物層とが共同で圧縮応力を有する、半導体デバイス。 - 請求項１４に記載の半導体デバイスであって、
前記１つ又は複数のＩＩＩ族窒化物アイランドが選択的ＩＩＩ族窒化物エピタキシャル層を含む、半導体デバイス。 - 請求項１４に記載の半導体デバイスであって、
前記１つ又は複数のＩＩＩ族窒化物アイランドの各々が３.５μｍより大きい厚みを有する、半導体デバイス。 - 請求項１４に記載の半導体デバイスであって、
前記１つ又は複数のＩＩＩ族窒化物集積回路デバイスが、ＩＩＩ族窒化物電界効果トランジスタ（ＦＥＴ）とＩＩＩ族窒化物高電子移動度トランジスタ（ＨＥＭＴ）との少なくとも１つを含む、半導体デバイス。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US28431209P | 2009-12-16 | 2009-12-16 | |
| US61/284,312 | 2009-12-16 | ||
| PCT/US2010/058296 WO2011084269A2 (en) | 2009-12-16 | 2010-11-30 | Stress compensation for large area gallium nitride or other nitride-based structures on semiconductor substrates |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013514661A JP2013514661A (ja) | 2013-04-25 |
| JP5946771B2 true JP5946771B2 (ja) | 2016-07-06 |
Family
ID=44141980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012544571A Active JP5946771B2 (ja) | 2009-12-16 | 2010-11-30 | 半導体基板上のラージエリアガリウム窒化物又は他の窒化物ベース構造のための応力補償 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8723296B2 (ja) |
| JP (1) | JP5946771B2 (ja) |
| CN (1) | CN102549729B (ja) |
| TW (1) | TW201133561A (ja) |
| WO (1) | WO2011084269A2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102660539B1 (ko) | 2017-06-02 | 2024-04-24 | 에이에스엠 아이피 홀딩 비.브이. | 저온 반도체 층 및 관련된 반도체 소자 구조를 형성하는 방법 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102012203421A1 (de) * | 2012-03-05 | 2013-09-05 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Halbleiterbauelement mit einer orientierten Schicht undVerfahren zu seiner Herstellung |
| CN103320764B (zh) * | 2013-06-14 | 2015-10-21 | 西安电子科技大学 | 基于a面6H-SiC衬底上a面GaN缓冲层上InN半导体器件的制备方法 |
| EP2869331A1 (en) * | 2013-10-29 | 2015-05-06 | IMEC vzw | Episubstrates for selective area growth of group iii-v material and a method for fabricating a group iii-v material on a silicon substrate |
| US9412830B2 (en) | 2014-04-17 | 2016-08-09 | Fujitsu Limited | Semiconductor device and method of manufacturing semiconductor device |
| DE102015209889B4 (de) | 2015-05-29 | 2018-12-06 | Siltronic Ag | Strukturierte Halbleiterscheibe und Verfahren zu deren Herstellung |
| US10692839B2 (en) | 2015-06-26 | 2020-06-23 | Intel Corporation | GaN devices on engineered silicon substrates |
| US10818611B2 (en) | 2015-07-01 | 2020-10-27 | Ii-Vi Delaware, Inc. | Stress relief in semiconductor wafers |
| US11410937B2 (en) | 2020-03-06 | 2022-08-09 | Raytheon Company | Semiconductor device with aluminum nitride anti-deflection layer |
| CN112467514B (zh) * | 2020-11-10 | 2022-04-12 | 华中科技大学 | 一种宽工作温度范围的分布反馈半导体激光器 |
| US11894477B2 (en) * | 2021-05-17 | 2024-02-06 | Raytheon Company | Electrical device with stress buffer layer and stress compensation layer |
| US11851785B2 (en) | 2021-05-21 | 2023-12-26 | Raytheon Company | Aluminum nitride passivation layer for mercury cadmium telluride in an electrical device |
Family Cites Families (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5783025A (en) * | 1980-11-11 | 1982-05-24 | Fujitsu Ltd | Manufacture of semiconductor substrate |
| US4400411A (en) * | 1982-07-19 | 1983-08-23 | The United States Of America As Represented By The Secretary Of The Air Force | Technique of silicon epitaxial refill |
| US4507158A (en) * | 1983-08-12 | 1985-03-26 | Hewlett-Packard Co. | Trench isolated transistors in semiconductor films |
| JP2506733B2 (ja) * | 1987-03-18 | 1996-06-12 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JPS6420629A (en) * | 1987-07-16 | 1989-01-24 | Nec Corp | Compound semiconductor integrated circuit device |
| JP2976442B2 (ja) * | 1989-06-22 | 1999-11-10 | ソニー株式会社 | 絶縁膜の形成方法 |
| JP3352712B2 (ja) | 1991-12-18 | 2002-12-03 | 浩 天野 | 窒化ガリウム系半導体素子及びその製造方法 |
| JPH06318548A (ja) * | 1993-05-10 | 1994-11-15 | Oki Electric Ind Co Ltd | Ｓｉ基板上へのＧａＡｓ層形成方法 |
| JPH10135140A (ja) * | 1996-10-28 | 1998-05-22 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロエピタキシャル成長方法、ヘテロエピタキシャル層および半導体発光素子 |
| JP3257442B2 (ja) | 1997-04-09 | 2002-02-18 | 松下電器産業株式会社 | 窒化ガリウム結晶の製造方法 |
| JP3841537B2 (ja) * | 1997-12-22 | 2006-11-01 | 豊田合成株式会社 | 窒化ガリウム系化合物半導体及びその製造方法 |
| JP2000269142A (ja) * | 1999-03-17 | 2000-09-29 | Sony Corp | 窒化ガリウムエピタキシャル層の形成方法及び発光素子 |
| TW426940B (en) * | 1999-07-30 | 2001-03-21 | United Microelectronics Corp | Manufacturing method of MOS field effect transistor |
| TW518767B (en) | 2000-03-31 | 2003-01-21 | Toyoda Gosei Kk | Production method of III nitride compound semiconductor and III nitride compound semiconductor element |
| US6649287B2 (en) | 2000-12-14 | 2003-11-18 | Nitronex Corporation | Gallium nitride materials and methods |
| JP2003142728A (ja) | 2001-11-02 | 2003-05-16 | Sharp Corp | 半導体発光素子の製造方法 |
| JP2003224072A (ja) * | 2002-01-29 | 2003-08-08 | Matsushita Electric Ind Co Ltd | 半導体構造物およびその製造方法 |
| JP3968566B2 (ja) | 2002-03-26 | 2007-08-29 | 日立電線株式会社 | 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス |
| US7399684B2 (en) | 2002-07-11 | 2008-07-15 | University College Cork - National University Of Ireland, Cork | Defect reduction in semiconductor materials |
| US6828211B2 (en) | 2002-10-01 | 2004-12-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Shallow trench filled with two or more dielectrics for isolation and coupling or for stress control |
| US7329923B2 (en) * | 2003-06-17 | 2008-02-12 | International Business Machines Corporation | High-performance CMOS devices on hybrid crystal oriented substrates |
| JP4118774B2 (ja) * | 2003-09-18 | 2008-07-16 | 株式会社東芝 | 薄膜積層体及びその製造方法 |
| DE102005005327A1 (de) | 2004-05-17 | 2005-12-15 | Infineon Technologies Ag | Feldefekttansistor, Transistoranordnung sowie Verfahren zur Herstellung eines halbleitenden einkristallinen Substrats und einer Transistoranordnung |
| JP4102334B2 (ja) * | 2004-06-16 | 2008-06-18 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US6991998B2 (en) * | 2004-07-02 | 2006-01-31 | International Business Machines Corporation | Ultra-thin, high quality strained silicon-on-insulator formed by elastic strain transfer |
| US7355215B2 (en) * | 2004-12-06 | 2008-04-08 | Cree, Inc. | Field effect transistors (FETs) having multi-watt output power at millimeter-wave frequencies |
| US7262087B2 (en) * | 2004-12-14 | 2007-08-28 | International Business Machines Corporation | Dual stressed SOI substrates |
| US8012592B2 (en) | 2005-11-01 | 2011-09-06 | Massachuesetts Institute Of Technology | Monolithically integrated semiconductor materials and devices |
| JP4939038B2 (ja) | 2005-11-09 | 2012-05-23 | 日立電線株式会社 | Ｉｉｉ族窒化物半導体基板 |
| DE102005063108A1 (de) | 2005-12-30 | 2007-07-12 | Advanced Micro Devices, Inc., Sunnyvale | Technik zur Herstellung eines Isolationsgrabens als eine Spannungsquelle für die Verformungsverfahrenstechnik |
| JP4908886B2 (ja) * | 2006-03-23 | 2012-04-04 | 日本電信電話株式会社 | 半導体装置 |
| TW200802606A (en) * | 2006-06-22 | 2008-01-01 | Univ Nat Central | Monolithic GaN material and method for producing substrate therefrom |
| JP5383974B2 (ja) * | 2006-12-27 | 2014-01-08 | 住友電工デバイス・イノベーション株式会社 | 半導体基板および半導体装置 |
| US20080296616A1 (en) * | 2007-06-04 | 2008-12-04 | Sharp Laboratories Of America, Inc. | Gallium nitride-on-silicon nanoscale patterned interface |
| US20080296625A1 (en) | 2007-06-04 | 2008-12-04 | Sharp Laboratories Of America Inc. | Gallium nitride-on-silicon multilayered interface |
| US7598108B2 (en) | 2007-07-06 | 2009-10-06 | Sharp Laboratories Of America, Inc. | Gallium nitride-on-silicon interface using multiple aluminum compound buffer layers |
| JP5903714B2 (ja) | 2007-07-26 | 2016-04-13 | ソイテックＳｏｉｔｅｃ | エピタキシャル方法およびこの方法によって成長させられたテンプレート |
| JP5431667B2 (ja) | 2007-10-01 | 2014-03-05 | 富士電機株式会社 | 窒化ガリウム半導体装置 |
| JP5192785B2 (ja) * | 2007-11-21 | 2013-05-08 | 新日本無線株式会社 | 窒化物半導体装置の製造方法 |
| JP2009231561A (ja) * | 2008-03-24 | 2009-10-08 | Nippon Telegr & Teleph Corp <Ntt> | 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法 |
-
2010
- 2010-11-30 CN CN201080042887.0A patent/CN102549729B/zh active Active
- 2010-11-30 JP JP2012544571A patent/JP5946771B2/ja active Active
- 2010-11-30 WO PCT/US2010/058296 patent/WO2011084269A2/en active Application Filing
- 2010-11-30 US US12/927,947 patent/US8723296B2/en active Active
- 2010-12-14 TW TW099143683A patent/TW201133561A/zh unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102660539B1 (ko) | 2017-06-02 | 2024-04-24 | 에이에스엠 아이피 홀딩 비.브이. | 저온 반도체 층 및 관련된 반도체 소자 구조를 형성하는 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013514661A (ja) | 2013-04-25 |
| US20110140242A1 (en) | 2011-06-16 |
| WO2011084269A2 (en) | 2011-07-14 |
| TW201133561A (en) | 2011-10-01 |
| US8723296B2 (en) | 2014-05-13 |
| CN102549729A (zh) | 2012-07-04 |
| WO2011084269A3 (en) | 2011-10-13 |
| CN102549729B (zh) | 2015-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5946771B2 (ja) | 半導体基板上のラージエリアガリウム窒化物又は他の窒化物ベース構造のための応力補償 | |
| JP7273279B2 (ja) | ガリウム窒化物又は他の窒化物ベースの半導体デバイスの裏側応力補償 | |
| US20090085065A1 (en) | Method to fabricate iii-n semiconductor devices on the n-face of layers which are grown in the iii-face direction using wafer bonding and substrate removal | |
| JP5907686B2 (ja) | 大面積シリコン基板及びその他の基板上の多層ｉｉｉ族窒化物バッファの成長 | |
| KR20110075053A (ko) | 보호층 및 저손상 리세스를 갖는 질화물계 트랜지스터 및 그의 제조 방법 | |
| JP6141627B2 (ja) | シリコン基板上にＧａＮ層を形成する方法およびＧａＮ基板 | |
| JP2009049121A (ja) | ヘテロ接合型電界効果トランジスタ及びその製造方法 | |
| CN103515419A (zh) | 用于硅衬底上的iii-v族氮化物层的梯度氮化铝镓和超晶格缓冲层 | |
| US20200027745A1 (en) | Control of current collapse in thin patterned gan | |
| US20180315591A1 (en) | Hetero-integration of iii-n material on silicon | |
| JP2019500755A (ja) | Ｉｉｉａ−ｎ族デバイスのための非エッチ気体冷却エピタキシャルスタック | |
| US11049943B2 (en) | Method for forming III-nitride semiconductor device and the III-nitride semiconductor device | |
| WO2019194042A1 (ja) | トランジスタの製造方法 | |
| JP2011171639A (ja) | 半導体装置、半導体ウェハ、半導体装置の製造方法及び半導体ウェハの製造方法 | |
| US20150115277A1 (en) | Episubstrates for Selective Area Growth of Group III-V Material and a Method for Fabricating a Group III-V Material on a Silicon Substrate | |
| US9991374B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR20200074895A (ko) | 파워 트랜지스터의 제조 방법 및 그 제조 방법에 따라 제조되는 파워 트랜지스터 | |
| WO2008121976A2 (en) | Method to fabricate iii-n semiconductor devices on the n-face of layers which are grown in the iii-face direction using wafer bonding and substrate removal | |
| TW201740567A (zh) | 半導體結構及其製造方法 | |
| JP2019192856A (ja) | 窒化物半導体基板の製造方法、窒化物半導体装置の製造方法 | |
| JP2011129828A (ja) | 半導体基板、電子デバイスおよび半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131128 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141125 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150225 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150324 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150424 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160126 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160421 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160524 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160601 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5946771 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |