JP4118774B2 - 薄膜積層体及びその製造方法 - Google Patents
薄膜積層体及びその製造方法 Download PDFInfo
- Publication number
- JP4118774B2 JP4118774B2 JP2003325715A JP2003325715A JP4118774B2 JP 4118774 B2 JP4118774 B2 JP 4118774B2 JP 2003325715 A JP2003325715 A JP 2003325715A JP 2003325715 A JP2003325715 A JP 2003325715A JP 4118774 B2 JP4118774 B2 JP 4118774B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- thin film
- strained
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、薄膜積層体及びその製造方法に関し、特に、自然の状態では格子定数が大きく異なる基板上に高品質の結晶を成長することにより得られる薄膜積層体及びその製造方法に関する。
エピタキシャル薄膜を形成する場合、形成しようとする薄膜の面内格子定数に近い値の面内格子定数を持つ基板を選択する必要があった。また、基板の面内格子定数がその上に成長する薄膜の格子定数に近い場合でも、両者の格子定数の微妙な「ずれ」などが原因で、エピタキシャル薄膜の形成が困難であるといった問題があった。さらには、エピタキシャル薄膜を形成できても、Ｘ線のロッキングカーブ半値幅が広く、薄膜中の欠陥密度が非常に高いといった問題も多かった。
特許文献１には、溝の側壁から横方向にエピタキシャル材料を成長させ、その材料を溝から徐々に成長させてクラックの無い領域を含むようにする製造方法が記載されている。
特開２００１−４４１２１号公報
しかし、特許文献１に記載されている製造方法によれば、下地に形成した溝の側壁から横方向にエピタキシャル成長させるために、下地と成長層の格子定数が近いことが必要とされる。また、溝を埋め込むようにエピタキシャル成長を形成するために、相当に厚く形成しなければ、品質の良好な薄膜を得ることが困難である。さらに、成長前の下地に溝を形成するために、工程が煩雑になるという問題もある。
本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、格子定数の相違によって通常はエピタキシャル薄膜が成長しないような基板上に高品質のエピタキシャル成長層を形成した薄膜積層体及びその製造方法を提供することにある。
本発明の一態様によれば、
応力発生層と、
第１の主面を有し、前記応力発生層から印加される応力によって、前記第１の主面に対して平行な方向に歪みが導入された歪み基板層と、
前記歪み基板層の前記第１の主面上にエピタキシャル成長されたエピタキシャル層と、
を備え、
前記歪みは、圧縮歪みであり、
前記エピタキシャル層を構成する材料の前記第１の主面における面内方向の格子定数は、前記歪み基板層を構成する材料に前記歪みが導入されていない状態での前記第１の主面における面内方向の格子定数よりも小であり、
前記応力発生層は、前記歪み基板層と同一の材料からなる層に異種元素を導入することにより形成されてなることを特徴とする薄膜積層体が提供される。
応力発生層と、
第１の主面を有し、前記応力発生層から印加される応力によって、前記第１の主面に対して平行な方向に歪みが導入された歪み基板層と、
前記歪み基板層の前記第１の主面上にエピタキシャル成長されたエピタキシャル層と、
を備え、
前記歪みは、圧縮歪みであり、
前記エピタキシャル層を構成する材料の前記第１の主面における面内方向の格子定数は、前記歪み基板層を構成する材料に前記歪みが導入されていない状態での前記第１の主面における面内方向の格子定数よりも小であり、
前記応力発生層は、前記歪み基板層と同一の材料からなる層に異種元素を導入することにより形成されてなることを特徴とする薄膜積層体が提供される。
また、本発明の他の一態様によれば、
第１の材料からなる支持層と、
前記支持層の上に設けられ、第２の材料からなる応力発生層と、
前記応力発生層の上に設けられ、前記第１の材料からなり、第１の主面を有し、前記応力発生層から印加される応力によって、前記第１の主面に対して平行な方向に歪みが導入された歪み基板層と、
前記歪み基板層の前記第１の主面上にエピタキシャル成長され、前記第２の材料とは異なる元素を含有する材料からなるエピタキシャル層と、
を備えたことを特徴とする薄膜積層体が提供される。
第１の材料からなる支持層と、
前記支持層の上に設けられ、第２の材料からなる応力発生層と、
前記応力発生層の上に設けられ、前記第１の材料からなり、第１の主面を有し、前記応力発生層から印加される応力によって、前記第１の主面に対して平行な方向に歪みが導入された歪み基板層と、
前記歪み基板層の前記第１の主面上にエピタキシャル成長され、前記第２の材料とは異なる元素を含有する材料からなるエピタキシャル層と、
を備えたことを特徴とする薄膜積層体が提供される。
また、本発明のさらに他の一態様によれば、
第１及び第２の主面を有する基板の前記第１の主面側から異種元素を導入して応力発生層を形成する工程と、
前記基板を前記第２の主面側から研磨することにより、前記応力発生層から印加される応力によって前記第１の主面に対して平行な方向に歪みが導入された歪み基板層を形成する工程と、
前記歪み基板層の上に、エピタキシャル層を形成する工程と、
を備えたことを特徴とする薄膜積層体の製造方法が提供される。
第１及び第２の主面を有する基板の前記第１の主面側から異種元素を導入して応力発生層を形成する工程と、
前記基板を前記第２の主面側から研磨することにより、前記応力発生層から印加される応力によって前記第１の主面に対して平行な方向に歪みが導入された歪み基板層を形成する工程と、
前記歪み基板層の上に、エピタキシャル層を形成する工程と、
を備えたことを特徴とする薄膜積層体の製造方法が提供される。
本発明によれば、基板の面内格子定数を大きくまたは小さくさせるための応力発生層または応力発生層を設けることにより、通常は格子定数の相違によってエピタキシャル薄膜が成長しないような基板上にエピタキシャル成長を可能とすることができる。
また、このようにして得られたエピタキシャル成長層は、エピタキシャル接合界面及びエピタキシャル層の層中における欠陥が少なく、高品質の薄膜を得ることができる。
その結果として、従来は不可能であった各種の新規な構造または材料からなるデバイスを実現することが可能となり、産業上のメリットは多大である。
以下、図面を参照しつつ本発明の実施の形態について詳細に説明する。
（第１の実施の形態）
まず、本発明の第１の実施の形態について説明する。
まず、本発明の第１の実施の形態について説明する。
図１は、本実施形態にかかる薄膜積層体の断面構造を例示する模式図である。 すなわち、この薄膜積層体は、支持層１の上に、応力発生層２Ａ、歪み基板層３Ａ、エピタキシャル層４Ａが積層された構造を有する。
支持層１は、薄膜積層体の機械的または物理的な強度を確保する役割を有する。その材料としては、各種の半導体、有機材料、無機材料などを適宜用いることができる。また、機械的または物理的な強度が足りている場合には、支持層１を設けなくともよい。
支持層１は、薄膜積層体の機械的または物理的な強度を確保する役割を有する。その材料としては、各種の半導体、有機材料、無機材料などを適宜用いることができる。また、機械的または物理的な強度が足りている場合には、支持層１を設けなくともよい。
応力発生層２Ａは、その上の歪み基板層３Ａに対して、面内方向の引っ張り応力を印加する役割を有する。つまり、応力発生層２Ａは、同図に矢印で表したように、その上に設けられた歪み基板層３Ａを面内方向に引っ張り、面内方向の格子定数を増加させる。後に実施例として詳述するように、応力発生層２Ａは、歪み基板層３を構成する材料よりも格子定数の大きな材料を堆積したり、歪み基板層３の一部を酸化処理したり、歪み基板層３の一部へ各種原子を注入したり、あるいは堆積と酸化と窒化と原子注入などを組み合わせた処理をしたりすることにより形成することができる。歪み発生層を堆積により形成する場合、エピタキシャル成長させてもよく、また、多結晶状やアモルファス状に堆積してもよい。また、応力発生層２Ａは、単一の薄膜からなる層でもよく、複数の薄膜からなる積層構造を有していてもよく、あるいは組成に傾斜があるような薄膜層でもよい。
歪み基板層３Ａは、例えば、Ｓｉ（シリコン）やＧａＡｓなどの半導体や、ＳｒＴｉＯ３やＭｇＯなどの誘電体などの各種の材料の単結晶からなる。そして、応力発生層２Ａから印加される引っ張り応力により、図１に矢印で表したように、面内方向の格子定数が無歪みの状態と比べて大きくなるように歪みが導入されている。
エピタキシャル層４Ａは、歪み基板層３Ａの上にエピタキシャル成長された層である。その材料としては、半導体、誘電体及び超伝導体をはじめとした各種のものを用いることが可能である。歪み基板層３Ａの面内格子定数が無歪みの状態と比べて増加しているので、エピタキシャル層４Ａの材料としても、それにあわせて大きな格子定数を有するものを用いることができる。つまり、本実施形態によれば、無歪みの基板上にエピタキシャル成長させる場合と比べて、より大きな格子定数を有する材料をエピタキシャル成長させることが可能となり、しかも、そのエピタキシャル層の品質を向上させることができる。
本実施形態の薄膜積層体を構成する各要素の具体的な構成や、その製造方法については、後に実施例を参照しつつさらに詳細に説明する。
（第２の実施の形態）
次に、本発明の第２の実施の形態について説明する。
次に、本発明の第２の実施の形態について説明する。
図２は、本実施形態にかかる薄膜積層体の断面構造を例示する模式図である。 すなわち、この薄膜積層体は、支持層１の上に、応力発生層２Ｂ、歪み基板層３Ｂ、エピタキシャル層４Ｂが積層された構造を有する。本実施形態においては、第１実施形態とは逆に、歪み基板層３Ｂの面内格子定数を小さくするように圧縮応力が印加される。
支持層１は、第１実施形態と同様に、薄膜積層体の機械的または物理的な強度を確保する役割を有する。その材料としては、各種の半導体、有機材料、無機材料などを適宜用いることができ、機械的または物理的な強度が足りている場合には、支持層１を設けなくともよい。
応力発生層２Ｂは、その上の歪み基板層３Ｂに対して、面内方向の圧縮応力を印加する役割を有する。つまり、応力発生層２Ｂは、同図に矢印で表したように、その上に設けられた歪み基板層３Ｂを面内方向に圧縮し、格子定数を減少させる。後に実施例として詳述するように、応力発生層２Ｂは、歪み基板層３Ｂを構成する材料が有する格子定数よりも小さな格子定数を有する材料を堆積したり、部分的な酸化、窒化、ハロゲン化、還元、またはこれらの組み合わせ処理をしたりすることにより形成することができる。応力発生層２Ｂを堆積により形成する場合、エピタキシャル成長させてもよく、また、多結晶状やアモルファス状に堆積してもよい。また、応力発生層２Ｂは、単一の薄膜からなる層でもよく、複数の薄膜からなる積層構造を有していてもよく、あるいは組成に傾斜があるような薄膜層でもよい。
歪み基板層３Ｂは、例えば、Ｓｉ（シリコン）やＧａＡｓなどの半導体や、ＳｒＴｉＯ３やＭｇＯなどの誘電体などの各種の材料の単結晶からなる。そして、応力発生層２Ｂから印加される圧縮応力により、図２に矢印で表したように、面内方向の格子定数が無歪みの状態と比べて小さくなるように歪みが導入されている。
エピタキシャル層４Ｂは、歪み基板層３Ｂの上にエピタキシャル成長された層である。歪み基板層３Ｂの面内格子定数が無歪みの状態と比べて減少しているので、エピタキシャル層４Ｂの材料としても、それにあわせて小さな格子定数を有するものを用いることができる。
つまり、本実施形態によれば、無歪みの基板上にエピタキシャル成長させる場合と比べて、より小さな格子定数を有する材料をエピタキシャル成長させることが可能となり、しかも、そのエピタキシャル層の品質を向上させることができる。
本実施形態の薄膜積層体を構成する各要素の具体的な構成や、その製造方法についても、後に実施例を参照しつつさらに詳細に説明する。
（第３の実施の形態）
次に、本発明の第３の実施の形態について説明する。
次に、本発明の第３の実施の形態について説明する。
図３は、本実施形態にかかる薄膜積層体の断面構造を例示する模式図である。
すなわち、基板５Ａの表面に、歪み基板層６Ａが選択的に設けられ、これら歪み基板層６Ａに隣接して応力発生層７Ａが設けられている。そして、歪み基板層６Ａの上に、エピタキシャル層８Ａが積層されている。
基板５Ａと歪み基板層６Ａは、同一の材料からなるものとすることができる。一方、応力発生層７Ａは、例えば、基板５Ａの表面層にイオン注入やプラズマなどの方法により異種元素を導入したり、異種材料を堆積することにより形成される。そして、これら応力発生層７Ａから歪み基板層６Ａに対して、矢印で表したように、面内方向に圧縮する応力が印加されている。つまり、歪み基板層６Ａは、その面内格子定数が無歪みの状態よりも小さくなるように歪みが導入されている。エピタキシャル層８Ａは、このような歪み基板層６Ａの上にエピタキシャル成長されている。
図４は、歪み基板層６Ａと応力発生層７Ａとの平面的な配置関係を例示する模式図である。すなわち、歪み基板層６Ａは、その周囲を応力発生層７Ａにより取り囲まれるようにアイランド状に形成することができる。但し、その平面的な形態や配置関係は、図４の具体例には限定されない。例えば、アイランド状に形成された歪み基板層６Ａの平面的な形状は、図４の如く四角形でなくてもよく、例えば、円形状、楕円形状、多角形状、あるいは不定形状など、各種の形状とすることができる。
また、そのようなアイランド状の歪み基板層６Ａの配置パターンについても、図４に例示したように格子状には限定されず、千鳥格子状やランダム的な配置パターンなどとしてもよい。
さらに、歪み基板層６Ａの平面形態を独立したアイランド状とせずに、それぞれのアイランドがつなげられた形状や、ストライプ状などに形成してもよい。但し、歪み基板層６Ａに対して、その周囲から均等に圧縮応力を印加する必要がある場合には、図４に例示した如く、上下左右が対称の平面形態とし、その周囲が応力発生層７Ａにより取り囲まれるように形成することが望ましい。
本実施形態によれば、無歪みの基板５Ａの上にエピタキシャル成長させる場合と比べて、より小さな格子定数を有する材料をエピタキシャル成長させることが可能となり、しかも、そのエピタキシャル層の品質を向上させることができる。
本実施形態の薄膜積層体を構成する各要素の具体的な構成や、その製造方法についても、後に実施例を参照しつつさらに詳細に説明する。
（第４の実施の形態）
次に、本発明の第４の実施の形態について説明する。
次に、本発明の第４の実施の形態について説明する。
図５は、本実施形態にかかる薄膜積層体の断面構造を例示する模式図である。
すなわち、基板５Ｂの表面に、歪み基板層６Ｂが設けられ、これら歪み基板層６Ｂに隣接して応力発生層７Ｂが設けられている。そして、歪み基板層６Ｂの上に、エピタキシャル層８Ｂが積層されている。
基板５と歪み基板層６Ｂは、同一の材料からなるものとすることができる。一方、応力発生層７Ｂは、例えば、基板５Ｂの表面層にイオン注入やプラズマなどの方法により異種元素を導入したり、異種材料を堆積したり、部分的な酸化や窒化や還元などをしたりすることにより形成される。そして、これら応力発生層７Ｂから歪み基板層６Ｂに対して、矢印で表したように、面内方向に伸張させる応力が印加されている。つまり、歪み基板層６Ｂは、その面内格子定数が無歪みの状態よりも大きくなるように歪みが導入されている。エピタキシャル層８Ｂは、このような歪み基板層６Ｂの上にエピタキシャル成長されている。
図６は、歪み基板層６Ｂと応力発生層７Ｂとの平面的な配置関係を例示する模式図である。すなわち、歪み基板層６Ｂは、その周囲を応力発生層７Ｂにより取り囲まれるようにアイランド状に形成することができる。但し、その平面的な形態や配置関係は、図６の具体例には限定されない。例えば、アイランド状に形成された歪み基板層６Ｂの平面的な形状は、図６の如く四角形でなくてもよく、例えば、円形状、楕円形状、多角形状、あるいは不定形状など、各種の形状とすることができる。
また、そのようなアイランド状の歪み基板層６Ｂの配置パターンについても、図６に例示したように格子状には限定されず、千鳥格子状やランダム的な配置パターンなどとしてもよい。
さらに、歪み基板層６Ｂの平面形態を独立したアイランド状とせずに、それぞれのアイランドがつなげられた形状や、ストライプ状などに形成してもよい。但し、歪み基板層６Ｂに対して、その周囲から均等に圧縮応力を印加する必要がある場合には、図６に例示した如く、上下左右が対称の平面形態とし、その周囲が応力発生層７Ｂにより取り囲まれるように形成することが望ましい。
本実施形態によれば、無歪みの基板の上にエピタキシャル成長させる場合と比べて、より小さな格子定数を有する材料をエピタキシャル成長させることが可能となり、しかも、そのエピタキシャル層の品質を向上させることができる。
本実施形態の薄膜積層体を構成する各要素の具体的な構成や、その製造方法についても、後に実施例を参照しつつさらに詳細に説明する。
以上、本発明の第１乃至第４の実施の形態について説明した。
以下、第１乃至第１２の実施例を参照しつつ、本発明の実施の形態についてさらに詳細に説明する。
以下、第１乃至第１２の実施例を参照しつつ、本発明の実施の形態についてさらに詳細に説明する。
（実施例１）
まず、本発明の第１の実施例として、シリコン（Ｓｉ）基板上に高品質の強誘電体結晶をエピタキシャル成長させて形成した誘電体キャパシタについて説明する。
まず、本発明の第１の実施例として、シリコン（Ｓｉ）基板上に高品質の強誘電体結晶をエピタキシャル成長させて形成した誘電体キャパシタについて説明する。
図７は、本実施例の誘電体キャパシタの要部断面構造を表す模式図である。
すなわち、単結晶Ｓｉ基板１１の上に、格子緩和ＳｉＧｅ層１２、ＳｉＧｅＯｘ層１３、単結晶ＳｉＧｅ層１４、エピタキシャル歪みＳｉ基板層１５、ＴｉＮエピタキシャル耐酸化層１６、ＳｒＲｕＯ３エピタキシャル下部電極１７、ＢａＴｉＯ３エピタキシャル強誘電体１８、ＳｒＲｕＯ３エピタキシャル上部電極１９がこの順に積層されている。
すなわち、単結晶Ｓｉ基板１１の上に、格子緩和ＳｉＧｅ層１２、ＳｉＧｅＯｘ層１３、単結晶ＳｉＧｅ層１４、エピタキシャル歪みＳｉ基板層１５、ＴｉＮエピタキシャル耐酸化層１６、ＳｒＲｕＯ３エピタキシャル下部電極１７、ＢａＴｉＯ３エピタキシャル強誘電体１８、ＳｒＲｕＯ３エピタキシャル上部電極１９がこの順に積層されている。
単結晶Ｓｉ基板１１の典型的な厚さは０．５ｍｍ程度である。格子緩和ＳｉＧｅ層１２の典型的な厚さは６００ｎｍである。ＳｉＧｅＯｘ層１３の典型的な厚さは１００ｎｍである。単結晶ＳｉＧｅ層１４の典型的な厚さは６００ｎｍである。エピタキシャル歪みＳｉ基板１５の典型的な厚さは２０ｎｍである。ＴｉＮエピタキシャル耐酸化層１６の典型的な厚さは ２５ｎｍである。ＳｒＲｕＯ３エピタキシャル下部電極１７の典型的な厚さは２５ｎｍである。エピタキシャル強誘電体１８の典型的な厚さは４０ｎｍである。ＳｒＲｕＯ３エピタキシャル上部電極１９の典型的な厚さは２５ｎｍである。
以下、本実施例の誘電体キャパシタの構造について、製造方法を参照しつつ説明する。
図８乃至図１６は、本実施例の誘電体キャパシタの製造方法を表す工程断面図である。
まず、図８に表したように、希フッ酸処理によって自然酸化膜を除去した単結晶Ｓｉ基板１１の上にＣＶＤ法によって組成傾斜のある格子緩和ＳｉＧｅ層２１を約１μｍ成長させる。次に、酸素イオンを約４００ｎｍの深さに注入し、１３５０℃でアニールを行うことにより、図９に表したように、ＳｉＧｅ最表面変質層３０／ＳｉＧｅ層３１／（ＳｉＧｅＯｘ）層１３／ＳｉＧｅ層１２／Ｓｉ基板１１からなる積層構造を形成する。
次に、図１０に表したように、ＳｉＧｅ最表面変質層３０をエッチング除去する。
この積層構造の上に、図１１に表したように、ＣＶＤ法によって約２００ｎｍ膜厚のＳｉＧｅ層１３０を、ＳｉＧｅ層３１に継ぎ足して再成長させることにより単結晶ＳｉＧｅ層１４を形成する。
この積層構造の上に、図１１に表したように、ＣＶＤ法によって約２００ｎｍ膜厚のＳｉＧｅ層１３０を、ＳｉＧｅ層３１に継ぎ足して再成長させることにより単結晶ＳｉＧｅ層１４を形成する。
次に、この積層構造の上に、図１２に表したように、ＣＶＤ法によって歪みＳｉ層１５をエピタキシャル成長させる。以上の工程によって、歪みＳｉ層１５の表面に、面内歪みを伴うＳｉ面が得られる。
次に、このように面内歪みを伴うＳｉ面上に、図１３に表したように、スパッタ法によってＴｉＮ層１６をエピタキシャル成長する。さらに、このＴｉＮ層１６の上に、図１４に表したように、スパッタ法によってＳｒＲｕＯ３層１７をエピタキシャル成長させる。そして、このＳｒＲｕＯ３層１７の上に、図１５に表したように、ＢａＴｉＯ３層１８をエピタキシャル成長させる。そして、このＢａＴｉＯ３層１８の上に、図１６に表したようにＳｒＲｕＯ３層１９をエピタキシャル成長させる。以上の工程によって、エピタキシャル強誘電体キャパシタを作製できた。
エピタキシャル強誘電体キャパシタは、面内歪みが導入されていない無歪みの状態のＳｉ基板上にも作製可能である。しかしながら、このように無歪みのＳｉ基板上に形成した強誘電体キャパシタに含まれるＴｉＮ層は、欠陥密度が高い。具体的には、ＴｉＮ層のＸ線ロッキングカーブの半値幅は、１度程度と幅広い。ＴｉＮ層の欠陥密度が高いために、ＴｉＮ層よりも上に積層させる各層の欠陥密度も高くなり、結晶品質が低下する。このため、これまでの強誘電体キャパシタの分極保持特性には、改善の余地があったと考えられる。
無歪みのＳｉ基板上に形成するＴｉＮ層の結晶欠陥密度が高い原因は、無歪みのＳｉ基板とＴｉＮ層との間の面内格子不整合が、約３．８％と比較的大きいことにある。これに対して、本実施例においては、単結晶Ｓｉ基板１１の上に、格子緩和ＳｉＧｅ層１２、ＳｉＧｅＯｘ層１３、単結晶ＳｉＧｅ層１４をこの順に形成し、その上に歪みＳｉ基板層１５をエピタキシャル成長させることにより、歪みＳｉ基板層１５の表面における面内格子定数が増加して、ＴｉＮ層１６との間の格子不整合が３．８％よりも小さくなる。その結果として、ＴｉＮ層１６の欠陥密度が減少し、良好な結晶が得られる。
本実施例におけるＳｉＧｅ層１４の上の歪みＳｉ層１５の面内格子定数は、無歪みのＳｉ基板面の面内格子定数の２．２％程度まで大きくすることが可能であり、この場合 ＴｉＮ層１６との格子不整合は、３．８％から１．６％程度へと低下させることが可能となる。したがって、ＴｉＮ層１６の上に形成するＳｒＲｕＯ３層１７、１９やＢａＴｉＯ３層１８における欠陥密度が減少し、分極保持特性が向上する。
（実施例２）
実施例１と同様の方法で作製した薄膜積層体において、強誘電体の薄膜であるＢａＴｉＯ３層１８の部分を「ボロメータ型」の赤外線検出器として用いることが可能である。
実施例１と同様の方法で作製した薄膜積層体において、強誘電体の薄膜であるＢａＴｉＯ３層１８の部分を「ボロメータ型」の赤外線検出器として用いることが可能である。
図１７は、本実施例における欠陥の無い強誘電体ＢａＴｉＯ３層１８の分極の温度依存性を表すグラフ図である。欠陥が無い場合はキュリー点における分極の温度変化率すなわち微分係数が無限大に発散するが、欠陥が増えるに従い、キュリー点付近における分極の温度変化率が小さくなる。
歪みＳｉ層１５の面を持つ基板上に誘電体膜を形成する利点は、第１実施例と同様に、ＴｉＮ層１６の欠陥密度を減少させることによって、その上の誘電体層の欠陥密度を低下させることにある。つまり、強誘電体ＢａＴｉＯ３層１８の結晶の品質を向上させることにより、強誘電転移温度の付近における分極の温度変化率（焦電係数）を向上させることができる。その結果として、分極電荷を電気的に検出する感度が向上し、赤外線を電気的に検出する感度が向上する。
（実施例３）
次に、本発明の第３の実施例として、Ｓｉ基板上にエピタキシャル成長させたＳｒＴｉＯ３層をゲート絶縁膜としたトランジスタについて説明する。
図１８は、本実施例のトランジスタの断面構造を表す模式図である。すなわち、約０．５ｍｍ厚さの単結晶Ｓｉ基板１１１の上に、約６００ｎｍ厚さの格子緩和ＳｉＧｅ層１１２、約１００ｎｍ厚さのＳｉＧｅＯｘ層１１３、約６００ｎｍ厚さの単結晶ＳｉＧｅ層１１４、約２０ｎｍ厚さのエピタキシャル歪みＳｉ基板層１１５がこの順に積層されている。そして、歪みＳｉ基板層１１５の上に、約１０ｎｍ厚さのエピタキシャルＳｒＴｉＯ３ゲート絶縁膜１１８と約３００ｎｍ厚さのゲート電極１１９とからなるゲートが選択的に形成されている。そして、ゲートの両側には、ソース領域１１６とドレイン領域１１７が設けられている。
次に、本発明の第３の実施例として、Ｓｉ基板上にエピタキシャル成長させたＳｒＴｉＯ３層をゲート絶縁膜としたトランジスタについて説明する。
図１８は、本実施例のトランジスタの断面構造を表す模式図である。すなわち、約０．５ｍｍ厚さの単結晶Ｓｉ基板１１１の上に、約６００ｎｍ厚さの格子緩和ＳｉＧｅ層１１２、約１００ｎｍ厚さのＳｉＧｅＯｘ層１１３、約６００ｎｍ厚さの単結晶ＳｉＧｅ層１１４、約２０ｎｍ厚さのエピタキシャル歪みＳｉ基板層１１５がこの順に積層されている。そして、歪みＳｉ基板層１１５の上に、約１０ｎｍ厚さのエピタキシャルＳｒＴｉＯ３ゲート絶縁膜１１８と約３００ｎｍ厚さのゲート電極１１９とからなるゲートが選択的に形成されている。そして、ゲートの両側には、ソース領域１１６とドレイン領域１１７が設けられている。
以下に、本実施例のトランジスタの製造工程の一部を記す。まず、第１実施例と類似の方法で面内歪みを伴うＳｉ面（歪みＳｉ基板層１１５）を作製し、その上にＭＢＥ（Molecular Beam Epitaxy）法によって ＳｒＴｉＯ３層１１８をエピタキシャル積層する。さらに、ゲート電極１１９を積層し、パターニング加工してゲートを形成する。その後、ゲートの両側のＳｉ層１１５の表面にソース領域１１６とドレイン領域１１７を形成する。
または、ＳｒＴｉＯ３層１１８をエピタキシャル成長する前にトランジスタのソース領域１１６とドレイン領域１１７を形成してもよい。
または、図１９に表したように、第１実施例と類似の方法で面内歪みを伴うＳｉ面（歪みＳｉ基板層１１５）を作製し、トランジスタのソース領域１１６とドレイン領域１１７を形成後、ゲートのパターンを作製した上にＣＶＤなどの手法によりダミーの素材にてゲート１１２０Ｄ（ダミーであるので必ずしも絶縁物でなくても構わない）を約３００ｎｍの厚みに作製する。さらにその上に、ＳｉＯ２などの絶縁物１１３０を約３００ｎｍの厚みに堆積させる。
次に、図２０に表したように、表面を研磨して平坦化することでダミーのゲート絶縁膜１１２０Ｄを露出させる。ダミーのゲート電極１１２０Ｄをエッチング除去した後、図２１に表したようにＳｒＴｉＯ３層１１８をエピタキシャル成長させ、ゲート電極１１９を堆積する。表面を削って平坦化させることで図２２に表した構造が得られる。
ＳｒＴｉＯ３層１１８の＜１００＞方向と、無歪みのＳｉ基板１１１の＜１１０＞方向における面内格子不整合は、約１．７％である。格子不整合が１．７％存在する状況でのＳｒＴｉＯ３／Ｓｉ基板のようなエピタキシャル成長例は存在する。これに対して、本実施例においては、歪みＳｉ基板１１５を設けることにより、面内格子不整合をほぼ０％にすることが可能となる。格子不整合をほぼ０％にすることで、エピタキシャルＳｒＴｉＯ３層１１８の膜中で、Ｒｕｄｄｌｅｓｄｅｎ−Ｐｏｐｐｅｒ型の欠陥生成などを抑制することができる。さらに、ＳｒＴｉＯ３層において極めて発生しやすい酸素欠損または過剰を抑制することも可能である。本実施例によれば、ＳｒＴｉＯ３層１１８における欠陥が少ないため、トランジスタのゲート絶縁膜として使う場合、膜中の固定電荷が少なく、半導体チャネル部分の移動度の劣化を抑制することもできる。
（実施例４）
次に、本発明の第４の実施例として、Ｓｉ基板上に形成した超伝導フィルタ回路について説明する。
図２３は、本実施例の超伝導フィルタ回路の積層構造を表す模式断面図である。 すなわち、約０．５ｍｍ厚さの単結晶Ｓｉ基板１２１の上に、 約６００ｎｍ厚さの格子緩和ＳｉＧｅ層１２２、 約１００ｎｍ厚さのＳｉＧｅＯｘ層１２３、約６００ｎｍ厚さの単結晶ＳｉＧｅ層１２４、約２０ｎｍ厚さのエピタキシャル歪みＳｉ基板層１２５、約１００ｎｍ厚さのエピタキシャルＴｌＢａ２Ｃａ３Ｃｕ４Ｏ１０．５層１２６がこの順に積層されている。
次に、本発明の第４の実施例として、Ｓｉ基板上に形成した超伝導フィルタ回路について説明する。
図２３は、本実施例の超伝導フィルタ回路の積層構造を表す模式断面図である。 すなわち、約０．５ｍｍ厚さの単結晶Ｓｉ基板１２１の上に、 約６００ｎｍ厚さの格子緩和ＳｉＧｅ層１２２、 約１００ｎｍ厚さのＳｉＧｅＯｘ層１２３、約６００ｎｍ厚さの単結晶ＳｉＧｅ層１２４、約２０ｎｍ厚さのエピタキシャル歪みＳｉ基板層１２５、約１００ｎｍ厚さのエピタキシャルＴｌＢａ２Ｃａ３Ｃｕ４Ｏ１０．５層１２６がこの順に積層されている。
この構造は、第１実施例と類似の方法によって、Ｓｉ基板１２１の上に面内歪みを伴うＳｉ面（歪みＳｉ基板層１２５）を形成し、この面内ひずみを伴うＳｉ面の上にスパッタ法によってＴｌＢａ２Ｃａ３Ｃｕ４Ｏ１０．５超伝導体薄膜１２６をエピタキシャル成長させることにより得られる。
このＴｌＢａ２Ｃａ３Ｃｕ４Ｏ１０．５超伝導体薄膜１２６を加工して共振器パターンを形成することによって、超伝導フィルタ回路を作製できる。
図２４は、共振器パターンを例示する平面図である。すなわち、歪みＳｉ基板層１２５の上に形成した超伝導体薄膜１２６は、略平行に設けられた複数のストライプ状の超伝導体共振器１２６Ａと、その両端に設けられた超伝導体入出力線１２６Ｂと、に加工される。超伝導体入出力線１２６Ｂの両端には、高周波信号線１３１がそれぞれ接続され、高周波信号の入出力が可能とされている。ここで超伝導体共振器１２６Ａは必ずしもストライプ状でなくても良く、例えば音叉型など、必要なフィルタ特性に応じて各種の形状とすることが可能である。また、例えば音叉型と棒型を混在させるなど、各種形状の超伝導体共振器１２６Ａを混在させることも可能である。
図２４は、共振器パターンを例示する平面図である。すなわち、歪みＳｉ基板層１２５の上に形成した超伝導体薄膜１２６は、略平行に設けられた複数のストライプ状の超伝導体共振器１２６Ａと、その両端に設けられた超伝導体入出力線１２６Ｂと、に加工される。超伝導体入出力線１２６Ｂの両端には、高周波信号線１３１がそれぞれ接続され、高周波信号の入出力が可能とされている。ここで超伝導体共振器１２６Ａは必ずしもストライプ状でなくても良く、例えば音叉型など、必要なフィルタ特性に応じて各種の形状とすることが可能である。また、例えば音叉型と棒型を混在させるなど、各種形状の超伝導体共振器１２６Ａを混在させることも可能である。
図２５は、本実施例の超伝導体フィルタ回路を冷凍機と組み合わせた状態を表す模式図である。すなわち、本実施例の超伝導体フィルタ回路１４２は、その歪みＳｉ基板部分１４３と熱伝導性絶縁体１４４を介して、冷凍機のコールドヘッド１４５の上に実装されている。そして、これらフィルタ回路１４２の要部は、断熱シールド１４１により覆われている。
一般に、ＴｌＢａ２Ｃａ（ｎ−１）ＣｕｎＯ（２ｎ＋２．５＋ｙ） （ここで、ｎ＝１〜４）系の化合物は、ｎが大きくなるほど超伝導転移温度Ｔｃが高くなる傾向がある。また、ｎが大きくなるほどａ軸方向の格子定数が大きくなる傾向がある。Ｓｉ基板の＜１１０＞方向の格子定数は、０．３８４０ｎｍである。これに対しては、ｎ＝２のＴｌＢａ２ＣａＣｕ２Ｏ６．５ の場合に、ａ軸方向の格子定数は０．３８４７ｎｍとなり、ほぼ格子整合する。
一方、本実施例においては、面内歪みを伴うＳｉ基板１２５の面内方向の格子定数が、ほぼ０．３８５０ｎｍとなるようにその下層部分のＧｅの組成を決定した。このようにして得られた歪みＳｉ基板１２５の上では、ｎ＝４のＴｌＢａ２Ｃａ３Ｃｕ４Ｏ１０．５が格子整合するようになる。ｎ＝４のＴｌＢａ２Ｃａ３Ｃｕ４Ｏ１０．５ の超伝導転移温度は１２５Ｋであり、ｎ＝２のＴｌＢａ２ＣａＣｕ２Ｏ６．５の超伝導転移温度である９８Ｋより２７Ｋも上昇させることができる。その結果として、冷凍機をより簡便なものとし、小型化や低コスト化も容易となるなどの効果が得られる。
（実施例５）
次に、本発明の第５の実施例として、Ｓｉ基板上に形成したジョセフソン回路について説明する。
図２６は、本実施例のジョセフソン回路の断面構造を表す模式図である。すなわち、約０．５ｍｍ厚さの単結晶Ｓｉ基板１５１の上に、約６００ｎｍ厚さの格子緩和ＳｉＧｅ層１５２、約１００ｎｍ厚さのＳｉＧｅＯｘ層１５３、約６００ｎｍ厚さの単結晶ＳｉＧｅ層１５４、約２０ｎｍ厚さの歪みＳｉ基板１５５、約１００ｎｍ厚さのエピタキシャルＹＢａ２Ｃｕ３Ｏ７超伝導体１５６Ａおよび１５６Ｂ、および超伝導体１５６Ａと１５６Ｂとを例えば約１０ｎｍの間隔で隔てるジョセフソン接合部分の絶縁体１５７が形成されている。
次に、本発明の第５の実施例として、Ｓｉ基板上に形成したジョセフソン回路について説明する。
図２６は、本実施例のジョセフソン回路の断面構造を表す模式図である。すなわち、約０．５ｍｍ厚さの単結晶Ｓｉ基板１５１の上に、約６００ｎｍ厚さの格子緩和ＳｉＧｅ層１５２、約１００ｎｍ厚さのＳｉＧｅＯｘ層１５３、約６００ｎｍ厚さの単結晶ＳｉＧｅ層１５４、約２０ｎｍ厚さの歪みＳｉ基板１５５、約１００ｎｍ厚さのエピタキシャルＹＢａ２Ｃｕ３Ｏ７超伝導体１５６Ａおよび１５６Ｂ、および超伝導体１５６Ａと１５６Ｂとを例えば約１０ｎｍの間隔で隔てるジョセフソン接合部分の絶縁体１５７が形成されている。
この構造も、第４実施例と同様に歪みＳｉ面を持つ基板１５５の上に超伝導体薄膜１５６Ａ、１５６Ｂをエピタキシャル成長させることにより得られる。超伝導体薄膜１５６Ａをパターニングして絶縁体１５７を作製し、絶縁体１５７をパターンニングして超伝導体薄膜１５６Ｂを作製し、平坦化することで図２６に表したようなジョセフソン接合を持つ回路形成される。本実施例においても、歪みＳｉ面を持つ基板１５５の上に超伝導体薄膜１５６を形成することにより、その超伝導転移温度を上昇させることができる。
（実施例６）
次に、本発明の第６の実施例として、Ｓｉ基板を酸窒化させることにより形成した歪みＳｉ基板上にエピタキシャル薄膜を形成する方法について説明する。
図２７は、本実施例により得られたエピタキシャル積層体の断面構造を表す模式図である。すなわち、典型的には約０．１ｍｍ以上の厚さの多結晶Ｓｉなどからなる支持層２２１の上に、約５ｎｍ以上の膜厚のＳｉＯ２などの保護層２２２、典型的には５０ｎｍ〜３００ｎｍ程度の範囲膜厚のプラズマ窒化されたＳｉＯ２層２２３、約２０ｎｍ膜厚の歪みＳｉ基板層２２４、任意の膜厚のエピタキシャル層２２５がこの順に積層されている。ここで、プラズマ窒化されたＳｉＯ２層２２３は、その膜厚方向に組成が変化する「組成傾斜」を有する。すなわち、ＳｉＯ２層２２３における窒素の含有量は、同図において上方に向けて低下する分布を有する。
次に、本発明の第６の実施例として、Ｓｉ基板を酸窒化させることにより形成した歪みＳｉ基板上にエピタキシャル薄膜を形成する方法について説明する。
図２７は、本実施例により得られたエピタキシャル積層体の断面構造を表す模式図である。すなわち、典型的には約０．１ｍｍ以上の厚さの多結晶Ｓｉなどからなる支持層２２１の上に、約５ｎｍ以上の膜厚のＳｉＯ２などの保護層２２２、典型的には５０ｎｍ〜３００ｎｍ程度の範囲膜厚のプラズマ窒化されたＳｉＯ２層２２３、約２０ｎｍ膜厚の歪みＳｉ基板層２２４、任意の膜厚のエピタキシャル層２２５がこの順に積層されている。ここで、プラズマ窒化されたＳｉＯ２層２２３は、その膜厚方向に組成が変化する「組成傾斜」を有する。すなわち、ＳｉＯ２層２２３における窒素の含有量は、同図において上方に向けて低下する分布を有する。
また、歪みＳｉ基板層２２４は、その面内方向の格子定数が無歪みのＳｉ基板よりも大きくなるように歪みが導入されている。そして、その上に形成されたエピタキシャル層２２５も、無歪みのＳｉ基板より大きな格子定数を有する物質からなる。
図２８乃至図３２は、本実施例のエピタキシャル積層体の製造方法を表す工程断面図である。
まず、図２８に表したように、単結晶Ｓｉ基板１６１に希フッ酸処理を施し、さらにその表面を熱酸化して、ＳｉＯ２層１６２を形成する。
次に、図２９に表したように、ＳｉＯ２層１６２を窒素を含有するプラズマに晒すことにより、窒素が導入されたＳｉＯ２層２２３を形成する。このようにして得られたＳｉＯ２層２２３における窒素の含有量は、表面に近いほど高く、Ｓｉ基板１６１に近づくと低下する分布を有する。
次に、図２９に表したように、ＳｉＯ２層１６２を窒素を含有するプラズマに晒すことにより、窒素が導入されたＳｉＯ２層２２３を形成する。このようにして得られたＳｉＯ２層２２３における窒素の含有量は、表面に近いほど高く、Ｓｉ基板１６１に近づくと低下する分布を有する。
次に、図３０に表したように、ＳｉＯ２層２２３の上に、ＳｉＯ２などからなる保護層２２２を形成する。但し、この保護層２２２は、本発明の本質ではなく、省略することも可能である。
次に、図３１に表したように、保護層２２２の上に室温スパッタ法などにより多結晶Ｓｉ層などの支持層２２１を形成する。
次に、図３１に表したように、保護層２２２の上に室温スパッタ法などにより多結晶Ｓｉ層などの支持層２２１を形成する。
しかる後に、図３２に表したように、この積層体の天地を反転させ、そのＳｉ基板１６１を化学的機械的研磨（chemical mechanical polishing）などの方法によって約５０ｎｍ以下まで薄くすることにより、歪みＳｉ基板層２２４を形成する。ただし、天地反転操作は、本発明の本質ではない。
ここで、Ｓｉ基板１６１を５０ｎｍ以下に薄くする理由は、プラズマ窒化されたＳｉＯ２層２２３によって形成される歪み領域を露出させるためである。つまり、プラズマ窒化されたＳｉＯ２層２２３は、Ｓｉ基板１６１に対して、面内方向に格子を引き延ばす方向の応力を作用させる。Ｓｉ基板１６１をおよそ５０ｎｍよりも薄くすることにより、その表面においても、ＳｉＯ２層２２３からの応力による格子定数の歪みを与えることが可能となる。
ここで、Ｓｉ基板１６１を５０ｎｍ以下に薄くする理由は、プラズマ窒化されたＳｉＯ２層２２３によって形成される歪み領域を露出させるためである。つまり、プラズマ窒化されたＳｉＯ２層２２３は、Ｓｉ基板１６１に対して、面内方向に格子を引き延ばす方向の応力を作用させる。Ｓｉ基板１６１をおよそ５０ｎｍよりも薄くすることにより、その表面においても、ＳｉＯ２層２２３からの応力による格子定数の歪みを与えることが可能となる。
また、本実施例において、ＳｉＯ２層２２３をプラズマ窒化する理由は、ＳｉＯ２層中の原子間結合強度を増加させるとともに、ＳｉＯ２層の体積を膨張させ、Ｓｉ基板１６１に対して作用させる面内応力を増加させるためである。すなわち、単にＳｉ基板を熱酸化してＳｉＯ２層を形成するだけでも酸化による体積膨張の効果によって、Ｓｉ基板の格子定数は、０．２％程度、歪む。これに対して、ＳｉＯ２層２２３に窒素を導入することにより、Ｓｉ基板をさらに大きく歪ませることができる。さらにまた、窒素を導入することにより、ＳｉＯ２層２２３の硬度を上げて、Ｓｉ基板１６１に対して効果的に応力を作用させることができる。
つまり、ＳｉＯ２のみでは、硬度が低いため、Ｓｉ基板に対してさほど大きな応力を作用させることができない。これに対して、本実施例においては、ＳｉＯ２層に窒素を導入することにより、その体積を膨張させるとともにＳｉＯ２層の硬度を上げて、すなわち硬くして、Ｓｉ基板１６１に対する応力印加の効果をさらに上げることができる。なお、本発明者の実験によれば、ＳｉＯ２層に窒素を導入することにより、Ｓｉ基板の格子定数を少なくとも１．７％程度、歪ませることが可能であることが判明している。
このようにして得られた歪みＳｉ基板層２２４の表面は、無歪みのＳｉ基板と比べて大きな格子定数を有し、これに整合する各種の材料をエピタキシャル成長させて高い品質のエピタキシャル層２２５を得ることができる。このようなエピタキシャル層２２５としては、第１乃至第５実施例に関して前述した各種の薄膜層も同様に挙げることができる。
（実施例７）
次に、本発明の第７の実施例として、第６実施例におけるプラズマ窒化の代わりに、ジルコニウムのイオンインプラント（イオン注入）を施した薄膜積層体について説明する。
次に、本発明の第７の実施例として、第６実施例におけるプラズマ窒化の代わりに、ジルコニウムのイオンインプラント（イオン注入）を施した薄膜積層体について説明する。
図３４は、本実施例の薄膜積層体の断面構造を表す模式図である。
すなわち、典型的には約０．１ｍｍ以上の厚さの多結晶Ｓｉなどの支持層２３１の上に、約５ｎｍ以上の膜厚のＳｉＯ２などの保護層２３２、典型的には５０ｎｍ〜３００ｎｍ程度の範囲膜厚のジルコニウムがイオン注入されたＳｉＯ２層２３３、約２０ｎｍ膜厚のＳｉ基板層２３４、任意の膜厚のエピタキシャル層２３５がこの順に積層されている。Ｓｉ基板層２３４は、その面内方向に格子定数が増加する歪みが導入されている。そして、その上に形成されたエピタキシャル層２３５は、無歪みのＳｉ基板よりも大きな格子定数を有する物質からなる。
すなわち、典型的には約０．１ｍｍ以上の厚さの多結晶Ｓｉなどの支持層２３１の上に、約５ｎｍ以上の膜厚のＳｉＯ２などの保護層２３２、典型的には５０ｎｍ〜３００ｎｍ程度の範囲膜厚のジルコニウムがイオン注入されたＳｉＯ２層２３３、約２０ｎｍ膜厚のＳｉ基板層２３４、任意の膜厚のエピタキシャル層２３５がこの順に積層されている。Ｓｉ基板層２３４は、その面内方向に格子定数が増加する歪みが導入されている。そして、その上に形成されたエピタキシャル層２３５は、無歪みのＳｉ基板よりも大きな格子定数を有する物質からなる。
本実施例の薄膜積層体の製造方法は、第６の実施例に関して前述したものとほぼ同様とすることができる。ただし、そのＳｉＯ２層２３３に対して、プラズマ窒化処理の代わりに、ジルコニウムのイオン注入を施す。このようにしても、ＳｉＯ２層２３３の体積を膨張させ、同時にその硬度も上げて、Ｓｉ基板に対して大きな応力を作用させることができる。特に、ジルコニウムの酸化物（ＺｒＯ２）は、ＳｉＯ２よりも共有結合性が弱いため、ＳｉＯ２を硬化する作用が顕著となる。その結果として、大きな面内歪みを有するＳｉ基板層２２４が得られ、その上に、大きな格子定数を有する各種の物質をエピタキシャル成長させて高い品質の薄膜を得ることができる。
また、ジルコニウムの代わりに、 ハフニウム、セリウム、イットリウム、タングステンなどをＳｉＯ２層の中に導入しても同様の効果が得られる。またさらに、これら以外にも、スカンジウム、ランタン、プラセオジム、ネオジム、サマリウム、ユーロピウム、ガドリニウム、テルビウム、ディスプロジム、ホルミウム、エルビウム、ツリウム、イッテルビウム、ルテニウム、タンタル、レニウム、オスミウム、イリジウム、バリウム、ストロンチウム、ルテニウム、ロジウム、ニオブ、モリブデン及びフッ素のいずれか、または、これらの元素の２種類以上をイオン注入やプラズマ添加しても同様の効果が得られる。
また、実施例６で示した窒素を上記の各種元素の１種類以上と同時に添加しても同様の効果が得られる。
（実施例８）
次に、本発明の第８の実施例として、ＣｅＯ２層によって圧縮歪みを導入した歪みＳｉ基板層を用いる具体例について説明する。
図３５は、本実施例により得られた薄膜積層体の断面構造を表す模式図である。 すなわち、典型的には約０．１ｍｍ以上の厚さの支持層２８１の上に、約１０ｎｍ程度の膜厚のエピタキシャルＣｅＯ２層２８２、約２０ｎｍ膜厚の単結晶Ｓｉ基板層２８３、任意の膜厚のエピタキシャル層２８４がこの順に積層されている。支持層２８１は、ＳｉＯ２や多結晶Ｓｉやエポキシなどにより構成されているが、図３９に表した構造を保持するに十分な強度が保たれる物質であれば何を用いても構わない。また、Ｓｉ基板層２８３には、その面内方向に、無歪みのＳｉよりも面内格子定数が小さくなるように圧縮歪みが導入されている。本実施例においては、この歪みは、ＣｅＯ２層２８２によって導入されている。
次に、本発明の第８の実施例として、ＣｅＯ２層によって圧縮歪みを導入した歪みＳｉ基板層を用いる具体例について説明する。
図３５は、本実施例により得られた薄膜積層体の断面構造を表す模式図である。 すなわち、典型的には約０．１ｍｍ以上の厚さの支持層２８１の上に、約１０ｎｍ程度の膜厚のエピタキシャルＣｅＯ２層２８２、約２０ｎｍ膜厚の単結晶Ｓｉ基板層２８３、任意の膜厚のエピタキシャル層２８４がこの順に積層されている。支持層２８１は、ＳｉＯ２や多結晶Ｓｉやエポキシなどにより構成されているが、図３９に表した構造を保持するに十分な強度が保たれる物質であれば何を用いても構わない。また、Ｓｉ基板層２８３には、その面内方向に、無歪みのＳｉよりも面内格子定数が小さくなるように圧縮歪みが導入されている。本実施例においては、この歪みは、ＣｅＯ２層２８２によって導入されている。
図３６乃至図３９は、本実施例の薄膜積層体の製造方法を表す工程断面図である。
すなわちまず、図３６に表したように、希フッ酸処理を施した単結晶Ｓｉ基板２４１の上に、ＣｅＯ２層２８２をエピタキシャル成長させる。ＣｅＯ２は立方晶で、格子定数ａ＝０．５４１１ｎｍである。一方、Ｓｉも立方晶で、格子定数ａ＝０．５４３０ｎｍである。つまり、ＣｅＯ２は、Ｓｉよりも格子定数が小さい。この結果、Ｓｉ基板２４１は、その成長界面からおよそ５０ｎｍまでの深さの領域において、面内方向に約０．４％ほど格子定数が小さくなるように歪む。
すなわちまず、図３６に表したように、希フッ酸処理を施した単結晶Ｓｉ基板２４１の上に、ＣｅＯ２層２８２をエピタキシャル成長させる。ＣｅＯ２は立方晶で、格子定数ａ＝０．５４１１ｎｍである。一方、Ｓｉも立方晶で、格子定数ａ＝０．５４３０ｎｍである。つまり、ＣｅＯ２は、Ｓｉよりも格子定数が小さい。この結果、Ｓｉ基板２４１は、その成長界面からおよそ５０ｎｍまでの深さの領域において、面内方向に約０．４％ほど格子定数が小さくなるように歪む。
次に、図３７に表したように、ＣｅＯ２層２８２の上に、ＳｉＯ２や多結晶Ｓｉやエポキシなどからなる支持層２８１を接合する。次に、図３８に表したように、この積層体の天地を反転させる。ただし、この天地反転操作は本発明の本質ではない。
そして、図３９に表したように、天地反転によって図３９において上側に描かれたＳｉ基板２４１をおよそ５０ｎｍ程度まで化学的機械的研磨によって薄くすることにより、Ｓｉ基板層２８３を形成する。このようにして形成したひずみＳｉ面を持つ基板層２８３の上に、格子定数が整合するように各種エピタキシャル薄膜を成長させることによって、図３５に表した薄膜積層体が得られる。本実施例によれば、無歪みのＳｉよりも面内格子定数が０．４％程度小さな材料をエピタキシャル成長させて、高い品質の薄膜を得ることができる。
（実施例９）
次に、本発明の第９の実施例として、予め薄くしたＳｉ基板上に応力発生層として、ＺｒＹＳｉＯＮ層などを積層することにより、歪みを導入させて歪みＳｉ基板層を形成する実施例について説明する。
次に、本発明の第９の実施例として、予め薄くしたＳｉ基板上に応力発生層として、ＺｒＹＳｉＯＮ層などを積層することにより、歪みを導入させて歪みＳｉ基板層を形成する実施例について説明する。
図４０は、本実施例により得られる薄膜積層体の断面構造を表す模式図である。
すなわち、典型的には０．１ｍｍ以上の厚さの支持層３７１の上に、典型的には約１０ｎｍの厚さの保護層３７２、約１０ｎｍの厚さのエピタキシャルＺｒＹＳｉＯＮ層３７３、約２０ｎｍ厚さの歪みＳｉ基板層３７４、任意の厚さのエピタキシャル層３７５がこの順に積層されている。支持層は、多結晶Ｓｉなどにより形成することができる。また、保護層３７２は、ＳｉＯ２などにより形成することができる。Ｓｉ基板層３７４は、その表面において、Ｓｉよりも面内格子定数が大きくなるように歪みが導入されている。そして、その上に形成されエピタキシャル層３７５は、無歪みの単結晶Ｓｉよりも大きな格子定数を有する材料からなる。
図４１乃至図４８は、本実施例の薄膜積層体の製造方法を表す工程断面図である。
すなわちまず、図４１に表したように、単結晶Ｓｉ基板２９１の上にガラス基板などの支持層２９３を高分子化合物接着剤２９２などによって接合する。ここで、接着剤を高分子系としたのは一例に過ぎず、無機物系のものとしてもよい。また、ガラスと同一材料あるいは、Ｓｉあるいは、これらの類似材料を接着剤として用いることも可能である。また、接着剤２９２を用いず、支持層２９３をＳｉ基板２９１に直接、接合することも可能である。そして、図４２に表したように、この積層体の天地を反転する。但し、この天地反転操作は、本発明の本質ではない。
すなわちまず、図４１に表したように、単結晶Ｓｉ基板２９１の上にガラス基板などの支持層２９３を高分子化合物接着剤２９２などによって接合する。ここで、接着剤を高分子系としたのは一例に過ぎず、無機物系のものとしてもよい。また、ガラスと同一材料あるいは、Ｓｉあるいは、これらの類似材料を接着剤として用いることも可能である。また、接着剤２９２を用いず、支持層２９３をＳｉ基板２９１に直接、接合することも可能である。そして、図４２に表したように、この積層体の天地を反転する。但し、この天地反転操作は、本発明の本質ではない。
次に、図４３に表したように、単結晶Ｓｉ基板２９１を５０ｎｍ程度の膜厚まで化学的機械的研磨などによって薄くする。
そして、図４４に表したように、単結晶Ｓｉ基板２９１の上にスパッタ法によってＺｒＹＳｉＯＮ層３７３を積層する。ここで、温度をおよそ１００℃以下に維持することが望ましい。ＺｒＹＳｉＯＮ層３７３は、多結晶状またはアモルファス状に堆積することができる。
そして、図４４に表したように、単結晶Ｓｉ基板２９１の上にスパッタ法によってＺｒＹＳｉＯＮ層３７３を積層する。ここで、温度をおよそ１００℃以下に維持することが望ましい。ＺｒＹＳｉＯＮ層３７３は、多結晶状またはアモルファス状に堆積することができる。
次に、図４５に表したように、ＺｒＹＳｉＯＮ層３７３の上にＳｉＯ２などの保護層３７２を積層する。但し、この保護層３７２も本発明の本質ではない。
次に、図４６に表したように、保護層３７２の上に、多結晶Ｓｉ基板などの支持層３７１を接合する。しかる後に、この積層体をアセトンなどの有機溶剤、または硫酸と過酸化水素の混合物などの酸化力のある強酸などに浸すことにより、高分子化合物接着剤２９２を溶解して、支持層２９３を取り除く。このようにして、図４７に表したように、面内方向に歪んだ単結晶Ｓｉ基板層３７４を露出させる。その後、この積層体を図４８に表したように、再び天地反転し、歪んだ単結晶Ｓｉ面（Ｓｉ基板層３７４）を上にする。但し、この天地反転操作も、本発明の本質ではない。
このようにして得られた、面内方向に歪んだ単結晶Ｓｉ基板層３７４の上に、第１乃至第５の実施例に関して前述したような各種のエピタキシャル層を形成することにより、図４０に表したような積層体が得られる。
以上説明した本実施例の方法は、第６実施例と第７実施例に類似するが、歪みを導入する単結晶Ｓｉ基板を薄くする工程の後に、応力発生層（ＺｒＹＳｉＯＮ層３７３）を積層することによって、単結晶Ｓｉ基板の歪み量を大きくできるという利点がある。
また、本実施例において、ＺｒＹＳｉＯＮ層３７３の代わりに、ＭｅＯｘＮｙＦｚ（ただし、１≦ｘ≦３，０≦ｙ≦２，０≦ｚ≦２。またここで、Ｍｅは、Ｓｉ，Ｔｉ，Ｚｒ，Ｈｆ，Ｓｃ，Ｙ，Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ，Ｔａ，Ｗ，Ｒｅ，Ｏｓ，Ｉｒ，Ｐｔ，Ｎｂ，Ｍｏ，Ｒｕ，Ｒｈ，Ｐｄ，Ｂａ，Ｓｒの中から選ばれた少なくとも１種類以上の元素である。特に、Ｍｅを構成する主要な元素としては、Ｓｉ，Ｚｒ，Ｈｆ，Ｃｅ，Ｙ，Ｔａ，Ｗの少なくともいずれかであることが望ましい。）という材料からなる薄膜を積層してもよい。
また、ＺｒＹＳｉＯＮ層３７３または、これらの材料からなる応力発生層に、Ｓｉ，Ｔｉ，Ｚｒ，Ｈｆ，Ｓｃ，Ｙ，Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ，Ｔａ，Ｗ，Ｒｅ，Ｏｓ，Ｉｒ，Ｐｔ，Ｎｂ，Ｍｏ，Ｒｕ，Ｒｈ，Ｐｄ，Ｂａ，Ｓｒ，Ｆ，Ｎなどをプラズマ添加またはイオン注入などの方法によって添加することにより、歪みをさらに増加させることができる。
（実施例１０）
次に、本発明の第１０の実施例として、無歪みのＳｉ基板よりも面内格子定数が小さくなるように、圧縮歪みが導入された歪みＳｉ基板を形成する具体例について説明する。
次に、本発明の第１０の実施例として、無歪みのＳｉ基板よりも面内格子定数が小さくなるように、圧縮歪みが導入された歪みＳｉ基板を形成する具体例について説明する。
図４９は、本実施例により得られる薄膜積層体の断面構造を表す模式図である。
すなわち、約０．３ｍｍ厚さの単結晶Ｓｉ基板４７１の表面に、約２０ｎｍ厚さの歪みＳｉ基板領域４７２が選択的に形成され、これら歪みＳｉ基板領域４７２の周囲には、約２０ｎｍ厚さの応力発生層４７３が設けられている。そして、歪みＳｉ基板領域４７２の上に、任意の厚さのエピタキシャル層４７４が積層されている。
応力発生層４７３は、例えば、ＳｉＯ２にイオン注入やプラズマなどの方法により元素を導入して形成される。そして、これら応力発生層４７３に囲まれた歪みＳｉ基板領域４７２は、その面内格子定数が無歪みの状態よりも小さくなるように歪みが導入されている。エピタキシャル層４７４は、例えば、ＣｅＯ２のように無歪みのＳｉよりも小さな格子定数を有する材料からなる。
図５０乃至図５８は、本実施例の薄膜積層体の製造方法を表す工程断面図である。
すなわちまず、図５０に表したように、単結晶Ｓｉ基板４７１の上の歪ませたい領域の上に、レジストやＳｉＯ２などからなる保護膜３８１のパターンを形成する。
次に、この積層体の表面をプラズマ酸化させることにより、図５１に表したように、単結晶Ｓｉ基板４７１の上の保護されていない領域にＳｉＯ２層４７３を形成する。Ｓｉが酸化されてＳｉＯ２になる時に、その体積は約２倍に膨張する。したがって、その周囲に設けられた保護膜３８１の下のＳｉ基板の部分４７２は、図５２に表したように、横方向からの圧縮応力を受けて面内方向の格子定数が小さくなる。Ｓｉを酸化させる方法としては、保護膜３８１の材質によっては、プラズマ酸化以外の方法も可能である。
すなわちまず、図５０に表したように、単結晶Ｓｉ基板４７１の上の歪ませたい領域の上に、レジストやＳｉＯ２などからなる保護膜３８１のパターンを形成する。
次に、この積層体の表面をプラズマ酸化させることにより、図５１に表したように、単結晶Ｓｉ基板４７１の上の保護されていない領域にＳｉＯ２層４７３を形成する。Ｓｉが酸化されてＳｉＯ２になる時に、その体積は約２倍に膨張する。したがって、その周囲に設けられた保護膜３８１の下のＳｉ基板の部分４７２は、図５２に表したように、横方向からの圧縮応力を受けて面内方向の格子定数が小さくなる。Ｓｉを酸化させる方法としては、保護膜３８１の材質によっては、プラズマ酸化以外の方法も可能である。
次に、図５３に表したように、保護膜３８１を剥離する。その後、図５４に表したように、ＳｉＯ２層４７３と歪みＳｉ基板層４７２の高さをそろえるため、化学的機械的研磨などを行う。ただし、この研磨は本発明の本質ではなく、研磨を行わないまま次の工程に進んでもよい。
以上説明した方法によって形成した歪みＳｉ基板層４７２の表面は、面内方向の格子定数が無歪みの状態よりも小さくなっている。従って、第１乃至第９実施例に関して前述したエピタキシャル層とは逆に、Ｓｉよりも小さな格子定数を有する物質をエピタキシャル成長させることに利用可能である。また、この時に、成長させる材料及びその成長方法や条件によっては、図５５に表したように、応力発生層４７３の上には成長せず、歪みＳｉ基板層４７２の上にのみ選択的に成長させることも可能である。
また、例えば、ＣｅＯ２はＳｉよりも若干格子定数が小さく、Ｓｉ基板の（１００）面上にエピタキシャル成長させることが困難である。これに対して、本実施例によれば、面内格子定数を小さくした歪みＳｉ基板層４７２の上においては、表面での接合エネルギーが変化し、Ｓｉの（１００）面の上でもエピタキシャル成長が可能となる。ＣｅＯ２をトランジスタのゲート絶縁膜として用いる場合、従来のトランジスタと同様、Ｓｉの（１００）面上にゲート絶縁膜の形成が可能となれば、従来プロセスの変更が最小限で済むという利点がある。
一方、エピタキシャル層４７４を形成する際に、図５６に表したように、ＳｉＯ２などからなる応力発生層４７３の上にも多結晶状あるいはアモルファス状に堆積することがある。すなわち、歪みＳｉ基板層４７２の上には、単結晶状態のエピタキシャル層４７４が成長するが、ＳｉＯ２などからなる応力発生層４７３の上には、多結晶状またはアモルファス状の膜４７５が堆積する。
このような時には、図５７に表したように、エピタキシャル層４７４の上にレジストなどの保護膜４５２を形成し、図５８に表したように、保護膜４５２が設けられていない部分をエッチングすることにより、多結晶状またはアモルファス状の膜４７５を取り除くことができる。しかる後に、保護膜４５２を取り除けば、図４９に表したように、歪みＳｉ基板層４２３の部分のみにエピタキシャル層４７４が形成された積層体が得られる。
また、本実施例において、応力発生層４７３として、プラズマ酸窒化あるいはイオン注入などを併用し、ＭｅＯｘＮｙＦｚ（ここで、１≦ｘ≦３，０≦ｙ≦２，０≦ｚ≦２、また、Ｍｅは、Ｓｉ，Ｔｉ，Ｚｒ，Ｈｆ，Ｓｃ，Ｙ，Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ，Ｔａ，Ｗ，Ｒｅ，Ｏｓ，Ｉｒ，Ｐｔ，Ｎｂ，Ｍｏ，Ｒｕ，Ｒｈ，Ｐｄ，Ｂａ，Ｓｒの中から少なくとも１種類以上の元素である。）なる材料を形成してもよい。この材料系は、ＳｉＯ２よりもイオン結晶性が強いことから、より硬度が高くなり、変形が小さくなるために、より効率的に横方向への応力を発生させることが可能である。ここで、Ｍｅを構成する主要な元素としては、Ｓｉ，Ｚｒ，Ｈｆ，Ｃｅ，Ｙ，Ｔａ，Ｗのいずれかを用いることが望ましい。
（実施例１１）
次に、本発明の第１１の実施例として、第１０実施例と同様に無歪みのＳｉよりも面内格子定数が小さい歪みＳｉ基板層の上にエピタキシャル成長させる際に、その周囲の応力発生層の上の堆積を防ぐ具体例について説明する。
次に、本発明の第１１の実施例として、第１０実施例と同様に無歪みのＳｉよりも面内格子定数が小さい歪みＳｉ基板層の上にエピタキシャル成長させる際に、その周囲の応力発生層の上の堆積を防ぐ具体例について説明する。
図５９は、本実施例により得られる薄膜積層体の断面構造を表す模式図である。
すなわち、約０．３ｍｍの厚さの単結晶Ｓｉ基板５５１の表面に、約２０ｎｍの厚さの歪みＳｉ基板層５５２が選択的に形成され、これら歪みＳｉ基板層５５２の周囲には、約２０ｎｍの厚さの応力発生層５５３が設けられている。そして、歪みＳｉ基板層５５２の上に、任意の厚さのエピタキシャル層５５４が積層されている。
応力発生層５５３は、例えば、第１０実施例に関して前述したようなＭｅＯｘＮｙＦｚからなるものとすることができる。そして、これら応力発生層４７３に囲まれた歪みＳｉ基板層４７２は、その面内格子定数が無歪みの状態よりも小さくなるように歪みが導入されている。エピタキシャル層５５４は、例えば、ＣｅＯ２のように無歪みのＳｉよりも小さな格子定数を有する材料からなる。
図６０乃至図６６は、本実施例の薄膜積層体の製造方法を表す工程断面図である。
まず、図６０に表したように、単結晶Ｓｉ基板５５１の歪ませたい領域の上に、レジストやＳｉＯ２などによる保護膜４８１のパターンを形成する。次に、図６１に表したように、プラズマ酸窒化あるいはイオンインプラントなどを併用し、保護膜４８１が無い部分に、ＭｅＯｘＮｙＦｚ（ここで、１≦ｘ≦３，０≦ｙ≦２，０≦ｚ≦２、また、Ｍｅは、Ｓｉ，Ｔｉ，Ｚｒ，Ｈｆ，Ｓｃ，Ｙ，Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ，Ｔａ，Ｗ，Ｒｅ，Ｏｓ，Ｉｒ，Ｐｔ，Ｎｂ，Ｍｏ，Ｒｕ，Ｒｈ，Ｐｄ，Ｂａ，Ｓｒの中から少なくとも１種類以上の元素である。）なる材料からなる応力発生層５５３を形成する。この場合も、Ｍｅを構成する主要な元素としては、Ｓｉ，Ｚｒ，Ｈｆ，Ｃｅ，Ｙ，Ｔａ，Ｗのいずれかを用いることが望ましい。
まず、図６０に表したように、単結晶Ｓｉ基板５５１の歪ませたい領域の上に、レジストやＳｉＯ２などによる保護膜４８１のパターンを形成する。次に、図６１に表したように、プラズマ酸窒化あるいはイオンインプラントなどを併用し、保護膜４８１が無い部分に、ＭｅＯｘＮｙＦｚ（ここで、１≦ｘ≦３，０≦ｙ≦２，０≦ｚ≦２、また、Ｍｅは、Ｓｉ，Ｔｉ，Ｚｒ，Ｈｆ，Ｓｃ，Ｙ，Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ，Ｔａ，Ｗ，Ｒｅ，Ｏｓ，Ｉｒ，Ｐｔ，Ｎｂ，Ｍｏ，Ｒｕ，Ｒｈ，Ｐｄ，Ｂａ，Ｓｒの中から少なくとも１種類以上の元素である。）なる材料からなる応力発生層５５３を形成する。この場合も、Ｍｅを構成する主要な元素としては、Ｓｉ，Ｚｒ，Ｈｆ，Ｃｅ，Ｙ，Ｔａ，Ｗのいずれかを用いることが望ましい。
次に、図６２に表したように、この構造体の上にＳｉＯ２や多結晶Ｓｉなどの段差拡大層５０１を積層する。このときの積層膜厚は、この後に形成するエピタキシャル層４８４の厚みより大きいことが望ましいが、必須ではない。
次に、レジストなどからなる保護膜４８１のパターンを除去することにより、図６３に表したように、歪みＳｉ基板層４８２の表面が露出する。しかる後に、図６４に表したように、ＣｅＯ２などをエピタキシャル成長させてエピタキシャル層４８４を形成する。この時、段差拡大層５０１の上においては、ＣｅＯ２などの層は、多結晶状またはアモルファス状に堆積する。
この後、図６５に表したように、エピタキシャル層４８４の上に、レジスト等による保護膜５３１のパターンを形成し、多結晶状またはアモルファス状に堆積したＣｅＯ２などの膜を図６６に表したようにエッチング除去してもよい。この後、保護膜５３１を除去することによって、図５９の薄膜積層体が得られる。
本実施例は、第１０実施例と比較して、エピタキシャル層４８４の成長時における、歪みＳｉ基板層４８２の上と、応力発生層４８３の上と、が空間的に分離されている。したがって応力発生層４７３の上における多結晶（またはアモルファス）状の膜成長が、歪みＳｉ基板層４７２の上におけるエピタキシャル成長へ悪影響を及ぼすことを防ぐ利点がある。
（実施例１２）
次に、本発明の第１２の実施例として、第１０の実施例において歪みＳｉ基板層を突出させた状態でエピタキシャル層の成長を可能とした実施例について説明する。
図６７は、本実施例により得られる薄膜積層体の断面構造を表す模式図である。
次に、本発明の第１２の実施例として、第１０の実施例において歪みＳｉ基板層を突出させた状態でエピタキシャル層の成長を可能とした実施例について説明する。
図６７は、本実施例により得られる薄膜積層体の断面構造を表す模式図である。
すなわち、典型的には約３ｍｍ厚さの単結晶Ｓｉ基板６０１の表面に、典型的には約２５ｎｍ厚さの歪みＳｉ基板層６０２が選択的に形成され、これら歪みＳｉ基板層６０２の周囲には、典型的には約１０ｎｍ厚さの応力発生層６０３が設けられている。ただし、これら応力発生層６０３は、その表面が歪みＳｉ基板層６０２よりも低くなるように形成されている。そして、歪みＳｉ基板層６０２の上に、典型的には約１０ｎｍ厚さのエピタキシャル層６０４が積層されている。一方、応力発生層６０３の上には、典型的には約１０ｎｍ厚さの多結晶状またはアモルファス状の層６０５が積層されている。
本実施例においても、応力発生層６０３は、例えば、第１０または第１１実施例に関して前述したようなＭｅＯｘＮｙＦｚからなるものとすることができる。そして、これら応力発生層６０３に囲まれた歪みＳｉ基板層６０２は、その面内格子定数が無歪みの状態よりも小さくなるように歪みが導入されている。エピタキシャル層６０４は、例えば、ＣｅＯ２のように無歪みのＳｉよりも小さな格子定数を有する材料からなる。
図６８乃至図７１は、本実施例の薄膜積層体の製造方法を表す工程断面図である。
まず、図６８に表したように、単結晶Ｓｉ基板６０１の歪ませたい領域の上に、レジストやＳｉＯ２などによる保護膜５６１のパターンを形成する。
次に、図６９に表したように、プラズマ酸窒化あるいはイオンインプラントなどを併用し、保護膜５６１が無い部分に、ＭｅＯｘＮｙＦｚ（ここで、１≦ｘ≦３，０≦ｙ≦２，０≦ｚ≦２、また、Ｍｅは、Ｓｉ，Ｔｉ，Ｚｒ，Ｈｆ，Ｓｃ，Ｙ，Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ，Ｔａ，Ｗ，Ｒｅ，Ｏｓ，Ｉｒ，Ｐｔ，Ｎｂ，Ｍｏ，Ｒｕ，Ｒｈ，Ｐｄ，Ｂａ，Ｓｒの中から少なくとも１種類以上の元素である。）なる材料からなる応力発生層６０３を形成する。この場合も、Ｍｅを構成する主要な元素としては、Ｓｉ，Ｚｒ，Ｈｆ，Ｃｅ，Ｙ，Ｔａ，Ｗのいずれかを用いることが望ましい。
まず、図６８に表したように、単結晶Ｓｉ基板６０１の歪ませたい領域の上に、レジストやＳｉＯ２などによる保護膜５６１のパターンを形成する。
次に、図６９に表したように、プラズマ酸窒化あるいはイオンインプラントなどを併用し、保護膜５６１が無い部分に、ＭｅＯｘＮｙＦｚ（ここで、１≦ｘ≦３，０≦ｙ≦２，０≦ｚ≦２、また、Ｍｅは、Ｓｉ，Ｔｉ，Ｚｒ，Ｈｆ，Ｓｃ，Ｙ，Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ，Ｔａ，Ｗ，Ｒｅ，Ｏｓ，Ｉｒ，Ｐｔ，Ｎｂ，Ｍｏ，Ｒｕ，Ｒｈ，Ｐｄ，Ｂａ，Ｓｒの中から少なくとも１種類以上の元素である。）なる材料からなる応力発生層６０３を形成する。この場合も、Ｍｅを構成する主要な元素としては、Ｓｉ，Ｚｒ，Ｈｆ，Ｃｅ，Ｙ，Ｔａ，Ｗのいずれかを用いることが望ましい。
次に、図７０に表したように、ＭｅＯｘＮｙＦｚ応力発生層６０３の部分をエッチング処理することによって、歪みＳｉ基板層６０２より窪んだ状態にする。応力発生層６０３であるＭｅＯｘＮｙＦｚ部分の膜厚が充分に厚ければ、その表面をエッチングしてもＳｉ基板層６０２の表面における歪みには殆ど影響しない。但し、応力発生層６０３のエッチング量は、５０ｎｍ以下とすることが望ましい。これ以上エッチングすると、歪みＳｉ基板層６０２の表面層において、応力が緩和され、表面の面内歪みが低下してしまうからである。
次に、図７１に表したように、表面に形成した保護膜５６１のパターンをアセトンなどで剥離する。しかる後に、この上ＣｅＯ２などをエピタキシャル成長させることによって、図６７に表したように、歪みＳｉ基板層６０２の上にエピタキシャル層６０４を形成できる。
本実施例の方法は、第１１実施例と比較した場合、歪みＳｉ基板層６０２が応力発生層６０３よりも突出している状態でエピタキシャル層６０４の成長を行える。このため、雰囲気ガス圧の高いＣＶＤ法などの段差被覆性に劣る成膜方法によっても、エピタキシャル成長が可能になる。
（実施例１３）
次に、本発明の第１３の実施例として、比較的広い面積のＳｉ基板における面内方向の格子定数を縮め、その上にエピタキシャル層の成長を可能とした実施例について説明する。
次に、本発明の第１３の実施例として、比較的広い面積のＳｉ基板における面内方向の格子定数を縮め、その上にエピタキシャル層の成長を可能とした実施例について説明する。
図７２は、本実施形態にかかる薄膜積層体の断面構造を例示する模式図である。
すなわち、典型的には０．１ｍｍ以上の厚さの支持層６５１の上に、典型的には約１００ｎｍの厚さの接着層６５２、約５０ｎｍの厚さの保護層６５３、約１０ｎｍ厚さの応力発生層６５４、約５０ｎｍ厚さの歪み基板層６５５、任意の厚さのエピタキシャル層６５６が、この順に積層されている。支持層６５１は、ガラスあるいは多結晶Ｓｉあるいは合成樹脂などにより形成することができる。また、接着層６５２は、エポキシその他の任意の材料により形成することができるし、接着層を設けずに直接接合させることも可能である。保護層６５３は、ＳｉＯ２などにより形成することができるが、これも設けずに、支持層６５１と応力発生層６５４を直接接合することも可能である。応力発生層６５４は、例えばエピタキシャル成長させたＣｅＯ２などを用いることが可能である。Ｓｉ基板層６５５は、その表面において、Ｓｉよりも面内格子定数が小さくなるように歪みが導入されている。そして、その上に形成されエピタキシャル層６５６は、無歪みの単結晶Ｓｉよりも小さな格子定数を有する材料からなる。
図７３乃至図７８は、本実施例の薄膜積層体の製造方法を表す工程断面図である。
すなわちまず、図７３に表したように、約３ｍｍ厚さの単結晶Ｓｉ基板６５５の上に約１０ｎｍの厚さのＣｅ２Ｏ３層６６２などをエピタキシャル成長させる。
すなわちまず、図７３に表したように、約３ｍｍ厚さの単結晶Ｓｉ基板６５５の上に約１０ｎｍの厚さのＣｅ２Ｏ３層６６２などをエピタキシャル成長させる。
次に、図７４に表したように、Ｃｅ２Ｏ３層を酸化してＣｅＯ２層６５４へと変化させる。Ｃｅ２Ｏ３は、酸素サイトに欠損があるような蛍石型の結晶構造であり、ＣｅＯ２は、通常の蛍石型結晶構造である。Ｃｅ２Ｏ３の酸化によって、エピタキシャルに積層された構造を保ったまま欠損サイトの酸素が補充され、ＣｅＯ２と変化して格子定数が若干小さくなる。このとき下地Ｓｉ基板６５５の表面に面内方向の引っ張り張力が発生する。
次に、図７５に表したように、ＣｅＯ２層６５４の上に例えばＳｉＯ２などからなる保護層６５３を積層する。この保護層６５３は、ＣｅＯ２層６５４を還元から保護する役割を果たすが、例えば還元作用の無いプロセスを用いる場合は必要ない。
次に、図７６に表したように、保護層６５３と支持基板６５１を接着剤６５２によって接合する。保護層６５３あるいは支持基板６５１の材質によっては接着剤６５２を用いず直接接合することも可能である。
次に、図７７に表したように、この積層体の天地を反転する。但し、この天地反転操作は、本発明の本質ではない。
次に、図７８に表したように、単結晶Ｓｉ基板６５５を約５０ｎｍ程度の膜厚まで化学的機械的研磨などによって薄くする。
このようにして得られた歪み単結晶Ｓｉ基板６５５の上に、例えばスパッタ法によってエピタキシャル層６５６を積層する。このエピタキシャル層６５６の例として、例えばＢｉ２Ｓｒ２ＣａＣｕ２Ｏ８＋ｙ（「Ｂｉ２２１２」と略称されることがある）などが有用である。Ｂｉ２２１２の超伝導転移温度Ｔｃは８５Ｋであり、液体窒素温度７７Ｋでも超伝導を保つ。これをパターニングすることで、例えば第４実施例や第５実施例に関して前述したような超伝導回路を、第４実施例や第５実施例とは異なる超伝導体を用いて作製することが可能である。
以上説明した本実施例の方法は、第１０実施例と第１１実施例と第１２実施例に類似するが、応力発生層パターン作製が不要であるといった利点を持つ。
また、本実施例において、Ｃｅ２Ｏ３を酸化してＣｅＯ２とする応力発生方法の代わりに、各種の金属酸窒化物を酸化あるいは還元する応力発生方法も可能である。さらに、Ｓｉ，Ｔｉ，Ｚｒ，Ｈｆ，Ｓｃ，Ｙ，Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ，Ｔａ，Ｗ，Ｒｅ，Ｏｓ，Ｉｒ，Ｐｔ，Ｎｂ，Ｍｏ，Ｒｕ，Ｒｈ，Ｐｄ，Ｂａ，Ｓｒの中から選ばれた少なくとも１種類以上の元素をプラズマ添加あるいはイオンインプラントすることにより、応力発生層の原子間結合力を増大させることで、体積変化を有効に応力として発生させる方法などを用いることも可能である。
（実施例１４）
次に、本発明の第１４の実施例として、無歪みのＳｉ基板よりも面内格子定数が大きくなるように、引っ張り歪みが導入された歪みＳｉ基板を形成する具体例について説明する。第１０実施例、第１１実施例、第１２実施例におけるパターン作製の方法と、第１３実施例の引っ張り歪みの方法を組み合わせた例である。
次に、本発明の第１４の実施例として、無歪みのＳｉ基板よりも面内格子定数が大きくなるように、引っ張り歪みが導入された歪みＳｉ基板を形成する具体例について説明する。第１０実施例、第１１実施例、第１２実施例におけるパターン作製の方法と、第１３実施例の引っ張り歪みの方法を組み合わせた例である。
例えば図７９は、第１０実施例と第１３実施例の組み合わせであるところの本実施例により得られる薄膜積層体の断面構造を表す模式図である。
すなわち、約０．３ｍｍ厚さの単結晶Ｓｉ基板７２１の表面に、約２０ｎｍ厚さの歪みＳｉ基板領域７２２が選択的に形成され、これら歪みＳｉ基板領域７２２の周囲には、約２０ｎｍ厚さの応力発生層７２３が設けられている。そして、歪みＳｉ基板領域７２２の上に、任意の厚さのエピタキシャル層７２４が積層されている。
本構造の作製方法であるが、パターン作製は第１０実施例に倣い、引っ張り応力発生方法は第１３実施例に倣うので、省略する。
本実施例の利点は、第１０実施例、第１１実施例、第１２実施例と同様に、エピタキシャル積層領域が小さいことにある。すなわち、大きな領域にエピタキシャル成長する場合と比較して、小さな領域中に結晶欠陥が存在する可能性が低い点である。エピタキシャル積層プロセスのチューニングが不十分な状態でも比較的良質なエピタキシャル積層膜が得られる可能性が高い。
以上、具体例を例示しつつ本発明の実施の形態について説明した。しかし、本発明は、上述した各具体例に限定されるものではない。
例えば、第１乃至第１４の実施例においては、いずれも基板として単結晶Ｓｉを用いた場合について説明したが、本発明はこれに限定されず、その他にも、基板として、例えば、ゲルマニウムなどの単元素半導体、ＧａＡｓなどの化合物半導体、ＳｒＴｉＯ３やＭｇＯなどの誘電体などを用いる場合でも、同様にこれら単結晶基板における面内ひずみを発生させ、無歪みの状態とは異なる格子定数を有する各種の材料をエピタキシャル成長させて高品質の薄膜を得ることが可能である。
また、前述した各実施例において、酸化シリコンとしてＳｉＯ２用いた場合を例示したが、本発明はこれに限定されず、シリコンと酸素との比率が化学量論的な組成比からずれた酸化シリコン（ＳｉＯｘ）を用いてもよく、また、酸化シリコンに他の元素が含有されたものを用いてもよい。
またさらに、トランジスタやキャパシタ、フィルタ回路、ジョセフソン回路などの具体的な構造についても、当業者が適宜設計変更を加えたものも、本発明の要旨を含む限り、本発明の範囲に包含される。
その他、本発明は、その趣旨を逸脱しない範囲において、種々変形して実施することができ、これらの実施例も本発明の範囲に包含される。
１ 支持層
２Ａ、２Ｂ 応力発生層
３Ａ、３Ｂ 歪み基板層
４Ａ、４Ｂ エピタキシャル層
５ 基板
６ 歪み基板層
７ 応力発生層
８ エピタキシャル層
１１ 基板
１５ 歪み基板層
１６ エピタキシャル耐酸化層
１７ エピタキシャル下部電極
１８ エピタキシャル強誘電体
１９ エピタキシャル上部電極
１１１ 基板
１１５ 歪み基板層
１１６ ソース領域
１１７ ドレイン領域
１１８ ゲート絶縁膜
１１９ ゲート電極
１２１ 基板
１２５ 基板
１２５ 歪み基板層
１２５Ｋ 超伝導転移温度は
１２６ 超伝導体薄膜
１２６Ａ 超伝導体共振器
１２６Ｂ 超伝導体入出力線
１３１ 高周波信号線
１４１ 断熱シールド
１４２ フィルタ回路
１４２ 超伝導体フィルタ回路
１４３ 基板部分
１４４ 熱伝導性絶縁体
１４５ コールドヘッド
１５１ 基板
１５５ 基板
１５６ 超伝導体
１５６ 超伝導体薄膜
１５７ 絶縁体
１６１ 基板
２２１ 支持層
２２２ 保護層
２２４ 基板層
２２５ エピタキシャル層
２３１ 支持層
２３２ 保護層
２３４ 歪み基板層
２３５ エピタキシャル層
２４１ 基板
２８１ 支持層
２８２ 層
２８３ 歪み基板層
２８４ エピタキシャル層
２９１ 基板
２９２ 接着剤
２９２ 高分子化合物接着剤
２９３ 支持層
３７１ 支持層
３７２ 保護層
３７４ 歪み基板層
３７５ エピタキシャル層
３８１ 保護膜
４２３ 歪み基板層
４５２ 保護膜
４７１ 基板
４７２ 歪み基板層
４７２ 部分
４７３ 層
４７３ 応力発生層
４７４ エピタキシャル層
４８１ 保護膜
４８２ 歪み基板層
４８３ 応力発生層
４８４ エピタキシャル層
５０１ 段差拡大層
５３１ 保護膜
５５１ 基板
５５２ 歪み基板層
５５３ 応力発生層
５５４ エピタキシャル層
５６１ 保護膜
６０１ 基板
６０２ 歪み基板層
６０３ 応力発生層
６０４ エピタキシャル層
６５１ 支持基板
６５２ 接着層
６５３ 保護膜
６５４ 応力発生層
６５５ 基板
６５６ エピタキシャル層
６６２ 応力発生予定層
７２１ 基板
７２２ 歪み基板層
７２３ 応力発生層
７２４ エピタキシャル層
２Ａ、２Ｂ 応力発生層
３Ａ、３Ｂ 歪み基板層
４Ａ、４Ｂ エピタキシャル層
５ 基板
６ 歪み基板層
７ 応力発生層
８ エピタキシャル層
１１ 基板
１５ 歪み基板層
１６ エピタキシャル耐酸化層
１７ エピタキシャル下部電極
１８ エピタキシャル強誘電体
１９ エピタキシャル上部電極
１１１ 基板
１１５ 歪み基板層
１１６ ソース領域
１１７ ドレイン領域
１１８ ゲート絶縁膜
１１９ ゲート電極
１２１ 基板
１２５ 基板
１２５ 歪み基板層
１２５Ｋ 超伝導転移温度は
１２６ 超伝導体薄膜
１２６Ａ 超伝導体共振器
１２６Ｂ 超伝導体入出力線
１３１ 高周波信号線
１４１ 断熱シールド
１４２ フィルタ回路
１４２ 超伝導体フィルタ回路
１４３ 基板部分
１４４ 熱伝導性絶縁体
１４５ コールドヘッド
１５１ 基板
１５５ 基板
１５６ 超伝導体
１５６ 超伝導体薄膜
１５７ 絶縁体
１６１ 基板
２２１ 支持層
２２２ 保護層
２２４ 基板層
２２５ エピタキシャル層
２３１ 支持層
２３２ 保護層
２３４ 歪み基板層
２３５ エピタキシャル層
２４１ 基板
２８１ 支持層
２８２ 層
２８３ 歪み基板層
２８４ エピタキシャル層
２９１ 基板
２９２ 接着剤
２９２ 高分子化合物接着剤
２９３ 支持層
３７１ 支持層
３７２ 保護層
３７４ 歪み基板層
３７５ エピタキシャル層
３８１ 保護膜
４２３ 歪み基板層
４５２ 保護膜
４７１ 基板
４７２ 歪み基板層
４７２ 部分
４７３ 層
４７３ 応力発生層
４７４ エピタキシャル層
４８１ 保護膜
４８２ 歪み基板層
４８３ 応力発生層
４８４ エピタキシャル層
５０１ 段差拡大層
５３１ 保護膜
５５１ 基板
５５２ 歪み基板層
５５３ 応力発生層
５５４ エピタキシャル層
５６１ 保護膜
６０１ 基板
６０２ 歪み基板層
６０３ 応力発生層
６０４ エピタキシャル層
６５１ 支持基板
６５２ 接着層
６５３ 保護膜
６５４ 応力発生層
６５５ 基板
６５６ エピタキシャル層
６６２ 応力発生予定層
７２１ 基板
７２２ 歪み基板層
７２３ 応力発生層
７２４ エピタキシャル層
Claims (9)
- 応力発生層と、
第１の主面を有し、前記応力発生層から印加される応力によって、前記第１の主面に対して平行な方向に歪みが導入された歪み基板層と、
前記歪み基板層の前記第１の主面上にエピタキシャル成長されたエピタキシャル層と、
を備え、
前記歪みは、圧縮歪みであり、
前記エピタキシャル層を構成する材料の前記第１の主面における面内方向の格子定数は、前記歪み基板層を構成する材料に前記歪みが導入されていない状態での前記第１の主面における面内方向の格子定数よりも小であり、
前記応力発生層は、前記歪み基板層と同一の材料からなる層に異種元素を導入することにより形成されてなることを特徴とする薄膜積層体。 - 前記応力発生層と前記歪み基板層と前記エピタキシャル層とは、この順に積層されてなることを特徴とする請求項１記載の薄膜積層体。
- 前記応力発生層と前記歪み基板層とは、同一の平面上に隣接して設けられてなることを特徴とする請求項１記載の薄膜積層体。
- 第１の材料からなる支持層と、
前記支持層の上に設けられ、第２の材料からなる応力発生層と、
前記応力発生層の上に設けられ、前記第１の材料からなり、第１の主面を有し、前記応力発生層から印加される応力によって、前記第１の主面に対して平行な方向に歪みが導入された歪み基板層と、
前記歪み基板層の前記第１の主面上にエピタキシャル成長され、前記第２の材料とは異なる元素を含有する材料からなるエピタキシャル層と、
を備えたことを特徴とする薄膜積層体。 - 前記第１の材料はシリコンであることを特徴とする請求項４記載の薄膜積層体。
- 前記歪みは、引っ張り歪みであり、
前記エピタキシャル層を構成する材料の前記第１の主面における面内方向の格子定数は、前記歪み基板層を構成する材料に前記歪みが導入されていない状態での前記第１の主面における面内方向の格子定数よりも大なることを特徴とする請求項４または５に記載の薄膜積層体。 - 前記歪みは、圧縮歪みであり、
前記エピタキシャル層を構成する材料の前記第１の主面における面内方向の格子定数は、前記歪み基板層を構成する材料に前記歪みが導入されていない状態での前記第１の主面における面内方向の格子定数よりも小なることを特徴とする請求項４または５に記載の薄膜積層体。 - 前記応力発生層は、前記歪み基板層と同一の材料からなる層に異種元素を導入することにより形成されてなることを特徴とする請求項４〜７のいずれか１つに記載の薄膜積層体。
- 第１及び第２の主面を有する基板の前記第１の主面側から異種元素を導入して応力発生層を形成する工程と、
前記基板を前記第２の主面側から研磨することにより、前記応力発生層から印加される応力によって前記第１の主面に対して平行な方向に歪みが導入された歪み基板層を形成する工程と、
前記歪み基板層の上に、エピタキシャル層を形成する工程と、
を備えたことを特徴とする薄膜積層体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003325715A JP4118774B2 (ja) | 2003-09-18 | 2003-09-18 | 薄膜積層体及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003325715A JP4118774B2 (ja) | 2003-09-18 | 2003-09-18 | 薄膜積層体及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005093753A JP2005093753A (ja) | 2005-04-07 |
| JP4118774B2 true JP4118774B2 (ja) | 2008-07-16 |
Family
ID=34456092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003325715A Expired - Fee Related JP4118774B2 (ja) | 2003-09-18 | 2003-09-18 | 薄膜積層体及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4118774B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6767802B1 (en) * | 2003-09-19 | 2004-07-27 | Sharp Laboratories Of America, Inc. | Methods of making relaxed silicon-germanium on insulator via layer transfer |
| CA2779609C (en) * | 2009-10-02 | 2018-02-27 | Ambature L.L.C. | Extremely low resistance films and methods for modifying or creating same |
| US8723296B2 (en) * | 2009-12-16 | 2014-05-13 | National Semiconductor Corporation | Stress compensation for large area gallium nitride or other nitride-based structures on semiconductor substrates |
| EP3442006A3 (de) * | 2011-01-25 | 2019-02-20 | EV Group E. Thallner GmbH | Verfahren zum permanenten bonden von wafern |
| CN103477420B (zh) | 2011-04-08 | 2016-11-16 | Ev集团E·索尔纳有限责任公司 | 永久性粘合晶片的方法 |
| JP2021150523A (ja) | 2020-03-19 | 2021-09-27 | キオクシア株式会社 | 半導体記憶装置 |
| US20220157966A1 (en) * | 2020-11-13 | 2022-05-19 | Sandisk Technologies Llc | Ferroelectric field effect transistors having enhanced memory window and methods of making the same |
-
2003
- 2003-09-18 JP JP2003325715A patent/JP4118774B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005093753A (ja) | 2005-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3840207B2 (ja) | 絶縁膜及び電子素子 | |
| US20030136331A1 (en) | Crystal growth method of oxide, cerium oxide, promethium oxide, multi-layered structure of oxides, manufacturing method of field effect transistor, manufacturing method of ferroelectric non-volatile memory and ferroelectric non-volatile memory | |
| JP3310881B2 (ja) | 積層薄膜、電子デバイス用基板、電子デバイスおよび積層薄膜の製造方法 | |
| US20020015852A1 (en) | Multilayer thin film and its fabrication process as well as electron device | |
| US20020072245A1 (en) | Pyroelectric device on a monocrystalline semiconductor substrate and process for fabricating same | |
| JPH11251593A (ja) | ゲルマニウム層を使用した大誘電率ゲートの構造と方法 | |
| JP4177857B2 (ja) | 半導体装置およびその製造方法 | |
| JP4118774B2 (ja) | 薄膜積層体及びその製造方法 | |
| JP3669860B2 (ja) | 積層薄膜 | |
| JP3994468B2 (ja) | 酸化物積層構造およびその製造方法ならびに強誘電体不揮発性メモリ | |
| JP2004505444A (ja) | 薄膜金属酸化物構造体およびその製造方法 | |
| JP2007019504A (ja) | 絶縁膜及び電子素子 | |
| JP4142128B2 (ja) | 積層薄膜およびその製造方法 | |
| JPH08335672A (ja) | 強誘電体不揮発性メモリ | |
| JPH04118977A (ja) | 酸化物超電導三端子素子 | |
| JP2002270828A (ja) | 半導体装置及びその製造方法 | |
| JP2831967B2 (ja) | 超電導素子 | |
| JP2001302400A (ja) | 酸化物超格子 | |
| JP3105378B2 (ja) | 結晶性薄膜の成形法 | |
| JPH08340087A (ja) | 強誘電体不揮発性メモリ | |
| JP2004043251A (ja) | ペロブスカイト型酸化膜を含む酸化物積層膜 | |
| EP1338029A1 (en) | Semiconductor structure having high dielectric constant material | |
| JPH08181289A (ja) | 強誘電体薄膜と基体との複合構造体およびその製造方法 | |
| JP4126093B2 (ja) | 薄膜電子部品 | |
| US20230200078A1 (en) | Ferroelectric Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060414 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080229 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080401 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080421 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080423 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140502 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |