JP2004505444A - 薄膜金属酸化物構造体およびその製造方法 - Google Patents

薄膜金属酸化物構造体およびその製造方法 Download PDF

Info

Publication number
JP2004505444A
JP2004505444A JP2002514770A JP2002514770A JP2004505444A JP 2004505444 A JP2004505444 A JP 2004505444A JP 2002514770 A JP2002514770 A JP 2002514770A JP 2002514770 A JP2002514770 A JP 2002514770A JP 2004505444 A JP2004505444 A JP 2004505444A
Authority
JP
Japan
Prior art keywords
layer
single crystal
substrate
oxide
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002514770A
Other languages
English (en)
Inventor
アイゼンバイザー、カート
ファインダー、ジェフリー　エム．
ラムダーニ、ジャマール
ドルーパッド、ラビンドラナス
ウームス、ウィリアム　ジェイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JP2004505444A publication Critical patent/JP2004505444A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • C30B29/32—Titanates; Germanates; Molybdates; Tungstates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0268—Manufacture or treatment of devices comprising copper oxide
    • H10N60/0296—Processes for depositing or forming superconductor layers
    • H10N60/0576—Processes for depositing or forming superconductor layers characterised by the substrate
    • H10N60/0604—Monocrystalline substrates, e.g. epitaxial growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Abstract

金属酸化物材料の高品質のエピタキシャル層は、シリコンウエハ上に先ず調整バッファ層を成長させることにより、大型のシリコンウエハ上に成長させることが可能である。調整バッファ層は、酸化シリコンの非晶質境界層により、シリコンウエハから間隔をおいた単結晶酸化物の層である。非晶質境界層は歪みを解放し、高品質の単結晶酸化物調整バッファ層を成長させることが可能である。調整バッファ層と下に位置するシリコン基板との間の格子の不整合は、非晶質境界層により調整される。

Description

【０００１】
（発明の分野）
本発明はマイクロエレクトロニック構造体とデバイス、およびその製造方法に関し、特に、薄膜金属酸化物構造体とデバイス、および薄膜金属酸化物構造体とデバイスの製造方法および使用方法に関する。
【０００２】
（発明の背景）
各種の金属酸化物は、圧電性、強誘電性、強磁性、巨大磁気抵抗特性、および超伝導性等の望ましい特性を有する。こ等の酸化物は、これらの特性を利用するマイクロエレクトロニック・デバイスに内蔵させ得るし、こ等のデバイスと一緒に使用することも可能である。例えば、金属酸化物は、強誘電メモリ素子等を形成するために使用され得る。
【０００３】
一般に、金属酸化物膜の上記望ましい特性は、酸化物膜の結晶度が向上するにつれて増大する。例えば、超伝導物質は、その材料が、単結晶状態である場合に最高の伝導性を示す。さらに、メモリ素子等の素子を形成するためには、こ等の酸化物と半導体部品との集積も望ましい。それ故、薄膜単結晶金属酸化物を半導体基板上で成長させるための方法および装置の開発が望まれる。
【０００４】
多様の金属酸化物材料の望ましい特性を得るために、またそれらはバルクの形では現在一般的に高価で、入手が困難なために、他の材料の基板上に所望の金属酸化物材料の薄膜を成長させるべく、多年にわたって多様の試みが行われてきた。しかし、金属酸化物材料の最適な特性を達成するためには、高い結晶品質の単結晶膜が望ましい。例えば、シリコン等の基板上に単結晶の金属酸化物材料の層を成長させるために種々の試みが行われてきた。これらの試みは、ホスト結晶と成長させる結晶との間の格子不整合ために、得られる金属酸化物材料の薄膜の結晶品質が劣化して、ほとんど成功しなかった。高い品質の金属酸化物の成長が、バルクのチタン酸ストロンチウム等の酸化物基板上で行われた。酸化物基板は小型で高価であることから、酸化物基板上に成長させた金属酸化物は多くの場合高価である。
【０００５】
高品質の単結晶金属酸化物材料の大面積薄膜が低コストで入手可能ならば、金属酸化物材料のバルクウエハでの上記デバイスの製造コスト、またはバルクの酸化物材料の上の金属酸化物材料のエピタキシャル膜での上記デバイスの製造コストと比較した場合、こ等の膜を使用して多様な半導体デバイスを低コストで有利に製造することが可能である。さらに、高品質の単結晶金属酸化物材料の薄膜をシリコンウエハ等のバルクウエハ上に形成可能ならば、シリコンと金属酸化物材料双方の最高の特性を利用した集積素子構造体を達成することが可能となる。
【０００６】
それ故、高品質の単結晶金属酸化物膜を他の単結晶材料上に形成したマイクロエレクトロニック構造体、およびそ等の構造体の製造方法の必要性は存在する。
添付の図面に示す本発明は、単に例示としてのものであって、本発明を制限するものではない。図面中、類似の参照番号は、類似の部品を示す。
【０００７】
図面内の部品は、簡単に明確に示されてあるが、必ずしも正確な縮尺ではないこと。例えば、図面内のある部品は、本発明の実施例を理解を容易にするために、他の部品より拡大して図示されている。
【０００８】
（図面の詳細な説明）
図１は、本発明の一実施例によるマイクロエレクトロニック構造体２０の一部の略断面図である。マイクロエレクトロニック構造体２０は、単結晶基板２２、単結晶材料からなる調整バッファ層２４、および単結晶金属酸化物材料の層２６からなる。この場合、「単結晶」という用語は、半導体業界で通常使用されている意味を有する。この「単結晶」という用語は、１つの結晶、または実質的に１つの結晶を示し、半導体業界で通常使用される、シリコン、ゲルマニウムまたはシリコンとゲルマニウムの混合物の基板、および上記材料のエピタキシャル層に通常存在する転位等の比較的少数の欠陥を有するこれらの材料を含む。
【０００９】
本発明の一実施例の場合には、構造体２０は、また、基板２２と調整バッファ層２４との間に位置する非晶質中間層２８も含む。構造体２０は、また、調整バッファ層と単結晶酸化物層２６との間にテンプレート層３０を含んでもよい。以下にさらに詳細に説明するように、テンプレート層は、調整バッファ層上での金属酸化物層の成長を促進する。非晶質中間層は、調整バッファ層内の歪みを解放し、それにより、高い結晶品質の調整バッファ層の成長を促進する。
【００１０】
本発明の一実施例による基板２２は、大口径単結晶半導体ウエハが好ましい。該ウエハは、周期律表のＩＶ族の材料でよいが、ＩＶＡ族の材料が好ましい。ＶＩ族の半導体材料の例としては、シリコン、ゲルマニウム、シリコンとゲルマニウムの混合物、シリコンと炭素の混合物、シリコン、ゲルマニウムおよび炭素の混合物等がある。基板２２は、また、複合半導体材料から作ることも可能である。基板２２の複合半導体材料は、特定の半導体構造体に応じて、ＩＩＩＡ族およびＶＡ族の元素の中の任意の元素（ＩＩＩ−Ｖ半導体化合物）、ＩＩＩ族の化合物とＶ族の化合物との混合物、ＩＩ（ＡまたはＢ）族の元素およびＶＩＡ族の元素（ＩＩ−ＶＩ族の半導体化合物）、およびＩＩ族の化合物とＶＩ族の化合物との混合物から選択し得る。例としては、ガリウムひ素（ＧａＡｓ）、ガリウム・インジウムひ素（ＧａＩｎＡｓ）、ガリウム・アルミニウムひ素（ＧａＡｌＡｓ）、リン化インジウム（ＩｎＰ）、硫化カドミウム（ＣｄＳ）、テルル化カドミウム水銀（ＣｄＨｇＴｅ）、セレン化亜鉛（ＺｎＳｅ）、セレン化亜鉛硫黄（ＺｎＳＳｅ）等がある。
【００１１】
基板２２は、シリコンまたはゲルマニウムを含むウエハであることが好ましく、半導体業界で使用される高品質の単結晶シリコンであることが最も好ましい。調整バッファ層２４は、下の基板上にエピタキシャル成長した単結晶酸化物または窒化物であることが好ましい。本発明の一実施例の場合には、非晶質中間層２８は、層２４の成長の際に基板２２の酸化により成長した調整バッファ層と基板２２との間の境界面の、基板２２上に成長する。非晶質中間層は、これがない場合には、基板とバッファ層との格子定数の違いにより単結晶調整バッファ層に発生する恐れがある歪みを解放する働きをする。本明細書では、格子定数は、表面の平面内で測定したセルの原子間距離を意味する。こ等の歪みが、非晶質中間層で解放されないと、この歪みにより、調整バッファ層の結晶構造体に欠陥が発生する恐れがある。調整バッファ層の結晶構造体に欠陥は、単結晶金属酸化物層２６内の高品質の結晶構造体の形成を困難にする。
【００１２】
調整バッファ層２４は、下部の基板および上部の金属酸化物材料と結晶互換性を有すべく選択された単結晶酸化物材料または窒化物材料であることが好ましい。例えば、上記材料としては、基板および後で形成される金属酸化物材料と整合する格子構造体を有する酸化物または窒化物を使用するとよい。調整バッファ層に適する材料としては、チタン酸アルカリ土類金属、ジルコン酸アルカリ土類金属、ハフニウム酸アルカリ土類金属、タンタル酸アルカリ土類金属、ルテニウム酸アルカリ土類金属、ニオブ酸アルカリ土類金属、バナジン酸アルカリ土類金属、アルカリ土類金属スズをベースとするペロブスカイト等の酸化ペロブスカイト、アルミン酸ランタン、酸化ランタン・スカンジウム、および酸化ガドリニウム等の金属酸化物がある。さらに、窒化ガリウム、窒化アルミニウム、および窒化ホウ素等の種々の窒化物も調整バッファ層として使用し得る。これらの材料の大部分は絶縁体であるが、例えば、ルテニウム酸ストロンチウムは導体である。一般に、これらの材料は、金属酸化物または金属窒化物であり、より詳細に説明すると、これらの金属酸化物または金属窒化物は、通常、少なくとも２つの異なる金属元素を含む。ある特定の用途の場合には、金属酸化物または金属窒化物は、３つまたはそれ以上の異なる金属元素を含み得る。
【００１３】
非晶質インタフェース層２８は、基板２２の表面の酸化により形成された酸化物であることが好ましく、酸化シリコンからなることがより好ましい。層２８の厚さは、基板２２の格子定数と調整バッファ層２４の格子定数の不整合による歪みを解放するのに十分なものである。通常、層２８は、約０．５〜５ｎｍの厚さである。
【００１４】
層２６の金属酸化物材料は、特定の構造体または用途に従って選択することが可能である。例えば、層２６は、圧電性、焦電性、強磁性、巨大磁気抵抗特性、または超伝導性等の望ましい特性を有する金属酸化物材料を含み得る。これらの材料の例としては、一般化学式がＡＢＯ３である、単斜晶系金属酸化物構造体、正方晶系金属酸化物構造体、立方晶系金属酸化物構造体、ペロブスカイト金属酸化物構造体等があり、この場合、Ａは、鉛、ランタン、ニオビウム、スカンジウム、およびこれらの組合わせのうちのものであり、Ｂは、ジルコニウム、チタン、およびこれらの組合わせのうちのものであり、例えば、ＰｂＺｒＴｉＯ３、ＰｂＮｂＺｒＴｉＯ３、ＰｂＳｃＺｒＴｉＯ３、ＰｂＳｒＮｂＺｒＴｉＯ３、ＰｂＬｉＺｒＴｉＯ３、ＰｂＴｉＯ３等の（Ｐｂ，Ｌａ，Ｎａ，Ｓｃ）（Ｚｒ，Ｔｉ）Ｏ３である；ＡＢＯ３の場合、Ａは、ストロンチウム、バリウム、カルシウムおよびこれらの組合せのうちのものであり、Ｂは、ジルコニウム、ハフニウム、チタンおよびこれらの組合せのうちのものであり、例えば、ＳｒＴｉＯ３、ＢａＴｉＯ３、ＢａＳｒＴｉＯ３、ＣａＴｉＯ３、ＢａＺｒＯ３等の（Ｓｒ，Ｂａ，Ｃａ）（Ｚｒ，Ｈｆ，Ｔｉ）Ｏ３である；ＡＣｏＯ３の場合、Ａは、ランタン、ストロンチウム、バリウム、ジルコニウムおよびこれらの組合せのうちのものであり、例えば、ＬａＳｒＣｏＯ３、ＬａＺｒＣｏＯ３等の（Ｌａ，Ｓｒ，Ｂａ，Ｚｒ）ＣｏＯ３である；ＡＢＭｎＯ３の場合、Ａは、希土類元素（例えば、ランタン）であり、Ｂは、アルカリ土類金属元素（例えば、カルシウム、バリウム、またはストロンチウム）であり、例えば、ＬａＳｒＭｎＯ３、ＬａＣａＭｎＯ３等の（Ｌａ，Ｓｒ，Ｂａ，Ｃａ）ＭｎＯ３である；ＡＢａ２Ｃｕ３Ｏｎの場合、Ａは、イットリウム、プラセオジム、およびこれらの組合せのうちのものであり、ｎは７または８であり、例えば、ＹＢａ２Ｃｕ３Ｏ、ＹＰｒＢａ２Ｃｕ３Ｏ等の（Ｙ，Ｐｒ）Ｂａ２Ｃｕ３Ｏ７−８である；ＡＲｕＯ３の場合、Ａは、ストロンチウム、バリウムおよびこれらの組合せのうちのものであり、（Ｓｒ，Ｂａ）ＲｕＯ３である；ＰｂＡＯ３の場合、Ａは、マグネシウム、ニオビウム、およびこれらの組合せのうちのものであり、Ｐｂ（Ｍｇ，Ｎｂ）Ｏ３である；ＧｄＦｅＯ３；ＹＡｌＯ３；ＬａＡｌＯ３；ＳｒＶＯ３；ＳｒＣｒＯ３；ＢａＡＯ３の場合、Ａは、鉛、ビスマス、およびこれらの組合せのうちのものであり、Ｂａ（Ｐｂ，Ｂｉ）Ｏ３である；ＬａＣｏＯ３；ＫＮｂＯ３；ＮａＷＯ３；Ｂｉ４Ｔｉ３Ｏ１２；ＹＭｎＯ３；およびＬａＡＯ３の場合、Ａは、アルミニウム、スカンジウム、およびこれらの組合せのうちのものであり、Ｌａ（Ａｌ，Ｓｃ）Ｏ３である。
【００１５】
適当なテンプレート材料は、選択された位置で調整バッファ層２４の表面に化学的に接着していて、後の金属酸化物層２６のエピタキシャル成長の核形成の場を供給する。使用する場合、テンプレート層３０は、１単分子層から１０単分子層の範囲の厚さを有する。
【００１６】
図２は、本発明の他の実施例によるマイクロエレクトロニック構造体４０の一部の断面図である。構造体４０は、追加のバッファ層３２が、調整バッファ層２４と単結晶金属酸化物材料２６との間に位置している以外は、上記構造体２０に類似している。より詳細に説明すると、追加のバッファ層は任意のテンプレート層３０（または、テンプレート層が存在しない場合には、層２４）と単結晶金属酸化物材料上の層との間に位置している。単結晶酸化物材料からなる追加のバッファ層は、調整バッファ層の格子定数が上の金属酸化物材料層の格子定数と十分に整合しない場合に、格子補償を行う働きをする。
【００１７】
図３は、本発明の他の実施例によるマイクロエレクトロニック構造体３４の一部の略断面図である。構造体３４は、構造体３４が、調整バッファ層２４および非晶質インタフェース層２８を含まず非晶質層３６を含み、さらに追加金属酸化物層３８を含む点を除けば、構造体２０に類似している。
【００１８】
以下にさらに詳細に説明するように、非晶質層３６は、最初に、調整バッファ層を形成し、次に上記と類似の方法で非晶質境界層を形成することにより形成し得る。次に、単結晶の金属酸化物層３８が、単結晶調整バッファ層上に（エピタキシャル成長により）形成される。次に、単結晶調整バッファ層を非晶質層に変化させるために、調整バッファ層に対してアニール工程が実行される。この方法で形成された非晶質層３６は、調整バッファ層およびインタフェース層の両方からの材料を含み、この非晶質層は、融合し得るし、融合し得ないこともある。それ故、層３６は、１つまたは２つの非晶質層を含み得る。基板２２と金属窒化物層３８（層３８形成後の）との間の非晶質層３６の形成により、層２２と３８との間の応力が解放され、例えば、金属酸化物層２６の形成等の後処理のための本当に柔軟な基板が形成される。
【００１９】
図１および図２に示す上記工程は、単結晶基板上に単結晶金属酸化物層を成長させるのに充分である。しかし、単結晶調整バッファ層の非晶質酸化物層への転移を含む、図３で説明した工程は、単結晶金属酸化物層を成長させるのにより適している。何故なら、この工程を使用すれば、層２６を形成する前に層３８内のすべての歪みを解放し得るからである。
【００２０】
金属酸化物層３８は、金属酸化物層２６または追加のバッファ層３２に関連して本明細書で説明したすべての材料を含み得る。例えば、層３８は、層２６に適当な材料として上記したペロブスカイト金属酸化物を含み得る。
【００２１】
本発明の一実施例の場合には、層３８は、層３６の形成中にアニールキャップとして、および、以降の金属酸化物層２６形成のためのテンプレートとしての働きをする。それ故、層３８は、（少なくとも１つの単分子層で）層２６の成長のための適当なテンプレートを供給するのに十分厚く、かつ、層３８を欠陥をほとんど含まない単結晶金属酸化物として十分に薄い（多くの場合、約１０の単分子層より薄い）層として形成し得ることが好ましい。
【００２２】
本発明の他の実施例の場合には、単結晶金属酸化物層３８は、必要なマイクロエレクトロニック・デバイス用の膜として使用するのに十分厚い金属酸化物材料（例えば、層２６のところで説明した材料）からなる。この場合、本発明のマイクロエレクトロニック構造体は、層２６を含まない。すなわち、この実施例のマイクロエレクトロニック構造体は、上記非晶質酸化層３６の上に位置する１つの金属酸化物層を含むだけである。
【００２３】
下記の例は、本発明の多様な他の実施例による構造体２０、４０および３４で有用な材料の種々の組合せを示すが、これらの例は本発明を限定するものではない。これらの例は、単に例示としてのものであって、これらの例示で本発明が限定されることを意図するものではない。
【００２４】
例１
本発明の一実施例の場合には、単結晶基板２２は、（１００）の方向に配向しているシリコン基板である。シリコン基板としては、例えば、直径約２００〜３００ｍｍの相補性金属酸化膜半導体（ＣＭＯＳ）集積回路を製造する際に通常使用するシリコン基板を使用し得る。本発明のこの実施例の場合には、調整バッファ層２４は、ＳｒｚＢａ１−ｚＴｉＯ３の単結晶層である。この場合、ｚは、０〜１の範囲内であり、非晶質中間層は、シリコン基板と調整バッファ層との間の境界面に形成された酸化シリコン（ＳｉＯｘ）の層である。ｚの値は、後で形成される層２６の対応する格子定数とよく整合する、１つ以上の格子定数を得るべく選択される。調整バッファ層は、約２〜約１００ナノメートル（ｎｍ）の厚さを有するが、約１０ｎｍの厚さを有することが好ましい。一般に、調整バッファ層は、必要な特性を得るために、基板から金属酸化物層を絶縁するために十分な厚さを有することが好ましい。１００ｎｍより厚い層は、通常、小さな追加的な利点を有するが、一方では、コストを不必要に増大する。しかし、必要な場合には、もっと厚い層を製造することも可能である。酸化シリコンの非晶質中間層は、０．５〜５ｎｍの厚さを有し得るが、好適には、約１．５〜２．５ｎｍの厚さを有することが好ましい。
【００２５】
本発明のこの実施例の場合には、金属酸化物層２６は、約５〜約５００ｎｍの厚さを有するルテニウム酸ストロンチウム（ＳｒＲｕＯ３）であるが、厚さは約１０〜１００ｎｍであることが好ましい。一般に、厚さは、層が形成される用途により異なる。
【００２６】
例２
本発明の他の実施例の場合には、シリコン基板上の（Ｐｂ，Ｌａ，Ｎｂ，Ｓｃ）（Ｚｒ，Ｔｉ）Ｏ３膜のエピタキシャル膜の成長に適している構造体が提供される。基板は、上記のシリコンウエハであることが好ましい。適当な調整バッファ層材料は、ＳｒｘＢａ１−ｘＴｉＯ３である。この場合、ｘは、約２〜１００ｎｍの厚さを有し、好適には、約５〜１５ｎｍの厚さを有する、０〜１の範囲内である。金属酸化物材料としては、例えば、約５０ｎｍ〜５００ｎｍの厚さを有する、ＰｂＺｒＴｉＯ３を使用し得る。
【００２７】
再び、図１−図３について説明すると、基板２２は、単結晶シリコン基板またはガリウムひ素基板等の単結晶基板である。単結晶基板の結晶構造体は、格子定数と格子配向とによって特定される。同じように、調整バッファ層２４も、単結晶材料であり、その単結晶材料の格子は、格子定数と結晶配向とによって特定される。調整バッファ層および単結晶基板の格子定数は、よく整合していなければならないが、別の場合には、他の結晶配向に対してある結晶配向が回転することにより、格子定数がほぼ整合してもよい。この場合、「ほぼ等しい」および「ほぼ整合」という用語は、下の層上に高品質の結晶層が成長し得るように、格子定数間に十分な類似性があることを意味する。
【００２８】
図４は、ホスト結晶と成長した結晶の格子定数間の不整合の関数として、高い結晶品質の結晶層の、達成し得る厚さの関係を示す図面である。曲線４２は、高い結晶品質材料の境界を示す。曲線４２の右の領域は、多結晶になる傾向の層を示す。格子の不整合がない場合には、理論的には、無限に厚い高品質のエピタキシャル層をホスト結晶上に成長させることが可能である。格子定数の不整合が大きくなると、達成し得る厚さ、および高品質の結晶層が急速に減少する。例えば、基準点として、ホスト結晶と成長した結晶層との間の格子定数が、約２％以上の不整合であると、約２０ｎｍ以上の単結晶エピタキシャル層を達成し得ない。
【００２９】
本発明の一実施例では、基板２２は、（１００）または（１１１）の配向をしている単結晶シリコンウエハであり、調整バッファ層２４は、チタン酸ストロンチウム・バリウムの層である。これら２つの材料間の格子定数は、シリコン基板ウエハの結晶配向に対してチタン酸材料の結晶配向を４５度回転させることによりほぼ整合させることが可能である。非晶質境界層２８の構造体に内蔵させると、この例の場合には、十分な厚さを有する場合には、酸化シリコン層が、ホスト・シリコンウエハの格子定数と成長したチタン酸層の格子定数の不整合から生じる恐れがあるチタン酸単結晶層内の歪みを低減する働きをする。その結果、本発明の一実施例の場合には、高品質の厚い単結晶チタン酸層を達成し得る。
【００３０】
さらに、図１−図３について説明すると、層２６は、エピタキシャルに成長した金属酸化物の層であり、結晶材料は、結晶格子定数と結晶配向とによって特定される。本発明の一実施例の場合には、層２６の格子定数は、基板２２の格子定数とは異なる。このエピタキシャルに成長した単結晶層において、高い結晶品質を達成するためには、調整バッファ層を高い結晶品質のものにしなければならない。さらに、層２６においても、高い結晶品質を達成するために、ホスト結晶の結晶格子定数と、この場合には、単結晶調整バッファ層の結晶格子定数とが実質的に整合することが望ましい。適当に選択した材料を使用した場合、格子定数のこの実質的な整合は、ホスト結晶の配向に対して成長した結晶の配向を回転させることにより達成し得る。ある例の場合には、ホスト酸化物と成長した金属酸化物層との間の結晶バッファ層を、格子定数の小さな違いにより発生する恐れがある成長した単結晶金属酸化物層内の歪みを低減するために使用し得る。それにより、成長した単結晶金属酸化物層内でよりよい結晶品質を達成し得る。
【００３１】
下記の例は、本発明の一実施例による、図１−図３の構造体等のマイクロエレクトロニック構造体の製造工程を示す。この工程は、シリコンまたはゲルマニウムを含む単結晶の半導体基板を供給することによりスタートする。本発明の好適な実施例の場合には、半導体基板は、（１００）の配向を有するシリコンウエハである。基板は、好適には、きちんと軸と整合しているか、せいぜい軸から約０．５度の不整合であることが好ましい。半導体基板の少なくとも一部は、裸の表面を有するが、以下に説明するように、基板の他の部分は、他の構造体を囲むことが可能である。この「裸の」という用語は、基板の一部の表面は清浄化され、すべての酸化物、汚染物、または他の異物が除去されていることを意味する。周知のように、裸のシリコンは、非常に反応性が高く、容易に自然発生の酸化物を形成する。「裸の」という用語はこの自然発生の酸化物も含む。薄いシリコン酸化物は、また、半導体基板上に意図的に発生させることも可能であるが、この発生した酸化物は本発明の工程には重要でない。単結晶基板上に単結晶酸化物層をエピタキシャル成長させるために、自然発生の酸化物層を最初に除去して、下の基板の結晶構造体を露出させなければならない。下記の工程は、分子線エピタキシー（ＭＢＥ）により行うことが好ましいが、他のエピタキシャル工程も、本発明により使用し得る。自然発生の酸化物は、最初に、ＭＢＥ装置で、ストロンチウム、バリウム、ストロンチウムとバリウムの組合せ、または他のアルカリ土類金属またはアルカリ土類金属の組合せの薄い層を熱的に蒸着させることにより除去され得る。ストロンチウムを使用する場合には、ストロンチウムを自然発生のシリコン酸化物層と反応させるために、基板を約７５０℃に加熱する。ストロンチウムは、酸化シリコンの、酸化シリコンを含んでいない表面への移動を低減する。配列された２×１構造体を含む結果として得られる表面は、ストロンチウム、酸素およびシリコンを含む。配列された２×１構造体は、単結晶酸化物の上の層の配列成長に対してテンプレートを形成する。テンプレートは、上の層の結晶成長の核形成を行うために必要な化学的および物理的性質を提供する。
【００３２】
本発明の他の実施例の場合には、自然発生の酸化シリコンを変換することができ、酸化ストロンチウム、酸化ストロンチウム・バリウム、または酸化バリウム等のアルカリ土類金属酸化物を低温度でＭＢＥにより基板表面に蒸着させることにより、また、後で構造体を約７５０℃の温度に加熱することにより、単結晶酸化物層の成長に対する準備をし得る。この温度で、酸化ストロンチウムと自然発生の酸化物シリコンとの間で固体反応が起こり、自然発生の酸化シリコンが低減し、構造体表面上に残るストロンチウム、酸素、およびシリコンを含む、配列された２×１構造体が残る。この場合も、これにより、配列された単結晶酸化物層の以降の成長に対するテンプレートが形成される。
【００３３】
基板の表面から酸化シリコンが除去された後で、本発明の一実施例の場合には、基板は約２００〜８００℃の範囲内の温度に冷却され、チタン酸ストロンチウムの層が、分子線エピタキシーによりテンプレート層上に成長する。ＭＢＥ工程は、ストロンチウム源、チタン源および酸素源を露出させるために、ＭＢＥ装置内のシャッターを開くことによりスタートする。ストロンチウムとチタンの比率は、約１：１である。酸素の分圧は、最初に、約０．３〜０．５ｎｍ／分の成長速度で、化学量論のチタン酸ストロンチウムを成長させるために最低値に設定される。チタン酸ストロンチウムの成長がスタートしてから、酸素の分圧を最初の最低値から上昇させる。酸素の圧力を過度に高くすると、下の基板と成長するチタン酸ストロンチウム層との間の境界面に非晶質酸化シリコン層が成長する。酸化シリコン層が成長するのは、成長するチタン酸ストロンチウム層を通して、酸素が境界面に拡散するからであり、境界面では、酸素は下の基板の表面でシリコンと反応する。チタン酸ストロンチウムは、下の基板の配列された２×１結晶構造体に対して４５度回転している結晶配向を有する配列された単結晶として成長する。非晶質酸化シリコン中間層がない場合には、シリコン基板と成長する結晶との間の格子定数の小さな不整合により、チタン酸ストロンチウム層内に発生する恐れがある歪みは、非晶質酸化シリコン中間層内で解放される。
【００３４】
チタン酸ストロンチウムの層が必要な厚さに成長した後で、単結晶チタン酸ストロンチウムの上に、必要な金属酸化物材料の以降のエピタキシャル層の成長に関わるテンプレート層が形成される。例えば、チタン酸ストロンチウム単結晶層のＭＢＥ成長を、チタンの１−２単分子層、チタン−酸素の１−２単分子層、またはストロンチウム−酸素の１−２単分子層で成長を停止させることにより形成し得る。（形成した場合には）テンプレートが形成された後で、ＭＢＥまたは他の適当な技術により金属酸化物が成長する。
【００３５】
図２の構造体は、追加バッファ層蒸着ステップを追加することにより、上記工程で形成し得る。バッファ層は、単結晶金属酸化物層の蒸着前に、テンプレートか、または調整バッファ層の上に形成される。バッファ層が酸化物の超格子である場合には、その超格子は、例えば、ＭＢＥにより、上記テンプレート上に蒸着させることが可能である。
【００３６】
図３の構造体３４は、調整バッファ層を成長させ、基板２２上に非晶質酸化物層を形成し、上記のように、調整バッファ層上に金属酸化物層３８を成長させることにより形成し得る。次に、調整バッファ層および非晶質酸化物層は、調整バッファ層の結晶構造体を単結晶から非晶質に変化させるのに十分なアニール工程で処理され、それにより、非晶質酸化物層および新しい非晶質調整バッファ層の組合わせが１つの非晶質酸化物層３６を形成するように、非晶質層が形成される。その後で、層２６が、層３８上で成長する。別な方法としては、アニール工程を層２６が成長した後で実行することも可能である。
【００３７】
この実施例の１つの態様により、基板２２、調整バッファ層、非晶質酸化物層、および層３８を、ピーク温度が約７００℃〜１０００℃であり、処理時間が約１０秒〜約１０分である急速熱アニール工程で処理して、層３６が形成される。しかし、本発明により、調整バッファ層を非晶質層に変化させるために、他の適当なアニール工程を使用することも可能である。例えば、レーザアニール工程、または「従来の」熱アニール工程を、（適当な環境で）層３６を形成するために使用し得る。従来の熱アニールを、層３６を形成するために使用する場合には、アニール工程中の層３８の劣化を防止するために、層３０の１つ以上の成分の過度の圧力を必要とする場合もある。
【００３８】
すでに説明したように、構造体３４の層３８は、層３２または２６に適している任意の材料を含み得る。それ故、層３２または２６に関連して説明した任意の蒸着方法または成長方法を、層３８を蒸着するために使用し得る。
【００３９】
上記工程は、シリコン基板、上に位置する酸化物層、および単結晶金属酸化物層を含む半導体構造体を分子線エピタキシー工程により形成するための工程を示す。上記工程は、また、化学蒸着（ＣＶＤ）法、有機金属化学蒸着（ＭＯＣＶＤ）法、マイグレーション・エンハンスド・エピタキシー（ＭＥＥ）法、原子層エピタキシー（ＡＬＥ）法、物理蒸着（ＰＶＤ）法、化学溶液蒸着（ＣＳＤ）法、パルスレーザ蒸着（ＰＬＤ）法等の工程により実行することも可能である。さらに、類似の工程により、アルカリ土類金属のチタン酸塩、ジルコン酸塩、ハフニウム酸塩、タンタル酸塩、バナジン酸塩、ルテニウム酸塩、およびニオブ酸塩、アルカリ土類金属スズをベースとするペロブスカイト等の酸化ペロブスカイト、アルミン酸ランタン、酸化ランタン・スカンジウム、および酸化ガドリニウム等の他の単結晶調整バッファ層も成長させることが可能である。さらに、ＭＢＥ等の類似の工程により、他の金属酸化物層も、単結晶酸化物調整バッファ層の上に蒸着させることも可能である。例えば、金属酸化物を、ＰＬＤにより、エキシマレーザで、必要な材料の目標を剥離し、基板を約３００℃〜約５００℃の温度に加熱することにより成長させることが可能である。
【００４０】
種々の各金属酸化物材料および単結晶酸化物調整バッファ層は、各層の成長をスタートさせるために適当なテンプレートを使用し得る。その場合、適当なテンプレート材料を、成長する層２６と一緒に上記方法で成長させることが可能である。
【００４１】
上記説明においては、特定の実施例を参照しながら本発明を説明してきたが、通常の当業者であれば、特許請求の範囲に記載した本発明の範囲から逸脱することなしに、種々の修正および変更を行うことが可能であることを理解し得るだろう。それ故、本明細書および図面は、本発明を限定するものではなく、説明するためのものと見なすべきであり、そのすべての修正は、本発明の範囲内に含まれる。
【００４２】
有利な点、他の利点および問題の解決方法を、特定の実施例を参照しながら説明してきたが、その有利な点、他の利点および問題の解決方法、および任意の有利な点、他の利点および問題の解決方法をもたらすか、またはもっと優れたものにする任意の要素は、任意のまたはすべての特許請求の範囲の重要な機能または要素、必要な機能または要素、または必要不可欠な機能または要素と見なすべきではない。本明細書内で使用する場合、「含む」、「含んでいる」という用語、または任意のこれらの用語から派生する用語は、工程、方法、物品、または要素のリストを含む装置が、これらの要素だけを含むのではなく、明確にとリストに記載されていないか、または上記工程、方法、物品または装置に固有な他の要素を含み得るような、一般的な要素も含む。
【図面の簡単な説明】
【図１】本発明の種々の実施例によるデバイス構造体の略断面図。
【図２】本発明の種々の実施例によるデバイス構造体の略断面図。
【図３】本発明の種々の実施例によるデバイス構造体の略断面図。
【図４】達成可能最大膜厚と、ホスト結晶と成長した結晶上の層との間の格子の不整合と、の関連図。

Claims (6)

  1. 単結晶半導体基板と、
    同単結晶半導体基板上に位置する非晶質層と、
    同非晶質層上に位置する、ｘが０〜１の範囲内である、ＳｒｘＢａ１−ｘＴｉＯ３からなる単結晶層と、
    同単結晶層上に位置する単結晶酸化ペロブスカイト層と、からなるペロブスカイト酸化物構造体。
  2. 単結晶半導体基板と、
    同半導体基板上にエピタキシャルに成長した第１のペロブスカイト層と、
    同第１のペロブスカイト層の下に位置する半導体基板上に形成された歪み解放酸化物層と、
    同第１のペロブスカイト層上にエピタキシャルに成長した、同第１のペロブスカイト層の組成とは異なる組成を有する第２のペロブスカイト層と、からなるペロブスカイト酸化物構造体。
  3. 単結晶シリコン基板と、
    同基板上に位置する酸化シリコンと、
    同基板上にエピタキシャルに成長した、ｘが０〜１の範囲内である、ＳｒｘＢａ１−ｘＴｉＯ３の層と、
    ＳｒｘＢａ１−ｘＴｉＯ３の前記層上にエピタキシャルに成長し、ほぼ前記層と整合する格子と、からなるペロブスカイト酸化物構造体。
  4. 単結晶シリコン基板を供給する工程と、
    同基板上に第１のテンプレート層を形成する工程と、
    同第１のテンプレート層上に単結晶酸化物の第１の層を成長させる工程と、
    同第１の層の成長工程中に、該基板上に酸化シリコンの第１の非晶質層を成長させる工程と、
    同第１の層上に第２のテンプレート層を形成する工程と、
    該第２のテンプレート層上に単結晶ペロブスカイト酸化物の第２の層を成長させる工程と、からなるペロブスカイト酸化物構造体を製造するための方法。
  5. 単結晶基板を供給する工程と、
    同基板上に単結晶酸化物の第１の層を成長させる工程と、
    同第１の層の下に歪み解放層を成長させる工程と、
    同第１の層上に単結晶ペロブスカイト酸化物層を成長させる工程と、からなるペロブスカイト酸化物構造体を製造するための方法。
  6. ｘが０〜１の範囲内である、ＳｒｘＢａ１−ｘＴｉＯ３からなる第１の層を成長させる工程と、
    同第１の層上に単結晶ペロブスカイト酸化物の第２の層を成長させる工程と、からなるペロブスカイト酸化物構造体を製造するための方法。
JP2002514770A 2000-07-24 2001-07-19 薄膜金属酸化物構造体およびその製造方法 Pending JP2004505444A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US62487700A 2000-07-24 2000-07-24
PCT/US2001/022679 WO2002009159A2 (en) 2000-07-24 2001-07-19 Thin-film metallic oxide structure and process for fabricating same

Publications (1)

Publication Number Publication Date
JP2004505444A true JP2004505444A (ja) 2004-02-19

Family

ID=24503701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002514770A Pending JP2004505444A (ja) 2000-07-24 2001-07-19 薄膜金属酸化物構造体およびその製造方法

Country Status (4)

Country Link
JP (1) JP2004505444A (ja)
CN (1) CN1449458A (ja)
AU (1) AU2001276989A1 (ja)
WO (1) WO2002009159A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008120100A (ja) * 2008-02-12 2008-05-29 Seiko Epson Corp ヘッドの製造方法及びプリンタの製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6916717B2 (en) * 2002-05-03 2005-07-12 Motorola, Inc. Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate
US7072093B2 (en) 2003-04-30 2006-07-04 Hewlett-Packard Development Company, L.P. Optical interference pixel display with charge control
DE102004058958B4 (de) * 2004-12-08 2006-10-26 Forschungszentrum Jülich GmbH Halbleiter-Bauelement aus einem Material mit hoher Bandlücke und Dielektrizitätskonstante
CN101789260B (zh) * 2010-01-19 2013-03-20 湘潭大学 一种铁电存储器用外延应变铁电薄膜及调控其应变的方法
CN101913860B (zh) * 2010-08-19 2012-11-21 西北工业大学 一种钛酸铋基高居里温度压电陶瓷及其制备方法
JP5716407B2 (ja) * 2011-01-17 2015-05-13 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
CN106277041B (zh) * 2016-11-14 2018-01-12 东北大学 一种镓酸镧固溶钛酸钡非晶的制备方法
US10697090B2 (en) * 2017-06-23 2020-06-30 Panasonic Intellectual Property Management Co., Ltd. Thin-film structural body and method for fabricating thereof
CN112537799B (zh) * 2019-09-20 2021-09-28 中国科学院物理研究所 调控钙钛矿相钴氧化物材料的氧空位序相的方法
CN111926295B (zh) * 2020-09-01 2022-08-09 深圳大学 一种巨四方相PbTiO3薄膜的制备方法
CN115418718A (zh) * 2022-09-07 2022-12-02 武汉大学 基于二维尖晶石型铁氧体薄膜的产品及其制备方法和应用

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6450575A (en) * 1987-08-21 1989-02-27 Nec Corp Substrate for electronic device
US5270298A (en) * 1992-03-05 1993-12-14 Bell Communications Research, Inc. Cubic metal oxide thin film epitaxially grown on silicon
EP0568064B1 (en) * 1992-05-01 1999-07-14 Texas Instruments Incorporated Pb/Bi-containing high-dielectric constant oxides using a non-Pb/Bi-containing perovskite as a buffer layer
US5650362A (en) * 1993-11-04 1997-07-22 Fuji Xerox Co. Oriented conductive film and process for preparing the same
US5830270A (en) * 1996-08-05 1998-11-03 Lockheed Martin Energy Systems, Inc. CaTiO3 Interfacial template structure on semiconductor-based material and the growth of electroceramic thin-films in the perovskite class

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008120100A (ja) * 2008-02-12 2008-05-29 Seiko Epson Corp ヘッドの製造方法及びプリンタの製造方法
JP4678410B2 (ja) * 2008-02-12 2011-04-27 セイコーエプソン株式会社 ヘッドの製造方法及びプリンタの製造方法

Also Published As

Publication number Publication date
AU2001276989A1 (en) 2002-02-05
WO2002009159A3 (en) 2002-04-25
CN1449458A (zh) 2003-10-15
WO2002009159A2 (en) 2002-01-31

Similar Documents

Publication Publication Date Title
US5801105A (en) Multilayer thin film, substrate for electronic device, electronic device, and preparation of multilayer oxide thin film
US7020374B2 (en) Optical waveguide structure and method for fabricating the same
CN100359648C (zh) 其上具有半导体器件的单晶氧化物的生长方法
US6709776B2 (en) Multilayer thin film and its fabrication process as well as electron device
US7211852B2 (en) Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
EP0747937B1 (en) Method of forming a substrate coated with a ferroelectric thin film
US6563118B2 (en) Pyroelectric device on a monocrystalline semiconductor substrate and process for fabricating same
US6750067B2 (en) Microelectronic piezoelectric structure and method of forming the same
JPH09110592A (ja) 積層薄膜、電子デバイス用基板、電子デバイスおよび積層薄膜の製造方法
JP2004505444A (ja) 薄膜金属酸化物構造体およびその製造方法
JP3669860B2 (ja) 積層薄膜
US6693298B2 (en) Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
JP3994468B2 (ja) 酸化物積層構造およびその製造方法ならびに強誘電体不揮発性メモリ
US6482538B2 (en) Microelectronic piezoelectric structure and method of forming the same
JPH06151601A (ja) 配向性強誘電体薄膜
US7169619B2 (en) Method for fabricating semiconductor structures on vicinal substrates using a low temperature, low pressure, alkaline earth metal-rich process
WO2002009191A2 (en) Non-volatile memory element
US20020003238A1 (en) Structure including cubic boron nitride films and method of forming the same
EP1338029A1 (en) Semiconductor structure having high dielectric constant material
US20020158245A1 (en) Structure and method for fabricating semiconductor structures and devices utilizing binary metal oxide layers
US20030019423A1 (en) Structure and method for fabricating semiconductor structures and devices utilizing the formation of a compliant gallium nitride substrate
JPH06196018A (ja) 配向性強誘電体薄膜素子