JPH06318548A - Ｓｉ基板上へのＧａＡｓ層形成方法 - Google Patents
Ｓｉ基板上へのＧａＡｓ層形成方法Info
- Publication number
- JPH06318548A JPH06318548A JP10814593A JP10814593A JPH06318548A JP H06318548 A JPH06318548 A JP H06318548A JP 10814593 A JP10814593 A JP 10814593A JP 10814593 A JP10814593 A JP 10814593A JP H06318548 A JPH06318548 A JP H06318548A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- gaas layer
- layer
- gaas
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 Ｓｉ基板上に、低転位密度の高品質なＧａＡ
ｓ層を形成する。 【構成】 Ｓｉ基板１上に選択的にＳｉＯ2 膜２ａを堆
積し、そのＳｉＯ2 膜２ａが無い部分に、該ＳｉＯ2 膜
２ａと同一膜厚のＧａＡｓ層３を選択的に成長させる。
次に、必要に応じて熱サイクルアニールを数回行い、そ
のまま室温まで冷却する。この冷却過程において、Ｇａ
Ａｓ層３にかかるＳｉ基板１からの引っ張り応力を該Ｇ
ａＡｓ層部分に接したＳｉＯ2 膜２ａによって減少させ
る。
ｓ層を形成する。 【構成】 Ｓｉ基板１上に選択的にＳｉＯ2 膜２ａを堆
積し、そのＳｉＯ2 膜２ａが無い部分に、該ＳｉＯ2 膜
２ａと同一膜厚のＧａＡｓ層３を選択的に成長させる。
次に、必要に応じて熱サイクルアニールを数回行い、そ
のまま室温まで冷却する。この冷却過程において、Ｇａ
Ａｓ層３にかかるＳｉ基板１からの引っ張り応力を該Ｇ
ａＡｓ層部分に接したＳｉＯ2 膜２ａによって減少させ
る。
Description
【０００１】
【産業上の利用分野】本発明は、Ｓｉ基板上に低転位密
度のＧａＡｓ層を形成するＳｉ基板上へのＧａＡｓ層形
成方法に関するものである。
度のＧａＡｓ層を形成するＳｉ基板上へのＧａＡｓ層形
成方法に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば次のような文献に記載されるものがあった。 文献１；ジャパニーズ ジャーナル オブ アプライド
フィズィックス（Japanese Journal of Applied Phys
ics）、27［10］(1988-10）T.Uedaetal.“The Influenc
e of Growth Temperature and Thermal Annealing on t
he Stress in GaAs Layers Grown on Si Substrates”
P.L1815-L1818 文献２；アプライド フィズィック レター（Appl. Ph
ys.Lett.）56（22）2225（1990）（米） 文献３；Appl. Phys.Lett.51（1987）（米）P.130 文献４；Appl. Phys.Lett.46（1985）（米）P.294 文献５；Japanese Journal of Applied Physics、66
［1］(1989-7）P.152 ＩＩＩ−Ｖ族化合物半導体の一種であるＧａＡｓは、超
高周波及び高性能な電界効果トランジスタ（ＦＥＴ）等
の半導体装置に応用できる。しかし、ＧａＡｓウエハ
は、機械的強度が小さいので大口径化が困難なばかり
か、製造コストが高いという欠点がある。そこで、これ
らの欠点のないＳｉウエハを用い、そのＳｉ基板上に高
品質のＧａＡｓ層を成長することができれば、Ｓｉが有
する特徴とＧａＡｓが有する特徴とを生かした有益な半
導体装置の実現が期待できる。ところが、前記文献２に
記載されているように、Ｓｉ基板上にＧａＡｓ層を成長
させた場合、ＳｉとＧａＡｓの熱膨張係数が違うため、
試料を成長温度から室温に冷却した場合、ＧａＡｓ成長
層には転位が生じてしまう。そして、成長温度で転位密
度が１０4 （cm-2）オーダになっていても、冷却過程で
前記のように転位が発生するので、成長層の品質が低下
してしまい、１０6(cm-2）オーダの転位密度のものとな
ってしまう。従来、ＧａＡｓ中の転位密度を低減させる
方法としては、例えば次のような方法（１），（２）
や、それらを組み合わせた方法等が提案されている。 （１） 成長層に対して９００℃前後の温度でアニール
（熱処理）を繰り返す方法（文献３参照） （２） Ｓｉ基板上にＩｎＧａＡｓ／ＧａＡｓ等を用い
た歪超格子を成長させた層を挿入したＧａＡｓ層を成長
させる方法（文献４参照）
例えば次のような文献に記載されるものがあった。 文献１；ジャパニーズ ジャーナル オブ アプライド
フィズィックス（Japanese Journal of Applied Phys
ics）、27［10］(1988-10）T.Uedaetal.“The Influenc
e of Growth Temperature and Thermal Annealing on t
he Stress in GaAs Layers Grown on Si Substrates”
P.L1815-L1818 文献２；アプライド フィズィック レター（Appl. Ph
ys.Lett.）56（22）2225（1990）（米） 文献３；Appl. Phys.Lett.51（1987）（米）P.130 文献４；Appl. Phys.Lett.46（1985）（米）P.294 文献５；Japanese Journal of Applied Physics、66
［1］(1989-7）P.152 ＩＩＩ−Ｖ族化合物半導体の一種であるＧａＡｓは、超
高周波及び高性能な電界効果トランジスタ（ＦＥＴ）等
の半導体装置に応用できる。しかし、ＧａＡｓウエハ
は、機械的強度が小さいので大口径化が困難なばかり
か、製造コストが高いという欠点がある。そこで、これ
らの欠点のないＳｉウエハを用い、そのＳｉ基板上に高
品質のＧａＡｓ層を成長することができれば、Ｓｉが有
する特徴とＧａＡｓが有する特徴とを生かした有益な半
導体装置の実現が期待できる。ところが、前記文献２に
記載されているように、Ｓｉ基板上にＧａＡｓ層を成長
させた場合、ＳｉとＧａＡｓの熱膨張係数が違うため、
試料を成長温度から室温に冷却した場合、ＧａＡｓ成長
層には転位が生じてしまう。そして、成長温度で転位密
度が１０4 （cm-2）オーダになっていても、冷却過程で
前記のように転位が発生するので、成長層の品質が低下
してしまい、１０6(cm-2）オーダの転位密度のものとな
ってしまう。従来、ＧａＡｓ中の転位密度を低減させる
方法としては、例えば次のような方法（１），（２）
や、それらを組み合わせた方法等が提案されている。 （１） 成長層に対して９００℃前後の温度でアニール
（熱処理）を繰り返す方法（文献３参照） （２） Ｓｉ基板上にＩｎＧａＡｓ／ＧａＡｓ等を用い
た歪超格子を成長させた層を挿入したＧａＡｓ層を成長
させる方法（文献４参照）
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
いずれの成長方法でも、ＧａＡｓ成長層の転位密度が１
０6 （cm-2）以下のものを得ることが非常に困難である
ため、より転位密度の低いＧａＡｓ層の領域を得る方法
が望まれていた。本発明は、前記従来技術が持っていた
課題として、成長温度から室温への冷却過程において、
一様に多く生じる転位によってＧａＡｓ層の品質が劣化
することを解決したＳｉ基板上へのＧａＡｓ層形成方法
を提供するものである。
いずれの成長方法でも、ＧａＡｓ成長層の転位密度が１
０6 （cm-2）以下のものを得ることが非常に困難である
ため、より転位密度の低いＧａＡｓ層の領域を得る方法
が望まれていた。本発明は、前記従来技術が持っていた
課題として、成長温度から室温への冷却過程において、
一様に多く生じる転位によってＧａＡｓ層の品質が劣化
することを解決したＳｉ基板上へのＧａＡｓ層形成方法
を提供するものである。
【０００４】
【課題を解決するための手段】第１の発明は、前記課題
を解決するため、Ｓｉ基板上へ低転位密度のＧａＡｓ層
を形成するＳｉ基板上へのＧａＡｓ層形成方法におい
て、Ｓｉよりも熱膨張係数の小さい物質を前記Ｓｉ基板
上に選択的に形成する第１の工程と、前記Ｓｉ基板上の
前記物質が形成されていない部分にＧａＡｓ層を選択的
に形成する第２の工程と、前記Ｓｉ基板全体を室温に冷
却するか、あるいは必要に応じて熱サイクルアニールを
行った後に前記Ｓｉ基板全体を室温に冷却する第３の工
程とを、順に施すようにしている。第２の発明では、Ｓ
ｉ基板上へ低転位密度のＧａＡｓ層を形成するＳｉ基板
上へのＧａＡｓ層形成方法において、前記Ｓｉ基板上に
成長させたＧａＡｓ層に対し、部分的にイオンを注入し
て非晶質化領域を形成する第１の工程と、前記Ｓｉ基板
表面をアニールした後に室温へ冷却する第２の工程と
を、順に施すようにしている。
を解決するため、Ｓｉ基板上へ低転位密度のＧａＡｓ層
を形成するＳｉ基板上へのＧａＡｓ層形成方法におい
て、Ｓｉよりも熱膨張係数の小さい物質を前記Ｓｉ基板
上に選択的に形成する第１の工程と、前記Ｓｉ基板上の
前記物質が形成されていない部分にＧａＡｓ層を選択的
に形成する第２の工程と、前記Ｓｉ基板全体を室温に冷
却するか、あるいは必要に応じて熱サイクルアニールを
行った後に前記Ｓｉ基板全体を室温に冷却する第３の工
程とを、順に施すようにしている。第２の発明では、Ｓ
ｉ基板上へ低転位密度のＧａＡｓ層を形成するＳｉ基板
上へのＧａＡｓ層形成方法において、前記Ｓｉ基板上に
成長させたＧａＡｓ層に対し、部分的にイオンを注入し
て非晶質化領域を形成する第１の工程と、前記Ｓｉ基板
表面をアニールした後に室温へ冷却する第２の工程と
を、順に施すようにしている。
【０００５】
【作用】第１の発明によれば、以上のようにＳｉ基板上
へのＧａＡｓ層形成方法を構成したので、第１の工程に
おいて、Ｓｉよりも熱膨張係数の小さいＳｉＯ2 等の物
質がＳｉ基板上に部分的に堆積される。第２の工程で
は、Ｓｉ基板上のＳｉＯ2等の物質が形成されていない
部分に、例えば該物質の膜厚と同じ膜厚のＧａＡｓ層が
選択的に成長される。その後、第３の工程において、第
２の工程後にそのまま室温に冷却するか、あるいは必要
に応じて熱サイクルアニールが複数回行われた後に室温
まで冷却される。この第３の工程における冷却過程で、
ＧａＡｓ層にかかるＳｉ基板からの引っ張り応力が、該
ＧａＡｓ層部分に接したＳｉＯ2 等の物質の層によって
減少する。これにより、低転位密度の高品質なＧａＡｓ
層が得られる。第２の発明によれば、第１の工程におい
て、Ｓｉ基板上に成長させたＧａＡｓ層に部分的にイオ
ン注入が行われてそのイオン注入部分が非晶質化され、
該非晶質化領域の弾性的性質が変わる。その後、第２の
工程においてアニールすると、ＧａＡｓ層中の転位が減
少し、続いて行われる室温への冷却過程で、該ＧａＡｓ
層にかかる応力が緩和される。これにより、イオンが注
入されていないＧａＡｓ部分に、低転位密度の高品質な
ＧａＡｓ領域が得られる。従って、前記課題を解決でき
るのである。
へのＧａＡｓ層形成方法を構成したので、第１の工程に
おいて、Ｓｉよりも熱膨張係数の小さいＳｉＯ2 等の物
質がＳｉ基板上に部分的に堆積される。第２の工程で
は、Ｓｉ基板上のＳｉＯ2等の物質が形成されていない
部分に、例えば該物質の膜厚と同じ膜厚のＧａＡｓ層が
選択的に成長される。その後、第３の工程において、第
２の工程後にそのまま室温に冷却するか、あるいは必要
に応じて熱サイクルアニールが複数回行われた後に室温
まで冷却される。この第３の工程における冷却過程で、
ＧａＡｓ層にかかるＳｉ基板からの引っ張り応力が、該
ＧａＡｓ層部分に接したＳｉＯ2 等の物質の層によって
減少する。これにより、低転位密度の高品質なＧａＡｓ
層が得られる。第２の発明によれば、第１の工程におい
て、Ｓｉ基板上に成長させたＧａＡｓ層に部分的にイオ
ン注入が行われてそのイオン注入部分が非晶質化され、
該非晶質化領域の弾性的性質が変わる。その後、第２の
工程においてアニールすると、ＧａＡｓ層中の転位が減
少し、続いて行われる室温への冷却過程で、該ＧａＡｓ
層にかかる応力が緩和される。これにより、イオンが注
入されていないＧａＡｓ部分に、低転位密度の高品質な
ＧａＡｓ領域が得られる。従って、前記課題を解決でき
るのである。
【０００６】
【実施例】第１の実施例 図１（ａ）〜（ｃ）は、本発明の第１の実施例を示すＳ
ｉ基板上へのＧａＡｓ層形成方法の製造工程図であり、
この図を参照しつつ、本実施例の製造工程を説明する。
まず、図１（ａ）において、化学的気相成長法（以下、
ＣＶＤ法という）を用い、Ｓｉ基板１上に、Ｓｉよりも
熱膨張係数の小さい物質（例えば、ＳｉＯ2 膜）２を３
μm 程度堆積する。次に、図１（ｂ）において、フォト
リソグラフィ技術を用い、ＳｉＯ2 膜２を所定のパター
ンで部分的にエッチングし、部分的にＳｉＯ2 膜２ａを
残す。 図１（ｃ）に示すように、Ｓｉ基板１上のＳｉＯ
2 膜２ａが堆積していない部分に、そのＳｉＯ2 膜２ａ
と同一膜厚の３μm 程度のＧａＡｓ層３を選択的に成長
する。この成長は、例えば、有機金属ＣＶＤ法（以下、
ＭＯＣＶＤ法という）で選択成長する条件で行えば、Ｓ
ｉＯ2 膜２ａが堆積していないＳｉ基板上のみに、成長
速度のコントロールによって該ＳｉＯ2 膜２ａと同一膜
厚のＧａＡｓ層３が選択的に成長する。
ｉ基板上へのＧａＡｓ層形成方法の製造工程図であり、
この図を参照しつつ、本実施例の製造工程を説明する。
まず、図１（ａ）において、化学的気相成長法（以下、
ＣＶＤ法という）を用い、Ｓｉ基板１上に、Ｓｉよりも
熱膨張係数の小さい物質（例えば、ＳｉＯ2 膜）２を３
μm 程度堆積する。次に、図１（ｂ）において、フォト
リソグラフィ技術を用い、ＳｉＯ2 膜２を所定のパター
ンで部分的にエッチングし、部分的にＳｉＯ2 膜２ａを
残す。 図１（ｃ）に示すように、Ｓｉ基板１上のＳｉＯ
2 膜２ａが堆積していない部分に、そのＳｉＯ2 膜２ａ
と同一膜厚の３μm 程度のＧａＡｓ層３を選択的に成長
する。この成長は、例えば、有機金属ＣＶＤ法（以下、
ＭＯＣＶＤ法という）で選択成長する条件で行えば、Ｓ
ｉＯ2 膜２ａが堆積していないＳｉ基板上のみに、成長
速度のコントロールによって該ＳｉＯ2 膜２ａと同一膜
厚のＧａＡｓ層３が選択的に成長する。
【０００７】このようにして得られたウエハを必要に応
じて数回、熱アニールを行う。例えば、ＭＯＣＶＤ装置
内で、Ｈ2 とＡｓＨ3 雰囲気中で、９００℃と６００℃
の間の熱サイクルアニールを行う。この熱サイクルアニ
ール過程で、ＧａＡｓ層３中の転位密度が減少する。そ
の後、ウエハを室温まで冷却する。この冷却過程におい
て、ＧａＡｓ層３はＳｉ基板１から引っ張り応力を受け
る。しかし、ＧａＡｓ層３の両端は、Ｓｉより熱膨張係
数の低いＳｉＯ2 膜２ａで挟まれているので、後述する
圧縮応力の計算例から明らかなように、その両端のＳｉ
Ｏ2 膜２ａからの圧縮応力を該ＧａＡｓ層３が受ける。
そのため、ＧａＡｓ層３の表面付近では、Ｓｉ基板１か
ら受ける引っ張り応力が減少し、冷却過程で生じるＧａ
Ａｓ層３中の転位密度を低減できる。
じて数回、熱アニールを行う。例えば、ＭＯＣＶＤ装置
内で、Ｈ2 とＡｓＨ3 雰囲気中で、９００℃と６００℃
の間の熱サイクルアニールを行う。この熱サイクルアニ
ール過程で、ＧａＡｓ層３中の転位密度が減少する。そ
の後、ウエハを室温まで冷却する。この冷却過程におい
て、ＧａＡｓ層３はＳｉ基板１から引っ張り応力を受け
る。しかし、ＧａＡｓ層３の両端は、Ｓｉより熱膨張係
数の低いＳｉＯ2 膜２ａで挟まれているので、後述する
圧縮応力の計算例から明らかなように、その両端のＳｉ
Ｏ2 膜２ａからの圧縮応力を該ＧａＡｓ層３が受ける。
そのため、ＧａＡｓ層３の表面付近では、Ｓｉ基板１か
ら受ける引っ張り応力が減少し、冷却過程で生じるＧａ
Ａｓ層３中の転位密度を低減できる。
【０００８】図２（ａ）〜（ｃ）は、図１においてＧａ
Ａｓ層３がＳｉＯ2 膜２ａから圧縮応力を受けるメカニ
ズムを示す圧縮応力の計算例の説明図である。図２
（ａ）に示すように、熱膨張係数α1 の基板１１上に、
熱膨張係数α2 の物質１２と熱膨張係数α3 の物質１３
が交互に形成されている。物質１２は、温度Ｔのとき長
さｄ1 であり、ｍ個配列されている。物質１３は、温度
Ｔのとき長さｄ2 であり、ｍ−１個配列されている。こ
れらの物質１２及び１３の全長は、基板１１の長さＤと
同一とする。図２（ｂ）に示すように、温度Ｔから温度
ΔＴだけ冷却したときの基板１１の長さＤa 、物質１２
の長さｄ1a、及び物質１３の長さｄ2aは、次式（１）の
ようになる。 ｄ1a＝ｄ1 （１−α2 ΔＴ） ｄ2a＝ｄ2 （１−α3 ΔＴ） Ｄa ＝｛ｍｄ1 ＋（ｍ−１）ｄ2 ｝（１−α1 ΔＴ） ・・・（１） 物質１２と１３からなる層の全長Ｄ1,2aは、次式（２）
のようになる。 Ｄ1,2a＝ｍｄ1 （１−α2 ΔＴ）＋（ｍ−１）ｄ2 （１−α3 ΔＴ） ・・・（２） この（１）式と（２）式より、 ｍｄ1 （α1 −α2 ）≧（ｍ−１）ｄ2 （α3 −α1 ） ・・・（３） の条件が成り立つとき、図２（ｂ）に示すように、物質
１２と１３からなる層の全長Ｄ1,2aの方が、基板１１の
長さＤa より長くなる。ところが、図２（ｃ）に示すよ
うに、物質１２及び１３からなる層と基板１１とが接合
していて同じ長さになろうとするために、この物質１
２，１３からなる層が、基板１１から圧縮応力Ｆを受け
ることになる。
Ａｓ層３がＳｉＯ2 膜２ａから圧縮応力を受けるメカニ
ズムを示す圧縮応力の計算例の説明図である。図２
（ａ）に示すように、熱膨張係数α1 の基板１１上に、
熱膨張係数α2 の物質１２と熱膨張係数α3 の物質１３
が交互に形成されている。物質１２は、温度Ｔのとき長
さｄ1 であり、ｍ個配列されている。物質１３は、温度
Ｔのとき長さｄ2 であり、ｍ−１個配列されている。こ
れらの物質１２及び１３の全長は、基板１１の長さＤと
同一とする。図２（ｂ）に示すように、温度Ｔから温度
ΔＴだけ冷却したときの基板１１の長さＤa 、物質１２
の長さｄ1a、及び物質１３の長さｄ2aは、次式（１）の
ようになる。 ｄ1a＝ｄ1 （１−α2 ΔＴ） ｄ2a＝ｄ2 （１−α3 ΔＴ） Ｄa ＝｛ｍｄ1 ＋（ｍ−１）ｄ2 ｝（１−α1 ΔＴ） ・・・（１） 物質１２と１３からなる層の全長Ｄ1,2aは、次式（２）
のようになる。 Ｄ1,2a＝ｍｄ1 （１−α2 ΔＴ）＋（ｍ−１）ｄ2 （１−α3 ΔＴ） ・・・（２） この（１）式と（２）式より、 ｍｄ1 （α1 −α2 ）≧（ｍ−１）ｄ2 （α3 −α1 ） ・・・（３） の条件が成り立つとき、図２（ｂ）に示すように、物質
１２と１３からなる層の全長Ｄ1,2aの方が、基板１１の
長さＤa より長くなる。ところが、図２（ｃ）に示すよ
うに、物質１２及び１３からなる層と基板１１とが接合
していて同じ長さになろうとするために、この物質１
２，１３からなる層が、基板１１から圧縮応力Ｆを受け
ることになる。
【０００９】例えば、基板１１がＳｉ基板、物質１２が
ＳｉＯ2 膜、及び物質１３がＧａＡｓ層とする。する
と、それらの基板１１の熱膨張係数α1 、ＳｉＯ2 膜１
２の熱膨張係数α2 、及びＧａＡｓ層１３の熱膨張係数
α3 が、α1 ＝２．６＋１０-6、α2 ＝５×１０-7、α
3 ＝６．８６×１０-6となる。そのため、（３）式の条
件は、
ＳｉＯ2 膜、及び物質１３がＧａＡｓ層とする。する
と、それらの基板１１の熱膨張係数α1 、ＳｉＯ2 膜１
２の熱膨張係数α2 、及びＧａＡｓ層１３の熱膨張係数
α3 が、α1 ＝２．６＋１０-6、α2 ＝５×１０-7、α
3 ＝６．８６×１０-6となる。そのため、（３）式の条
件は、
【数１】 のときである。従って、ＳｉＯ2 膜１２の全長とＧａＡ
ｓ層１３の全長との比が約２倍以上になるように設定す
れば、このＧａＡｓ層１３にも圧縮応力Ｆがかかること
になる。以上のように、本実施例では、Ｓｉ基板１上に
ＳｉＯ2 膜２ａを部分的に堆積し、そのＳｉＯ2 膜２ａ
が堆積されていない部分にＧａＡｓ層３を成長させ、必
要に応じてサイクルアニールした後に室温まで冷却する
ようにしたので、ＧａＡｓ層３にかかるＳｉ基板１から
の引っ張り応力を、表面付近で、ＳｉＯ2 膜２ａからの
圧縮応力によって低減できる。従って、室温で低転位密
度の高品質なＧａＡｓ層３が得られる。なお、本実施例
では、Ｓｉよりも熱膨張係数の小さい物質としてＳｉＯ
2 膜２を用いたが、これ以外の物質を用いてもよい。ま
た、図１（ｃ）の工程後、熱サイクルアニールを行って
いるが、この図１（ｃ）の工程で、転位密度の低いＧａ
Ａｓ層３を選択的に形成できれば、熱サイクルアニール
を省略して直ちに室温まで冷却してもよい。
ｓ層１３の全長との比が約２倍以上になるように設定す
れば、このＧａＡｓ層１３にも圧縮応力Ｆがかかること
になる。以上のように、本実施例では、Ｓｉ基板１上に
ＳｉＯ2 膜２ａを部分的に堆積し、そのＳｉＯ2 膜２ａ
が堆積されていない部分にＧａＡｓ層３を成長させ、必
要に応じてサイクルアニールした後に室温まで冷却する
ようにしたので、ＧａＡｓ層３にかかるＳｉ基板１から
の引っ張り応力を、表面付近で、ＳｉＯ2 膜２ａからの
圧縮応力によって低減できる。従って、室温で低転位密
度の高品質なＧａＡｓ層３が得られる。なお、本実施例
では、Ｓｉよりも熱膨張係数の小さい物質としてＳｉＯ
2 膜２を用いたが、これ以外の物質を用いてもよい。ま
た、図１（ｃ）の工程後、熱サイクルアニールを行って
いるが、この図１（ｃ）の工程で、転位密度の低いＧａ
Ａｓ層３を選択的に形成できれば、熱サイクルアニール
を省略して直ちに室温まで冷却してもよい。
【００１０】第２の実施例 図３（ａ）〜（ｃ）は、本発明の第２の実施例を示すＳ
ｉ基板上へのＧａＡｓ層形成方法の製造工程図である。
この製造工程図では、Ｓｉ基板上に成長したＧａＡｓ層
の低転位密度領域を形成する方法が示されており、以下
その製造工程を説明する。まず、図３（ａ）に示すよう
に、Ｓｉ基板２１上に３μm 程度のＧａＡｓ層２２を成
長させる。このＧａＡｓ層２２の成長は、例えばＭＯＣ
ＶＤ法で通常用いられている生長条件で行えばよい。次
に、図３（ｂ）において、ＧａＡｓ層２２に、部分的に
イオン注入を行う。本実施例では、図３（ｂ−１）に示
すようなストライプ状のマスク２３を用い、そのマスク
開口部２３ａに、例えば１．５ＭｅｖのＫｒイオンを用
いて２×１０14ions／cm2 以上の線量でイオン注入を行
う。これにより、前記文献５に記載されているように、
イオン注入した部分が非晶質化して非晶質化領域２２ａ
が形成される。その後、ウエハからマスク２３を取り除
き、そのウエハに対して数回、熱アニールを行う。この
熱アニールは、例えばＭＯＣＶＤ装置内でＨ2 とＡｓＨ
3 雰囲気内で、９００℃と６００℃の間の熱サイクルア
ニールを行う。この熱サイクルアニール過程において、
前記文献２に記載されているように、Ｋｒイオンが注入
されていないＧａＡｓ層２２中の転位密度が１０4 （cm
-2）オーダになる。
ｉ基板上へのＧａＡｓ層形成方法の製造工程図である。
この製造工程図では、Ｓｉ基板上に成長したＧａＡｓ層
の低転位密度領域を形成する方法が示されており、以下
その製造工程を説明する。まず、図３（ａ）に示すよう
に、Ｓｉ基板２１上に３μm 程度のＧａＡｓ層２２を成
長させる。このＧａＡｓ層２２の成長は、例えばＭＯＣ
ＶＤ法で通常用いられている生長条件で行えばよい。次
に、図３（ｂ）において、ＧａＡｓ層２２に、部分的に
イオン注入を行う。本実施例では、図３（ｂ−１）に示
すようなストライプ状のマスク２３を用い、そのマスク
開口部２３ａに、例えば１．５ＭｅｖのＫｒイオンを用
いて２×１０14ions／cm2 以上の線量でイオン注入を行
う。これにより、前記文献５に記載されているように、
イオン注入した部分が非晶質化して非晶質化領域２２ａ
が形成される。その後、ウエハからマスク２３を取り除
き、そのウエハに対して数回、熱アニールを行う。この
熱アニールは、例えばＭＯＣＶＤ装置内でＨ2 とＡｓＨ
3 雰囲気内で、９００℃と６００℃の間の熱サイクルア
ニールを行う。この熱サイクルアニール過程において、
前記文献２に記載されているように、Ｋｒイオンが注入
されていないＧａＡｓ層２２中の転位密度が１０4 （cm
-2）オーダになる。
【００１１】図３（ｃ）において、全体を室温まで冷却
する。この冷却過程において、ＧａＡｓ層２２にかかる
Ｓｉ基板２１からの引っ張り応力は、非晶質化領域２２
ａで緩和されるため、イオン注入していないＧａＡｓ層
２２にかかる応力が減少する。そのため、冷却過程で、
イオン注入していないＧａＡｓ層２２に発生する転位が
減少し、転位密度の低いＧａＡｓ領域２２ｂが得られ
る。以上のように、本実施例では、Ｓｉ基板２１上に成
長させたＧａＡｓ層２２に対し、部分的にイオン注入を
行うことによって部分的に非晶質化し、次いでアニール
することによってＧａＡｓ層２２中の転位を減少させた
後、室温へ冷却するようにしている。そのため、冷却過
程でＧａＡｓ層２２にかかるＳｉ基板２１からの応力
が、非晶質化した非晶質化領域２２ａで緩和されるの
で、イオン注入していないＧａＡｓ層２２に低転位密度
の高品質なＧａＡｓ領域２２ｂが得られる。なお、本実
施例では、図３（ａ）の工程において、Ｓｉ基板２１上
にＧａＡｓ層２２を成長させるようにしたが、Ｓｉ基板
２１上にＧａＡｓ層２２を予め成長しておいたウエハを
用いるようにしてもよい。また、図３（ｂ）において、
注入するイオンとしてＫｒ以外のイオンを用いたり、あ
るいは用途に応じて他の形状のマスク２３を用いてもよ
い。
する。この冷却過程において、ＧａＡｓ層２２にかかる
Ｓｉ基板２１からの引っ張り応力は、非晶質化領域２２
ａで緩和されるため、イオン注入していないＧａＡｓ層
２２にかかる応力が減少する。そのため、冷却過程で、
イオン注入していないＧａＡｓ層２２に発生する転位が
減少し、転位密度の低いＧａＡｓ領域２２ｂが得られ
る。以上のように、本実施例では、Ｓｉ基板２１上に成
長させたＧａＡｓ層２２に対し、部分的にイオン注入を
行うことによって部分的に非晶質化し、次いでアニール
することによってＧａＡｓ層２２中の転位を減少させた
後、室温へ冷却するようにしている。そのため、冷却過
程でＧａＡｓ層２２にかかるＳｉ基板２１からの応力
が、非晶質化した非晶質化領域２２ａで緩和されるの
で、イオン注入していないＧａＡｓ層２２に低転位密度
の高品質なＧａＡｓ領域２２ｂが得られる。なお、本実
施例では、図３（ａ）の工程において、Ｓｉ基板２１上
にＧａＡｓ層２２を成長させるようにしたが、Ｓｉ基板
２１上にＧａＡｓ層２２を予め成長しておいたウエハを
用いるようにしてもよい。また、図３（ｂ）において、
注入するイオンとしてＫｒ以外のイオンを用いたり、あ
るいは用途に応じて他の形状のマスク２３を用いてもよ
い。
【００１２】
【発明の効果】以上詳細に説明したように、第１の発明
によれば、Ｓｉよりも熱膨張係数の小さい物質を選択的
にＳｉ基板上に形成し、その物質が形成されていない部
分にＧａＡｓ層を選択的に形成した後、直ちに室温まで
冷却するか、あるいは必要に応じて熱サイクルアニール
を行った後に室温まで冷却するようにしている。そのた
め、ＧａＡｓ層にかかるＳｉ基板からの引っ張り応力
を、その表面付近で、Ｓｉ基板上の物質からの圧縮応力
によって低減できる。従って、室温で低転位密度の高品
質なＧａＡｓ層が得られる。第２の発明によれば、Ｓｉ
基板上に成長させたＧａＡｓ層に部分的に、イオン注入
を行うことによって選択的に非晶質化し、その後アニー
ルすることによってＧａＡｓ層中の転位を減少した後、
室温へ冷却するようにしている。そのため、冷却過程で
ＧａＡｓ層にかかるＳｉ基板からの応力は、非晶質化し
た非晶質化領域で緩和され、イオン注入していないＧａ
Ａｓ部分に低転位密度の高品質なＧａＡｓ領域が得られ
る。
によれば、Ｓｉよりも熱膨張係数の小さい物質を選択的
にＳｉ基板上に形成し、その物質が形成されていない部
分にＧａＡｓ層を選択的に形成した後、直ちに室温まで
冷却するか、あるいは必要に応じて熱サイクルアニール
を行った後に室温まで冷却するようにしている。そのた
め、ＧａＡｓ層にかかるＳｉ基板からの引っ張り応力
を、その表面付近で、Ｓｉ基板上の物質からの圧縮応力
によって低減できる。従って、室温で低転位密度の高品
質なＧａＡｓ層が得られる。第２の発明によれば、Ｓｉ
基板上に成長させたＧａＡｓ層に部分的に、イオン注入
を行うことによって選択的に非晶質化し、その後アニー
ルすることによってＧａＡｓ層中の転位を減少した後、
室温へ冷却するようにしている。そのため、冷却過程で
ＧａＡｓ層にかかるＳｉ基板からの応力は、非晶質化し
た非晶質化領域で緩和され、イオン注入していないＧａ
Ａｓ部分に低転位密度の高品質なＧａＡｓ領域が得られ
る。
【図１】本発明の第１の実施例のＳｉ基板上へのＧａＡ
ｓ層形成方法を示す製造工程図である。
ｓ層形成方法を示す製造工程図である。
【図２】図１の圧縮応力の計算例を示す説明図である。
【図３】本発明の第２の実施例のＳｉ基板上へのＧａＡ
ｓ層形成方法を示す製造工程図である。
ｓ層形成方法を示す製造工程図である。
１，２１ Ｓｉ基板 ２ ＳｉＯ2 膜 ２ａ 残存したＳｉＯ2 膜 ３，２２ ＧａＡｓ層 ２２ａ 非晶質化領域 ２２ｂ ＧａＡｓ領域 ２３ マスク
Claims (2)
- 【請求項１】 Ｓｉ基板上へ低転位密度のＧａＡｓ層を
形成するＳｉ基板上へのＧａＡｓ層形成方法において、 Ｓｉよりも熱膨張係数の小さい物質を前記Ｓｉ基板上に
選択的に形成する第１の工程と、 前記Ｓｉ基板上の前記物質が形成されていない部分にＧ
ａＡｓ層を選択的に形成する第２の工程と、 前記Ｓｉ基板全体を室温に冷却するか、あるいは必要に
応じて熱サイクルアニールを行った後に前記Ｓｉ基板全
体を室温に冷却する第３の工程とを、 順に施すことを特徴とするＳｉ基板上へのＧａＡｓ層形
成方法。 - 【請求項２】 Ｓｉ基板上へ低転位密度のＧａＡｓ層を
形成するＳｉ基板上へのＧａＡｓ層形成方法において、 前記Ｓｉ基板上に成長させたＧａＡｓ層に対し、部分的
にイオンを注入して非晶質化領域を形成する第１の工程
と、 前記Ｓｉ基板表面をアニールした後に室温へ冷却する第
２の工程とを、 順に施すことを特徴とするＳｉ基板上へのＧａＡｓ層形
成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10814593A JPH06318548A (ja) | 1993-05-10 | 1993-05-10 | Ｓｉ基板上へのＧａＡｓ層形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10814593A JPH06318548A (ja) | 1993-05-10 | 1993-05-10 | Ｓｉ基板上へのＧａＡｓ層形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06318548A true JPH06318548A (ja) | 1994-11-15 |
Family
ID=14477085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10814593A Withdrawn JPH06318548A (ja) | 1993-05-10 | 1993-05-10 | Ｓｉ基板上へのＧａＡｓ層形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06318548A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013514661A (ja) * | 2009-12-16 | 2013-04-25 | ナショナル セミコンダクター コーポレーション | 半導体基板上のラージエリアガリウム窒化物又は他の窒化物ベース構造のための応力補償 |
-
1993
- 1993-05-10 JP JP10814593A patent/JPH06318548A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013514661A (ja) * | 2009-12-16 | 2013-04-25 | ナショナル セミコンダクター コーポレーション | 半導体基板上のラージエリアガリウム窒化物又は他の窒化物ベース構造のための応力補償 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4701181B2 (ja) | 半導体基板材料を製造する方法 | |
| EP1908097B1 (en) | Method for controlling dislocation positions in silicon germanium buffer layers | |
| US7074686B2 (en) | Method of creating high-quality relaxed SiGe-on-insulator for strained Si CMOS applications | |
| US7396747B2 (en) | Hetero-integrated strained silicon n- and p-MOSFETs | |
| JP4386333B2 (ja) | 半導体基板の製造方法 | |
| JP2009033196A (ja) | ＳｉＧｅオンインシュレータ基板材料 | |
| JPH10500254A (ja) | 半導体基板中に埋め込まれた酸化物層を備えた低転位密度構造の製造プロセス | |
| JP2006524427A (ja) | 基板上に歪層を製造する方法及び層構造 | |
| JP4732725B2 (ja) | 実質的に準安定なＳｉＧｅ層とその形成方法 | |
| KR20070084075A (ko) | 반도체 웨이퍼의 제조방법 | |
| US7141115B2 (en) | Method of producing silicon-germanium-on-insulator material using unstrained Ge-containing source layers | |
| JPH06318548A (ja) | Ｓｉ基板上へのＧａＡｓ層形成方法 | |
| JP2742856B2 (ja) | 半導体薄膜の製造方法 | |
| JP2742854B2 (ja) | 半導体薄膜の製造方法 | |
| JP2742855B2 (ja) | 半導体薄膜の製造方法 | |
| KR20050063642A (ko) | 응력 완화된 실리콘-게르마늄 완충층 형성 방법 | |
| JPS59181609A (ja) | 半導体装置の製造方法 | |
| JPH03255617A (ja) | ＧａＡｓ基板上にＩｎＰ層を結晶成長させる方法 | |
| JPH07240370A (ja) | Ｉｉｉ−ｖ族化合物薄膜の製造方法 | |
| JPH0661143A (ja) | Ｓｉ基板上に低転位密度のＧａＡｓ層を形成する方法 | |
| JPH088184A (ja) | 半導体素子の製造方法 | |
| JPH02210817A (ja) | Ｉｎｐエピタキシャル成長方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000801 |